JP2022001437A - 積層体、電子デバイスの製造方法、積層体の製造方法 - Google Patents

Abstract

【課題】基板の反りによる基板の吸着不良を解消し、電子デバイスを歩留りよく製造することができる積層体を提供する。【解決手段】支持基材と、密着層と、基板と、をこの順で備え、前記基板は、その表面上に、屈折率の異なる誘電体層を交互に積層した誘電体多層膜を備え、前記誘電体多層膜が前記密着層と剥離可能に密着するように、前記誘電体多層膜を備えた前記基板が前記密着層上に配置される、積層体。【選択図】図１

Description

本発明は、積層体、電子デバイスの製造方法、および、積層体の製造方法に関する。

近年、液晶パネル（ＬＣＤ）、有機ＥＬパネル（ＯＬＥＤ）、太陽電池（ＰＶ）などの各種デバイスの薄型化、軽量化が進行しており、これらのデバイスに用いる基板の薄板化が進行している。
例えば、近紫外光から近赤外光を透過する光学用途に用いられるデバイスにおいては、基板としてガラス基板が好ましく用いられる。なかでも、各種光に対する特性を変化させるために、誘電体多層膜付きガラス基板が好ましく用いられる。なお、ガラス基板は、組成のチューニングにより、線膨張係数を精密にコントロール可能であるため、部材同士の線膨張係数の差異により、温度変化時において素子の信頼性が低下する場合や、素子製造時の一連のプロセス中において不具合が生じるような場合にも好適に用いられる。

一方で、上記のように、反射防止膜やバンドパスフィルター膜などの誘電体多層膜をガラス基板上に配置する場合、誘電体多層膜の応力により、誘電体多層膜が配置されたガラス基板の反りが発生する場合がある。特に、上述したように、ガラス基板が薄板化している昨今では、その反り量が大きくなっていた。
また、誘電体多層膜に起因する反りの他、ガラス基板の成形時の内部応力による反り、表裏面の組成の差異による反り、化学強化など応力コントロールによる反りも存在する。

なお、上記では基板としてガラス基板の場合について述べたが、各種素子に含まれる基板として薄い金属箔（例えば、銅箔）が使用される場合がある。このような薄い金属箔を用いる場合には、上記ガラス基板と同様に、それ自体の反りが生じることがある。
また、基板として半導体基板が使用される場合でも、反りが生じることがあり、この反りによって半導体プロセスの各種工程において不具合が生じる場合がある。

従来、上記のような、ガラス基板等の基板の反りを抑制する方法が提案されている。例えば、特許文献１においては、誘電体多層膜が配置された基板の他方の表面上に誘電体単層膜を配置する方法が提案されている。
また、ガラス基板の反りを矯正する方法も提案されている。特許文献２においては、ガラス片を連続徐冷炉にて自重により平坦化する方法、及び、ガラス片上に錘を載置した状態で徐冷する方法が提案されている。

日本国特開２００５−４３７５５号公報 日本国特開２０１４−５１４０４号公報

しかしながら、特許文献１の方法では、基板の他方の表面上に別途誘電体単層膜を製造する手間が生じ、プロセス上の負荷が大きい。なお、基板上に形成される電子デバイス用部材の種類によっては、基板の他方の表面に誘電体単層膜を形成することが困難な場合もある。また、特許文献２の方法でも、プロセス上の負荷が大きい。
なお、基板上に電子デバイス用部材を形成するプロセスにおいては、一般的に、基板を固定するために、基板を吸着により固定化する方法がとられる。しかしながら、上記のように、反りの大きい基板上に電子デバイス用部材を形成しようとすると、電子デバイス用部材の形成プロセスにおいて、基板の吸着が困難となる場合がある。結果として、電子デバイスの製造歩留りの低下につながる。
そのため、より簡便な手順において、基板を安定的に吸着・固定化することが望まれている。

本発明は、上記課題に鑑みてなされたものであって、基板の反りによる基板の吸着不良を解消し、電子デバイスを歩留りよく製造することができる積層体を提供することを目的とする。
また、本発明は、該積層体を用いた電子デバイスの製造方法、および、積層体の製造方法を提供することも目的とする。

本発明者らは、上記課題を解決するために鋭意検討を行った結果、以下の構成により上記課題を解決できることを見出した。

すなわち、本発明の一の積層体は、支持基材と、密着層と、基板と、をこの順で備え、
基板は、密着層側の表面上に、屈折率の異なる２種以上の誘電体層を交互に積層した誘電体多層膜を備え、
誘電体多層膜が密着層と剥離可能に密着するように、誘電体多層膜を備えた基板が密着層上に配置される。

また、本発明の他の積層体は、支持基材と、密着層と、基板と、をこの順で備え、
基板が、密着層上に剥離可能に密着して配置されており、
密着層上に配置される前の基板のＳＯＲＩが１３０μｍ以上である。

本発明の一態様に係る積層体は、誘電体多層膜の最表面の誘電体層がＳｉ原子を含む膜である。

本発明の一態様に係る積層体は、誘電体多層膜の最表面の誘電体層がＳｉＯ_２である。

本発明の一態様に係る積層体の、誘電体多層膜は、反射防止膜である。

本発明の一態様に係る積層体の、誘電体多層膜の厚さは、０．００１〜５μｍである。

本発明の一態様に係る積層体は、基板表面上に誘電体多層膜が配置されていない周縁領域が残るように、誘電体多層膜が基板の表面上に配置され、
周縁領域において、幅が０．１〜２０ｍｍの範囲である領域がある。

本発明の一態様に係る積層体は、基板表面上に誘電体多層膜が配置されていない周縁領域が残るように、誘電体多層膜が基板の表面上に配置され、
周縁領域において、幅が０．０１ｍｍ以下の範囲である領域がある。

本発明の一態様に係る積層体の、密着層と接する側の基板の表面は、Ｓｉ原子を含む膜で被覆されている。

本発明の一態様に係る積層体の、Ｓｉ原子を含む膜は、酸化珪素の蒸着膜、酸化珪素のスパッタ膜、またはシリコーン樹脂膜である。

本発明の一態様に係る積層体の、密着層は、シリコーン樹脂を含む層である。

本発明の一態様に係る積層体は、基板の主面の面積が３００ｃｍ^２以上である。

本発明の一態様に係る積層体は、ＳＯＲＩが２０〜１２０μｍである。

本発明の一態様に係る積層体は、基板がガラス基板である。

また、本発明の一の電子デバイスの製造方法は、本発明の一態様に係る積層体の基板の、密着層とは反対側の表面上に電子デバイス用部材を形成し、電子デバイス用部材付き積層体を得る部材形成工程と、
電子デバイス用部材付き積層体から支持基材および密着層を除去し、誘電体多層膜付き基板と電子デバイス用部材とを有する電子デバイスを得る分離工程と、を備える。

また、本発明の他の電子デバイスの製造方法は、本発明の一態様に係る積層体の基板の、密着層とは反対側の表面上に電子デバイス用部材を形成し、電子デバイス用部材付き積層体を得る部材形成工程と、
電子デバイス用部材付き積層体から支持基材および密着層を除去し、基板と電子デバイス用部材とを有する電子デバイスを得る分離工程と、を備える。

本発明の一態様に係る電子デバイスの製造方法において、基板はガラス基板である。

本発明の一態様に係る積層体の製造方法は、基板および基板上に配置された誘電体多層膜を有する誘電体多層膜付き基板の誘電体多層膜の最表面の誘電体層に対して、コロナ処理、大気圧プラズマ処理、および、ＵＶオゾン処理からなる群から選択される少なくとも１の表面処理を施す工程と、
支持基材および支持基材上に配置された密着層を有する密着層付き支持基材と、表面処理が施された誘電体多層膜付き基板とを積層する工程と、を有する。

本発明の一態様に係る電子デバイスの製造方法は、基板に被覆されたＳｉ原子を含む膜に対して、コロナ処理、大気圧プラズマ処理、および、ＵＶオゾン処理からなる群から選択される少なくとも１の表面処理を施す工程と、
支持基材および支持基材上に配置された密着層を有する密着層付き支持基材と、表面処理が施されたＳｉ原子を含む膜で被覆された基板とを積層する工程と、を有する。

本発明によれば、基板の反りによる基板の吸着不良を解消し、電子デバイスを歩留りよく製造することができる積層体を提供することができる。
また、本発明によれば、該積層体を用いた電子デバイスの製造方法、および、積層体の製造方法を提供することもできる。

図１は、本発明に係るガラス積層体の第１実施形態の模式的断面図である。 図２は、ガラス基板のＳＯＲＩを測定するための模式的断面図である。 図３は、誘電体多層膜付き基板の一実施態様の上面図である。 図４は、本発明に係るガラス積層体の第２実施形態の模式的断面図である。 図５（Ａ）および（Ｂ）は、本発明に係る電子デバイスの製造方法の一実施形態を工程順に示す模式的断面図である。

以下、本発明を実施するための形態について図面を参照して説明するが、本発明は、以下の実施形態に制限されることはなく、本発明の範囲を逸脱することなく、以下の実施形態に種々の変形および置換を加えることができる。
また、本明細書において、質量を基準とする百分率（質量％）は、重量を基準とする百分率（重量％）と同義である。また、単に「ｐｐｍ」と記載した場合は、「質量ｐｐｍ」のことを示す。

＜＜第１実施形態＞＞
本発明の積層体の第１実施形態は、支持基材と、密着層と、基板と、をこの順で備え、基板は、その表面上に、屈折率の異なる誘電体層を交互に積層した誘電体多層膜を備え、誘電体多層膜が密着層と剥離可能に密着するように、誘電体多層膜を備えた基板（以後、「誘電体多層膜付き基板」とも称する）が密着層上に配置された、ガラス積層体である。
本ガラス積層体においては、誘電体多層膜付き基板が密着層上に密着して配置されることにより、密着層表面の平坦面に誘電体多層膜付き基板が追従し、誘電体多層膜付き基板自体が有していた反りが解消される。そのため、基板単独で用いて電子デバイスを製造しようとした場合に生じる基板の吸着不良が解消される。なお、基板上に電子デバイス用部材を配置後には、密着層と誘電体多層膜付き基板との間で、電子デバイス用部材が配置された誘電体多層膜付き基板を剥離することができ、所望の電子デバイスを得ることができる。

図１は、本発明に係るガラス積層体の第１実施形態の模式的断面図である。
図１に示すように、ガラス積層体１０は、支持基材１２と誘電体多層膜付き基板１６とそれらの間に密着層１４が存在する積層体である。誘電体多層膜付き基板１６は、ガラス基板１８と、ガラス基板１８上に配置された誘電体多層膜２０とを備える。
密着層１４は、その一方の面が支持基材１２に接すると共に、その他方の面が誘電体多層膜付き基板１６の第１主面１６ａ（誘電体多層膜２０側の表面）に接している。
支持基材１２および密着層１４からなる２層部分は、液晶パネルなどの電子デバイス用部材を製造する部材形成工程において、誘電体多層膜付き基板１６を補強する。なお、ガラス積層体１０の製造のためにあらかじめ製造される支持基材１２および密着層１４からなる２層部分を密着層付き支持基材２２という。

このガラス積層体１０は、後述する部材形成工程まで使用される。即ち、このガラス積層体１０は、その誘電体多層膜付き基板１６の第２主面１６ｂ（ガラス基板１８側の表面）上に電子デバイス用部材が形成されるまで使用される。その後、電子デバイス用部材が形成されたガラス積層体は、密着層付き支持基材２２と電子デバイス（部材付きガラス基板）とに分離され、密着層付き支持基材２２は電子デバイスを構成する部分とはならない。密着層付き支持基材２２には新たな誘電体多層膜付き基板１６が積層され、新たなガラス積層体１０として再利用することができる。

密着層１４は支持基材１２上に固定されており、誘電体多層膜付き基板１６は密着層１４上に剥離可能に密着（積層）する。本発明において、該固定と剥離可能な密着（積層）は剥離強度（すなわち、剥離に要する応力）に違いがあり、固定は密着に対し剥離強度が大きいことを意味する。つまり、密着層１４と支持基材１２との界面の剥離強度が、密着層１４と誘電体多層膜付き基板１６との界面の剥離強度よりも大きくなる。言い換えると、剥離可能な密着（積層）とは、剥離可能であると同時に、固定されている面の剥離を生じさせることなく剥離可能であることも意味する。
より具体的には、支持基材１２と密着層１４の界面は剥離強度（ｘ）を有し、支持基材１２と密着層１４の界面に剥離強度（ｘ）を超える引き剥がし方向の応力が加えられると、支持基材１２と密着層１４とが剥離する。また、密着層１４と誘電体多層膜付き基板１６の界面は剥離強度（ｙ）を有し、密着層１４と誘電体多層膜付き基板１６の界面に剥離強度（ｙ）を超える引き剥がし方向の応力が加えられると、密着層１４と誘電体多層膜付き基板１６とが剥離する。
ガラス積層体１０（後述の電子デバイス用部材付き積層体も意味する）においては、上記剥離強度（ｘ）は上記剥離強度（ｙ）よりも高い。したがって、ガラス積層体１０に支持基材１２と誘電体多層膜付き基板１６とを引き剥がす方向の応力が加えられると、本発明のガラス積層体１０は、密着層１４と誘電体多層膜付き基板１６との界面で剥離して、誘電体多層膜付き基板１６と密着層付き支持基材２２とに分離する。

剥離強度（ｘ）は、剥離強度（ｙ）と比較して、充分高いことが好ましい。
支持基材１２に対する密着層１４の付着力を高める方法は特に制限されず、例えば、後述するように、所定の成分を含む硬化性樹脂を支持基材１２上で硬化（架橋硬化）させて密着層１４を形成する方法が挙げられる。硬化の際の接着力で、支持基材１２に対して高い結合力で結合した密着層１４を形成することができる。
一方、密着層１４の誘電体多層膜付き基板１６に対する結合力は、上記硬化時に生じる結合力よりも低いのが通例である。したがって、支持基材１２上で硬化性樹脂の層に硬化処理（加熱処理）を施して密着層１４を形成し、その後、密着層１４の面に誘電体多層膜付き基板１６を積層することにより、所望の剥離関係を満たすガラス積層体１０を製造することができる。

以下では、まず、ガラス積層体１０を構成する各層（支持基材１２、密着層１４、誘電体多層膜付き基板１６）について詳述し、その後、ガラス積層体および電子デバイスの製造方法について詳述する。

＜支持基材＞
支持基材１２は、誘電体多層膜付き基板１６を支持して補強し、後述する部材形成工程（電子デバイス用部材を製造する工程）において電子デバイス用部材の製造の際に誘電体多層膜付き基板１６の変形、傷付き、破損などを防ぎ、特に誘電体多層膜への傷を防止する。
また、薄板化によりガラス基板の強度が不足することで、ガラス基板自体のハンドリング性が低下しているが、支持基材および密着層とガラス基板とを密着させることにより、上記ハンドリング性の低下を解消している。
支持基材１２としては、例えば、ガラス板、プラスチック板、金属板（例えば、ＳＵＳ（ステンレス鋼）板）などが用いられる。通常、部材形成工程が熱処理を伴うため、支持基材１２はガラス基板１８との線膨張係数の差の小さい材料で形成されることが好ましく、ガラス基板１８と同一材料で形成されることがより好ましく、支持基材１２はガラス板であることが好ましい。特に、支持基材１２は、ガラス基板１８と同じガラス材料からなるガラス板であることが好ましい。

支持基材１２の厚さは、誘電体多層膜付き基板１６よりも厚くてもよいし、薄くてもよい。
好ましくは、誘電体多層膜付き基板１６の厚さ、密着層１４の厚さ、およびガラス積層体１０の厚さに基づいて、支持基材１２の厚さが選択される。例えば、現行の部材形成工程が厚さ０．５ｍｍの基板を処理するように設計されたものであって、誘電体多層膜付き基板１６の厚さと密着層１４の厚さとの和が０．１ｍｍの場合、支持基材１２の厚さを０．４ｍｍとする。支持基材１２の厚さは、通常の場合、０．１〜５．０ｍｍであることが好ましい。
誘電体多層膜付き基板１６の反りを安定的に低減するには、支持基材１２は、反りが小さく、剛性が高いほうが、ガラス積層体１０の反りを制御するという観点から好ましい。誘電体多層膜付き基板１６の基板と支持基材１２が同一材質の場合には、支持基材１２は、誘電体多層膜付き基板１６の基板と面対称な反り形状を有してもよい。

支持基材１２がガラス板の場合、ガラス板の厚さは、扱いやすく、割れにくいなどの理由から、０．０３ｍｍ以上であることが好ましい。また、ガラス板の厚さは、電子デバイス用部材形成後に剥離する際に、割れずに適度に撓むような剛性が望まれる理由から、１．０ｍｍ以下であることが好ましい。

支持基材１２とガラス基板１８との２５〜３００℃における平均線膨張係数の差は、好ましくは１０×１０^−７／℃以下であり、より好ましくは３×１０^−７／℃以下であり、さらに好ましくは１×１０^−７／℃以下である。差が大き過ぎると、部材形成工程における加熱冷却時に、ガラス積層体１０が激しく反ったり、支持基材１２と誘電体多層膜付き基板１６とが剥離したりする可能性がある。支持基材１２の材料がガラス基板１８の材料と同じ場合、このような反りや剥離が生じるのを抑制することができる。

＜密着層１４＞
密着層１４は、支持基材１２と誘電体多層膜付き基板１６とを分離する操作が行われるまで誘電体多層膜付き基板１６の反りに由来する吸着不良を解消する役割を担うと共に、誘電体多層膜付き基板１６などが分離操作によって破損するのを防止する。密着層１４の誘電体多層膜付き基板１６と接する表面１４ａは、誘電体多層膜付き基板１６の第１主面１６ａに剥離可能に密着（積層）する。上述したように、密着層１４は誘電体多層膜付き基板１６の第１主面１６ａに弱い結合力で結合しており、その界面の剥離強度（ｙ）は、密着層１４と支持基材１２との間の界面の剥離強度（ｘ）よりも低い。
すなわち、誘電体多層膜付き基板１６と支持基材１２とを分離する際には、誘電体多層膜付き基板１６と密着層１４との界面で剥離し、支持基材１２と密着層１４との界面では剥離し難い。このため、密着層１４は誘電体多層膜付き基板１６の第１主面１６ａと密着するが、誘電体多層膜付き基板１６を容易に剥離することができる表面特性を有する。すなわち、密着層１４は、誘電体多層膜付き基板１６の第１主面１６ａに対してある程度の結合力で結合して誘電体多層膜付き基板１６の反りに由来する吸着不良を解消していると同時に、誘電体多層膜付き基板１６を剥離する際には、誘電体多層膜付き基板１６を破壊することなく、容易に剥離できる程度の結合力で結合している。本発明では、この密着層１４表面の容易に剥離できる性質を剥離性という。一方、支持基材１２の第１主面と密着層１４とは相対的に剥離しがたい結合力で結合している。

密着層１４の種類は特に制限されず、樹脂などで構成される有機層でも、無機層でもよい。以下、それぞれの場合について詳述する。

（有機層）
有機層としては、所定の樹脂を含む樹脂層であることが好ましい。樹脂層を形成する樹脂の種類は特に制限されず、例えば、シリコーン樹脂、ポリイミド樹脂、アクリル樹脂、ポリオレフィン樹脂、ポリウレタン樹脂、またはフッ素系樹脂が挙げられる。いくつかの種類の樹脂を混合して用いることもできる。なかでも、シリコーン樹脂、ポリイミド樹脂、フッ素系樹脂が好ましい。

シリコーン樹脂とは、所定のオルガノシロキシ単位を含む樹脂であり、通常、硬化性シリコーンを硬化させて得られる。硬化性シリコーンは、その硬化機構により付加反応型シリコーン、縮合反応型シリコーン、紫外線硬化型シリコーンおよび電子線硬化型シリコーンに分類されるが、いずれも使用することができる。これらのなかでも付加反応型シリコーンまたは縮合反応型シリコーンが好ましい。
付加反応型シリコーンとしては、主剤および架橋剤を含み、白金系触媒などの触媒の存在下で硬化する硬化性の組成物が好適に使用できる。付加反応型シリコーンの硬化は、加熱処理により促進される。付加反応型シリコーン中の主剤は、ケイ素原子に結合したアルケニル基（ビニル基など）を有するオルガノポリシロキサン（すなわち、オルガノアルケニルポリシロキサン。なお、直鎖状が好ましい）であることが好ましく、アルケニル基などが架橋点となる。付加反応型シリコーン中の架橋剤は、ケイ素原子に結合した水素原子（ハイドロシリル基）を有するオルガノポリシロキサン（すなわち、オルガノハイドロジェンポリシロキサン。なお、直鎖状が好ましい）であることが好ましく、ハイドロシリル基などが架橋点となる。
付加反応型シリコーンは、主剤と架橋剤の架橋点が付加反応をすることにより硬化する。なお、架橋構造に由来する耐熱性がより優れる点で、オルガノアルケニルポリシロキサンのアルケニル基に対する、オルガノハイドロジェンポリシロキサンのケイ素原子に結合した水素原子のモル比が０．５〜２であることが好ましい。

付加反応型シリコーンを用いる場合、必要に応じて、触媒（特に、白金族金属系触媒）をさらに用いてもよい。
白金族金属系触媒（ヒドロシリル化用白金族金属触媒）は、上記オルガノアルケニルポリシロキサン中のアルケニル基と、上記オルガノハイドロジェンポリシロキサン中の水素原子とのヒドロシリル化反応を、進行・促進させるための触媒である。白金族金属系触媒としては、白金系、パラジウム系、ロジウム系などの触媒が挙げられ、特に白金系触媒を用いることが経済性、反応性の点から好ましい。

縮合反応型シリコーンとしては、モノマーである加水分解性オルガノシラン化合物若しくはその混合物（モノマー混合物）、または、モノマー若しくはモノマー混合物を部分加水分解縮合反応させて得られる部分加水分解縮合物（オルガノポリシロキサン）を好適に用いることができる。
この縮合反応型シリコーンを用いて、加水分解・縮合反応（ゾル−ゲル反応）を進行させることにより、シリコーン樹脂を形成することができる。

ポリイミド樹脂とは、イミド構造を有する樹脂であり、テトラカルボン酸類とジアミン類とを反応させて得られる樹脂である。
ポリイミド樹脂の構造は特に制限されないが、下記式（１）で表される、テトラカルボン酸類の残基（Ｘ）とジアミン類の残基（Ａ）とを有する繰り返し単位からなることが好ましい。

式（１）中、Ｘはテトラカルボン酸類からカルボキシ基を除いたテトラカルボン酸残基を、Ａはジアミン類からアミノ基を除いたジアミン残基を表す。
式（１）中、Ｘはテトラカルボン酸類からカルボキシ基を除いたテトラカルボン酸残基を表し、以下の式（Ｘ１）〜（Ｘ４）で表される基からなる群から選ばれる少なくとも１種の基からなることが好ましい。なかでも、ポリイミド樹脂の耐熱性が優れる点で、Ｘの総数の５０モル％以上（好ましくは、８０〜１００モル％）が以下の式（Ｘ１）〜（Ｘ４）で表される基からなる群から選ばれる少なくとも１種の基からなることがより好ましい。Ｘの総数の実質的に全数（１００モル％）が以下の式（Ｘ１）〜（Ｘ４）で表される基からなる群から選ばれる少なくとも１種の基からなることがさらに好ましい。
また、Ａはジアミン類からアミノ基を除いたジアミン残基を表し、以下の式（Ａ１）〜（Ａ８）で表される基からなる群から選ばれる少なくとも１種の基からなることが好ましい。なかでも、ポリイミド樹脂の耐熱性が優れる点で、Ａの総数の５０モル％以上（好ましくは、８０〜１００モル％）が以下の式（Ａ１）〜（Ａ８）で表される基からなる群から選ばれる少なくとも１種の基からなることがより好ましい。Ａの総数の実質的に全数（１００モル％）が以下の式（Ａ１）〜（Ａ８）で表される基からなる群から選ばれる少なくとも１種の基からなることがさらに好ましい。

有機層の厚さは特に制限されないが、１〜１００μｍであることが好ましく、５〜３０μｍであることがより好ましく、７〜２０μｍであることがさらに好ましい。有機層の厚さがこのような範囲であると、有機層と誘電体多層膜付き基板との密着が十分になる。
また、有機層の平坦性を向上させるため、有機層にはレベリング剤が含まれていてもよい。レベリング剤の種類は特に限定されないが、代表的なものとして、フッ素系レベリング剤などが挙げられる。

（無機層）
無機層を構成する材料は特に制限されないが、例えば、酸化物、窒化物、酸窒化物、炭化物、炭窒化物、珪化物および弗化物からなる群から選ばれる少なくとも１つを含むことが好ましい。なかでも、誘電体多層膜付き基板１６の剥離性がより優れる点で、酸化物を含むことが好ましい。
酸化物（好ましくは、金属酸化物）、窒化物（好ましくは、金属窒化物）、酸窒化物（好ましくは、金属酸窒化物）としては、例えば、Ｓｉ、Ｈｆ、Ｚｒ、Ｔａ、Ｔｉ、Ｙ、Ｎｂ、Ｎａ、Ｃｏ、Ａｌ、Ｚｎ、Ｐｂ、Ｍｇ、Ｂｉ、Ｌａ、Ｃｅ、Ｐｒ、Ｓｍ、Ｅｕ、Ｇｄ、Ｄｙ、Ｅｒ、Ｓｒ、Ｓｎ、ＩｎおよびＢａから選ばれる１種類以上の元素の酸化物、窒化物、酸窒化物が挙げられる。より具体的には、窒化酸化珪素（ＳｉＮ_ｘＯ_ｙ）、酸化チタン（ＴｉＯ_２）、酸化インジウム（Ｉｎ_２Ｏ_３）、インジウムセリウムオキサイド（ＩＣＯ）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、酸化ガリウム（Ｇａ_２Ｏ_３）、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化亜鉛スズ（ＺＴＯ）、ガリウム添加酸化亜鉛（ＧＺＯ）などが挙げられる。

炭化物（好ましくは、金属炭化物）、炭窒化物（好ましくは、金属炭窒化物）としては、例えば、Ｔｉ、Ｗ、Ｓｉ、Ｚｒ、および、Ｎｂから選ばれる１種以上の元素の炭化物、炭窒化物、炭酸化物が挙げられる。例えば、炭化酸化珪素（ＳｉＣＯ）などが挙げられる。
なお、炭化物としては、いわゆるカーボン材料であってもよく、例えば、フェノール樹脂などの樹脂成分を焼結して得られる炭化物であってもよい。
珪化物（好ましくは、金属珪化物）としては、例えば、Ｍｏ、Ｗ、および、Ｃｒから選ばれる１種以上の元素の珪化物が挙げられる。
弗化物（好ましくは、金属弗化物）としては、例えば、Ｍｇ、Ｙ、Ｌａ、および、Ｂａから選ばれる１種以上の元素の弗化物が挙げられる。例えば、弗化マグネシウム（ＭｇＦ_２）などが挙げられる。

無機層の厚さは特に制限されないが、本発明の効果がより優れる点では、５〜５０００ｎｍが好ましく、１０〜５００ｎｍがより好ましい。
無機層の誘電体多層膜付き基板１６に接する面の表面粗さ（Ｒａ）は２．０ｎｍ以下であることが好ましく、１．０ｎｍ以下であることがより好ましい。下限値は特に制限されないが、０が最も好ましい。上記範囲であれば、誘電体多層膜付き基板１６との密着性がより良好となり、誘電体多層膜付き基板１６単独の場合に生じる吸着不良などをより抑制することができると共に、誘電体多層膜付き基板１６の剥離性にも優れる。
ＲａはＪＩＳ Ｂ ０６０１（２００１年改正）に従って測定される。

密着層１４は、プラズマ重合膜であってもよい。
密着層１４がプラズマ重合膜である場合、プラズマ重合膜を形成する材料は、ＣＦ_４、ＣＨＦ_３、ＣＨ_３Ｆ等のフルオロカーボンモノマー、メタン、エタン、プロパン、エチレン、プロピレン、アセチレン、ベンゼン、トルエン、Ｃ_４Ｈ_８等のハイドロカーボンモノマー、水素、ＳＦ_６等が挙げられる。特に、フルオロカーボンモノマーまたはハイドロカーボンモノマーからなるプラズマ重合膜が好ましい。これらは、１種類のみを用いてもよく、２種類以上を混合して用いてもよい。

プラズマ重合膜の厚さとしては、耐擦傷性の観点からは、１〜１００ｎｍが好ましく、１〜５０ｎｍがより好ましく、１〜１０ｎｍがさらに好ましい。

＜誘電体多層膜付き基板＞
誘電体多層膜付き基板１６は、ガラス基板１８、および、ガラス基板１８上に配置された誘電体多層膜２０を有する。誘電体多層膜付き基板１６はそれ自体が反りを有していても、密着層１４上に配置され、密着層１４の平滑な表面に密着することで、その反りが解消する。
なお、誘電体多層膜付き基板１６は、密着層１４上に配置される前に、反っていてもよい。より具体的には、誘電体多層膜付き基板１６は、密着層１４上に配置される前に、ＳＯＲＩ（ＳＯＲＩ値）が１３０μｍ以上であってもよく、１８０μｍ以上であってもよい。ＳＯＲＩの上限は特に制限されないが、取り扱い性の点から、５００μｍ以下が好ましく、３００μｍ以下がより好ましい。
上記ＳＯＲＩは、基板の反りの程度を定量化するためのパラメータの一つであり、神津精機株式会社製 表面形状測定システムＤｙｖｏｃｅ（型番：Ｋ２−３１０）を用いて以下の手順にて測定する。なお、以下では、ガラス基板を例にとり説明するが、他の被測定物（例えば、上記誘電体多層膜付き基板、積層体など）も同様の手順で測定できる。
ガラス基板の端を３点支持で保持し、表面を株式会社キーエンス製のレーザー変位計を用いて変位測定を行う。測定結果から、Ｄｙｖｏｃｅシステムにより、ＳＯＲＩを算出する。ＳＯＲＩとは、基板の反りの程度を定量化するためのパラメータの一つである。ガラス基板の第１主面（表面）の最小二乗平面を基準の高さ（最小二乗平面高さ）とした場合、第１主面の最高点における高さと基準の高さとの距離（ａ）と、最低点における高さと基準の高さとの距離（ｂ）の合計値（（ａ）＋（ｂ））を表す。ＳＯＲＩは距離を表すため、常に正の値となる（図２参照）。
一方で、上記測定では、自重撓みの影響が含まれる。この影響を除外するため、Ｄｙｖｏｃｅシステムでは、ガラス基板を裏返し、裏面を同様の方法にて変位測定を行うことで、ガラスの裏表両面の表面形状を測定し、そのデータの差分から自重たわみの影響を消した補正データが得ることが可能である。これにより、自重撓みの影響をキャンセルしＳＯＲＩを算出する。
自重撓みの補正、および、ＳＯＲＩを算出するためのデータ処理についてはＤｙｖｏｃｅシステムの中で自動的に計算するように組まれている。本測定では、ソフトウェア「Ｄｙｖｏｃｅ ＭＡＶｓ（Ｖｅｒ.２．０１．０７−０１）」を用いて、Ｃａｌｃｕｌａｔｉｏｎ Ｔｙｐｅとして、ＳＯＲＩ（ＷＡＲＰ）を選択した上で、表裏の差引差分を行い、ＳＯＲＩを算出する。

以下に、ガラス基板１８、および、誘電体多層膜２０について詳述する。

（ガラス基板）
ガラス基板１８の種類は、一般的なものであってよく、例えば、ＬＣＤ、ＯＬＥＤといった表示装置用のガラス基板として無アルカリホウケイ酸ガラスからなるガラス板、旭硝子社製商品名「ＡＮ１００」などが挙げられる。ガラス基板１８は耐薬品性、耐透湿性に優れ、且つ、熱収縮率が低い。熱収縮率の指標としては、ＪＩＳ Ｒ ３１０２（１９９５年改正）に規定されている線膨張係数が用いられる。

ガラス基板１８の製造方法は特に制限されず、通常、ガラス原料を溶融し、溶融ガラスを板状に成形して得られる。このような成形方法は、一般的なものであってよく、例えば、フロート法、フュージョン法、スロットダウンドロー法などが用いられる。

ガラス基板１８のガラスの種類は特に制限されないが、無アルカリホウケイ酸ガラス、ホウケイ酸ガラス、ソーダライムガラス、高シリカガラス、その他の酸化ケイ素を主な成分とする酸化物系ガラスが好ましい。酸化物系ガラスとしては、酸化物換算による酸化ケイ素の含有量が４０〜９０質量％のガラスが好ましい。

ガラス基板１８のガラスとしては、電子デバイス用部材の種類やその製造工程に適したガラスが採用される。例えば、液晶パネル用のガラス基板は、アルカリ金属成分の溶出が液晶に影響を与えやすいことから、アルカリ金属成分を実質的に含まないガラス（無アルカリガラス）からなる（ただし、通常アルカリ土類金属成分は含まれる）。このように、ガラス基板１８のガラスは、適用されるデバイスの種類およびその製造工程に基づいて適宜選択される。
液晶用パネルなど、電子デバイス作製において、誘電体多層膜付き基板１６の第２主面１６ｂ（ガラス基板１８側の表面）と、別の基板とを接着する場合には、その基板と、ガラス基板１８の２５〜３００℃における平均線膨張係数の差は、好ましくは１０×１０^−７／℃以下であり、より好ましくは３×１０^−７／℃以下であり、さらに好ましくは１×１０^−７／℃以下である。差が大き過ぎると、部材形成工程における加熱冷却時に、ガラス積層体１０が激しく反ったり、支持基材１２と誘電体多層膜付き基板１６とが剥離したりする可能性がある。支持基材１２の材料がガラス基板１８の材料と同じ場合、このような反りや剥離が生じるのを抑制することができる。なお、これらの基板の間には接着層など異なる層が存在してもよい。

ガラス基板１８の厚さは、薄型化および／または軽量化の観点から、０．５ｍｍ以下であることが好ましく、より好ましくは０．４ｍｍ以下であり、さらに好ましくは０．２ｍｍ以下であり、特に好ましくは０．１ｍｍ以下である。０．５ｍｍ以下の場合、ガラス基板１８に良好なフレキシブル性を与えることが可能である。０．２ｍｍ以下の場合、ガラス基板１８をロール状に巻き取ることが可能である。
また、ガラス基板１８の厚さは、ガラス基板１８の製造が容易であること、ガラス基板１８の取り扱いが容易であることなどの理由から、０．０３ｍｍ以上であることが好ましい。
さらに、ガラス基板１８の面積（主面の面積）は特に制限されないが、電子デバイスの生産性の点から、３００ｃｍ^２以上であることが好ましい。

なお、ガラス基板１８は２層以上からなっていてもよく、この場合、各々の層を形成する材料は同種材料であってもよいし、異種材料であってもよい。また、この場合、「ガラス基板１８の厚さ」は全ての層の合計の厚さを意味するものとする。

（誘電体多層膜）
誘電体多層膜２０は、ガラス基板１８の一方の表面上に配置される。一例として、誘電体多層膜２０は、反射防止膜として、誘電体多層膜２０に入射した光の反射を防止する機能を有しており、従来公知の反射防止膜を用いることができる。
反射防止膜として機能する誘電体多層膜２０の好適態様としては、屈折率の異なる誘電体層を交互に積層することで光の干渉を利用した誘電体多層膜が挙げられる。その他、一部に光を吸収する層を利用したものも含まれる。具体的な特性としては、その材料、膜厚の組み合わせとしての膜設計により、誘電体多層膜２０は、広帯域反射膜、超広帯域ハーフミラー、ダイクロイックミラー、多波長反射防止膜、バンドパスフィルター、ノッチフィルターなどとして使用してもよい。
誘電体層に含まれる誘電体材料としては、例えば、Ｓｉ、Ｔｉ、Ｚｒ、Ｃｅ、Ｍｇ、Ｚｎ、Ｈｆ、Ｙ、Ｚｎ、Ｉｎ、Ｓｎ、Ｌｉ、Ｃａ、Ｎｂ、Ｔａ、および、Ａｌからなる群より選択された少なくとも一種の酸化物、窒化物、弗化物、または硫化物を好適に用いることができる。誘電体多層膜２０は、これらの材料から、互いに屈折率の異なる２種以上の材料を組み合わせて構成することができる。例えば、２種の材料を組み合わせる場合の例としては、低屈折率材料としてＳｉＯ_２、ＭｇＦ_２、ＣａＦ_２、ＬｉＦ等を、また、高屈折率材料としてＴｉＯ_２、Ｔａ_２Ｏ_５、Ｎｂ_２Ｏ_５、ＣｅＯ_２、ＭｇＯ、ＺｎＯ、ＨｆＯ_２、Ｙ_２Ｏ_３、ＺｒＯ_２、ＺｎＳ、ＩＴＯ、Ｉｎ_２Ｏ_３等を挙げることができる。誘電体多層膜の最表面は低屈折率材料となることが多く、生産性・経済性の観点から、多くの場合Ｓｉ原子を含む膜が選択される。なお、Ｓｉ原子を含む膜としては、ＳｉＯ_２またはＳｉＮから構成される膜が挙げられ、ＳｉＯ_２が好ましい。また、誘電体多層膜の最表面の誘電体層がＳｉＯ_２である場合（誘電体層がＳｉＯ_２から構成される場合）、密着層との密着性もより向上する。特に、密着層がシリコーン樹脂層の場合、その効果が大きい。
さらに、誘電体多層膜の最表面の誘電体層に対して、コロナ処理、大気圧プラズマ処理、および、ＵＶオゾン処理からなる群から選択される少なくとも１の表面処理を施すことにより、密着層と誘電体多層膜との密着性がより向上する。なかでも、表面処理としては、コロナ処理および大気圧プラズマ処理が好ましく、コロナ処理がより好ましい。
つまり、上記表面処理が施された誘電体層（特に、ＳｉＯ_２から構成される層）を最表面に有する誘電体多層膜を用いると、密着層と誘電体多層膜付き基板との密着性がより向上する。
上記誘電体多層膜２０の好適態様としては、高屈折率層と低屈折率層とが交互に積層された誘電体多層膜であることが好ましい。高屈折率層に含まれる高屈折率材料、および、低屈折率材料に含まれる低屈折率材料のそれぞれの例としては、上述の通りである。

なお、誘電体多層膜２０中における誘電体層の数は特に制限されず、用途に応じて適宜最適な層数が選択される。安価で低品位なものでは数層〜２０層、高品位なもの（帯域が相当広い、透過あるいは反射がゼロに近い、その変化が急峻など）では数十層から百層以上のこともありえる。

誘電体多層膜２０の厚さは特に制限されないが、０．００１〜５μｍであることが好ましい。

誘電体多層膜２０の製造方法は特に制限されず、公知の方法が採用される。
例えば、スパッタリング法、電子ビーム法、イオンビーム法、真空蒸着法、プラズマＣＶＤ法、Ｃａｔ−ＣＶＤ法、ＭＢＥ法、スピンコート法、ディッピング法、スプレーコート法、インクジェット法等が挙げられる。

ガラス基板上における誘電体多層膜の配置位置は特に制限されないが、ガラス基板表面上に誘電体多層膜が配置されていない周縁領域が残るように、誘電体多層膜がガラス基板の表面上に配置されていてもよい。より具体的には、図３に示すように、ガラス基板１８Ａ上に誘電体多層膜２０Ａが配置されていない額縁状の周縁領域１８ａが残るように、誘電体多層膜２０Ａがガラス基板１８Ａの中央部上に配置されていてもよい。なお、上記のような態様においては、誘電体多層膜２０Ａの配置領域（製膜領域）の面積はガラス基板１８Ａの表面（主面）の面積よりも狭く、かつ、ガラス基板１８Ａの外周辺に沿っては誘電体多層膜２０Ａが製膜されていない。また、上記周縁領域１８ａとは、ガラス基板１８Ａの外周縁より内側に位置する領域に該当する。
上記のように誘電体多層膜２０Ａがガラス基板１８Ａ上に配置される場合、誘電体多層膜２０Ａの外周辺の位置によって、電子デバイスの歩留まりに影響がでる場合がある。具体的には、ガラス基板１８Ａの周縁領域１８ａと誘電体多層膜２０Ａがある製膜領域との境界では、誘電体多層膜２０Ａの膜厚に相当する段差が存在している。そのため、この段差に由来する急峻な表面形状の変化に密着層１４が追従できない場合がある。そのような場合、ガラス基板１８Ａの周縁領域１８ａと密着層１４とが密着せずに、両者の間に空隙部が発生することがある。このような空隙部があると、電子デバイスの製造プロセスで使用される液体が誘電体多層膜２０Ａと密着層１４との界面に浸入し、界面の固着または剥離、及び、密着層１４の溶出による製造プロセスで使用される液体の汚染、及び、装置の汚染が生じるおそれがある。このような問題は、誘電体多層膜２０Ａの外周辺の位置（製膜領域の位置）を調整することにより改善できる。言い換えれば、図３に示す、周縁領域１８ａの幅Ｗの大きさを調整することにより上記問題を改善できる。
例えば、幅Ｗが非常に小さい領域がある場合、その部分において上記空隙部が発生しづらく、電子デバイスの歩留まりが向上する。より具体的には、周縁領域１８ａにおいて幅Ｗが０．０１ｍｍ以下の範囲である領域があることが好ましく、周縁領域１８ａの全領域において幅Ｗが０．０１ｍｍ以下であることがより好ましい。
また、幅Ｗがある程度大きい領域がある場合、誘電体多層膜２０Ａの膜厚に相当する段差部分で密着層１４が密着しない空隙部が生じるものの、この領域の端部（外縁部）では密着層１４とガラス基板１８Ａとが密着できるため、電子デバイスの製造プロセスで使用される液体が誘電体多層膜２０Ａと密着層１４との界面に浸入することを防止できる。そのため、結果として、電子デバイスの歩留まりが向上する。より具体的には、周縁領域１８ａにおいて幅Ｗが０．１〜２０ｍｍの範囲である領域があることが好ましく、周縁領域１８ａの全領域において幅Ｗが０．１〜２０ｍｍであることがより好ましい。上記幅Ｗの大きさは、０．３ｍｍ以上がより好ましく、０．５ｍｍ以上がさらに好ましく、１ｍｍ以上が特に好ましい。また、上限値に関しては、電子デバイスを形成できる有効面積が大きい点から、１０ｍｍ以下がより好ましく、５ｍｍ以下がさらに好ましい。
なお、上記幅Ｗとは、ガラス基板１８Ａの外周縁（端部）から誘電体多層膜２０Ａの外周縁（端部）までの距離（最短距離）に該当する。また、周縁領域１８ａにおいては、幅Ｗは領域の位置によって異なっていてもよく、一定であってもよい。

［ガラス積層体およびその製造方法］
上記ガラス積層体１０の製造方法は特に制限されず、公知の方法を採用できるが、通常、支持基材１２上に密着層１４を形成する密着層形成工程と、密着層１４上に誘電体多層膜付き基板１６を積層してガラス積層体１０を得る積層工程とを有する。
以下、密着層形成工程、および、積層工程について詳述する。

（密着層形成工程）
密着層形成工程は、支持基材１２上に密着層１４を形成する工程である。本工程により、密着層付き支持基材が得られる。密着層１４を形成する方法は特に制限されず、公知の方法を採用でき、密着層１４を構成する材料の種類によって異なる。
例えば、密着層１４が有機層である場合、有機層を作製する方法としては、例えば、硬化性樹脂を含む硬化性樹脂組成物を支持基材１２上に塗布して、硬化性樹脂組成物を硬化して支持基材１２上に固定された密着層１４を形成する方法（塗布方法）や、フィルム状の密着層１４を支持基材１２の表面に固定する方法（貼り付け方法）などが挙げられる。なかでも、密着層１４の支持基材１２に対する接着強度がより優れる点で、塗布方法が好ましい。
塗布方法において、支持基材１２表面上に硬化性樹脂組成物層を形成する方法としては、例えば、硬化性樹脂組成物を支持基材１２表面上にコートする方法が挙げられる。コートする方法としては、スプレーコート法、ダイコート法、スピンコート法、ディップコート法、ロールコート法、バーコート法、スクリーン印刷法、グラビアコート法などが挙げられる。
硬化方法は特に制限されず、使用される樹脂によって最適な硬化条件が選択される。通常、硬化方法としては、加熱処理が採用される。

なお、上記以外にも、公知方法にて有機層を作製してもよい。
例えば、フッ素系樹脂を含む密着層を作製する方法は特に制限されず、フッ素系樹脂を含む組成物を用いて密着層を作製する方法や、フッ素系のガスを用いてプラズマを照射することで対象物表面に密着層を作製する方法が挙げられる。

また、密着層１４が無機層である場合、無機層の製造方法としては、公知の方法を採用することができる。例えば、蒸着法、スパッタリング法、または、ＣＶＤ法により、支持基材１２上に所定の成分からなる無機層を設ける方法が挙げられる。上記方法によって得られた無機層は支持基材１２上に固定されると共に、その無機層の露出表面は誘電体多層膜付き基板１６に対して剥離可能に密着できる。
なお、炭化物（カーボン材料）からなる無機層を作製する方法としては、例えば、フェノール樹脂などの樹脂成分を含む樹脂組成物を支持基材１２上に塗布して、焼結処理を施して炭化させる方法も挙げられる。
製造条件は、使用される材料に応じて、適宜最適な条件が選択される。

なお、後述する積層工程の前に、ガラス基板およびガラス基板上に配置された誘電体多層膜を有する誘電体多層膜付き基板の誘電体多層膜にコロナ処理、大気圧プラズマ処理、および、ＵＶオゾン処理からなる群から選択される少なくとも１の表面処理を施す工程を実施してもよい。

（積層工程）
積層工程は、上記の密着層形成工程で得られた密着層１４の面上に誘電体多層膜付き基板１６を積層し、支持基材１２と密着層１４と誘電体多層膜付き基板１６とをこの順で備えるガラス積層体１０を得る工程である。つまり、本工程は、密着層付き支持基材と誘電体多層膜付き基板とを積層する工程である。
なお、密着層１４上に誘電体多層膜付き基板１６を配置する際には、誘電体多層膜付き基板１６中の誘電体多層膜２０が密着層１４側となるようにする。

誘電体多層膜付き基板１６を密着層１４上に積層する方法は特に制限されず、公知の方法を採用することができる。
例えば、常圧環境下で密着層１４の表面上に誘電体多層膜付き基板１６を重ねる方法が挙げられる。なお、必要に応じて、密着層１４の表面上に誘電体多層膜付き基板１６を重ねた後、ロールやプレスを用いて密着層１４に誘電体多層膜付き基板１６を圧着させてもよい。ロールまたはプレスによる圧着により、密着層１４と誘電体多層膜付き基板１６の層との間に混入している気泡が比較的容易に除去されるので好ましい。

真空ラミネート法や真空プレス法により圧着すると、気泡の混入の抑制や良好な密着の確保が行われるのでより好ましい。真空下で圧着することにより、微小な気泡が残存した場合でも、加熱により気泡が成長することがなく、誘電体多層膜付き基板１６のゆがみ欠陥につながりにくいという利点もある。
誘電体多層膜付き基板１６を積層する際には、密着層１４に接触する誘電体多層膜付き基板１６の表面を十分に洗浄し、クリーン度の高い環境で積層することが好ましい。クリーン度が高いほど、誘電体多層膜付き基板１６の平坦性は良好となるので好ましい。

なお、誘電体多層膜付き基板１６を積層した後、必要に応じて、プレアニール処理（加熱処理）を行ってもよい。該プレアニール処理を行うことにより、積層された誘電体多層膜付き基板１６の密着層１４に対する密着性が向上し、適切な剥離強度（ｙ）とすることができ、電子デバイスの生産性が向上する。

ガラス積層体１０のＳＯＲＩは特に制限されないが、２０〜１２０μｍであることが好ましい。ＳＯＲＩの上限は、１２０μｍ以下であることが好ましく、１１０μｍ以下がより好ましく、１００μｍ以下であることがさらに好ましい。１２０μｍ以下であると、基板の反り解消ができ、電子デバイスを製造しようとした場合に生じる基板の吸着不良が解消できる。
ＳＯＲＩの下限は、２０μｍ以上であることが好ましい。２０μｍ以上であると、支持基板のＳＯＲＩや、積層方法に由来したばらつきに起因せずに、安定的にＳＯＲＩを制御することが容易である。
なお、ガラス積層体１０についてもＳＯＲＩの測定方法は、上述した誘電体多層膜付き基板１６のＳＯＲＩの測定方法と同じである。

＜＜第２実施形態＞＞
本発明の積層体の第２実施形態は、支持基材と、密着層と、ガラス基板と、をこの順で備え、ガラス基板が、密着層上に剥離可能に配置されており、密着層上に配置される前のガラス基板のＳＯＲＩが１３０μｍ以上であるガラス積層体である。
従来、ＳＯＲＩが１３０μｍ以上であるような反りが大きい基板を単独で用いて電子デバイスを作成しようとすると、先述のように基板の吸着不良が生じ、結果として電子デバイスの製造歩留りの低下を招いていた。
本ガラス積層体においては、それ自体が所定の反りを有するガラス基板が密着層上に密着して配置されることにより、密着層表面の平坦面にガラス基板が追従し、ガラス基板自体が有していた反りが解消される。そのため、基板単独で用いて電子デバイスを製造しようとした場合に生じる基板の吸着不良が解消され、電子デバイスを効率よく生産することが可能となる。なお、電子デバイス用部材を配置後には、密着層と誘電体多層膜付き基板との間で、電子デバイス用部材が配置されたガラス基板を剥離することができ、所望の電子デバイスを得ることができる。

図４は、本発明に係るガラス積層体の第２実施形態の模式的断面図である。
図４に示すように、ガラス積層体１００は、支持基材１２とガラス基板２８とそれらの間に密着層１４が存在する積層体である。
ガラス積層体１００は、使用されるガラス基板２８が密着層１４上に配置される前に所定量の反りを有する点以外は、ガラス積層体１０と同様の部材を有しており、同一の構成要素には同一の参照符号を付し、その説明を省略し、主としてガラス基板２８について説明する。

＜ガラス基板２８＞
ガラス基板２８は、密着層１４上に配置される前に、ＳＯＲＩが１３０μｍ以上であるガラス基板である。このようなＳＯＲＩの大きいガラス基板であっても、ガラス積層体とすることにより、ガラス基板２８の反りに由来する吸着不良を解消できる。
上記ＳＯＲＩは、１３０μｍ以上でもよく、１８０μｍ以上でもよい。ＳＯＲＩの上限は特に制限されないが、取り扱い性の点から、５００μｍ以下が好ましく、３００μｍ以下がより好ましい。
上記ＳＯＲＩの測定方法は、上述した誘電体多層膜付き基板１６のＳＯＲＩの測定方法と同じである。

ガラス基板２８の製造方法は特に制限されず、通常、ガラス原料を溶融し、溶融ガラスを板状に成形して得られる。このような成形方法は、一般的なものであってよく、例えば、フロート法、フュージョン法、スロットダウンドロー法などが用いられる。なお、反りが生じやすい方法としては、フュージョン法やスロットダウンドロー法が挙げられる。

ガラス基板２８のガラスの種類は特に制限されず、上述したガラス基板１８で例示した種類が挙げられる。

ガラス基板２８の厚さは、薄型化および／または軽量化の観点から、０．５ｍｍ以下であることが好ましく、より好ましくは０．４ｍｍ以下であり、さらに好ましくは０．２ｍｍ以下であり、特に好ましくは０．１ｍｍ以下である。０．５ｍｍ以下の場合、ガラス基板１８に良好なフレキシブル性を与えることが可能である。０．２ｍｍ以下の場合、ガラス基板１８をロール状に巻き取ることが可能である。
また、ガラス基板２８の厚さは、ガラス基板２８の製造が容易であること、ガラス基板１８の取り扱いが容易であることなどの理由から、０．０３ｍｍ以上であることが好ましい。

ガラス積層体１００の製造方法としては、上述した第１実施形態にて説明した手順において誘電体多層膜付き基板１６の代わりに、上記ガラス基板２８を用いる方法が挙げられる。
なお、必要に応じて、積層工程の前に、Ｓｉ原子を含む膜で被覆された基板のＳｉ原子を含む膜にコロナ処理、大気圧プラズマ処理、および、ＵＶオゾン処理からなる群から選択される少なくとも１の表面処理を施す工程を実施してもよい。この場合、支持基材および支持基材上に配置された密着層を有する密着層付き支持基材と、上記表面処理が施されたＳｉ原子を含む膜で被覆された基板とが積層され、所定の積層体が得られる。

ガラス積層体１００のＳＯＲＩは特に制限されないが、２０〜１２０μｍであることが好ましい。

なお、上記第１実施形態および第２実施形態においては、基板としてガラス基板を用いる場合について詳述したが、基板の種類は特に限定さない。
例えば、基板としては、金属板、半導体基板、樹脂基板、および、ガラス基板が挙げられる。また、基板は、例えば、２種の異なる金属から構成される金属板のように、複数の同種材料から構成される基板であってもよい。さらに、基板は、例えば、樹脂とガラスとから構成される基板のように、異種材料（例えば、金属、半導体、樹脂、および、ガラスから選択される２種以上の材料）の複合体基板であってもよい。
金属板、半導体基板などの基板の厚さは特に制限されないが、薄型化および／または軽量化の観点から、０．５ｍｍ以下であることが好ましく、より好ましくは０．４ｍｍ以下であり、さらに好ましくは０．２ｍｍ以下であり、特に好ましくは０．１ｍｍ以下である。また、厚さの下限は特に制限されないが、０．００５ｍｍ以上であることが好ましい。
また、基板の面積（主面の面積）は特に制限されないが、電子デバイスの生産性の点から、３００ｃｍ^２以上であることが好ましい。
また、基板の形状も特に制限されず、矩形状であっても、円形状であってもよい。また、基板には、オリエンテーションフラット（いわゆるオリフラ。基板の外周に形成された平坦部分）や、ノッチ（基板の外周縁に形成された一つ又はそれ以上のＶ型の切欠き）が形成されていてもよい。

基板の表面は、さらに、Ｓｉ原子を含む膜（以下、「Ｓｉ膜」ともいう。）で被覆されていてもよい。つまり、基板としては、Ｓｉ膜付き基板を用いてもよい。Ｓｉ膜付き基板としては、Ｓｉ膜付き樹脂基板、Ｓｉ膜付きガラス基板、Ｓｉ膜付き金属板、Ｓｉ膜付き半導体基板などが挙げられる。
Ｓｉ膜付き基板は、上述した第２実施形態において使用するのが好ましく、Ｓｉ膜付き基板のＳｉ膜が密着層に密着するように、積層体中にＳｉ膜付き基板が配置されるのがより好ましい。Ｓｉ膜を用いることにより、密着層とＳｉ膜付き基板との密着性がより向上する。
Ｓｉ膜としては、例えば、酸化珪素の蒸着膜、酸化珪素のスパッタ膜、または、シリコーン樹脂膜が挙げられる。
また、Ｓｉ膜付き基板を使用する際には、Ｓｉ膜付き基板を密着層上に積層する前に、Ｓｉ膜に対してコロナ処理、大気圧プラズマ処理、および、ＵＶオゾン処理からなる群から選択される少なくとも１の表面処理を施すことにより、密着層とＳｉ膜付き基板との密着性がより向上する。なかでも、表面処理としては、コロナ処理および大気圧プラズマ処理が好ましく、コロナ処理がより好ましい。

なお、Ｓｉ膜付き樹脂基板に関しては、樹脂基板が薄すぎると、積層体の面取り・洗浄の際に、積層体中の樹脂基板が容易にめくれる場合がある。そのため、Ｓｉ膜付き樹脂基板の剥離強度は、１．２Ｎ／２５ｍｍ以上が好ましく、４．０Ｎ／２５ｍｍ以上がより好ましい。

＜積層体＞
本発明の積層体（上述した第１実施形態のガラス積層体１０および第２実施形態のガラス積層体１００）は、種々の用途に使用することができ、例えば、後述する表示装置用パネル、ＰＶ、薄膜２次電池、表面に回路が形成された半導体ウェハ等の電子部品を製造する用途などが挙げられる。特に、後述するように、反射防止機能を有する、誘電体多層膜付き基板１６を用いる態様の場合、得られる電子デバイス中に反射防止膜が含まれることになり、得られた電子デバイスは反射防止が求められる用途に好適に用いることができる。
ここで、表示装置用パネルとは、ＬＣＤ、ＯＬＥＤ、電子ペーパー、プラズマディスプレイパネル、フィールドエミッションパネル、量子ドットＬＥＤパネル、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）シャッターパネル等が含まれる。
その他、レンズやセンサなどの光学素子などのうち、誘電体多層膜で実現可能な光学特性を要求される用途に、好適に用いることができる。

＜電子デバイスおよびその製造方法＞
本発明においては、上述した積層体（上述した第１実施形態のガラス積層体１０および第２実施形態のガラス積層体１００）を用いて、基板と電子デバイス用部材とを含む電子デバイス（以後、適宜「部材付きガラス基板」とも称する）が製造される。より具体的には、上記ガラス積層体１０を用いる場合は、誘電体多層膜付き基板１６と電子デバイス用部材とを含む電子デバイスが製造される。また、上記ガラス積層体１００を用いる場合は、ガラス基板２８と電子デバイス用部材とを含む電子デバイスが製造される。なお、電子デバイスの製造方法としては、積層体の上に直接、膜を形成、エッチングなどの加工、各種熱処理などを行う場合だけでなく、すでに他の基板上に形成した電子デバイスをもつ基板を直接接着剤やシール材で貼りつける場合も含む。
電子デバイスの製造方法は特に制限されないが、電子デバイスの生産性に優れる点から、上記積層体中の基板上に電子デバイス用部材を形成して電子デバイス用部材付き積層体を製造し、得られた電子デバイス用部材付き積層体から密着層の基板側界面を剥離面として電子デバイスと密着層付き支持基材とに分離する方法が好ましい。
以下、上記積層体中の基板上に電子デバイス用部材を形成して電子デバイス用部材付き積層体を製造する工程を部材形成工程、電子デバイス用部材付き積層体から密着層の基板側界面を剥離面として電子デバイスと密着層付き支持基材とに分離する工程を分離工程という。
以下に、ガラス積層体１０を用いた場合を例に挙げ、各工程で使用される材料および手順について詳述する。

（部材形成工程）
部材形成工程は、上記積層工程において得られたガラス積層体１０中のガラス基板１８上に電子デバイス用部材を形成する工程である。より具体的には、図５（Ａ）に示すように、誘電体多層膜付き基板１６の第２主面１６ｂ（露出表面）上に電子デバイス用部材２４を配置し、電子デバイス用部材付き積層体３０を得る。
まず、本工程で使用される電子デバイス用部材２４について詳述し、その後工程の手順について詳述する。

（電子デバイス用部材（機能性素子））
電子デバイス用部材２４は、ガラス積層体１０中の誘電体多層膜付き基板１６上に形成され電子デバイスの少なくとも一部を構成する部材である。より具体的には、電子デバイス用部材２４としては、表示装置用パネル、太陽電池、薄膜２次電池、または、表面に回路が形成された半導体ウェハ等の電子部品などに用いられる部材（例えば、表示装置用部材、太陽電池用部材、薄膜２次電池用部材、電子部品用回路）が挙げられる。

例えば、太陽電池用部材としては、薄膜シリコン型では、正極の酸化スズなど透明電極、ｐ層／ｉ層／ｎ層で表されるシリコン層、および負極の金属等が挙げられ、その他に、化合物型、色素増感型、量子ドット型などに対応する各種部材等を挙げることができる。
また、薄膜２次電池用部材としては、リチウムイオン型では、正極および負極の金属または金属酸化物等の透明電極、電解質層のリチウム化合物、集電層の金属、封止層としての樹脂等が挙げられ、その他に、ニッケル水素型、ポリマー型、セラミックス電解質型などに対応する各種部材等を挙げることができる。
また、電子部品用回路用部材としては、ＣＣＤやＣＭＯＳなどの固体撮像素子では、導電部の金属、絶縁部の酸化ケイ素や窒化珪素等が挙げられる。
その他、圧力センサ・加速度センサなど各種センサやリジッドプリント基板、フレキシブルプリント基板、リジッドフレキシブルプリント基板などに対応する各種部材等を挙げることができる。

（工程の手順）
上述した電子デバイス用部材付き積層体３０の製造方法は特に制限されず、電子デバイス用部材の構成部材の種類に応じて従来公知の方法にて、ガラス積層体１０の誘電体多層膜付き基板１６の第２主面１６ｂ上に、電子デバイス用部材２４を形成する。
なお、電子デバイス用部材２４は、誘電体多層膜付き基板１６の第２主面１６ｂに最終的に形成される部材の全部（以下、「全部材」という）ではなく、全部材の一部（以下、「部分部材」という）であってもよい。密着層１４から剥離された部分部材付き基板を、その後の工程で全部材付き基板とすることもできる。
また、密着層１４から剥離された、全部材付き基板には、その剥離面（第１主面１６ａ）に他の電子デバイス用部材が形成されてもよい。また、全部材付き積層体を組み立て、その後、全部材付き積層体から密着層付き支持基材２２を剥離して、電子デバイスを製造することもできる。さらに、全部材付き積層体を２枚用いて両者を組み合わせて、その後、全部材付き積層体から２枚の密着層付き支持基材２２を剥離して、２枚の誘電体多層膜付き基板を有する部材付き基板を製造することもできる。

例えば、ＯＬＥＤを製造する場合を例にとると、ガラス積層体１０の誘電体多層膜付き基板１６の密着層１４側とは反対側の表面上（第２主面１６ｂ）に有機ＥＬ構造体を形成するために、透明電極を形成する、さらに透明電極を形成した面上にホール注入層・ホール輸送層・発光層・電子輸送層等を蒸着する、裏面電極を形成する、封止板を用いて封止する、等の各種の層形成や処理が行われる。これらの層形成や処理として、具体的には、例えば、成膜処理、蒸着処理、封止板の接着処理等が挙げられる。

また、例えば、ＴＦＴ−ＬＣＤを製造する場合は、ガラス積層体１０の誘電体多層膜付き基板１６の第２主面１６ｂ上に、レジスト液を用いて、ＣＶＤ法およびスパッタ法など、一般的な成膜法により形成される金属膜および金属酸化膜等にパターン形成して薄膜トランジスタ（ＴＦＴ）を形成するＴＦＴ形成工程と、別のガラス積層体１０の誘電体多層膜付き基板１６の第２主面１６ｂ上に、レジスト液をパターン形成に用いてカラーフィルタ（ＣＦ）を形成するＣＦ形成工程と、ＴＦＴ形成工程で得られたＴＦＴ付き積層体とＣＦ形成工程で得られたＣＦ付き積層体とを積層する貼り合わせ工程等の各種工程を有する。

ＴＦＴ形成工程やＣＦ形成工程では、周知のフォトリソグラフィ技術やエッチング技術等を用いて、誘電体多層膜付き基板１６の第２主面１６ｂにＴＦＴやＣＦを形成する。この際、パターン形成用のコーティング液としてレジスト液が用いられる。
なお、ＴＦＴやＣＦを形成する前に、必要に応じて、誘電体多層膜付き基板１６の第２主面１６ｂを洗浄してもよい。洗浄方法としては、周知のドライ洗浄やウェット洗浄を用いることができる。

貼り合わせ工程では、ＴＦＴ付き積層体の薄膜トランジスタ形成面と、ＣＦ付き積層体のカラーフィルタ形成面とを対向させて、シール剤（例えば、セル形成用紫外線硬化型シール剤）を用いて貼り合わせる。その後、ＴＦＴ付き積層体とＣＦ付き積層体とで形成されたセル内に、液晶材を注入する。液晶材を注入する方法としては、例えば、減圧注入法、滴下注入法がある。

（分離工程）
分離工程は、図５（Ｂ）に示すように、上記部材形成工程で得られた電子デバイス用部材付き積層体３０から、密着層１４と誘電体多層膜付き基板１６との界面を剥離面として、電子デバイス用部材２４が積層した誘電体多層膜付き基板１６（電子デバイス）と、密着層付き支持基材２２とに分離して、電子デバイス３２を得る工程である。
剥離時の誘電体多層膜付き基板１６上の電子デバイス用部材２４が必要な全構成部材の形成の一部である場合には、分離後、残りの構成部材を誘電体多層膜付き基板１６上に形成することもできる。

誘電体多層膜付き基板１６と支持基材１２とを剥離する方法は、特に制限されない。具体的には、例えば、誘電体多層膜付き基板１６と密着層１４との界面に鋭利な刃物状のものを差し込み、剥離のきっかけを与えた上で、水と圧縮空気との混合流体を吹き付け、剥離することができる。好ましくは、電子デバイス用部材付き積層体３０の支持基材１２が上側、電子デバイス用部材２４側が下側となるように定盤上に配置し、電子デバイス用部材２４側を定盤上に真空吸着し（両面に支持基材が積層されている場合は順次行う）、この状態でまず刃物を誘電体多層膜付き基板１６−密着層１４界面に刃物を侵入させる。そして、その後に支持基材１２側を複数の真空吸着パッドで吸着し、刃物を差し込んだ箇所付近から順に真空吸着パッドを上昇させる。そうすると密着層１４と誘電体多層膜付き基板１６との界面や密着層１４の凝集破壊面へ空気層が形成され、その空気層が界面や凝集破壊面の全面に広がり、支持基材１２を容易に剥離することができる。
剥離のきっかけ形成や剥離にレーザーを使用してもよい。
また、密着層付き支持基材２２は、新たな誘電体多層膜付き基板と積層して、本発明のガラス積層体１０を製造することができる。

なお、電子デバイス用部材付き積層体３０から電子デバイス３２を分離する際においては、イオナイザによる吹き付けや湿度を制御することにより、密着層１４の欠片が電子デバイス３２に静電吸着することをより抑制することができる。

上述した電子デバイス３２の製造方法は、携帯電話やＰＤＡのようなモバイル端末に使用される小型の表示装置の製造に好適である。表示装置は主としてＬＣＤまたはＯＬＥＤであり、ＬＣＤとしては、ＴＮ型、ＳＴＮ型、ＦＥ型、ＴＦＴ型、ＭＩＭ型、ＩＰＳ型、ＶＡ型等を含む。基本的にパッシブ駆動型、アクティブ駆動型のいずれの表示装置の場合でも適用することができる。

上記方法で製造された電子デバイス３２としては、ガラス基板と表示装置用部材を有する表示装置用パネル、ガラス基板と太陽電池用部材を有する太陽電池、ガラス基板と薄膜２次電池用部材を有する薄膜２次電池、ガラス基板と電子デバイス用部材を有する電子部品などが挙げられる。表示装置用パネルとしては、液晶パネル、有機ＥＬパネル、プラズマディスプレイパネル、フィールドエミッションパネルなどを含む。

なお、上記では第１実施形態であるガラス積層体１０を用いた電子デバイスの製造方法について説明したが、ガラス積層体１０の代わりに第２実施形態であるガラス積層体１００を用いて同様の手順により電子デバイスを製造することができる。

以下に、実施例等により本発明を具体的に説明するが、本発明はこれらの例によって制限されるものではない。

以下の実施例１では、支持基材としては、無アルカリホウケイ酸ガラスからなるガラス板（直径２００ｍｍ、板厚０．５ｍｍ、線膨張係数３８×１０^−７／℃、旭硝子社製商品名「ＡＮ１００」）を使用した。また、ガラス基板としては、無アルカリホウケイ酸ガラスからなるガラス板（直径２００ｍｍ、板厚０．４ｍｍ、線膨張係数３８×１０^−７／℃、旭硝子社製商品名「ＡＮ１００」）を使用した。
なお、後述する各部材のＳＯＲＩは上述した方法により測定した。

＜実施例１＞
初めに、板厚０．５ｍｍの支持基材を純水洗浄した後、さらにＵＶ洗浄して清浄化した。
次に、アルケニル基含有オルガノポリシロキサン（数平均分子量：２０００、アルケニル基の数：２個以上）（１００質量部）と、ハイドロジェンポリシロキサン（数平均分子量：２０００、ハイドロシリル基の数：２個以上）（６．７質量部）と配合した。なお、アルケニル基含有オルガノポリシロキサン中のアルケニル基と、ハイドロジェンポリシロキサン中のハイドロシリル基との混合モル比（ハイドロシリル基のモル数／アルケニル基のモル数）は０．４／１であった。さらに、触媒（白金系触媒）を、アルケニル基含有オルガノポリシロキサンおよびハイドロジェンポリシロキサンの合計質量（１００質量部）に対し、３００ｐｐｍ添加した。この液を、硬化性樹脂組成物Ｘとする。この硬化性樹脂組成物Ｘを、ダイコーターを用いて支持基材の第１主面上に塗布して、未硬化のアルケニル基含有オルガノポリシロキサンおよびハイドロジェンポリシロキサンを含む層を支持基材上に設けた。
次に、１４０℃に３分間大気中で加熱した後、２３０℃に２０分間大気中で加熱硬化して、支持基材の第１主面に厚さ１０μｍのシリコーン樹脂層を形成した。なお、シリコーン樹脂層の平坦性は良好であった。

ガラス基板上に以下の手順に従って、誘電体多層膜を製造した。
ガラス基板を洗浄した後、スパッタ装置にて、Ｎｂ_２Ｏ_５膜、ＳｉＯ_２膜、Ｎｂ_２Ｏ_５膜、ＳｉＯ_２膜の順に４層成膜し、合計膜厚２５０ｎｍの視感度反射率０．５％の誘電体多層膜を形成した。
得られた誘電体多層膜付きガラス基板のＳＯＲＩは、１８５μｍであった。
なお、ガラス基板表面上に誘電体多層膜が配置されていない額縁状の周縁領域が残るように、誘電体多層膜がガラス基板の表面上に配置されていた（図３参照）。また、周縁領域の幅Ｗ（誘電体多層膜の成膜領域および未製膜領域の境界と、ガラス基板の外周縁との距離）は、全領域において０．００５ｍｍであった。

次に、上記で得られた誘電体多層膜付きガラス基板と、支持基材のシリコーン樹脂層面とを、誘電体多層膜とシリコーン樹脂層とが密着するように、室温下で真空プレスにより貼り合わせ、ガラス積層体Ａを得た。
得られたガラス積層体Ａにおいては、支持基材と誘電体多層膜付きガラス基板は、シリコーン樹脂層と気泡を発生することなく密着しており、歪み状欠点もなかった。また、ガラス積層体Ａにおいて、シリコーン樹脂層と支持基材の層との界面の剥離強度は、誘電体多層膜付きガラス基板とシリコーン樹脂層との界面の剥離強度よりも大きかった。
また、ガラス積層体ＡのＳＯＲＩは、上記ガラス基板の測定と同様に測定した結果、１００μｍとなっていた。

次に、ガラス積層体Ａのガラス基板上に以下の方法に従って、電子デバイス用部材を製造した。
電子デバイス用部材の製造方法としては、ガラス基板上に有機ＥＬ構造体を形成する方法を実施した。具体的には、透明電極を形成する工程、ホール注入層・ホール輸送層・発光層・電子輸送層を蒸着する工程、および、封止工程を実施し、有機ＥＬ構造体を形成した。

そして、電子デバイス用部材が製造されたガラス積層体Ａの４箇所のうち１箇所のコーナー部におけるガラス基板とシリコーン樹脂層の界面に厚さ０．１ｍｍのステンレス製刃物を挿入させて剥離の切欠部を形成しながら、支持基材の剥離面でない面に真空吸着パッドを吸着させ、互いに支持基材と電子デバイス（誘電体多層膜付きガラス基板および電子デバイス用部材を含む電子デバイス）が分離する方向に外力を加えて、支持基材と電子デバイスを破損すること無く分離した。ここで刃物の差し込みは、イオナイザ（キーエンス社製）から除電性流体を当該界面に吹き付けながら行った。具体的には、形成した空隙へ向けてイオナイザからは引き続き除電性流体を吹き付けながら真空吸着パッドを引き上げた。

上記手順によれば、誘電体多層膜付きガラス基板の反り由来の吸着不良は解消されており、電子デバイスの製造歩留りの低下は無かった。また、ガラス積層体Ａを得て以降、誘電体多層膜の膜面が支持基板に保護されることによって、支持基材を剥離するまでの工程中、誘電体多層膜への傷つきや膜剥離による製造歩留りの低下もなかった。また、ガラス積層体Ａの端部からガラス積層体Ａ内部へのプロセス液の浸入も確認されなかった。

＜実施例１−１＞
ガラス基板を洗浄した後、スパッタ装置にて、Ｎｂ_２Ｏ_５膜、ＳｉＯ_２膜、Ｎｂ_２Ｏ_５膜の順に３層成膜し、合計膜厚２００ｎｍの誘電体多層膜を形成した以外は、実施例１と同様の手順に従って、ガラス積層体Ａ−１を得た。
得られた誘電体多層膜付きガラス板およびガラス積層体Ａ−１のＳＯＲＩは、それぞれ実施例１の誘電体多層膜付きガラス板およびガラス積層体ＡのＳＯＲＩと略同じであった。
また、ガラス積層体Ａの代わりにガラス積層体Ａ−１を用いて、実施例１と同様の手順に従って電子デバイスの製造を行ったところ、実施例１と同様の製造歩留りの低下はなかった。
なお、上記誘電体多層膜付きガラス板中の誘電体多層膜の最表面の誘電体層は、Ｎｂ_２Ｏ_５膜であり、この層でシリコーン樹脂層と密着した。

次に、後述する（剥離強度の測定方法）と同様の手順に従って、ガラス積層体Ａおよびガラス積層体Ａ−１中の誘電体多層膜付きガラス板の剥離強度を測定したところ、ガラス積層体Ａにおける誘電体多層膜付きガラス板の剥離強度のほうがより大きかった。この結果より、誘電体多層膜の最表面の誘電体層がＳｉＯ_２膜である場合、誘電体多層膜付きガラス板の密着性がより向上することが確認された。

＜実施例１−２＞
誘電体多層膜付きガラス板中の誘電体多層膜の最表面の誘電体層がＳｉＯ_２膜にコロナ処理を行った以外は、実施例１と同様の手順に従って、ガラス積層体Ａ−２を得た。
得られた誘電体多層膜付きガラス板およびガラス積層体Ａ−２のＳＯＲＩは、それぞれ実施例１の誘電体多層膜付きガラス板およびガラス積層体ＡのＳＯＲＩと略同じであった。
また、ガラス積層体Ａの代わりにガラス積層体Ａ−２を用いて、実施例１と同様の手順に従って電子デバイスの製造を行ったところ、実施例１と同様の製造歩留りの低下はなかった。
なお、上記誘電体多層膜付きガラス板中の誘電体多層膜の最表面の誘電体層は、コロナ処理が施されたＳｉＯ_２膜であり、この層でシリコーン樹脂層と密着する。

次に、後述する（剥離強度の測定方法）と同様の手順に従って、ガラス積層体Ａおよびガラス積層体Ａ−２中の誘電体多層膜付きガラス板の剥離強度を測定したところ、ガラス積層体Ａ−２における誘電体多層膜付きガラス板の剥離強度のほうがより大きかった。この結果より、誘電体多層膜の最表面の誘電体層がコロナ処理が施されたＳｉＯ_２膜である場合、誘電体多層膜付きガラス板の密着性がより向上することが確認された。

＜実施例２＞
板厚０．２ｍｍ、直径３００ｍｍのガラス基板を使用した以外は、実施例１と同様の手順にて、スパッタ装置にて、Ｎｂ_２Ｏ_５膜、ＳｉＯ_２膜、Ｎｂ_２Ｏ_５膜、ＳｉＯ_２膜の順に４層成膜し、合計膜厚２５０ｎｍの視感度反射率０．５％の誘電体多層膜を形成した。また、周縁領域の幅Ｗは５ｍｍであった。
得られた誘電体多層膜付きガラス基板のＳＯＲＩは、１９５μｍであった。
次に、実施例１と同様の手順で、ガラス積層体Ｂを得た後に、ガラス積層体ＢのＳＯＲＩを測定したところ、１１５μｍ以下となっていた。
ガラス積層体Ａの代わりにガラス積層体Ｂを用いて、実施例１と同様の手順に従って電子デバイスの製造を行ったところ、実施例１と同様の製造歩留りの低下はなかった。また、ガラス積層体Ｂの端部からガラス積層体Ａ内部へのプロセス液の浸入も確認されなかった。

＜実施例３＞
ガラス基板に、ＳＯＲＩが１３５μｍであるガラス板を使用し、誘電体多層膜を形成しなかった以外は、実施例１と同様の方法で、ガラス積層体Ｃを得た。得られたガラス積層体Ｃにおいては、支持基材とガラス基板は、シリコーン樹脂層と気泡を発生することなく密着しており、歪み状欠点もなかった。また、ガラス積層体Ｃにおいて、シリコーン樹脂層と支持基材の層との界面の剥離強度は、ガラス基板とシリコーン樹脂層との界面の剥離強度よりも大きかった。また、上記実施例１と同様に測定した結果、ガラス積層体ＣのＳＯＲＩは、８０μｍとなっていた。
ガラス積層体Ａの代わりにガラス積層体Ｃを用いて、実施例１と同様の手順に従って電子デバイスの製造を行ったところ、実施例１と同様の製造歩留りの低下はなかった。

＜実施例４＞
周縁領域の幅Ｗが全領域において０．７ｍｍであった以外は、実施例１と同様の方法で、ガラス積層体Ｄを得た。得られたガラス積層体Ｄにおいては、支持基材とガラス基板は、シリコーン樹脂層と気泡を発生することなく密着しており、歪み状欠点もなかった。また、ガラス積層体Ｄにおいて、シリコーン樹脂層と支持基材の層との界面の剥離強度は、ガラス基板とシリコーン樹脂層との界面の剥離強度よりも大きかった。また、上記実施例１と同様に測定した結果、ガラス積層体ＤのＳＯＲＩは、７０μｍとなっていた。
ガラス積層体Ａの代わりにガラス積層体Ｄを用いて、実施例１と同様の手順に従って電子デバイスの製造を行ったところ、実施例１と同様の製造歩留りの低下はなかった。また、ガラス積層体Ｄの端部からガラス積層体Ｄ内部へのプロセス液の浸入も確認されなかった。

＜実施例５＞
周縁領域の幅Ｗが全領域において０．１５ｍｍであった以外は、実施例１と同様の方法で、ガラス積層体Ｅを得た。得られたガラス積層体Ｅにおいては、支持基材とガラス基板は、シリコーン樹脂層と気泡を発生することなく密着しており、歪み状欠点もなかった。また、ガラス積層体Ｅにおいて、シリコーン樹脂層と支持基材の層との界面の剥離強度は、ガラス基板とシリコーン樹脂層との界面の剥離強度よりも大きかった。また、上記実施例１と同様に測定した結果、ガラス積層体ＥのＳＯＲＩは、７０μｍとなっていた。
ガラス積層体Ａの代わりにガラス積層体Ｅを用いて、実施例１と同様の手順に従って電子デバイスの製造を行ったところ、ガラス積層体Ｅの端部からガラス積層体Ｅ内部へのプロセス液の浸入による、一部界面の剥離が確認された。また、実施例１に比べ、電子デバイスの製造歩留りが０．５％低下した。

＜実施例６＞
周縁領域の幅Ｗが全領域において０．０８ｍｍであった以外は、実施例１と同様の方法で、ガラス積層体Ｆを得た。得られたガラス積層体Ｆにおいては、支持基材とガラス基板は、シリコーン樹脂層と気泡を発生することなく密着しており、歪み状欠点もなかった。また、ガラス積層体Ｆにおいて、シリコーン樹脂層と支持基材の層との界面の剥離強度は、ガラス基板とシリコーン樹脂層との界面の剥離強度よりも大きかった。また、上記実施例１と同様に測定した結果、ガラス積層体ＦのＳＯＲＩは、７０μｍとなっていた。
ガラス積層体Ａの代わりにガラス積層体Ｆを用いて、実施例１と同様の手順に従って電子デバイスの製造を行ったところ、ガラス積層体Ｆの端部からガラス積層体Ｆ内部へのプロセス液の浸入による、一部界面の剥離が確認された。また、実施例１に比べ、電子デバイスの製造歩留りが３％低下した。

＜比較例１＞
ガラス積層体Ａの代わりに、実施例３で用いたＳＯＲＩが１３５μｍであるガラス基板を用いて、実施例１と同様の手順に従って電子デバイスの製造を行ったところ、ガラス基板の吸着不良により、実施例１に比べ、電子デバイスの製造歩留りが１２％低下した。

＜比較例２＞
ガラス積層体Ａの代わりに、実施例１で製造した誘電体多層膜付きガラス基板（ＳＯＲＩ：１８５μｍ）を用いて、実施例１と同様の手順に従って電子デバイスの製造を行ったところ、誘電体多層膜付きガラス基板の吸着不良により、実施例１に比べ、電子デバイスの製造歩留りが１５％低下した。また、誘電体多層膜には、工程中に生じた傷が散見された。

＜実施例７＞
ガラス基板の代わりに、ＳＯＲＩが１８０μｍであるＰＥＴフィルム（東レ株式会社製、ルミラーＴ６０、厚さ２５μｍ）を使用し、誘電体多層膜を形成しなかった以外は、実施例１と同様の方法で、積層体Ｇを得た。得られた積層体Ｇにおいては、支持基材とＰＥＴフィルムは、シリコーン樹脂層と気泡を発生することなく密着しており、歪み状欠点もなかった。また、積層体Ｇにおいて、シリコーン樹脂層と支持基材の層との界面の剥離強度は、ＰＥＴフィルムとシリコーン樹脂層との界面の剥離強度よりも大きかった。また、上記実施例１と同様に測定した結果、積層体ＧのＳＯＲＩは、１０５μｍとなっていた。
なお、ガラス積層体Ａと同程度のＳＯＲＩを示す積層体Ｇを用いることにより、ガラス積層体Ａと同様に、電子デバイスを歩留まりよく製造できる。

積層体Ｇをスピンコーターに真空吸着したところ、問題なく吸着できた。
なお、５枚の積層体Ｇを純水シャワー機構の付いた洗浄機で水洗したところ、全枚数でフィルム剥がれが発生した。
積層体Ｇに対して、以下の剥離試験を行い、ＰＥＴフィルムの剥離強度（Ｎ／２５ｍｍ）を測定した。その際の剥離強度は、０．４６Ｎ/２５ｍｍであった。

（剥離強度の測定方法）
剥離強度の測定方法は、幅２５ｍｍ・長さ７０ｍｍの積層体Ｇを用意し、オートグラフＡＧ−２０／５０ｋＮＸＤｐｌｕｓ（島津製作所）を用いて、ＰＥＴフィルムの剥離を行った。
この際、ＰＥＴフィルムとシリコーン樹脂層の界面に厚さ０．１ｍｍのステンレス製刃物を挿入させて剥離の切欠部を形成した後、ＰＥＴフィルムを完全に固定し、支持基材を引き上げることで剥離強度の測定を行った。なお、剥離速度は、３０ｍｍ／ｍｉｎであった。荷重を検知した地点を０とし、その位置から１．５ｍｍ引き上げた位置での剥離強度を測定値とした。

＜実施例８＞
ガラス基板の代わりに、ＳＯＲＩが２１０μｍであるシリカ蒸着膜付ＰＥＴフィルム（三菱樹脂製、テックバリアＬ ＰＥＴ、厚さ１２μｍ）を使用し、シリカ蒸着面を支持基板側に向けて積層した以外は、実施例７と同様の方法で、積層体Ｈを得た。得られた積層体Ｈにおいては、支持基材とシリカ蒸着膜付ＰＥＴフィルムは、シリコーン樹脂層と気泡を発生することなく密着しており、歪み状欠点もなかった。また、積層体Ｈにおいて、シリコーン樹脂層と支持基材の層との界面の剥離強度は、シリカ蒸着膜付ＰＥＴフィルムとシリコーン樹脂層との界面の剥離強度よりも大きかった。また、上記実施例１と同様に測定した結果、積層体ＨのＳＯＲＩは、１０５μｍとなっていた。
なお、ガラス積層体Ａと同程度のＳＯＲＩを示す積層体Ｈを用いることにより、ガラス積層体Ａと同様に、電子デバイスを歩留まりよく製造できる。

積層体Ｈをスピンコーターに真空吸着したところ、問題なく吸着できた。
なお、５枚の積層体Ｈを純水シャワー機構の付いた洗浄機で水洗したところ、２枚の積層体でフィルム剥がれが発生した。
積層体Ｈに対して、上述した（剥離強度の測定方法）の剥離試験を行い、シリカ蒸着膜付ＰＥＴフィルムの剥離強度（Ｎ／２５ｍｍ）を測定した。その際の剥離強度は、１．７５Ｎ/２５ｍｍであった。

＜実施例９＞
ガラス基板の代わりに、ＳＯＲＩが２１０μｍであるシリカ蒸着膜付ＰＥＴフィルム（三菱樹脂製、テックバリアＬ ＰＥＴ、厚さ１２μｍ）を使用し、シリカ蒸着膜付ＰＥＴフィルムを積層直前にシリカ蒸着膜にコロナ処理を行った後、シリカ蒸着面を支持基板側に向けて積層した以外は、実施例７と同様の方法で、積層体Ｉを得た。得られた積層体Ｉにおいては、支持基材とシリカ蒸着膜付ＰＥＴフィルムは、シリコーン樹脂層と気泡を発生することなく密着しており、歪み状欠点もなかった。また、積層体Ｉにおいて、シリコーン樹脂層と支持基材の層との界面の剥離強度は、シリカ蒸着膜付ＰＥＴフィルムとシリコーン樹脂層との界面の剥離強度よりも大きかった。また、上記実施例１と同様に測定した結果、積層体ＩのＳＯＲＩは、１０５μｍとなっていた。
なお、ガラス積層体Ａと同程度のＳＯＲＩを示す積層体Ｉを用いることにより、ガラス積層体Ａと同様に、電子デバイスを歩留まりよく製造できる。

積層体Ｉをスピンコーターに真空吸着したところ、問題なく吸着できた。
なお、５枚の積層体Ｉを純水シャワー機構の付いた洗浄機で水洗したところ、全ての積層体でフィルム剥がれは発生しなかった。
積層体Ｉに対して、上述した（剥離強度の測定方法）の剥離試験を行い、シリカ蒸着膜付ＰＥＴフィルムの剥離強度（Ｎ／２５ｍｍ）を測定した。その際の剥離強度は、４．１７Ｎ/２５ｍｍであった。

＜実施例１０＞
ガラス基板の代わりに、ＳＯＲＩが１９０μｍであるシリコーン膜付ＰＥＴフィルム（藤森工業社製、型番：５０Ｅ−００１０−ＣＨＫ、厚さ５０μｍ）を使用し、シリコーン膜付ＰＥＴフィルムを積層直前にシリコーン膜にコロナ処理を行った後、シリコーン膜面を支持基板側に向けて積層した以外は、実施例７と同様の方法で、積層体Ｊを得た。得られた積層体Ｊにおいては、支持基材とシリコーン膜付ＰＥＴフィルムは、シリコーン樹脂層と気泡を発生することなく密着しており、歪み状欠点もなかった。また、積層体Ｊにおいて、シリコーン樹脂層と支持基材の層との界面の剥離強度は、シリコーン膜付ＰＥＴフィルムとシリコーン樹脂層との界面の剥離強度よりも大きかった。また、上記実施例１と同様に測定した結果、積層体ＪのＳＯＲＩは、１００μｍとなっていた。
なお、ガラス積層体Ａと同程度のＳＯＲＩを示す積層体Ｊを用いることにより、ガラス積層体Ａと同様に、電子デバイスを歩留まりよく製造できる。

積層体Ｊをスピンコーターに真空吸着したところ、問題なく吸着できた。
５枚の積層体Ｊを純水シャワー機構の付いた洗浄機で水洗したところ、全ての積層体でフィルム剥がれは発生しなかった。
積層体Ｊに対して、上述した（剥離強度の測定方法）の剥離試験を行い、シリコーン膜付ＰＥＴフィルムの剥離強度（Ｎ／２５ｍｍ）を測定した。その際の剥離強度は、４．２５Ｎ/２５ｍｍであった。

＜実施例１１＞
ガラス基板の代わりに、ＳＯＲＩが１９０μｍであるアクリル粘着剤付ＰＥＴフィルムを使用し、アクリル粘着剤付ＰＥＴフィルムの積層直前にアクリル粘着剤にコロナ処理を行った後、アクリル粘着剤面を支持基板側に向けて積層した以外は、実施例７と同様の方法で、積層体Ｋを得た。得られた積層体Ｋにおいては、支持基材とアクリル粘着剤付ＰＥＴフィルムは、シリコーン樹脂層と気泡を発生することなく密着しており、歪み状欠点もなかった。また、積層体Ｋにおいて、シリコーン樹脂層と支持基材の層との界面の剥離強度は、アクリル粘着剤付ＰＥＴフィルムとシリコーン樹脂層との界面の剥離強度よりも大きかった。また、上記実施例１と同様に測定した結果、積層体ＫのＳＯＲＩは、１００μｍとなっていた。
なお、ガラス積層体Ａと同程度のＳＯＲＩを示す積層体Ｋを用いることにより、ガラス積層体Ａと同様に、電子デバイスを歩留まりよく製造できる。

積層体Ｋをスピンコーターに真空吸着したところ、問題なく吸着できた。
５枚の積層体Ｋを純水シャワー機構の付いた洗浄機で水洗したところ、４枚の積層体でフィルム剥がれが発生した。
積層体Ｋに対して、上述した（剥離強度の測定方法）の剥離試験を行い、アクリル粘着剤付ＰＥＴフィルムの剥離強度（Ｎ／２５ｍｍ）を測定した。その際の剥離強度は、１．０９Ｎ/２５ｍｍであった。

本発明を特定の態様を参照して詳細に説明したが、本発明の精神と範囲を離れることなく様々な変更および修正が可能であることは、当業者にとって明らかである。なお、本出願は、２０１６年８月１８日付けで出願された日本特許出願（特願２０１６−１６０８０２）に基づいており、その全体が引用により援用される。また、ここに引用されるすべての参照は全体として取り込まれる。

１０，１００ ガラス積層体
１２ 支持基材
１４ 密着層
１６ 誘電体多層膜付き基板
１８，１８Ａ，２８ ガラス基板
２０，２０Ａ 誘電体多層膜
２２ 密着層付き支持基材
２４ 電子デバイス用部材
３０ 電子デバイス用部材付き積層体
３２ 電子デバイス

Claims (10)

1. 支持基材と、密着層と、基板と、をこの順で備え、
   前記基板が、前記密着層上に剥離可能に密着して配置されており、
   前記密着層上に配置される前の前記基板のＳＯＲＩが１３０μｍ以上である、積層体。
2. 前記密着層と接する側の前記基板の表面は、Ｓｉ原子を含む膜で被覆されている、請求項１に記載の積層体。
3. 前記Ｓｉ原子を含む膜は、酸化珪素の蒸着膜、酸化珪素のスパッタ膜、またはシリコーン樹脂膜である、請求項２に記載の積層体。
4. 前記密着層は、シリコーン樹脂を含む層である、請求項１〜３のいずれか１項に記載の積層体。
5. 前記基板の主面の面積が３００ｃｍ^２以上である、請求項１〜４のいずれか１項に記載の積層体。
6. ＳＯＲＩが２０〜１２０μｍである、請求項１〜５のいずれか１項に記載の積層体。
7. 前記基板がガラス基板である、請求項１〜６のいずれか１項に記載の積層体。
8. 請求項１に記載の積層体の前記基板の、前記密着層とは反対側の表面上に電子デバイス用部材を形成し、電子デバイス用部材付き積層体を得る部材形成工程と、
   前記電子デバイス用部材付き積層体から前記支持基材および前記密着層を除去し、前記基板と前記電子デバイス用部材とを有する電子デバイスを得る分離工程と、を備える電子デバイスの製造方法。
9. 前記基板がガラス基板である、請求項８に記載の電子デバイスの製造方法。
10. 請求項２に記載の積層体の製造方法であって、
    前記基板に被覆されたＳｉ原子を含む膜に対して、コロナ処理、大気圧プラズマ処理、および、ＵＶオゾン処理からなる群から選択される少なくとも１の表面処理を施す工程と、
    支持基材および前記支持基材上に配置された密着層を有する密着層付き支持基材と、前記表面処理が施されたＳｉ原子を含む膜で被覆された基板とを積層する工程と、を有する積層体の製造方法。

Images