JP2020532094A - セラミックから作製されたキャリア層にビアを製造するための方法、及びビアを有するキャリア層 - Google Patents

セラミックから作製されたキャリア層にビアを製造するための方法、及びビアを有するキャリア層 Download PDF

Info

Publication number
JP2020532094A
JP2020532094A JP2019569388A JP2019569388A JP2020532094A JP 2020532094 A JP2020532094 A JP 2020532094A JP 2019569388 A JP2019569388 A JP 2019569388A JP 2019569388 A JP2019569388 A JP 2019569388A JP 2020532094 A JP2020532094 A JP 2020532094A
Authority
JP
Japan
Prior art keywords
paste
carrier layer
passage recess
recess
passage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019569388A
Other languages
English (en)
Inventor
シュミット，カールステン
ブリッティン，シュテファン
マイヤー，アンドレアス
ヘルマン，ライナー
レーガー，マルチン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rogers Germany GmbH
Original Assignee
Rogers Germany GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rogers Germany GmbH filed Critical Rogers Germany GmbH
Publication of JP2020532094A publication Critical patent/JP2020532094A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0272—Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/086—Using an inert gas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/128—Molten metals, e.g. casting thereof, or melting by heating and excluding molten solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291—Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Geometry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本発明は、セラミックから作製されたキャリア層（１）にビア（３）を形成するための方法であって：−前記キャリア層（１）を提供するステップ、−前記キャリア層（１）に通路凹部（２）を実現するステップ、−前記通路凹部（２）に、少なくとも部分的にペースト（３）を充填するステップ、ならびに−メタライゼーション（５）を前記キャリア層（１）に結合するために結合プロセス、特に活性はんだ付けプロセスまたはＤＢＣプロセスを実施するステップを含み、前記結合プロセスが実施されるとき、前記通路凹部（２）に前記ペースト（３）から前記ビア（３’）が実現される、方法を提案する。【選択図】図１ｄ

Description

本発明は、セラミックから作製されたキャリア層にビアを製造するための方法、及びビアを有するキャリア層に関する。
そのようなキャリア基材は、例えばプリント回路基板または回路基板として知られている。通常、キャリア基材の上面にメタライゼーションが配置され、このメタライゼーションは、導体通路を形成するために後で使用することができる。特別な用途では、個々の電気部品及び導体トラックの電気絶縁のために高い電気絶縁強度を有する絶縁層を有するキャリア層、例えばセラミックから作製されたキャリア層が特に有利であることが確かめられている。
電気または電子部品のできるだけコンパクトな配置を可能にし、寄生誘導効果を低減または抑制するために、キャリアの上面だけでなく、キャリアの上面と反対側のキャリアの下面にも追加のメタライゼーションを接続し、互いに反対側のメタライゼーションを、例えばキャリア層を貫通するビアによって導電接続することが好適である。独国特許出願公開第１９７５３１４９号明細書または独国特許発明第１９９４５７９４号明細書から、いくつかの例が知られている。
特開平０６−１３７２６号公報から、ビアを有するセラミック基材が知られている。ビアは、メタライゼーションが上側に接続されるときに実現される。このために、銀及び銅を含有するペーストが、対応する孔に挿入される。
欧州特許出願公開第１４７８２１６号明細書は、銅箔が付着される前にペーストが通路孔内に導入されて硬化される方法を述べている。
欧州特許出願公開第１４７８２１６号明細書
本発明の目的は、これらのビアを簡単に製造して制御することができる、先行技術から知られている方法と比較して改良された方法を提供することである。
この目的は、請求項１に記載のセラミックキャリア層にビアを製造するための方法、及び請求項１５に記載のキャリア層によって解決される。従属クレームならびに本明細書及び添付図面から、本発明のさらなる利点と特徴が明らかになる。
本発明によれば、セラミックから作製されたキャリア層にビアを形成するための方法であって：
−キャリア層を提供するステップ、
−キャリア層に通路凹部を実現するステップ、
−通路凹部に、少なくとも部分的にペーストを充填するステップ、ならびに
−メタライゼーションをキャリア層に結合するために結合プロセス、特に活性はんだ付けプロセスまたはＤＢＣプロセスを実施するステップを含み、
結合プロセスが実施されるとき、通路凹部にペーストからビアが実現される、方法が提供される。
先行技術の方法とは対照的に、ビアは、有利には、メタライゼーションをキャリア層に結合させるための活性はんだ付けプロセス中に製造される。ビアを同時に形成することにより、通常であれば必要な、ビアを形成する追加の作業ステップを省くことができる。特に、活性はんだ付けプロセスにおいて、活性はんだ付けプロセスで使用される温度を、ビアを形成するためにも使用することができることが利用される。特に、ペーストが活性はんだ材を含むことが意図されている。このはんだ材は、キャリア層とメタライゼーションとの結合を形成するために使用されるのと同じ活性はんだ材であり得、または特にＡｇＣｕをベースとするガラス充填ろう付け合金など別のはんだ材であり得る。メタライゼーションがＤＣＢプロセスによって接続される場合、好ましくは、ＤＢＣプロセスにおいて提供される温度よりも低い融解範囲を有するペーストが使用される。
特に、キャリア層が、Ａｌ２Ｏ３、Ｓｉ３Ｎ４、ＡｌＮ、またはＨＰＳＸセラミック（すなわち、ｘパーセントのＺｒＯ２を含有するＡｌ２Ｏ３マトリックスを有するセラミック、例えば、９％のＺｒＯ２を含有するＡｌ２Ｏ３＝ＨＰＳ９、または２５％のＺｒＯ２を含有するＡｌ２Ｏ３＝ＨＰＳ２５）を含むことが企図されている。好ましくは、キャリア層は、メタライゼーションを付着することができるキャリア上側及びキャリア下側を有する。キャリア上側とキャリア下側との距離、すなわちキャリア層の厚さは、例えば、３０μｍ〜３ｍｍの値を有する。メタライゼーションは、例えば、銅、銅合金、モリブデンＭｏ、タングステンＷ、複合材などから作製され、３０μｍ〜３ｍｍの厚さを有する。導電性トラックまたは接続領域の形成のために、キャリア層に付着されるメタライゼーションは、結合プロセスの前及び／または後に少なくとも部分的に構造化され、例えばエッチング除去されて、メタライゼーションの個々の領域を互いに電気的に絶縁する。
好ましくは、通路凹部は、既に焼結されているセラミックの場合には機械的及び／または光学的に、例えばレーザ光線によってキャリア層に挿入される通路孔である。
「ＤＢＣプロセス」（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄ Ｔｅｃｈｎｏｌｏｇｙ）は、例えば、金属と反応性ガス、好ましくは酸素との化合物を含む層またはコーティング（融解層）を表面側に有する金属もしくは銅シート、または金属もしくは銅箔を使用して、メタライゼーションまたは金属シート（例えば銅シートまたは銅箔）を互いに及び／またはセラミックまたはセラミック層と接合するために使用されるプロセスである。例えば、米国特許第３７４４１２０号明細書または独国特許発明第２３１９８５４号明細書に記載されているこのプロセスでは、この層またはコーティング（融解層）が、金属（例えば銅）の融解温度未満の融解温度を有する共晶物を形成し、その結果、セラミックに箔を付着してすべての層を加熱することによって、すなわち、本質的に融解層または酸化層の領域のみで金属または銅を融解することによって、これらを互いに結合させることができる。
特に、ここで、ＤＢＣプロセスは、例えば以下のプロセスステップを含む：
−銅箔を酸化して、均一な酸化銅層を形成し；
−銅箔をセラミック層上に配置し；
−複合物を、約１０６５℃〜１０８３℃のプロセス温度、例えば約１０７１℃に加熱し；
−室温まで冷却する。
例えば、メタライゼーションまたは金属箔、特に銅層または銅箔をセラミック材料に接合するための活性ろう付けプロセスは、特に、金属−セラミック基材の製造にも使用されるプロセスであると理解される。金属箔、例えば銅箔と、セラミック基材、例えば窒化アルミニウムセラミックとの接続は、例えば銅、銀、及び／または金などの主成分に加えて活性金属も含有するろう付け合金を使用して、約６５０〜１０００℃の温度で製造される。例えば、Ｈｆ、Ｔｉ、Ｚｒ、Ｎｂ、Ｃｅの群からの少なくとも１つの元素であるこの活性金属は、化学反応により、はんだとセラミックとの結合を形成するが、はんだと金属との結合は金属ろう付け結合である。
本発明のさらなる実施形態によれば、本方法によって、ビアの特定の電気抵抗が設定されることが企図される。例えば、電気抵抗は、通路凹部のサイズ、及び／または貫通孔の充填レベルによって設定される。これにより、目標電気抵抗を有利に実現することが可能になる。特に、通路凹部のサイズ及び／または充填レベルの選択は、一方ではキャリア層のそれぞれの膨張係数に適合させることができ、他方では通路凹部を形成するコーティングまたは充填に適合させることができ、完成したキャリア層で熱機械的応力が生じる可能性を低減する。
本発明のさらなる実施形態では、接続プロセスの１つまたは複数のプロセスパラメータを設定することによって、ビアの電気抵抗が設定されることが企図される。これにより、ビアの電気抵抗を、有利にかつ大きな追加の労力なしで調整することが可能になる。例えば、結合プロセス中のペーストの硬化により、通路凹部の電気的に有効な充填度、または通路凹部内の充填金属の壁厚が変化する。好ましくは、ガラスはんだまたはセラミック粉末を含有するまたは充填されたペーストがこの目的で使用され、ガラスはんだまたはセラミック粉末は、結合プロセスにおいて非導電性材料のマトリックスとなる。
通路凹部の内側が、ペーストで被覆されていることが好都合であり、通路凹部が、少なくとも部分的に、好ましくは完全に充填されることが好ましい。通路凹部の内側を被覆またはコーティングすることによって、有利には、本方法に従ってペーストが通路凹部を形成する領域にペーストが付着される。ペーストが通路凹部の内側の一部のみを被覆することが考えられる。キャリアの上面とキャリアの下面との導電接続を後で提供できるように、ペーストは、キャリアの上面からキャリアの下面まで連続的に延在する。好ましくは、通路凹部には、ペーストが縁部に部分的に充填されるか、または完全に充填される。これにより、ビアができるだけ安定であることが保証される。さらに、ペーストの完全な充填は、ビアを形成するために金属ブロックが通路凹部に挿入されるプロセスよりも簡単である。また、貫通孔の充填度は、接続方法により、特に接続方法の選択されたパラメータにより、完成した状態では、通路凹部の充填中または充填直後の充填度と比較して減少されることも考えられる。特に、結合プロセス中、ビア内で囲まれた空洞が形成されることが考えられる。結合プロセス後、充填度が、２０％〜１００％、好ましくは４０％〜１００％、特に好ましくは６０％〜１００％の値を有することが特に好ましい。充填度とは、特に、材料を充填された体積分率と充填されていない通路凹部の全体積との比として当業者に理解される。充填されていない通路凹部は、キャリア層によって制限され、キャリアの上面及び／または下面と面一になる。
本発明のさらなる実施形態によれば、通路凹部は、コーティング厚を有する通路凹部の内側のコーティングとして構成され、結合プロセスを決定するパラメータが、特定のコーティング厚が実現されるように設定されることが企図される。通路凹部の内側に付着されるペーストの量を一定とすると、例えば、通路凹部の空洞の形成に、受け取り側のプロセス圧力が重要である。ビアの完全な充填のためには、１ミリバール未満、好ましくは１０−２ミリバール未満、特に好ましくは１０−４ミリバール未満の範囲で、できるだけ低い圧力が必要である。しかし、ペーストを完全には充填されていない通路凹部によって空洞を実現するためには、プロセス圧力に加えて、融解したペースト成分がメタライゼーションに拡散するのを防ぐために、６０分未満、好ましくは３０分未満、特に好ましくは１０分未満の融解範囲での、プロセスに準拠した結合プロセスのペースト成分の最小滞留時間が必要とされる。はんだ（活性はんだ、またはＣｕＯ）が比較的長い期間にわたって融解状態に留まる場合、特に１０分を超えて融解状態に留まる場合、融点を下げる添加剤が、時間と共にメタライゼーションに拡散し、したがって通路凹部を形成する金属体積を減少させる。ビアの電気抵抗は、有利には、コーティング厚によって調整される。特に、通路凹部の内側によって画定される直径に対するコーティング厚の比が、０．０５〜０．５、好ましくは０．１〜０．４５、特に好ましくは０．１５〜０．３５の値を有すると考えられる。
本発明のさらなる実施形態では、追加の材料、特に融解温度を下げる追加の材料を有するペーストが使用されることが企図される。これにより、有利には、結合プロセスで生じる温度でペーストが融解し、その後、硬化して通路凹部を形成することが保証される。活性はんだ付けプロセスで使用される活性はんだは、好ましくは銀と銅の共晶混合物をベースにしており、その融解温度は本質的に７８０℃であり、７２重量％（Ａｇ）：２８重量％（Ｃｕ）の組成を有する。好ましくは、Ｔｉ、Ｚｒ、及び／またはＨｆなどの活性金属が、活性はんだに添加される。
添加材が、好ましくは０．１〜２０重量％の濃度、好ましくは０．２５〜１５重量％の濃度、より好ましくは０．５〜１０重量％の濃度のインジウム、スズ、及び／またはガリウムを含むことが企図される。これらの濃度を調整することによって、活性はんだの流れ特性に有利に影響を与えることができる。０．５〜１０重量％の濃度間隔が、通路凹部を形成するときまたは通路凹部を充填するときに流動挙動に関して有利であることが分かった。添加材の含有量は、好ましくは、貫通孔の所望の充填レベルに適合される。
本発明のさらなる実施形態では、ペーストが、印刷プロセス、特に３Ｄ印刷プロセス、ならびに／またはスクリーン印刷プロセス及び／もしくはステンシル印刷によって付着されることが企図される。充填中、特にスクリーン印刷によって充填するとき、閉止層が設けられることが考えられ、この閉止層は、開口部を片側に制限し、充填中にペーストが流出するのを防ぐ。好ましくは、通路凹部は、多孔質材料、または非多孔質材料から作製される。多孔質材料を使用すると、通路凹部内にペーストを引き込むために真空をかけることが可能になる。ビアとメタライゼーションとの接続を容易にするために、閉止層がキャリアの上側及び／または下側から離間され得ることも考えられる。
本発明のさらなる実施形態によれば、通路凹部が、０．０１ｍｍ〜５ｍｍ、好ましくは０．０３ｍｍ〜２．５ｍｍ、より好ましくは０．０５ｍｍ〜２ｍｍの直径を有することが企図される。特に、０．０５ｍｍ〜２．５ｍｍの直径を有する通路凹部では、電気抵抗、導電性、及び熱衝撃抵抗に関してキャリア層に課される要件が保証される。
特に、通路凹部には、部分的に、特に部分的にのみペーストが充填され、通路凹部は、好ましくは、結合プロセス前に２０％〜９０％、好ましくは４０％〜８０％、特に６０％〜７５％充填されることが企図される。驚くべきことに、製造されたビアによってプロセス的に安全な導電接続を実現するのに、通路凹部の部分的な充填で十分であることが判明した。好ましくは、通路凹部は、スクリーン印刷プロセス及び／または３Ｄ印刷プロセスによって部分的にのみ充填される。部分的な充填の場合、通路凹部の内側が被覆されていることを保証することが好ましい。これにより、接続処置に応じてペーストによって導電接続を提供することができることが保証される。例えば、内側が特に被覆もしくはコーティングされる、またはわずかに液状のペーストが結合プロセス中に内側に付着される。例えば、そのために、キャリア層を傾けることができる。さらに、最初に通路凹部が完全に充填され、次いで、結合プロセス前に通路凹部からペーストの一部が除去されることも考えられる。
本発明のさらなる形態では、通路凹部が、結合プロセスに従って導電性材料で部分的に充填され、通路凹部が、好ましくは、結合プロセス前に、２０％〜８０％、好ましくは４０％〜７５％、特に好ましくは６０％〜７０％充填されていることが企図される。例えば、導電性材料は、金属、特に銅である。特に、結合プロセス中、充填レベルを低減することが企図される。言い換えると：通路凹部内に埋め込まれたペーストの一部が、結合プロセス中に気化する。また、充填レベルの特定の低減を見込むことができ、それによりビアの導電性が制限されるように、ペーストもしくはペーストの組成及び／または結合プロセスが設計されることも考えられる。
好ましくは、通路凹部が円錐形にされることが企図される。円錐形は、キャリア層から通路凹部へのペーストの流れをサポートし、例えば、通路凹部の傾斜度を使用して、結合プロセス中に充填を制御しながら調整することができる。
本発明のさらなる実施形態では、ペーストが、
−結合プロセス中、通路凹部の縁部に配置されたペーストがキャリア層から通路凹部に流入するように、キャリア層に配置及び／もしくは構成され、ならびに／または
−スクリーン印刷によって通路凹部に配置されることが企図される。例えば、ペーストが、結合プロセス中に接着効果によって通路凹部に到達する、または引き込まれるように、通路凹部が寸法を定められることが考えられる。また、キャリア層の動きにより、ペーストの流入をサポートする、またはペーストを流入させることができる。
好ましくは、ペーストの総量に対するペースト中の導電性材料の含有量が、０．２〜０．８、好ましくは０．３５〜０．７５、好ましくは０．４〜０．６の値を有することが企図される。これにより、有利には、狙い通りに導電率及び通路凹部の充填レベルに影響を及ぼすことが可能になる。
本発明の別の目的は、特に請求項のうちいずれか一項に記載の方法によって製造される、ビアを有するキャリア層であって：
−セラミック支持層、及び
−キャリア層に形成された通路凹部を備え、通路凹部には、電気伝導に寄与し得る金属が、少なくとも部分的に、好ましくは２０％〜１００％、好ましくは４０％〜１００％、より好ましくは６０％〜１００％充填されている、キャリア層である。本発明による方法について述べたすべての特徴及びそれらの利点は、本発明のキャリア層に同様に転用することができ、その逆も可能である。
さらなる利点及び詳細は、添付図面を参照する本発明の目的の好ましい実施形態の以下の説明から明らかになる。個々の実施形態の個々の特徴は、本発明の意味の範囲内で互いに組み合わせることができる。
本発明の例示的実施形態による、セラミック材料から作製されるキャリア層にビアを製造するための方法を示す図である。 本発明の例示的実施形態による、セラミック材料から作製されるキャリア層にビアを製造するための方法を示す図である。 本発明の例示的実施形態による、セラミック材料から作製されるキャリア層にビアを製造するための方法を示す図である。 本発明の例示的実施形態による、セラミック材料から作製されるキャリア層にビアを製造するための方法を示す図である。 本発明の例示的実施形態による、ビアを有するキャリア層の平面図である。
図１ａ〜１ｄは、本発明の例示的実施形態に従って、セラミックから作製されたキャリア層１にビア３’を製造するための方法を示す。このキャリア層１は、好ましくは、特別な用途に有利であるセラミック含有キャリア層１であり、電気または電子部品のためのキャリアとして意図されている。個々の電気または電子部品の導電接続のために、特に、キャリア上面１１に導体トラックを形成するためのメタライゼーションが施される。寄生誘導効果の低減、及びキャリア層１の最適な使用のために、キャリア上面１１のメタライゼーションに加えて、キャリア上面１１とは反対側のキャリア下面１２にもメタライゼーションを配置することが有利である。それらのメタライゼーション、すなわちキャリア上面１１のメタライゼーション５とキャリア下面１２のメタライゼーションとの接続のために、好ましくはビア３’が設けられる。ビア３’を形成するために、図１ｂに示されるように、セラミックを含むキャリア層１内に通路凹部２、特に通路凹部が最初に挿入されることが好ましい。通路凹部は、Ｄ２の直径を有する。次いで、ペースト３が、通路凹部２に挿入される（図１ｃ参照）。ペースト３は、好ましくは、活性はんだ材及び／または銅を含むペーストである。ペースト３は、通路凹部２の内側９を少なくとも部分的に、好ましくは完全に被覆することが好ましい。
さらに、活性はんだ４を使用した活性はんだ付けプロセスによって、キャリア上面１１及びキャリア下面１２にメタライゼーションが付着されることが企図される。結合プロセスの枠組み内での活性はんだ付けプロセスによって、通路凹部２にペースト３からビア３’が形成されることが企図される。これにより、ビア３’を、メタライゼーションまたはメタライゼーション５の結合プロセスと共に１つの方法ステップで実現することが可能になる。好ましくは、ビア３’は、通路凹部の内側９に施されたコーティング厚Ｄ１を有するコーティングによって形成されることが企図される。特に、完成した状態で、内側９に施されたコーティング、及びコーティングなしのコア領域７が、通路凹部２内に配置される。好ましくは、施されたコーティングと、コーティングなしのコア領域７との体積比を使用して、狙い通りにビア３’の導電率を調整することができる。さらに、好ましくは、メタライゼーション５が、コーティングなしのコア領域７にわたって延在し、特に、コーティングなしのコア領域を完全に覆って延在することが企図される。
図２は、本発明の例示的実施形態による、キャリア層１の平面図、またはビア３’を有するキャリア層１を通る断面図を示す。この平面図は、通路凹部２の内側９に配置されたコーティングを示し、このコーティングは、コーティングなしのコア領域７を包むまたは取り囲む。コーティングなしのコア領域７は、通路開口部２の内側半径に対するコーティングなしのコア領域７の半径の比が０．２〜０．９、好ましくは０．４〜０．８、特に好ましくは０．５〜０．７の値となるような半径を有することが好ましい。
１ キャリア層
２ 通路凹部
３ ペースト
３’ ビア
４ 活性はんだ
５ メタライゼーション
７ コア領域
９ 内側
１１ キャリア上面
１２ キャリア下面
Ｄ１ コーティング厚
Ｄ２ 直径

Claims (15)

  1. セラミックから作製されたキャリア層（１）にビア（３）を形成するための方法であって：
    −前記キャリア層（１）を提供するステップ、
    −前記キャリア層（１）に通路凹部（２）を実現するステップ、
    −前記通路凹部（２）に、少なくとも部分的にペースト（３）を充填するステップ、及び
    −メタライゼーション（５）を前記キャリア層（１）に結合するために結合プロセス、特に活性はんだ付けプロセスまたはＤＢＣプロセスを実施するステップを含み、
    前記結合プロセスが実施されるとき、前記通路凹部（２）に前記ペースト（３）から前記ビア（３’）が実現される、方法。
  2. 前記ビア（３’）の特定の電気抵抗が前記方法によって設定される、請求項１に記載の方法。
  3. 前記ビア（３’）の電気抵抗が、前記結合プロセスの１つまたは複数のプロセスパラメータを設定することによって設定される、請求項１または２に記載の方法。
  4. 前記通路凹部（２）の内側（９）がペースト（３）で覆われ、好ましくは、前記通路凹部（２）が、少なくとも部分的に、好ましくは完全に充填されている、請求項１〜３のうちいずれか一項に記載の方法。
  5. 前記ビア（３’）が、コーティング厚（Ｄ１）を有する前記通路凹部（２）の前記内側（９）のコーティングとして形成され、前記結合プロセスが、特定のコーティング厚が得られるように構成されている、請求項１〜４のうちいずれか一項に記載の方法。
  6. 添加材、特に前記ペーストの融解温度を下げる添加材を有するペースト（３）が使用される、請求項１〜５のうちいずれか一項に記載の方法。
  7. 前記添加材が、好ましくは０．１〜２０重量％の濃度、より好ましくは０．２５〜１５重量％の濃度、最も好ましくは０．５〜１０重量％の濃度で、インジウム、スズ、及び／またはガリウムを含む、請求項６に記載の方法。
  8. 前記ペースト（３）の金属成分が、印刷プロセス、特に３Ｄ印刷プロセス、ならびに／またはスクリーン印刷プロセス及び／もしくはステンシル印刷プロセスによって付着される、請求項１〜７のうちいずれか一項に記載の方法。
  9. 前記通路凹部（２）が、０．０１ｍｍ〜５ｍｍ、好ましくは０．０３ｍｍ〜２．５ｍｍ、より好ましくは０．０５ｍｍ〜２ｍｍの直径（Ｄ２）または同等の断面領域を有する、請求項１〜８のうちいずれか一項に記載の方法。
  10. 前記通路凹部（２）が、前記ペースト（３）で部分的に充填され、前記通路凹部が、好ましくは前記結合プロセス前に２０％〜９０％、より好ましくは４０％〜８０％、最も好ましくは６０％〜７５％充填されている、請求項１〜９のうちいずれか一項に記載の方法。
  11. 前記通路凹部（２）が、前記結合プロセス後に導電性材料で部分的に充填され、前記通路凹部（２）が、好ましくは前記結合プロセス前に２０％〜８０％、好ましくは４０％〜７５％、特に好ましくは６０％〜７０％充填されている、請求項１〜１０のうちいずれか一項に記載の方法。
  12. 前記通路凹部（２）が円錐形にされている、請求項１〜１１のうちいずれか一項に記載の方法。
  13. 前記ペースト（３）が、
    −前記結合プロセス中、前記通路凹部（２）の縁部に配置されたペーストが前記キャリア層（１）から前記通路凹部（２）に流入するように、前記キャリア層（１）に配置及び／もしくは構成され、ならびに／または
    −スクリーン印刷によって前記通路凹部（１）に配置される、
    請求項１〜１２のうちいずれか一項に記載の方法。
  14. 前記ペースト（３）の総量に対する前記ペースト（３）中の導電性材料の含有量が、０．２〜０．８、好ましくは０．３５〜０．７５、好ましくは０．４〜０．６の値を有する、請求項１〜１３のうちいずれか一項に記載の方法。
  15. 特に請求項１〜１４のうちいずれか一項に記載の方法によって製造された、ビア（３’）を有するキャリア層（１）であって、
    −セラミックスを含むキャリア層（１）、及び
    −前記キャリア層（１）に形成された通路凹部を備え、
    前記通路凹部（２）には、前記電気伝導に寄与し得る金属が、少なくとも部分的に、好ましくは２０％〜１００％、より好ましくは４０％〜１００％、最も好ましくは６０％〜１００％充填されている、キャリア層（１）。
JP2019569388A 2017-07-04 2018-07-04 セラミックから作製されたキャリア層にビアを製造するための方法、及びビアを有するキャリア層 Pending JP2020532094A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017114891.4A DE102017114891A1 (de) 2017-07-04 2017-07-04 Verfahren zur Herstellung einer Durchkontaktierung in einer aus einer Keramik gefertigten Trägerschicht und Trägerschicht mit Durchkontaktierung
DE102017114891.4 2017-07-04
PCT/EP2018/068022 WO2019008004A1 (de) 2017-07-04 2018-07-04 Verfahren zur herstellung einer durchkontaktierung in einer aus einer keramik gefertigten trägerschicht und trägerschicht mit durchkontaktierung

Publications (1)

Publication Number Publication Date
JP2020532094A true JP2020532094A (ja) 2020-11-05

Family

ID=62846188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019569388A Pending JP2020532094A (ja) 2017-07-04 2018-07-04 セラミックから作製されたキャリア層にビアを製造するための方法、及びビアを有するキャリア層

Country Status (8)

Country Link
US (1) US20230137460A1 (ja)
EP (1) EP3649834B1 (ja)
JP (1) JP2020532094A (ja)
KR (1) KR20200021934A (ja)
CN (1) CN110870394B (ja)
DE (2) DE102017114891A1 (ja)
HU (1) HUE056043T2 (ja)
WO (1) WO2019008004A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022104156A1 (de) * 2022-02-22 2023-08-24 Rogers Germany Gmbh Metall-Keramik-Substrat und Verfahren zur Herstellung eines Metall-Keramik-Substrats

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250855A (ja) * 1995-03-14 1996-09-27 Alps Electric Co Ltd 印刷マスク、スルーホール内面印刷方法、及び印刷基板
JP2001094223A (ja) * 1999-09-20 2001-04-06 Kyocera Corp セラミック回路基板

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3744120A (en) 1972-04-20 1973-07-10 Gen Electric Direct bonding of metals with a metal-gas eutectic
US3766634A (en) 1972-04-20 1973-10-23 Gen Electric Method of direct bonding metals to non-metallic substrates
JPH04331781A (ja) * 1990-11-29 1992-11-19 Nippon Carbide Ind Co Inc セラミックス複合体
DE4103294C2 (de) * 1991-02-04 2000-12-28 Altan Akyuerek Verfahren zum Herstellen von keramischen Leiterplatten mit Durchkontaktierungen
JPH0613726A (ja) * 1992-06-26 1994-01-21 Toshiba Corp セラミックス回路基板
US5774336A (en) * 1996-02-20 1998-06-30 Heat Technology, Inc. High-terminal conductivity circuit board
DE19753149C2 (de) 1997-11-12 1999-09-30 Curamik Electronics Gmbh Verfahren zum Herstellen eines Keramik-Metall-Substrates
DE19930190C2 (de) * 1999-06-30 2001-12-13 Infineon Technologies Ag Lötmittel zur Verwendung bei Diffusionslötprozessen
EP1137332B1 (en) * 1999-09-02 2006-11-22 Ibiden Co., Ltd. Printed wiring board and method of producing the same and capacitor to be contained in printed wiring board
DE19945794C2 (de) 1999-09-15 2002-12-19 Curamik Electronics Gmbh Verfahren zum Herstellen einer Metall-Keramik-Leiterplatte mit DurchKontaktierungen
US6607780B1 (en) * 2000-05-25 2003-08-19 International Business Machines Corporation Process of forming a ceramic structure using a support sheet
JP3830372B2 (ja) * 2001-10-30 2006-10-04 京セラ株式会社 セラミック回路基板
JP2003324167A (ja) * 2002-02-26 2003-11-14 Kyocera Corp セラミック回路基板
JP2004299970A (ja) * 2003-03-31 2004-10-28 Mitsuboshi Belting Ltd 銅メタライズ窒化アルミニウム基板及びその製造方法
EP1478216A1 (de) * 2003-05-14 2004-11-17 A.B. Mikroelektronik Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Trägerplatte für elektrische Schaltungen
US7202154B2 (en) * 2004-01-05 2007-04-10 International Business Machines Corporation Suspension for filling via holes in silicon and method for making the same
JP2006066752A (ja) * 2004-08-30 2006-03-09 Kyocera Corp セラミック回路基板
DE102006060634A1 (de) * 2006-12-21 2008-06-26 Robert Bosch Gmbh Verfahren zur Herstellung eines elektrischen Widerstands auf einem Substrat
US20090083977A1 (en) * 2007-09-28 2009-04-02 Andre Hanke Method for Filling Via Holes in Semiconductor Substrates
JP4917668B1 (ja) * 2010-12-29 2012-04-18 パナソニック株式会社 多層配線基板、多層配線基板の製造方法
JP6207517B2 (ja) * 2011-11-03 2017-10-04 セラムテック ゲゼルシャフト ミット ベシュレンクテル ハフツングＣｅｒａｍＴｅｃ ＧｍｂＨ 銅構造物を有するＡｌＮからなる回路板
US20150216051A1 (en) * 2011-12-21 2015-07-30 Lawrence Livermore National Security, Llc Method of fabricating electrical feedthroughs using extruded metal vias
JP2013153051A (ja) * 2012-01-25 2013-08-08 Tokuyama Corp メタライズドセラミックスビア基板及びその製造方法
US10086587B2 (en) * 2015-01-14 2018-10-02 GM Global Technology Operations LLC Sandwich structures including a polymeric/electrically non-conducting core for weldability
JP2017010981A (ja) * 2015-06-17 2017-01-12 日本特殊陶業株式会社 配線基板の製造方法
JP6713890B2 (ja) * 2015-09-19 2020-06-24 日本特殊陶業株式会社 配線基板およびその製造方法
JP2017168548A (ja) * 2016-03-15 2017-09-21 ソニー株式会社 ガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板
TWI698963B (zh) * 2016-06-03 2020-07-11 日商大日本印刷股份有限公司 貫通電極基板及其製造方法、以及安裝基板
EP3301082A1 (en) * 2016-09-30 2018-04-04 Infineon Technologies AG Method for producing a metal-ceramic substrate, and a metal-ceramic substrate
US20180254239A1 (en) * 2017-03-01 2018-09-06 Globalfoundries Inc. FORMING METAL CAP LAYER OVER THROUGH-GLASS-VIAS (TGVs)
US10211137B2 (en) * 2017-06-08 2019-02-19 Advanced Semiconductor Engineering, Inc. Semiconductor device package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250855A (ja) * 1995-03-14 1996-09-27 Alps Electric Co Ltd 印刷マスク、スルーホール内面印刷方法、及び印刷基板
JP2001094223A (ja) * 1999-09-20 2001-04-06 Kyocera Corp セラミック回路基板

Also Published As

Publication number Publication date
DE102017114891A1 (de) 2019-01-10
KR20200021934A (ko) 2020-03-02
WO2019008004A1 (de) 2019-01-10
EP3649834A1 (de) 2020-05-13
CN110870394A (zh) 2020-03-06
CN110870394B (zh) 2024-01-16
EP3649834B1 (de) 2021-07-14
DE202018006382U1 (de) 2020-03-18
US20230137460A1 (en) 2023-05-04
HUE056043T2 (hu) 2022-01-28

Similar Documents

Publication Publication Date Title
JP2006352080A (ja) 半導体装置の製造方法および半導体装置
US10759714B2 (en) Method for producing a metal-ceramic substrate
JP2020532094A (ja) セラミックから作製されたキャリア層にビアを製造するための方法、及びビアを有するキャリア層
US7361593B2 (en) Methods of forming vias in multilayer substrates
JP4646417B2 (ja) セラミック回路基板
JP4331830B2 (ja) セラミック回路基板
JP2002043478A (ja) セラミック回路基板
JPH03240289A (ja) 窒化アルミニウム基板の製造方法
JP2006066752A (ja) セラミック回路基板
JP2013115244A (ja) 電子部品搭載用基板および電子装置ならびに電子部品搭載用基板の製造方法
JP4721533B2 (ja) セラミック回路基板
JP3628088B2 (ja) 窒化アルミニウム多層配線基板およびその製造方法
JP2001210948A (ja) セラミック回路基板
JP4427467B2 (ja) 配線基板およびそれを用いた電気素子モジュール
JP4191860B2 (ja) セラミック回路基板
JP2001094223A (ja) セラミック回路基板
JP3906048B2 (ja) 水晶デバイス
JP2006196810A (ja) セラミック回路基板および電子部品モジュール
JP4721534B2 (ja) セラミック回路基板
TW201920050A (zh) 連接金屬或金屬混合箔與通孔之厚膜膠媒介陶瓷
JP3906060B2 (ja) 水晶デバイス
JP2016013942A (ja) 接合体及びその製造方法
JP2002057420A (ja) セラミック回路基板
JPH11111766A (ja) 配線基板およびその製造方法
JP4295409B2 (ja) セラミック回路基板の製造方法

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A529

Effective date: 20200205

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200420

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220408

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220628