JP2020532094A - セラミックから作製されたキャリア層にビアを製造するための方法、及びビアを有するキャリア層 - Google Patents
セラミックから作製されたキャリア層にビアを製造するための方法、及びビアを有するキャリア層 Download PDFInfo
- Publication number
- JP2020532094A JP2020532094A JP2019569388A JP2019569388A JP2020532094A JP 2020532094 A JP2020532094 A JP 2020532094A JP 2019569388 A JP2019569388 A JP 2019569388A JP 2019569388 A JP2019569388 A JP 2019569388A JP 2020532094 A JP2020532094 A JP 2020532094A
- Authority
- JP
- Japan
- Prior art keywords
- paste
- carrier layer
- passage recess
- recess
- passage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0263—Details about a collection of particles
- H05K2201/0272—Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0425—Solder powder or solder coated metal powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/08—Treatments involving gases
- H05K2203/086—Using an inert gas
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/12—Using specific substances
- H05K2203/128—Molten metals, e.g. casting thereof, or melting by heating and excluding molten solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
- H05K3/1291—Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Dispersion Chemistry (AREA)
- Geometry (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
−キャリア層を提供するステップ、
−キャリア層に通路凹部を実現するステップ、
−通路凹部に、少なくとも部分的にペーストを充填するステップ、ならびに
−メタライゼーションをキャリア層に結合するために結合プロセス、特に活性はんだ付けプロセスまたはDBCプロセスを実施するステップを含み、
結合プロセスが実施されるとき、通路凹部にペーストからビアが実現される、方法が提供される。
−銅箔を酸化して、均一な酸化銅層を形成し;
−銅箔をセラミック層上に配置し;
−複合物を、約1065℃〜1083℃のプロセス温度、例えば約1071℃に加熱し;
−室温まで冷却する。
−結合プロセス中、通路凹部の縁部に配置されたペーストがキャリア層から通路凹部に流入するように、キャリア層に配置及び/もしくは構成され、ならびに/または
−スクリーン印刷によって通路凹部に配置されることが企図される。例えば、ペーストが、結合プロセス中に接着効果によって通路凹部に到達する、または引き込まれるように、通路凹部が寸法を定められることが考えられる。また、キャリア層の動きにより、ペーストの流入をサポートする、またはペーストを流入させることができる。
−セラミック支持層、及び
−キャリア層に形成された通路凹部を備え、通路凹部には、電気伝導に寄与し得る金属が、少なくとも部分的に、好ましくは20%〜100%、好ましくは40%〜100%、より好ましくは60%〜100%充填されている、キャリア層である。本発明による方法について述べたすべての特徴及びそれらの利点は、本発明のキャリア層に同様に転用することができ、その逆も可能である。
2 通路凹部
3 ペースト
3’ ビア
4 活性はんだ
5 メタライゼーション
7 コア領域
9 内側
11 キャリア上面
12 キャリア下面
D1 コーティング厚
D2 直径
Claims (15)
- セラミックから作製されたキャリア層(1)にビア(3)を形成するための方法であって:
−前記キャリア層(1)を提供するステップ、
−前記キャリア層(1)に通路凹部(2)を実現するステップ、
−前記通路凹部(2)に、少なくとも部分的にペースト(3)を充填するステップ、及び
−メタライゼーション(5)を前記キャリア層(1)に結合するために結合プロセス、特に活性はんだ付けプロセスまたはDBCプロセスを実施するステップを含み、
前記結合プロセスが実施されるとき、前記通路凹部(2)に前記ペースト(3)から前記ビア(3’)が実現される、方法。 - 前記ビア(3’)の特定の電気抵抗が前記方法によって設定される、請求項1に記載の方法。
- 前記ビア(3’)の電気抵抗が、前記結合プロセスの1つまたは複数のプロセスパラメータを設定することによって設定される、請求項1または2に記載の方法。
- 前記通路凹部(2)の内側(9)がペースト(3)で覆われ、好ましくは、前記通路凹部(2)が、少なくとも部分的に、好ましくは完全に充填されている、請求項1〜3のうちいずれか一項に記載の方法。
- 前記ビア(3’)が、コーティング厚(D1)を有する前記通路凹部(2)の前記内側(9)のコーティングとして形成され、前記結合プロセスが、特定のコーティング厚が得られるように構成されている、請求項1〜4のうちいずれか一項に記載の方法。
- 添加材、特に前記ペーストの融解温度を下げる添加材を有するペースト(3)が使用される、請求項1〜5のうちいずれか一項に記載の方法。
- 前記添加材が、好ましくは0.1〜20重量%の濃度、より好ましくは0.25〜15重量%の濃度、最も好ましくは0.5〜10重量%の濃度で、インジウム、スズ、及び/またはガリウムを含む、請求項6に記載の方法。
- 前記ペースト(3)の金属成分が、印刷プロセス、特に3D印刷プロセス、ならびに/またはスクリーン印刷プロセス及び/もしくはステンシル印刷プロセスによって付着される、請求項1〜7のうちいずれか一項に記載の方法。
- 前記通路凹部(2)が、0.01mm〜5mm、好ましくは0.03mm〜2.5mm、より好ましくは0.05mm〜2mmの直径(D2)または同等の断面領域を有する、請求項1〜8のうちいずれか一項に記載の方法。
- 前記通路凹部(2)が、前記ペースト(3)で部分的に充填され、前記通路凹部が、好ましくは前記結合プロセス前に20%〜90%、より好ましくは40%〜80%、最も好ましくは60%〜75%充填されている、請求項1〜9のうちいずれか一項に記載の方法。
- 前記通路凹部(2)が、前記結合プロセス後に導電性材料で部分的に充填され、前記通路凹部(2)が、好ましくは前記結合プロセス前に20%〜80%、好ましくは40%〜75%、特に好ましくは60%〜70%充填されている、請求項1〜10のうちいずれか一項に記載の方法。
- 前記通路凹部(2)が円錐形にされている、請求項1〜11のうちいずれか一項に記載の方法。
- 前記ペースト(3)が、
−前記結合プロセス中、前記通路凹部(2)の縁部に配置されたペーストが前記キャリア層(1)から前記通路凹部(2)に流入するように、前記キャリア層(1)に配置及び/もしくは構成され、ならびに/または
−スクリーン印刷によって前記通路凹部(1)に配置される、
請求項1〜12のうちいずれか一項に記載の方法。 - 前記ペースト(3)の総量に対する前記ペースト(3)中の導電性材料の含有量が、0.2〜0.8、好ましくは0.35〜0.75、好ましくは0.4〜0.6の値を有する、請求項1〜13のうちいずれか一項に記載の方法。
- 特に請求項1〜14のうちいずれか一項に記載の方法によって製造された、ビア(3’)を有するキャリア層(1)であって、
−セラミックスを含むキャリア層(1)、及び
−前記キャリア層(1)に形成された通路凹部を備え、
前記通路凹部(2)には、前記電気伝導に寄与し得る金属が、少なくとも部分的に、好ましくは20%〜100%、より好ましくは40%〜100%、最も好ましくは60%〜100%充填されている、キャリア層(1)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102017114891.4A DE102017114891A1 (de) | 2017-07-04 | 2017-07-04 | Verfahren zur Herstellung einer Durchkontaktierung in einer aus einer Keramik gefertigten Trägerschicht und Trägerschicht mit Durchkontaktierung |
DE102017114891.4 | 2017-07-04 | ||
PCT/EP2018/068022 WO2019008004A1 (de) | 2017-07-04 | 2018-07-04 | Verfahren zur herstellung einer durchkontaktierung in einer aus einer keramik gefertigten trägerschicht und trägerschicht mit durchkontaktierung |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020532094A true JP2020532094A (ja) | 2020-11-05 |
Family
ID=62846188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019569388A Pending JP2020532094A (ja) | 2017-07-04 | 2018-07-04 | セラミックから作製されたキャリア層にビアを製造するための方法、及びビアを有するキャリア層 |
Country Status (8)
Country | Link |
---|---|
US (1) | US20230137460A1 (ja) |
EP (1) | EP3649834B1 (ja) |
JP (1) | JP2020532094A (ja) |
KR (1) | KR20200021934A (ja) |
CN (1) | CN110870394B (ja) |
DE (2) | DE102017114891A1 (ja) |
HU (1) | HUE056043T2 (ja) |
WO (1) | WO2019008004A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102022104156A1 (de) * | 2022-02-22 | 2023-08-24 | Rogers Germany Gmbh | Metall-Keramik-Substrat und Verfahren zur Herstellung eines Metall-Keramik-Substrats |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08250855A (ja) * | 1995-03-14 | 1996-09-27 | Alps Electric Co Ltd | 印刷マスク、スルーホール内面印刷方法、及び印刷基板 |
JP2001094223A (ja) * | 1999-09-20 | 2001-04-06 | Kyocera Corp | セラミック回路基板 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3744120A (en) | 1972-04-20 | 1973-07-10 | Gen Electric | Direct bonding of metals with a metal-gas eutectic |
US3766634A (en) | 1972-04-20 | 1973-10-23 | Gen Electric | Method of direct bonding metals to non-metallic substrates |
JPH04331781A (ja) * | 1990-11-29 | 1992-11-19 | Nippon Carbide Ind Co Inc | セラミックス複合体 |
DE4103294C2 (de) * | 1991-02-04 | 2000-12-28 | Altan Akyuerek | Verfahren zum Herstellen von keramischen Leiterplatten mit Durchkontaktierungen |
JPH0613726A (ja) * | 1992-06-26 | 1994-01-21 | Toshiba Corp | セラミックス回路基板 |
US5774336A (en) * | 1996-02-20 | 1998-06-30 | Heat Technology, Inc. | High-terminal conductivity circuit board |
DE19753149C2 (de) | 1997-11-12 | 1999-09-30 | Curamik Electronics Gmbh | Verfahren zum Herstellen eines Keramik-Metall-Substrates |
DE19930190C2 (de) * | 1999-06-30 | 2001-12-13 | Infineon Technologies Ag | Lötmittel zur Verwendung bei Diffusionslötprozessen |
EP1137332B1 (en) * | 1999-09-02 | 2006-11-22 | Ibiden Co., Ltd. | Printed wiring board and method of producing the same and capacitor to be contained in printed wiring board |
DE19945794C2 (de) | 1999-09-15 | 2002-12-19 | Curamik Electronics Gmbh | Verfahren zum Herstellen einer Metall-Keramik-Leiterplatte mit DurchKontaktierungen |
US6607780B1 (en) * | 2000-05-25 | 2003-08-19 | International Business Machines Corporation | Process of forming a ceramic structure using a support sheet |
JP3830372B2 (ja) * | 2001-10-30 | 2006-10-04 | 京セラ株式会社 | セラミック回路基板 |
JP2003324167A (ja) * | 2002-02-26 | 2003-11-14 | Kyocera Corp | セラミック回路基板 |
JP2004299970A (ja) * | 2003-03-31 | 2004-10-28 | Mitsuboshi Belting Ltd | 銅メタライズ窒化アルミニウム基板及びその製造方法 |
EP1478216A1 (de) * | 2003-05-14 | 2004-11-17 | A.B. Mikroelektronik Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung einer Trägerplatte für elektrische Schaltungen |
US7202154B2 (en) * | 2004-01-05 | 2007-04-10 | International Business Machines Corporation | Suspension for filling via holes in silicon and method for making the same |
JP2006066752A (ja) * | 2004-08-30 | 2006-03-09 | Kyocera Corp | セラミック回路基板 |
DE102006060634A1 (de) * | 2006-12-21 | 2008-06-26 | Robert Bosch Gmbh | Verfahren zur Herstellung eines elektrischen Widerstands auf einem Substrat |
US20090083977A1 (en) * | 2007-09-28 | 2009-04-02 | Andre Hanke | Method for Filling Via Holes in Semiconductor Substrates |
JP4917668B1 (ja) * | 2010-12-29 | 2012-04-18 | パナソニック株式会社 | 多層配線基板、多層配線基板の製造方法 |
JP6207517B2 (ja) * | 2011-11-03 | 2017-10-04 | セラムテック ゲゼルシャフト ミット ベシュレンクテル ハフツングCeramTec GmbH | 銅構造物を有するAlNからなる回路板 |
US20150216051A1 (en) * | 2011-12-21 | 2015-07-30 | Lawrence Livermore National Security, Llc | Method of fabricating electrical feedthroughs using extruded metal vias |
JP2013153051A (ja) * | 2012-01-25 | 2013-08-08 | Tokuyama Corp | メタライズドセラミックスビア基板及びその製造方法 |
US10086587B2 (en) * | 2015-01-14 | 2018-10-02 | GM Global Technology Operations LLC | Sandwich structures including a polymeric/electrically non-conducting core for weldability |
JP2017010981A (ja) * | 2015-06-17 | 2017-01-12 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
JP6713890B2 (ja) * | 2015-09-19 | 2020-06-24 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
JP2017168548A (ja) * | 2016-03-15 | 2017-09-21 | ソニー株式会社 | ガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板 |
TWI698963B (zh) * | 2016-06-03 | 2020-07-11 | 日商大日本印刷股份有限公司 | 貫通電極基板及其製造方法、以及安裝基板 |
EP3301082A1 (en) * | 2016-09-30 | 2018-04-04 | Infineon Technologies AG | Method for producing a metal-ceramic substrate, and a metal-ceramic substrate |
US20180254239A1 (en) * | 2017-03-01 | 2018-09-06 | Globalfoundries Inc. | FORMING METAL CAP LAYER OVER THROUGH-GLASS-VIAS (TGVs) |
US10211137B2 (en) * | 2017-06-08 | 2019-02-19 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package |
-
2017
- 2017-07-04 DE DE102017114891.4A patent/DE102017114891A1/de not_active Withdrawn
-
2018
- 2018-07-04 WO PCT/EP2018/068022 patent/WO2019008004A1/de active Search and Examination
- 2018-07-04 US US16/628,579 patent/US20230137460A1/en not_active Abandoned
- 2018-07-04 DE DE202018006382.7U patent/DE202018006382U1/de active Active
- 2018-07-04 EP EP18738276.7A patent/EP3649834B1/de active Active
- 2018-07-04 HU HUE18738276A patent/HUE056043T2/hu unknown
- 2018-07-04 JP JP2019569388A patent/JP2020532094A/ja active Pending
- 2018-07-04 KR KR1020197037531A patent/KR20200021934A/ko not_active IP Right Cessation
- 2018-07-04 CN CN201880044855.0A patent/CN110870394B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08250855A (ja) * | 1995-03-14 | 1996-09-27 | Alps Electric Co Ltd | 印刷マスク、スルーホール内面印刷方法、及び印刷基板 |
JP2001094223A (ja) * | 1999-09-20 | 2001-04-06 | Kyocera Corp | セラミック回路基板 |
Also Published As
Publication number | Publication date |
---|---|
DE102017114891A1 (de) | 2019-01-10 |
KR20200021934A (ko) | 2020-03-02 |
WO2019008004A1 (de) | 2019-01-10 |
EP3649834A1 (de) | 2020-05-13 |
CN110870394A (zh) | 2020-03-06 |
CN110870394B (zh) | 2024-01-16 |
EP3649834B1 (de) | 2021-07-14 |
DE202018006382U1 (de) | 2020-03-18 |
US20230137460A1 (en) | 2023-05-04 |
HUE056043T2 (hu) | 2022-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006352080A (ja) | 半導体装置の製造方法および半導体装置 | |
US10759714B2 (en) | Method for producing a metal-ceramic substrate | |
JP2020532094A (ja) | セラミックから作製されたキャリア層にビアを製造するための方法、及びビアを有するキャリア層 | |
US7361593B2 (en) | Methods of forming vias in multilayer substrates | |
JP4646417B2 (ja) | セラミック回路基板 | |
JP4331830B2 (ja) | セラミック回路基板 | |
JP2002043478A (ja) | セラミック回路基板 | |
JPH03240289A (ja) | 窒化アルミニウム基板の製造方法 | |
JP2006066752A (ja) | セラミック回路基板 | |
JP2013115244A (ja) | 電子部品搭載用基板および電子装置ならびに電子部品搭載用基板の製造方法 | |
JP4721533B2 (ja) | セラミック回路基板 | |
JP3628088B2 (ja) | 窒化アルミニウム多層配線基板およびその製造方法 | |
JP2001210948A (ja) | セラミック回路基板 | |
JP4427467B2 (ja) | 配線基板およびそれを用いた電気素子モジュール | |
JP4191860B2 (ja) | セラミック回路基板 | |
JP2001094223A (ja) | セラミック回路基板 | |
JP3906048B2 (ja) | 水晶デバイス | |
JP2006196810A (ja) | セラミック回路基板および電子部品モジュール | |
JP4721534B2 (ja) | セラミック回路基板 | |
TW201920050A (zh) | 連接金屬或金屬混合箔與通孔之厚膜膠媒介陶瓷 | |
JP3906060B2 (ja) | 水晶デバイス | |
JP2016013942A (ja) | 接合体及びその製造方法 | |
JP2002057420A (ja) | セラミック回路基板 | |
JPH11111766A (ja) | 配線基板およびその製造方法 | |
JP4295409B2 (ja) | セラミック回路基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A529 | Written submission of copy of amendment under article 34 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A529 Effective date: 20200205 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20200420 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210525 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220408 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220628 |