CN110870394A - 在陶瓷制成的载体层中制造过孔的方法和含过孔的载体层 - Google Patents

在陶瓷制成的载体层中制造过孔的方法和含过孔的载体层 Download PDF

Info

Publication number
CN110870394A
CN110870394A CN201880044855.0A CN201880044855A CN110870394A CN 110870394 A CN110870394 A CN 110870394A CN 201880044855 A CN201880044855 A CN 201880044855A CN 110870394 A CN110870394 A CN 110870394A
Authority
CN
China
Prior art keywords
paste
carrier layer
openings
bonding
filled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880044855.0A
Other languages
English (en)
Other versions
CN110870394B (zh
Inventor
卡斯滕·施密特
斯特凡·布里廷
安德烈亚斯·迈尔
雷纳·赫尔曼
马丁·雷格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rogers Germany GmbH
Original Assignee
Rogers Germany GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rogers Germany GmbH filed Critical Rogers Germany GmbH
Publication of CN110870394A publication Critical patent/CN110870394A/zh
Application granted granted Critical
Publication of CN110870394B publication Critical patent/CN110870394B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0272—Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/086—Using an inert gas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/128—Molten metals, e.g. casting thereof, or melting by heating and excluding molten solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291—Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Geometry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提出一种用于在由陶瓷制成的载体层(1)中制造过孔(3)的方法，所述方法包括：‑提供载体层(1)；‑在载体层中实现穿通留空部(2)；‑用膏至少部分地填充穿通留空部；以及‑执行接合法，用于将金属化部接合到载体层上，尤其活性焊接法或DCB法，其中在执行接合法时由穿通留空部中的膏来实现过孔。

Description

在陶瓷制成的载体层中制造过孔的方法和含过孔的载体层
技术领域
本发明涉及一种用于在由陶瓷制成的载体层中制造过孔的方法和一种具有过孔的载体层。
背景技术
这种载体衬底例如作为电路板或印刷电路板已知。典型地，在载体衬底的载体上侧上设置金属化部，所述金属化部随后可以用于构成印制导线。对于专门应用，如下载体层证实为是特别有利的，所述载体层为了各个电器件和印制导线的电绝缘而具有带有高的电绝缘强度的绝缘层，如例如由陶瓷制成的载体层。
为了能够实现电器件或电子器件的尽可能紧凑的设置并且为了减少或抑制寄生感应效应，证实为有意义的是，将附加的金属化部不仅在载体上侧上接合，而且在与载体上侧相对置的载体下侧上接合，并且彼此相对置的金属化部例如经由穿过载体层的过孔彼此导电地连接。对此的实例从DE 197 53 149 A1或DE 19 945 794 C2中已知。
从JP H06-13 726 A中已知一种具有过孔的陶瓷衬底。在此，在将金属化部接合到上侧上时实现过孔。为此，含银的和含铜的膏进入到相应的孔中。
从EP 1 478 216 A1中已知一种方法，其中将膏引入到穿通孔中并且在施加铜薄膜之前硬化。
发明内容
本发明的目的是，提出一种相对于从现有技术中已知的方法改进的方法，借助所述方法能简单地且可控地制造所述过孔。
所述目的通过根据权利要求1所述的用于在由陶瓷制成的载体层中制造过孔的方法和通过根据权利要求15所述的载体层来实现。本发明的其他优点和特征在从属权利要求以及说明和附图中得出。
根据本发明提出一种用于在由陶瓷制成的载体层中制造过孔的方法，所述方法包括：
-提供载体层；
-在载体层中实现穿通留空部；
-用膏至少部分地填充穿通留空部；以及
-执行接合法，用于将金属化部接合到载体层上，尤其执行活性焊接法或DCB法，
-其中在执行接合法时由膏在穿通留空部中实现过孔。
与现有技术中的方法相反地，有利地在用于将金属化部接合到载体层上的活性焊接法期间制造过孔。通过同时构成过孔，有利地省去否则所需的附加的工作步骤，借助所述工作步骤构成过孔。在此尤其在活性焊接法中充分利用，在执行活性焊接法时所使用的温度也可以用于构成过孔。在此尤其提出，膏包括活性焊料材料。在此可以涉及用于构成载体层和金属化部之间的连接的相同的活性焊料材料，或者涉及其他焊料材料，如例如玻璃填充的硬焊料，尤其基于AgCu。在借助于DCB法接合金属化部的情况下优选使用膏，其熔化范围低于在DCB法中所设置的温度。
尤其提出，载体层具有Al2O3、Si3N4、AlN或HPSX陶瓷(也就是说，具有Al2O3基体的陶瓷，其包括x百分比份额的ZrO2，例如是具有9％的ZrO2的Al2O3＝HPS9或具有25％的ZrO2的Al2O3＝HPS25)。优选地，载体层具有载体上侧和载体下侧，在所述载体上侧和载体下侧上可分别安置有金属化部。载体上侧和载体下侧之间的间距，也就是说载体层的厚度例如采用在30μm和3mm之间的值。金属化部例如由铜、铜合金、钼Mo、钨W、复合材料或类似物制成，并且具有在30μm和3mm之间的厚度。为了构成导轨或连接区域，将涂覆在载体层上的金属化部在接合工艺之前和/或在接合工艺之后至少部分地结构化，例如刻蚀掉，以便将金属化部的各个区域彼此电绝缘。
优选地，穿通留空部是穿通孔，所述穿通孔在已经烧结的陶瓷的情况下机械地和/或光学地，例如借助于激光引入到载体层中。
本领域技术人员将“DCB法”(Direct-Copper-Bond-Technology，直接铜接合工艺)理解为如下方法，所述方法例如用于将金属化部或金属板(例如铜板或铜薄膜)彼此和/或与陶瓷或陶瓷层连接，更确切地说利用金属板或铜板或金属薄膜或铜薄膜，所述金属板或铜板或金属薄膜或铜薄膜在其表面侧上具有由金属和反应性气体，优选氧气组成的化学化合物构成的层或涂层(熔化层)。在例如在US-PS 37 44 120或在DE-PS 23 19 854中所描述的所述方法中，所述层或所述涂层(熔化层)形成熔化温度低于金属(例如铜)的熔化温度的低共熔混合物，使得通过将薄膜铺设到陶瓷上和通过加热所有层可以将其彼此连接，更确切地说通过基本上仅在熔化层或氧化层的区域中熔化金属或铜。
尤其，DCB法于是例如具有如下方法步骤：
-将铜薄膜氧化成，使得得出均匀的氧化铜层；
-将铜薄膜铺设到陶瓷层上；
-将复合物加热到在大约1065℃至1083℃之间，例如大约1071℃的工艺温度上；
-冷却至室温。
将例如用于将金属化部或金属薄膜，尤其铜层或铜薄膜与陶瓷材料连接的活性焊接法理解为如下方法，所述方法也专门用于制造金属陶瓷衬底。在此，在大约在650℃至1000℃之间的温度下，利用硬焊料建立在金属薄膜，例如铜薄膜和陶瓷衬底，例如氮化铝陶瓷之间的连接，所述硬焊料除了主要成分，如铜、银和/或金以外还包含活性金属。例如是组Hf、Ti、Zr、Nb、Ce中的至少一种元素的所述活性金属通过化学反应建立在焊料和陶瓷之间的连接，同时在焊料和金属之间的连接是金属硬焊连接。
根据本发明的另一实施方式提出，通过所述方法设定过孔的特定的电阻。例如，通过穿通留空部的大小和/或穿通孔的填充度来设定电阻。由此能有利地有针对性地实现电阻。尤其能够使穿通留空部的大小和/或填充度的选择匹配于一方的载体层的和另一方的形成过孔的覆层或填充部的相应的膨胀系数，以便降低在制成的载体层中构成热机械应力的概率。
在本发明的另一实施方式中提出，通过设定接合法的一个或多个工艺参数来设定过孔的电阻。由此能有利地在没有大的附加耗费的情况下设定过孔的电阻。例如，通过在接合法期间的硬化的膏，改变穿通留空部的电有效的填充度或者在穿通留空部中的填充金属的壁厚。优选地，为此使用膏，所述膏包括玻璃焊料或陶瓷粉末或者用所述玻璃焊料或陶瓷粉末填充，其中玻璃焊料或陶瓷粉末在接合法中是由不传导的材料构成的基体。
适宜地提出，用膏覆盖穿通留空部的内侧，其中穿通留空部优选至少部分地，优选完全地填充。通过穿通孔的内侧的覆盖或覆层，将膏有利地安置在如下区域中，在该区域中膏根据所述方法形成过孔。在此可设想，膏仅覆盖穿通留空部的内侧的一部分。为了之后可以提供在载体上侧和载体下侧之间的导电连接，膏连续地从载体上侧延伸直至载体下侧。优选地，穿通留空部部分地在边缘处或完全地用膏填充。由此提供尽可能稳定的过孔。此外，用膏的完全填充与将金属块引入到穿通留空部中以形成过孔的方法相比证实为更简单。也可考虑，通过接合法，尤其通过接合法的选择的参数，与在填充穿通孔时或直接在填充穿通孔之后的填充度相比，在制成的状态中穿通留空部的填充度降低。尤其可考虑的是，在接合法期间构成包括在过孔中的空腔。特别优选地提出，在接合法之后的填充度具有在20％和100％之间、优选在40％和100％之间并且特别优选在60％和100％之间的值。本领域技术人员将填充度尤其理解为在材料填充的体积份额与未被填充的穿通留空部的总体积之间的比值。在此，未被填充的穿通留空部由载体层限界并且分别与载体下侧和/或载体上侧齐平。
根据本发明的另一实施方式提出，过孔构成为具有覆层厚度的穿通留空部的内侧的覆层，其中确定接合法的参数设定成，使得设定特定的覆层厚度。在预设的涂覆到穿通孔的内侧上的膏的量时，例如在接收器中的工艺压力对于在过孔中构成空腔是决定性的。为了完全地填充过孔需要在低于1mbar，优选低于10-2mbar，特别优选低于10-4mbar的范围内的尽可能低的压力。相反地为了通过不完全用膏填充的穿通留空部实现空腔，除了工艺压力以外，需要根据方法的接合法的膏组成部分在熔化区域中的小于60min，优选小于30min并且特别优选小于10min的尽可能小的停留时间，以便防止熔化的膏组成部分扩散到金属化部中。在焊料(活性焊料或CuO)在熔融状态中的停留时间较长时，尤其在停留时间大于10min时，随着时间增加，降低熔点的添加物扩散到金属化部中从而减小形成过孔的金属体积。通过覆层厚度有利地设定过孔的电阻。尤其可考虑的是，覆层厚度和通过穿通留空部的内侧确定的直径的比值具有在0.05和0.5之间，优选在0.1和0.45之间并且特别优选在0.15和0.35之间的值。
在本发明的另一实施方式中提出，使用具有添加材料，尤其具有降低熔化温度的添加材料的膏。由此能有利地确保，膏在接合法中出现的温度下熔化并且接着硬化以构成过孔。优选地，在活性焊接法中使用的活性焊料基于由银和铜构成的低共熔混合物，其熔化温度基本上处于780℃并且具有由72重量％(Ag)至28重量％(Cu)构成的组分。优选地，为活性焊料添加活性金属，如例如Ti、Zr和/或Hf。
优选地提出，添加材料包括铟、锡和/或镓，优选以0.1重量％至20重量％的浓度，优选以0.25重量％至15重量％的浓度并且特别优选以0.5重量％至10重量％的浓度。通过设定所述浓度能有利地影响活性焊料的流动特性。在此，关于在构成过孔时或在填充穿通留空部时的流动性能，尤其在0.5重量％和10重量％之间的浓度区间证实为有利的。优选地，添加材料的浓度匹配于穿通孔的期望的填充度。
在本发明的另一实施方式中提出，将膏借助于印刷法，尤其3D印刷法，和/或丝网印刷法和/或刮板印刷法涂覆。可考虑的是，在填充时，尤其在借助于丝网印刷法填充时，设有封闭层，其中封闭层将穿通留空部朝向一侧限界，并且防止膏在填充时溢出。优选地，穿通留空部由多孔材料或非多孔材料制成。多孔材料的使用允许应用真空，借助所述真空可将膏抽入到穿通留空部中。也可考虑，将封闭层与载体上侧和/或载体下侧间隔开地构成，以便简化在过孔和金属化部之间的连接。
根据本发明的另一实施方式提出，穿通留空部具有在0.01mm和5mm之间，优选在0.03mm和2.5mm之间并且特别优选在0.05mm和2mm之间的直径。尤其对于具有在0.05mm和2.5mm之间的直径的穿通留空部而言，对载体层提出的在电阻或电导率和温度变化抗性方面的要求得以保证。
尤其提出，穿通留空部部分地，尤其仅局部地用膏填充，其中穿通留空部在时间上在接合法之前优选在20％和90％之间，优选在40％和80％之间并且特别优选在60％和75％之间填充。令人惊讶地已经证实，穿通孔的局部填充足以工艺可靠地实现通过制成的过孔的导电连接。优选地，穿通留空部在此借助丝网印刷法和/或3D打印法仅局部地填充。在局部填充时，在此优选要注意的是，穿通留空部的内侧被覆盖。由此可以保证，可以在接合法之后通过膏提供导电连接。例如，有针对性地覆盖或涂抹内侧或者将轻微液化的膏在接合法期间引导到内侧上。例如载体层可能倾向于此。此外可考虑的是，穿通留空部首先完全被填充并且接着在接合法之前将膏的一部分又从穿通留空部中再次取出。
在本发明的另一实施方式中提出，穿通留空部在接合法之后部分地用导电材料填充，其中将穿通留空部在时间上在接合法之前在优选20％和80％之间，优选在40％和75％之间并且特别优选在60％和70％之间填充。例如，导电材料是金属，尤其铜。尤其提出，在接合工艺期间的填充度降低。换言之：在接合工艺期间引入穿通留空部的膏的一部分挥发。也可考虑，将膏或膏的组分和/或接合工艺设计为，使得有针对性地考虑填充度的特定的降低从而限制过孔的电导率。
优选地提出，穿通留空部锥形地成形。通过锥形成形能够促进膏从载体层流入到穿通留空部中从而例如能够经由穿通留空部的倾斜度来可控地设定在接合法期间的填充。
在本发明的另一实施方式中提出，将膏
-设置在载体层上和/或配置为，使得在穿通留空部的边缘上设置的膏在接合法期间从载体层流入到穿通留空部中，和/或
-借助于丝网印刷法设置在穿通留空部中。例如可考虑，穿通留空部的尺寸设计为，使得通过在接合法期间的粘附效应，膏到达或拉入到穿通留空部中。载体层的运动也可以促进或推动膏的流入。
优选地提出，膏中的导电材料占全部膏的份额具有在0.2和0.8之间，优选在0.35和0.75之间并且优选在0.4和0.6之间的值。由此能有利地有针对性地影响穿通孔的电导率和填充度。
本发明的另一主题是具有过孔的载体层，其尤其借助根据上述权利要求中任一项所述的方法制造，所述载体层包括：
-包括陶瓷的载体层；和
-引入到载体层中的穿通孔，
其中穿通孔至少部分地用金属填充，使得能够有助于导电，优选在20％和100％之间，优选在40％和100％之间并且特别优选在60％和100％之间填充。所有针对根据本发明的方法所描述的特征及其优点能符合意义地同样转用于根据本发明的载体层并且反之亦然。
附图说明
从参照附图在下文中对根据本发明的主题的优选的实施方式的描述中得出其他优点和特征。各个实施方式的各个特征在此可以在本发明的范围内彼此组合。
附图示出：
图1a至1d：根据本发明的一个示例性的实施方式的用于在由陶瓷制成的载体层中制造过孔的方法；
图2：根据本发明的一个示例性的实施方式的具有过孔的载体层的俯视图。
具体实施方式
在图1a至1d中示出根据本发明的一个示例性的实施方式的用于在由陶瓷制成的载体层1中制造过孔3’的方法。在此优选涉及对于专用应用有利的含陶瓷的载体层1，所述载体层设为用于电器件或电子器件的载体。为了将各个电器件或电子器件导电连接，在此尤其设有用于在载体上侧11上构成印制导线的金属化部。为了减少寄生感应效应并且为了优化利用载体层1有利地提出，除了在载体上侧11上的金属化部之外，也在与载体上侧11相对置的载体下侧12上设置金属化部。为了将在载体上侧11上的一个或多个金属化部5与在载体下侧12上的金属化部连接，优选地设有过孔3’。为了构成过孔3’，优选首先将穿通留空部2，尤其穿通孔引入到包括陶瓷的载体层1中，如这在图1b中所示出。在此，穿通留空部具有直径D2。接着在穿通留空部2中引入膏3(参见图1)。在此，膏3优选是活性焊料材料和/或包括铜的膏。优选地提出，膏3至少部分地，优选完全地覆盖穿通留空部2的内侧9。
还提出，利用活性焊料4借助于活性焊接法(Aktivlotverfahren)将金属化部施加在载体上侧11和载体下侧12上。在此提出，在借助于活性焊接法的接合工艺的范围内，由膏3在穿通留空部2中形成过孔3’。由此能有利地在一个方法步骤中将过孔3’与金属化部的接合工艺或金属化部5一起实现。优选地提出，过孔3’由贴靠在穿通孔的内侧9上的具有覆层厚度D1的覆层形成。尤其，在制成的状态中在穿通留空部2中设置有贴靠在内侧9上的覆层和不具有覆层的芯区域7。优选地借助于贴靠的覆层和不具有覆层的芯区域7的体积比能够有针对性地设定过孔3’的电导率。还优选地提出，金属化部5在没有覆层的芯区域7之上延伸，尤其完全地覆盖不具有覆层的芯区域。
在图2中示出载体层1的俯视图或贯穿根据本发明的一个示例性的实施方式的具有过孔3’的载体层1的剖面。在俯视图中可见设置在穿通留空部2的内侧9上的覆层，所述覆层包覆或包围没有覆层的芯区域7。优选地，没有覆层的芯区域7具有半径，其中没有覆层的芯区域7的半径与穿通留空部2的内半径的比值具有在0.2和0.9之间，优选在0.4和0.8之间并且特别优选在0.5和0.7之间的值。
附图标记列表：
1 载体层
2 穿通留空部
3 膏
3’ 过孔
4 活性焊料
5 金属化部
7 芯区域
9 内侧
11 载体上侧
12 载体下侧
D1 覆层厚度
D2 直径

Claims (15)

1.一种用于在由陶瓷制成的载体层(1)中制造过孔(3)的方法，包括：
-提供所述载体层(1)；
-在所述载体层(1)中实现穿通留空部(2)；
-用膏(3)至少部分地填充所述穿通留空部(2)；以及
-执行接合法，用于将金属化部(5)接合到所述载体层(1)上，尤其执行活性焊接法或DCB法，
其中在执行所述接合法时由所述膏(3)在所述穿通留空部(2)中实现过孔(3’)。
2.根据权利要求1所述的方法，
其中通过所述方法设定所述过孔(3’)的特定的电阻。
3.根据上述权利要求中任一项所述的方法，
其中通过设定所述接合法的一个或多个工艺参数来设定所述过孔(3’)的电阻。
4.根据上述权利要求中任一项所述的方法，
其中用膏(3)覆盖所述穿通留空部(2)的内侧(9)，其中优选至少部分地，优选完全地填充所述穿通留空部(2)。
5.根据上述权利要求中任一项所述的方法，
其中所述过孔(3’)构成为所述穿通留空部(2)的内侧(9)的具有覆层厚度(D1)的覆层，其中所述接合法配置为，使得出现特定的覆层厚度。
6.根据上述权利要求中任一项所述的方法，
其中使用具有添加材料的膏(2)，所述膏尤其具有降低所述膏的熔化温度的添加材料。
7.根据权利要求6所述的方法，
其中所述添加材料包括铟、锡和/或镓，优选具有0.1重量％至20重量％的浓度，优选具有0.25重量％至15重量％的浓度，并且特别优选具有0.5重量％至10重量％的浓度。
8.根据上述权利要求中任一项所述的方法，
其中将所述膏(3)的金属组成部分借助于印刷法，尤其3D印刷法，和/或丝网印刷法和/或刮板印刷法涂覆。
9.根据上述权利要求中任一项所述的方法，
其中所述穿通留空部(2)具有在0.01mm和5mm之间，优选在0.03mm和2.5mm之间并且特别优选在0.05mm和2mm之间的直径(D2)或等效横截面。
10.根据上述权利要求中任一项所述的方法，
其中用所述膏(3)部分地填充所述穿通留空部(2)，其中所述穿通留空部在时间上在所述接合法之前优选在20％和90％之间，优选在40％和80％之间并且特别优选在60％和75％之间是填充的。
11.根据上述权利要求中任一项所述的方法，
其中所述穿通留空部(2)在所述接合法之后部分地由导电材料填充，其中所述穿通留空部(2)在时间上在所述接合法之前优选在20％和80％之间，优选在40％和75％之间并且特别优选在60％和70％之间是填充的。
12.根据上述权利要求中任一项所述的方法，
其中所述穿通留空部(2)锥形地成形。
13.根据上述权利要求中任一项所述的方法，
其中将所述膏(3)
-设置在所述载体层(1)上和/或配置为，
使得在所述穿通留空部(2)的边缘上设置的膏在所述接合法期间从所述载体层(1)流入到所述穿通留空部(2)中，和/或
-借助于丝网印刷法设置在所述穿通留空部(1)中。
14.根据上述权利要求中任一项所述的方法，
其中所述膏(3)中的导电材料占全部膏(3)的比值具有在0.2和0.8之间，优选在0.35和0.75之间并且特别优选在0.4和0.6之间的值。
15.一种具有过孔(3’)的载体层(1)，其尤其借助根据上述权利要求中任一项所述的方法制造，所述载体层包括：
-包括陶瓷的载体层(1)和
-引入到所述载体层(1)中的穿通留空部，
其中所述穿通留空部(2)至少部分地用金属填充，使得能够有助于导电，优选在20％和100％之间，优选在40％和100％之间并且特别优选在60％和100％之间是填充的。
CN201880044855.0A 2017-07-04 2018-07-04 在陶瓷制成的载体层中制造过孔的方法和含过孔的载体层 Active CN110870394B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017114891.4 2017-07-04
DE102017114891.4A DE102017114891A1 (de) 2017-07-04 2017-07-04 Verfahren zur Herstellung einer Durchkontaktierung in einer aus einer Keramik gefertigten Trägerschicht und Trägerschicht mit Durchkontaktierung
PCT/EP2018/068022 WO2019008004A1 (de) 2017-07-04 2018-07-04 Verfahren zur herstellung einer durchkontaktierung in einer aus einer keramik gefertigten trägerschicht und trägerschicht mit durchkontaktierung

Publications (2)

Publication Number Publication Date
CN110870394A true CN110870394A (zh) 2020-03-06
CN110870394B CN110870394B (zh) 2024-01-16

Family

ID=62846188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880044855.0A Active CN110870394B (zh) 2017-07-04 2018-07-04 在陶瓷制成的载体层中制造过孔的方法和含过孔的载体层

Country Status (8)

Country Link
US (1) US20230137460A1 (zh)
EP (1) EP3649834B1 (zh)
JP (1) JP2020532094A (zh)
KR (1) KR20200021934A (zh)
CN (1) CN110870394B (zh)
DE (2) DE102017114891A1 (zh)
HU (1) HUE056043T2 (zh)
WO (1) WO2019008004A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022104156A1 (de) * 2022-02-22 2023-08-24 Rogers Germany Gmbh Metall-Keramik-Substrat und Verfahren zur Herstellung eines Metall-Keramik-Substrats

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04331781A (ja) * 1990-11-29 1992-11-19 Nippon Carbide Ind Co Inc セラミックス複合体
JP2003133673A (ja) * 2001-10-30 2003-05-09 Kyocera Corp セラミック回路基板
JP2003324167A (ja) * 2002-02-26 2003-11-14 Kyocera Corp セラミック回路基板
JP2004299970A (ja) * 2003-03-31 2004-10-28 Mitsuboshi Belting Ltd 銅メタライズ窒化アルミニウム基板及びその製造方法
JP2006066752A (ja) * 2004-08-30 2006-03-09 Kyocera Corp セラミック回路基板
JP2017010981A (ja) * 2015-06-17 2017-01-12 日本特殊陶業株式会社 配線基板の製造方法
JP2017059831A (ja) * 2015-09-19 2017-03-23 日本特殊陶業株式会社 配線基板およびその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3744120A (en) 1972-04-20 1973-07-10 Gen Electric Direct bonding of metals with a metal-gas eutectic
US3766634A (en) 1972-04-20 1973-10-23 Gen Electric Method of direct bonding metals to non-metallic substrates
DE4103294C2 (de) * 1991-02-04 2000-12-28 Altan Akyuerek Verfahren zum Herstellen von keramischen Leiterplatten mit Durchkontaktierungen
JPH0613726A (ja) * 1992-06-26 1994-01-21 Toshiba Corp セラミックス回路基板
JPH08250855A (ja) * 1995-03-14 1996-09-27 Alps Electric Co Ltd 印刷マスク、スルーホール内面印刷方法、及び印刷基板
US5774336A (en) * 1996-02-20 1998-06-30 Heat Technology, Inc. High-terminal conductivity circuit board
DE19753149C2 (de) 1997-11-12 1999-09-30 Curamik Electronics Gmbh Verfahren zum Herstellen eines Keramik-Metall-Substrates
DE19930190C2 (de) * 1999-06-30 2001-12-13 Infineon Technologies Ag Lötmittel zur Verwendung bei Diffusionslötprozessen
KR20070101408A (ko) * 1999-09-02 2007-10-16 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
DE19945794C2 (de) 1999-09-15 2002-12-19 Curamik Electronics Gmbh Verfahren zum Herstellen einer Metall-Keramik-Leiterplatte mit DurchKontaktierungen
JP2001094223A (ja) * 1999-09-20 2001-04-06 Kyocera Corp セラミック回路基板
US6607780B1 (en) * 2000-05-25 2003-08-19 International Business Machines Corporation Process of forming a ceramic structure using a support sheet
EP1478216A1 (de) * 2003-05-14 2004-11-17 A.B. Mikroelektronik Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Trägerplatte für elektrische Schaltungen
US7202154B2 (en) * 2004-01-05 2007-04-10 International Business Machines Corporation Suspension for filling via holes in silicon and method for making the same
DE102006060634A1 (de) * 2006-12-21 2008-06-26 Robert Bosch Gmbh Verfahren zur Herstellung eines elektrischen Widerstands auf einem Substrat
US20090083977A1 (en) * 2007-09-28 2009-04-02 Andre Hanke Method for Filling Via Holes in Semiconductor Substrates
JP4917668B1 (ja) * 2010-12-29 2012-04-18 パナソニック株式会社 多層配線基板、多層配線基板の製造方法
CN103891421B (zh) * 2011-11-03 2018-06-22 陶瓷技术有限责任公司 具有铜结构的AlN印制电路板及其制备方法
EP2796018A4 (en) * 2011-12-21 2015-08-12 Satinderpall S Pannu METHOD FOR PRODUCING ELECTRICAL FEEDING BY EXTRUDED METAL DELIVERIES
JP2013153051A (ja) * 2012-01-25 2013-08-08 Tokuyama Corp メタライズドセラミックスビア基板及びその製造方法
US10086587B2 (en) * 2015-01-14 2018-10-02 GM Global Technology Operations LLC Sandwich structures including a polymeric/electrically non-conducting core for weldability
JP2017168548A (ja) * 2016-03-15 2017-09-21 ソニー株式会社 ガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板
TWI826965B (zh) * 2016-06-03 2023-12-21 日商大日本印刷股份有限公司 貫通電極基板及其製造方法、以及安裝基板
EP3301082A1 (en) * 2016-09-30 2018-04-04 Infineon Technologies AG Method for producing a metal-ceramic substrate, and a metal-ceramic substrate
US20180254239A1 (en) * 2017-03-01 2018-09-06 Globalfoundries Inc. FORMING METAL CAP LAYER OVER THROUGH-GLASS-VIAS (TGVs)
US10211137B2 (en) * 2017-06-08 2019-02-19 Advanced Semiconductor Engineering, Inc. Semiconductor device package

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04331781A (ja) * 1990-11-29 1992-11-19 Nippon Carbide Ind Co Inc セラミックス複合体
JP2003133673A (ja) * 2001-10-30 2003-05-09 Kyocera Corp セラミック回路基板
JP2003324167A (ja) * 2002-02-26 2003-11-14 Kyocera Corp セラミック回路基板
JP2004299970A (ja) * 2003-03-31 2004-10-28 Mitsuboshi Belting Ltd 銅メタライズ窒化アルミニウム基板及びその製造方法
JP2006066752A (ja) * 2004-08-30 2006-03-09 Kyocera Corp セラミック回路基板
JP2017010981A (ja) * 2015-06-17 2017-01-12 日本特殊陶業株式会社 配線基板の製造方法
JP2017059831A (ja) * 2015-09-19 2017-03-23 日本特殊陶業株式会社 配線基板およびその製造方法

Also Published As

Publication number Publication date
DE102017114891A1 (de) 2019-01-10
DE202018006382U1 (de) 2020-03-18
JP2020532094A (ja) 2020-11-05
CN110870394B (zh) 2024-01-16
US20230137460A1 (en) 2023-05-04
KR20200021934A (ko) 2020-03-02
EP3649834A1 (de) 2020-05-13
WO2019008004A1 (de) 2019-01-10
EP3649834B1 (de) 2021-07-14
HUE056043T2 (hu) 2022-01-28

Similar Documents

Publication Publication Date Title
JP5233637B2 (ja) 多層セラミック基板、及び電子部品
JP5449958B2 (ja) 半導体装置と接続構造及びその製造方法
US10759714B2 (en) Method for producing a metal-ceramic substrate
US11804383B2 (en) Method for producing a metal-ceramic substrate with electrically conductive vias
US20090272417A1 (en) Process for Producing Peltier Modules, and Peltier Module
KR20140047097A (ko) 반도체 파워 모듈, 반도체 파워 모듈의 제조 방법, 회로 기판
CN110730574A (zh) 双面电路非氧化物系陶瓷基板及其制造方法
JPH04169002A (ja) 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法
KR20080092910A (ko) 메탈라이즈드 세라믹스 기판의 제조 방법, 그 방법에 의해제조된 메탈라이즈드 세라믹스 기판, 및 패키지
JP4647505B2 (ja) 構造体および配線基板並びに配線付き構造体の製造方法
JP5397744B2 (ja) 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法
JP5349007B2 (ja) 配線基板およびその製造方法
CN110870394B (zh) 在陶瓷制成的载体层中制造过孔的方法和含过孔的载体层
US11285568B2 (en) Solder preform for establishing a diffusion solder connection and method for producing a solder preform
JPH0524943A (ja) 活性金属ろう材および活性金属ろう材を用いた金属部材とセラミツクス部材との接合方法
JP5397742B2 (ja) 多層セラミック基板および電子部品
CN112997284A (zh) 接合结构体、半导体装置及其制造方法
JPH11111766A (ja) 配線基板およびその製造方法
JP2006066752A (ja) セラミック回路基板
CN105206541A (zh) 芯片集成方法
TW201920050A (zh) 連接金屬或金屬混合箔與通孔之厚膜膠媒介陶瓷
CN117957921A (zh) 组装结构体
JP2006196810A (ja) セラミック回路基板および電子部品モジュール
JP2004165505A (ja) 配線基板およびその製造方法
JP2007123465A (ja) 電子部品収納用パッケージおよび電子装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant