KR20200021934A - 세라믹으로 제조된 캐리어 층에 바이어를 형성하는 방법 및 이러한 바이어를 가진 캐리어 층 - Google Patents

세라믹으로 제조된 캐리어 층에 바이어를 형성하는 방법 및 이러한 바이어를 가진 캐리어 층 Download PDF

Info

Publication number
KR20200021934A
KR20200021934A KR1020197037531A KR20197037531A KR20200021934A KR 20200021934 A KR20200021934 A KR 20200021934A KR 1020197037531 A KR1020197037531 A KR 1020197037531A KR 20197037531 A KR20197037531 A KR 20197037531A KR 20200021934 A KR20200021934 A KR 20200021934A
Authority
KR
South Korea
Prior art keywords
carrier layer
passage recess
paste
ceramic
forming
Prior art date
Application number
KR1020197037531A
Other languages
English (en)
Inventor
카르스텐 슈미트
스테판 브리팅
안드레아스 메이어
라이너 헤르만
마틴 레거
Original Assignee
로저스 저매니 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로저스 저매니 게엠베하 filed Critical 로저스 저매니 게엠베하
Publication of KR20200021934A publication Critical patent/KR20200021934A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0272—Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/086—Using an inert gas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/128—Molten metals, e.g. casting thereof, or melting by heating and excluding molten solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291—Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Geometry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 세라믹으로 제조된 캐리어 층(1)에 바이어를 형성하는 방법에 관한 것으로서, 상기 방법은, 캐리어 층(1)을 제공하는 단계, 캐리어 층(1)에 통로 리세스(2)를 형성하는 단계, 페이스트(3)로 통로 리세스(2)를 적어도 부분적으로 충진하는 단계, 및 캐리어 층(1)에 금속화(5)를 접합하기 위하여, 접합 공정, 특히 활성 땜납 공정 또는 DCB 공정을 수행하는 단계를 포함하며, 접합 공정이 수행될 때, 바이어가 페이스트로부터 통로 리세스에 형성된다.

Description

세라믹으로 제조된 캐리어 층에 바이어를 형성하는 방법 및 이러한 바이어를 가진 캐리어 층
본 발명은 세라믹으로 제조된 캐리어 층에 바이어를 형성하기 위한 방법 및 이러한 바이어를 가진 캐리어 층에 관한 것이다.
이러한 캐리어 기판(carrier substrate)은, 예를 들어, 인쇄회로보드(printed circuit board) 또는 회로보드(circuit board)로서 알려져 있다. 일반적으로 캐리어 기판의 상측면(top side)에 금속화(metallization)가 배열되는데, 이러한 금속화들은 추후에 컨덕터 경로(conductor path)를 형성하기 위해 사용될 수 있다. 특정 용도를 위하여, 이러한 캐리어 층(carrier layer)들은, 특히, 개별 전기 구성요소(electrical component) 및 컨덕터 트랙(conductor track)의 절연(electrical insulation)을 위해 높은 절연 강도를 가진 절연층(insulation layer), 예컨대, 세라믹(ceramic)으로 제조된 캐리어 층을 가지는 것이 특히 바람직한 것으로 밝혀졌다.
전기 또는 전자 구성요소들을 가능한 최대한 컴팩트하게 배열하고 수반되는 유도 효과(induction effect)를 줄이거나 억제하기 위하여, 추가적인 금속화를 캐리어의 상측면 뿐만 아니라 캐리어의 상측면에 맞은편에 위치된 캐리어 하측면에 연결시키고, 전기 전도식으로, 예를 들어, 캐리어 층을 통과하는 바이어에 의해, 금속화를 서로 맞은편에 위치되도록 연결시키는 것이 바람직하다. 이에 대한 예가 DE 197 53 149 A1호 또는 DE 19 945 794 C2호로부터 알려져 있다.
JP H06 - 13 726 A호로부터 바이어(via)를 가진 세라믹 기판이 알려져 있다. 바이어는 금속화가 상측면에 연결될 때 구현된다. 이를 위하여, 구리와 은을 함유하는 페이스트(paste)가 상응하는 홀에 삽입된다.
EP 1 478 216 A1호는 페이스트를 통로 홀 내에 삽입하여 구리 포일이 제공되기 전에 경화되는 방법에 관해 기술하고 있다.
본 발명의 목적은, 종래 기술에 알려져 있는 방법들에 비해 개선된 방법을 제공하고, 위에서 언급한 바이어(via)들이 간단하면서도 조절되어 제조될 수 있는 방법을 제공하는 데 있다.
상기 목적은, 청구항 제1항에 따른 세라믹 캐리어 층(ceramic carrier layer)에 바이어(via)를 형성하는 방법 및 청구항 제15항에 따른 캐리어 층(carrier layer)에 의해 구현된다. 본 발명의 추가적인 이점들과 특징들은 종속항들에 기술되어 있다.
본 발명에 따르면, 세라믹으로 제조된 캐리어 층에 바이어를 형성하는 방법이 제공되는데, 상기 방법은:
캐리어 층을 제공하는 단계,
캐리어 층에 통로 리세스(passage recess)를 형성하는 단계,
페이스트(paste)로 통로 리세스를 적어도 부분적으로 충진하는(filling) 단계, 및
캐리어 층에 금속화(metallization)를 접합(bonding)하기 위하여, 접합 공정, 특히 활성 땜납 공정(active soldering process) 또는 DCB(Direct Copper Bonding) 공정을 수행하는 단계를 포함하며,
접합 공정이 수행될 때, 바이어는 페이스트로부터 통로 리세스에 형성된다.
종래 기술의 방법들에 비해, 바이어는 금속화를 캐리어 층에 접합하기 위하여 활성 땜납 공정 동안에 형성되는 것이 바람직하다. 바이어를 동시에 형성하면, 바이어를 형성하는 추가적인 작업 단계가 필요하지 않은데, 그렇지 않은 경우에는 추가적인 작업 단계가 필요하다. 특히, 활성 땜납 공정에서, 활성 땜납 공정에 사용되는 온도는 바이어를 형성하는데 사용될 수 있다는 것을 이해해야 한다. 특히, 페이스트가 활성 땜납 재료를 포함한다. 활성 땜납 재료는 금속화 및 캐리어 층 사이에 접합을 형성하도록 사용될 수 있는데, 또 다른 땜납 재료, 가령, 유리로 충진된 브레이징 합금(brazing 합금), 특히, AgCu계 합금이 사용될 수도 있다. DCB 공정에 의해 금속화가 연결되면, 용융 범위가 DCB 공정에서 사용하도록 제공되는 온도 이하에 있는 페이스트가 사용되는 것이 바람직하다.
특히, 캐리어 층은 Al2O3, Si3N4, AlN 또는 HPSX 세라믹(즉 x% 함량의 ZrO2를 포함하는 Al2O3 매트릭스(matrix), 예를 들어 9% ZrO2을 가진 Al2O3 세라믹 = HPS9 또는 25% ZrO2을 가진 Al2O3 = HPS25)을 가지도록 제공된다. 바람직하게는, 캐리어 층은 금속화가 제공될 수 있는 캐리어 하측면과 캐리어 상측면을 가진다. 캐리어 하측면과 캐리어 상측면 사이의 거리, 즉 캐리어 층의 두께는, 예를 들어, 30 μm 내지 3 mm 사이의 값을 가진다. 금속화는, 예를 들어, 구리, 구리 합금, 몰리브덴(Mo), 텅스텐(W), 복합재 또는 이와 비슷한 재료로 제조되며, 30 μm 내지 3 mm 사이의 두께를 가진다. 컨덕터 트랙(conductor track) 또는 연결 영역들을 배열하기 위하여, 캐리어 층에 제공된 금속화들은 접합 공정 이전 및/또는 이후에 적어도 부분적으로 형성되는데, 예를 들어, 서로 금속화의 개별 영역들을 절연하기 위하여 식각된다(etched away).
바람직하게는, 통로 리세스는 통로 보어(passage bore)인데, 이러한 통로 리세스는, 소결된(sintered) 세라믹의 경우, 기계적으로 및/또는 광학적으로, 예를 들어, 레이저 광에 의해, 캐리어 층 내에 삽입된다.
"DCB 공정"(Direct Copper Bond Technology)은, 표면에서, 반응 가스, 바람직하게는, 산소와 금속의 화합물을 포함하는 층 또는 코팅(용융층)을 가진 구리 포일(foil) 또는 금속 또는 구리 쉬트(sheet) 또는 금속을 이용하여, 예를 들어, 금속화 또는 금속 쉬트(metal sheet)(예컨대, 구리 쉬트 또는 포일)을 서로 결합하거나 및/또는 세라믹 또는 세라믹 층과 결합하도록 사용되는 공정이다. 예를 들어 US-PS 37 44 120호 또는 DE-PS 23 19 854호에 기술된 상기 공정에서, 이러한 층 또는 코팅(용융층)은 금속(예컨대, 구리)의 용융 온도 이하의 용융 온도를 가진 공융 혼합물(eutectic mixture)을 형성하며, 세라믹에 포일을 제공함으로써, 그리고, 모든 층들을 가열시킴으로써, 즉 산소층 또는 용융층 영역에서만 구리 또는 금속을 용융시킴으로써, 서로 결합될 수 있다.
특히, DCB 공정은 다음의 공정 단계들을 포함하는데, 이러한 공정 단계들은:
구리 포일을 산화시켜 균일한 구리 산화층을 형성하는 단계;
세라믹 층에 구리 포일을 배열하는 단계;
약 1065℃ 내지 1083℃ 사이, 가령, 예컨대, 약 1071℃의 공정 온도로 복합재를 가열시키는 단계;
온도를 실온까지 떨어뜨리는 단계이다.
금속화 또는 금속 포일, 특히, 구리층 또는 구리 포일을 세라믹 재료와 결합하기 위한 활성 브레이징 공정(active brazing process)은 특히 금속-세라믹 기판을 제조하기 위해 사용되는 공정으로 이해하면 된다. 금속 포일, 예를 들어, 구리 포일과 세라믹 기판, 예를 들어, 알루미늄 니트라이드 세라믹 기판 사이의 연결은, 활성 금속, 및 주 구성요소, 가령, 구리, 은 및/또는 금을 함유하는 브레이징 합금(brazing alloy)을 사용하여, 약 650-1000℃ 사이의 온도에서 수행된다. 이러한 활성 금속은 예를 들어, Hf, Ti, Zr, Nb, Ce 그룹 중 하나 이상의 요소로서, 화학 반응에 의해 세라믹과 땜납 사이에 접합을 형성하며, 금속과 땜납 사이의 접합은 금속성의 브레이징 접합(metallic brazing bond)이다.
본 발명의 추가적인 실시예에 따르면, 상기 방법에 의해, 바이어의 특정 전기 저항(electrical resistance)이 설정된다(set). 예를 들어, 전기 저항은 관통 홀(through hole)의 충진 레벨(fill level) 및/또는 통로 리세스의 크기에 의해 설정된다. 이에 따라, 표적 방식의(targeted) 전기 저항을 구현할 수 있다. 특히, 통로 리세스의 충진 레벨 및/또는 크기는, 최종 캐리어 층에 형성되는 열기계 응력(thermomechanical stress)의 가능성을 줄이기 위하여, 한편으로는 캐리어 층 및 다른 한편으로는 통로 리세스를 형성하는 충진 또는 코팅의 각각의 팽창계수에 적합하게 선택될 수 있다.
본 발명의 추가적인 실시예에서, 연결 공정의 하나 이상의 공정 변수들을 설정함으로써, 바이어의 전기 저항이 설정된다. 이에 따라, 바이어의 전기 저항은 추가적으로 노력을 들이지 않고도 조절될 수 있다. 예를 들어, 접합 공정 동안 페이스트가 경화(curing)되면, 통로 리세스 내의 필러 금속(filler metal)의 벽 두께 또는 통로 리세스의 전기적으로 유효한 충진 레벨을 변경시킨다. 바람직하게는, 상기 목적을 위해, 세라믹 분말(ceramic powder) 또는 유리 땜납(glass solder)으로 충진되거나 포함하는 페이스트가 사용되는데, 유리 땜납 또는 세라믹 분말은 접합 공정에서 비-전도성 재료의 매트릭스(matrix)를 나타낸다.
통로 리세스의 내측면은 페이스트로 덮히고(cover), 통로 리세스는 적어도 부분적으로, 바람직하게는 완전히 충진된다. 통로 리세스의 내부를 코팅하거나 덮음으로써, 페이스트는 상기 방법에 따라 페이스트가 통로 리세스를 형성하는 영역에 제공되는 것이 바람직하다. 페이스트가 통로 리세스의 내부의 일부분 만을 덮는 것도 고려해 볼 수 있다. 추후에 캐리어의 하측면과 캐리어의 상측면 사이에 전기 전도 연결을 제공할 수 있도록 하기 위하여, 페이스트는 캐리어의 상측면으로부터 캐리어의 하측면에 연속적으로 연장된다. 바람직하게는, 통로 리세스는 페이스트로 완전히 충진되거나 에지(edge)에서 부분적으로 충진된다. 이에 따라, 바이어는 가능한 최대한 안정적이 된다. 또한, 페이스트로 완전히 충진되는 것은, 금속 블록(metal block)이 통로 리세스에 삽입되어 바이어를 형성하는 공정보다 더 간단하다. 관통 홀의 충진 레벨은 상기 연결 방법에 의해, 특히, 연결 방법의 선택된 변수들에 의해, 통로 리세스를 충진하고 난 바로 뒤 또는 충진 단계 동안의 충진 레벨에 비해, 최종 상태에서 줄어든다. 특히, 바이어 내에 포함된 공동(cavity)이, 접합 공정 동안, 형성된다. 특히, 충진 레벨은, 접합 공정 후에, 바람직하게는 20% 내지 100% 사이, 보다 바람직하게는 40% 내지 100% 사이, 그리고, 특히 바람직하게는 60% 내지 100% 사이의 값을 가진다. 통상의 기술자라면, 충진 레벨(filling degree)이 충진되지 않은 통로 리세스의 총 체적과 재료로 충진된 체적 분율 사이의 비율인 것을 이해할 것이다. 충진되지 않은 통로 리세스는 캐리어 층에 의해 제한되고 캐리어의 하측면 및/또는 상측면과 수평으로(flush) 끝을 이룬다(end).
본 발명의 추가적인 실시예에 따르면, 통로 리세스는 일정 코팅 두께를 가진 통로 리세스의 내측면의 코팅으로서 형성되며, 접합 공정을 결정하는 변수들은 특정 코팅 두께가 얻어지도록 설정된다. 통로 리세스의 내부에 제공된 주어진 양의 페이스트를 위하여, 예를 들어, 수용자(recipient) 내의 공정 압력(process pressure)은 통로 리세스에 공동을 형성하기 위해 결정적인 요인이다. 바이어의 완전한 충진을 위하여, 가능한 최대한 낮은 압력, 바람직하게는 1mbar 이하, 보다 바람직하게는 10-2 mbar 이하, 그리고, 특히 바람직하게는 10-4 mbar 이하의 압력이 요구된다. 하지만, 페이스트로 완전하게 충진되지는 않은 통로 리세스에 의해 공동을 구현하기 위하여, 공정 압력 외에도, 용융된 페이스트 구성요소들이 금속화 내부로 확산(diffusion)되는 것을 방지하기 위해, 공정에 따른 접합 공정의 페이스트 구성요소의 최소 체류 시간(minimum residence time)이 요구되는데, 이 최소 체류 시간은 60분 미만, 바람직하게는 30분 미만, 특히 바람직하게는 10분 미만의 용융 범위에 있다. 땜납(활성 땜납 혹은 CuO)이 긴 시간 주기 동안 용융 상태로 유지되면, 특히, 10분 이상 동안 유지되면, 낮은 용융점을 가진 첨가물질이 금속화 내부로 확산되어, 시간이 증가되고 그에 따라 통로 리세스를 형성하는 금속 체적(metallic volume)이 줄어들 것이다. 바이어의 전기 저항은 코팅 두께에 의해 조절되는 것이 바람직하다. 특히, 통로 리세스의 내부에 형성된 직경에 대한 코팅 두께의 비율은 0.05 내지 0.5 사이, 바람직하게는 0.1 내지 0.45 사이, 및 특히 바람직하게는 0.15 내지 0.35 사이의 값을 가진다.
본 발명의 추가적인 실시예에서, 첨가 재료(additional material), 특히, 페이스트의 용융 온도를 낮추는 첨가 재료를 가진 페이스트가 사용된다. 이에 따라, 페이스트는 접합 공정이 발생하는 온도에서 용융되며 그 후 경화되어 통로 리세스를 형성한다. 바람직하게는, 활성 땜납 공정에 사용되는 활성 땜납은 구리와 은의 공융 혼합물에 따르는데, 공융 혼합물의 용융 온도는 실질적으로 780℃이고, 은이 72중량%이고 구리가 28중량%의 조성을 가진다. 바람직하게는, 활성 금속, 가령, Ti, Zr 및/또는 Hf가 활성 땜납에 첨가된다.
바람직하게는, 첨가 재료는, 바람직하게는, 0.1 내지 20중량% 사이의 농도, 보다 바람직하게는 0.25 내지 15중량% 사이의 농도, 그리고 특히 바람직하게는 0.5 내지 10중량% 사이의 농도의, 인듐, 주석 및/또는 갈륨을 포함한다. 상기와 같이 농도들을 조절함으로써, 활성 땜납의 흐름 특성(flow properties)이 바람직한 영향을 끼칠 수 있다. 특히, 통로 리세스를 형성하거나 통로 리세스를 충진할 때에는, 흐름 거동(flow behaviour)에 대해, 0.5 내지 10중량% 사이의 농도가 바람직한 것으로 밝혀졌다.
본 발명의 추가적인 실시예에서, 페이스트는, 인쇄 공정, 특히, 3차원 인쇄 공정, 및/또는 스크린 인쇄 공정 및/또는 스텐실(stencil) 인쇄 공정에 의해 제공된다. 충진 동안, 특히, 스크린 인쇄 공정에 의한 충진 동안, 폐쇄층(closure layer)이 제공되는 것도 고려해 볼 수 있는데, 폐쇄층은 한 쪽으로 개방되는 것을 제한하고 충진 동안 페이스트가 배출되는 것을 방지한다. 바람직하게는, 통로 리세스는 다공성 재료(porous material) 또는 비-다공성 재료로 형성된다. 다공성 재료를 사용하면, 페이스트를 통로 내부로 끌어당기기 위해 진공(vacuum)이 제공될 수 있다. 또한, 폐쇄층은 금속화와 바이어들 사이에 연결을 용이하게 하기 위하여 캐리어의 하측면 및/또는 상측면으로부터 이격되어 배열될(spaced) 수 있는 것도 고려해 볼 수 있다.
본 발명의 추가적인 실시예에 따르면, 통로 리세스는, 0.01 mm 내지 5 mm 사이, 바람직하게는 0.03 mm 내지 2.5 mm 사이, 보다 바람직하게는 0.05 mm 내지 2 mm 사이의 직경을 가진다. 특히, 0.05 내지 2.5 mm 사이의 직경을 가진 통로 리세스에 대해, 전기 저항, 전도성 및 열 충격 저항성(thermal shock resistance)에 관한 캐리어 층을 위한 요건들이 보장된다.
특히, 통로 리세스는 페이스트로 부분적으로, 그리고, 특히, 오직 부분적으로만 충진되는데, 통로 리세스는 접합 공정 전에 바람직하게는 20% 내지 90% 사이, 보다 바람직하게는 40% 내지 80% 사이, 그리고, 특히 바람직하게는 60% 내지 75% 사이로 충진된다. 놀랍게도, 통로 리세스를 부분적으로 충진해도, 제작된 바이어에 의해, 공정이 안정적인 전기 전도 연결을 구현하기에 충분한 것으로 밝혀졌다. 바람직하게는, 통로 리세스는 스크린 인쇄 공정 및/또는 3차원 인쇄 공정으로 오직 부분적으로만 충진된다. 부분 충진의 경우, 통로 리세스의 내부가 덮히는 것이 바람직하다. 이에 따라, 연결 공정에 따라 페이스트에 의해 전기 전도 연결이 제공될 수 있다. 예를 들어, 내부는 특정적으로 덮히거나 코팅되며, 혹은 접합 공정 동안에 내부에 약간 액체 상태의 페이스트가 제공된다. 이를 위해, 캐리어 층은, 예를 들어, 경사질 수도 있다(inclined). 또한, 통로 리세스는 시작부에서 완전히 충진될 것이며, 그 뒤, 접합 공정 전에, 페이스트의 일부분이 통로 리세스로부터 제거되는 것도 고려해 볼 수 있다.
본 발명의 추가적인 실시예에서, 통로 리세스는 접합 공정에 따라 전기 전도성 재료로 부분적으로 충진되며, 통로 리세스는 접합 공정 전에 바람직하게는 20% 내지 80% 사이, 보다 바람직하게는 40% 내지 75% 사이, 그리고, 특히 바람직하게는 60% 내지 70% 사이로 충진된다. 예를 들어, 전도성 재료는 금속, 특히, 구리이다. 특히, 접합 공정 동안 충진 레벨을 줄이도록 제공된다. 달리 말하면, 통로 리세스에 매립된(embedded) 페이스트의 일부분은 접합 공정 동안 증발된다. 페이스트 또는 페이스트의 조성 및/또는 접합 공정은, 충진 레벨이 특정 수준으로 감소될 수 있으며, 그에 따라 바이어의 전도성이 제한되도록 구성된다.
바람직하게는, 통로 리세스는 원뿔 형태로 구성된다. 원뿔 형태는 페이스트가 캐리어 층으로부터 통로 리세스 내로 흐르는 것을 지지하며, 예를 들어, 통로 리세스의 경사 정도는 접합 공정 동안 충진을 조절하도록 사용될 수 있다.
본 발명의 추가적인 실시예에서, 페이스트는 통로 리세스의 에지(edge)에 배열된 페이스트가, 접합 공정 동안, 캐리어 층으로부터 통로 리세스 내로 흐르도록 캐리어 층에 배열되거나 및/또는, 페이스트는 스크린 인쇄 공정에 의해 통로 리세스에 배열된다. 예를 들어, 통로 리세스는 페이스트가 접합 공정 동안 접착 효과(adhesion effect)에 의해 통로 리세스 내로 끌어당겨지거나 도달하도록 크기가 결정될 수 있다. 캐리어 층의 움직임(movement)은 페이스트를 지지하거나 페이스트가 내부로 흐를 수 있게 한다.
바람직하게는, 총 페이스트에 대한 페이스트 내에 함유된 전기 전도성 재료의 함량은 0.2 내지 0.8 사이, 바람직하게는 0.35 내지 0.75 사이, 보다 바람직하게는 0.4 내지 0.6 사이의 값을 가진다. 이에 따라, 통로 리세스의 충진 레벨과 전기 전도성은 표적 방식으로(targeted) 영향을 받을 수 있다.
본 발명의 또 다른 목적은, 특히, 위에서 기술된 방법에 의해 형성된 바이어를 가진 캐리어 층에 관한 것으로서, 상기 캐리어 층은:
세라믹 지지 층, 및
상기 캐리어 층에 형성된 통로 리세스를 포함하되,
통로 리세스는, 바람직하게는 20% 내지 100% 사이, 보다 바람직하게는 40% 내지 100% 사이, 그리고, 특히 바람직하게는 60% 내지 100% 사이로, 전기 전도성을 지닌 금속으로 적어도 부분적으로 충진된다.
본 발명에 따른, 세라믹으로 제조된 캐리어 층에 바이어를 형성하는 방법에 기술된 모든 특징들과 그 이점들은, 본 발명에 따른 캐리어 층에도 똑같이 적용될 수 있으며, 그 반대도 마찬가지이다.
본 발명의 추가적인 이점들과 특징들은, 이제, 첨부도면들을 참조하여 본 발명의 바람직한 실시예들을 기술한 하기 내용으로부터 상세하게 기술될 것이다. 개별 실시예의 개별 특징들은 서로 결합될 수 있다.
도면에서:
도 1a-1d는 본 발명의 한 대표 실시예에 따라 세라믹 재료로 제조된 캐리어 층에 바이어를 형성하기 위한 방법을 도시한 도면.
도 2는 본 발명의 한 대표 실시예에 따른 바이어를 가진 캐리어 층의 상부도.
도 1a 내지 1d는 본 발명의 대표 실시예에 따라 세라믹으로 제조된 캐리어 층(1)에 바이어(3')를 형성하기 위한 방법을 도시한 도면이다. 이는, 전기 또는 전자 구성요소를 위한 캐리어로서 구성되고 특정 분야에서 사용하기 위한 세라믹-함유 캐리어 층(1)이다. 개별 전기 또는 전자 구성요소들의 전기 전도 연결을 위하여, 특히, 컨덕터 트랙을 캐리어 상측면(11)에 배열하기 위해 금속화(metallization)가 제공된다. 캐리어 층(1)을 최적으로 사용하고 유도 효과(induction effect)를 줄이기 위하여, 캐리어 상측면(11)에 금속화를 제공하고 캐리어 상측면(11)의 맞은편에 위치된 캐리어 하측면(12)에 금속화를 제공하는 것이 바람직하다. 캐리어 상측면(11) 상의 금속화(5)를 캐리어 하측면(12) 상의 금속화와 연결하기 위하여, 바이어(3')가 제공되는 것이 바람직하다. 통로 리세스(3')를 형성하기 위하여, 통로 리세스(2), 특히 통로 리세스가, 도 1b에 도시된 것과 같이, 세라믹을 포함하는 캐리어 층(1)에 삽입되는 것이 바람직하다. 통로 리세스는 D2의 직경을 가진다. 그 뒤, 페이스트(3)는 통로 리세스(2) 내에 삽입된다(도 1c 참조). 페이스트(3)는 활성 땜납 재료 및/또는 구리를 포함하는 페이스트인 것이 바람직하다. 페이스트(3)는, 적어도 부분적으로, 바람직하게는 완전히 통로 리세스(2)의 내측면(9)을 덮는다.
또한, 활성 땜납(4)을 이용하는 활성 땜납 공정에 의해 캐리어 하측면(12)과 캐리어 상측면(11)에 금속화가 제공된다. 바이어(3')는 접합 공정의 프레임워크 내에서 활성 땜납 공정에 의해 페이스트(3)로부터 통로 리세스(2)에 형성된다. 이에 따라, 한 방법 단계에서, 금속화(5)의 접합 공정과 함께 바이어(3')를 구현할 수 있게 된다. 바람직하게는, 바이어(3')는 일정 코팅 두께(D1)로 코팅에 의해 통로 리세스의 내측면(9)에 형성된다. 특히, 종료 상태에서, 코팅이 없는 코어 영역(7)과 내측면(9)에 결부된 코팅은 통로 리세스(2)에 배열된다. 바람직하게는, 코팅이 없는 코어 영역(7)과 코팅에 결부된 체적비(volume ratio)는 바이어(3')의 전기 전도성을 표적 방식으로(targeted) 조절하도록 사용될 수 있다. 또한, 코팅이 없는 코어 영역(7)에 걸쳐 연장되는, 특히, 코팅이 없는 코어 영역을 완전히 덮는 금속화(5)가 제공되는 것이 바람직하다.
도 2는, 본 발명의 대표 실시예에 따라, 바이어(3')를 가진 캐리어 층(1)을 절단하여 도시한 횡단면 또는 캐리어 층(1) 상에서 도시한 상부도이다. 상기 상부도는 코팅이 없는 코어 영역(7)을 둘러싸는 통로 리세스(2)의 내측면(9)에 배열된 코팅을 보여준다. 코팅이 없는 코어 영역(7)은 일정 반경을 가지는 것이 바람직한데, 통로 개구(2)의 내측 반경에 대한 코팅이 없는 코어 영역(7)의 반경비(radius ratio)는 0.2 내지 0.9 사이, 바람직하게는 0.4 내지 0.8 사이, 그리고, 특히 바람직하게는 0.5 내지 0.7 사이의 값을 갖는다.
1 : 캐리어 층 2 : 통로 리세스
3 : 페이스트 3' : 바이어
4 : 활성 땜납 5 : 금속화
7 : 코어 영역 9 : 내측면
11 : 캐리어 상측면 12 : 캐리어 하측면
D1 : 코팅 두께 D2 : 직경

Claims (15)

  1. 세라믹으로 제조된 캐리어 층(1)에 바이어를 형성하는 방법에 있어서, 상기 방법은:
    캐리어 층(1)을 제공하는 단계,
    캐리어 층(1)에 통로 리세스(2)를 형성하는 단계,
    페이스트(3)로 통로 리세스(2)를 적어도 부분적으로 충진하는 단계, 및
    캐리어 층(1)에 금속화(5)를 접합하기 위하여, 접합 공정, 특히 활성 땜납 공정 또는 DCB(Direct Copper Bonding) 공정을 수행하는 단계를 포함하며,
    접합 공정이 수행될 때, 바이어(3')가 페이스트(3)로부터 통로 리세스(2)에 형성되는 것을 특징으로 하는 세라믹으로 제조된 캐리어 층(1)에 바이어를 형성하는 방법.
  2. 제1항에 있어서, 상기 방법에 의해, 바이어(3')의 특정 전기 저항이 설정되는 것을 특징으로 하는 세라믹으로 제조된 캐리어 층(1)에 바이어를 형성하는 방법.
  3. 제1항 또는 제2항에 있어서, 접합 공정의 하나 이상의 공정 변수들을 설정함으로써, 바이어(3')의 전기 저항이 설정되는 것을 특징으로 하는 세라믹으로 제조된 캐리어 층(1)에 바이어를 형성하는 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 통로 리세스(2)의 내측면(9)은 페이스트(3)로 덮히고, 통로 리세스(2)는 적어도 부분적으로, 바람직하게는 완전히 충진되는 것을 특징으로 하는 세라믹으로 제조된 캐리어 층(1)에 바이어를 형성하는 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 바이어(3')는 일정 코팅 두께(D1)를 가진 바이어(2)의 내측면(9)의 코팅으로서 형성되며, 접합 공정은 특정 코팅 두께가 얻어지도록 구성되는 것을 특징으로 하는 세라믹으로 제조된 캐리어 층(1)에 바이어를 형성하는 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 첨가 재료, 특히, 페이스트의 용융 온도를 낮추는 첨가 재료를 가진 페이스트(2)가 사용되는 것을 특징으로 하는 세라믹으로 제조된 캐리어 층(1)에 바이어를 형성하는 방법.
  7. 제6항에 있어서, 첨가 재료는, 바람직하게는, 0.1 내지 20중량% 사이의 농도, 보다 바람직하게는 0.25 내지 15중량% 사이의 농도, 그리고 가장 바람직하게는 0.5 내지 10중량% 사이의 농도의, 인듐, 주석 및/또는 갈륨을 포함하는 것을 특징으로 하는 세라믹으로 제조된 캐리어 층(1)에 바이어를 형성하는 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 페이스트(3)의 금속 구성요소들은, 인쇄 공정, 특히, 3차원 인쇄 공정, 및/또는 스크린 인쇄 공정 및/또는 스텐실 인쇄 공정에 의해 제공되는 것을 특징으로 하는 세라믹으로 제조된 캐리어 층(1)에 바이어를 형성하는 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 통로 리세스(2)는, 0.01 mm 내지 5 mm 사이, 바람직하게는 0.03 mm 내지 2.5 mm 사이, 보다 바람직하게는 0.05 mm 내지 2 mm 사이의 직경(D2) 또는 그에 상응하는 횡단면적을 가지는 것을 특징으로 하는 세라믹으로 제조된 캐리어 층(1)에 바이어를 형성하는 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 통로 리세스(2)는 페이스트(3)로 부분적으로 충진되는데, 통로 리세스는 접합 공정 전에 바람직하게는 20% 내지 90% 사이, 보다 바람직하게는 40% 내지 80% 사이, 그리고, 가장 바람직하게는 60% 내지 75% 사이로 충진되는 것을 특징으로 하는 세라믹으로 제조된 캐리어 층(1)에 바이어를 형성하는 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 통로 리세스(2)는 접합 공정 후에 전기 전도성 재료로 부분적으로 충진되며, 통로 리세스(2)는 접합 공정 전에 바람직하게는 20% 내지 80% 사이, 보다 바람직하게는 40% 내지 75% 사이, 그리고, 가장 바람직하게는 60% 내지 70% 사이로 충진되는 것을 특징으로 하는 세라믹으로 제조된 캐리어 층(1)에 바이어를 형성하는 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 통로 리세스(2)는 원뿔 형태로 구성되는 것을 특징으로 하는 세라믹으로 제조된 캐리어 층(1)에 바이어를 형성하는 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    페이스트(3)는 통로 리세스(2)의 에지에 배열된 페이스트가, 접합 공정 동안, 캐리어 층(1)으로부터 통로 리세스(2) 내로 흐르도록 캐리어 층(1)에 배열되거나 및/또는,
    페이스트(3)는 스크린 인쇄 공정에 의해 통로 리세스(2)에 배열되는 것을 특징으로 하는 세라믹으로 제조된 캐리어 층(1)에 바이어를 형성하는 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서, 총 페이스트(3)에 대한 페이스트(3) 내에 함유된 전기 전도성 재료의 함량은 0.2 내지 0.8 사이, 바람직하게는 0.35 내지 0.75 사이, 보다 바람직하게는 0.4 내지 0.6 사이의 값을 가지는 것을 특징으로 하는 세라믹으로 제조된 캐리어 층(1)에 바이어를 형성하는 방법.
  15. 특히, 제1항 내지 제14항 중 어느 한 항에 따른 방법에 의해 형성된 바이어를 가진 캐리어 층(1)에 있어서, 상기 캐리어 층(1)은:
    세라믹 지지 층, 및
    캐리어 층(1)에 형성된 통로 리세스(2)를 포함하되,
    통로 리세스(2)는, 바람직하게는 20% 내지 100% 사이, 보다 바람직하게는 40% 내지 100% 사이, 그리고, 가장 바람직하게는 60% 내지 100% 사이로, 전기 전도성을 지닌 금속으로 적어도 부분적으로 충진되는 것을 특징으로 하는 바이어를 가진 캐리어 층(1).
KR1020197037531A 2017-07-04 2018-07-04 세라믹으로 제조된 캐리어 층에 바이어를 형성하는 방법 및 이러한 바이어를 가진 캐리어 층 KR20200021934A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017114891.4 2017-07-04
DE102017114891.4A DE102017114891A1 (de) 2017-07-04 2017-07-04 Verfahren zur Herstellung einer Durchkontaktierung in einer aus einer Keramik gefertigten Trägerschicht und Trägerschicht mit Durchkontaktierung
PCT/EP2018/068022 WO2019008004A1 (de) 2017-07-04 2018-07-04 Verfahren zur herstellung einer durchkontaktierung in einer aus einer keramik gefertigten trägerschicht und trägerschicht mit durchkontaktierung

Publications (1)

Publication Number Publication Date
KR20200021934A true KR20200021934A (ko) 2020-03-02

Family

ID=62846188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197037531A KR20200021934A (ko) 2017-07-04 2018-07-04 세라믹으로 제조된 캐리어 층에 바이어를 형성하는 방법 및 이러한 바이어를 가진 캐리어 층

Country Status (8)

Country Link
US (1) US20230137460A1 (ko)
EP (1) EP3649834B1 (ko)
JP (1) JP2020532094A (ko)
KR (1) KR20200021934A (ko)
CN (1) CN110870394B (ko)
DE (2) DE102017114891A1 (ko)
HU (1) HUE056043T2 (ko)
WO (1) WO2019008004A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022104156A1 (de) * 2022-02-22 2023-08-24 Rogers Germany Gmbh Metall-Keramik-Substrat und Verfahren zur Herstellung eines Metall-Keramik-Substrats

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3744120A (en) 1972-04-20 1973-07-10 Gen Electric Direct bonding of metals with a metal-gas eutectic
US3766634A (en) 1972-04-20 1973-10-23 Gen Electric Method of direct bonding metals to non-metallic substrates
JPH04331781A (ja) * 1990-11-29 1992-11-19 Nippon Carbide Ind Co Inc セラミックス複合体
DE4103294C2 (de) * 1991-02-04 2000-12-28 Altan Akyuerek Verfahren zum Herstellen von keramischen Leiterplatten mit Durchkontaktierungen
JPH0613726A (ja) * 1992-06-26 1994-01-21 Toshiba Corp セラミックス回路基板
JPH08250855A (ja) * 1995-03-14 1996-09-27 Alps Electric Co Ltd 印刷マスク、スルーホール内面印刷方法、及び印刷基板
US5774336A (en) * 1996-02-20 1998-06-30 Heat Technology, Inc. High-terminal conductivity circuit board
DE19753149C2 (de) 1997-11-12 1999-09-30 Curamik Electronics Gmbh Verfahren zum Herstellen eines Keramik-Metall-Substrates
DE19930190C2 (de) * 1999-06-30 2001-12-13 Infineon Technologies Ag Lötmittel zur Verwendung bei Diffusionslötprozessen
KR20070101408A (ko) * 1999-09-02 2007-10-16 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
DE19945794C2 (de) 1999-09-15 2002-12-19 Curamik Electronics Gmbh Verfahren zum Herstellen einer Metall-Keramik-Leiterplatte mit DurchKontaktierungen
JP2001094223A (ja) * 1999-09-20 2001-04-06 Kyocera Corp セラミック回路基板
US6607780B1 (en) * 2000-05-25 2003-08-19 International Business Machines Corporation Process of forming a ceramic structure using a support sheet
JP3830372B2 (ja) * 2001-10-30 2006-10-04 京セラ株式会社 セラミック回路基板
JP2003324167A (ja) * 2002-02-26 2003-11-14 Kyocera Corp セラミック回路基板
JP2004299970A (ja) * 2003-03-31 2004-10-28 Mitsuboshi Belting Ltd 銅メタライズ窒化アルミニウム基板及びその製造方法
EP1478216A1 (de) * 2003-05-14 2004-11-17 A.B. Mikroelektronik Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Trägerplatte für elektrische Schaltungen
US7202154B2 (en) * 2004-01-05 2007-04-10 International Business Machines Corporation Suspension for filling via holes in silicon and method for making the same
JP2006066752A (ja) * 2004-08-30 2006-03-09 Kyocera Corp セラミック回路基板
DE102006060634A1 (de) * 2006-12-21 2008-06-26 Robert Bosch Gmbh Verfahren zur Herstellung eines elektrischen Widerstands auf einem Substrat
US20090083977A1 (en) * 2007-09-28 2009-04-02 Andre Hanke Method for Filling Via Holes in Semiconductor Substrates
JP4917668B1 (ja) * 2010-12-29 2012-04-18 パナソニック株式会社 多層配線基板、多層配線基板の製造方法
CN103891421B (zh) * 2011-11-03 2018-06-22 陶瓷技术有限责任公司 具有铜结构的AlN印制电路板及其制备方法
EP2796018A4 (en) * 2011-12-21 2015-08-12 Satinderpall S Pannu METHOD FOR PRODUCING ELECTRICAL FEEDING BY EXTRUDED METAL DELIVERIES
JP2013153051A (ja) * 2012-01-25 2013-08-08 Tokuyama Corp メタライズドセラミックスビア基板及びその製造方法
US10086587B2 (en) * 2015-01-14 2018-10-02 GM Global Technology Operations LLC Sandwich structures including a polymeric/electrically non-conducting core for weldability
JP2017010981A (ja) * 2015-06-17 2017-01-12 日本特殊陶業株式会社 配線基板の製造方法
JP6713890B2 (ja) * 2015-09-19 2020-06-24 日本特殊陶業株式会社 配線基板およびその製造方法
JP2017168548A (ja) * 2016-03-15 2017-09-21 ソニー株式会社 ガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板
TWI826965B (zh) * 2016-06-03 2023-12-21 日商大日本印刷股份有限公司 貫通電極基板及其製造方法、以及安裝基板
EP3301082A1 (en) * 2016-09-30 2018-04-04 Infineon Technologies AG Method for producing a metal-ceramic substrate, and a metal-ceramic substrate
US20180254239A1 (en) * 2017-03-01 2018-09-06 Globalfoundries Inc. FORMING METAL CAP LAYER OVER THROUGH-GLASS-VIAS (TGVs)
US10211137B2 (en) * 2017-06-08 2019-02-19 Advanced Semiconductor Engineering, Inc. Semiconductor device package

Also Published As

Publication number Publication date
DE102017114891A1 (de) 2019-01-10
DE202018006382U1 (de) 2020-03-18
CN110870394A (zh) 2020-03-06
JP2020532094A (ja) 2020-11-05
CN110870394B (zh) 2024-01-16
US20230137460A1 (en) 2023-05-04
EP3649834A1 (de) 2020-05-13
WO2019008004A1 (de) 2019-01-10
EP3649834B1 (de) 2021-07-14
HUE056043T2 (hu) 2022-01-28

Similar Documents

Publication Publication Date Title
US7240429B2 (en) Manufacturing method for a printed circuit board
JP6803369B2 (ja) 電子回路用の基板およびその製造方法
US20030006069A1 (en) Conductive bond, multilayer printed circuit board, and method for making the multilayer printed circuit board
US10759714B2 (en) Method for producing a metal-ceramic substrate
JP6891849B2 (ja) 電子モジュールおよび電子モジュールの製造方法
KR20200021934A (ko) 세라믹으로 제조된 캐리어 층에 바이어를 형성하는 방법 및 이러한 바이어를 가진 캐리어 층
US20050285172A1 (en) Methods of forming vias in multilayer substrates
KR20060073452A (ko) 반도체 기판의 제조 방법
DE4103294C2 (de) Verfahren zum Herstellen von keramischen Leiterplatten mit Durchkontaktierungen
US20230144181A1 (en) Ceramic laminated substrate, module, and method of manufacturing ceramic laminated substrate
JP2008218978A (ja) 静電チャックとその製造方法
KR20200063213A (ko) 반제품 금속 제품의 제조 방법, 금속-세라믹 기판 및 금속-세라믹 기판의 제조 방법
JP4646417B2 (ja) セラミック回路基板
WO2024100981A1 (ja) 回路モジュール、及び回路モジュールの実装方法
JPH03240289A (ja) 窒化アルミニウム基板の製造方法
JP6021125B2 (ja) シリコンボードにおけるシリコン貫通配線（ｔｓｖ）の形成
JPH11111766A (ja) 配線基板およびその製造方法
JPH10335526A (ja) 回路基板とその製造方法
JP2006032439A (ja) セラミック積層基板の製造方法
TW202335003A (zh) 電子零件及其製造方法
JP2006066752A (ja) セラミック回路基板
TW201920050A (zh) 連接金屬或金屬混合箔與通孔之厚膜膠媒介陶瓷
JPWO2020022109A1 (ja) 複合基板及び複合基板の製造方法
JPH08236579A (ja) Ｓｉチップとパッケージの接続方法
JPH10308569A (ja) 配線基板とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X601 Decision of rejection after re-examination