CN105206541A - 芯片集成方法 - Google Patents

芯片集成方法 Download PDF

Info

Publication number
CN105206541A
CN105206541A CN201510518341.2A CN201510518341A CN105206541A CN 105206541 A CN105206541 A CN 105206541A CN 201510518341 A CN201510518341 A CN 201510518341A CN 105206541 A CN105206541 A CN 105206541A
Authority
CN
China
Prior art keywords
substrate
tuning fork
chip
ltcc substrate
gyrochip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510518341.2A
Other languages
English (en)
Other versions
CN105206541B (zh
Inventor
张志红
李勇健
林丙涛
徐全吉
杨镓溢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 24 Research Institute
Original Assignee
CETC 24 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 24 Research Institute filed Critical CETC 24 Research Institute
Priority to CN201510518341.2A priority Critical patent/CN105206541B/zh
Publication of CN105206541A publication Critical patent/CN105206541A/zh
Application granted granted Critical
Publication of CN105206541B publication Critical patent/CN105206541B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Gyroscopes (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种芯片集成方法，适用于集成音叉石英陀螺芯片和ASIC芯片，包括：S1，提供一基板，将所述基板制作为含预设规格外形与内腔的LTCC基板；S2，接着在所述ASIC芯片正面制作锡铅共晶焊料凸点；S3，将所述音叉石英陀螺芯片粘接在所述LTCC基板的内腔；S4，焊接所述音叉石英陀螺芯片的电极与所述基板之间的引线；S5，根据锡铅共晶焊料凸点，倒扣焊接所述ASIC芯片与所述LTCC基板。在多层LTCC基板内腔集成音叉石英陀螺芯片、在ASIC芯片正面制作焊料凸点，将其倒扣在集成有音叉石英陀螺芯片的多层LTCC基板上，减小了整个系统的体积，提高了整个系统的集成度，满足了导航系统小型化、高集成度、轻型化的要求，解决了音叉石英陀螺芯片与ASIC芯片难异构集成的问题。

Description

芯片集成方法
技术领域
本发明属于半导体制造领域，特别是涉及一种音叉石英陀螺芯片与ASIC芯片的集成方法，其中，还涉及一种音叉石英陀螺系统的异构集成方法，所述音叉石英陀螺系统应用于惯性组合导航微系统领域。
背景技术
音叉石英陀螺可用于定位、姿态控制和绝对方向测量，被广泛地应用于在军事、汽车、医学和通信领域，尤其在卫星通讯天线、导弹制导、飞机、导弹飞行控制、GPS导航系统等领域有广阔的应用前景。
目前，音叉石英陀螺芯片的基材是石英、ASIC芯片的基材是硅，音叉石英陀螺芯片形状是H形(如图1所示)尺寸为12mm×2.7mm×0.4mm，ASIC芯片的尺寸为6.6mm×6.6mm×0.3mm。
传统的音叉石英陀螺芯片与ASIC芯片集成，通常采用二维集成，即石英陀螺芯片和ASIC芯片采用多芯片组装的方式，表贴在同一基板的表面，导致集成后的整个系统集成度低、体积大；其中，二维集成的整个系统的尺寸为24mm×24mm×3.3mm，集成度只有50％，不能满足体积小、集成度高的要求。然而，采用TSV芯片三维堆叠的方式，又不能实现石英陀螺芯片与ASIC芯片的三维集成。
因此，需要一种新的集成方式，来实现石英陀螺芯片与ASIC芯片集成。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种芯片集成方法，用于解决现有技术中音叉石英陀螺芯片和ASIC芯片难异构集成的技术难题，避免了传统集成方法构建的集成系统体积大、集成度低的问题。
为实现上述目的及其他相关目的，本发明提供一种芯片集成方法，适用于集成音叉石英陀螺芯片和ASIC芯片，所述芯片集成方法至少包括：
S1，提供一基板，将所述基板制作为含预设规格外形与内腔的LTCC基板；
S2，接着在所述ASIC芯片正面制作锡铅共晶焊料凸点；
S3，将所述音叉石英陀螺芯片粘接在所述LTCC基板的内腔；
S4，焊接所述音叉石英陀螺芯片的电极与所述基板之间的引线；
S5，根据锡铅共晶焊料凸点，倒扣焊接所述ASIC芯片与所述LTCC基板。
如上所述，本发明的一种芯片集成方法，具有以下有益效果：
本发明采用了多层LTCC基板内腔集成音叉石英陀螺芯片、在ASIC芯片正面制作焊料凸点，并将其倒扣在集成有音叉石英陀螺芯片的多层LTCC基板上的集成工艺技术，实现了音叉石英陀螺芯片与ASIC芯片的三维异构集成。首先，从根本上解决了音叉石英陀螺芯片与ASIC芯片难异构集成的技术难题；其次，通过该方法不仅提高了整个石英陀螺集成系统的集成度，集成度提高了60％，还减小了整个系统的体积，体积减小了70％。
附图说明
图1显示为本发明实施例中的一种芯片集成方法流程图；
图2显示为本发明实施例中的音叉石英陀螺芯片结构示意图；
图3显示为本发明实施例中的第11层生瓷片冲孔和印刷后的剖面示意图；
图4显示为本发明实施例中的第12至第20层生瓷片冲孔的剖面示意图；
图5显示为本发明实施例中第12至第20层生瓷片填孔后的剖面示意图；
图6显示为本发明实施例中第20层生瓷片表面导带和金焊盘印刷后的剖面示意图；
图7显示为本发明实施例中第20层生瓷片经过叠层、层压、烧结、裁切后的多层LTCC基板剖面示意图；
图8显示为本发明实施例中在图7芯片表面制作焊料凸点后的剖面示意图；
图9显示为本发明实施例中音叉石英陀螺芯片与ASIC芯片集成后的剖面示意图。
元件标号说明：
S1～S5步骤，1、银导带，2、内腔孔，3、金键合区，4、通孔，5、外引出焊盘，6、倒扣焊焊盘，7、内腔，8、衬底粘接区，9、基板，10、ASIC圆片，11、铜导带，12、介质层，13、锡铅共晶焊料球，14、音叉石英陀螺芯片，15、绝缘胶，16、金丝。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图9，需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例1
请参阅图1，为本发明实施例中的一种芯片集成方法的流程图，适用于集成音叉石英陀螺芯片14和ASIC芯片，所述芯片集成方法至少包括：
S1，提供一基板9，将所述基板9制作为含预设规格外形与内腔7的LTCC基板；
其中，ASIC芯片(ApplicationSpecificIntegratedCircuit，特定用途集成电路)一种为专门目的而设计的集成电路，LTCC基板为采用(lowTemperatureCo-firedCeramic，低温共烧陶瓷)技术获得的基板。
所述LTCC基板的预设规格具体为：将所述基板9制作为层数为20层，外形尺寸为16mm×14mm×2mm、内腔7尺寸为13mm×4mm×1mm。
S2，接着在所述ASIC芯片正面制作锡铅共晶焊料凸点；
其中，在所述ASIC芯片正面制作直径为150～180um、高度为120～150um的锡铅共晶焊料凸点。
S3，将所述音叉石英陀螺芯片14粘接在所述LTCC基板的内腔7；
其中，采用绝缘胶15将所述音叉石英陀螺芯片14粘接在所述LTCC基板的内腔7。
S4，焊接所述音叉石英陀螺芯片14的电极与所述基板9之间的引线；
其中，采用金丝16球焊键合设备焊接所述音叉石英陀螺芯片14的电极与所述基板9之间的引线，且金丝16的直径为25um。
S5，根据锡铅共晶焊料凸点，倒扣焊接所述ASIC芯片与所述LTCC基板。
其中，所述根据锡铅共晶焊料凸点，采用倒扣焊设备倒扣焊接所述ASIC芯片与所述基板9。
在本实例中，通过在多层LTCC基板内腔7集成音叉石英陀螺芯片14、并且在ASIC芯片正面制作焊料凸点，将其倒扣在集成有音叉石英陀螺芯片14的多层LTCC基板上，减小了整个系统的体积，提高了整个系统的集成度。
实施例2
请参阅图2至图7，显示为本发明实施例中的音叉石英陀螺芯片14结构示意图和LTCC基板的的结构示意图，其中，在本实施例中，优选的制作厚度为2mm且多层的LTCC基板，其中，每个生瓷片的尺寸为150mm×150mm×0.133mm，每层生瓷片经过压层、烧结后的厚度大概为0.1mm，将20层该生瓷片进行加工；LTCC基板腔体的深度为1mm，从下至上依次叠加第一层至第二十层，将其中第十一层至第二十层的生瓷片进行内腔7处理，制作尺寸为13mm×4mm的内腔7孔2，且其中第一层至第十层的生瓷片，只需叠层处理，制作为LTCC基体材料。
其中，所述LTCC基板的预设规格的制作流程，详述如下：
S1.1，如图3所示，选用尺寸大小为150mm×150mm×0.133mm的生瓷片，将第11层生瓷片进行冲孔处理，形成尺寸为13mm×4mm的内腔7孔2，在所述第11层生瓷片表面进行银导带1浆料的印刷，银导带1的宽度为125μm，厚度为8um，且在80℃下进行银导带1浆料的烘焙处理；
S1.2，将所述第11层生瓷片表面进行金键合区3金浆料的印刷，金键合区3的尺寸为250μm×500μm，且在80℃下进行金浆料的烘焙处理；
S1.3，如图4所示，将第12层至第20层生瓷片制作直径为100μm的通孔4和尺寸为13mm×4mm的内腔7孔2；
S1.4，如图5所示，采用通孔4浆料填充所述通孔4，且在80℃下进行金浆料的烘焙处理；
S1.5，如图6所示，在所述第20层生瓷片表面进行银导带1浆料的印刷，银导带1的宽度为125μm，在80℃下进行银导带1浆料的烘焙处理；
S1.6，对所述第20层生瓷片表面进行外引出焊盘5和倒扣焊焊盘6金浆料的印刷，其中，外引出焊盘5的尺寸为200μm×200μm，倒扣焊焊盘6的尺寸为120μm×120μm，并在80℃下进行金浆料的烘焙处理；
S1.7，如图7所示，从下至上依次将生瓷片从第1层叠加至第20层，堆叠为巴块，采用压层为20Mpa的压力，对所述巴块进行压层处理；
S1.8，根据拼版的版图尺寸对所述巴块进行激光裁切，生成相应的LTCC基板单元；
S1.9，在温度为865℃的烧结炉中，烧结LTCC基板单元24小时，形成预设规格LTCC基板。
实施例3
S1.1，如图3所示，选用尺寸大小为150mm×150mm×0.133mm的生瓷片，将第11层生瓷片进行冲孔处理，形成尺寸为13mm×4mm的内腔7孔2，在所述第11层生瓷片表面进行银导带1浆料的印刷，银导带1的宽度为150μm，厚度为8um，且在85℃下进行银导带1浆料的烘焙处理；
S1.2，将所述第11层生瓷片表面进行金键合区3金浆料的印刷，金键合区3的尺寸为250μm×500μm，且在85℃下进行金浆料的烘焙处理；
S1.3，如图4所示，将第12层至第20层生瓷片制作直径为125μm的通孔4和尺寸为13mm×4mm的内腔7孔2；
S1.4，如图5所示，采用通孔4浆料填充所述通孔4，且在85℃下进行金浆料的烘焙处理；
S1.5，如图6所示，在所述第20层生瓷片表面进行银导带1浆料的印刷，银导带1的宽度为150μm，在85℃下进行银导带1浆料的烘焙处理；
S1.6，对所述第20层生瓷片表面进行外引出焊盘5和倒扣焊焊盘6金浆料的印刷，其中，外引出焊盘5的尺寸为200μm×200μm，倒扣焊焊盘6的尺寸为120μm×120μm，并在85℃下进行金浆料的烘焙处理；
S1.7，如图7所示，从下至上依次将生瓷片从第1层叠加至第20层，堆叠为巴块，采用压层为25Mpa的压力，对所述巴块进行压层处理；
S1.8，根据拼版的版图尺寸对所述巴块进行激光裁切，生成相应的LTCC基板单元；
S1.9，在温度为873℃的烧结炉中，烧结LTCC基板单元24.5小时，形成预设规格LTCC基板。
实施例4
S1.1，如图3所示，选用尺寸大小为150mm×150mm×0.133mm的生瓷片，将第11层生瓷片进行冲孔处理，形成尺寸为13mm×4mm的内腔7孔2，在所述第11层生瓷片表面进行银导带1浆料的印刷，银导带1的宽度为175μm，厚度为10um，且在90℃下进行银导带1浆料的烘焙处理；
S1.2，将所述第11层生瓷片表面进行金键合区3金浆料的印刷，金键合区3的尺寸为250μm×500μm，且在90℃下进行金浆料的烘焙处理；
S1.3，如图4所示，将第12层至第20层生瓷片制作直径为150μm的通孔4和尺寸为13mm×4mm的内腔7孔2；
S1.4，如图5所示，采用通孔4浆料填充所述通孔4，且在90℃下进行金浆料的烘焙处理；
S1.5，如图6所示，在所述第20层生瓷片表面进行银导带1浆料的印刷，银导带1的宽度为175μm，在90℃下进行银导带1浆料的烘焙处理；
S1.6，对所述第20层生瓷片表面进行外引出焊盘5和倒扣焊焊盘6金浆料的印刷，其中，外引出焊盘5的尺寸为200μm×200μm，倒扣焊焊盘6的尺寸为120μm×120μm，并在90℃下进行金浆料的烘焙处理；
S1.7，如图7所示，从下至上依次将生瓷片从第1层叠加至第20层，堆叠为巴块，采用压层为30Mpa的压力，对所述巴块进行压层处理；
S1.8，根据拼版的版图尺寸对所述巴块进行激光裁切，生成相应的LTCC基板单元；
S1.9，在温度为880℃的烧结炉中，烧结LTCC基板单元25小时，形成预设规格LTCC基板。
在本实施例中，通过将生瓷片进行冲孔处理、银导带1浆料印刷、烘培处理，形成基板9层数为20层，外形尺寸为16mm×14mm×2mm、内腔7尺寸为13mm×4mm×1mm的LTCC基板，使得音叉石英陀螺芯片14能够直接粘接在所述LTCC基板的内腔7，极大的减少了所述音叉石英陀螺芯片14与所述基板9焊接的体积。
实施例5
S2.1，将8寸的ASIC圆片10清洗后烘干，在圆片表面采用磁控溅射方法溅射一薄层铝铜，铝铜的厚度为1.2nm；
S2.2，在含有铝铜的圆片表面涂覆负性光刻胶ell-1130，厚度15μm，曝光、显影、光刻、腐蚀铝铜、去胶；
S2.3，将去胶后的圆片表面涂覆介质层12PI，厚度30μm，固化，再涂覆负性光刻胶ell-1150，厚度30μm，曝光、显影、光刻，腐蚀介质层12PI，去胶，露出做凸点和导带的窗口，使凸点窗口为200μm×200μm，导带窗口宽度为100μm；
S2.4，将再次去胶的圆片表面先溅射钛钨，钛钨的厚度为再溅射铜，铜的厚度为涂覆正性光刻胶ep-1040，厚度15μm，曝光、显影、光刻，留出导带窗口，电镀铜，采用甲苯、丙酮、乙醇清洗，烘干，在所述铜上电镀镍，去胶，制备成铜导带11；
S2.5，将电镀去胶后的圆片表面再涂覆正性光刻胶，型号ep-1060，厚度80μm，曝光、显影、光刻，留出凸点窗口，电镀铅锡共晶焊料，去胶；
S2.6，依次腐蚀圆片表面的铜和钛钨；
S2.7，将腐蚀的钛钨、铜的圆片放入回流炉中进行回流，回流温度215℃，回流时间6min，锡铅共晶焊料凸台熔化形成锡铅共晶焊料球13；
S2.8，将回流后的圆片按照芯片版图形状进行晶圆切割，单个芯片的尺寸为6.6mm×6.6mm×0.3mm。
实施例6
S2.1，将8寸的ASIC圆片10清洗后烘干，在圆片表面采用磁控溅射方法溅射一薄层铝铜，铝铜的厚度为1.4nm；
S2.2，在含有铝铜的圆片表面涂覆负性光刻胶ell-1130，厚度18μm，曝光、显影、光刻、腐蚀铝铜、去胶；
S2.3，将去胶后的圆片表面涂覆介质层12PI，厚度33μm，固化，再涂覆负性光刻胶ell-1150，厚度30～35μm，曝光、显影、光刻，腐蚀介质层12PI，去胶，露出做凸点和导带的窗口，使凸点窗口为200μm×200μm，导带窗口宽度为100～110μm；
S2.4，将再次去胶的圆片表面先溅射钛钨，钛钨的厚度为再溅射铜，铜的厚度为涂覆正性光刻胶ep-1040，厚度18μm，曝光、显影、光刻，留出导带窗口，电镀铜，采用甲苯、丙酮、乙醇清洗，烘干，在所述铜上电镀镍，去胶，制备成铜导带11；
S2.5，将电镀去胶后的圆片表面再涂覆正性光刻胶，型号ep-1060，厚度85μm，曝光、显影、光刻，留出凸点窗口，电镀铅锡共晶焊料，去胶；
S2.6，依次腐蚀圆片表面的铜和钛钨；
S2.7，将腐蚀的钛钨、铜的圆片放入回流炉中进行回流，回流温度220℃，回流时间5min，锡铅共晶焊料凸台熔化形成锡铅共晶焊料球13；
S2.8，将回流后的圆片按照芯片版图形状进行晶圆切割，单个芯片的尺寸为6.6mm×6.6mm×0.3mm。
实施例7
S2.1，将8寸的ASIC圆片10清洗后烘干，在圆片表面采用磁控溅射方法溅射一薄层铝铜，铝铜的厚度为1.5nm；
S2.2，在含有铝铜的圆片表面涂覆负性光刻胶ell-1130，厚度20μm，曝光、显影、光刻、腐蚀铝铜、去胶；
S2.3，将去胶后的圆片表面涂覆介质层12PI，厚度35μm，固化，再涂覆负性光刻胶ell-1150，厚度35μm，曝光、显影、光刻，腐蚀介质层12PI，去胶，露出做凸点和导带的窗口，使凸点窗口为200μm×200μm，导带窗口宽度为110μm；
S2.4，将再次去胶的圆片表面先溅射钛钨，钛钨的厚度为再溅射铜，铜的厚度为涂覆正性光刻胶ep-1040，厚度20μm，曝光、显影、光刻，留出导带窗口，电镀铜，采用甲苯、丙酮、乙醇清洗，烘干，在所述铜上电镀镍，去胶，制备成铜导带11；
S2.5，将电镀去胶后的圆片表面再涂覆正性光刻胶，型号ep-1060，厚度90μm，曝光、显影、光刻，留出凸点窗口，电镀铅锡共晶焊料，去胶；
S2.6，依次腐蚀圆片表面的铜和钛钨；
S2.7，将腐蚀的钛钨、铜的圆片放入回流炉中进行回流，回流温度225℃，回流时间4min，锡铅共晶焊料凸台熔化形成锡铅共晶焊料球13；
S2.8，将回流后的圆片按照芯片版图形状进行晶圆切割，单个芯片的尺寸为6.6mm×6.6mm×0.3mm。
在本实施例中，根据芯片版图对应音叉石英陀螺芯片14制作特定尺寸的单个芯片，不仅解决了传统ASIC芯片与音叉石英陀螺芯片14异构难集成的问题，还通过在ASIC芯片表面制作焊料凸点，为实现音叉石英陀螺芯片14与ASIC芯片的三维异构集成提供了成功条件，使得制作的ASIC芯片能够直接倒扣在集成有音叉石英陀螺芯片14的多层LTCC基板上。
实施例8
如图9所示，显示为本发明实施例中音叉石英陀螺芯片14与ASIC芯片集成后的剖面示意图，采用绝缘胶15将所述音叉石英陀螺芯片14粘接在所述LTCC基板的内腔7的步骤，详述如下：
S3.1，采用自动点胶设备在所述LTCC基板内腔7衬底粘接区8，均匀涂覆尺寸为1.5mm×1.5mm、厚度为50～60μm的1730绝缘胶15；
其中，采用自动点胶设备在所述LTCC基板内腔7涂覆的绝缘胶15厚度可以为50um、55um、60um，只要促使该绝缘胶15能够粘接住音叉石英陀螺芯片14即可。
S3.2，采用全自动贴装设备将音叉石英陀螺芯片14的粘接区对准所述LTCC基板粘接区，施加质量为30～40g的压力，形成预粘接；
其中，采用全自动贴装设备向对准粘接区的音叉石英陀螺芯片14，施加质量为30g、35g、40g的压力，形成预粘接。
S3.3，固化预粘接的音叉石英陀螺芯片14的LTCC基板，其中，固化温度为170～180℃，固化时间为3.5～4h；
其中，对预粘接的音叉石英陀螺芯片14的LTCC基板进行固化，固化的温度为170度、175度、180度，与其对应的固化的时间可以为4小时、3.75小时、3.5小时。
S3.4，真空随炉冷却，形成音叉石英陀螺芯片14的贴装。
在本实例中，通过自动点胶设备和全自动贴装设备，实现了音叉石英陀螺芯片14的粘接区与所述LTCC基板粘接区的预粘接，通过固化预粘接，形成音叉石英陀螺芯片14的贴装，极大的减少了整个系统的体积。
实施例9
如图9所示，显示为本发明实施例中音叉石英陀螺芯片14与ASIC芯片集成后的剖面示意图，采用倒扣焊设备倒扣焊接所述ASIC芯片与所述基板9的步骤，详述如下；
S5.1，在所述基板9倒扣焊盘表面涂覆厚度为50～60um的锡铅共晶焊料膏；
其中，所述基板9倒扣焊盘表面涂覆的厚度优选为50um、55um、60um的锡铅共晶焊料膏。
S5.2，采用倒扣焊设备将ASIC芯片焊料凸点与所述基板9倒扣焊盘对准，施加质量为30～40g的压力；
其中，采用倒扣焊设备焊接时，优选施加压力为质量30g、质量35g、质量40g的砝码。
S5.3，将对准后的ASIC芯片与LTCC基板进行回流处理，回流温度为215～225℃，回流时间为4～6min；
其中，在进行回流处理时，回流的温度可优选为225度、220度和215度，与其对应的回流时间可优选为6min、5min与4min。
S5.4，冷却处理ASIC芯片与LTCC基板，倒扣焊接完毕。
在本实施例中，通过倒扣焊设备，直接将ASIC焊接在含有音叉石英陀螺芯片14的基板9上，通过回流焊接处理使得ASIC芯片焊料不会因为焊接不稳而掉落，且整个系统通过倒扣焊设备倒扣焊接，提高了整个石英陀螺集成系统的集成度。
在本发明方法中的单项工艺技术，如曝光、显影、光刻、去胶、清洗、烘干、溅射铝铜、铝铜腐蚀、电镀铜、电镀镍、溅射钛钨铜、溅射钛钨钛、腐蚀铜、腐蚀钛钨和电镀锡银等均为本领域技术中的常规技术，也不是本发明方法的主题，在此不再详述。
综上所述，本发明采用了多层LTCC基板内腔7集成音叉石英陀螺芯片14、在ASIC芯片正面制作焊料凸点，并将其倒扣在集成有音叉石英陀螺芯片14的多层LTCC基板上的集成工艺技术，实现了音叉石英陀螺芯片14与ASIC芯片的三维异构集成。首先，从根本上解决了音叉石英陀螺芯片14与ASIC芯片难异构集成的技术难题；其次，通过该方法不仅提高了整个石英陀螺集成系统的集成度，集成度提高了60％，还减小了整个系统的体积，体积减小了70％。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种芯片集成方法，适用于集成音叉石英陀螺芯片和ASIC芯片，其特征在于，所述芯片集成方法至少包括：
S1，提供一基板，将所述基板制作为含预设规格外形与内腔的LTCC基板；
S2，接着在所述ASIC芯片正面制作锡铅共晶焊料凸点；
S3，将所述音叉石英陀螺芯片粘接在所述LTCC基板的内腔；
S4，焊接所述音叉石英陀螺芯片的电极与所述基板之间的引线；
S5，根据锡铅共晶焊料凸点，倒扣焊接所述ASIC芯片与所述LTCC基板。
2.根据权利要求1所述的芯片集成方法，其特征在于，所述步骤S1中，所述LTCC基板的预设规格具体为：将所述基板制作为层数为20层，外形尺寸为16mm×14mm×2mm、内腔尺寸为13mm×4mm×1mm。
3.根据权利要求2所述的芯片集成方法，其特征在于，所述将所述基板制作包含预设规格的外形与内腔的LTCC基板的步骤，具体包括：
S1.1，选用尺寸大小为150mm×150mm×0.133mm的生瓷片，将第11层生瓷片进行冲孔处理，形成尺寸为13mm×4mm的内腔孔，在所述第11层生瓷片表面进行银导带浆料的印刷，银导带的宽度为125～175μm，且在80～90℃下进行银导带浆料的烘焙处理；
S1.2，将所述第11层生瓷片表面进行金键合区金浆料的印刷，金键合区的尺寸为250μm×500μm，且在80～90℃下进行金浆料的烘焙处理；
S1.3，将第12层至第20层生瓷片制作直径为100～150μm的通孔和尺寸为13mm×4mm的内腔孔；
S1.4，采用通孔浆料填充所述通孔，且在80～90℃下进行金浆料的烘焙处理；
S1.5，在所述第20层生瓷片表面进行银导带浆料的印刷，银导带的宽度为125～175μm，在80～90℃下进行银导带浆料的烘焙处理；
S1.6，对所述第20层生瓷片表面进行外引出焊盘和倒扣焊焊盘金浆料的印刷，其中，外引出焊盘的尺寸为200μm×200μm，倒扣焊焊盘的尺寸为120μm×120μm，并在80～90℃下进行金浆料的烘焙处理；
S1.7，从下至上依次将生瓷片从第1层叠加至第20层，堆叠为巴块，采用压层为20～30Mpa的压力，对所述巴块进行压层处理；
S1.8，根据拼版的版图尺寸对所述巴块进行激光裁切，生成相应的LTCC基板单元；
S1.9，在温度为865～880℃的烧结炉中，烧结LTCC基板单元24～25小时，形成预设规格LTCC基板。
4.根据权利要求1所述的芯片集成方法，其特征在于，所述步骤S2中，在所述ASIC芯片正面制作直径为150～180um、高度为120～150um的锡铅共晶焊料凸点。
5.根据权利要求4所述的芯片集成方法，其特征在于，所述ASIC芯片正面制作直径为150～180um、高度为120～150um的锡铅共晶焊料凸点的步骤，具体为：
S2.1，将8寸的ASIC圆片清洗后烘干，在圆片表面采用磁控溅射方法溅射一薄层铝铜，铝铜的厚度为1.2～1.5nm；
S2.2，在含有铝铜的圆片表面涂覆负性光刻胶ell-1130，厚度15～20μm，曝光、显影、光刻、腐蚀铝铜、去胶；
S2.3，将去胶后的圆片表面涂覆介质层PI，厚度30～35μm，固化，再涂覆负性光刻胶ell-1150，厚度30～35μm，曝光、显影、光刻，腐蚀介质层PI，去胶，露出做凸点和导带的窗口，使凸点窗口为200μm×200μm，导带窗口宽度为100～110μm；
S2.4，将再次去胶的圆片表面先溅射钛钨，钛钨的厚度为再溅射铜，铜的厚度为涂覆正性光刻胶ep-1040，厚度15～20μm，曝光、显影、光刻，留出导带窗口，电镀铜，采用甲苯、丙酮、乙醇清洗，烘干，在所述铜上电镀镍，去胶，制备成铜导带；
S2.5，将电镀去胶后的圆片表面再涂覆正性光刻胶，型号ep-1060，厚度80～90μm，曝光、显影、光刻，留出凸点窗口，电镀铅锡共晶焊料，去胶；
S2.6，依次腐蚀圆片表面的铜和钛钨；
S2.7，将腐蚀的钛钨、铜的圆片放入回流炉中进行回流，回流温度215～225℃，回流时间4～6min，锡铅共晶焊料凸台熔化形成锡铅共晶焊料球；
S2.8，将回流后的圆片按照芯片版图形状进行晶圆切割，单个芯片的尺寸为6.6mm×6.6mm×0.3mm。
6.根据权利要求1所述的芯片集成方法，其特征在于，所述步骤S3中，采用绝缘胶将所述音叉石英陀螺芯片粘接在所述LTCC基板的内腔。
7.根据权利要求6所述的芯片集成方法，其特征在于，所述采用绝缘胶将所述音叉石英陀螺芯片粘接在所述LTCC基板的内腔的步骤，具体为：
S3.1，采用自动点胶设备在所述LTCC基板内腔衬底粘接区，均匀涂覆尺寸为1.5mm×1.5mm、厚度为50～60μm的1730绝缘胶；
S3.2，采用全自动贴装设备将音叉石英陀螺芯片的粘接区对准所述LTCC基板粘接区，施加质量为30～40g的压力，形成预粘接；
S3.3，固化预粘接的音叉石英陀螺芯片的LTCC基板，其中，固化温度为170～180℃，固化时间为3.5～4h；
S3.4，真空随炉冷却，形成音叉石英陀螺芯片的贴装。
8.根据权利要求1所述的芯片集成方法，其特征在于，所述步骤S4中，采用金丝球焊键合设备焊接所述音叉石英陀螺芯片的电极与所述基板之间的引线，其中，金丝的直径为25um。
9.根据权利要求1所述的芯片集成方法，其特征在于，所述根据锡铅共晶焊料凸点，采用倒扣焊设备倒扣焊接所述ASIC芯片与所述基板。
10.根据权利要求9所述的芯片集成方法，其特征在于，所述采用倒扣焊设备倒扣焊接所述ASIC芯片与所述基板的步骤，具体为：
S5.1，在所述基板倒扣焊盘表面涂覆厚度为50～60um的锡铅共晶焊料膏；
S5.2，采用倒扣焊设备将ASIC芯片焊料凸点与所述基板倒扣焊盘对准，施加质量为30～40g的压力；
S5.3，将对准后的ASIC芯片与LTCC基板进行回流处理，回流温度为215～225℃，回流时间为4～6min；
S5.4，冷却处理ASIC芯片与LTCC基板，倒扣焊接完毕。
CN201510518341.2A 2015-08-21 2015-08-21 芯片集成方法 Active CN105206541B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510518341.2A CN105206541B (zh) 2015-08-21 2015-08-21 芯片集成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510518341.2A CN105206541B (zh) 2015-08-21 2015-08-21 芯片集成方法

Publications (2)

Publication Number Publication Date
CN105206541A true CN105206541A (zh) 2015-12-30
CN105206541B CN105206541B (zh) 2018-02-13

Family

ID=54954131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510518341.2A Active CN105206541B (zh) 2015-08-21 2015-08-21 芯片集成方法

Country Status (1)

Country Link
CN (1) CN105206541B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113790715A (zh) * 2021-11-16 2021-12-14 北京晨晶电子有限公司 表贴石英音叉陀螺及其加工方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017941A (ja) * 2001-07-05 2003-01-17 Toyo Commun Equip Co Ltd 圧電発振器
US20040036546A1 (en) * 2002-08-09 2004-02-26 Masaaki Arai Surface-mount crystal oscillator
CN103256926A (zh) * 2012-02-21 2013-08-21 北京自动化控制设备研究所 一种石英音叉止挡结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017941A (ja) * 2001-07-05 2003-01-17 Toyo Commun Equip Co Ltd 圧電発振器
US20040036546A1 (en) * 2002-08-09 2004-02-26 Masaaki Arai Surface-mount crystal oscillator
CN103256926A (zh) * 2012-02-21 2013-08-21 北京自动化控制设备研究所 一种石英音叉止挡结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113790715A (zh) * 2021-11-16 2021-12-14 北京晨晶电子有限公司 表贴石英音叉陀螺及其加工方法

Also Published As

Publication number Publication date
CN105206541B (zh) 2018-02-13

Similar Documents

Publication Publication Date Title
US10157753B2 (en) Wiring board, electronic device, and electronic module
KR20120112172A (ko) 반도체 장치의 제조 방법
JP2004160654A (ja) 半導体装置におけるフリップチップ方式の側面接合ボンディング方法及びこれを用いたｍｅｍｓ素子のパッケージ並びにパッケージ方法
JP2014207452A (ja) ガラス貫通ビアを製造する方法
CN101958298A (zh) 半导体器件及其制造方法
US8048804B2 (en) Method of manufacturing semiconductor package
CN103311205A (zh) 一种防止芯片凸点短路的封装件及其制造工艺
CN105206541A (zh) 芯片集成方法
US9111917B2 (en) Low cost and high performance bonding of wafer to interposer and method of forming vias and circuits
CN104470262A (zh) 一种基于焊锡熔接技术的三维电路层间连接方法
US9877390B2 (en) Multilayer substrate and method for manufacturing the same
TW201205731A (en) Substrate with built-in electronic component, and composite module
JP2006196857A (ja) ケース付き複合回路基板及びその製造方法
CN103050414B (zh) 三维集成高密度厚薄膜多芯片组件的集成方法
CN105990155A (zh) 芯片封装基板、芯片封装结构及其制作方法
JP2015122413A (ja) パッケージおよびその製造方法
CN110870394A (zh) 在陶瓷制成的载体层中制造过孔的方法和含过孔的载体层
CN104465607A (zh) 无引线平面表贴式微波薄膜混合集成电路及其集成方法
JP2006173389A (ja) 表面実装部品を搭載した回路基板の製造方法
JP2014086963A (ja) パッケージおよびパッケージの製造方法
JP6321477B2 (ja) 電子部品収納用パッケージ、パッケージ集合体および電子部品収納用パッケージの製造方法
CN113571428A (zh) 一种集成被动元件的芯片封装结构及封装方法
KR20190048111A (ko) 양면 세라믹 기판 제조방법, 그 제조방법에 의해 제조되는 양면 세라믹 기판 및 이를 포함하는 반도체 패키지
JP2007096250A (ja) 蓋体、電子部品収納用パッケージおよびこれを用いた電子装置
JP2011049339A (ja) 下面電極型固体電解コンデンサおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant