JP2020526017A - テストポイントを有する印刷回路基板の製造方法およびこれにより製造される印刷回路基板 - Google Patents

テストポイントを有する印刷回路基板の製造方法およびこれにより製造される印刷回路基板 Download PDF

Info

Publication number
JP2020526017A
JP2020526017A JP2019571420A JP2019571420A JP2020526017A JP 2020526017 A JP2020526017 A JP 2020526017A JP 2019571420 A JP2019571420 A JP 2019571420A JP 2019571420 A JP2019571420 A JP 2019571420A JP 2020526017 A JP2020526017 A JP 2020526017A
Authority
JP
Japan
Prior art keywords
circuit board
pitch
printed circuit
test points
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019571420A
Other languages
English (en)
Other versions
JP6915940B2 (ja
Inventor
ワン キム、ジョン
ワン キム、ジョン
Original Assignee
エルジー・ケム・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー・ケム・リミテッド filed Critical エルジー・ケム・リミテッド
Publication of JP2020526017A publication Critical patent/JP2020526017A/ja
Application granted granted Critical
Publication of JP6915940B2 publication Critical patent/JP6915940B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H01R12/57—Fixed connections for rigid printed circuits or like structures characterised by the terminals surface mounting terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本発明は、印刷回路基板にテストポイントとパッドを形成した後、テストポイントとパッドを電気的に連結することによって、従来のピッチより小さいピッチの間隔を有するパッドを形成することができ、これに従来のコネクタより小さいコネクタを実装して印刷回路基板の小型化に寄与することができ、印刷回路基板にコネクタを使用し除去した後にも既に形成されたテストポイントをそのまま使用できるという利点がある、テストポイントを有する印刷回路基板の製造方法およびこれにより製造される印刷回路基板に関する。

Description

本出願は２０１８年０１月３０日に韓国特許出願第１０−２０１８−００１１１７１号に基づいた優先権の利益を主張し、上記韓国特許出願の文献に開示された全ての内容は本明細書の一部として含まれる。
本発明は、テストポイントを有する印刷回路基板の製造方法およびこれにより製造される印刷回路基板に関し、印刷回路基板にテストポイントとパッドを形成した後、テストポイントとパッドを電気的に連結することによって、従来のピッチより小さいピッチの間隔を有するパッドを形成することができ、これに従来のコネクタより小さいコネクタを実装して印刷回路基板の小型化に寄与することができ、印刷回路基板にコネクタを使用し除去した後にも既に形成されたテストポイントをそのまま使用できるという利点がある、テストポイントを有する印刷回路基板の製造方法およびこれにより製造される印刷回路基板に関する。
印刷回路基板は、電子回路の部品が取り付けられる領域であって、一般に回路パターンに沿って配線を印刷し、印刷領域を除いた残りの部分はエッチングさせる印刷方法により作られる。
このような印刷回路基板には、印刷回路基板に取り付けられる素子そのものの不良、その素子などの不正確な取り付け、あるいは印刷回路基板上の不正確なパターン印刷などの種々の問題が発生しうる。
上記のような問題を解決するために、印刷回路基板の修理および点検のために外部に引き出した測定端子を有した特定の試験部分をテストポイント（Ｔｅｓｔｐｏｉｎｔ）という。
従来の工程過程においては、印刷回路基板に別にテストポイントを形成せず、印刷回路基板に形成されたパッドにホールタイプ（Ｈｏｌｅ Ｔｙｐｅ）コネクタを用いた後、コネクタを除去した所に残っているパッドのホールをジグ（Ｊｉｇ）と電気的に連結してテストポイントとして使用して追加のテストなどの工程処理を行ってきた。
一方、印刷回路基板上に用いられるコネクタが印刷回路基板上で多くの空間を占めると、印刷回路基板そのものの大きさが大きくなるしかない。印刷回路基板の大きさを減らすために従来のコネクタより小さいコネクタを用いる場合、コネクタの除去後に残っているホールは従来のジグのピッチ（Ｐｉｔｃｈ）の間隔と合わないため、テストポイントとして使用することができない。したがって、これをテストポイントとして使用するためには、従来のコネクタより小さいコネクタのピッチ間隔に合うジグを別に作らなければならない。しかし、この場合、テストポイントと電気的に連結されるジグのピン（Ｐｉｎ）間のホールが過度に近くなることによってジグ製作時にホールを開ける間にジグが破損したりもし、ジグのピン厚さが薄くなることによりテスト進行時にジグの反りや破損が発生したりするという問題があった。また、従来のコネクタより小さいコネクタを用いる場合、従来のジグを用いることができないため、従来のジグのピッチ規格に合うテストポイントをコネクタの近くに別に形成してこそ、コネクタを除去した後にも従来のジグを用いてテストポイントを使用することができた。この場合には、従来のコネクタより小さいコネクタと従来のジグのピッチ規格に合うテストポイントが印刷回路基板上で占める空間が従来のコネクタが印刷回路基板上で占める空間と大きな差がないため、コネクタを小型化する意味がない。このことから、従来のコネクタより小さいコネクタは、量産工程が必要な課題の場合には使用することができなった。
そこで、本発明者は、上述した量産工程が必要な課題の場合に従来のコネクタより小さいコネクタを用いることができないという問題を解決するために、印刷回路基板にテストポイントとパッドを形成した後、テストポイントとパッドを電気的に連結することによって、従来のピッチより小さいピッチの間隔を有するパッドを形成することができ、これに従来のコネクタより小さいコネクタを実装して印刷回路基板の小型化に寄与することができ、印刷回路基板にコネクタを使用し除去した後にも既に形成されたテストポイントをそのまま使用できるという利点がある、テストポイントを有する印刷回路基板の製造方法およびこれにより製造される印刷回路基板を開発するに至った。
本発明は、上述した問題を解決するために導き出されたものであり、印刷回路基板にテストポイントとパッドを形成した後、テストポイントとパッドを電気的に連結することによって、従来のピッチより小さいピッチの間隔を有するパッドを形成することができ、これに従来のコネクタより小さいコネクタを実装して印刷回路基板の小型化に寄与することができ、印刷回路基板にコネクタを使用し除去した後にも既に形成されたテストポイントをそのまま使用できるという利点がある、テストポイントを有する印刷回路基板の製造方法およびこれにより製造される印刷回路基板を提供することにある。
本発明の一実施形態によるテストポイントを有する印刷回路基板の製造方法は、印刷回路基板の上側に第１ピッチ（Ｐｉｔｃｈ）の間隔を有する一つ以上のテストポイントを形成するステップ、一つ以上のテストポイントと隣接した位置に第２ピッチの間隔を有する一つ以上のパッドを形成するステップ、および一つ以上のテストポイントおよび一つ以上のパッドの各々を電気的に連結するステップを含む。
一つの実施形態において、第２ピッチは、第１ピッチより小さいピッチの間隔を有してもよい。
一つの実施形態において、第１ピッチは１．６ｍｍピッチであって、第２ピッチは１ｍｍ〜１．２７ｍｍピッチであってもよい。
一つの実施形態において、第１ピッチは１．６ｍｍピッチであって、第２ピッチは１．２７ｍｍピッチであってもよい。
一つの実施形態において、本発明は、印刷回路基板に第２ピッチのピン間隔を有するコネクタを実装し、ピンと一つ以上のパッドの各々を電気的に連結するステップをさらに含んでもよい。
一つの実施形態において、本発明は、実装されたコネクタを印刷回路基板上から除去するステップを含んでもよい。
一つの実施形態において、第１ピッチの間隔を有する一つ以上のテストポイントを形成するステップは、一つ以上のテストポイントが第１ピッチの間隔を維持し、斜線方向に位置ずれするように配列するステップを含んでもよい。
一つの実施形態において、第１ピッチの間隔を有する一つ以上のテストポイントを形成するステップは、一つ以上のテストポイントが第１ピッチの間隔を維持し、同直線上に一列に位置するように配列するステップを含み、同直線は一つ以上であってもよい。
本発明の一実施形態によるテストポイントを有する印刷回路基板は、印刷回路基板、印刷回路基板の上側に第１ピッチ（Ｐｉｔｃｈ）の間隔を有するように形成される一つ以上のテストポイント、および一つ以上のテストポイントと隣接した位置に第２ピッチの間隔を有するように形成される一つ以上のパッドを含み、一つ以上のテストポイントおよび一つ以上のパッドの各々は電気的に連結される連結部を有する。
一つの実施形態において、第２ピッチは、第１ピッチより小さいピッチの間隔を有してもよい。
一つの実施形態において、第１ピッチは１．６ｍｍピッチであって、第２ピッチは１ｍｍ〜１．２７ｍｍピッチであってもよい。
一つの実施形態において、第１ピッチは１．６ｍｍピッチであって、第２ピッチは１．２７ｍｍピッチであってもよい。
一つの実施形態において、本発明は、第２ピッチのピン間隔を有し、ピンと一つ以上のパッドの各々が電気的に連結された印刷回路基板に実装されたコネクタをさらに含んでもよい。
一つの実施形態において、本発明は、コネクタが印刷回路基板上から除去可能に実装されてもよい。
一つの実施形態において、一つ以上のテストポイントは、第１ピッチの間隔を維持するように配列され、斜線方向に位置ずれするように配列されてもよい。
一つの実施形態において、一つ以上のテストポイントは、第１ピッチの間隔を維持するように配列され、同直線上に一列に位置するように配列され、同直線は一つ以上であってもよい。
本発明の一側面によれば、印刷回路基板にテストポイントとパッドを形成した後、テストポイントとパッドを電気的に連結することによって、従来のピッチより小さいピッチの間隔を有するパッドを形成することができ、これに従来のコネクタより小さいコネクタを実装して印刷回路基板の小型化に寄与することができ、印刷回路基板にコネクタを使用し除去した後にも既に形成されたテストポイントをそのまま使用できるという利点がある、テストポイントを有する印刷回路基板の製造方法およびこれにより製造される印刷回路基板を提供することができる。
本発明の一実施形態によるテストポイントを有する印刷回路基板を製造するための過程を一連の順に示すフローチャートである。 本発明の一実施形態による印刷回路基板に斜線方向に位置ずれするように配列されたテストポイントを示す図である。 本発明の一実施形態による印刷回路基板に直線方向に配列されたテストポイントを示す図である。 本発明の一実施形態による印刷回路基板に実装されたコネクタを概略的に示す図である。
以下、本発明の理解を助けるために好ましい実施形態を提示する。但し、下記の実施形態は本発明をより容易に理解するために提供されるものに過ぎず、下記の実施形態によって本発明の内容が限定されるものではない。
図１は、本発明の一実施形態によるテストポイントを有する印刷回路基板を製造するための過程を一連の順に示すフローチャートである。
図１を参照すれば、先ず、印刷回路基板の上側に第１ピッチの間隔を有する一つ以上のテストポイントを形成する（Ｓ１０１）。
ここで、ピッチ（Ｐｉｔｃｈ）の間隔とは、同じ模様のものが同じ間隔で繰り返し羅列している時にその間隔の距離を意味する。例えば、歯車における鋸歯と鋸歯との間の距離、またはネジにおけるネジ山とネジ山との間の距離を意味する。また、この間隔は、テストポイントとテストポイントとの間、パッドとパッドとの間、コネクタのホールとホールとの間、アダプターのピンとピンとの間の距離間隔であってもよい。
一つの実施形態によれば、テストポイントの最小直径とテストポイント間の最小間隔に応じた最小ピッチのテストポイントを形成するための第１ピッチは１．６ｍｍピッチとできる。第１ピッチは、テストポイントの最小直径とテストポイント間の最小間隔が変わることによってそのピッチの間隔が変わることができる。例えば、テストポイントの最小直径が１．２ｍｍであり、最小間隔が０．４ｍｍであれば、テストポイントの第１ピッチ間隔は１．６ｍｍとなる。また、最小ピッチの間隔を有するジグを用いる場合、第１ピッチは１．６ｍｍピッチとできる。印刷回路基板の開発ステップにおいて、印刷回路基板に用いられたコネクタを除去した後にはテストポイントにジグを電気的に連結して追加工程を行うため、最小ピッチの間隔を有するジグのピッチの間隔に応じて第１ピッチの間隔が変わることができる。最小ピッチの間隔を有するジグとは、ジグ製作時にジグにホールを開ける間のジグの破損、またはジグのピン厚さが薄くなることによりテスト進行時にジグの反りや破損が発生しない最小ピッチの間隔を有するジグを意味する。また、一つ以上のテストポイントとは、印刷回路基板や印刷回路基板の素子またはパターンなどの修理および点検などをするための一つ以上の特定の試験部分であってもよい。一つ以上のテストポイントは、第１ピッチの間隔を維持し、斜線方向に位置ずれするように配列してもよく、一つ以上の同直線上に一列に位置するように配列してもよい。印刷回路基板は、自動車ＢＭＳ（Ｂａｔｔｅｒｙ Ｍａｎａｇｅｍｅｎｔ Ｓｙｓｔｅｍ）分野に適用されるものであってもよい。
ここで、斜線方向とは、一つの平面または直線に垂直ではない線を意味する。例えば、第１ピッチ間隔を有するように位置した複数のテストポイントが一つの同直線上に位置するのではなく、一定の間隔で配列され、特定の角度（例えば、６０度）で繰り返し折れた線に沿って連結される方向であり、このように斜線方向に配列されたテストポイントは、デカルコマニー（Ｄｅｃａｌｃｏｍａｎｉｅ）のように上、下または左、右の両側に同一な形状を有することができる。
また、一つ以上のテストポイントを一つ以上の同直線上に一列に位置するように配列するとは、テストポイントが第１ピッチの間隔で形成され、一つの直線上に位置することを意味し、このように一つの直線上に位置するように配列されたテストポイントは、デカルコマニーのように上、下または左、右の両側に同一な形状を有することができる。
次に、一つ以上のテストポイントと隣接した位置に第２ピッチの間隔を有する一つ以上のパッドを形成する（Ｓ１０２）。
ここで、隣接するとは、並んでまたは近くにあるかまたは境界が互いに接していることを意味する。
最小大きさのコネクタを印刷回路基板に実装するために、第２ピッチは第１ピッチより小さいピッチの間隔を有することができる。工程技術的にジグのピッチの間隔を最小化するには限界があり、そのため、ジグの最小ピッチの間隔に応じて印刷回路基板に形成されるテストポイントの最小ピッチの間隔が決定される。例えば、ジグの最小ピッチの間隔が１．６ｍｍピッチであれば、テストポイントの最小ピッチの間隔も１．６ｍｍピッチになることができる。従来の工程過程においては、印刷回路基板に別にテストポイントを形成せず、印刷回路基板に形成されたパッドにホールタイプ（Ｈｏｌｅ Ｔｙｐｅ）コネクタを用いた後、コネクタを除去した所に残っているパッドのホールをジグと電気的に連結してテストポイントとして使用して追加のテストなどの工程処理を行ってきた。このように、ジグの最小ピッチの間隔とパッドのピッチの間隔に関連性があったため、ジグのピッチの間隔以下のコネクタを使用することができなかったのである。しかし、一つ以上のテストポイントを印刷基板上に形成し、一つ以上のパッドと電気的に連結することによって、コネクタを除去した後に別に形成したテストポイントを使用することによってパッドのピッチの間隔はジグのピッチの間隔から自由になることができ、それにより、ジグの最小ピッチの間隔以下のコネクタを用いることができるようになったのである。また、テストポイントの第１ピッチが１．６ｍｍピッチの間隔で形成され、パッドの第２ピッチが第１ピッチより大きい２．５４ｍｍまたは第１ピッチより小さい１．２７ｍｍピッチで形成された場合、パッドにコネクタを連結した後、コネクタの印刷回路基板上の使用面積を比較してみると、２．５４ｍｍピッチのコネクタが１．２７ｍｍピッチのコネクタより約３倍程度の面積をさらに占めるため、第２ピッチが第１ピッチより小さいピッチの間隔を有することが、印刷回路基板の小型化という目的を達成するのに意味がある。例えば、印刷回路基板に従来のコネクタより小さいコネクタを用いるための第２ピッチは１ｍｍ〜１．２７ｍｍピッチとできる。
また、一つ以上のパッド（Ｐａｄ）とは、印刷回路基板に取り付けられる素子などが印刷回路基板に挿入される時、部品が挿入されるホール（Ｈｏｌｅ）周りに被せられる一つ以上の金属板膜を意味し、印刷回路基板と素子などの付着や電気的連結のために用いられてもよく、テストなどの目的で用いられてもよい。
次に、ステップＳ１０１およびステップＳ１０２の後に、一つ以上のテストポイントおよび一つ以上のパッドの各々を電気的に連結する（Ｓ１０３）。
ここで、電気的に連結されるとは、連結された素子または装置などが電気的信号を伝送できるようにすることを意味する。また、電気的信号を伝送するとは、印刷回路基板に必要なソフトウェア（Ｓｏｆｔｗａｒｅ）などのダウンロード（Ｄｏｗｎｌｏａｄ）あるいはアップロード（Ｕｐｌｏａｄ）ができることを意味する。また、印刷回路基板に取り付けられる素子などが不良であるか否かおよびその素子などが印刷回路基板に正しく取り付けられているか否か、印刷回路基板上のパターン印刷が正確になっているか否かなどを判断できることを意味する。
次に、パッドと第２ピッチのピン間隔を有するコネクタとを電気的に連結する（Ｓ１０４）。
ここで、コネクタとは、印刷回路基板のパッドおよびテストポイントと連結される素子を意味する。それにより、コネクタに連結された装置または素子などと印刷回路基板が電気的信号を伝送するようになることができる。このような素子を介して他の素子または装置などを連結して伝送される電気的信号で印刷回路基板に必要なソフトウェアなどのダウンロードまたはアップロードができる。また、印刷回路基板に取り付けられる素子などが不良であるか否かおよび素子などが正しく取り付けられているか否か、印刷回路基板上のパターン印刷が正確になっているか否かなどを判断することができる。
次に、印刷回路基板にコネクタを実装する（Ｓ１０５）。
ここで、コネクタは、後ほど印刷回路基板上から除去可能に実装されることができる。除去可能に実装されるとは、例えば、はんだ付け（Ｓｏｌｄｅｒｉｎｇ）時に結合を弱くして後ほど除去が容易となるようにすることを意味し、コネクタが取り付けられる所に据え置き部や臨時取り付け部を置いてコネクタが印刷回路基板上で固定されるようにすることを意味する。
次に、印刷回路基板に対する開発およびテストステップを有する（Ｓ１０６）。
ここで、開発およびテストステップとは、印刷回路基板に必要なソフトウェアなどをダウンロードまたはアップロードするステップであってもよい。また、印刷回路基板に取り付けられる素子などが不良であるか否かおよび素子などが正しく取り付けられているか否か、印刷回路基板上のパターン印刷が正確になっているか否かなどを判断するステップであってもよい。
次に、印刷回路基板に対する開発およびテストステップが完了したのであれば、コネクタを除去し、開発およびテストステップが完了していないのであれば、再び開発およびテストステップを経るようにする（Ｓ１０７）。
ここで、コネクタを除去するとは、印刷回路基板上のテストポイントおよびパッド、印刷された回路パターン、素子などの損傷無しにコネクタの実装前の状態に戻ることを意味する。また、コネクタが除去された後にもテストポイントとパッドを電気的に連結しておいたため、テストポイントのピッチ規格に合うジグ（Ｊｉｇ）を用いて印刷回路基板のテストおよび印刷回路基板にソフトウェアなどをダウンロードまたはアップロードすることができる。また、印刷回路基板に取り付けられる素子などが不良であるか否かおよび素子などが正しく取り付けられているか否か、印刷回路基板上のパターン印刷が正確になっているか否かなどを判断することができる。
ここで、ジグとは、印刷回路基板上のコネクタを除去した後に、一つ以上のテストポイントと電気的に連結されて印刷回路基板に必要なソフトウェアなどのダウンロードまたはアップロードおよび印刷回路基板のテストなどを行う装置であってもよい。
次は、図２〜図４に基づいて、前述した製造過程により製造される印刷回路基板の構成についてより具体的に説明する。
図２は本発明の一実施形態による印刷回路基板に斜線方向に位置ずれするように配列されたテストポイントを示す図であり、図３は本発明の一実施形態による印刷回路基板に直線方向に配列されたテストポイントを示す図であり、図４は本発明の一実施形態による印刷回路基板に実装されたコネクタを概略的に示す図である。
図２〜図４を参照すれば、本発明の一実施形態によるテストポイントを有する印刷回路基板１は、大きく、一つ以上のテストポイント１００、一つ以上のパッド１１０および連結部１２０を含んで構成されることができる。また、一つの実施形態においては、コネクタ１３０をさらに含んで構成されることができる。
印刷回路基板１は、金属配線が細く印刷された板であって、半導体、コンデンサおよび抵抗などの各種素子などを挿入することができるようになっており、金属配線を介して素子などの相互間を連結させる役割をする板を意味する。
一つ以上のテストポイント１００は、印刷回路基板１の修理および点検などをするための一つ以上の特定の試験部分であってもよい。また、後述する一つ以上のパッド１１０と連結部１２０を介して電気的に連結されることができる。また、印刷回路基板に対する開発およびテストステップを経て、コネクタ１３０の除去後にも、印刷回路基板１に必要なソフトウェアなどのダウンロードまたはアップロードおよび印刷回路基板１のテストなどのために用いられてもよい。
一つ以上のパッド１１０は、印刷回路基板１と素子などの付着や電気的連結のために用いられてもよく、テストなどの目的で用いられてもよい。
連結部１２０は、一つ以上のテストポイント１００と一つ以上のパッド１１０とを電気的に連結する役割をする。このような連結部１２０を介して、一つ以上のテストポイント１００と一つ以上のパッド１１０とが電気的に連結されて印刷回路基板１に電気的信号が伝送されることができる。
コネクタ１３０は、印刷回路基板１の一つ以上のパッド１１０および一つ以上のテストポイント１００と連結され、印刷回路基板１とコネクタに連結された他の装置などと電気的信号を伝達する役割をする。
図２を参照すれば、一つ以上のテストポイント１００は、第１ピッチの間隔を維持し、斜線方向に位置ずれするように配列されることができ、一つ以上のテストポイント１００と隣接した位置に第２ピッチの間隔を有するように形成される一つ以上のパッド１１０と連結部１２０を介して電気的に連結されることができる。ここで、第２ピッチは、第１ピッチより小さいピッチの間隔を有することができる。例えば、第１ピッチは１．６ｍｍピッチであって、第２ピッチは１ｍｍ〜１．２７ｍｍピッチとできる。
図３を参照すれば、一つ以上のテストポイント１００は、第１ピッチの間隔を維持し、一つ以上の同直線上に一列に位置するように配列されることができ、一つ以上のテストポイント１００と隣接した位置に第２ピッチの間隔を有するように形成される一つ以上のパッド１１０と連結部１２０を介して電気的に連結されることができる。
図４を参照すれば、印刷回路基板１に前述した一つ以上のテストポイントと一つ以上のパッドが電気的に連結される連結部を有した後、一つ以上のパッドと電気的に連結されるコネクタ１３０が実装されることができる。コネクタ１３０は、後ほど印刷回路基板上から除去可能に実装されることができる。図４を参照すれば、印刷回路基板１の一側（例えば、上側面、下側面あるいは側面部など）方向にコネクタ１３０が突出形成されることが分かる。この時、コネクタ１３０の高さは、ピン端子が挿入されやすい高さに形成されることができる。
以上では本発明の好ましい実施形態を参照して説明したが、上記技術分野の熟練した当業者であれば、下記の特許請求の範囲に記載された本発明の思想および領域から逸脱しない範囲内で本発明を多様に修正および変更できることを理解することができるであろう。

Claims (16)

  1. 印刷回路基板の上側に第１ピッチの間隔を有する一つ以上のテストポイントを形成するステップと、
    前記一つ以上のテストポイントと隣接した位置に第２ピッチの間隔を有する一つ以上のパッドを形成するステップ、および
    前記一つ以上のテストポイントおよび前記一つ以上のパッドの各々を電気的に連結するステップと、
    を有する、
    印刷回路基板の製造方法。
  2. 前記第２ピッチは、前記第１ピッチより小さい、請求項１に記載の印刷回路基板の製造方法。
  3. 前記第１ピッチは１．６ｍｍピッチであって、
    前記第２ピッチは１ｍｍ〜１．２７ｍｍピッチである、請求項１または２に記載の印刷回路基板の製造方法。
  4. 前記第１ピッチは１．６ｍｍピッチであって、
    前記第２ピッチは１．２７ｍｍピッチである、請求項１から３のいずれか一項に記載の印刷回路基板の製造方法。
  5. 前記印刷回路基板に第２ピッチのピンを有するコネクタを実装し、
    前記ピンと前記一つ以上のパッドの各々を電気的に連結するステップをさらに含む、請求項１から４のいずれか一項に記載の印刷回路基板の製造方法。
  6. 実装された前記コネクタを前記印刷回路基板上から除去するステップを含む、請求項５に記載の印刷回路基板の製造方法。
  7. 前記第１ピッチの前記一つ以上のテストポイントを形成するステップは、
    前記一つ以上のテストポイントが前記第１ピッチを維持し、斜線方向に位置ずれするように配列するステップを含む、請求項１から６のいずれか一項に記載の印刷回路基板の製造方法。
  8. 前記第１ピッチの前記一つ以上のテストポイントを形成するステップは、
    前記一つ以上のテストポイントが前記第１ピッチを維持し、同直線上に一列に位置するように配列するステップを含み、
    前記同直線は一つ以上である、請求項１から６のいずれか一項に記載の印刷回路基板の製造方法。
  9. 印刷回路基板であって、
    前記印刷回路基板の上側に第１ピッチの間隔を有するように形成される一つ以上のテストポイント、および
    前記一つ以上のテストポイントと隣接した位置に第２ピッチの間隔を有するように形成される一つ以上のパッドと、
    を含み、
    前記一つ以上のテストポイントおよび前記一つ以上のパッドの各々は電気的に連結される連結部を有する、
    印刷回路基板。
  10. 前記第２ピッチは、前記第１ピッチより小さい、請求項９に記載の印刷回路基板。
  11. 前記第１ピッチは１．６ｍｍピッチであって、
    前記第２ピッチは１ｍｍ〜１．２７ｍｍピッチである、請求項９または１０に記載の印刷回路基板。
  12. 前記第１ピッチは１．６ｍｍピッチであって、
    前記第２ピッチは１．２７ｍｍピッチである、請求項９から１１のいずれか一項に記載の印刷回路基板。
  13. 第２ピッチのピンを有し、
    前記ピンと前記一つ以上のパッドの各々が電気的に連結された前記印刷回路基板に実装されたコネクタをさらに含む、請求項９から１２のいずれか一項に記載の印刷回路基板。
  14. 前記コネクタは、前記印刷回路基板上から除去可能に実装される、請求項１３に記載のテストポイントを有する印刷回路基板。
  15. 前記一つ以上のテストポイントは、
    前記第１ピッチを維持するように配列され、斜線方向に位置ずれするように配列される、請求項９から１４のいずれか一項に記載のテストポイントを有する印刷回路基板。
  16. 前記一つ以上のテストポイントは、
    前記第１ピッチを維持するように配列され、同直線上に一列に位置するように配列され、
    前記同直線は一つ以上である、請求項９から１４のいずれか一項に記載のテストポイントを有する印刷回路基板。
JP2019571420A 2018-01-30 2019-01-30 テストポイントを有する印刷回路基板の製造方法およびこれにより製造される印刷回路基板 Active JP6915940B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2018-0011171 2018-01-30
KR1020180011171A KR102412790B1 (ko) 2018-01-30 2018-01-30 테스트포인트를 가지는 인쇄회로기판의 제조 방법 및 이를 통해 제조되는 인쇄회로기판
PCT/KR2019/001250 WO2019151752A1 (ko) 2018-01-30 2019-01-30 테스트포인트를 가지는 인쇄회로기판의 제조 방법 및 이를 통해 제조되는 인쇄회로기판

Publications (2)

Publication Number Publication Date
JP2020526017A true JP2020526017A (ja) 2020-08-27
JP6915940B2 JP6915940B2 (ja) 2021-08-11

Family

ID=67479824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019571420A Active JP6915940B2 (ja) 2018-01-30 2019-01-30 テストポイントを有する印刷回路基板の製造方法およびこれにより製造される印刷回路基板

Country Status (6)

Country Link
US (1) US10966313B2 (ja)
EP (1) EP3637962A4 (ja)
JP (1) JP6915940B2 (ja)
KR (1) KR102412790B1 (ja)
CN (1) CN110870390B (ja)
WO (1) WO2019151752A1 (ja)

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02120918A (ja) 1988-10-31 1990-05-08 Yamatake Honeywell Co Ltd 非線形入力のリニアライズ法
JP2546322Y2 (ja) * 1990-11-19 1997-08-27 富山日本電気株式会社 印刷配線板
JP3007181U (ja) 1994-07-26 1995-02-07 しなのポリマー株式会社 ピッチ変換電気コネクタ
JPH08136601A (ja) 1994-11-09 1996-05-31 Fujitsu Ltd バックボード用布線試験治具
US5637835A (en) * 1995-05-26 1997-06-10 The Foxboro Company Automatic test detection of unsoldered thru-hole connector leads
JP3820603B2 (ja) 1995-09-28 2006-09-13 Ｊｓｒ株式会社 コネクター装置
CA2211535A1 (en) * 1996-07-29 1998-01-29 Nec Corporation Automatic mounting or connecting recognition apparatus
JPH10190181A (ja) * 1996-12-27 1998-07-21 Sharp Corp プリント基板及びその検査方法
US5923047A (en) * 1997-04-21 1999-07-13 Lsi Logic Corporation Semiconductor die having sacrificial bond pads for die test
KR200169693Y1 (ko) 1997-04-30 2000-03-02 김영환 테스트 소켓
JPH10339744A (ja) 1997-06-09 1998-12-22 Jsr Corp 検査用回路基板および検査用回路基板装置
JPH1164425A (ja) * 1997-08-25 1999-03-05 Nec Corp 電子部品における導通検査方法及び装置
JPH11251706A (ja) * 1998-02-27 1999-09-17 Ricoh Co Ltd 電子部品接続用基板
JP2001042011A (ja) 1999-07-28 2001-02-16 Nec Corp 電気光学プローブ及びそれを用いた検査方法
JP2002299805A (ja) * 2001-04-02 2002-10-11 Canon Electronics Inc 回路基板と実装位置の検査方法
JP2003068806A (ja) * 2001-08-29 2003-03-07 Hitachi Ltd 半導体装置及びその製造方法
KR100500452B1 (ko) * 2003-06-20 2005-07-12 삼성전자주식회사 모듈기판 상에 실장된 볼 그리드 어레이 패키지 검사장치및 검사방법
JP2005101082A (ja) * 2003-09-22 2005-04-14 Sharp Corp ランドパターン構造
KR20070065152A (ko) * 2005-12-19 2007-06-22 주식회사 대우일렉트로닉스 인쇄회로기판의 테스트 포인트 구조
JP2008060162A (ja) * 2006-08-29 2008-03-13 Sharp Corp ランドパターンの設計の適否を試験する実装試験装置及びその実装試験方法
US7872483B2 (en) * 2007-12-12 2011-01-18 Samsung Electronics Co., Ltd. Circuit board having bypass pad
TWI370257B (en) * 2008-07-15 2012-08-11 Au Optronics Corp Panel circuit structure
JP2011048756A (ja) * 2009-08-28 2011-03-10 Toshiba Corp メモリモジュール
CN101697599B (zh) * 2009-10-16 2013-02-20 惠州Tcl移动通信有限公司 多媒体数据卡、手机多媒体数据卡的测试装置及测试方法
TW201142317A (en) * 2010-05-20 2011-12-01 Wistron Corp Printed circuit board and a circuit detection method
US10006942B2 (en) 2013-05-13 2018-06-26 Intel IP Corporation Board, integrated circuit testing arrangement, and method for operating an integrated circuit
KR20140134812A (ko) * 2013-05-14 2014-11-25 앰코 테크놀로지 코리아 주식회사 단선 테스트가 용이한 회로기판, 및 이를 포함하는 반도체 디바이스
EP3306731A4 (en) 2015-06-08 2018-06-06 FUJI-FILM Corporation Solid electrolyte composition, electrode sheet for all-solid-state secondary batteries, all-solid-state secondary battery, method for producing electrode sheet for all-solid-state secondary batteries, and method for producing all-solid-state secondary battery
KR20170020002A (ko) * 2015-08-13 2017-02-22 삼성전기주식회사 인쇄회로기판 및 이를 포함한 칩 패키지

Also Published As

Publication number Publication date
EP3637962A1 (en) 2020-04-15
CN110870390A (zh) 2020-03-06
JP6915940B2 (ja) 2021-08-11
US20200170104A1 (en) 2020-05-28
KR20190091969A (ko) 2019-08-07
KR102412790B1 (ko) 2022-06-23
US10966313B2 (en) 2021-03-30
EP3637962A4 (en) 2021-02-17
CN110870390B (zh) 2023-05-05
WO2019151752A1 (ko) 2019-08-08

Similar Documents

Publication Publication Date Title
US5210485A (en) Probe for wafer burn-in test system
US5834705A (en) Arrangement for modifying eletrical printed circuit boards
JP2006173503A (ja) プローブカード、その製造方法、およびアライメント方法
US20100304580A1 (en) Electrical component interface
JP6915940B2 (ja) テストポイントを有する印刷回路基板の製造方法およびこれにより製造される印刷回路基板
KR101167509B1 (ko) 프로브 카드 및 이의 제조방법
KR101094411B1 (ko) 4 단자 방식의 인쇄회로기판 검사방법
JP2001235507A (ja) プリント配線板の導通検査装置及び導通検査方法
JP2004071240A (ja) 電気部品用ソケット
KR100795691B1 (ko) Ｆｐｃｂ 검사용 프로브 시트 및 이를 이용한 검사방법
KR100971732B1 (ko) 프로브 본딩 방법과 이를 포함하는 프로브 카드의 리페어방법
JP2008028213A (ja) 回路基板及びその検査方法
JPH09321392A (ja) プリント回路基板
KR20090058862A (ko) 반도체 패키지 테스트 보드
JP4709541B2 (ja) コネクタの試験装置
JP2001007168A (ja) 検査用基板
JP2012039091A (ja) 基板のコイニング電気検査装置
JPH0730486U (ja) プリント基板用ターミナル及びｉｃソケット
JP3616481B2 (ja) 複数の単位回路基板が支持された集合基板、および単位回路基板に実装された金属端子片の位置ずれ検査方法
JP2007281101A (ja) 制御基板のプリント配線構造
JP2002033557A (ja) プリント配線基板
KR20090092935A (ko) 프로브 본딩 방법
JP2006250901A (ja) 半導体装置の検査方法および半導体装置の検査装置
JPH08254569A (ja) 電子基板用検査治具
JPH056870U (ja) 印刷配線板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210615

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210709

R150 Certificate of patent or registration of utility model

Ref document number: 6915940

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350