JP2020170989A - アナログ−デジタル変換器、アナログ−デジタル変換方法及び変位検出装置 - Google Patents
アナログ−デジタル変換器、アナログ−デジタル変換方法及び変位検出装置 Download PDFInfo
- Publication number
- JP2020170989A JP2020170989A JP2019072864A JP2019072864A JP2020170989A JP 2020170989 A JP2020170989 A JP 2020170989A JP 2019072864 A JP2019072864 A JP 2019072864A JP 2019072864 A JP2019072864 A JP 2019072864A JP 2020170989 A JP2020170989 A JP 2020170989A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- analog
- cycle
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000006243 chemical reaction Methods 0.000 title claims description 73
- 238000006073 displacement reaction Methods 0.000 title claims description 23
- 238000001514 detection method Methods 0.000 title description 23
- 125000004122 cyclic group Chemical class 0.000 claims abstract description 24
- 230000008569 process Effects 0.000 claims abstract description 14
- 230000003321 amplification Effects 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/22—Analogue/digital converters pattern-reading type
- H03M1/24—Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip
- H03M1/28—Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip with non-weighted coding
- H03M1/30—Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip with non-weighted coding incremental
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
- G01D5/26—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable characterised by optical transfer means, i.e. using infrared, visible, or ultraviolet light
- G01D5/32—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable characterised by optical transfer means, i.e. using infrared, visible, or ultraviolet light with attenuation or whole or partial obturation of beams of light
- G01D5/34—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable characterised by optical transfer means, i.e. using infrared, visible, or ultraviolet light with attenuation or whole or partial obturation of beams of light the beams of light being detected by photocells
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
アナログ入力信号に対して複数回のサイクル処理を行うことでデジタル出力信号に変換するサイクリック型のアナログ−デジタル変換器であって、
前記サイクル処理を行って前記デジタル出力信号の各ビットの値を示すデジタル信号を出力するサイクル処理部と、
前記サイクル処理部から出力された前記デジタル信号が入力され、1サイクルおきに前記デジタル信号を反転させた信号を出力信号として出力する出力回路と、を有し、
2回目以降のサイクルで前記サイクル処理部に入力される信号は、1つ前のサイクルでの前記サイクル処理において生成された信号であり、
前記サイクル処理では、前記サイクル処理部に入力された前記信号を反転させる処理を行うものである。
前記出力回路は、
反転出力端子が入力端子と接続されるD型フリップフロップと、
一方の入力に前記デジタル信号が入力され、他方の入力が前記D型フリップフロップの出力端子と接続される排他的論理和回路と、を有することが望ましい。
前記出力回路は、奇数回目のサイクルでは前記デジタル信号を前記出力信号として出力し、偶数回目のサイクルでは前記デジタル信号を反転させた信号を前記出力信号として出力することが望ましい。
初期状態において、前記D型フリップフロップの前記出力端子の出力値は「0」、前記反転出力端子の出力値は「1」に設定されることが望ましい。
前記サイクル処理部の出力を反転させた信号を前記サイクル処理部に出力する反転回路を更に有することが望ましい。
Nは、2以上の整数であり、
前記サイクル処理部は、
前記サイクル処理のそれぞれで1ビットの前記デジタル信号を取得することで、前記アナログ入力信号をNビットのデジタル信号に変換し、
1回目のサイクルでは、前記アナログ入力信号を前記デジタル信号に変換し、
2回目以降のサイクルでは、前のサイクルで前記反転回路から出力された信号を前記デジタル信号に変換することが望ましい。
前記サイクル処理部は、
1回目のサイクルでは前記アナログ入力信号を、2回目以降のサイクルでは前記反転回路から出力された信号を出力する選択回路と、
前記選択回路から出力された前記信号をタイミング信号に応じてサンプリングし、サンプリングした信号を出力するサンプルホールド回路と、
前記サンプリングした信号の電圧とグランド電圧とを比較し、比較結果を前記デジタル信号として出力する比較器と、
前記デジタル信号が入力され、前記サンプリングした信号の電圧が前記グランド電圧よりも高い場合に基準電圧を反転させた電圧を出力し、前記サンプリングした信号の電圧が前記グランド電圧よりも低い場合に前記基準電圧を出力するD/A変換回路と、
前記サンプリングした信号の電圧を2倍に増幅する増幅器と、
前記増幅器で増幅された電圧と前記D/A変換回路が出力する電圧とを加算し、加算した電圧を前記反転回路へ出力する加算器と、を有することが望ましい。
前記サイクル処理部は、
1回目のサイクルでは前記アナログ入力信号を、2回目以降のサイクルでは1つ前のサイクルで前記サイクル処理部から出力された信号を出力する選択回路と、
前記選択回路から出力された信号をタイミング信号に応じてサンプリングし、サンプリングした信号を出力するサンプルホールド回路と、
前記サンプリングした信号の電圧とグランド電圧とを比較し、比較結果を前記デジタル信号として出力する比較器と、
前記デジタル信号が入力され、前記サンプリングした信号の電圧が前記グランド電圧よりも高い場合に基準電圧を出力し、前記サンプリングした信号の電圧が前記グランド電圧よりも低い場合に前記基準電圧を反転させた電圧を出力するD/A変換回路と、
前記サンプリングした信号の電圧を2倍に増幅し、かつ、反転させる反転増幅器と、
前記反転増幅器でから出力された電圧と前記D/A変換回路が出力する電圧とを加算し、加算した電圧を出力する加算器と、を有することが望ましい。
前記比較器の非反転入力端子に前記サンプリングした信号が入力され、反転入力端子に前記グランド電圧が入力され、
前記D/A変換回路は、前記デジタル信号の値が「1」の場合に前記基準電圧を反転させた電圧を出力し、前記デジタル信号の値が「0」の場合に前記基準電圧を出力することが望ましい。
測定された変位を示すアナログ信号を出力する変位検出器と、
前記測定された変位を示すアナログ信号に基づいて変位を検出する信号処理部と、を有し、
前記信号処理部は、
上記のアナログ−デジタル変換器と、
前記アナログ−デジタル変換器が出力する前記デジタル信号に基づいて前記変位を算出する演算部と、を有し、
前記アナログ−デジタル変換器は、前記測定された変位を示すアナログ信号を前記アナログ入力信号として受け取って、前記デジタル信号に変換するものである。
アナログ入力信号に対して複数回のサイクル処理を行うことでデジタル出力信号に変換するサイクリック型のアナログ−デジタル変換器におけるアナログ−デジタル変換方法であって、
1つ前のサイクルで生成された信号を次のサイクル処理の入力として用いて、前記サイクル処理を行って前記デジタル出力信号の各ビットの値を示すデジタル信号を出力し、
1サイクルおきに前記デジタル信号を反転させた信号を出力信号として出力し、
2回目以降のサイクルで前記サイクル処理を行う信号は、1つ前のサイクルでの前記サイクル処理において生成された信号であり、
前記サイクル処理では、入力された前記信号を反転させる処理を行うものである。
以下、実施の形態1にかかるアナログ−デジタル(Analog to Digital:A/D)変換器について説明する。実施の形態1にかかるA/D変換器100は、複数回のサイクル処理を行うことで、アナログ入力信号AINを多ビットのデジタル信号OUTに変換する、サイクリック型A/D変換器として構成される。具体的には、A/D変換器100は、N回(Nは、2以上の整数)のサイクル処理を行うことで、アナログ入力信号AINをNビットのデジタル信号OUTに変換する、サイクリック型A/D変換器として構成される。換言すれば、A/D変換器100はNビットの分解能を有するサイクリック型A/D変換器であり、アナログ入力信号AINに対してN回のサイクル処理を行うことで、上位ビットから順に各ビットの値を取得することができる。
ここで、Viは、iサイクル目に加算器16から出力されるアナログ信号S4にオフセット誤差Voffが加算される場合の電圧である。Diは、Viが正の値である場合は−1となり、Viが負の値である場合は1となる値である。なお、Viが0の場合には、Diは必要に応じて−1及び1のいずれの値を取るように設定してもよい。
実施の形態2にかかるA/D変換器について説明する。実施の形態1では、サイクル処理部10とは別に設けた反転回路20によって信号を反転させるA/D変換器100につついて説明した。これに対し、本実施の形態では、サイクル処理部によって出力する信号を反転させる構成転換例について説明する。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上述の実施の形態では、比較器14の非反転入力端子にサンプル信号S1が入力され、反転入力端子にグランド電圧GNDが入力されているが、非反転入力端子と反転入力端子とを入れ換えてもよい。例えば、実施の形態1にかかるA/D変換器100の比較器14の非反転入力端子にグランド電圧GNDを入力し、反転入力端子にサンプル信号S1を入力してもよい。この場合、D/A変換回路15は、バイナリ信号が「0」(LOW)のときに−VREFを出力し、バイナリ信号が「1」(HIGH)のときに+VREFを出力すればよい。また、初期状態でのDFF31のQ端子の出力を「1」、Q−端子の出力を「0」とすればよい。これにより、実施の形態1にかかるA/D変換器100と同様のA/D変換を行うことができる。
11 選択回路
12 S/H回路
13 増幅器
14 比較器
15、18 D/A変換回路
16 加算器
17 反転増幅器
20 反転回路
30 出力回路
31 DFF
32 XOR回路
40 信号生成部
50 加算器
100、200、300 A/D変換器
1000 光学式エンコーダ
1001 スケール
1002 検出ヘッド
1003 信号処理部
1003A 演算部
AIN アナログ入力信号
Bi、BS バイナリ信号
CLK クロック端子
DET 検出信号
GND グランド電圧
IN 入力信号
OUT デジタル信号
S1 サンプル信号
S2−S7 アナログ信号
TS タイミング信号
Claims (11)
- アナログ入力信号に対して複数回のサイクル処理を行うことでデジタル出力信号に変換するサイクリック型のアナログ−デジタル変換器であって、
前記サイクル処理を行って前記デジタル出力信号の各ビットの値を示すデジタル信号を出力するサイクル処理部と、
前記サイクル処理部から出力された前記デジタル信号が入力され、1サイクルおきに前記デジタル信号を反転させた信号を出力信号として出力する出力回路と、を備え、
2回目以降のサイクルで前記サイクル処理部に入力される信号は、1つ前のサイクルでの前記サイクル処理において生成された信号であり、
前記サイクル処理では、前記サイクル処理部に入力された前記信号を反転させる処理を行う、
アナログ−デジタル変換器。 - 前記出力回路は、
反転出力端子が入力端子と接続されるD型フリップフロップと、
一方の入力に前記デジタル信号が入力され、他方の入力が前記D型フリップフロップの出力端子と接続される排他的論理和回路と、を備える
請求項1に記載のアナログ−デジタル変換器。 - 前記出力回路は、奇数回目のサイクルでは前記デジタル信号を前記出力信号として出力し、偶数回目のサイクルでは前記デジタル信号を反転させた信号を前記出力信号として出力する、
請求項2に記載のアナログ−デジタル変換器。 - 初期状態において、前記D型フリップフロップの前記出力端子の出力値は「0」、前記反転出力端子の出力値は「1」に設定される、
請求項3に記載のアナログ−デジタル変換器。 - 前記サイクル処理部の出力を反転させた信号を前記サイクル処理部に出力する反転回路を更に備える、
請求項1乃至4のいずれか一項に記載のアナログ−デジタル変換器。 - Nは、2以上の整数であり、
前記サイクル処理部は、
前記サイクル処理のそれぞれで1ビットの前記デジタル信号を取得することで、前記アナログ入力信号をNビットのデジタル信号に変換し、
1回目のサイクルでは、前記アナログ入力信号を前記デジタル信号に変換し、
2回目以降のサイクルでは、前のサイクルで前記反転回路から出力された信号を前記デジタル信号に変換する、
請求項5に記載のアナログ−デジタル変換器。 - 前記サイクル処理部は、
1回目のサイクルでは前記アナログ入力信号を、2回目以降のサイクルでは前記反転回路から出力された信号を出力する選択回路と、
前記選択回路から出力された信号をタイミング信号に応じてサンプリングし、サンプリングした信号を出力するサンプルホールド回路と、
前記サンプリングした信号の電圧とグランド電圧とを比較し、比較結果を前記デジタル信号として出力する比較器と、
前記デジタル信号が入力され、前記サンプリングした信号の電圧が前記グランド電圧よりも高い場合に基準電圧を反転させた電圧を出力し、前記サンプリングした信号の電圧が前記グランド電圧よりも低い場合に前記基準電圧を出力するD/A変換回路と、
前記サンプリングした信号の電圧を2倍に増幅する増幅器と、
前記増幅器で増幅された電圧と前記D/A変換回路が出力する電圧とを加算し、加算した電圧を前記反転回路へ出力する加算器と、を備える、
請求項6に記載のアナログ−デジタル変換器。 - 前記サイクル処理部は、
1回目のサイクルでは前記アナログ入力信号を、2回目以降のサイクルでは1つ前のサイクルで前記サイクル処理部から出力された信号を出力する選択回路と、
前記選択回路から出力された信号をタイミング信号に応じてサンプリングし、サンプリングした信号を出力するサンプルホールド回路と、
前記サンプリングした信号の電圧とグランド電圧とを比較し、比較結果を前記デジタル信号として出力する比較器と、
前記デジタル信号が入力され、前記サンプリングした信号の電圧が前記グランド電圧よりも高い場合に基準電圧を出力し、前記サンプリングした信号の電圧が前記グランド電圧よりも低い場合に前記基準電圧を反転させた電圧を出力するD/A変換回路と、
前記サンプリングした信号の電圧を2倍に増幅し、かつ、反転させる反転増幅器と、
前記反転増幅器でから出力された電圧と前記D/A変換回路が出力する電圧とを加算し、加算した電圧を出力する加算器と、を備える、
請求項5に記載のアナログ−デジタル変換器。 - 前記比較器の非反転入力端子に前記サンプリングした信号が入力され、反転入力端子に前記グランド電圧が入力され、
前記D/A変換回路は、前記デジタル信号の値が「1」の場合に前記基準電圧を反転させた電圧を出力し、前記デジタル信号の値が「0」の場合に前記基準電圧を出力する、
請求項7又は8に記載のアナログ−デジタル変換器。 - 測定された変位を示すアナログ信号を出力する変位検出器と、
前記測定された変位を示すアナログ信号に基づいて変位を検出する信号処理部と、を備え、
前記信号処理部は、
請求項1乃至9のいずれか一項に記載のアナログ−デジタル変換器と、
前記アナログ−デジタル変換器が出力する前記デジタル信号に基づいて前記変位を算出する演算部と、を備え、
前記アナログ−デジタル変換器は、前記測定された変位を示すアナログ信号を前記アナログ入力信号として受け取って、前記デジタル信号に変換する、
変位検出装置。 - アナログ入力信号に対して複数回のサイクル処理を行うことでデジタル出力信号に変換するサイクリック型のアナログ−デジタル変換器におけるアナログ−デジタル変換方法であって、
1つ前のサイクルで生成された信号を次のサイクル処理の入力として用いて、前記サイクル処理を行って前記デジタル出力信号の各ビットの値を示すデジタル信号を出力し、
1サイクルおきに前記デジタル信号を反転させた信号を出力信号として出力し、
2回目以降のサイクルで前記サイクルを行う信号は、1つ前のサイクルでの前記サイクル処理において生成された信号であり、
前記サイクル処理では、入力された前記信号を反転させる処理を行う、
アナログ−デジタル変換方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019072864A JP7344000B2 (ja) | 2019-04-05 | 2019-04-05 | アナログ-デジタル変換器、アナログ-デジタル変換方法及び変位検出装置 |
US16/810,130 US11223366B2 (en) | 2019-04-05 | 2020-03-05 | Analog to digital converter, analog to digital conversion method, and displacement detection apparatus |
CN202010249527.3A CN111800136B (zh) | 2019-04-05 | 2020-04-01 | 模数转换器、模数转换方法和位移检测装置 |
DE102020204376.0A DE102020204376A1 (de) | 2019-04-05 | 2020-04-03 | Analog-digital-wandler, analog-digital-umwandlungsverfahren und vorrichtung zum detektieren einer verschiebung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019072864A JP7344000B2 (ja) | 2019-04-05 | 2019-04-05 | アナログ-デジタル変換器、アナログ-デジタル変換方法及び変位検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020170989A true JP2020170989A (ja) | 2020-10-15 |
JP7344000B2 JP7344000B2 (ja) | 2023-09-13 |
Family
ID=72613154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019072864A Active JP7344000B2 (ja) | 2019-04-05 | 2019-04-05 | アナログ-デジタル変換器、アナログ-デジタル変換方法及び変位検出装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11223366B2 (ja) |
JP (1) | JP7344000B2 (ja) |
CN (1) | CN111800136B (ja) |
DE (1) | DE102020204376A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111682877B (zh) * | 2020-05-29 | 2023-04-28 | 成都华微电子科技股份有限公司 | 流水线模数转换器的模数转换方法、流水线模数转换器 |
CN117318720B (zh) * | 2023-11-30 | 2024-03-26 | 深圳市华普微电子股份有限公司 | 一种迭代结构的adc实现方法及电路 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5472660A (en) * | 1977-11-21 | 1979-06-11 | Yokogawa Hokushin Electric Corp | Analog digital converter |
JPS60127820A (ja) * | 1983-12-15 | 1985-07-08 | Matsushita Electric Ind Co Ltd | 縦続型a/d変換器 |
JPH04136717A (ja) * | 1990-09-28 | 1992-05-11 | Okuma Mach Works Ltd | 変位検出装置 |
US5995035A (en) * | 1996-12-16 | 1999-11-30 | Telefonaktiebolaget Lm Ericsson | Cyclic analog-to-digital converter that reduces the accumulation of offset errors |
JP2003032109A (ja) * | 2001-07-12 | 2003-01-31 | Toshiba Corp | アナログ・デジタル変換回路 |
JP2006345571A (ja) * | 1997-01-30 | 2006-12-21 | Fujitsu Ltd | 容量結合を利用したcmosの時系列型ad変換回路及びda変換回路 |
US20090058697A1 (en) * | 2005-01-25 | 2009-03-05 | Atmel Corporation | Method and system for minimizing the accumulated offset error for an analog to digital converter |
JP2016039418A (ja) * | 2014-08-06 | 2016-03-22 | 東芝情報システム株式会社 | A/d変換回路 |
JP2016192612A (ja) * | 2015-03-31 | 2016-11-10 | ルネサスエレクトロニクス株式会社 | 半導体装置及びアナログデジタル変換回路のキャリブレーション方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1240542A (zh) * | 1996-12-16 | 2000-01-05 | 艾利森电话股份有限公司 | 循环模-数变换 |
KR100284285B1 (ko) * | 1998-11-26 | 2001-03-02 | 김영환 | 싸이클릭 아날로그/디지털 변환기 |
JP2008028820A (ja) | 2006-07-24 | 2008-02-07 | Sharp Corp | A/dコンバータ |
CN103178849B (zh) * | 2013-02-27 | 2014-07-16 | 天津大学 | 一种结合tdc的循环模数转换器 |
JP2020005130A (ja) * | 2018-06-28 | 2020-01-09 | 株式会社ミツトヨ | アナログ−デジタル変換器、アナログ−デジタル変換方法及び変位検出装置 |
-
2019
- 2019-04-05 JP JP2019072864A patent/JP7344000B2/ja active Active
-
2020
- 2020-03-05 US US16/810,130 patent/US11223366B2/en active Active
- 2020-04-01 CN CN202010249527.3A patent/CN111800136B/zh active Active
- 2020-04-03 DE DE102020204376.0A patent/DE102020204376A1/de active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5472660A (en) * | 1977-11-21 | 1979-06-11 | Yokogawa Hokushin Electric Corp | Analog digital converter |
JPS60127820A (ja) * | 1983-12-15 | 1985-07-08 | Matsushita Electric Ind Co Ltd | 縦続型a/d変換器 |
JPH04136717A (ja) * | 1990-09-28 | 1992-05-11 | Okuma Mach Works Ltd | 変位検出装置 |
US5995035A (en) * | 1996-12-16 | 1999-11-30 | Telefonaktiebolaget Lm Ericsson | Cyclic analog-to-digital converter that reduces the accumulation of offset errors |
JP2006345571A (ja) * | 1997-01-30 | 2006-12-21 | Fujitsu Ltd | 容量結合を利用したcmosの時系列型ad変換回路及びda変換回路 |
JP2003032109A (ja) * | 2001-07-12 | 2003-01-31 | Toshiba Corp | アナログ・デジタル変換回路 |
US20090058697A1 (en) * | 2005-01-25 | 2009-03-05 | Atmel Corporation | Method and system for minimizing the accumulated offset error for an analog to digital converter |
JP2016039418A (ja) * | 2014-08-06 | 2016-03-22 | 東芝情報システム株式会社 | A/d変換回路 |
JP2016192612A (ja) * | 2015-03-31 | 2016-11-10 | ルネサスエレクトロニクス株式会社 | 半導体装置及びアナログデジタル変換回路のキャリブレーション方法 |
Non-Patent Citations (1)
Title |
---|
PHILLIP E. ALLEN, DOUGLAS R. HOLBERG, "CMOS ANALOG CIRCUIT DESIGN", vol. Second Edition, JPN6023001749, 2002, US, pages 678頁, ISSN: 0004970331 * |
Also Published As
Publication number | Publication date |
---|---|
US11223366B2 (en) | 2022-01-11 |
CN111800136A (zh) | 2020-10-20 |
US20200321973A1 (en) | 2020-10-08 |
JP7344000B2 (ja) | 2023-09-13 |
DE102020204376A1 (de) | 2020-10-15 |
CN111800136B (zh) | 2022-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6184809B1 (en) | User transparent self-calibration technique for pipelined ADC architecture | |
JPH11274927A (ja) | パイプライン接続a/d変換器のためのデジタル自己較正方式 | |
US6285309B1 (en) | Nested pipelined analog-to-digital converter | |
JP7344000B2 (ja) | アナログ-デジタル変換器、アナログ-デジタル変換方法及び変位検出装置 | |
JP2008104142A (ja) | A/d変換器 | |
CN110661528B (zh) | 模数转换器、模数转换方法和位移检测装置 | |
US7030803B2 (en) | Analog-to-digital converter and method of analog-to-digital conversion | |
US6664911B2 (en) | Differential input A/D converter | |
US7928887B2 (en) | Analog/digital conversion device | |
US7348916B2 (en) | Pipeline A/D converter and method of pipeline A/D conversion | |
KR101660416B1 (ko) | Cds를 적용한 sar 방식의 adc 장치 및 샘플링 방법 | |
KR101644999B1 (ko) | 시간 영역 다단 인터폴레이션 기법을 이용한 저전력 아날로그 디지털 변환기 | |
KR101909717B1 (ko) | 차동 vco를 포함하는 아날로그 디지털 변환 장치 | |
CN110176930B (zh) | 测量传输曲线跳变高度的多位分辨率子流水线结构 | |
US10771078B2 (en) | Comparator offset calibration system and analog-to-digital converter with comparator offset calibration | |
JP2014175930A (ja) | アナログデジタル変換器 | |
JP6903154B2 (ja) | 増幅回路及びそれを備えるアナログデジタル変換システム | |
Ou-Yang et al. | An energy-efficient SAR ADC with event-triggered error correction | |
KR101902119B1 (ko) | 스위치드-커패시터 d/a 변환기를 사용한 축차 비교형 a/d 변환기 | |
Ghoshal et al. | Realization of a 1.5 bits/stage pipeline ADC using switched capacitor technique | |
JP2010258681A (ja) | A/d変換回路、信号処理回路、及びブレ検出装置 | |
JP2674332B2 (ja) | 直並列型アナログ/デジタル変換器 | |
JPS6029028A (ja) | 高速アナログ・デジタル変換回路 | |
Lin et al. | Analog-to-digital conversion | |
JPH0563571A (ja) | 直並列型アナログ/デジタル変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230620 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230901 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7344000 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |