CN1240542A - 循环模－数变换 - Google Patents

Abstract

按照发明的新的产生格雷编码的数字输出信号的递归算法执行模拟输入信号的循环A/D变换。在循环A/D变换中,输出位逐个地循环产生。根据发明的格雷编码算法,循环地对模拟输入信号执行取样及保持操作、根据先前产生的输出位的不同有选择地进行信号反相、进行2倍放大以及将其与预定基准信号相加。在本发明的基于递归格雷编码算法的循环A/D变换器结构中,偏移误差的累积通常非常小。此外,以数字方式控制信号反相的事实还使进一步改进了本发明的循环A/D变换器性能的高精度实现成为可能。

Description

循环模-数变换

发明的领域

本发明一般来说涉及模-数变换，具体来说，涉及循环模-数变换。

发明的背景

模-数(A/D)变换器是模拟域和数字域之间边界上的电路，在这两个域之间的信息交换方面起中介物的作用。顾名思义，A/D变换器把模拟输入信号变换或转换为数字输出信号。A/D变换器可用来把模拟信息、例如音频信号或物理参数的测量结果变换为适合数字处理的由两级数字或位组成的数。A/D变换器在所有现代技术中有许多应用。它们广泛应用于电子和通信的各领域。

A/D变换器的精度必然地决定了数字输出信号真实地表示模拟输入信号到何种程度。关于A/D变换器的精度和失真方面的性能评估通常以在A/D变换过程中产生的误差的大小为基础。一般来说，所有A/D变换器都因它们在电路实现方面的缺陷而具有偏移误差。这些偏移误差将影响到A/D变换器的功效和性能。

特别的一种A/D变换器是循环地利用相同功能块以位方式产生数字输出值的所有位的循环A/D变换器。通常用循环A/D变换器来产生正规二进制码的数字输出信号。在这些普通二进制码循环A/D变换器中，偏移误差在变换过程中以严格增大的方式传播和累积，这样就限制了变换器的精度和增大了失真。将会引入相当大的微分和积分非线性，在最坏的情况下甚至会丢失某些输出代码。

发明的概要

本发明减少了已有技术的以上及其它缺陷。

本发明的主要目的是提供与普通二进制码循环A/D变换相比显著地减小了偏移误差累积的循环A/D变换的方法。

本发明的另一目的是提供对电路实现的缺陷不那么敏感的高精度循环A/D变换器。

这些目的用在所附权利要求书中限定的发明来实现。

根据总的发明构思，模拟输入信号的循环A/D变换是按照发明的产生格雷编码的数字输出信号的递归算法来执行的。在循环A/D变换中，各输出位是循环地逐一产生的。根据发明的格雷编码算法，在每一个位判定周期中，从先前位判定获得的数字信息决定了是否反相循环信号。在基于本发明的递归格雷编码算法的循环A/D变换器结构中，偏移误差的累积通常将是非常小的。

此外，以数字方式控制信号反相的事实使得进一步改善了发明的循环A/D变换器性能的高精度实施成为现实。

本发明的格雷码循环A/D变换具有优于普通二进制码循环A/D变换的以下优点：

-更高的精度和更低的失真；

-减小了的偏移误差失真；

-对电路缺陷更低的敏感度；

-更小的微分和积分非线性度；

-几乎不丢失代码；以及

-优越的动态性能，尤其对于小的输入信号。

阅读以下对本发明实施例的描述将体会到本发明具有的其它优点。

附图概述

本发明的新颖的特征在所附权利要求书中给出。但是，参看以下对照附图给出的对具体实施例的详细描述将彻底理解本发明本身以及本发明的其它特点和优点，附图中：

图1是说明普通二进制码循环A/D变换器(已有技术)的基本原理的示意图；

图2是说明本发明的循环A/D变换器的原理的示意图；

图3是根据本发明最佳实施例循环地把模拟输入信号变换为数字输出信号的方法的简要流程图；

图4是表示把格雷编码位变换为二进制码位的示意图；

图5是根据本发明当前最佳实施例的循环A/D变换器的全差动实现的电路图；

图6是表示在图5差动实现中使用的时钟脉冲的时序图；

图7A-D是在不同的时钟相位情况下图5全差动实现的电路图；

图8表示基于二进制编码的5位循环A/D变换器的传递曲线；

图9表示本发明的基于格雷编码算法的5位循环A/D变换器的传递曲线；

图10是本发明循环D/A变换器全差动实现的电路图。

本发明各实施例的详细描述

一般来说，循环A/D变换器循环地用相同的功能块逐位产生数字输出值。在这种变换器中，模拟信号在信号变换环路中循环，从信号变换环路把信号传送给比较器，以位方式产生数字输出位。

为了更好理解本发明，通过说明使用正规二进制编码的普通循环A/D变换器的原理和操作来开始是有利的。

善通基于正规二进制码的循环A/D变换

为了避免误解，在整个说明书中都将使用正规二进制码的如下定义。在正规二进制码中，数用2的幂的线性组合来表示：

其中i和n是整数，b_i代表二级数字(第i个位)。整数n表示位数，下标i表示位位置。一个编码数通常用位序列来表示，序列中最左的位(i＝1)是最高有效位(MSB)，最右的位(i＝n)是最低有效位(LSB)。以下把正规二进制码简称为二进制码。

图1是表示基于二进制码的普通循环A/D变换器的基本原理示意图。图1所示二进制码循环A/D变换器包括以下功能块：第一开关4，比较器5，增益系数为2的取样/保持放大器6，第二开关7和加法器/减法器8。通常用时钟信号来控制该循环A/D变换器的操作，即控制其各功能块。这些时钟信号用时钟信号发生器(未示出)来产生。

通过把第一开关4连接到输入电压——以下被称为输入信号V_in或V_o(1)——来开始A/D变换。于是输入信号V_in被连接到比较器5和取样/保持放大器6。在比较器5中，根据输入信号正负号的不同产生数字输出值的第一个代码位b₁——最高有效位(MSB)。此外，输入信号被同时将其放大2倍的取样/保持放大器6进行取样和保持。产生的代码位——目前是b₁——确定是给取样/保持放大器6的放大输出信号增加还是从中减去以下被称为基准信号的基准电压Vr。产生的位控制第二开关7把基准信号或基准信号的反相信号切换至加法器/减法器8并将该基准信号或基准信号的反相信号与取样/保持放大器6的输出信号相加。然后把第一开关4接至加法器/减法器8的输出端，使环路闭合，开始信号的循环。在比较器5中把加法器/减法器8的当前输出信号——目前是Vo(2)——与零电平作比较来确定下一个代码位b₂——第二个MSB。该第二个MSB再确定是把基准电压Vr还是把基准电压Vr的反相电压与取样/保持放大器6的当前输出信号相加。依然把第一开关4接至加法器/减法器8的输出端，在比较器5中产生第三个MSB b₃。操作继续到产生了最低有效位(LSB)为止，到那时打开环路。将第一开关4与输入信号连接来重新开始新的A/D变换。

循环A/D变换器也称为算法A/D变换器，普通二进制码循环A/D变换器的操作可用以下公式定义的递归算法来概括： $V_o\left(i\right)=2\·V_o(i-1)+{(-1)}^{b_{i-1}}\·V_r,(2\≤i\≤n);$

                                         (1.1)V_o(i＝1)＝V_in和

其中b_i表示第i个二进制输出值，i是从1到n(n表示数字输出值的位数)的整数值。注意b_i是数字输出值的MSB而b_n是数字输出值的LSB。通常|Vin|≤Vr。

为了更容易理解普通二进制码循环A/D变换器的操作，参看图1以及公式(1.1)和(1.2)描述模拟输入信号至4位数字输出值的理想变换的一例示性例子。在这一具体例子中，假定基准电压等于1.0V，输入信号是+0.49V的输入电压。应懂得Vo(1)＝Vin，以及循环信号Vo(i)将按照公式(1.1)的递归公式在每次循环/迭代中发生改变。第i个二进制输出位b_i按照公式(1.2)产生。把第一开关4接至输入信号来开始A/D变换。

产生第一个二进制输出位b₁(MSB)，i＝1：

             Vo(1)＝V_in＝0.49，以及

             b₁＝1。

产生第二个二进制输出位b₂(第二个MSB)，i＝2：

V_o(2)＝2·0.49+(-1)¹·1.0＝0.98-1.0＝-0.02，以及

b₂＝0.

产生第三个二进制输出位b₃(第三个MSB)，i＝3：

V_o(3)＝2·(-0.02)+(-1)⁰·1.0＝-0.04+1.0＝0.96，以及

b₃＝1.

产生第四个二进制输出位b₄(第四个MSB)，i＝4：

V_o(4)＝2·0.96+(-1)¹·1.0＝1.92-1.0＝0.92，以及

b₄＝1.

根据该实例，得到的数字输出值将是4位，因此第四个MSB是LSB。根据定义，一旦产生了LSB，A/D变换就结束。于是对于相应于二进制编码值1111的基准电压1.0V，+0.49V的输入电压被变换为二进制编码输出值1011。

但是，使用二进制编码的普通循环A/D变换器具有对因电路实现缺陷造成的偏移误差过于敏感的缺点。在实际的A/D变换器实现中，偏移误差来源于例如电路的直流偏移和时钟耦合误差。当然，其它类型的误差、例如低频噪声也会在变换过程中产生。总之，在产生每一个位、例如第i个位时，将产生误差ΔVo(i-1)。变换过程中产生的误差将在循环A/D变换器中传播和累积。参看以上公式(1.1)，考虑到产生每一个位时产生的误差，有以下公式； $V_o\left(i\right)=2\·V_o(i-1)+{(-1)}^{b_{i-1}}\·V_r+\mathrm{\Δ}{V}_e(i-1);$ 2≤i≤n

                                 (1.3)

由于普通二进制码循环A/D变换器的结构的缘故，误差将以严格增大的方式累积。这一点通过迭代公式(1.3)直到i＝n就可看出，有以下结果： $V_o\left(n\right)=2^{n-1}\·V_{\mathrm{in}}+\underset{j=1}{\overset{n-1}{\mathrm{\Σ}}}{2}^{n-1-j}\·{(-1)}^{b_j}\·V_r+$

                                (1.4) $\underset{j=1}{\overset{n-1}{\mathrm{\Σ}}}{2}^{n-1-j}\·\mathrm{\Δ}{V}_e\left(j\right)$ 使用二进制编码的n位循环A/D变换器的总累积误差是： ${\mathrm{\ϵ}}_{\mathrm{bin}}=\underset{j=1}{\overset{n-1}{\mathrm{\Σ}}}{2}^{n-1-j}\mathrm{\Δ}{V}_e\left(j\right)---\left(1.5\right)$

其中ΔV_e(j)表示在产生第j+1个MSB时产生的误差电压。由于偏移产生的误差通常都具有相同的正负号，所以这些误差确实累积起来，限制了普通二进制码循环A/D变换器的精度和增大了其失真。

本发明的循环A/D变换

本发明的一般概念是按照发明的递归格雷编码算法执行把模拟输入信号变换为数字输出信号的循环A/D变换。以下将描述本发明使用的具体递归算法。产生的数字输出信号当然是格雷码形式的。在基于本发明的递归格雷编码算法的循环A/D变换器的结构中，与普通二进制码循环A/D变换器相比，显著地减小了在循环变换期间误差的累积。

一般来说，格雷码被认为是一系列的位组合，其中相邻的位组合只有一个位是不同的。研究以下的表I将非常容易理解格雷码的结构。表I的最左一列表示4位格雷码，中间一列表示4位二进制码，最右一列表示相应的十进制数。

表I

格雷码	二进制码	十进制数
			0000	0000	0
0001	0001	1
			0011	0010	2
0010	0011	3
			0110	0100	4
0111	0101	5
			0101	0110	6
0100	0111	7
			1100	1000	8
1101	1001	9
			1111	1010	10
1110	1011	11
			1010	1100	12
1011	1101	13
			1001	1110	14
1000	1111	15

在格雷码和二进制码这两种类型的码中，最右侧的位是最低有效位(LSB)。但应认识到在格雷码中，不能够给编码值的各位分配具体的位权重。有时把格雷码称为反射码，这是因为除最左的位位置(MSB)外，格雷码值的所有位置都是以在反射线附近的反射的形式出现的，最左侧的位置改变逻辑状态。

因为相邻位组合之间只有一个位发生变化，所以在移相键控中经常用格雷编码来表示量化信号级。

在现有技术中，格雷码已被使用在A/D转换器方面。

根据R.J.van de Plassche和R.E.J.van der Grit发表在IEEE“固态电路”会刊(1979年12月第6期第SC-14卷)上的论文“高速7位A/D变换器”，格雷编码被应用于折叠式A/D变换器。折叠式A/D变换器包括多个并行级，并行地变换所有位，不同于循环A/D变换器用一个级循环地逐位产生输出代码位。由于折叠式变换器并行地确定所有位，所以不象循环变换器那样有误差累积。格雷编码用来减少电路实现中比较器的数目。

1965年6月1日授权给F.D.Waldhauer的美国专利3,187,325公开了包括多个级联连接的相同级的逐级编码器。Waldhaucer的逐级编码器利用全模拟折叠技术产生格雷码字。

1962年5月15日授权给N.E.Chasek的美国专利3,035,258公开了利用全模拟折叠技术产生格雷码字的脉码调制编码器。该PCM编码器具有多个级联的编码器电路。每个编码器电路包括一全波整流器、一确定信号的瞬时极性的检测电路以及一以合适速率取样信号极性的取样网络。

现在参看图2说明本发明的基本原理，该图简要表示本发明的循环A/D变换器的一个例子。该循环A/D变换器包括以下功能块：第一开关14、比较器15、取样/保持放大器16、信号反相装置17、第二开关18和加法器19。本发明的循环A/D变换器的操作最好用合适的时钟信号来控制。这些时钟信号用时钟发生器(未示出)来产生。为简明起见，这些时钟信号在图2的示意图中没有示出。

通过把第一开关14连接到输入电压——以下被称为输入信号V_in或V_o(1)——来开始本发明的A/D变换。于是输入信号Vin被连接到比较器15和取样/保持放大器16。在比较器15中，根据输入信号正负号的不同产生数字输出信号格雷码形式的第一个输出位b_t(MSB)。输入信号V_in还被同时将其放大2倍的取样/保持放大器16进行取样和保持。产生的格雷码位——目前是b₁——确定是把取样/保持放大器16的输出信号还是该输出信号的反相信号与以下被称为基准信号的基准电压Vr相加。信号反相用信号反相装置17来实现。被产生的格雷码位控制的第二开关18确定是把放大器16的输出信号还是把该输出信号的反相信号连接到加法器19。相加是在加法器19中进行的。然后把第一开关14接至加法器19的输出端，使信号环路闭合，开始信号的循环。在比较器15中把加法器19的当前输出信号——目前是Vo(2)——与零电平作比较来确定下一个格雷码位b₂——第二个MSB。该第二个MSB依次确定是把取样/保持放大器16的当前输出信号还是把该当前输出信号的反相信号与基准信号Vr相加。依然把第一开关14接至加法器19的输出端，产生第三个MSB b₃。操作继续到产生了最低有效位(LSB)为止，到那时打开环路。将第一开关14与输入信号连接来重新开始新的A/D变换。

本发明的循环A/D变换器的操作可用由以下公式定义的递归格雷编码算法来概括：V_o(i＝1)＝V_in；

                                (2.1) $V_o\left(i\right)=2\·{(-1)}^{b_{i-1}}\·V_o(i-1)+V_r,(2\≤i\≤n)$ 和

其中i是从1到n(n表示数字输出值的位数)的整数值，b_i表示第i个格雷码(第i个MSB)。Vr表示预定基准信号。通常|V_in|≤Vr。

实际上，公式(2.1)和(2.2)精确地限定了本发明的最佳实施例。

细看以上由公式(2.1)和(2.2)限定的本发明的算法，可看出从先前位判定获得的数字信息b_i-1被用来产生当前输出位b_i。因此判定前馈功能是算法所固有的。在本发明的格雷编码算法的实际实现中，这种先前位判定的前馈通常需要某种取样-保持功能度。正是取样-保持电路的保持功能实现了先前产生的数字信息的前馈。以下将结合本发明的全差动实现详细地对此进行说明。

为了更好理解本发明格雷码循环A/D变换器的操作，现在参看公式(2.1)和(2.2)描述把模拟输入信号变换为4位数字输出的理想格雷码变换的一个说明性实例。为了能够比较普通二进制码变换和本发明的格雷码变换，考虑与上述理想二进制码循环A/D变换器例子中相同的基准电压1.0V和相同的输入电压+0.49V。应当懂得Vo(1)＝V_in，并且计算信号Vo(i)将按照公式(2.1)的递归公式在每一次的循环/迭代中发生改变。第i个MSB——格雷码位b_i——按照公式(2.2)产生。

产生第一个格雷码位b₁(MSB)，i＝1：

       Vo(1)＝V_in＝0.49，b₁＝1。

产生第二个格雷码位b₂(第二个MSB)，i＝2：V_o(2)＝2·(-1)¹·0.49+1.0＝-0.98+1.0＝0.02，以及b₂＝1.

产生第三个格雷码位b₃(第三个MSB)，i＝3：V_o(3)＝2·(-1)¹·0.02+1.0＝-0.04+1.0＝0.96，以及b₃＝1.

产生第四个格雷码位b₄(第四个MSB)，i＝4：V_o(4)＝2·(-1)¹·0.96+1.0＝-1.92+1.0＝-0.92，以及b₄＝0.

由于得到的数字输出值在这一具体例子中应具有4个位，所以第4个MSB是LSB，一旦产生了该LSB，A/D变换就结束。于是，对于相应于格雷码值1000的1.0V的基准电压，+0.49V的输入电压被变换为格雷码输出值1110。由上表I可见格雷码值1110相当于二进制码值1011，这与在上述+0.49V输入电压的普通二进制码循环A/D变换的例子中产生的二进制码值相同。因此，按本发明格雷码转换器数字输出值和普通二进制码转换器的输出值彼此是一致的。虽然它们由不同形式的代码产生。

但是，本发明格雷码循环A/D变换中偏移误差的传播与普通二进制码循环A/D变换中的完全不同。在产生每一个位、具体来说在产生第i个位时，在本发明的格雷码循环A/D变换器中，通常将产生包括例如直流偏移和时钟耦合误差的误差ΔVe(i-1)。但是，在基于本发明的格雷编码算法的循环A/D变换器中，这些误差将不是必然以增大的方式累积。根据公式(2.1)，考虑到在产生第i个输出位时产生的误差ΔVe(i-1)，则有以下公式： $V_o\left(i\right)=2\·{(-1)}^{b_{i-1}}\·V_o(i-1)+V_r+\mathrm{\Δ}{V}_e(i-1)---\left(2.3\right)$ 通过迭代公式(2.3)直到i＝n，将有结果： $V_o\left(n\right)=2^{n-1}\·{(-1)}^{\underset{j=1}{\overset{n-1}{\mathrm{\Σ}}}{b}_j}\·V_{\mathrm{in}}+$ $\{\underset{j=1}{\overset{n-2}{\mathrm{\Σ}}}(2^{n-1-j}\·{(-1)}^{\underset{k=j+1}{\overset{n-1}{\mathrm{\Σ}}}{b}_k})+1\}\·V_r+---\left(2.4\right)$ $\underset{j=1}{\overset{n-2}{\mathrm{\Σ}}}(2^{n-1-j}\·{(-1)}^{\underset{k=j+1}{\overset{n-1}{\mathrm{\Σ}}}{b}_k}\·\mathrm{\Δ}{V}_e\left(j\right))+\mathrm{\Δ}{V}_e(n-1)$

因此，基于本发明的格雷编码算法的n位循环A/D变换器的总累积误差是： ${\mathrm{\ϵ}}_{\mathrm{Gray}}=\underset{j=1}{\overset{n-2}{\mathrm{\Σ}}}(2^{n-1-j}\·{(-1)}^{\underset{k=j-1}{\overset{n-1}{\mathrm{\Σ}}}{b}_k}\·\mathrm{\Δ}{V}_e\left(j\right))+\mathrm{\Δ}{V}_e(n-1)$

                                        (2.5)

其中ΔVe(j)表示在产生第(j+1)个MSB时产生的误差电压。以下将结合本发明的全差动实现更彻底地推导本发明n位格雷码循环A/D变换器的总累积误差。

现在通过讨论公式(1.5)和公式(2.5)比较二进制码循环A/D变换器和本发明的格雷码循环A/D变换器的总累积误差。

由于 ${(-1)}^{\underset{k=j-1}{\overset{n-1}{\mathrm{\Σ}}}{b}_k}=\±1,---\left(3.1\right)$ 所以有以下关系保持： $2^{n-1-j}\·{(-1)}^{\underset{k=j+1}{\overset{n-1}{\mathrm{\Σ}}}{b}_k}\≤2^{n-1-j}.---\left(3.2\right)$

此外，因为ΔVe(j)通常具有相同的符号，与j无关，所以有以下关系： $\left|{\mathrm{\ϵ}}_{\mathrm{Gray}}\right|=|\underset{j=1}{\overset{n-2}{\mathrm{\Σ}}}(2^{n-1-j}\·{(-1)}^{\underset{k=j+1}{\overset{n-1}{\mathrm{\Σ}}}{b}_k}\·{\mathrm{\ΔV}}_e\left(j\right))+\mathrm{\Δ}{V}_e(n-1)|\≤$ $|\underset{j=1}{\overset{n-2}{\mathrm{\Σ}}}{2}^{n-1-j}\mathrm{\Δ}{V}_e\left(j\right)+\mathrm{\Δ}{V}_e(n-1)|=\left|\underset{j=1}{\overset{n-1}{\mathrm{\Σ}}}{2}^{n-1-j}\mathrm{\Δ}{V}_e\left(j\right)\right|=\left|{\mathrm{\ϵ}}_{\mathrm{bin}}\right|$

                         (3.3)

数学上严格来说，公式(3.3)表明本发明的n位格雷码循环A/D变换的总累积误差小于或等于n位二进制码循环A/D变换的总累积误差。但实际上格雷码累积误差将几乎总是小于二进制码累积误差。对这一事实作一简明直观的说明是有用的。众所周知，误差ΔVe(j)将沿着A/D变换器的环路传播。但是，在基于本发明的递归格雷编码算法的循环A/D变换器中，根据最新产生的格雷码输出位有选择地反相循环信号。由于产生的格雷码输出位根据具体应用的不同大体上随机地在离散状态0和1之间变化，所以与产生的输出位相关的误差有时与到该输出位产生时为止累积的总误差相加，有时与该累积的总误差相减。因此，在A/D变换期间产生的偏移误差将不是必然地以增大的方式累积，所以基于本发明的算法的格雷码变换的总累积误差远比普通二进制码变换的总累积误差更接近零。

因此，就对于电路缺陷的敏感度而言，本发明的基于格雷编码算法的循环A/D变换器具有明显优于二进制码循环A/D变换器的优点。

为了说明起见，以下比较以普通方式产生例如4位二进制码值0110时产生的误差累积和以本发明方式产生相应的4位格雷码值0101时产生的误差累积。由于在本具体例子中考虑4位的值，所以n等于4。假设产生每一位时产生的偏移误差是+0.02V。

二进制码累积误差：

根据用于二进制码循环A/D变换器的公式(1.5)，产生二进制码值0110的总累积误差将是：ε_bin(n＝4)＝2²·0.02+2¹·0.02+2⁰·0.02＝0.08+0.04+0.02＝0.14.

格雷码累积误差

根据用于本发明格雷码循环A/D变换器的公式(2.5)，产生格雷码值0101(b₁＝0，b₂＝1，b₃＝0，b₄＝1)的总累积误差将是：ε_Gray(n＝4)＝2²·(-1)⁽¹⁺⁰⁾·0.02+2¹·(-1)⁽⁰⁾·0.02+0.02＝＝4·(-1)·0.02+2·(1)·0.02+0.02＝-0.08+0.04+0.02＝-0.02.

可以看出|ε_Gray|＜ε_bin|。因为与本发明的误差相关的符号既有正也有负，所以一般来说本发明的格雷码误差累积比二进制码误差累积要小得多。这一性质与发明的由公式(2.1)和(2.2)定义的格雷编码算法的项(-1)^bi-1直接相关。在统计的意义上，本发明的循环A/D变换的累积误差在大多数情况下得到减小。

图3是根据本发明一最佳实施例把模拟输入信号循环变换为数字输出信号的方法的简要流程图。假定产生的数字输出信号具有预定数目n的输出位b_i，i是从1至n的整数。基于本发明的格雷编码算法的循环A/D变换基本上如下地进行。在步骤31，输入模拟输入信号Vo(i＝1)＝Vin。此时i等于1，表示将产生第一个输出位。然后在步骤32把模拟输入信号Vo(i＝1)与零电平作比较，按照公式(2.2)产生第一个数字格雷码输出位b₁。如果i等于n，即如果此时在步骤33已产生了数字输出信号的所有位(是)，A/D变换就结束，流程同时结束。但是，数字输出信号通常包括一个以上的位(否)，流程继续到步骤34。在步骤34对输入信号进行取样和保持。然后在步骤35将被取样及保持的信号放大两倍，并根据先前在步骤32产生的格雷码输出位b₁的不同有选择地将该信号反相。在步骤36把被放大和被有选择地反相的信号与预定基准信号相加，产生被更新的模拟信号Vo(i＝2)。此时i＝i+1＝2，表示将产生下一个输出位b₂。被更新的模拟信号被循环，流程继续到步骤32。现在在步骤32把被循环的被更新模拟信号Vo(2)与零电平作比较，产生第二个格雷码输出位b₂。流程按照图3所示的流程图继续到产生了全部n个输出位为止。

通过在步骤31再次输入模拟信号来开始新的A/D变换。

应当懂得步骤35中放大两倍和有选择的信号反相的具体顺序对本发明的循环A/D变换来说通常不是关键的。可以在将被取样及保持的信号放大两倍之前根据产生的输出位b_i的不同有选择地进行反相。这一点对图2所示格雷码循环A./D变换器来说同样是真实的。

当然，本发明格雷码循环A/D变换器的数字输出信号是格雷码的形式。但是，如果要在具有被设计成利用正规二进制码进行操作的设备的系统中使用本发明的循环A/D变换器，则把格雷码输出信号变换为正规二进制码输出信号将更方便。因此，在这种情况下，本发明的产生格雷编码信号的A/D变换器还包括以数字方式把格雷编码信号变换为正规二进制码输出信号的装置作为未级。图4是表示利用简单的数字门电路XOR(异或)-1、XOR-2、XOR-3把4位格雷码变换为4位正规二进制码的示意图。根据以下公知的关系把用G(i)表示的格雷码位变换为用B(i)表示的正规二进制码位：B(1)＝G(1)；B(i)＝G(i)B(i-1)，2≤i≤n                         (4.1)

其中n是码值的位数。在图4的例子中，n等于4。格雷码MSB G(1)不作任何改变就可直接作为二进制码MSB B(1)。其余格雷码位利用相应数字XOR门变换为二进制码位。这种数字变换不产生任何偏移误差。因此，通过同时使用发明的格雷码循环A/D变换和上述数字方式的格雷码→二进制码变换，就能够执行最后输出信号是正规二进制码形式的循环A/D变换，并且仍保持了低的偏移误差累积。

图5是根据本发明当前最佳实施例以全差动开关电容方式实现的循环A/D变换器一个例子的电路图。当论及差动A/D变换器实现时，要考虑具有正部分Vin(p)和负部分Vin(n)的差分输入信号。这两个部分的振幅相同但极性相反。同样地，该A/D变换器使用预定的差分基准信号Vr和-Vr。图5的电路相对于差分信号实现本发明的格雷编码算法。循环A/D变换器40主要包括第一运算放大器(OPAMP)41、开关装置42、第二运算放大器(OPAMP)43、比较器44、时钟信号发生器45、电容器C、C1、C2和C3以及开关S₁至S₁₃。

每一个OPAMP 41、43具有两个输入端和两个输出端，按照内部共模反馈方式进行操作。第一OPAMP 41具有与其每一个输入端连接的相关前电容器C。第二OPAMP 43具有两个相关前电容器C3和两个相关并联电容器C2。前电容器C3与每一个输入端连接，并联电容器C2通过开关有选择地与每一对输入-输出端并联连接。电容器C3具有2C的电容量，电容器C2具有等于C的电容量。因此，在操作时，当第二OPAMP 43处于放大阶段时，它将有等于2的增益系数。应当认识到是第二OPAMP 43与其相关电容器一道组成增益系数为2的装置。第一OPAMP 41和第二OPAMP 43分别具有与相应OPAMP并联连接的开关S₈和S₃。一旦闭合，开关S₈和S₃就分别短路或重新调整第一OPAMP 41和第二OPAMP 43。开关S₉与第一OPAMP 41及其相关前电容器C并联连接。在第二OPAMP 43的每一侧都有一输入电容器C1，该电容器与第二OPAMP 43连接，放电时将在电容器C2两端产生电压。每一输入电容器C1与三个开关S₁、S₂和S₁₁连接。电容器C1和开关S₁、S₂、S₁₁组成开关电容器单元。开关S₁有选择地把差分输入信号的相应部分连接到输入电容器C1。开关S₁₁有选择地把差分基准信号的相应部分连接到输入电容器C1。开关S₂有选择地将输入电容器C1接地。电容器C、C2和C3分别被开关S₇、S₄和S₁₀有选择地接地。开关装置42具有两个输入端和两个输出端，由四个开关S₁₂、S₁₃组成。比较器44具有两个输入端和一个输出端。比较器44最好是锁存比较器，其输出信号在变换周期的适当部分内被保持。

第一OPAMP 41的输出端与开关装置42的输入端连接。开关装置42的输出端与第二OPAMP 43的相关电容器C3连接。第二OPAMP 43的输出端与比较器44的输入端连接。第二OPAMP 43的输出端还通过开关S₆与第一OPAMP 41的前电容器C连接。

时钟信号发生器45产生具有预定定时和预定信号值的第一组时钟信号Φ_in、Φ₁、Φ₂、Φ₃和Φ₄，还产生信号值依赖于被产生的输出位b_i的第二组时钟信号Φ_s12和Φ_s13。比较器44的输出端与时钟信号发生器45连接，向其提供所产生的输出位。时钟信号Φ_s12和Φ_s13按照以下关系产生：

Φ_s12＝Φ_s13＝0，在产生MSB时(i＝1)

Φ_s12＝Φ₁·b_i-1，对于i≥2

Φ_s13＝Φ₁·b_i-1，对于i≥2                        (5.1)

这里的b_i-1表示b_i-1的相反逻辑状态。

图6是表示在图5的全差动实现中使用的时钟信号Φ_in、Φ₁、Φ₂、Φ₃和Φ₄的预定定时的时序图的一个例子。循环A/D变换器40的操作由这些时钟信号以及以上定义的时钟信号Φ_s12和Φ_s13来控制。具体来说，Φ_in控制开关S₁和S₇，Φ₁控制开关S₃和S₄，Φ₂控制开关S₂、S₅和S₆，Φ₃控制开关S₈和S₁₀，Φ₄控制开关S₉和S₁₁，Φ_s12控制开关S₁₂，Φ_s13控制开关S₁₃此外，Φ₂触发锁存比较器44。在这一实现例子中，开关在相应时钟信号变为高电平时闭合，而在相应时钟信号变为低电平时打开。这些时钟信号还在表II中列出。

简言之，目前不深究细节，以下将参看图5和6说明循环A/D变换器40的操作。在第一时钟阶段中，当Φ_in、Φ₁和Φ₃为高电平时，电路被初始化，差动输入信号被输入电容器C1取样。在下一个时钟阶段中，当Φ₂和Φ₃为高电平时，取样输入信号通过第二OPAMP 43的电容器C2传送给比较器44，第一个输出位b₁(MSB)在该比较器44中产生。此外，输入信号还输入给第一OPAMP 41的电容器C并被其取样。在随后的时钟阶段中，当Φ₁和Φ₄为高电平时，第一OPAMP 41的输出传送给开关装置42，被该开关装置42根据产生的输出位b₁(如上所述，Φ_s12和Φ_s13依赖于b₁)有选择地进行反相。开关装置42有选择反相的输出传送给第二OPAMP 43的相关前电容器C3，被其进行取样。此外，差动基准信号被输入电容器C1取样。在随后的时钟阶段中，当Φ₂和Φ₃为高电平时，第二OPAMP 43处于放大阶段，被有选择反相的信号被放大2倍。输入电容器C1先前取样的基准信号传送给第二OPAMP 43的相关电容器C2，以便该基准信号的电压将对第二OPAMP 43的输出作出贡献。第二OPAMP 43的输出在比较器44中被量化，由此产生第二个输出位b₂(第二个MSB)。此外，第二OPAMP 43的输出被第一OPAMP 41的前电容器C取样。循环A/D变换器40的操作在接下来的时钟阶段中继续，有选择的反相依赖于产生的输出位b₂、有选择反相信号的取样值和基准信号的取样值。随后，循环A/D变换将交替地执行Φ₂和Φ₃为高电平的时钟阶段的操作和Φ₁和Φ₄为高电平的时钟阶段的操作，直到产生全部输出位b_i为止。

第一OPAMP 41与其相关前电容器C一道起取样-保持型的单位增益存储器缓冲器的作用。在Φ₂和Φ₃为高电平的时钟阶段的操作中，第二OPAMP 43的输出在比较器44中被量化，由此产生数字输出位。此外，在该时钟阶段中，第二OPAMP 43的输出被第一OPAMP 41的相关前电容器C、即被单位增益存储器缓冲器取样。由于该单位增益缓冲器的保持操作，分别控制比较器44和开关装置42以及分别控制比较器44的位判定和开关装置42的有选择反相的时钟信号的不重叠定时在时间上分离开来。这种时间分离实现了把产生的数字输出前馈给开关装置42，该开关装置42在随后的Φ₁和Φ₄为高电平的时钟阶段中，根据前馈的输出位有选择地反相第一存储器缓冲器保持的信号。

应当懂得在开关装置42中执行的信号反相利用了比较器44中的先前位判定的数字信息，并根据这一信息确定是否反相开关装置42的输入。最好把信号反相作为数字控制的极性移位来实现。在图5的全差动实现中，通过利用数字控制的开关装置42切换差动信号的极性实现反相。这样就极精确地实现了信号反相。高精度的信号反相进一步提高了本发明的循环A/D变换器的精度。

此外，在图5所示格雷码循环A/D变换器的全差动实现中，由于信号反相只需要非常简单的时钟控制开关，所以与普通二进制码循环A/D变换器相比，实际上没有硬件额外开销。

为了更好理解图5所示循环A/D变换器40的全差动实现，现在更详细地描述在若干个连续时钟阶段期间的操作。

以下的表II总结了用时钟信号Φ₁和Φ₂高电平阶段表示的在相继的时钟阶段期间开关S₁至S₁₃的状态(通/断)。关闭的开关用“1”来表示，打开的开关用“0”来表示。开关S₁₂和S₁₃依赖于先前产生的数字输出。例如，在产生MSB时，当Φ₃为高电平时，由表II可知开关S₁闭合。

表II

	MSB，b1		第i个MSB，bi(i＞1)当bi-1＝0		第i个MSB，bi(i＞1)当bi-1＝1
								高Φ1	高Φ2	高Φ1	高Φ2	高Φ1	高Φ2
S1	1	0	0	0	0	0
							S2	0	1	0	1	0	1
S3	1	0	1	0	1	0
							S4	1	0	1	0	1	0
S5	0	1	0	1	0	1
							S6	0	1	0	1	0	1
S7	1	0	0	0	0	0
							S8	1	1	0	1	0	1
S9	0	0	1	0	1	0
							S10	1	1	0	1	0	1
S11	0	0	1	0	1	0
							S12	0	0	1	0	0	0
S13	0	0	0	0	1	0

图7A-D是在相继的时钟阶段期间的循环A/D变换器40的全差动实现的电路图。这些电路图已被简化，以便只表示循环A/D变换器40中与所考虑的时钟阶段有关的那些部分。打开的开关和未被连接的元件一般不表示出来。

图7A表示在MSB的第一个时钟阶段Φ₁期间的循环A/D变换器40。根据表II，开关S₁、S₃、S₄、S₇、S₈和S₁₀闭合。差动输入信号(V^p _in，Vⁿ _in)被输入电容器C1。电容器C、C2和C3全部接地，第一OPAMP 41和第二OPAMP 43被重新调整，以便抑制这些OPAMP中的直流偏移。开关装置42打开。电路被初始化。

图7B表示在MSB的第二个时钟阶段Φ₂期间的循环A/D变换器40。根据表II，开关S₂、S₅、S₆、S₈和S₁₀闭合。输入电容器C1接地，把其上的电荷放电到第二OPAMP 43的相关并联电容器C2上。并联电容器C2两端的电压形成第二OPAMP 43的输出；

V^p ₀(1)＝V^p _in，Vⁿ ₀(1)＝Vⁿ _in+ΔV_e(0)              (5.2)

其中ΔV_e(0)代表取样及保持输入信号时的误差电压。为简单起见，把ΔV_e(0)称为负侧(negative side)。应懂得ΔV_e(0)表示循环变换的输入的量而不是表示循环变换本身的量。非零ΔV_e(0)等价于输入信号V_in’＝V_in+ΔV_e(0)和理想的取样及保持。因此，为简单起见，以下假定ΔV_e(0)＝0。

第二OPAMP 43的输出传送给比较器44，按照以下关系产生比较器44的第一个输出位b1：

比较器44的输入是差分形式的，输出是数字形式的。此外，第二OPAMP 43的输出被起单位增益缓冲器作用的第一OPAMP 41的相关前电容器C取样。第一OPAMP 41的前电容器C起存储单元的作用，保持第二OPAMP 43的输出到下一个时钟阶段为止。第一OPAMP 41本身是短路的。

图7C表示在第二个MSB(i＝2)的Φ₁为高电平的下一个时钟阶段期间的循环A/D变换器。根据表II，开关S₃、S₄、S₉和S₁₁闭合。开关S₁₂和开关S₁₃依赖于先前产生的输出位b₁。如果b₁等于0，开关S₁₂就闭合，而开关S₁₃打开。被第一OPAMP 41的相关前电容器C取样的信号——响应于在前一时钟阶段中第二OPAMP 43的输出信号——传送给开关装置42。开关装置42根据在该前一时钟阶段产生的输出位b₁有选择地执行信号反相。具体来说，开关S₁₂和开关S₁₃的状态确定开关装置是否切换差分信号的极性。于是，开关装置42的输出将如下地确定： $V_l^p\left(1\right)={(-1)}^{b_1}\·V_o^p\left(1\right)={(-1)}^{b_1}\·V_{\mathrm{in}}^p$

                                 (5.4) $V_l^n\left(1\right)={(-1)}^{b_1}\·V_o^n\left(1\right)={(-1)}^{b_1}\·V_{\mathrm{in}}^n$

开关装置42的输出传送给第二OPAMP 43的相关前电容器C3。此外，差分基准信号被输入电容器C1取样。第二OPAMP 43本身被短路，电容器C2接地。

图7D表示在第二个MSB(i＝2)的Φ₂为高电平的时钟阶段期间的循环A/D变换器。根据表II，开关S₂、S₅、S₆、S₈和S₁₀闭合。第二OPAMP 43处于放大阶段，将被第二OPAMP 43的相关前电容器C3取样的有选择反相信号放大两倍。输入电容器C1接地，以便将其上的电荷放电给第二OPAMP 43的相关并联电容器C2。这意味着基准信号的电压将对第二OPAMP 43的输出作出贡献。于是，第二OPAMP 43的输出将是： $V_o^p\left(2\right)=2\·V_l^p\left(1\right)+V_r=2\·{(-1)}^{b_1}\·V_{\mathrm{in}}^p+V_r$ $V_o^n\left(2\right)=2\·V_l^n\left(1\right)-V_r+\mathrm{\Δ}{V}_e\left(1\right)=2\·{(-1)}^{b_1}\·V_{\mathrm{in}}^n-V_r+$

                      ΔV_e(1)

                                      (5.5)

其中ΔV_e(1)代表产生第二个输出位b₂时的误差电压。它代表在执行从V^p ₀(1)开始到以V^p ₀(2)结束的整个位变换周期时在信号中产生的全部误差。这一误差电压包括了几种不同类型的误差。设置在高阻抗节点的开关通常抑制小的电荷，即所谓的时钟引发电荷，这种电荷形成直流偏移误差电压。在差动实现中，这些偏移误差在理想情况下将相互抵消。但是，与时钟引发电荷抑制有关的不对称开关对将产生直流偏移。一般来说，直流偏移是每一个OPAMP所固有的。但是，根据本发明，通过重新调整OPAMP和在先前时钟阶段期间把这些直流偏移存储在OPAMP的相关电容器内而将它们减至最小。以下用误差电压ΔV_e(i-1)表示在产生第i个输出位时产生的全部误差-包括低频噪声。为简单起见，假定在差动实现负侧的第二OPAMP 43内产生ΔV_e(i-1)。比较器44按以下关系产生第二个输出位b₂：

此外，第二OPAMP 43的输出被第一OPAMP 41的相关前电容器取样。

循环A/D变换器以图7C的电路结构和图7D的电路结构交替地进行操作，直到全部输出位被产生为止。

在产生第i个MSB时以下关系是真的。在该第i个MSB的第一个时钟阶段Φ₁期间，根据先前产生的输出位b_i-1有选择地反相被第一OPAMP 41的前电容器C取样的第二OPAMP 43的输出： $V_l^p\left(i\right)={(-1)}^{b_{i-1}}\·V_o^p(i-1)$

                                      (5.7) $V_l^n\left(i\right)={(-1)}^{b_{i-1}}\·V_o^n(i-1)$

在该第i个MSB的第二个时钟阶段Φ₂期间，实现了放大2倍、与基准信号相加以及该第i个MSB的产生： $V_o^p\left(i\right)=2\·V_l^p\left(i\right)+V_r=2^{i-1}\·{(-1)}^{\underset{j=1}{\overset{i-1}{\mathrm{\Σ}}}{b}_j}\·V_{\mathrm{in}}^p+$ $\{\underset{j=1}{\overset{i-2}{\mathrm{\Σ}}}(2^{i-1-j}\·{(-1)}^{\underset{k=j+1}{\overset{i-1}{\mathrm{\Σ}}}{b}_k})+1\}\·V_r$ $V_o^n\left(i\right)=2\·V_l^n\left(i\right)-V_r+\mathrm{\Δ}{V}_e(i-1)=2^{i-1}\·{(-1)}^{\underset{j=1}{\overset{i-1}{\mathrm{\Σ}}}{b}_j}\·V_{\mathrm{in}}^n-$ $\{\underset{j=1}{\overset{i-2}{\mathrm{\Σ}}}(2^{i-1-j}\·{(-1)}^{\underset{k=j+1}{\overset{i-1}{\mathrm{\Σ}}}{b}_k})+1\}\·V_r+$ $\underset{j=1}{\overset{i-2}{\mathrm{\Σ}}}(2^{i-1-j}\·{(-1)}^{\underset{k=j+1}{\overset{i-1}{\mathrm{\Σ}}}{b}_k}\·\mathrm{\Δ}{V}_e\left(j\right))+\mathrm{\Δ}{V}_e(i-1)$

                                     (5.8)

其中ΔV_e(j)代表产生第(j+1)个输出位时的误差电压。第i个MSB如下地产生：

为了产生全部n个输出位，需要n个时钟周期。按照以下关系产生最后的输出位-LSB：

其中 $V_o^p\left(n\right)=2\·V_l^p\left(n\right)+V_r=2^{n-1}\·{(-1)}^{\underset{j=1}{\overset{n-1}{\mathrm{\Σ}}}{b}_j}\·V_{\mathrm{in}}^p+$ $\{\underset{j=1}{\overset{n-2}{\mathrm{\Σ}}}(2^{n-1-j}\·{(-1)}^{\underset{k=j+1}{\overset{n-1}{\mathrm{\Σ}}}{b}_k})+1\}\·V_r$ $V_o^n\left(n\right)=2\·V_l^n\left(n\right)-V_r+\mathrm{\Δ}{V}_e(n-1)=2^{n-1}\·{(-1)}^{\underset{j=1}{\overset{n-1}{\mathrm{\Σ}}}{b}_j}\·V_{\mathrm{in}}^n-$ $\{\underset{j=1}{\overset{n-2}{\mathrm{\Σ}}}(2^{n-1-j}\·{(-1)}^{\underset{k=j+1}{\overset{n-1}{\mathrm{\Σ}}}{b}_k})+1\}\·V_r+$ $\underset{j=1}{\overset{n-2}{\mathrm{\Σ}}}(2^{n-1-j}\·{(-1)}^{\underset{k=j+1}{\overset{n-1}{\mathrm{\Σ}}}{b}_k}\·\mathrm{\Δ}{V}_e\left(j\right))+\mathrm{\Δ}{V}_e(n-1)$

                                (5.11)

最后的项Vⁿ ₀(n)代表在本发明的n位循环A/D变换中产生的总累积误差： ${\mathrm{\ϵ}}_{\mathrm{Gray}}=\underset{j=1}{\overset{n-2}{\mathrm{\Σ}}}(2^{n-1-j}\·{(-1)}^{\underset{k=j+1}{\overset{n-1}{\mathrm{\Σ}}}{b}_k}\·\mathrm{\Δ}{V}_e\left(j\right))+\mathrm{\Δ}{V}_e(n-1)$

                                (5.12)

公式(5.12)相应于上述公式(2.5)。

可以通过改变开关和电容器的具体结构来改进以上参看图5、6以及7A-D描述的全差动电路实现。开关和电容器的数目可以改变。可用其它方法把差分输入信号和差分基准信号注入到电路。例如，对每一输入信号和基准信号都可使用一开关电容器单元。取样-保持功能度以及反相都可以有其它实现方式。当然根据电路实现的这些改进来调整控制循环A/D变换器的开关和电路的时钟信号。

还应懂得可容易地获得基于上述全差动实现的单端A/D变换器实现。

模拟

已用算法模拟程序对普通二进制码循环A/D变换器和本发明的格雷码循环A/D变换器的操作进行了模拟。对静态和动态性能进行了分析。

就静态性能而言，模拟了偏移误差的产生，以下参看图8和9对影响作简要说明。图8示出基于二进制编码的5位循环A/D变换器的传递曲线。图9示出基于本发明的格雷编码算法的5位循环A/D变换器的传递曲线。在这两种变换器类型中，假定产生的偏移误差的幅值是1.5LSB。

由图8可见模拟的偏移误差造成了二进制码A/D变换器的传递曲线具有明显的非线性特性。该传递曲线偏离了理想的阶梯传递曲线，在二进制码循环A/D变换器中造成了例如码16的丢失。

在图9的本发明的格雷码循环A/D变换器的传递曲线中，模拟的偏移误差唯一可察觉的影响是造成小的增益误差。改变了传递曲线的斜率即增益，但曲线理想的阶梯状保持不变。

此外，与普通二进制码循环A/D变换器相比，本发明提出的循环A/D变换器的格雷码结构还在其它几个方面改善了操作性能。本发明的格雷码A/D变换器的积分非线性和微分非线性比二进制码A/D变换器的小得多。信号与噪声失真比(SNDR)和无寄生动态范围得到明显改进。

总之，理论推导和系统模拟都表明本发明的格雷码循环A/D变换器优于普通循环A/D变换器。本发明提出的新的基于格雷编码算法的循环A/D变换器结构特别适合于高精度和低失真的应用场合。

根据本发明的第二个方面，把在循环A/D变换中使用的原理的逆原理应用于循环D/A变换。于是，把发明的第二个方面涉及数字输入信号至模拟输出信号的变换。在循环D/A变换器中，各个位输入给循环地产生模拟输出信号的相同电路。根据本发明第二个方面的一最佳实施例，格雷编码的数字信号按照下式定义的递归算法被变换为模拟输出信号： $V_g\left(i\right)=\frac{1}{2}\·[V_g(i+1)-V_r]\·{(-1)}^{b_g\left(i\right)},i=N,N-1,...,1$

                           (6.1)

其中b_g(1)表示MSB而b_g(N)表示LSB，假定是一N位D/A变换器。下标g表示数字输入是格雷码。V_g(i)表示与第i个LSB相关的中间值，2≤i≤N，V_g(N+1)＝0。该D/A变换器的输出值是V_gout，它等于V_g(1)。V_r表示预定的基准值。D/A变换从LSB开始。根据具体的电路实现的不同，中间值、基准值和输出值可以是电荷、电压或电流。

迭代公式(6.1)将得到以下结果： $V_{\mathrm{gout}}=V_g\left(1\right)=-\left\{\underset{i=1}{\overset{N}{\mathrm{\Σ}}}\frac{1}{2^i}{(-1)}^{\underset{j=1}{\overset{i}{\mathrm{\Σ}}}{b}_g\left(j\right)}\right\}\·V_r---\left(6.2\right)$

假定在产生每一个中间值和输出值时产生了偏移误差ΔV_g(i)。参看上述公式(6.1)，考虑到误差ΔV_g(i)，将得出以下公式： $V_g\left(i\right)=\frac{1}{2}\·[V_g(i+1)-V_r+\mathrm{\Δ}{V}_g\left(i\right)]\·{(-1)}^{b_g\left(i\right)}---\left(6.3\right)$

迭代公式(6.3)到i＝1，将得到以下结果： $V_{\mathrm{gout}}=V_g\left(1\right)=-\left\{\underset{i=1}{\overset{N}{\mathrm{\Σ}}}\frac{1}{2^i}{(-1)}^{\underset{j=1}{\overset{i}{\mathrm{\Σ}}}{b}_g\left(j\right)}\right\}\·V_r+$

                                      (6.4) $\{\underset{i=1}{\overset{N}{\mathrm{\Σ}}}\frac{1}{2^i}{(-1)}^{\underset{j=1}{\overset{i}{\mathrm{\Σ}}}{b}_g\left(j\right)}\·\mathrm{\Δ}{V}_g\left(i\right)\}$

因此，在本发明的整个D/A变换过程中的总累积误差由下式确定： ${\mathrm{\ΔV}}_{\mathrm{gout}}=\{\underset{i=1}{\overset{N}{\mathrm{\Σ}}}\frac{1}{2^i}{(-1)}^{\underset{j=1}{\overset{i}{\mathrm{\Σ}}}{b}_g\left(j\right)}\·\mathrm{\Δ}{V}_g\left(i\right)\}---\left(6.5\right)$

本发明的D/A变换的总累积误差比普通D/A变换的小得多。特别是，与二进制码循环D/A变换相比，获得了相应于本发明的循环A/D变换相对于普通二进制码循环A/D变换的改进的改进。

图10是本发明循环D/A变换器的全差动实现的电路图。图10的电路实现采用了公式(6.1)的递归算法。如同图5的全差动A/D变换器的实现一样，图10的实现也是开关为数字控制的开关电容器的类型。由于D/A变换是A/D变换的逆变换，所以参看以上对图5、6和7A-D的A/D变换器的描述可更好理解图10的D/A变换器。但是，在本发明的D/A变换中，采用的是基准信号的相减和0.5倍的放大。还应懂得是数字信号的格雷码位确定是否执行反相功能。

以上描述的各实施例只是作为例子而已，应懂得本发明不受这些实施例的限制。当然可以在不超出本发明的范围的前提下按照与所描述的方式不同的其它方式实施本发明。遵循在此描述并要求保护的基本原理的其它改进在本发明的范围之内。

Claims (10)

1.利用预定基准信号Vr把模拟输入信号Vin循环变换为具有预定数目n的输出位b_i的数字输出信号的方法，其中i是从1到n的整数，该方法的特征在于包括按照由以下公式定义的递归格雷编码算法产生每一输出位b_i的步骤：V_o(i＝1)＝V_in； $V_o\left(i\right)=2\·{(-1)}^{b_{i-1}}\·V_o(i-1)+V_r,(2\≤i\≤n);$ 以及

2.权利要求1的方法，其特征在于还包括以数字方式把所述格雷编码的数字输出信号变换为正规二进制码的步骤。

3.把模拟输入信号V_in变换为具有预定数目n的输出位b_i的数字输出值的循环模-数(A/D)变换的方法，其中i是从1到n的整数，该方法的特征在于包括按照递归格雷编码算法产生每一个输出位b_i的步骤，所述递归格雷编码算法包括以下步骤：

-取样输入信号V_in，并将被定义为第一循环信号Vo(1)的被取样输入信号V_in与预定电平比较来产生第一输出位b₁；

-对每一后续输出位b_i，通过执行以下步骤产生后续输出位b_i，这里的i是从2到n：

-通过对先前循环信号Vo(i-1)执行取样及保持操作，进行2倍放大，根据先前产生的输出位有选择地进行信号反相；以及把预定基准信号与所述被放大及被有选择地反相的信号相加来产生下一个循环信号Vo(i)；以及

-把所述下一个循环信号Vo(i)与所述预定电平相比较来产生数字输出值的所述后续输出位b_i。

4.权利要求3的方法，其特征在于还包括以数字方式把所述格雷编码的数字输出值变换为正规二进制码的输出值的步骤。

5.利用预定基准信号Vr把模拟输入信号V_in变换为具有预定数目n的输出位b_i的数字输出信号的循环模-数(A/D)变换器，其中i是从1到n的整数，所述循环模-数(A/D)变换器的特征在于包括按照由以下公式定义的递归格雷编码算法产生每一输出位b_i的装置：V_o(i＝1)＝V_in； $V_o\left(i\right)=2\·{(-1)}^{b_{i-1}}\·V_o(i-1)+V_r,(2\≤i\≤n);$ 以及

6.权利要求5的循环A/D变换器，其特征在于还包括以数字方式把所述格雷编码的数字输出信号变换为正规二进制码的输出信号的装置。

7.利用预定基准信号Vr把模拟输入信号V_in变换为具有预定数目n的输出位b_i的数字输出信号的循环A/D变换器，其中i是从1到n的整数，所述循环A/D变换器的特征在于包括按照递归格雷编码算法产生每一个输出位b_i的装置，所述按照递归格雷编码算法产生每一个输出位b_i的装置包括：

-将被定义为第一循环信号Vo(1)的输入信号V_in与预定电平比较来产生第一个输出位b₁的装置(15；44)；和

-循环地产生每一个后续输出位b_i的装置，这里的i从2到n，所述循环地产生每一个后续输出位b_i的装置包括：

-由对前一个循环信号Vo(i-1)执行取样及保持操作、进行2倍放大以及根据先前产生的输出位有选择地进行信号反相的装置(16、17、18；41、42、43)和把预定基准信号与所述被放大和被有选择地反相的信号相加的装置(19；C1，S₁₁，S₂)组成的产生下一个循环信号Vo(i)的装置；和

-把所述下一个循环信号Vo(i)与所述预定电平相比较来产生数字输出信号的所述后续输出位b_i的装置(15；44)。

8.利用预定基准信号把模拟输入信号变换为数字输出信号的循环A/D变换器，所述循环A/D变换器的特征在于包括：

-增益系数为2的一放大器(43、C2、C3)；

-按照与所述放大器(43、C2、C3)并联的方式有选择地加入输入信号的装置(C1、S₁、S₂)；

-按照与所述放大器(43、C2、C3)并联的方式有选择地加入预定基准信号的装置(C1、S₂、S₁₁)；

-响应所述放大器(43、C2、C3)的输出信号产生数字输出信号的输出位的一比较器(44)；

-重复地取样及保持所述放大器(43、C2、C3)的输出信号的一取样-保持电路(41，C)；

-根据所述比较器(44)的先前产生的输出位有选择地反相所述被取样及保持信号的装置(42)，其中所述放大器(43、C2、C3)响应所述被有选择地反相的信号；以及

-产生一组时钟信号的一时钟信号发生器(45)，该组时钟信号控制所述加入输入信号的装置(C1、S₁、S₂)，所述加入基准信号的装置(C1、S₂、S₁₁)，所述取样-保持电路(41，C)以及所述有选择地反相所述比较器(44)的装置(42)。

9.权利要求8的循环A/D变换器，其特征在于还包括重新调整所述放大器(43、C2、C3)和所述取样-保持电路(41，C)的装置(S₈、S₃)  。

10.利用预定差分基准信号把差分模拟输入信号变换为数字输出信号的循环模-数(A/D)变换器，所述循环模-数(A/D)变换器的特征在于包括：

-第一开关电容器单元(C1、S₁、S₂、S₁₁)，有选择地响应差分输入信号和有选择地响应差分基准信号而被充电；

-增益系数为2的放大电路(43、C2、C3)，该放大电路包括具有两输入端和两输出端的一主运算放大器(43)，每一个都连接在所述输入端的相应一个前面的相关前电容器(C3)，每一个都有选择地与所述输入-输出端的相应一对并联连接的相关并联电容器(C2)，所述并联电容器(2)的每一个与所述第一开关电容器单元(C1、S₁、S₂、S₁₁)的相应一个连接，以便当所述第一开关电容器单元(C1、S₁、S₂、S₁₁)放电时，将在所述并联电容器(C2)上产生电荷；

-两个输入端与所述放大电路(43、C2、C3)的所述输出端连接的一比较器(44)，响应所述放大电路(43、C2、C3)的差分输出信号产生数字输出信号的输出位；

-与所述放大电路(43、C2、C3)的输出端连接的一反馈开关(S₆)；

-取样-保持电路(41、C)，该电路包括具有两输入端和两输出端的一次运算放大器(41)和相关电容器(C)，所述输入端与所述反馈开关(S₆)连接，对来自所述反馈开关(S₆)的相应于来自所述放大电路(43、C2、C3)的差分输出信号的差分输出信号进行取样和保持；

-具有输入端和输出端的开关装置(42)，所述开关装置(42)的输入端与所述取样-保持电路(41、C)的输出端连接，根据所述输出位有选择地切换所述取样-保持电路(41、C)的差分输出信号，所述开关装置(42)的输出端与所述放大电路(43、C2、C3)的前电容器(C3)连接；

-有选择地重新调整所述放大电路(43、C2、C3)、所述取样-保持电路(41、C)和所述第一开关电容器单元(C1、S₁、S₂、S₁₁)的装置(S₃、S₄、S₁₀、S₈、S₇、S₂)；

-产生具有预定定时和信号值的第一组时钟信号和产生信号值依赖于所产生的输出位的第二组时钟信号的装置(45)；

其中所述第一开关电容器单元(C1、S₁、S₂、S₁₁)、所述有选择地进行重新调整的装置(S₃、S₄、S₁₀、S₈、S₇、S₂)、所述反馈开关(S₆)和所述比较器(44)由所述第一组时钟信号进行控制，所述开关装置(42)由所述第二组时钟信号进行控制。

Images