CN117318720B - 一种迭代结构的adc实现方法及电路 - Google Patents
一种迭代结构的adc实现方法及电路 Download PDFInfo
- Publication number
- CN117318720B CN117318720B CN202311620242.6A CN202311620242A CN117318720B CN 117318720 B CN117318720 B CN 117318720B CN 202311620242 A CN202311620242 A CN 202311620242A CN 117318720 B CN117318720 B CN 117318720B
- Authority
- CN
- China
- Prior art keywords
- output
- signal
- adc
- comparator
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 238000005070 sampling Methods 0.000 claims abstract description 32
- 230000003321 amplification Effects 0.000 claims abstract description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 5
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 1
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
- H03M1/126—Multi-rate systems, i.e. adaptive to different fixed sampling rates
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明属于模数转换器技术领域，具体涉及一种迭代结构的ADC实现方法及电路，ADC的模拟输入信号经采样保持后与参考信号进行2倍差分放大得到误差信号，误差信号再做为输入信号经采样保持后与参考信号进行下一次2倍差分迭代，采样保持信号的极性决定参考信号的极性，同时移位累加器根据采样保持信号的极性决定移位累加器值左移1位后加1或减1，迭代到期望次数，此时移位累加器的值即为ADC的转换数据；本申请迭代结构ADC可以通过控制迭代次数，在一种电路下实现不同的采样精度与采样速率，因此比传统结构的ADC适用范围更广。
Description
技术领域
本发明属于模数转换器技术领域，具体涉及一种迭代结构的ADC实现方法及电路。
背景技术
将模拟信号转换成数字信号的电路，称为模数转换器(简称ADC，AnalogtoDigital Converter)，ADC转换的作用是将时间连续、幅值也连续的模拟信号转换为时间离散、幅值也离散的数字信号，ADC的种类很多，根据对采样精度，采样速率的要求不同，产生了对应的各种不同结构的ADC。
目前主要有sigma-delta，SAR，pipeline，flash，双积分，时间交错等不同类型。一般说来，一种结构的ADC它的采样精度和采用速率是确定的，根据不同的场合需要选择不同类型的ADC，使得当前的ADC适应范围较小。
发明内容
本发明的目的在于提供一种迭代结构的ADC实现方法及电路，迭代型ADC可以在不修改任何电路的情况下做到采样精度与采样速率的灵活匹配，因此可以更广泛的应用于各种需求场合，以解决上述背景技术中提出的问题。
为实现上述目的，本发明采用了如下技术方案：一种迭代结构的ADC实现方法，用于双极性信号的模数转换，包括：ADC的模拟输入信号经采样保持后与参考信号进行2倍差分放大得到误差信号；误差信号再做为输入信号经采样保持后与参考信号进行下一次2倍差分迭代；采样保持信号的极性决定参考信号的极性，同时移位累加器根据采样保持信号的极性决定移位累加器值左移1位后加1或减1；迭代到期望次数时，移位累加器的值即为ADC的转换数据。
另一方面，本发明提出一种迭代型ADC电路，包括：二选一模拟开关、采样保持电路、比较器、单比特DAC、2倍差分放大器、移位累加器、数据寄存器以及计数器，其中：
所述二选一模拟开关的输入为原始模拟输入信号和差分放大器输出的误差信号，所述二选一模拟开关的输出连接到所述采样保持电路的输入；
所述采样保持电路的输出连接到所述2倍差分放大器的正端及所述比较器的正端，所述比较器的正端输入为所述采样保持电路的输出，所述比较器的负端接地，所述比较器的输出连接到所述单比特DAC的输入和所述移位累加器的输入；
所述单比特DAC的输入为所述比较器的输出；
所述2倍差分放大器的输入正端为所述采样保持电路的输出，所述2倍差分放大器的输入负端为所述单比特DAC的输出；
所述移位累加器的输入为所述比较器的输出；
所述数据寄存器的输入连接所述移位累加器，输出为ADC最终转换的数字信号；
所述计数器分别与所述二选一模拟开关、所述移位累加器以及所述数据寄存器连接，所述计数器用于控制整体ADC，计数器决定当前ADC的工作位宽及采样率。
优选地，所述单比特DAC的输出连接到所述2倍差分放大器的输入负端作为参考信号。
优选地，所述2倍差分放大器的输出为所述采样保持电路信号与所述单比特DAC信号的差的2倍作为误差信号，连接到二选一模拟开关的输入。
优选地，当所述计数器输出值为0时，所述二选一模拟开关选择输出原始模拟输入信号；当所述计数器为其他值时，所述二选一模拟开关选择输出误差信号。
优选地，当所述采样保持电路的输出为正电平信号时，所述比较器输出单比特数字信号1；当所述采样保持电路的输出为负电平信号时，比较器输出单比特数字信号0。
优选地，当所述比较器输出为0时，所述单比特DAC输出正参考电压；当所述比较器输出为1时，所述单比特DAC输出负参考电压；其中，参考电压的幅值为最大量程电压的1半。
优选地，当所述计数器输出值为0时，所述移位累加器根据所述比较器的输出决定初始值；当所述计数器为其他值时，移位累加器根据比较器的输出决定累加值。
优选地，当所述计数器输出值为0时，所述数据寄存器刷新为移位累加器数值，否则，所述数据寄存器保持不变。
优选地，当所述计数器的计数周期为N时，ADC的输出位宽为N+1位符号位，采样率为系统时钟频率除以N；当所述计数器输出值为0时，所述二选一模拟开关的输出选择模拟输入信号，同时，当所述计数器输出值为0时，所述移位累加器的原数值为ADC转换后数字信号值，并且赋值给所述数据寄存器，所述移位累加器本身根据所述比较器的输入决定重置初值为+1或-1。
本发明的技术效果和优点：本发明提出的一种迭代结构的ADC实现方法及电路，与现有技术相比，具有以下优点：
本发明ADC的模拟输入信号经采样保持后与参考信号进行2倍差分放大得到误差信号，误差信号再做为输入信号经采样保持后与参考信号进行下一次2倍差分迭代，采样保持信号的极性决定参考信号的极性，同时移位累加器根据采样保持信号的极性决定移位累加器值左移1位后加1或减1，迭代到期望次数时，移位累加器的值即为ADC的转换数据，本发明迭代结构ADC可以通过控制迭代次数，在一种电路下实现不同的采样精度与采样速率，因此比传统结构的ADC适用范围更广。
附图说明
图1为本发明迭代型ADC电路图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例中提供了一种迭代结构的ADC实现方法，该ADC用于双极性信号的模数转换，包括：ADC的模拟输入信号经采样保持后与参考信号进行2倍差分放大得到误差信号；误差信号再做为输入信号经采样保持后与参考信号进行下一次2倍差分迭代；采样保持信号的极性决定参考信号的极性，同时移位累加器根据采样保持信号的极性决定移位累加器值左移1位后加1或减1；迭代到期望次数时，移位累加器的值即为ADC的转换数据。
另一方面，本发明中还提供一种迭代型ADC电路，如图1所示。
所述迭代型ADC包括二选一模拟开关101，采样保持电路102，比较器103，单比特DAC104(单比特数模转换器)，2倍差分放大器105，移位累加器106，数据寄存器107及计数器108。其中，二选一模拟开关101，采样保持电路102，比较器103，单比特DAC104，2倍差分放大器105为模拟电路；移位累加器106，数据寄存器107及计数器108为数字电路。
其中，二选一模拟开关101的输入为原始模拟输入信号和2倍差分放大器输出的误差信号，二选一模拟开关101的输出连接到采样保持电路102的输入。当计数器108输出值为0时，二选一模拟开关101选择输出原始模拟输入信号。当计数器108为其他值时，二选一模拟开关101选择输出误差信号。
其中，采样保持电路102的输出连接到2倍差分放大器105的正端及比较器103的正端，比较器103的正端输入为采样保持电路102的输出，比较器103的负端接地，比较器103的输出连接到单比特DAC104的输入和移位累加器106的输入。当采样保持电路102的输出为正电平信号时，比较器103输出单比特数字信号0。当采样保持电路102的输出为负电平信号时，比较器103输出单比特数字信号1。
其中，单比特DAC104的输入为比较器103的输出，单比特DAC104的输出连接到2倍差分放大器105的输入负端，即参考信号。当比较器103输出为0时，单比特DAC104输出正参考电压。当比较器输出为1时，单比特DAC104输出负参考电压，其中参考电压的幅值为最大量程电压的1半。
其中，2倍差分放大器105的输入正端为采样保持电路102的输出，2倍差分放大器105的输入负端为单比特DAC104的输出，2倍差分放大器105的输出为采样保持电路102信号与单比特DAC104信号的差的2倍，称为误差信号，连接到二选一模拟开关101的输入。
其中，移位累加器106的输入为比较器103的输出。当计数器108输出值为0时，移位累加器106根据比较器103的输出决定初始值；即当比较器103输出为0时，移位累加器初值为1；当比较器103输出为1时，移位累加器106初值为-1。当计数器108为其他值时，移位累加器106根据比较器103的输出决定累加值；即当比较器103输出为0时，移位累加器106左移1位并加1；当比较器103输出为1时，移位累加器106左移1位并-1。
其中，数据寄存器107的输入移位累加器106，输出为ADC最终转换的数字信号。当计数器108输出值为0时，数据寄存器107刷新为移位累加器106数值，否则，数据寄存器107保持不变。
其中，计数器108分别与二选一模拟开关101、移位累加器106以及数据寄存器107连接，计数器108用于控制整体ADC，计数器决定当前ADC的工作位宽及采样率。当计数器108的计数周期为N时，ADC的输出位宽为N+1位符号位，采样率为系统时钟频率除以N。当计数器108输出值为0时，二选一模拟开关101的输出选择模拟输入信号，同时，当计数器108输出值为0时，移位累加器106的原数值为ADC转换后数字信号值，并且赋值给数据寄存器107，移位累加器106本身根据比较器103的输入决定重置初值为+1或-1。
实施例1
下面结合图1所示的实现电路通过一个具体实例来说明所述迭代型ADC的工作原理及过程。
假设移位累加器106的位宽M为32，即系统最大可配置的迭代次数为32，系统工作时钟为32MHz，配置的迭代次数为8，那么根据上述可知，这个ADC的采样率为32/8＝4MHz，ADC的位宽为8+1位，假设最大量程为+-2.5V，那么参考电压为+-1.25V，假设当前输入的模拟信号为-1.23456V，那么具体工作过程如下：
首先，第一次迭代，计数器108为0，那么二选一模拟开关101的输出为模拟输入信号-1.23456V，(采样保持信号的输出也为-1.23456V)，比较器103的正端输入为-1.23456V，比较器103的输出为1，单比特DAC104输出的参考电压为-1.25V，2倍差分放大器105的正端输入为-1.23456V，2倍差分放大器105的输出为(-1.23456-(-1.25))*2＝0.03088V，那么移位累加器106的值为0-1＝-1，数据寄存器107的值为0。
第二次迭代，计数器108非0，那么二选一模拟开关101的输出为误差信号0.03088V，比较器103的正端输入为0.03088V，比较器103的输出为0，单比特DAC104输出的参考电压为+1.25V，2倍差分放大器105的正端输入为0.03088V，2倍差分放大器105的输出为(0.03088-(+1.25))*2＝-2.43824V，那么移位累加器106的值为-1*2+1＝-1，数据寄存器107的值不更新。
第三次迭代，误差信号-2.43824V，比较器103的正端输入为-2.43824V，比较器103的输出为1，单比特DAC104输出的参考电压为-1.25V，2倍差分放大器105的正端输入为-2.43824V，2倍差分放大器105的输出为(-2.43824-(-1.25))*2＝-2.37648V，那么移位累加器106的值为-1*2-1＝-3。
第四次迭代，误差信号-2.37648V，比较器103的正端输入为-2.37648V，比较器103的输出为1，单比特DAC104输出的参考电压为-1.25V，2倍差分放大器105的正端输入为-2.37648V，2倍差分放大器105的输出为(-2.37648-(-1.25))*2＝-2.25296V，那么移位累加器106的值为-3*2-1＝-7。
第五次迭代，误差信号-2.25296V，比较器103的正端输入为-2.25296V，比较器103的输出为1，单比特DAC104输出的参考电压为-1.25V，2倍差分放大器105的正端输入为-2.25296V，2倍差分放大器105的输出为(-2.25296-(-1.25))*2＝-2.00592V，那么移位累加器106的值为-7*2-1＝-15。
第六次迭代，误差信号-2.00592V，比较器103的正端输入为-2.00592V，比较器103的输出为1，单比特DAC104输出的参考电压为-1.25V，2倍差分放大器105的正端输入为-2.00592V，2倍差分放大器105的输出为(-2.00592-(-1.25))*2＝-1.51184V，那么移位累加器106的值为-15*2-1＝-31。
第七次迭代，误差信号-1.51184V，比较器103的正端输入为-1.51184V，比较器103的输出为1，单比特DAC104输出的参考电压为-1.25V，2倍差分放大器105的正端输入为-1.51184V，2倍差分放大器105的输出为(-1.51184-(-1.25))*2＝-0.52368V，那么移位累加器106的值为-31*2-1＝-63。
第八次迭代，误差信号-0.52368V，比较器103的正端输入为-0.52368V，比较器103的输出为1，那么移位累加器106的值为-63*2-1＝-127。
第二轮循环迭代第一次迭代，即计数器108为0时更新数据寄存器107为-127，并根据下一轮采样的模拟输入信号的极性给移位累加器106赋初值为+1或-1。
因为ADC的位宽为8+1位，因此最终ADC的输出-127对应的电压值为-127/2^8*2.5V＝-1.240234375V，与真实电压的误差为0.46％。
根据设定，最大位宽M为32位，那么计数器108需要5bit，移位累加器106为32+1位符号位为33bit，数据寄存器107为33bit，数字电路部分可以用伪代码表示如下：
reg[4:0]cnt；
reg[32:0]signed adders；
reg[32:0]signed adc_out；
wire compare_out；
wire[4:0]N；
wire select；
always@(negedge reset_or posedge clk)
If(！reset_)
cnt<＝0；
elseif(cnt＝＝N-1)
cnt<＝0；
else
cnt<＝cnt+1；
always@(negedge reset_or posedge clk)
If(！reset_)
adders<＝0；
elseif(cnt＝＝0)
If(compare_out)
adders<＝-1；
else
adders<＝+1；
else
If(compare_out)
adders<＝adders<<1-1；
else
adders<＝adders<<1+1；
always@(negedge reset_or posedge clk)
If(！reset_)
adc_out<＝0；
elseif(cnt＝＝0)
adc_out<＝adders；
assign select＝(cnt＝＝0)；
其中cnt为计数器，adders是移位累加器，adc_out是数据寄存器，compare_out是比较器输出值，N是设定的迭代次数，select是二选一模拟开关控制位。
本发明提出称迭代型ADC，不同于当前所有结构的ADC，迭代型ADC可以在不修改任何电路的情况下做到采样精度与采样速率的灵活匹配，因此可以更广泛的应用于各种需求场合。
最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (2)
1.一种迭代型ADC电路，其特征在于，包括：二选一模拟开关、采样保持电路、比较器、单比特DAC、2倍差分放大器、移位累加器、数据寄存器以及计数器，其中：
所述二选一模拟开关的输入为原始模拟输入信号和2倍差分放大器输出的误差信号，所述二选一模拟开关的输出连接到所述采样保持电路的输入；
所述采样保持电路的输出连接到所述2倍差分放大器的正端及所述比较器的正端，所述比较器的正端输入为所述采样保持电路的输出，所述比较器的负端接地，所述比较器的输出连接到所述单比特DAC的输入和所述移位累加器的输入；
所述单比特DAC的输入为所述比较器的输出；
所述2倍差分放大器的输入正端为所述采样保持电路的输出，所述2倍差分放大器的输入负端为所述单比特DAC的输出；
所述移位累加器的输入为所述比较器的输出；
所述数据寄存器的输入连接所述移位累加器，输出为ADC最终转换的数字信号；
所述计数器分别与所述二选一模拟开关、所述移位累加器以及所述数据寄存器连接，所述计数器用于控制整体ADC，计数器决定当前ADC的工作位宽及采样率；
所述单比特DAC的输出连接到所述2倍差分放大器的输入负端作为参考信号，所述2倍差分放大器的输出为所述采样保持电路信号与所述单比特DAC信号的差的2倍作为误差信号，连接到二选一模拟开关的输入；
当所述计数器输出值为0时，所述二选一模拟开关选择输出原始模拟输入信号；当所述计数器为其他值时，所述二选一模拟开关选择输出误差信号；
当所述采样保持电路的输出为正电平信号时，所述比较器输出单比特数字信号1；当所述采样保持电路的输出为负电平信号时，比较器输出单比特数字信号0；
当所述比较器输出为0时，所述单比特DAC输出正参考电压；当所述比较器输出为1时，所述单比特DAC输出负参考电压；其中，参考电压的幅值为最大量程电压的1半；
当所述计数器输出值为0时，所述移位累加器根据所述比较器的输出决定初始值；当所述计数器为其他值时，移位累加器根据比较器的输出决定累加值；
当所述计数器输出值为0时，所述数据寄存器刷新为移位累加器数值，否则，所述数据寄存器保持不变；
当所述计数器的计数周期为N时，ADC的输出位宽为N+1位符号位，采样率为系统时钟频率除以N；当所述计数器输出值为0时，所述二选一模拟开关的输出选择模拟输入信号，同时，当所述计数器输出值为0时，所述移位累加器的原数值为ADC转换后数字信号值，并且赋值给所述数据寄存器，所述移位累加器本身根据所述比较器的输入决定重置初值为+1或-1。
2.一种根据权利要求1所述的迭代型ADC电路的迭代结构的ADC实现方法，用于双极性信号的模数转换，其特征在于，包括：ADC的模拟输入信号经采样保持后与参考信号进行2倍差分放大得到误差信号；误差信号再做为输入信号经采样保持后与参考信号进行下一次2倍差分迭代；采样保持信号的极性决定参考信号的极性，同时移位累加器根据采样保持信号的极性决定移位累加器值左移1位后加1或减1；迭代到期望次数时，移位累加器的值即为ADC的转换数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311620242.6A CN117318720B (zh) | 2023-11-30 | 2023-11-30 | 一种迭代结构的adc实现方法及电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311620242.6A CN117318720B (zh) | 2023-11-30 | 2023-11-30 | 一种迭代结构的adc实现方法及电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117318720A CN117318720A (zh) | 2023-12-29 |
| CN117318720B true CN117318720B (zh) | 2024-03-26 |
Family
ID=89281624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311620242.6A Active CN117318720B (zh) | 2023-11-30 | 2023-11-30 | 一种迭代结构的adc实现方法及电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117318720B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6094154A (en) * | 1998-01-13 | 2000-07-25 | Lg Semicon Co., Ltd. | Analog-to-digital converter |
| JP2011171974A (ja) * | 2010-02-18 | 2011-09-01 | Toyota Motor Corp | 巡回型ａ／ｄ変換器 |
| CN104734714A (zh) * | 2015-03-18 | 2015-06-24 | 西北核技术研究所 | 辐射探测中单极性快脉冲的信号调理方法及信号调理系统 |
| CN110661528A (zh) * | 2018-06-28 | 2020-01-07 | 株式会社三丰 | 模数转换器、模数转换方法和位移检测装置 |
| CN111800136A (zh) * | 2019-04-05 | 2020-10-20 | 株式会社三丰 | 模数转换器、模数转换方法和位移检测装置 |
-
2023
- 2023-11-30 CN CN202311620242.6A patent/CN117318720B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6094154A (en) * | 1998-01-13 | 2000-07-25 | Lg Semicon Co., Ltd. | Analog-to-digital converter |
| JP2011171974A (ja) * | 2010-02-18 | 2011-09-01 | Toyota Motor Corp | 巡回型ａ／ｄ変換器 |
| CN104734714A (zh) * | 2015-03-18 | 2015-06-24 | 西北核技术研究所 | 辐射探测中单极性快脉冲的信号调理方法及信号调理系统 |
| CN110661528A (zh) * | 2018-06-28 | 2020-01-07 | 株式会社三丰 | 模数转换器、模数转换方法和位移检测装置 |
| CN111800136A (zh) * | 2019-04-05 | 2020-10-20 | 株式会社三丰 | 模数转换器、模数转换方法和位移检测装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117318720A (zh) | 2023-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5043732A (en) | Analog-to-digital converter employing a pipeline multi-stage architecture | |
| Kwak et al. | A 15-b, 5-Msample/s low-spurious CMOS ADC | |
| JP4445995B2 (ja) | パイプライン型ａ／ｄ変換装置 | |
| US10135457B2 (en) | Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter | |
| US7986253B2 (en) | Method and apparatus for digital error correction for binary successive approximation ADC | |
| US7847720B2 (en) | Pipelined analog-to-digital converter | |
| CN107769784B (zh) | 一种过采样式Pipeline SAR-ADC系统 | |
| US10312926B2 (en) | Noise-shaping analog-to-digital converter | |
| CN103684459A (zh) | 连续渐进式模拟数字转换器及其方法 | |
| CN112751566A (zh) | 冗余逐次逼近型模数转换器及其操作方法 | |
| CN111034052B (zh) | 用于在不具有附加有源电路的sar adc中启用宽输入共模范围的方法和装置 | |
| CN111934689A (zh) | 一种高精度模数转换器及转换方法 | |
| CN111800132A (zh) | 分段结构模/数转换器 | |
| US7821436B2 (en) | System and method for reducing power dissipation in an analog to digital converter | |
| CN117318720B (zh) | 一种迭代结构的adc实现方法及电路 | |
| KR20160090951A (ko) | 시간 영역 다단 인터폴레이션 기법을 이용한 저전력 아날로그 디지털 변환기 | |
| CN112688688B (zh) | 基于分区式与逐次逼近寄存器辅助的流水线模数转换器 | |
| CN112104370B (zh) | 高精度模数转换器转换速度提升电路 | |
| CN112600560B (zh) | 高精度两步型逐次逼近寄存器模数转换器 | |
| JP2001352244A (ja) | パイプライン型ａ／ｄコンバータ | |
| CN113225085B (zh) | 一种高速一步多位逐次逼近-流水线混合型模数转换器 | |
| CN114531153A (zh) | 带有数字增强技术的逐次逼近型模数转换器、电路及设备 | |
| CN107517059B (zh) | 一种提高模数转换器转换速度的电路及方法 | |
| CN107786206A (zh) | 一种Pipeline SAR‑ADC系统 | |
| Patel et al. | Performance evaluation of different types of analog to digital converter architecture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |