JP2010258681A - A/d変換回路、信号処理回路、及びブレ検出装置 - Google Patents
A/d変換回路、信号処理回路、及びブレ検出装置 Download PDFInfo
- Publication number
- JP2010258681A JP2010258681A JP2009105236A JP2009105236A JP2010258681A JP 2010258681 A JP2010258681 A JP 2010258681A JP 2009105236 A JP2009105236 A JP 2009105236A JP 2009105236 A JP2009105236 A JP 2009105236A JP 2010258681 A JP2010258681 A JP 2010258681A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- conversion
- output
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 237
- 238000001514 detection method Methods 0.000 title claims abstract description 49
- 238000012545 processing Methods 0.000 title claims abstract description 24
- 238000005070 sampling Methods 0.000 claims abstract description 9
- 238000003384 imaging method Methods 0.000 claims description 31
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 28
- 230000014509 gene expression Effects 0.000 description 30
- 230000000875 corresponding effect Effects 0.000 description 13
- 230000002596 correlated effect Effects 0.000 description 11
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 230000003321 amplification Effects 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
- G03B5/00—Adjustment of optical system relative to image or object surface other than for focusing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
- H03M1/0663—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using clocked averaging
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
- H04N23/68—Control of cameras or camera modules for stable pick-up of the scene, e.g. compensating for camera body vibrations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
- H04N23/68—Control of cameras or camera modules for stable pick-up of the scene, e.g. compensating for camera body vibrations
- H04N23/681—Motion detection
- H04N23/6812—Motion detection based on additional sensors, e.g. acceleration sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
- H04N23/68—Control of cameras or camera modules for stable pick-up of the scene, e.g. compensating for camera body vibrations
- H04N23/682—Vibration or motion blur correction
- H04N23/685—Vibration or motion blur correction performed by mechanical compensation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
- G03B2205/00—Adjustment of optical system relative to image or object surface other than for focusing
- G03B2205/0007—Movement of one or more optical elements for control of motion blur
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/502—Analogue/digital converters with intermediate conversion to time interval using tapped delay lines
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Studio Devices (AREA)
Abstract
【課題】相関性のある複数のアナログ信号を精度良くA/D変換することができるA/D変換回路、信号処理回路、及びブレ検出装置を提供する。
【解決手段】切替部1,2は、同一期間に入力されたVA信号及びVB信号のそれぞれの出力先を、A/D変換部3,4のサンプリング周期毎に、A/D変換部3,4のそれぞれへ交互に切り替える。A/D変換部3,4は、切替部1,2から出力されたVA信号及びVB信号をA/D変換し、デジタル信号を生成する。演算部7は、VA信号が入力されたA/D変換部3,4のそれぞれから出力されたデジタル信号の加算演算の結果と、VB信号が入力されたA/D変換部3,4のそれぞれから出力されたデジタル信号の加算演算の結果との差動演算又は除算演算を行う。
【選択図】図1
【解決手段】切替部1,2は、同一期間に入力されたVA信号及びVB信号のそれぞれの出力先を、A/D変換部3,4のサンプリング周期毎に、A/D変換部3,4のそれぞれへ交互に切り替える。A/D変換部3,4は、切替部1,2から出力されたVA信号及びVB信号をA/D変換し、デジタル信号を生成する。演算部7は、VA信号が入力されたA/D変換部3,4のそれぞれから出力されたデジタル信号の加算演算の結果と、VB信号が入力されたA/D変換部3,4のそれぞれから出力されたデジタル信号の加算演算の結果との差動演算又は除算演算を行う。
【選択図】図1
Description
本発明は、アナログ信号をデジタル信号に変換するA/D変換回路、及びこれを用いた信号処理回路並びにブレ検出装置に関する。
従来より、入力されるパルス信号を、アナログ信号に応じた遅延時間だけ遅延させて出力する遅延ユニットを複数個直列に接続してなるパルス走行回路内にパルス信号を入力し、所定のタイミングで、各遅延ユニットからの出力信号をラッチし、ラッチした各出力信号のレベルに基づき、パルス走行回路内でのパルス信号の到達位置を表すデジタル信号を生成するA/D変換回路が開示されている(例えば特許文献1参照)。また、このA/D変換回路を用いて、相関性のある複数のアナログ信号を処理する圧力センサ装置が開示されている(例えば特許文献2参照)。
しかしながら、圧力センサ装置に入力されたアナログ信号は、A/D変換されるタイミングに依存して異なるノイズ成分を含んでいるため、相関性のある複数のアナログ信号を精度良くA/D変換したい場合には、複数のアナログ信号と同数以上のA/D変換回路を用いて複数のアナログ信号を同時にA/D変換することが望ましい。また、上記のA/D変換回路のA/D変換精度はパルス走行回路の性能に大きく依存しているが、パルス走行回路は否定論理積回路(NAND)やインバータ(INV)等から構成されているため、A/D変換回路の個体差に起因するA/D変換誤差が生じやすい。
従って、上記の圧力センサ装置では、相関性のある複数のアナログ信号を同一期間中にA/D変換することができないため、アナログ信号へ同一期間中に重畳するノイズ成分の影響を軽減することは困難である。また、相関性のある複数のアナログ信号に対して同数以上のA/D変換回路を設け、アナログ信号を同一期間中にA/D変換する場合には、A/D変換回路の個体差に起因するA/D変換誤差の影響を軽減することは困難である。
本発明は、上述した課題に鑑みてなされたものであって、相関性のある複数のアナログ信号を精度良くA/D変換することができるA/D変換回路、信号処理回路、及びブレ検出装置を提供することを目的とする。
本発明は、上記の課題を解決するためになされたもので、複数のアナログ信号が入力され、当該アナログ信号に対応するデジタル信号を出力するA/D変換回路であって、入力されるアナログ信号をデジタル信号に変換する複数のA/D変換部と、前記複数のアナログ信号のうち、第1のアナログ信号と第2のアナログ信号とが入力されると共に、同一期間に入力された当該第1のアナログ信号及び当該第2のアナログ信号のそれぞれの出力先を、前記複数のA/D変換部のサンプリング周期毎に、前記複数のA/D変換部のそれぞれへ交互に切り替える切替部と、前記第1のアナログ信号が入力された前記複数のA/D変換部のそれぞれから出力されたデジタル信号の加算演算の結果と、前記第2のアナログ信号が入力された前記複数のA/D変換部のそれぞれから出力されたデジタル信号の加算演算の結果との差動演算を行い、当該差動演算の結果に対応する第3のデジタル信号を出力する演算部と、を備えることを特徴とするA/D変換回路である。
また、本発明は、複数のアナログ信号が入力され、当該アナログ信号に対応するデジタル信号を出力するA/D変換回路であって、入力されるアナログ信号をデジタル信号に変換する複数のA/D変換部と、前記複数のアナログ信号のうち、第1のアナログ信号と第2のアナログ信号とが入力されると共に、同一期間に入力された当該第1のアナログ信号及び当該第2のアナログ信号のそれぞれの出力先を、前記複数のA/D変換部のサンプリング周期毎に、前記複数のA/D変換部のそれぞれへ交互に切り替える切替部と、前記第1のアナログ信号が入力された前記複数のA/D変換部のそれぞれから出力されたデジタル信号の加算演算の結果と、前記第2のアナログ信号が入力された前記複数のA/D変換部のそれぞれから出力されたデジタル信号の加算演算の結果との除算演算を行い、当該除算演算の結果に対応する第3のデジタル信号を出力する演算部と、を備えることを特徴とするA/D変換回路である。
また、本発明のA/D変換回路において、前記第1のアナログ信号及び前記第2のアナログ信号は同一のセンサから出力された信号であることを特徴とする。
また、本発明のA/D変換回路において、前記複数のA/D変換部の数が前記複数のアナログ信号の数よりも多いことを特徴とする。
また、本発明のA/D変換回路において、前記A/D変換部は、入力されるパルス信号を、前記アナログ信号に応じた遅延時間だけ遅延させて出力する遅延ユニットを複数個直列に接続してなるパルス走行回路と、前記パルス走行回路内に前記パルス信号が入力された後、所定のタイミングで、前記パルス走行回路を構成する各遅延ユニットからの出力信号をラッチし、当該ラッチした各出力信号のレベルに基づき、前記パルス走行回路内での前記パルス信号の到達位置を表す前記デジタル信号を生成するラッチ回路と、を備えることを特徴とする。
また、本発明は、物理量を検出し、検出した物理量を示す複数のアナログ信号を出力するセンサ部と、前記センサ部から出力された前記複数のアナログ信号が入力される、上記のA/D変換回路と、前記A/D変換回路から出力された前記デジタル信号に基づいて、所定の信号処理を行うデジタル信号処理部と、を備えることを特徴とする信号処理回路である。
また、本発明は、撮像装置のブレを検出し、検出したブレ量を示す信号を含む複数のアナログ信号を出力するブレ検出部と、前記ブレ検出部から出力された前記複数のアナログ信号が入力される、上記のA/D変換回路と、前記撮像装置における撮像ユニット又はレンズユニットが駆動された位置を示す位置信号を生成する位置信号生成部と、前記A/D変換回路から出力された前記デジタル信号と、前記位置信号生成部から出力された前記位置信号との偏差に基づいて、前記撮像ユニット又は前記レンズユニットを駆動するための信号を生成する駆動信号生成部と、を備えることを特徴とするブレ検出装置である。
本発明によれば、同一期間に入力された第1のアナログ信号及び第2のアナログ信号が、異なるA/D変換部によってA/D変換される。また、第1のアナログ信号及び第2のアナログ信号が、それぞれ複数のA/D変換部によってA/D変換される。このため、演算部が差動演算又は除算演算を行った結果に対応する第3のデジタル信号では、アナログ信号へ同一期間中に重畳するノイズ成分の影響や、A/D変換回路の個体差に起因するA/D変換誤差の影響を軽減することが可能となる。従って、相関性のある複数のアナログ信号を精度良くA/D変換することができる。
以下、図面を参照し、本発明の実施形態を説明する。
(第1の実施形態)
まず、本発明の第1の実施形態を説明する。図1は、本実施形態によるA/D変換回路を含む信号処理回路の構成を示している。図1に示す信号処理回路は、A/D変換回路100と、センサ部200と、デジタル信号処理部300とから構成されている。また、A/D変換回路100は、切替部1,2と、A/D変換部3,4と、演算部7とから構成されている。
まず、本発明の第1の実施形態を説明する。図1は、本実施形態によるA/D変換回路を含む信号処理回路の構成を示している。図1に示す信号処理回路は、A/D変換回路100と、センサ部200と、デジタル信号処理部300とから構成されている。また、A/D変換回路100は、切替部1,2と、A/D変換部3,4と、演算部7とから構成されている。
切替部1,2には、センサ部200から出力された複数のアナログ信号(VA信号、VB信号)が入力される。このVA信号及びVB信号に含まれるノイズは相関性を有している。切替部1,2は、制御信号(MPX_CLK)に基づいて、同一期間に入力されたVA信号及びVB信号のそれぞれの出力先を、A/D変換部3,4のサンプリング周期毎に、A/D変換部3,4のそれぞれへ交互に切り替える。切替部1はVA信号の出力先の切替を行い、切替部2はVB信号の出力先の切替を行う。
A/D変換部3,4は、切替部1,2から出力されたVA信号及びVB信号を、制御信号(AD_CLK)に基づいてA/D変換し、デジタル信号を生成する。演算部7は、A/D変換部3,4から出力されたデジタル信号を、制御信号(AD_CLK)に基づいて演算し、後段のデジタル信号処理部300へ出力する。より具体的には、演算部7は、VA信号が入力されたA/D変換部3,4のそれぞれから出力されたデジタル信号の加算演算の結果と、VB信号が入力されたA/D変換部3,4のそれぞれから出力されたデジタル信号の加算演算の結果との差動演算又は除算演算を行う。演算部7が行う演算の詳細は後述する。
センサ部200は、物理量を検出し、検出した物理量を示すVA信号及びVB信号を出力する。デジタル信号処理部300は、A/D変換回路100から出力されたデジタル信号に基づいて、所定の信号処理を行う。
図2は、A/D変換部3,4の構成を示している。A/D変換部3,4は、パルス走行回路11と、エンコーダ&ラッチ12と、カウンタ13と、ラッチ14,15と、演算器16とから構成されている。
パルス走行回路11は、一方の入力端にパルス信号StartPを受けて動作する起動用反転回路としての否定論理積(NAND)回路と、反転回路としての複数のインバータ(INV)回路とをリング状に連結して構成されている。パルス走行回路11を構成する否定論理積(NAND)回路及び複数のインバータ(INV)回路は、パルス信号StartPを、電源ラインVin17より入力されるアナログ信号に応じた遅延時間だけ遅延させて出力する。
エンコーダ&ラッチ12は、制御信号(AD_CLK)に同期して、パルス走行回路11を構成する否定論理積(NAND)回路及び複数のインバータ(INV)回路から出力された信号のレベルに基づき、当該信号をエンコードして保持(ラッチ)する。エンコーダ&ラッチ12が出力する信号は、パルス走行回路11内でのパルス信号StartPの到達位置を表す。カウンタ13は、パルス走行回路11の最終段のインバータ(INV)回路から出力された信号を計測する。カウンタ13が出力する信号は、パルス信号StartPがパルス走行回路11を周回した数を表す。
ラッチ14は、制御信号(AD_CLK)に同期して、カウンタ13から出力された信号を保持(ラッチ)する。ラッチ15は、制御信号(AD_CLK)に同期して、エンコーダ&ラッチ12及びラッチ14から出力された信号を加算して保持(ラッチ)する。演算器16は、ラッチ15から出力された前の信号と、エンコーダ&ラッチ12及びラッチ14の出力に基づく現在の信号との差分を演算し、演算部7へ出力する。
なお、パルス走行回路11内の否定論理積(NAND)回路及びインバータ(INV)回路へ電源を供給するための電源ラインVin17には、切替部1,2が接続されている。
<第1の動作例>
次に、以上のように構成されたA/D変換回路100における特徴となる第1の動作例(差動演算)について、タイミングチャート(図3)を併用して説明する。
次に、以上のように構成されたA/D変換回路100における特徴となる第1の動作例(差動演算)について、タイミングチャート(図3)を併用して説明する。
第1の動作例は、以下の事項に基づくものである。VA信号が所望のセンサ出力である場合に、VA信号には本来検出すべき物理量のほかにノイズ成分が含まれている。そこで、VA信号に含まれるノイズ成分と相関を有するノイズ成分を含むVB信号と、VA信号との差分を演算することで、ノイズを低減することが可能となる。第1の動作例では、2種類の信号の単なる差分を演算するのではなく、複数のA/D変換部でのA/D変換結果を加算演算した結果の差分を演算することによって、ノイズをより低減することが可能である。
以下、第1の動作例における動作を説明する。期間T0になると、A/D変換部3,4へ供給されるパルス信号StartPが「L」レベルから「H」レベルに変化し、リング状に構成された否定論理積回路(NAND)及び複数のインバータ(INV)内を周回する。カウンタ13は、切替部1,2から供給される信号(Vin17)のレベル及び制御信号(AD_CLK)の周期に応じて変化する、パルス走行回路11内でパルス信号StartPが否定論理積(NAND)及びインバータ(INV)を周回した回数をカウントし、二進数のデジタルデータとして出力する。エンコーダ&ラッチ12は、切替部1,2から供給される信号(Vin17)のレベル及び制御信号(AD_CLK)の周期に応じて変化する、パルス走行回路11内でパルス信号StartPが否定論理積(NAND)及びインバータ(INV)を周回している位置を検出し、二進数のデジタルデータとして出力する。
ラッチ14は、カウンタ13から出力されるデジタルデータをラッチする。ラッチ15は、ラッチ14からのデジタルデータを上位ビット、エンコーダ&ラッチ12からのデジタルデータを下位ビットとして取り込み、これらのデジタルデータを加算することにより、制御信号(AD_CLK)の周期における切替部1,2から供給される信号レベルに応じた二進数のデジタルデータを生成する。
演算器16は、ラッチ15が保持した後のデジタルデータと、ラッチ15が保持する前のデジタルデータとの差分を演算し、後段のデジタル信号処理部300に出力する。A/D変換部3,4は、パルス信号StartPが「H」レベルから「L」レベルとなるまでの間、制御信号(AD_CLK)の周期における切替部1,2から供給される信号(Vin17)のレベルに対応したデジタルデータを周期的に出力する。
期間T1になると、制御信号(MPX_CLK)が「H」レベルとなり、A/D変換部3には、切替部1によって、センサ部200からのVA信号が供給され、A/D変換部4には、切替部2によって、センサ部200からのVB信号が供給される。A/D変換部3は、制御信号(AD_CLK)が設定する周期に基づいて、切替部1が選択したVA信号をA/D変換する。また、A/D変換部4は、制御信号(AD_CLK)が設定する周期に基づいて、切替部2が選択したVB信号をA/D変換する。
期間T2になると、制御信号(MPX_CLK)が「L」レベルとなり、A/D変換部3には、切替部2によって、センサ部200からのVB信号が供給され、A/D変換部4には、切替部1によって、センサ部200からのVA信号が供給される。A/D変換部3は、制御信号(AD_CLK)が設定する周期に基づいて、切替部2が選択したVB信号をA/D変換する。また、A/D変換部4は、制御信号(AD_CLK)が設定する周期に基づいて、切替部1が選択したVA信号をA/D変換する。
ここで、各期間における制御信号(MPX_CLK)の1周期は、特に記載が無い限り、制御信号(AD_CLK)の2周期と略同一の期間である。
期間T3になると、期間T1と同様、制御信号(MPX_CLK)が「H」レベルとなり、A/D変換部3には、切替部1によって、センサ部200からのVA信号が供給され、A/D変換部4には、切替部2によって、センサ部200からのVB信号が供給される。A/D変換部3は、制御信号(AD_CLK)が設定する周期に基づいて、切替部1が選択したVA信号をA/D変換する。また、A/D変換部4は、制御信号(AD_CLK)が設定する周期に基づいて、切替部2が選択したVB信号をA/D変換する。さらに、演算部7は、期間T1〜期間T2の間にA/D変換部3,4がVA信号及びVB信号をA/D変換した結果を用いた所定の演算を開始する。
期間T4になると、期間T2と同様、制御信号(MPX_CLK)が「L」レベルとなり、A/D変換部3には、切替部2によって、センサ部200からのVB信号が供給され、A/D変換部4には、切替部1によって、センサ部200からのVA信号が供給される。A/D変換部3は、制御信号(AD_CLK)が設定する周期に基づいて、切替部2が選択したVB信号をA/D変換する。また、A/D変換部4は、制御信号(AD_CLK)が設定する周期に基づいて、切替部1が選択したVA信号をA/D変換する。さらに、演算部7は、期間T1〜期間T2の間にA/D変換部3,4がVA信号及びVB信号をA/D変換した結果を用いた所定の演算を終了する。
ここで、演算部7は、期間T1〜期間T2の間にA/D変換されたVA信号及びVB信号の差信号を任意の倍率に増幅する以下の演算を行う。(1)式は、演算部7が行う演算を示しており、(2)式は(1)式を変形したものである。
(1)式及び(2)式における記号の意味は以下の通りである。
VOUT12:期間T1〜期間T2における演算部7の演算結果
VA1:期間T1におけるセンサ部200のVA信号
VB1:期間T1におけるセンサ部200のVB信号
VA2:期間T2におけるセンサ部200のVA信号
VB2:期間T2におけるセンサ部200のVB信号
α:増幅率
β:演算結果に加算する基準信号
Noise1:期間T1にセンサ部200へ重畳するノイズ成分
Noise2:期間T2にセンサ部200へ重畳するノイズ成分
Error1:A/D変換部3のA/D変換誤差
Error2:A/D変換部4のA/D変換誤差
VOUT12:期間T1〜期間T2における演算部7の演算結果
VA1:期間T1におけるセンサ部200のVA信号
VB1:期間T1におけるセンサ部200のVB信号
VA2:期間T2におけるセンサ部200のVA信号
VB2:期間T2におけるセンサ部200のVB信号
α:増幅率
β:演算結果に加算する基準信号
Noise1:期間T1にセンサ部200へ重畳するノイズ成分
Noise2:期間T2にセンサ部200へ重畳するノイズ成分
Error1:A/D変換部3のA/D変換誤差
Error2:A/D変換部4のA/D変換誤差
上記の演算結果より、期間T1,T2の間にセンサ部200へ重畳するノイズ成分の影響や、A/D変換部3,4のA/D変換誤差の影響をキャンセルすることができる。
期間T5になると、期間T1,T3と同様、制御信号(MPX_CLK)が「H」レベルとなり、A/D変換部3には、切替部1によって、センサ部200からのVA信号が供給され、A/D変換部4には、切替部2によって、センサ部200からのVB信号が供給される。A/D変換部3は、制御信号(AD_CLK)が設定する周期に基づいて、切替部1が選択したVA信号をA/D変換する。また、A/D変換部4は、制御信号(AD_CLK)が設定する周期に基づいて、切替部2が選択したVB信号をA/D変換する。さらに、演算部7は、期間T3〜期間T4の間にA/D変換部3,4がVA信号及びVB信号をA/D変換した結果を用いた所定の演算を開始する。
期間T6になると、期間T2,T4と同様、制御信号(MPX_CLK)が「L」レベルとなり、A/D変換部3には、切替部2によって、センサ部200からのVB信号が供給され、A/D変換部4には、切替部1によって、センサ部200からのVA信号が供給される。A/D変換部3は、制御信号(AD_CLK)が設定する周期に基づいて、切替部2が選択したVB信号をA/D変換する。また、A/D変換部4は、制御信号(AD_CLK)が設定する周期に基づいて、切替部1が選択したVA信号をA/D変換する。さらに、演算部7は、期間T3〜期間T4の間にA/D変換部3,4がVA信号及びVB信号をA/D変換した結果を用いた所定の演算を終了する。
ここで、演算部7は、期間T3〜期間T4の間にA/D変換されたVA信号及びVB信号の差信号を任意の倍率に増幅する以下の演算を行う。(3)式は、演算部7が行う演算を示しており、(4)式は(3)式を変形したものである。
(3)式及び(4)式における記号の意味は以下の通りである。
VOUT34:期間T3〜期間T4における演算部7の演算結果
VA3:期間T3におけるセンサ部200のVA信号
VB3:期間T3におけるセンサ部200のVB信号
VA4:期間T4におけるセンサ部200のVA信号
VB4:期間T4におけるセンサ部200のVB信号
α:増幅率
β:演算結果に加算する基準信号
Noise3:期間T3にセンサ部200へ重畳するノイズ成分
Noise4:期間T4にセンサ部200へ重畳するノイズ成分
Error3:A/D変換部3のA/D変換誤差
Error4:A/D変換部4のA/D変換誤差
VOUT34:期間T3〜期間T4における演算部7の演算結果
VA3:期間T3におけるセンサ部200のVA信号
VB3:期間T3におけるセンサ部200のVB信号
VA4:期間T4におけるセンサ部200のVA信号
VB4:期間T4におけるセンサ部200のVB信号
α:増幅率
β:演算結果に加算する基準信号
Noise3:期間T3にセンサ部200へ重畳するノイズ成分
Noise4:期間T4にセンサ部200へ重畳するノイズ成分
Error3:A/D変換部3のA/D変換誤差
Error4:A/D変換部4のA/D変換誤差
上記演算結果より、期間T3,T4の間にセンサ部200へ重畳するノイズ成分の影響や、A/D変換部3,4のA/D変換誤差の影響をキャンセルすることができる。
期間T7以降は、A/D変換部3,4へ供給されるパルス信号StartPが「H」レベルから「L」レベルに変化するまでの間、期間T3〜期間T4又は期間T5〜期間T6と同様な動作を繰り返し行うため、説明を省略する。
<第2の動作例>
次に、以上のように構成されたA/D変換回路100における特徴となる第2の動作例(除算演算)について、第1の動作例との違いを説明する。第2の動作例(除算演算)では、期間T3〜期間T4における演算を以下のように行う。(5)式は、演算部7が行う演算を示しており、(6)式は(5)式を変形したものである。
次に、以上のように構成されたA/D変換回路100における特徴となる第2の動作例(除算演算)について、第1の動作例との違いを説明する。第2の動作例(除算演算)では、期間T3〜期間T4における演算を以下のように行う。(5)式は、演算部7が行う演算を示しており、(6)式は(5)式を変形したものである。
(5)式及び(6)式における記号の意味は以下の通りである。
VOUT12:期間T1〜期間T2における演算部7の演算結果
VA1:期間T1におけるセンサ部200のVA信号
VB1:期間T1におけるセンサ部200のVB信号
VA2:期間T2におけるセンサ部200のVA信号
VB2:期間T2におけるセンサ部200のVB信号
α:増幅率
β:演算結果に加算する基準信号
Noise1:期間T1にセンサ部200へ重畳するノイズ成分
Noise2:期間T2にセンサ部200へ重畳するノイズ成分
Error1:A/D変換部3のA/D変換誤差
Error2:A/D変換部4のA/D変換誤差
VOUT12:期間T1〜期間T2における演算部7の演算結果
VA1:期間T1におけるセンサ部200のVA信号
VB1:期間T1におけるセンサ部200のVB信号
VA2:期間T2におけるセンサ部200のVA信号
VB2:期間T2におけるセンサ部200のVB信号
α:増幅率
β:演算結果に加算する基準信号
Noise1:期間T1にセンサ部200へ重畳するノイズ成分
Noise2:期間T2にセンサ部200へ重畳するノイズ成分
Error1:A/D変換部3のA/D変換誤差
Error2:A/D変換部4のA/D変換誤差
また、第2の動作例(除算演算)では、期間T5〜期間T6における演算を以下のように行う。(7)式は、演算部7が行う演算を示しており、(8)式は(7)式を変形したものである。
(7)式及び(8)式における記号の意味は以下の通りである。
VOUT34:期間T3〜期間T4における演算部7の演算結果
VA3:期間T3におけるセンサ部200のVA信号
VB3:期間T3におけるセンサ部200のVB信号
VA4:期間T4におけるセンサ部200のVA信号
VB4:期間T4におけるセンサ部200のVB信号
α:増幅率
β:演算結果に加算する基準信号
Noise3:期間T3にセンサ部200へ重畳するノイズ成分
Noise4:期間T4にセンサ部200へ重畳するノイズ成分
Error3:A/D変換部3のA/D変換誤差
Error4:A/D変換部4のA/D変換誤差
VOUT34:期間T3〜期間T4における演算部7の演算結果
VA3:期間T3におけるセンサ部200のVA信号
VB3:期間T3におけるセンサ部200のVB信号
VA4:期間T4におけるセンサ部200のVA信号
VB4:期間T4におけるセンサ部200のVB信号
α:増幅率
β:演算結果に加算する基準信号
Noise3:期間T3にセンサ部200へ重畳するノイズ成分
Noise4:期間T4にセンサ部200へ重畳するノイズ成分
Error3:A/D変換部3のA/D変換誤差
Error4:A/D変換部4のA/D変換誤差
このように(6)式、(8)式の分子は、信号成分VA(VA1+VA2又はVA3+VA4)、不要ノイズ成分(Noise1+Noise2+Error1+Error2又はNoise3+Noise4+Error3+Error4)、加算基準信号(β)を含んでいる。また、(6)式、(8)式の分母は、信号成分VB(VB1+VB2又はVB3+VB4)、不要ノイズ成分(Noise1+Noise2+Error1+Error2又はNoise3+Noise4+Error3+Error4)、加算基準信号(β)を含んでいる。つまり、不要ノイズ成分と加算基準信号は同じものとなる。
従って、(6)式、(8)式の除算演算結果は、概ね信号成分VAと信号成分VBの相対関係変化分となり、不要ノイズ成分及び加算基準信号の影響を軽減した信号成分VAと信号成分VBの比較割合情報を、A/D変換結果として得ることができる。例えば、信号成分VAをセンサ信号、信号成分VBをリファレンス信号とすることにより、リファレンス信号に対するセンサ信号の相対関係変化分を精度良く得ることができる。
加えて、温度変化によるA/D変換器の分解能の変動についても、不要ノイズ成分として(6)式、(8)式の分子、分母に共有することができるため、A/D変換器の温度補正も同時に実行できる。さらに、A/D変換器への入力信号周波数に対して、制御信号(AD_CLK)が設定する周期を短く設定することにより、(6)式におけるNoise1とNoise2、及び(8)式におけるNoise3とNoise4がほぼ等しくなり、入力信号周波数に対する低周波ノイズを除去することができる。
上述したように、本実施形態によれば、演算部7が差動演算又は除算演算を行うことによって、VA信号及びVB信号へ同一期間中に重畳するノイズ成分の影響や、A/D変換部3,4の個体差に起因するA/D変換誤差の影響を軽減することができる。また、演算部7が除算演算を行うことにより、さらにA/D変換器の分解能変動をキャンセルすると共に、低周波ノイズを除去することができる。従って、相関性のあるVA信号及びVB信号をデジタル信号に変換する際のA/D変換精度を向上することができる。
なお、本実施形態では、センサ部200については特に記載していないが、例えば出力信号振幅が微弱であり、相関性のある複数のアナログ信号をサンプリング周期毎に各A/D変換部へ交互に出力可能なセンサであれば、特に限定されることなく、上記と同様な効果を得ることができる。
(第2の実施形態)
次に、本発明の第2の実施形態を説明する。図4は、本実施形態によるA/D変換回路を含む信号処理回路の構成を示している。図4に示す信号処理回路は、A/D変換回路101と、センサ部200と、デジタル信号処理部300とから構成されている。また、A/D変換回路101は、切替部8,9と、A/D変換部3,4,5,6と、演算部7とから構成されている。図4において、図1と同一の構成には同一の符号を付与している。また、A/D変換部3,4,5,6の構成は、図2に示した構成と同一である。
次に、本発明の第2の実施形態を説明する。図4は、本実施形態によるA/D変換回路を含む信号処理回路の構成を示している。図4に示す信号処理回路は、A/D変換回路101と、センサ部200と、デジタル信号処理部300とから構成されている。また、A/D変換回路101は、切替部8,9と、A/D変換部3,4,5,6と、演算部7とから構成されている。図4において、図1と同一の構成には同一の符号を付与している。また、A/D変換部3,4,5,6の構成は、図2に示した構成と同一である。
切替部8,9には、センサ部200から出力された複数のアナログ信号(VA信号、VB信号)が入力される。切替部8,9は、制御信号(MPX_CLK)に基づいて、同一期間に入力されたVA信号及びVB信号のそれぞれの出力先を、A/D変換部3,4,5,6のサンプリング周期毎に、A/D変換部3,4,5,6のそれぞれへ交互に切り替える。切替部8はVA信号の出力先の切替を行い、切替部9はVB信号の出力先の切替を行う。
A/D変換部3,4,5,6は、切替部8,9から出力されたVA信号及びVB信号を、制御信号(AD_CLK)に基づいてA/D変換し、デジタル信号を生成する。演算部7は、A/D変換部3,4,5,6から出力されたデジタル信号を、制御信号(AD_CLK)に基づいて演算し、後段のデジタル信号処理部300へ出力する。より具体的には、演算部7は、VA信号が入力されたA/D変換部3,4,5,6のそれぞれから出力されたデジタル信号の加算演算の結果と、VB信号が入力されたA/D変換部3,4,5,6のそれぞれから出力されたデジタル信号の加算演算の結果との差動演算又は除算演算を行う。演算部7が行う演算の詳細は後述する。
<第1の動作例>
次に、以上のように構成されたA/D変換回路101における特徴となる第1の動作例(差動演算)について、タイミングチャート(図5)を併用して説明する。以下では、第1の実施形態における第1の動作例と異なる部分についてのみ説明する。
次に、以上のように構成されたA/D変換回路101における特徴となる第1の動作例(差動演算)について、タイミングチャート(図5)を併用して説明する。以下では、第1の実施形態における第1の動作例と異なる部分についてのみ説明する。
期間T1では、切替部1によって、センサ部200からのVA信号がA/D変換部3に供給され、切替部2によって、センサ部200からのVB信号がA/D変換部5に供給される。期間T2では、切替部1によって、センサ部200からのVA信号がA/D変換部4に供給され、切替部2によって、センサ部200からのVB信号がA/D変換部6に供給される。
期間T3では、切替部2によって、センサ部200からのVB信号がA/D変換部3に供給され、切替部1によって、センサ部200からのVA信号がA/D変換部5に供給される。期間T4では、切替部2によって、センサ部200からのVB信号がA/D変換部4に供給され、切替部1によって、センサ部200からのVA信号がA/D変換部6に供給される。
演算部7は、期間T1〜期間T4の間にA/D変換されたVA信号及びVB信号の差信号を任意の倍率に増幅する以下の演算を期間T5〜期間T8で行う。(9)式は、演算部7が行う演算を示しており、(10)式は(9)式を変形したものである。
(9)式及び(10)式における記号の意味は以下の通りである。
VOUT1234:期間T1〜期間T4における演算部7の演算結果
VA1:期間T1におけるセンサ部200のVA信号
VB1:期間T1におけるセンサ部200のVB信号
VA2:期間T2におけるセンサ部200のVA信号
VB2:期間T2におけるセンサ部200のVB信号
VA3:期間T3におけるセンサ部200のVA信号
VB3:期間T3におけるセンサ部200のVB信号
VA4:期間T4におけるセンサ部200のVA信号
VB4:期間T4におけるセンサ部200のVB信号
α:増幅率
β:演算結果に加算する基準信号
Noise1:期間T1にセンサ部200へ重畳するノイズ成分
Noise2:期間T2にセンサ部200へ重畳するノイズ成分
Noise3:期間T3にセンサ部200へ重畳するノイズ成分
Noise4:期間T4にセンサ部200へ重畳するノイズ成分
Error1:A/D変換部3のA/D変換誤差
Error2:A/D変換部4のA/D変換誤差
Error3:A/D変換部5のA/D変換誤差
Error4:A/D変換部6のA/D変換誤差
VOUT1234:期間T1〜期間T4における演算部7の演算結果
VA1:期間T1におけるセンサ部200のVA信号
VB1:期間T1におけるセンサ部200のVB信号
VA2:期間T2におけるセンサ部200のVA信号
VB2:期間T2におけるセンサ部200のVB信号
VA3:期間T3におけるセンサ部200のVA信号
VB3:期間T3におけるセンサ部200のVB信号
VA4:期間T4におけるセンサ部200のVA信号
VB4:期間T4におけるセンサ部200のVB信号
α:増幅率
β:演算結果に加算する基準信号
Noise1:期間T1にセンサ部200へ重畳するノイズ成分
Noise2:期間T2にセンサ部200へ重畳するノイズ成分
Noise3:期間T3にセンサ部200へ重畳するノイズ成分
Noise4:期間T4にセンサ部200へ重畳するノイズ成分
Error1:A/D変換部3のA/D変換誤差
Error2:A/D変換部4のA/D変換誤差
Error3:A/D変換部5のA/D変換誤差
Error4:A/D変換部6のA/D変換誤差
上記の演算結果より、期間T1〜期間T4の間にセンサ部200へ重畳するノイズ成分の影響や、A/D変換部3,4,5,6のA/D変換誤差の影響をキャンセルすることができる。期間T5以降の動作も同様である。
<第2の動作例>
次に、以上のように構成されたA/D変換回路101における特徴となる第2の動作例(除算演算)について、第1の動作例との違いを説明する。第2の動作例(除算演算)では、期間T5〜期間T8における演算を以下のように行う。(11)式は、演算部7が行う演算を示しており、(12)式は(11)式を変形したものである。
次に、以上のように構成されたA/D変換回路101における特徴となる第2の動作例(除算演算)について、第1の動作例との違いを説明する。第2の動作例(除算演算)では、期間T5〜期間T8における演算を以下のように行う。(11)式は、演算部7が行う演算を示しており、(12)式は(11)式を変形したものである。
(11)式及び(12)式における記号の意味は、(9)式及び(10)式における記号の意味と同じである。
このように(12)式の分子は、信号成分VA(VA1+VA2+VA3+VA4)、不要ノイズ成分(Noise1+Noise2+Noise3+Noise4、Error1+Error2+Error3+Error4)、加算基準信号(β)を含んでいる。また、(12)式の分母は、信号成分VB(VB1+VB2+VB3+VB4)、不要ノイズ成分(Noise1+Noise2+Noise3+Noise4、Error1+Error2+Error3+Error4)、加算基準信号(β)を含んでいる。つまり、不要ノイズ成分と加算基準信号は同じものとなる。
従って、(12)式の除算演算結果は、概ね信号成分VAと信号成分VBの相対関係変化分となり、不要ノイズ成分及び加算基準信号の影響を軽減した信号成分VAと信号成分VBの比較割合情報を、A/D変換結果として得ることができる。例えば、信号成分VAをセンサ信号、信号成分VBをリファレンス信号とすることにより、リファレンス信号に対するセンサ信号の相対関係変化分を精度良く得ることができる。
上述したように、本実施形態によれば、演算部7が差動演算又は除算演算を行うことによって、VA信号及びVB信号へ同一期間中に重畳するノイズ成分の影響や、A/D変換部3,4,5,6の個体差に起因するA/D変換誤差の影響を軽減することができ、第1の実施形態と同様の効果を得ることができる。
また、第1の実施形態では2個のA/D変換部を用いていたのに対して、本実施形態では4個のA/D変換部を用いており、A/D変換部の数が第1の実施形態よりも増加している。これによって、A/D変換部の個体差に起因するA/D変換誤差の影響を第1の実施形態よりも更に軽減することができる。
(第3の実施形態)
次に、本発明の第3の実施形態を説明する。図6は、本実施形態によるブレ検出装置の構成を示している。図6に示すブレ検出装置は、A/D変換回路100と、ブレ検出部201と、駆動信号生成部301と、撮像ユニット401と、位置信号生成部501とから構成されている。図6において、図1と同一の構成には同一の符号を付与している。
次に、本発明の第3の実施形態を説明する。図6は、本実施形態によるブレ検出装置の構成を示している。図6に示すブレ検出装置は、A/D変換回路100と、ブレ検出部201と、駆動信号生成部301と、撮像ユニット401と、位置信号生成部501とから構成されている。図6において、図1と同一の構成には同一の符号を付与している。
ブレ検出部201は、例えば物理量を電気信号に変換する角速度センサや加速度センサ等から構成され、ブレ検出装置601を有する撮像装置のブレ量を検出し、検出したブレ量を示すブレ信号VSとその基準信号VRとを出力する。駆動信号生成部301は、A/D変換回路100から出力された信号と、位置信号生成部501から出力された信号とに基づいて、撮像ユニット401を移動するための駆動信号を生成して出力する。撮像ユニット401は、撮像素子、及び撮像素子を移動するための移動部材等から構成される。位置信号生成部501は、駆動信号生成部301により撮像ユニット401が駆動された位置を検出し、検出した位置を示す信号を生成する。
次に、以上のように構成されたブレ検出装置601における特徴となる動作例について、タイミングチャートを併用して説明する。本実施形態によるブレ検出装置601の動作例を示すタイミングチャートは図4と同様であるので、図4を参照して説明する。なお、本実施形態の動作では、図4におけるVA信号をブレ信号VSに置き換え、VB信号を基準信号VRに置き換えるものとする。
撮像装置の電源が起動された後、期間T0になると、撮像装置のレリーズスイッチの1段目が設定される。このとき、A/D変換部3,4へ供給されるパルス信号StartPが「L」レベルから「H」レベルに変化し、リング状に構成された否定論理積回路(NAND)及び複数のインバータ(INV)内を周回する。カウンタ13は、切替部1,2から供給される信号(Vin17)のレベル、及び制御信号(AD_CLK)の周期に応じて変化する、パルス走行回路11内でパルス信号StartPが否定論理積(NAND)及びインバータ(INV)を周回した回数をカウントし、二進数のデジタルデータとして出力する。エンコーダ&ラッチ12は、切替部1,2から供給される信号(Vin17)のレベル、及び制御信号(AD_CLK)の周期に応じて変化する、パルス走行回路11内でパルス信号StartPが否定論理積(NAND)及びインバータ(INV)を周回している位置を検出し、二進数のデジタルデータとして出力する。
ラッチ14は、カウンタ13から出力されるデジタルデータをラッチする。ラッチ15は、ラッチ14からのデジタルデータを上位ビット、エンコーダ&ラッチ12からのデジタルデータを下位ビットとして取り込み、これらのデジタルデータを加算することにより、制御信号(AD_CLK)の周期における切替部1,2から供給される信号レベルに応じた二進数のデジタルデータを生成する。
演算器16は、ラッチ15が保持した後のデジタルデータと、ラッチ15が保持する前のデジタルデータとの差分を演算し、後段の駆動信号生成部301に出力する。A/D変換部3,4は、パルス信号StartPが「H」レベルから「L」レベルとなるまでの間、制御信号(AD_CLK)の周期における切替部1,2から供給される信号(Vin17)のレベルに対応したデジタルデータを周期的に出力する。
期間T1になると、撮像装置のレリーズスイッチの2段目が設定される。このとき、制御信号(MPX_CLK)が「H」レベルとなり、A/D変換部3には、切替部1によって、ブレ検出部201からのブレ信号VSが供給され、A/D変換部4には、切替部2によって、ブレ検出部201からの基準信号VRが供給される。A/D変換部3は、制御信号(AD_CLK)が設定する周期に基づいて、切替部1が選択したブレ信号VSをA/D変換する。また、A/D変換部4は、制御信号(AD_CLK)が設定する周期に基づいて、切替部2が選択した基準信号VRをA/D変換する。
期間T2になると、制御信号(MPX_CLK)が「L」レベルとなり、A/D変換部3には、切替部2によって、ブレ検出部201からの基準信号VRが供給され、A/D変換部4には、切替部1によって、ブレ検出部201からのブレ信号VSが供給される。A/D変換部3は、制御信号(AD_CLK)が設定する周期に基づいて、切替部2が選択した基準信号VRをA/D変換する。また、A/D変換部4は、制御信号(AD_CLK)が設定する周期に基づいて、切替部1が選択したブレ信号VSをA/D変換する。
ここで、各期間における制御信号(MPX_CLK)の1周期は、特に記載が無い限り、制御信号(AD_CLK)の2周期と略同一の期間である。
期間T3になると、期間T1と同様、制御信号(MPX_CLK)が「H」レベルとなり、A/D変換部3には、切替部1によって、ブレ検出部201からのブレ信号VSが供給され、A/D変換部4には、切替部2によって、ブレ検出部201からの基準信号VRが供給される。A/D変換部3は、制御信号(AD_CLK)が設定する周期に基づいて、切替部1が選択したブレ信号VSをA/D変換する。また、A/D変換部4は、制御信号(AD_CLK)が設定する周期に基づいて、切替部2が選択した基準信号VRをA/D変換する。さらに、演算部7は、期間T1〜期間T2の間にA/D変換部3,4がブレ信号VS及び基準信号VRをA/D変換した結果を用いた所定の演算を開始する。
期間T4になると、期間T2と同様、制御信号(MPX_CLK)が「L」レベルとなり、A/D変換部3には、切替部2によって、ブレ検出部201からの基準信号VRが供給され、A/D変換部4には、切替部1によって、ブレ検出部201からのブレ信号VSが供給される。A/D変換部3は、制御信号(AD_CLK)が設定する周期に基づいて、切替部2が選択した基準信号VRをA/D変換する。また、A/D変換部4は、制御信号(AD_CLK)が設定する周期に基づいて、切替部1が選択したブレ信号VSをA/D変換する。さらに、演算部7は、期間T1〜期間T2の間にA/D変換部3,4がブレ信号VS及び基準信号VRをA/D変換した結果を用いた所定の演算を終了する。
ここで、演算部7は、期間T1〜期間T2の間にA/D変換されたブレ信号VS及び基準信号VRの差信号を任意の倍率に増幅する以下の演算を行う。(13)式は、演算部7が行う演算を示しており、(14)式は(13)式を変形したものである。
(13)式及び(14)式における記号の意味は以下の通りである。
VOUT12:期間T1〜期間T2における演算部7の演算結果
VS1:期間T1におけるブレ検出部201のブレ信号
VR1:期間T1におけるブレ検出部201の基準信号
VS2:期間T2におけるブレ検出部201のブレ信号
VR2:期間T2におけるブレ検出部201の基準信号
α:増幅率
β:演算結果に加算する基準信号
Noise1:期間T1にブレ検出部201へ重畳するノイズ成分
Noise2:期間T2にブレ検出部201へ重畳するノイズ成分
Error1:A/D変換部3のA/D変換誤差
Error2:A/D変換部4のA/D変換誤差
VOUT12:期間T1〜期間T2における演算部7の演算結果
VS1:期間T1におけるブレ検出部201のブレ信号
VR1:期間T1におけるブレ検出部201の基準信号
VS2:期間T2におけるブレ検出部201のブレ信号
VR2:期間T2におけるブレ検出部201の基準信号
α:増幅率
β:演算結果に加算する基準信号
Noise1:期間T1にブレ検出部201へ重畳するノイズ成分
Noise2:期間T2にブレ検出部201へ重畳するノイズ成分
Error1:A/D変換部3のA/D変換誤差
Error2:A/D変換部4のA/D変換誤差
上記の演算結果より、期間T1,T2の間にブレ検出部201へ重畳するノイズ成分の影響や、A/D変換部3,4のA/D変換誤差の影響をキャンセルすることができる。
また、駆動信号生成部301は、A/D変換回路100から出力された信号((14)式)に基づいて、撮像装置に生じる手ブレを補正する方向、すなわち撮像ユニット401を被写体像からの光軸と垂直な平面内で移動させる。位置信号生成部501は、撮像ユニット401が移動した位置を検出し、位置に応じた信号を駆動信号生成部301へ出力する。駆動信号生成部301は、A/D変換回路100から出力された信号と、位置信号生成部501から出力された信号とに偏差が生じないように、撮像ユニット401を被写体像からの光軸と垂直な平面内で移動させる。
期間T5になると、期間T1,T3と同様、制御信号(MPX_CLK)が「H」レベルとなり、A/D変換部3には、切替部1によって、ブレ検出部201からのブレ信号VSが供給され、A/D変換部4には、切替部2によって、ブレ検出部201からの基準信号VRが供給される。A/D変換部3は、制御信号(AD_CLK)が設定する周期に基づいて、切替部1が選択したブレ信号VSをA/D変換する。また、A/D変換部4は、制御信号(AD_CLK)が設定する周期に基づいて、切替部2が選択した基準信号VRをA/D変換する。さらに、演算部7は、期間T3〜期間T4の間にA/D変換部3,4がブレ信号VS及び基準信号VRをA/D変換した結果を用いた所定の演算を開始する。
期間T6になると、期間T2,T4と同様、制御信号(MPX_CLK)が「L」レベルとなり、A/D変換部3には、切替部2によって、ブレ検出部201からの基準信号VRが供給され、A/D変換部4には、切替部1によって、ブレ検出部201からのブレ信号VSが供給される。A/D変換部3は、制御信号(AD_CLK)が設定する周期に基づいて、切替部2が選択した基準信号VRをA/D変換する。また、A/D変換部4は、制御信号(AD_CLK)が設定する周期に基づいて、切替部1が選択したブレ信号VSをA/D変換する。さらに、演算部7は、期間T3〜期間T4の間にA/D変換部3,4がブレ信号VS及び基準信号VRをA/D変換した結果を用いた所定の演算を終了する。
ここで、演算部7は、期間T1〜期間T2の間にA/D変換されたブレ信号VS及び基準信号VRの差信号を任意の倍率に増幅する以下の演算を行う。(15)式は、演算部7が行う演算を示しており、(16)式は(15)式を変形したものである。
(15)式及び(16)式における記号の意味は以下の通りである。
VOUT34:期間T3〜期間T4における演算部7の演算結果
VS3:期間T3におけるブレ検出部201のブレ信号
VR3:期間T3におけるブレ検出部201の基準信号
VS4:期間T4におけるブレ検出部201のブレ信号
VR4:期間T4におけるブレ検出部201の基準信号
α:増幅率
β:演算結果に加算する基準信号
Noise3:期間T3にブレ検出部201へ重畳するノイズ成分
Noise4:期間T4にブレ検出部201へ重畳するノイズ成分
Error3:A/D変換部3のA/D変換誤差
Error4:A/D変換部4のA/D変換誤差
VOUT34:期間T3〜期間T4における演算部7の演算結果
VS3:期間T3におけるブレ検出部201のブレ信号
VR3:期間T3におけるブレ検出部201の基準信号
VS4:期間T4におけるブレ検出部201のブレ信号
VR4:期間T4におけるブレ検出部201の基準信号
α:増幅率
β:演算結果に加算する基準信号
Noise3:期間T3にブレ検出部201へ重畳するノイズ成分
Noise4:期間T4にブレ検出部201へ重畳するノイズ成分
Error3:A/D変換部3のA/D変換誤差
Error4:A/D変換部4のA/D変換誤差
上記の演算結果より、期間T3,T4の間にブレ検出部201へ重畳するノイズ成分の影響や、A/D変換部3,4のA/D変換誤差の影響をキャンセルすることができる。
また、駆動信号生成部301は、A/D変換回路100から出力された信号((16)式)に基づいて、撮像装置に生じる手ブレを補正する方向、すなわち撮像ユニット401を被写体像からの光軸と垂直な平面内で移動させる。位置信号生成部501は、撮像ユニット401が移動した位置を検出し、位置に応じた信号を駆動信号生成部301へ出力する。駆動信号生成部301は、A/D変換回路100から出力された信号と、位置信号生成部501から出力された信号とに偏差が生じないように、撮像ユニット401を被写体像からの光軸と垂直な平面内で移動させる。
期間T7以降は、撮像装置の電源が停止し、A/D変換部3,4へ供給されるパルス信号StartPが「H」レベルから「L」レベルに変化するまでの間、期間T3〜期間T4又は期間T5〜期間T6と同様な動作を繰り返し行うため、説明を省略する。
上述したように、本実施形態によれば、演算部7が差動演算を行うことによって、ブレ信号VS及び基準信号VRへ同一期間中に重畳するノイズ成分の影響や、A/D変換部3,4の個体差に起因するA/D変換誤差の影響を軽減することができる。従って、相関性のあるブレ信号VS及び基準信号VRをデジタル信号に変換する際のA/D変換精度を向上することができる。
また、ブレ検出部201からのブレ信号を精度良く検出することができるため、駆動信号生成部301は、A/D変換回路100と位置信号生成部501から出力された信号の偏差が極めて少なくなるようにフィードバック制御を行うことが可能となり、撮像装置に生じる手ブレを精度良く補正することができる。
なお、本実施形態では駆動信号生成部301の制御対象を撮像ユニットに限定して記載したが、図7に示すように、ブレ検出装置602において、図示しないレンズ、及びレンズを移動するための移動部材等から構成されるレンズユニット402が駆動信号生成部301の制御対象であっても上記と同様な効果を得ることができる。
なお、本実施形態では、センサの一例として撮像装置のブレを検出するための角速度センサを用いたが、例えば出力信号振幅が微弱であり、相関性のある複数のアナログ信号をサンプリング周期毎に各A/D変換部へ交互に出力可能なセンサであれば、特に限定されることなく、上記と同様な効果を得ることができる。また、本実施形態では、演算部7が差動演算を行うと説明したが、演算部7が除算演算を行ってもよい。
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
1,2,8,9・・・切替部、3,4,5,6・・・A/D変換部、7・・・演算部、11・・・パルス走行回路、12・・・エンコーダ&ラッチ、13・・・カウンタ、14,15・・・ラッチ、16・・・演算器、100,101・・・A/D変換回路、200・・・センサ部、201・・・ブレ検出部、300・・・デジタル信号処理部、301・・・駆動信号生成部、401・・・撮像ユニット、402・・・レンズユニット、501・・・位置信号生成部、601,602・・・ブレ検出装置
Claims (10)
- 複数のアナログ信号が入力され、当該アナログ信号に対応するデジタル信号を出力するA/D変換回路であって、
入力されるアナログ信号をデジタル信号に変換する複数のA/D変換部と、
前記複数のアナログ信号のうち、第1のアナログ信号と第2のアナログ信号とが入力されると共に、同一期間に入力された当該第1のアナログ信号及び当該第2のアナログ信号のそれぞれの出力先を、前記複数のA/D変換部のサンプリング周期毎に、前記複数のA/D変換部のそれぞれへ交互に切り替える切替部と、
前記第1のアナログ信号が入力された前記複数のA/D変換部のそれぞれから出力されたデジタル信号の加算演算の結果と、前記第2のアナログ信号が入力された前記複数のA/D変換部のそれぞれから出力されたデジタル信号の加算演算の結果との差動演算を行い、当該差動演算の結果に対応する第3のデジタル信号を出力する演算部と、
を備えることを特徴とするA/D変換回路。 - 複数のアナログ信号が入力され、当該アナログ信号に対応するデジタル信号を出力するA/D変換回路であって、
入力されるアナログ信号をデジタル信号に変換する複数のA/D変換部と、
前記複数のアナログ信号のうち、第1のアナログ信号と第2のアナログ信号とが入力されると共に、同一期間に入力された当該第1のアナログ信号及び当該第2のアナログ信号のそれぞれの出力先を、前記複数のA/D変換部のサンプリング周期毎に、前記複数のA/D変換部のそれぞれへ交互に切り替える切替部と、
前記第1のアナログ信号が入力された前記複数のA/D変換部のそれぞれから出力されたデジタル信号の加算演算の結果と、前記第2のアナログ信号が入力された前記複数のA/D変換部のそれぞれから出力されたデジタル信号の加算演算の結果との除算演算を行い、当該除算演算の結果に対応する第3のデジタル信号を出力する演算部と、
を備えることを特徴とするA/D変換回路。 - 前記第1のアナログ信号及び前記第2のアナログ信号は同一のセンサから出力された信号であることを特徴とする請求項1に記載のA/D変換回路。
- 前記第1のアナログ信号及び前記第2のアナログ信号は同一のセンサから出力された信号であることを特徴とする請求項2に記載のA/D変換回路。
- 前記複数のA/D変換部の数が前記複数のアナログ信号の数よりも多いことを特徴とする請求項1に記載のA/D変換回路。
- 前記複数のA/D変換部の数が前記複数のアナログ信号の数よりも多いことを特徴とする請求項2に記載のA/D変換回路。
- 前記A/D変換部は、
入力されるパルス信号を、前記アナログ信号に応じた遅延時間だけ遅延させて出力する遅延ユニットを複数個直列に接続してなるパルス走行回路と、
前記パルス走行回路内に前記パルス信号が入力された後、所定のタイミングで、前記パルス走行回路を構成する各遅延ユニットからの出力信号をラッチし、当該ラッチした各出力信号のレベルに基づき、前記パルス走行回路内での前記パルス信号の到達位置を表す前記デジタル信号を生成するラッチ回路と、
を備えることを特徴とする請求項1に記載のA/D変換回路。 - 前記A/D変換部は、
入力されるパルス信号を、前記アナログ信号に応じた遅延時間だけ遅延させて出力する遅延ユニットを複数個直列に接続してなるパルス走行回路と、
前記パルス走行回路内に前記パルス信号が入力された後、所定のタイミングで、前記パルス走行回路を構成する各遅延ユニットからの出力信号をラッチし、当該ラッチした各出力信号のレベルに基づき、前記パルス走行回路内での前記パルス信号の到達位置を表す前記デジタル信号を生成するラッチ回路と、
を備えることを特徴とする請求項2に記載のA/D変換回路。 - 物理量を検出し、検出した物理量を示す複数のアナログ信号を出力するセンサ部と、
前記センサ部から出力された前記複数のアナログ信号が入力される、請求項1又は請求項2に記載のA/D変換回路と、
前記A/D変換回路から出力された前記デジタル信号に基づいて、所定の信号処理を行うデジタル信号処理部と、
を備えることを特徴とする信号処理回路。 - 撮像装置のブレを検出し、検出したブレ量を示す信号を含む複数のアナログ信号を出力するブレ検出部と、
前記ブレ検出部から出力された前記複数のアナログ信号が入力される、請求項1に記載のA/D変換回路と、
前記撮像装置における撮像ユニット又はレンズユニットが駆動された位置を示す位置信号を生成する位置信号生成部と、
前記A/D変換回路から出力された前記デジタル信号と、前記位置信号生成部から出力された前記位置信号との偏差に基づいて、前記撮像ユニット又は前記レンズユニットを駆動するための信号を生成する駆動信号生成部と、
を備えることを特徴とするブレ検出装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009105236A JP2010258681A (ja) | 2009-04-23 | 2009-04-23 | A/d変換回路、信号処理回路、及びブレ検出装置 |
PCT/JP2010/002853 WO2010122784A1 (ja) | 2009-04-23 | 2010-04-20 | A/d変換回路、信号処理回路、及びブレ検出装置 |
US13/277,602 US8412032B2 (en) | 2009-04-23 | 2011-10-20 | A/D conversion circuit, signal processing circuit, and shake detection device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009105236A JP2010258681A (ja) | 2009-04-23 | 2009-04-23 | A/d変換回路、信号処理回路、及びブレ検出装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010258681A true JP2010258681A (ja) | 2010-11-11 |
Family
ID=43010910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009105236A Withdrawn JP2010258681A (ja) | 2009-04-23 | 2009-04-23 | A/d変換回路、信号処理回路、及びブレ検出装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8412032B2 (ja) |
JP (1) | JP2010258681A (ja) |
WO (1) | WO2010122784A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017534062A (ja) * | 2014-11-14 | 2017-11-16 | マイクロ モーション インコーポレイテッド | 誤り率を減じるための方法及び装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104993829B (zh) * | 2015-07-15 | 2018-05-29 | 株洲南车时代电气股份有限公司 | 一种适用于宽范围电平的开关量输入采集电路 |
JP6897589B2 (ja) * | 2018-02-01 | 2021-06-30 | オムロン株式会社 | 入力ユニット |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4817448A (en) * | 1986-09-03 | 1989-04-04 | Micro Motion, Inc. | Auto zero circuit for flow meter |
GB2252829B (en) | 1991-02-15 | 1994-10-19 | Crystal Semiconductor Corp | Method and apparatus for decreasing the interference and noise sensitivity of a ratiometric converter type of circuit |
JP3064644B2 (ja) | 1992-03-16 | 2000-07-12 | 株式会社デンソー | A/d変換回路 |
JP3876483B2 (ja) | 1997-06-10 | 2007-01-31 | 株式会社デンソー | 圧力センサ装置 |
JP4069203B2 (ja) * | 2003-03-31 | 2008-04-02 | 国立大学法人静岡大学 | イメージセンサ用2段階a/d変換器 |
JP2008131298A (ja) * | 2006-11-20 | 2008-06-05 | Fyuutorekku:Kk | アナログ/ディジタル変換装置及びアナログ/ディジタル変換補正方法 |
EP1995875B1 (en) | 2007-05-17 | 2010-07-28 | Denso Corporation | A/D converter circuit and A/D conversion method |
JP4337924B2 (ja) * | 2007-05-17 | 2009-09-30 | 株式会社デンソー | A/d変換回路 |
-
2009
- 2009-04-23 JP JP2009105236A patent/JP2010258681A/ja not_active Withdrawn
-
2010
- 2010-04-20 WO PCT/JP2010/002853 patent/WO2010122784A1/ja active Application Filing
-
2011
- 2011-10-20 US US13/277,602 patent/US8412032B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017534062A (ja) * | 2014-11-14 | 2017-11-16 | マイクロ モーション インコーポレイテッド | 誤り率を減じるための方法及び装置 |
Also Published As
Publication number | Publication date |
---|---|
US8412032B2 (en) | 2013-04-02 |
WO2010122784A1 (ja) | 2010-10-28 |
US20120039588A1 (en) | 2012-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3960267B2 (ja) | A/d変換方法及び装置 | |
US7450049B2 (en) | Digitization apparatus | |
JP2008131298A (ja) | アナログ/ディジタル変換装置及びアナログ/ディジタル変換補正方法 | |
JP5617688B2 (ja) | 時間デジタル変換装置 | |
WO2010122784A1 (ja) | A/d変換回路、信号処理回路、及びブレ検出装置 | |
US7030803B2 (en) | Analog-to-digital converter and method of analog-to-digital conversion | |
US11223366B2 (en) | Analog to digital converter, analog to digital conversion method, and displacement detection apparatus | |
JP2005072844A (ja) | A/dコンバータ | |
WO2009136627A1 (ja) | A/d変換回路 | |
JP2020005130A (ja) | アナログ−デジタル変換器、アナログ−デジタル変換方法及び変位検出装置 | |
JP6903154B2 (ja) | 増幅回路及びそれを備えるアナログデジタル変換システム | |
JPWO2007094074A1 (ja) | 信号処理方法、信号処理装置及びアナログ/デジタル変換装置 | |
JP2007201897A (ja) | A/d変換器 | |
JP2005229263A (ja) | A/d変換回路装置及びa/d変換方法 | |
JP7119982B2 (ja) | A/d変換回路 | |
JP2011082766A (ja) | 増幅回路、及び撮像システム | |
JP4998283B2 (ja) | A/d変換器 | |
JP2007104531A (ja) | オフセット低減機能をもつ巡回型a/d変換器とこれを用いたディジタル出力イメージセンサ | |
JP2006138822A (ja) | エンコーダ位置検出回路 | |
JP2011171974A (ja) | 巡回型a/d変換器 | |
JP2010041520A (ja) | Dac測定方法および固体撮像装置 | |
JP2011250124A (ja) | 振れ補正装置、撮像装置、及び振れ補正装置の制御方法 | |
JP2010074519A (ja) | A/d変換装置 | |
JP3093083B2 (ja) | アナログデジタル変換装置 | |
JP6494196B2 (ja) | サンプリング回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120703 |