JP2010074519A - A/d変換装置 - Google Patents
A/d変換装置 Download PDFInfo
- Publication number
- JP2010074519A JP2010074519A JP2008239483A JP2008239483A JP2010074519A JP 2010074519 A JP2010074519 A JP 2010074519A JP 2008239483 A JP2008239483 A JP 2008239483A JP 2008239483 A JP2008239483 A JP 2008239483A JP 2010074519 A JP2010074519 A JP 2010074519A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- converter
- generation circuit
- circuit
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【課題】A/D変換器によるアナログ信号からディジタル信号への変換の正常または異常の判別が可能となるA/D変換装置を得ること。
【解決手段】アナログ信号をディジタル信号に変換するA/D変換器1と、A/D変換器1がA/D変換する際の基準電圧を出力する基準電圧発生回路(内部基準電圧発生回路2又は外部基準電圧発生回路4)と、前記基準電圧発生回路からの基準電圧の正常又は異常を判定するための基準電圧比較用信号と、前記基準電圧発生回路の基準電圧を比較し、この比較結果が所定値以上のとき前記基準電圧が異常であることを報知する比較器3とを備えたA/D変換装置。
【選択図】 図1
【解決手段】アナログ信号をディジタル信号に変換するA/D変換器1と、A/D変換器1がA/D変換する際の基準電圧を出力する基準電圧発生回路(内部基準電圧発生回路2又は外部基準電圧発生回路4)と、前記基準電圧発生回路からの基準電圧の正常又は異常を判定するための基準電圧比較用信号と、前記基準電圧発生回路の基準電圧を比較し、この比較結果が所定値以上のとき前記基準電圧が異常であることを報知する比較器3とを備えたA/D変換装置。
【選択図】 図1
Description
本発明は、アナログ信号をディジタル信号に変換するものであって、変換されたディジタル信号の信頼性を確認できるA/D変換装置に関する。
図3は一般的なA/D変換装置を示すブロック図であり、A/D変換器10と、ディジタル制御回路11からなり、これはアナログ信号を入力し、ディジタル信号に変換し、中央演算処理装置CPUなどでディジタル制御する装置の場合、アナログ信号をディジタル信号に変換する必要性があるときに使用される。そのような回路においては、A/D変換器を用い、アナログ信号をディジタル信号に変換する。
図4は、非特許文献1に示されるA/D変換装置の従来の構成の一例である、並列比較型A/D変換装置で、ラダー抵抗12、複数の比較器13、エンコーダ14、出力ラッチ回路15、クロック回路16から構成されたものである。
入力アナログ信号は各比較器13の一方の入力端子に入力されるようになっている。比較器13はオペアンプなどの差動増幅器を用い、その数はnビットの変換器であれば(2n−1)個となる。そして、それぞれの比較器13の他方の入力端子には基準電圧(参照電圧)(フルスケール値)を1LSB分に分割した電圧が供給されるようになっている。各比較器13では、各分割した電圧と入カアナログ信号(入カアナログ電圧)を比較し、何番目までの比較器13がHとなっているかを、バイナリで出力するデコーダを通すと、A/D変換の結果を得ることができる。
このような構成のA/D変換装置では入力アナログ信号を、多くの比較器13で一度に変換し、比較器13とエンコーダ回路14の2つの動作の応答速度で決まるので、変換速度が高速で変換時間が数nSオーダのものもある(非特許文献1参照)。
知ると知らないとでは大違いアナ/デジ混在回路設計の勘どころ:日刊工業新聞社(P192−P193)
知ると知らないとでは大違いアナ/デジ混在回路設計の勘どころ:日刊工業新聞社(P192−P193)
しかしながら、図4の従来のA/D変換装置では内部、または外部から与えられるA/D変換基準電圧が異常であるときに、A/D変換された出カディジタル信号が正常な信号であるかどうかの認識ができない。
そのため、A/D変換基準電圧が変動した場合、A/D変換器に入力されたアナログ信号に対する正確なディジタル信号を得ることが不可能となる。A/D変換器に入力されたアナログ信号に対する正確なディジタル信号が出力されているかどうかの信頼性を確認するには、A/D変換器外部に基準電圧を監視するための回路を追加する必要性がある。
図4の従来のA/D変換装置は以上のように構成されているので、万一、基準電圧に異常が発生してアナログ信号に対する正確なディジタル信号に変換されていない場合でも、その異常は判別できず、出力されたディジタル信号の信頼性に欠けるという問題点があった。
本発明は、以上の問題点を解消するためになされたもので、A/D変換器によるアナログ信号からディジタル信号への変換の正常又は異常の判別が可能となるA/D変換装置を得ることを目的とする。
前記目的を達成するために、請求項1に対応する発明は、アナログ信号をディジタル信号に変換するA/D変換器と、前記A/D変換器がA/D変換する際の基準電圧を出力する基準電圧発生回路と、前記基準電圧発生回路からの基準電圧の正常又は異常を判定するための基準電圧比較用信号と、前記基準電圧発生回路の基準電圧を比較し、この比較結果が所定値以上のとき前記基準電圧が異常であることを報知する比較器とを備えたA/D変換装置である。
本発明によれば、A/D変換器が、入力されたアナログ信号に対する正確なディジタル信号に変換しているかどうか確認することができるため、ディジタル制御回路側で正常又は異常を判別した信号により、入力されたディジタル信号を正しい値として使用できるか、排除するなどの処理を行うことができる。
(第1の実施形態)
本発明の第1の実施形態に係るA/D変換装置について図1を参照して説明する。
本発明の第1の実施形態に係るA/D変換装置について図1を参照して説明する。
図1において、A/D変換装置はA/D変換器1と、A/D変換の基準電圧として電源から基準電圧を作成する内部基準電圧発生回路2とを同一集積回路で構成し、この集積回路に前記A/D変換器1に対して集積回路外部から基準電圧を供給できるように端子を設けた構成としたものである。
そして、集積回路外部に比較器3を設け、この比較器3において前記集積回路の内部基準電圧発生回路2からの基準電圧、または、前記集積回路の外部にある外部基準電圧発生回路4から基準電圧の正常又は異常を判定するための基準電圧比較用信号と、前記内部基準電圧発生回路又は前記集積回路の外部からの基準電圧とを比較し、この比較結果が所定値以上のとき前記基準電圧が異常であることを報知するようにしたものである。
これ以外の構成として、集積回路を駆動するための電源母線VSlP、VSlNが集積回路に設けられている。
このように構成することにより集積回路IC内部、もしくは外部から与えられた基準電圧が、集積回路外部の比較器3により基準電圧比較用信号4と比較され、この比較結果が所定以上のときA/D変換基準電圧異常であると判断され、基準電圧異常信号ERRが比較器3から出力される。比較器3の基準電圧異常信号ERRにより、ディジタル制御回路(図3の11)側にA/D変換値が異常であることを伝達することができる。
以上述べた本発明の第1の実施形態によれば、A/D変換基準電圧に異常が起こった場合においても、その判別ができるため、アナログ信号からディジタル信号に変換された出力信号の信頼度が判断できる。
(第2の実施形態)
本発明の第2の実施形態に係るA/D変換装置について図2を参照して説明する。
本発明の第2の実施形態に係るA/D変換装置について図2を参照して説明する。
図2のA/D変換装置は、前述した第1の実施形態例では集積回路外部に存在していた、A/D変換基準電圧を監視するための比較器3を含めて集積回路内に搭載した構成であり、この場合の集積回路を駆動するための電源母線VSlP、VSlNが集積回路に設けられている。
集積回路内部、もしくは集積回路外部から与えられた基準電圧が、集積回路内部の比較器3により基準電圧比較用信号と比較され、この比較結果、所定以上の差があるとA/D変換基準電圧異常であると判断される。比較器3の信号により、ディジタル制御回路側にA/D変換値が異常である異常信号ERRを伝達するようになっている。
本発明の第2の実施形態において、A/D変換基準電圧に異常が起こった場合においても、その判別ができるため、アナログ信号からディジタル信号に変換された出力信号の信頼度が判断できる。
(第3の実施形態)
前述の実施形態は、各構成の大半又は全てを集積回路内に構成した例であるが、これを次のように集積回路構成としないようにしても、前述の実施形態と同様の作用効果が得られる。すなわち、例えば図2の集積回路の構成を除去したもので、アナログ信号をディジタル信号に変換するA/D変換器1と、A/D変換器1がA/D変換する際の基準電圧を出力する基準電圧発生回路(内部基準電圧発生回路2又は外部基準電圧発生回路4)と、前記基準電圧発生回路からの基準電圧の正常又は異常を判定するための基準電圧比較用信号と、前記基準電圧発生回路の基準電圧を比較し、この比較結果が所定値以上のとき前記基準電圧が異常であることを報知する比較器3とを備えたものである。
前述の実施形態は、各構成の大半又は全てを集積回路内に構成した例であるが、これを次のように集積回路構成としないようにしても、前述の実施形態と同様の作用効果が得られる。すなわち、例えば図2の集積回路の構成を除去したもので、アナログ信号をディジタル信号に変換するA/D変換器1と、A/D変換器1がA/D変換する際の基準電圧を出力する基準電圧発生回路(内部基準電圧発生回路2又は外部基準電圧発生回路4)と、前記基準電圧発生回路からの基準電圧の正常又は異常を判定するための基準電圧比較用信号と、前記基準電圧発生回路の基準電圧を比較し、この比較結果が所定値以上のとき前記基準電圧が異常であることを報知する比較器3とを備えたものである。
以上述べた本発明の実施形態によれば、A/D変換器が、入力されたアナログ信号に対する正確なディジタル信号に変換しているかどうか確認することができるため、ディジタル制御回路側で正常/異常を判別した信号により、入力されたディジタル信号を正しい値として使用できるか、排除するなどの処理を行うことができる。
1…A/D変換器、2…内部基準電圧発生回路、3…比較器、4…外部基準電圧発生回路。
Claims (3)
- アナログ信号をディジタル信号に変換するA/D変換器と、
前記A/D変換器がA/D変換する際の基準電圧を出力する基準電圧発生回路と、
前記基準電圧発生回路からの基準電圧の正常又は異常を判定するための基準電圧比較用信号と、前記基準電圧発生回路の基準電圧を比較し、この比較結果が所定値以上のとき前記基準電圧が異常であることを報知する比較器と、
を備えたことを特徴とするA/D変換装置。 - アナログ信号をディジタル信号に変換するA/D変換器及び前記A/D変換器がA/D変換する際の基準電圧を出力する内部基準電圧発生回路を同一集積回路で構成し、かつ前記A/D変換器に外部からの基準電圧を入力可能とする端子を前記集積回路に設け、前記集積回路の内部基準電圧発生回路からの基準電圧、または、前記集積回路の外部から入力される基準電圧の正常又は異常を判定するための基準電圧比較用信号と、前記内部基準電圧発生回路又は前記集積回路の外部からの基準電圧とを比較し、この比較結果が所定値以上のとき前記基準電圧が異常であることを報知する比較器と、
を備えたことを特徴とするA/D変換装置。 - アナログ信号をディジタル信号に変換するA/D変換器と、
前記A/D変換器がA/D変換する際の基準電圧を出力する内部基準電圧発生回路と、
前記A/D変換器に外部からの基準電圧を入力可能とする端子と、
前記集積回路の内部基準電圧発生回路からの基準電圧、または、前記端子から入力される外部基準電圧の正常又は異常を判定するための基準電圧比較用信号と、前記内部基準電圧発生回路又は前記集積回路の外部からの基準電圧とを比較し、この比較結果が所定値以上のとき前記基準電圧が異常であることを報知する比較器を、同一集積回路で構成し、前記端子を介して前記集積回路外部からの基準電圧が前記A/D変換器及び前記比較器に入力されるようにしたことを特徴とするA/D変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008239483A JP2010074519A (ja) | 2008-09-18 | 2008-09-18 | A/d変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008239483A JP2010074519A (ja) | 2008-09-18 | 2008-09-18 | A/d変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010074519A true JP2010074519A (ja) | 2010-04-02 |
Family
ID=42205894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008239483A Pending JP2010074519A (ja) | 2008-09-18 | 2008-09-18 | A/d変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010074519A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014109557A (ja) * | 2012-12-04 | 2014-06-12 | Mitsubishi Heavy Ind Ltd | 電圧監視装置及び電圧監視方法 |
JP2021117072A (ja) * | 2020-01-24 | 2021-08-10 | セイコーエプソン株式会社 | 物理量検出回路、物理量センサー、電子機器、移動体及び物理量センサーの故障診断方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57196619A (en) * | 1981-05-29 | 1982-12-02 | Hitachi Ltd | Failure diagnostic system for analog-to-digital converter |
JPS63103978A (ja) * | 1986-10-20 | 1988-05-09 | Seiko Epson Corp | 電源電圧低下検出回路 |
JPH03268610A (ja) * | 1990-03-19 | 1991-11-29 | Nec Corp | アナログ・デジタル変換装置 |
JPH0674987A (ja) * | 1992-05-12 | 1994-03-18 | Fujitsu Ten Ltd | 電子機器用自己診断回路 |
JP2001228932A (ja) * | 2000-02-15 | 2001-08-24 | Ricoh Co Ltd | リアルタイム・クロック装置 |
JP2005278056A (ja) * | 2004-03-26 | 2005-10-06 | Matsushita Electric Ind Co Ltd | 電源電圧低下検出回路 |
JP2006170936A (ja) * | 2004-12-20 | 2006-06-29 | Toshiba Lsi System Support Kk | 電源電圧検知回路及び半導体集積回路装置 |
JP2007327468A (ja) * | 2006-06-09 | 2007-12-20 | Mitsubishi Electric Corp | 内燃機関の制御装置 |
-
2008
- 2008-09-18 JP JP2008239483A patent/JP2010074519A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57196619A (en) * | 1981-05-29 | 1982-12-02 | Hitachi Ltd | Failure diagnostic system for analog-to-digital converter |
JPS63103978A (ja) * | 1986-10-20 | 1988-05-09 | Seiko Epson Corp | 電源電圧低下検出回路 |
JPH03268610A (ja) * | 1990-03-19 | 1991-11-29 | Nec Corp | アナログ・デジタル変換装置 |
JPH0674987A (ja) * | 1992-05-12 | 1994-03-18 | Fujitsu Ten Ltd | 電子機器用自己診断回路 |
JP2001228932A (ja) * | 2000-02-15 | 2001-08-24 | Ricoh Co Ltd | リアルタイム・クロック装置 |
JP2005278056A (ja) * | 2004-03-26 | 2005-10-06 | Matsushita Electric Ind Co Ltd | 電源電圧低下検出回路 |
JP2006170936A (ja) * | 2004-12-20 | 2006-06-29 | Toshiba Lsi System Support Kk | 電源電圧検知回路及び半導体集積回路装置 |
JP2007327468A (ja) * | 2006-06-09 | 2007-12-20 | Mitsubishi Electric Corp | 内燃機関の制御装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014109557A (ja) * | 2012-12-04 | 2014-06-12 | Mitsubishi Heavy Ind Ltd | 電圧監視装置及び電圧監視方法 |
JP2021117072A (ja) * | 2020-01-24 | 2021-08-10 | セイコーエプソン株式会社 | 物理量検出回路、物理量センサー、電子機器、移動体及び物理量センサーの故障診断方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007120945A (ja) | ノイズ測定回路、該測定回路に用いられるノイズ測定方法及び該測定回路が設けられている大規模集積回路 | |
US20160112058A1 (en) | Ad converter | |
US8525714B2 (en) | Test apparatus and test method for A/D converter | |
US8106807B2 (en) | Bubble correction in a flash analog-to-digital converter | |
JP2010103737A (ja) | Adcテスト回路 | |
JP2010074519A (ja) | A/d変換装置 | |
JP6772998B2 (ja) | A/d変換回路 | |
US8421665B2 (en) | A/D conversion circuit including a pulse transit circuit | |
US10587279B1 (en) | Digital to analog converter device and calibration method | |
JP2017079427A (ja) | 電子制御装置 | |
US9417644B2 (en) | Apparatus for and method of controlling power supply system | |
KR102286344B1 (ko) | 아날로그-디지털 변환 장치 및 아날로그-디지털 변환 장치의 동작 방법 | |
JP4349266B2 (ja) | A/d変換装置 | |
US7324027B2 (en) | Circuit and method for testing analog-digital converter | |
JP2008294772A (ja) | オフセット調整回路 | |
JP2017034624A (ja) | Ad変換装置 | |
JP2010117316A (ja) | 回路検査装置 | |
JP3265286B2 (ja) | A/d変換器のテスト装置 | |
JP2009267808A (ja) | アナログ・ディジタル変換回路 | |
US9774340B2 (en) | Semiconductor device and error correcting method | |
JP2007074016A (ja) | A/d変換装置 | |
JP2010226354A (ja) | 積分型ad変換回路およびad変換方法 | |
JP2011171974A (ja) | 巡回型a/d変換器 | |
US8416114B2 (en) | A/D conversion circuit | |
JP2013236313A (ja) | A/dコンバータのテスト回路およびテスト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A521 | Written amendment |
Effective date: 20121126 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121218 |