JP2010117316A - 回路検査装置 - Google Patents

Abstract

【課題】検査評価の単調化や検査時間の増大等を回避しつつ、製品の高い信頼性を確保するためのチェックを行うことのできる回路検査装置を提供する。
【解決手段】クロックの数を計測し、該クロック計数値を所定ビット数のディジタル信号からなる信号列で出力するカウンタ３と、前記信号列をグレイコードに変換するグレイコード変換部４と、前記グレイコード変換部４から順次出力される複数のグレイコードについて、１つおきに、当該グレイコードに変換された前記信号列における最下位ビットの数値を用いて、当該グレイコードにおける各ビットの数値を反転してなる信号列をテストデータとして出力するとともに、他の１つおきに並ぶグレイコードをそのままテストデータとして出力するテストデータ生成部５と、前記テストデータを受信し、各ビットの信号の信号経路に起因する異常の有無を検出する異常検出部６とを備えた。
【選択図】図１

Description

本発明は、基板をはじめとする回路部品の検査技術の分野に属するものである。

複合機やファクシミリ装置などの情報処理装置に搭載されるメモリを基板に設置してなるアッセンブリに対し、正常な製品であるか否かをチェックする検査を実施する場合に、メモリ自体の動作チェックよりも基板における異常に重点をおいてチェックしたい場合がある。このような場合、製品（基板）の信頼性を確保するために、想定され得る基板の信号伝送状況の中で基板にとってできるだけ負担が大きい状況を作り出し、その状況下でも正常な結果が得られるか否かをチェックすることが望ましい。

基板にとってできるだけ負担が大きい状況は、基板上に形成されている信号経路の中でできるだけ多くの信号経路において同時に変化する検査用の信号をそれぞれ出力することにより生成される。すなわち、各信号経路を伝送される検査用の信号にそれぞれ含まれるノイズ成分が重畳し、この重畳されたノイズ成分が、同時に変化しない検査用の信号を用いて検査を行う場合よりも、ＣＰＵをはじめとする各部に電力を供給する電源に対して大きな影響を与える状況が作り出される。これにより、互いの信号変化による干渉（クロストーク）やＣＰＵによる信号の駆動能力の不足をより厳しい条件でチェックすることができる。

一方、下記特許文献１には、この種の検査に関する技術が提案されている。すなわち、下記特許文献１には、擬似乱数パターンを発生する線形フィードバックシフトレジスタを備えた同一パターン列発生部と、該同一パターン列発生部から出力されたパターン列における一部のビットを反転させ、パターン列群及びパターン列群内パターン番号及びパターン別時刻に応じて反転するパターン内ビット位置を変更するビット反転制御部とを有するテストパターン発生回路が開示されている。
特開２００２−１８１９０５号公報

しかしながら、前記特許文献１では、同一パターン列発生部から出力されたパターン列における一部のビットを反転させることに因り、テスト対象回路に同一のパターン列を複数回出力する可能性がある。このように、テスト対象回路に同一のパターン列が複数回出力されると、同一の評価が複数回行われることになる。これは、検査評価の単調化や検査時間の無駄な増大等を招来する。

本発明は、上述した問題点を解決するためになされたものであり、検査評価の単調化や検査時間の増大等を回避しつつ、製品の高い信頼性を確保するためのチェックを行うことのできる回路検査装置を提供することを目的とする。

請求項１に記載の発明は、クロックを出力するクロック出力部と、前記クロック出力部により出力されるクロックの数を計測し、そのクロック計数値を予め定められたビット数のディジタル信号からなる信号列で出力するクロック計数部と、前記クロック計数部から出力される信号列をグレイコードに変換するグレイコード変換部と、前記グレイコード変換部から出力されるグレイコードをテストデータに変換して出力するテストデータ生成部と、前記テストデータ生成部から出力されたテストデータを受信し、各ビットに対応する信号経路における異常の有無を検出する異常検出部とを備え、前記テストデータ生成部は、前記グレイコード変換部から順次出力される複数のグレイコードについて、１つおきに、当該グレイコードにおける各ビットの数値を反転してなる信号列を前記テストデータとして生成し、残りの１つおきに並ぶグレイコードをそのままテストデータとして設定し、前記各テストデータを順次出力する回路検査装置である。

この発明によれば、前記クロック計数部から出力される信号列がグレイコード変換部によりグレイコードに変換される。このグレイコードは、隣接するグレイコード同士を比較すると、いずれか１つのビットにおいてのみ信号が反転する、すなわちハミング距離が「１」の信号列である。

そして、前記グレイコード変換部から順次出力される複数のグレイコードについて、１つおきに、当該グレイコードにおける各ビットの数値を反転してなる信号列をテストデータとして生成し、他の１つおきに並ぶグレイコードについてはそのままテストデータとして設定し、これらのテストデータを順次出力するようにしたので、隣接するテストデータ同士を比較すると、隣接するグレイコード同士を比較した場合に、信号が反転していたビットにおいて信号が一致することになるとともに信号が同一であったビットにおいて信号が反転することとなる。すなわち、グレイコードが、隣接するグレイコード同士を比較すると、いずれか１つのビットにおいてのみ信号が反転することから、テストデータは、隣接するテストデータ同士を比較した場合にいずれか１つのビットにおいてのみ信号が同一となり、他のビットにおいて信号が反転するものとなる。すなわち、テストデータは、前記クロック計数部から出力される信号列のビット数をＮとすると、前記の方法により、ハミング距離が「Ｎ−１」のテストデータを生成することができる。これにより、できるだけ多くの信号経路において同時に変化する信号を生成することができる。

また、クロック計数値に基づいてグレイコードを生成するから、グレイコード変換部により生成される各グレイコードの中に同一のグレイコードが生成されることはなく、互いに異なるグレイコードから前述の方法によって前記テストデータを生成するようにしたので、前記テストデータ生成部により生成される各テストデータの中に同一のテストデータが生成されることはない。よって、クロック計数値の数の種類だけテストデータを生成することができる。

請求項２に記載の発明は、請求項１に記載の回路検査装置において、前記テストデータ生成部は、前記グレイコード変換部から順次出力される複数のグレイコードについて、１つおきに、前記クロック計数値の信号列における最下位ビットの数値を用いて、当該グレイコードにおける各ビットの数値を反転してなる信号列を前記テストデータとして生成するものである。

この発明によれば、前記クロック計数値の信号列における最下位ビットの数値を用いて前記テストデータを生成するようにしたので、グレイコードにおける各ビットの数値を反転するための信号を生成する回路を別途設ける場合に比して、コストアップを抑制することが可能となる。

グレイコード変換部及びテストデータ生成部の具体的な構成例としては、例えば請求項３に記載の発明のように、前記グレイコード変換部は、前記クロック計数部から出力される信号列の各ビットのうち最上位のビットを除く各ビットに対応して設けられた複数の排他的論理和回路を有し、前記各排他的論理和回路は、当該排他的論理和回路に対応するビットのディジタル信号が示す数値と、当該排他的論理和回路に対応するビットより１つ上位のビットのディジタル信号との排他的論理和をそれぞれ演算するものであり、前記グレイコード変換部は、前記最上位のビットのディジタル信号と、前記各排他的理和回路から出力される各ディジタル信号とからなる信号列を前記グレイコードとして出力するものであり、前記テストデータ生成部は、前記グレイコードの各ビットに対応して備えられた複数の排他的論理和回路を有し、それらの排他的論理和回路から出力される各ディジタル信号の信号列を前記テストデータとして出力するものであり、前記テストデータ生成部に備えられる各排他的論理和回路は、当該排他的論理和回路に対応する、前記グレイコードのビットのディジタル信号が示す数値と、前記クロック計数部から出力される最下位のビットのディジタル信号が示す数値との排他的論理和をそれぞれ演算する構成が想定される。

また、他の構成例としては、請求項４に記載の発明のように、前記グレイコード変換部は、前記クロック計数部から出力される信号列の各ビットのうち最上位のビットを除く各ビットに対応して設けられた複数の排他的論理和回路を有し、前記各排他的論理和回路は、当該排他的論理和回路に対応するビットのディジタル信号が示す数値と、当該排他的論理和回路に対応するビットより１つ上位のビットのディジタル信号との排他的論理和をそれぞれ演算するものであり、前記グレイコード変換部は、前記最上位のビットのディジタル信号と、前記各排他的理和回路から出力される各ディジタル信号とからなる信号列を前記グレイコードとして出力するものであり、前記テストデータ生成部は、前記クロック計数部から出力される最下位のビットのディジタル信号が示す数値を反転した数値を出力するインバータと、前記グレイコードの各ビットに対応して備えられた複数の排他的論理和回路とを有し、それらの排他的論理和回路から出力される各ディジタル信号の信号列を前記テストデータとして出力するものであり、前記テストデータ生成部に備えられる各排他的論理和回路は、当該排他的論理和回路に対応する、前記グレイコードのビットのディジタル信号が示す数値と、前記インバータの出力値との排他的論理和をそれぞれ演算する構成が想定される。

本発明によれば、これにより、できるだけ多くの信号経路において同時に変化する信号を生成することができるとともに、クロック計数値の数の種類だけテストデータを生成することができることにより、時間的な無駄を生じることなく多様な評価を行うことができる。その結果、検査評価の単調化や検査時間の増大等を回避しつつ、製品の高い信頼性を確保するためのチェックを行うことができる。

以下、本発明に係る回路検査装置の実施形態を、図面を用いて説明する。図１は、本発明に係る回路検査装置の一実施形態の構成例を示すブロック図である。

図１に示すように、回路検査装置１は、クロック出力部２と、カウンタ（クロック計数部）３と、グレイコード変換部４と、テストデータ生成部５と、異常検出部６とを有する。

クロック出力部２は、クロックパルスを出力するものである。カウンタ３は、複数のフリップフロップからなり、前記クロック出力部２から出力されるクロックパルスの数を計数し、そのクロック計数値を予め定められたビット数のディジタル信号からなる信号列（以下、バイナリコードという）で出力するものである。前記フリップフロップは、このバイナリコードのビット数に相当する数だけ設けられる。なお、以下の説明においては、前記カウンタ３から出力されるバイナリコードのビット数を一般的に「Ｎ」と表すものとする。図２には、このビット数Ｎの具体的な数値例として「４」を採用した場合のバイナリコード等を示している。

グレイコード変換部４は、前記カウンタ３から出力されるディジタル信号からグレイコードを生成して出力するものである。グレイコードは、当該グレイコード変換部４により生成されるグレイコードにおいて、時間的に前後に隣接するグレイコード同士を比較した場合に、１つのビットでのみ信号が反転し、他のビットでは信号が同一（一致）している、所謂ハミング距離が「１」となる信号列である。

グレイコード変換部４は、前記カウンタ３から出力されるバイナリコードの各ビットのうち最上位のビットを除く各ビットに対応して設けられた複数の排他的論理和回路を有して構成されている。前記各排他的論理和回路は、前記バイナリコードの各ビットのうち、当該排他的論理和回路に対応するビットのディジタル信号が示す数値と、そのビットより１つ上位のビットのディジタル信号が示す数値との排他的論理和をそれぞれ演算する。そして、前記グレイコード変換部４は、前記最上位のビットのディジタル信号と、前記各排他的論理和回路から出力される各ディジタル信号とからなる信号列を前記グレイコードとして出力する。

テストデータ生成部５は、前記グレイコードの各ビットに対応して備えられた複数の排他的論理和回路を有する。これらの排他的論理和回路は、前記グレイコードの各ビットのうち、当該排他的論理和回路に対応するビットのディジタル信号が示す数値と、前記カウンタ３から出力されるバイナリコードの最下位のビットのディジタル信号が示す数値との排他的論理和をそれぞれ演算する。そして、前記テストデータ生成部５は、前記各排他的論理和回路から出力される各ディジタル信号の信号列をテストデータとして出力する。

異常検出部６は、前記基板Ｐを介して前記テストデータ生成部５から受信したテストデータに基づき、前記テストデータの各ビットに対応する信号経路における異常の有無を検出するものである。

以上の構成によれば、本実施形態では次のような効果を有する。

グレイコードは、前述したように、隣接するグレイコードと比較した場合、１つのビットにおいてのみ信号が異なり、残りのビットにおいては信号が同一となるものである。また、前記排他的論理和回路は、一方の入力信号が「１」のときに他方の入力信号を反転させるものである。

よって、前記一方の入力信号として、カウンタ３から出力されるバイナリコードの最下位ビットの信号を採用すると、この最下位ビットの信号が「１」であるときに、この信号と前記グレイコードにおける各ビットの信号との各排他的論理和が演算された場合に得られる信号列は、当該グレイコードと隣接するグレイコードと比較したときに、１つのビットにおいてのみ信号が同一となり、残りのビットにおいて信号が異なるものとなる。一方、前記バイナリコードの最下位ビットの信号が「０」であるときには、グレイコードの各ビットの信号は反転されないから、前記排他的論理和回路によって演算された場合に得られる信号列は、グレイコードと同一のものとなる。

したがって、図２に示すように、グレイコードにおける全てのビットの信号を反転させる、最下位ビットのディジタル信号が「１」となるバイナリコードと、グレイコードにおける全てのビットの信号を反転させない、最下位ビットのディジタル信号が「０」となるバイナリコードとが交互に出力されることにより、隣接するテストデータに対して１つのビットにのみ信号が同一であり且つ残りのビットにおいて信号が異なるテストデータ、すなわち、ハミング距離が「Ｎ−１」のテストデータを生成することができる。なお、図２に示すように、Ｎ＝４の場合は、テストデータのハミング距離が「３」となっていることが判る。

ところで、カウンタ３から出力されるバイナリコードのビット数がＮ個の場合に、ハミング距離が「Ｎ」となるようなテストデータとは、隣接するテストデータ同士を比較した場合に、全てのビットにおいて信号が異なるテストデータである。これは、基板にできるだけ負担が大きい状況を作り出して検査を行う点では最も好ましい。

しかしながら、前述のようなハミング距離が「Ｎ」となるようなテストデータが出力される場合とは、例えば「０１０１」と「１０１０」のような２種類のテストデータのみが交互に繰り返し出力される場合であり、２種類の評価しか行えない。

これに対し、本実施形態におけるハミング距離が「Ｎ−１」のテストデータは、前記ハミング距離が「Ｎ」の場合ほど負担が大きい状況を基板に作り出すことはできないものの、前記ハミング距離が「Ｎ」の場合に近い状況を基板に作り出すことができる。

また、クロック計数値に基づいてグレイコードを生成するから、グレイコード変換部４により生成される各グレイコードの中に同一のグレイコードが生成されることはなく、互いに異なるグレイコードから前述のような構成・方法によって前記テストデータを生成するようにしたので、前記テストデータ生成部５により生成される各テストデータの中に同一のテストデータが生成されることはない。よって、クロック計数値の数の種類だけテストデータを生成することができる。これにより、同一のテストデータによる同一の評価が行われることがなく、最大のクロック計数値としてできるだけ大きな値が生成されるようにすることで、できるだけ多くの種類のテストデータを生成することができる。

その結果、検査評価の単調化や検査時間の増大等を回避しつつ、製品の高い信頼性を確保するためのチェックを行うことができる。

なお、本件は、前記実施形態に代えて、又は前記実施形態に加えて次のような変形形態も採用可能である。

［１］前記実施形態では、テストデータ生成部５に備えられた複数の排他的論理和回路によって、当該排他的論理和回路に対応する、前記グレイコードのビットのディジタル信号が示す数値と、前記カウンタ３から出力されるバイナリコードの最下位ビットのディジタル信号が示す数値との排他的論理和をそれぞれ演算するようにしたが、この形態に限られない。

例えば図３に示すように、前記カウンタ３から出力されるバイナリコードの最下位ビットのディジタル信号を反転して前記テストデータ生成部５の各排他的論理和回路に出力するインバータ７を備え、各排他的論理和回路は、当該排他的論理和回路に対応する、前記グレイコードのビットのディジタル信号が示す数値と、前記カウンタ３から出力されるバイナリコードの最下位ビットのディジタル信号を反転した信号が示す数値との排他的論理和をそれぞれ演算するようにしてもよい。

この場合、図２に示すテストデータと図４に示すテストデータとを比較して判るように、反転される対象のグレイコードは前記第１の実施形態と異なるが、前記第１の実施形態と同様、テストデータ生成部５により生成される各テストデータのハミング距離は「Ｎ−１」となり、前記第１の実施形態と同様の効果が得られる。

本発明に係る回路検査装置の一実施形態の構成例を示すブロック図である。 図１に示す構成において得られるバイナリコード、グレイコード及びテストデータを示す図である。 本発明に係る回路検査装置の他の実施形態の構成例を示すブロック図である。 図３に示す構成において得られるバイナリコード、グレイコード及びテストデータを示す図である。

符号の説明

１ 回路検査装置
２ クロック出力部
３ カウンタ
４ グレイコード変換部
５ テストデータ生成部
６ 異常検出部
７ インバータ

Claims (4)

1. クロックを出力するクロック出力部と、
   前記クロック出力部により出力されるクロックの数を計測し、そのクロック計数値を予め定められたビット数のディジタル信号からなる信号列で出力するクロック計数部と、
   前記クロック計数部から出力される信号列をグレイコードに変換するグレイコード変換部と、
   前記グレイコード変換部から出力されるグレイコードをテストデータに変換して出力するテストデータ生成部と、
   前記テストデータ生成部から出力されたテストデータを受信し、各ビットに対応する信号経路における異常の有無を検出する異常検出部と
   を備え、
   前記テストデータ生成部は、
   前記グレイコード変換部から順次出力される複数のグレイコードについて、１つおきに、当該グレイコードにおける各ビットの数値を反転してなる信号列を前記テストデータとして生成し、
   残りの１つおきに並ぶグレイコードをそのままテストデータとして設定し、
   前記各テストデータを順次出力する回路検査装置。
2. 前記テストデータ生成部は、前記グレイコード変換部から順次出力される複数のグレイコードについて、１つおきに、前記クロック計数値の信号列における最下位ビットの数値を用いて、当該グレイコードにおける各ビットの数値を反転してなる信号列を前記テストデータとして生成するものである請求項１に記載の回路検査装置。
3. 前記グレイコード変換部は、前記クロック計数部から出力される信号列の各ビットのうち最上位のビットを除く各ビットに対応して設けられた複数の排他的論理和回路を有し、
   前記各排他的論理和回路は、当該排他的論理和回路に対応するビットのディジタル信号が示す数値と、当該排他的論理和回路に対応するビットより１つ上位のビットのディジタル信号との排他的論理和をそれぞれ演算するものであり、
   前記グレイコード変換部は、前記最上位のビットのディジタル信号と、前記各排他的理和回路から出力される各ディジタル信号とからなる信号列を前記グレイコードとして出力するものであり、
   前記テストデータ生成部は、前記グレイコードの各ビットに対応して備えられた複数の排他的論理和回路を有し、それらの排他的論理和回路から出力される各ディジタル信号の信号列を前記テストデータとして出力するものであり、
   前記テストデータ生成部に備えられる各排他的論理和回路は、当該排他的論理和回路に対応する、前記グレイコードのビットのディジタル信号が示す数値と、前記クロック計数部から出力される最下位のビットのディジタル信号が示す数値との排他的論理和をそれぞれ演算するものである請求項１又は２に記載の回路検査装置。
4. 前記グレイコード変換部は、前記クロック計数部から出力される信号列の各ビットのうち最上位のビットを除く各ビットに対応して設けられた複数の排他的論理和回路を有し、
   前記各排他的論理和回路は、当該排他的論理和回路に対応するビットのディジタル信号が示す数値と、当該排他的論理和回路に対応するビットより１つ上位のビットのディジタル信号との排他的論理和をそれぞれ演算するものであり、
   前記グレイコード変換部は、前記最上位のビットのディジタル信号と、前記各排他的理和回路から出力される各ディジタル信号とからなる信号列を前記グレイコードとして出力するものであり、
   前記テストデータ生成部は、前記クロック計数部から出力される最下位のビットのディジタル信号が示す数値を反転した数値を出力するインバータと、前記グレイコードの各ビットに対応して備えられた複数の排他的論理和回路とを有し、それらの排他的論理和回路から出力される各ディジタル信号の信号列を前記テストデータとして出力するものであり、
   前記テストデータ生成部に備えられる各排他的論理和回路は、当該排他的論理和回路に対応する、前記グレイコードのビットのディジタル信号が示す数値と、前記インバータの出力値との排他的論理和をそれぞれ演算するものである請求項１又は２に記載の回路検査装置。

Images