JP2020136396A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2020136396A JP2020136396A JP2019025690A JP2019025690A JP2020136396A JP 2020136396 A JP2020136396 A JP 2020136396A JP 2019025690 A JP2019025690 A JP 2019025690A JP 2019025690 A JP2019025690 A JP 2019025690A JP 2020136396 A JP2020136396 A JP 2020136396A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- memory
- memory cell
- memory film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 238000003860 storage Methods 0.000 title claims abstract description 44
- 239000010410 layer Substances 0.000 description 36
- 238000000707 layer-by-layer assembly Methods 0.000 description 24
- 238000000034 method Methods 0.000 description 12
- 239000000758 substrate Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
- H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
- H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】信頼性を向上させた抵抗変化型の半導体記憶装置を提供する。【解決手段】半導体記憶装置は、第1方向に延びる第1配線と、前記第1方向と交差する第2方向に延び、前記第1配線に沿って前記第1方向に配列された複数の第2配線と、前記第1配線と前記複数の第2配線との間に設けられた複数のメモリ膜とを有する。前記第1配線の前記第1方向の一方の側である第1電圧供給側から、前記メモリ膜に対するデータの書き込み及び読み出しに必要な電圧が供給される。前記複数のメモリ膜は、第1メモリ膜と、前記第1メモリ膜よりも前記第1電圧供給側から離れた位置に配置された第2メモリ膜とを含む。前記第2メモリ膜と前記第1配線との接続面積は、前記第1メモリ膜と前記第1配線との接続面積よりも大きい。【選択図】 図4
Description
実施形態は、半導体記憶装置に関する。
大容量データを記憶する半導体記憶装置として、例えばメモリ膜の抵抗値を変化させて情報を記憶する抵抗変化型の半導体記憶装置が知られている。この種の半導体記憶装置で使用されるメモリ膜は、両端に電圧を印加することで抵抗値を変化させ、データを記憶する。
実施形態の目的は、信頼性を向上させた抵抗変化型の半導体記憶装置を提供することである。
実施形態に係る半導体記憶装置は、第1方向に延びる第1配線と、前記第1方向と交差する第2方向に延び、前記第1配線に沿って前記第1方向に配列された複数の第2配線と、前記第1配線と前記複数の第2配線との間に設けられた複数のメモリ膜とを有する。前記第1配線の前記第1方向の一方の側である第1電圧供給側から、前記メモリ膜に対するデータの書き込み及び読み出しに必要な電圧が供給される。前記複数のメモリ膜は、第1メモリ膜と、前記第1メモリ膜よりも前記第1電圧供給側から離れた位置に配置された第2メモリ膜とを含む。前記第2メモリ膜と前記第1配線との接続面積は、前記第1メモリ膜と前記第1配線との接続面積よりも大きい。
以下、実施形態に係る半導体記憶装置を、図面を参照して詳細に説明する。なお、以下の実施形態はあくまで一例であり、本発明を限定する意図で示されるものではない。
[第1の実施形態]
図1は、第1の実施形態に係る半導体記憶装置のブロック図である。
本実施形態に係る半導体記憶装置1は、メモリセルアレイ11と、メモリセルアレイ11から所望のメモリセルMCを選択する行デコーダ12及び列デコーダ13と、これらデコーダ12,13に行アドレス及び列アドレスを与える上位ブロックデコーダ14と、半導体記憶装置1の各部に電力を供給する電源15と、これらを制御する制御回路16とを備える。
図1は、第1の実施形態に係る半導体記憶装置のブロック図である。
本実施形態に係る半導体記憶装置1は、メモリセルアレイ11と、メモリセルアレイ11から所望のメモリセルMCを選択する行デコーダ12及び列デコーダ13と、これらデコーダ12,13に行アドレス及び列アドレスを与える上位ブロックデコーダ14と、半導体記憶装置1の各部に電力を供給する電源15と、これらを制御する制御回路16とを備える。
メモリセルアレイ11は、それぞれ、1ビット又は複数ビットのデータを記憶するメモリセルMCを複数備える。メモリセルアレイ11は、行デコーダ12及び列デコーダ13によって選択された所望のグローバルビット線GBL及びワード線WLに所定の電圧が印加されることにより、所望のメモリセルMCにアクセス(データ消去/書き込み/読み出し)可能に構成される。
行デコーダ12は、アクセス時に、行アドレスに応じて1つのワード線WLを選択し、所定の電圧を印加する。列デコーダ13は、アクセス時に、列アドレスに応じて1又は複数のグローバルビット線GBLを選択し、所定の電圧を印加する。また、列デコーダ13はセンスアンプ回路を備え、グローバルビット線GBLの電流又は電圧を検知することにより、メモリセルMCに記録されたユーザデータを判定する。上位ブロックデコーダ14は、アドレスデータに応じて行アドレス及び列アドレスを生成し、行デコーダ12及び列デコーダ13に供給する。電源15は、データ消去/書き込み/読み出しの、それぞれの動作に対応した所定の電圧の組み合わせを生成し、行デコーダ12及び列デコーダ13に供給する。制御回路16は、図示しない外部のホストから外部制御信号を受け付け、上位ブロックデコーダ14や電源15等の制御を行う。
図2は、メモリセルアレイ11の等価回路図である。
メモリセルアレイ11は、複数のワード線WL、複数のローカルビット線LBL、及びこれらワード線WL及びローカルビット線LBLの間にそれぞれ接続された複数のメモリセルMCを備える。また、メモリセルアレイ11は、グローバルビット線GBL、及び複数の選択ゲートトランジスタSTRを備える。複数の選択ゲートトランジスタSTRは、グローバルビット線GBLと複数のローカルビット線LBLとの間にそれぞれ接続されている。選択ゲートトランジスタSTRのゲート電極には、選択ゲート線SGが接続されている。
メモリセルアレイ11は、複数のワード線WL、複数のローカルビット線LBL、及びこれらワード線WL及びローカルビット線LBLの間にそれぞれ接続された複数のメモリセルMCを備える。また、メモリセルアレイ11は、グローバルビット線GBL、及び複数の選択ゲートトランジスタSTRを備える。複数の選択ゲートトランジスタSTRは、グローバルビット線GBLと複数のローカルビット線LBLとの間にそれぞれ接続されている。選択ゲートトランジスタSTRのゲート電極には、選択ゲート線SGが接続されている。
メモリセルMCは、上述の通り、1ビット又は複数ビットのデータを記憶する。これらメモリセルMCは、可変抵抗素子VRを含んでおり、例えば可変抵抗素子VRが低抵抗状態である場合にはメモリセルMCが“1”を、高抵抗状態である場合にはメモリセルMCが“0”を記憶する。
図3は、メモリセルアレイ11の一部の構成を示す概略的な斜視図である。なお、図3は、配線やメモリセルMC等の立体的な構造を説明するものであり、配線等の間に設けられた層間絶縁膜等は図示していない。また、図3は説明のために模式的に図示したものであり、層の厚み、幅、比率などの具体的な構成は適宜変更可能である。
また、以下の説明においては、基板の表面と交差する方向をZ方向、基板の表面に対して平行な方向をX方向、基板の表面に対して平行で、且つX方向と交差する方向をY方向と呼ぶ。また、Z方向に沿って基板の表面から離れる向きを上、Z方向に沿って基板に近付く向きを下と呼ぶ。また、X方向又はY方向に向く面を側面と呼ぶ。
図3に示すメモリセルアレイ11は、VBL(Virtual Bit Line)構造を有する。基板SSの上方には、ワード線WL、ローカルビット線LBL、メモリセルMC、グローバルビット線GBL、選択ゲートトランジスタSTR、及び、選択ゲート線SGが設けられる。
基板SSは、例えば、シリコン等の半導体から形成される半導体基板である。基板SSの上面は、例えば、X方向及びY方向に延びる平面である。
ワード線WL(第1配線、第3配線)は、X方向(第1方向)に延び、Y方向及びZ方向に複数配設される。ワード線WLは、タングステン(W)等、導電性の材料により構成される。
ローカルビット線LBL(第2配線)は、Z方向(第2方向)に延び、X方向及びY方向に複数配設される。ローカルビット線LBLは、タングステン(W)等、導電性の材料により構成される。
基板SSは、例えば、シリコン等の半導体から形成される半導体基板である。基板SSの上面は、例えば、X方向及びY方向に延びる平面である。
ワード線WL(第1配線、第3配線)は、X方向(第1方向)に延び、Y方向及びZ方向に複数配設される。ワード線WLは、タングステン(W)等、導電性の材料により構成される。
ローカルビット線LBL(第2配線)は、Z方向(第2方向)に延び、X方向及びY方向に複数配設される。ローカルビット線LBLは、タングステン(W)等、導電性の材料により構成される。
メモリセルMCは、メモリ膜MFからなる。本実施形態に係るメモリ膜MF
は、ローカルビット線LBLのY方向の側面に沿ってZ方向に延在し、ローカルビット線LBLと複数のワード線WLとの間に設けられる。メモリ膜MFのうち、ワード線WLとローカルビット線LBLとの間に位置する部分(図中破線で示す部分)が、メモリセルMCを形成する。
は、ローカルビット線LBLのY方向の側面に沿ってZ方向に延在し、ローカルビット線LBLと複数のワード線WLとの間に設けられる。メモリ膜MFのうち、ワード線WLとローカルビット線LBLとの間に位置する部分(図中破線で示す部分)が、メモリセルMCを形成する。
Y方向に配列されたローカルビット線LBLの下端は、選択ゲートトランジスタSTRを介して共通のグローバルビット線GBLに接続される。グローバルビット線GBLは、Y方向に延び、X方向に複数配設される。グローバルビット線GBLは、タングステン(W)等、導電性の材料により構成される。
選択ゲートトランジスタSTRは、X方向及びY方向に複数配設される。選択ゲートトランジスタSTRは、半導体層SLと、この半導体層SLのY方向の側面に設けられたゲート絶縁膜GIとを備える。半導体層SLの下端は、グローバルビット線GBLに接続される。半導体層SLの上端は、ローカルビット線LBLの下端に接続される。また、半導体層SLのY方向の両側面には、ゲート絶縁膜GIを介して一対の選択ゲート線SGが対向する。
選択ゲート線SGは、X方向に延び、Y方向に複数配設される。選択ゲート線SGは、Y方向に隣接する一対の選択ゲートトランジスタSTRの間に、2本ずつ設けられる。
選択ゲート線SGは、X方向に延び、Y方向に複数配設される。選択ゲート線SGは、Y方向に隣接する一対の選択ゲートトランジスタSTRの間に、2本ずつ設けられる。
メモリ膜MFは、例えば、セット電圧又はリセット電圧の印加によって連続的に抵抗値を変化させることができる抵抗変化膜である。このような材料として、例えばPCMO材料、アモルファスSi/TiO2材料等を用いることができる。PCMO材料は、例えばZx1Ca1−x1MnO3(0<x1<1)で示される材料であって、Zが、Pr,La,Gd,Ce,Pm,Sm,Eu,Td,Dy,Ho,Er,Yb及びLuからなる群から選択された少なくとも1つを含む。また、アモルファスSi/TiO2材料は、例えば、アモルファスシリコン、アモルファスシリコンゲルマニウム、アモルファスゲルマニウム、酸化アルミニウム、酸化シリコン及び酸化ハフニウムからなる群から選択された少なくとも1つと、酸化チタン、酸窒化チタン、酸化タンタル及び酸化タングステンからなる群から選択された少なくとも1つとを含む。
図4は、メモリセルアレイ11の一部の構成を示す平面図である。
図示のように、複数のワード線WLのうち、Y方向の奇数番目に配置されたワード線WLo(第1配線)のX方向の一端側は共通接続され、第1フックアップ部HU1を構成している。また、複数のワード線WLのうち、Y方向の偶数番目に配置されたワード線WLe(第3配線)のX方向の他端側は共通接続され、第2フックアップ部HU2を構成している。すなわち、ワード線WLo,WLeは、それぞれ櫛歯状に形成され、互いに対向している。第1フックアップ部HU1は、奇数番目のワード線WLoとローカルビット線LBLとの間に配置されたメモリセルMC(メモリ膜MF)にセット電圧、リセット電圧又はリード電圧を供給する第1電圧供給側となる。また、第2フックアップ部HU2は、偶数番目のワード線WLeとローカルビット線LBLとの間に配置されたメモリセルMCにセット電圧、リセット電圧又はリード電圧を供給する第2電圧供給側となる。
図示のように、複数のワード線WLのうち、Y方向の奇数番目に配置されたワード線WLo(第1配線)のX方向の一端側は共通接続され、第1フックアップ部HU1を構成している。また、複数のワード線WLのうち、Y方向の偶数番目に配置されたワード線WLe(第3配線)のX方向の他端側は共通接続され、第2フックアップ部HU2を構成している。すなわち、ワード線WLo,WLeは、それぞれ櫛歯状に形成され、互いに対向している。第1フックアップ部HU1は、奇数番目のワード線WLoとローカルビット線LBLとの間に配置されたメモリセルMC(メモリ膜MF)にセット電圧、リセット電圧又はリード電圧を供給する第1電圧供給側となる。また、第2フックアップ部HU2は、偶数番目のワード線WLeとローカルビット線LBLとの間に配置されたメモリセルMCにセット電圧、リセット電圧又はリード電圧を供給する第2電圧供給側となる。
奇数番目のワード線WLoとローカルビット線LBLとの間のメモリセルMCは、第1グループのメモリセルMC、偶数番目のワード線WLeとローカルビット線LBLとの間のメモリセルMCは、第2グループのメモリセルMCを構成する。奇数番目のワード線WLoと第1グループのメモリセルMCとの接続面積は、第1フックアップ部HU1からその反対側に向かって、メモリセルMC毎に増加している。また、偶数番目のワード線WLeと第2グループのメモリセルMCとの接続面積は、第2フックアップ部HU2かその反対側に向かって、メモリセルMC毎に増加している。この例では、奇数番目のワード線WLoと偶数番目のワード線WLeとの間に配置されたローカルビット線LBL、及びその両側のメモリ膜MF(メモリセルMC)で形成される積層体LMのZ方向から見た断面が、第1フックアップ部HU1から第2フックアップ部HU2向かって台形(又は逆台形)から逆台形(又は台形)に変化するように形成されている。
次に、図5を参照して、本実施形態に係る半導体記憶装置の動作について説明する。
メモリセルMCは、セット電圧Vsetの印加によって低抵抗のセット状態に変化し、リセット電圧Vresetの印加によって高抵抗のリセット状態に変化する。読み出し時には、セット電圧Vset及びリセット電圧Vresetよりも低い読み出し電圧VreadをメモリセルMCに印加してその際にメモリセルMCに流れる読み出し電流値を検出する。メモリセルMCがセット状態であるときに流れるオン電流Ionは、メモリセルMCがリセット状態であるオフ電流Ioffよりも電流値が大きくなるので、電流値の大小を識別して記憶データを判別する。
メモリセルMCは、セット電圧Vsetの印加によって低抵抗のセット状態に変化し、リセット電圧Vresetの印加によって高抵抗のリセット状態に変化する。読み出し時には、セット電圧Vset及びリセット電圧Vresetよりも低い読み出し電圧VreadをメモリセルMCに印加してその際にメモリセルMCに流れる読み出し電流値を検出する。メモリセルMCがセット状態であるときに流れるオン電流Ionは、メモリセルMCがリセット状態であるオフ電流Ioffよりも電流値が大きくなるので、電流値の大小を識別して記憶データを判別する。
セット電圧Vsetの大きさによって電流−電圧特性が変動する抵抗変化型のメモリセルMCを用いた場合、リード電圧印加時のオン電流Ionの大きさは、セット時のセット電圧Vsetの大きさにより変動する。このことが、メモリセルMCの位置によるオン電流の変動を生じさせる。例えば、図5(a)に示すように、第1フックアップ部HU1側からセット電圧VsetをメモリセルMCに供給する場合、第1フックアップ部HU1に近いメモリセルMCAに印加されるセット電圧Vsetaよりも、第1フックアップ部HU1から遠いメモリセルMCBに印加されるセット電圧Vsetbの方が小さくなる。両者の間には、ワード線WLの抵抗値による電圧ドロップVdropが存在するからである。そして、この電圧ドロップの影響が最も大きく現れるのは、電流値が最も大きくなるセット動作時である。
図5(b)は、セット電圧がVsetaでセットされたメモリセルMCAのオン電流−電圧特性Ion@Vsetaと、セット電圧がVsetbでセットされたメモリセルMCBのオン電流−電圧特性Ion@Vsetbを示している。メモリセルMCA,MCBに読み出し電圧Vreadを印加したときに流れるオン電流Iona,Ionbは値が大きく異なっており、これによる読み出し誤りが生じる可能性がある。
本実施形態に係る半導体記憶装置では、このようなオン電流の相違を、メモリセルMCとワード線WLとの接続面積の調整によって相殺するようにしている。具体的には、オン電流Ionaがオン電流Ionbのn倍である場合には、メモリセルMCBとワード線WLとの接続面積を、メモリセルMCAとワード線WLとの接続面積のn倍とする。これにより、メモリセルMCBに流れるオン電流Ionbと、メモリセルMCAに流れるオン電流Ionaとの差が少なくなり、読み出し誤りも減少する。
各メモリセルMCとワード線WLとの最適な接続面積は、フックアップ部HU1,HU2からの電圧ドロップVdropの大きさと、メモリセルMCのオン電流−電圧特性とから求めることができる。
例えば、図6に示すように、第2フックアップ部HU2からn番目のメモリセルMCnをセットする際の、メモリセルMCnまでの電圧ドロップVdropは、次のように求められる。
例えば、図6に示すように、第2フックアップ部HU2からn番目のメモリセルMCnをセットする際の、メモリセルMCnまでの電圧ドロップVdropは、次のように求められる。
ここで、V0,1は、第2フックアップ部HU2からメモリセルMC1までの電圧ドロップ、V1,2は、メモリセルMC1からメモリセルMC2までの電圧ドロップ、Vn−1,nは、メモリセルMCn−1からメモリセルMCnまでの電圧ドロップである。
セットの対象となる選択されたメモリセルMCnにセット電圧Vsetが印加される際には、非選択のメモリセルMC1〜MCn−1には、その約1/2の電圧Vset/2が印加されるので、選択されたメモリセルMCnに流れるオン電流をIon@Vsetとすると、非選択のk番目(k=1〜n−1)のメモリセルMCkには、それらがセット状態のとき、オン電流Ion(k)@Vset/2が流れる。しかし、選択されたメモリセルMCnがセットされる際に、k番目のメモリセルMCkがセット状態であるとは限らないので、セット状態である確率を1/2として、非選択のメモリセルMCkに流れる電流I(k)は、Ion(k)@Vset/2/2となる。電圧ドロップV0,1は、電流I(1)〜I(n)を加算した電流によるドロップ、電圧ドロップV1,2は、電流I(2)〜I(n)を加算した電流によるドロップ、…、電圧ドロップVn−1,nは、電流I(n)によるドロップとなるので、電圧ドロップVdropは、数2のようにnの関数として求められる。
ここで、Rは、ワード線WLのセル間の抵抗値である。この電圧ドロップVdropと、メモリセルMCの実際のオン電流−電圧特性又はオン電流−電圧モデルとにより、読み出し電圧Vreadにおけるオン電流Ion@Vreadの低下が求められ、このオン電流Ion@Vreadの低下を補償する最適なメモリセルMCnとワード線WLとの接続面積を求めることができる。最終的には、これらの関係から、メモリセルMCnとワード線WLとの接続面積は、nの関数として定義することができる。
本実施形態によれば、ワード線WLの電圧ドロップVdropによって生じるメモリセルMCのオン電流の低下を、ワード線WLとメモリセルMCとの接続面積の調整によって補償するようにしているので、読み出し動作の信頼性が向上する。
図7〜図15は、本実施形態に係る半導体記憶装置の製造方法を説明するための図である。図7〜図15においても、図3と同様、配線等の間に設けられた層間絶縁膜等は図示していない。
まず、図7に示す通り、基板SSの上方に、グローバルビット線GBLを形成するための導電層GBLAと、半導体層SLを形成するための半導体層SLAを形成する。これら導電層GBLA及び半導体層SLAとして、例えば、CVD(Chemical Vapor Deposition)等の方法によって形成される導電層及びアモルファスシリコン層等を用いることができる。また、半導体層SLAは、RTA(Rapid Thermal Anneal)等の方法によってアモルファスシリコン層をポリシリコン層とすることにより、形成されても良い。
まず、図7に示す通り、基板SSの上方に、グローバルビット線GBLを形成するための導電層GBLAと、半導体層SLを形成するための半導体層SLAを形成する。これら導電層GBLA及び半導体層SLAとして、例えば、CVD(Chemical Vapor Deposition)等の方法によって形成される導電層及びアモルファスシリコン層等を用いることができる。また、半導体層SLAは、RTA(Rapid Thermal Anneal)等の方法によってアモルファスシリコン層をポリシリコン層とすることにより、形成されても良い。
次に、図8に示す通り、導電層GBLA及び半導体層SLAをX方向に分断する。この工程は、例えば、RIE(Reactive Ion Etching)等の方法によって行う。この工程において、Y方向に延びるグローバルビット線GBL及び半導体層SLBが形成される。
次に、図9に示す通り、半導体層SLBをY方向に分断する。この工程は、例えば、RIE等の方法によって行う。この工程において、半導体層SLが形成される。
次に、図10に示す通り、半導体層SLのY方向の側面に、例えば、CVD等の方法によって、ゲート絶縁膜GI及び導電層を順次形成する。また、RIE等の方法によって導電層をY方向に分断して、選択ゲート線SGを形成する。これによって、選択ゲートトランジスタSTRを形成する。
次に、図11に示す通り、図10に示す構成の上方に、ワード線WLを形成する複数の導電層WLAを積層する。この工程は、例えば、CVD等の方法によって行う。なお、導電層WLAは、不純物が注入されたアモルファスシリコン層又は多結晶シリコン層であっても良い。
次に、図12に示す通り、複数の導電層WLAを櫛状に加工して、ワード線WLを形成すると共に、選択ゲートトランジスタSTRの上面に達するX方向及びZ方向に延びる溝を形成する。この工程は、例えば、RIE等の方法によって行う。
次に、図13に示す通り、これら複数のワード線WLの間の溝のY方向の側面に、メモリ膜MFとなる抵抗変化膜MFAを形成する。この工程は、例えば、CVD等の方法によって行う。また、抵抗変化膜MFAのうち、半導体層SLの上面に成膜された部分は、RIE等の方法によって除去する。
次に、図14に示す通り、抵抗変化膜MFAで挟まれた溝に、ローカルビット線LBLを形成するための導電層LBLAを形成する。この工程は、例えば、CVD等の方法によって行う。
次に、図15に示す通り、図14の構造の上面にマスクMSKを形成し、導電層LBLA及び抵抗変化膜MFAをグローバルビット線GBLの上面の位置まで穿孔して、導電層LBLA及び抵抗変化膜MFAをX方向に分断し、ローカルビット線LBL及びメモリ膜MFを形成する。この工程は、例えばRIEの方法によって行う。マスクMSKに形成された孔OPの形状は、図4に示す積層体LM間の間隙に相当する台形となっている。この結果、図4に示すような形状の積層体LMを形成することができる。
なお、上記の例では、抵抗変化膜MFA及び導電層LBLAを形成した後に穿孔してローカルビット線LBL及びメモリ膜MFをX方向に分断したが、ワード線WL間の溝に絶縁層を形成し、この絶縁層に穿孔して形成された孔部の内壁にメモリ膜MFを形成し、メモリ膜MFの内側に導電体を形成することにより、X方向に延びるローカルビット線LBLを形成するようにしても良い。
[第2の実施形態]
図16は、第2の実施形態に係る半導体記憶装置の一部の構成を示す平面図である。
本実施形態では、奇数番目のワード線WLoとメモリセルMCとの接続面積が、第1フックアップ部HU1から第2フックアップ部HU2にかけて連続的に増加し、偶数番目のワード線WLeとメモリセルMCとの接続面積が、第2フックアップ部HU2から第1フックアップ部HU1にかけて連続的に増加している点は、第1の実施形態と同様である。本実施形態では、ローカルビット線LBL及びメモリ膜MFからなる積層体LMが台形ではなく、一方の辺が広く、他方の辺が狭い階段状に形成されている点が第1の実施形態とは異なっている。
図16は、第2の実施形態に係る半導体記憶装置の一部の構成を示す平面図である。
本実施形態では、奇数番目のワード線WLoとメモリセルMCとの接続面積が、第1フックアップ部HU1から第2フックアップ部HU2にかけて連続的に増加し、偶数番目のワード線WLeとメモリセルMCとの接続面積が、第2フックアップ部HU2から第1フックアップ部HU1にかけて連続的に増加している点は、第1の実施形態と同様である。本実施形態では、ローカルビット線LBL及びメモリ膜MFからなる積層体LMが台形ではなく、一方の辺が広く、他方の辺が狭い階段状に形成されている点が第1の実施形態とは異なっている。
[第3の実施形態]
図17は、第3の実施形態に係る半導体記憶装置の一部の構成を示す平面図である。
本実施形態では、ワード線Wlが櫛歯状に配置されるのではなく、全てのワード線WLがX方向の一方に配置されたフックアップ部HUから電圧を供給されている。この場合、ローカルビット線LBL及びメモリ膜MFからなる積層体LMのZ方向から見た断面が、矩形状になる。第3の実施形態では、メモリセルMCをX方向に一定のピッチで配置している。このため、X方向に隣接するメモリセルMC間の隙間は、フックアップ部HUに近いほど大きくなる。
図17は、第3の実施形態に係る半導体記憶装置の一部の構成を示す平面図である。
本実施形態では、ワード線Wlが櫛歯状に配置されるのではなく、全てのワード線WLがX方向の一方に配置されたフックアップ部HUから電圧を供給されている。この場合、ローカルビット線LBL及びメモリ膜MFからなる積層体LMのZ方向から見た断面が、矩形状になる。第3の実施形態では、メモリセルMCをX方向に一定のピッチで配置している。このため、X方向に隣接するメモリセルMC間の隙間は、フックアップ部HUに近いほど大きくなる。
[第4の実施形態]
図18は、第4の実施形態に係る半導体記憶装置の一部の構成を示す平面図である。
本実施形態も、第3の実施形態と同様、全てのワード線WLがX方向の一方に配置されたフックアップ部HUから電圧を供給されている。よって、ローカルビット線LBL及びメモリ膜MFからなる積層体LMのZ方向から見た断面が、矩形状になる。第4の実施形態では、X方向に隣接するメモリセルMC同士の間隙が一定になるように配置している。このため、メモリセルMCのX方向のピッチは、フックアップ部HUに近いほど小さくなる。
図18は、第4の実施形態に係る半導体記憶装置の一部の構成を示す平面図である。
本実施形態も、第3の実施形態と同様、全てのワード線WLがX方向の一方に配置されたフックアップ部HUから電圧を供給されている。よって、ローカルビット線LBL及びメモリ膜MFからなる積層体LMのZ方向から見た断面が、矩形状になる。第4の実施形態では、X方向に隣接するメモリセルMC同士の間隙が一定になるように配置している。このため、メモリセルMCのX方向のピッチは、フックアップ部HUに近いほど小さくなる。
[第5の実施形態]
図19は、第5の実施形態に係る半導体記憶装置の一部の構成を示す平面図である。
本実施形態では、ワード線WLとメモリセルMCとの接続面積が、第1フックアップ部HU1又は第2フックアップ部HU2から、第2フックアップ部HU2又は第1フックアップ部HU1にかけて、メモリセルMC毎に増加するのではなく、複数のメモリセルMC毎(本例では、2つのメモリセルMC毎)に増加している。
図19は、第5の実施形態に係る半導体記憶装置の一部の構成を示す平面図である。
本実施形態では、ワード線WLとメモリセルMCとの接続面積が、第1フックアップ部HU1又は第2フックアップ部HU2から、第2フックアップ部HU2又は第1フックアップ部HU1にかけて、メモリセルMC毎に増加するのではなく、複数のメモリセルMC毎(本例では、2つのメモリセルMC毎)に増加している。
[第6の実施形態]
図20は、第6の実施形態に係る半導体記憶装置の一部の構成を示す平面図である。
この実施形態も、ワード線WlとメモリセルMCとの接続面積を、複数セル毎に変化させている点で第5の実施形態と同様である。この実施形態では、全てのワード線WLがX方向の一方に配置されたフックアップ部HUから電圧を供給されている点が、第5の実施形態とは異なる。
図20は、第6の実施形態に係る半導体記憶装置の一部の構成を示す平面図である。
この実施形態も、ワード線WlとメモリセルMCとの接続面積を、複数セル毎に変化させている点で第5の実施形態と同様である。この実施形態では、全てのワード線WLがX方向の一方に配置されたフックアップ部HUから電圧を供給されている点が、第5の実施形態とは異なる。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
11…メモリセルアレイ、12…行デコーダ、13…列デコーダ、14…上位ブロックデコーダ、15…電源、16…制御回路、LBL…ローカルビット線、GBL…グローバルビット線、WL…ワード線、MC…メモリセル、MF…メモリ膜、SG…選択ゲート線、STR…選択ゲートトランジスタ、SS…基板、LM…積層体。
Claims (6)
- 第1方向に延びる第1配線と、
前記第1方向と交差する第2方向に延び、前記第1方向に配列された複数の第2配線と、
前記第1配線と前記複数の第2配線との間に設けられた複数のメモリ膜と
を有し、
前記第1配線の前記第1方向の一方の側である第1電圧供給側から、前記メモリ膜に対するデータの書き込み及び読み出しに必要な電圧が供給され、
前記複数のメモリ膜は、第1メモリ膜と、前記第1メモリ膜よりも前記第1電圧供給側から離れた位置に配置された第2メモリ膜とを含み、
前記第2メモリ膜と前記第1配線との接続面積は、前記第1メモリ膜と前記第1配線との接続面積よりも大きい
半導体記憶装置。 - 前記複数のメモリ膜と前記第1配線との接続面積は、前記第1方向の前記第1電圧供給側からその反対側に向かって前記メモリ膜毎に増加している
請求項1記載の半導体記憶装置。 - 前記複数のメモリ膜と前記第1配線との接続面積は、前記第1方向の前記第1電圧供給側からその反対側に向かって複数のメモリ膜毎に増加している
請求項1記載の半導体記憶装置。 - 前記第2配線を介して前記第1配線と対向配置され、前記第1配線と平行に延びる第3配線を更に備え、
前記第1配線と前記複数の第2配線との間に設けられた複数のメモリ膜を第1グループのメモリ膜とすると、
前記第3配線と前記複数の第2配線との間に、第2グループの複数のメモリ膜を有し、
前記第3配線の前記第1方向の前記第1電圧供給側とは反対側である第2電圧供給側から、前記第2グループのメモリ膜に対するデータの書き込み及び読み出しに必要な電圧が供給され、
前記第2グループの複数のメモリ膜は、第3メモリ膜と、前記第3メモリ膜よりも前記第2電圧供給側から離れた位置に配置された第4メモリ膜とを含み、
前記第4メモリ膜と前記第3配線との接続面積は、前記第3メモリ膜と前記第3配線との接続面積よりも大きい
請求項1記載の半導体記憶装置。 - 前記第2配線を介して前記第1配線と対向配置され、前記第1配線と平行に延びる第3配線を更に備え、
前記第1配線と前記複数の第2配線との間に設けられた複数のメモリ膜を第1グループのメモリ膜とすると、
前記第3配線と前記複数の第2配線との間に、第2グループの複数のメモリ膜を有し、
前記第3配線の前記第1電圧供給側から、前記第2グループのメモリ膜に対するデータの書き込み及び読み出しに必要な電圧が供給され、
前記第2グループの複数のメモリ膜は、第3メモリ膜と、前記第3メモリ膜よりも前記第1電圧供給側から離れた位置に配置された第4メモリ膜とを含み、
前記第4メモリ膜と前記第3配線との接続面積は、前記第3メモリ膜と前記第3配線との接続面積よりも大きい
請求項1記載の半導体記憶装置。 - 前記メモリ膜は、抵抗値の変化によってデータを記憶する抵抗変化メモリ膜である
請求項1〜5のいずれか1項記載の半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019025690A JP2020136396A (ja) | 2019-02-15 | 2019-02-15 | 半導体記憶装置 |
US16/549,844 US10832742B2 (en) | 2019-02-15 | 2019-08-23 | Semiconductor storage device |
CN202010066488.3A CN111583981B (zh) | 2019-02-15 | 2020-01-20 | 半导体存储装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019025690A JP2020136396A (ja) | 2019-02-15 | 2019-02-15 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020136396A true JP2020136396A (ja) | 2020-08-31 |
Family
ID=72040691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019025690A Pending JP2020136396A (ja) | 2019-02-15 | 2019-02-15 | 半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10832742B2 (ja) |
JP (1) | JP2020136396A (ja) |
CN (1) | CN111583981B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200117465A (ko) * | 2019-04-04 | 2020-10-14 | 에스케이하이닉스 주식회사 | 전자 장치 |
JP2021048307A (ja) * | 2019-09-19 | 2021-03-25 | キオクシア株式会社 | 半導体記憶装置 |
US11765916B2 (en) * | 2020-06-17 | 2023-09-19 | Kioxia Corporation | Memory device and method of manufacturing memory device |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003298145A (ja) * | 2002-03-29 | 2003-10-17 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ装置 |
JP4047615B2 (ja) * | 2002-04-03 | 2008-02-13 | 株式会社ルネサステクノロジ | 磁気記憶装置 |
JP2005085805A (ja) * | 2003-09-04 | 2005-03-31 | Fujitsu Ltd | 半導体装置 |
JP5159270B2 (ja) | 2007-11-22 | 2013-03-06 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
KR101897280B1 (ko) * | 2012-01-04 | 2018-09-11 | 에스케이하이닉스 주식회사 | 저항성 메모리 장치, 이를 포함하는 시스템 및 메모리 장치의 제조 방법 |
KR20130087233A (ko) | 2012-01-27 | 2013-08-06 | 삼성전자주식회사 | 가변 저항 메모리 장치 및 그 형성 방법 |
US9257484B2 (en) | 2013-01-30 | 2016-02-09 | Kabushiki Kaisha Toshiba | Non-volatile memory device and method of manufacturing the same |
US9246088B2 (en) * | 2013-01-31 | 2016-01-26 | Kabushiki Kaisha Toshiba | Semiconductor memory device having a variable resistance layer serving as a memory layer |
JP6045983B2 (ja) | 2013-01-31 | 2016-12-14 | 株式会社東芝 | 半導体記憶装置 |
US9768233B1 (en) * | 2016-03-01 | 2017-09-19 | Toshiba Memory Corporation | Semiconductor device and method of manufacturing the same |
US9947722B2 (en) * | 2016-03-16 | 2018-04-17 | Toshiba Memory Corporation | Semiconductor memory device |
KR102495000B1 (ko) * | 2016-03-18 | 2023-02-02 | 삼성전자주식회사 | 반도체 소자 및 이의 제조방법 |
US10096652B2 (en) * | 2016-09-12 | 2018-10-09 | Toshiba Memory Corporation | Semiconductor memory device |
CN109003938A (zh) * | 2018-07-26 | 2018-12-14 | 长鑫存储技术有限公司 | 半导体接触结构、存储器结构及其制备方法 |
-
2019
- 2019-02-15 JP JP2019025690A patent/JP2020136396A/ja active Pending
- 2019-08-23 US US16/549,844 patent/US10832742B2/en active Active
-
2020
- 2020-01-20 CN CN202010066488.3A patent/CN111583981B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US10832742B2 (en) | 2020-11-10 |
CN111583981A (zh) | 2020-08-25 |
US20200265872A1 (en) | 2020-08-20 |
CN111583981B (zh) | 2023-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5462490B2 (ja) | 半導体記憶装置 | |
JP6184886B2 (ja) | 記憶装置 | |
US9147469B2 (en) | Nonvolatile semiconductor memory device including variable resistance element | |
US7508695B2 (en) | Nonvolatile semiconductor memory device and data writing method | |
US8963115B2 (en) | Memory device and method of manufacturing memory device | |
JP2015170852A (ja) | 不揮発性記憶装置 | |
JP2016167332A (ja) | 記憶装置 | |
JP2015103271A (ja) | 記憶装置及び記憶装置の制御方法 | |
CN111583981B (zh) | 半导体存储装置 | |
TWI570722B (zh) | 半導體記憶體裝置 | |
TWI669807B (zh) | Non-volatile semiconductor memory device | |
JP2016072534A (ja) | 記憶装置 | |
JP5404674B2 (ja) | 不揮発性半導体記憶装置 | |
JP6009867B2 (ja) | 不揮発性記憶装置 | |
JP5902113B2 (ja) | 半導体記憶装置 | |
JP2010086628A (ja) | 不揮発性半導体記憶装置 | |
JP6386428B2 (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
JP5793526B2 (ja) | 半導体記憶装置 | |
JP2021150308A (ja) | 半導体記憶装置 |