JP2015170852A - 不揮発性記憶装置 - Google Patents

不揮発性記憶装置 Download PDF

Info

Publication number
JP2015170852A
JP2015170852A JP2014247930A JP2014247930A JP2015170852A JP 2015170852 A JP2015170852 A JP 2015170852A JP 2014247930 A JP2014247930 A JP 2014247930A JP 2014247930 A JP2014247930 A JP 2014247930A JP 2015170852 A JP2015170852 A JP 2015170852A
Authority
JP
Japan
Prior art keywords
wiring
layer
memory cell
resistance change
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014247930A
Other languages
English (en)
Inventor
高木　剛
Takeshi Takagi
剛 高木
豪 山口
Takeshi Yamaguchi
豪 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JP2015170852A publication Critical patent/JP2015170852A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】３次元構造のＲｅＲＡＭで、隣接するメモリセル間の干渉を抑制することができる不揮発性記憶装置を提供する。【解決手段】実施形態によれば、第１配線は、互いに交差する第１方向と第２方向に複数配置され、前記第１方向および前記第２方向に垂直な第３方向に延在する。第２配線は、前記第２方向に延在し、前記第１配線の前記第３方向に所定の間隔をおいて設けられる。前記第１配線の端部にＮチャネル型の電界効果型トランジスタが設けられる。メモリセルは、前記第１配線と前記第２配線とが交差する位置に配置される。また、前記メモリセルは、前記第１配線側で抵抗率が大きく、前記第２配線側で抵抗率が小さい抵抗変化層によって構成される。【選択図】図４

Description

本発明の実施形態は、一般的に、不揮発性記憶装置に関する。
複数の抵抗状態を保持することが可能な抵抗変化層をメモリ素子に用いた抵抗変化型メモリ（Resistive Random Access Memory：以下、ＲｅＲＡＭという）が知られている。従来では、基板に対して垂直に配置され、基板側の端部に選択トランジスタを有するビット線の側面に抵抗変化層（variable resistive layer）を介して複数のワード線が高さ方向に配置されたｎＲ−１Ｔｒ型のストリングが、基板上にマトリックス状に配置された３次元構造のＲｅＲＡＭが提案されている。
３次元構造のＲｅＲＡＭでは、極性の異なる電圧パルスによって、一方の極性の電圧パルスでメモリ素子を高抵抗状態へと変化させ、他方の極性の電圧パルスでメモリ素子を低抵抗状態へと変化させるバイポーラ型の抵抗変化層が用いられる。また、近年では、抵抗変化層が、第１抵抗変化層と、第１抵抗変化層よりも低抵抗の第２抵抗変化層と、が積層された構造を有するＲｅＲＡＭが提案されている。
しかし、従来の３次元構造のＲｅＲＡＭでは、選択トランジスタを有するビット線の側面に抵抗変化層を介して複数のワード線が高さ方向に配置されたｎＲ−１Ｔｒ型の構造で、一本のビット線に対して複数のメモリセルが接続されているため隣接するメモリセル間の干渉抑制が重要である。隣接メモリセル間の干渉抑制のためには、各メモリセル内にフィラメントを確実に形成することが望まれるが、そのための抵抗変化層の最適な構成は明らかではない。
また、ビット線とワード線との間に配置される抵抗変化層について、その方向性について規定されていない。そのため、従来の３次元構造のＲｅＲＡＭのメモリ素子に構造をそのまま適用しても、動作が安定化したＲｅＲＡＭを得ることができない。
国際公開第２０１１／１０５０６０号
本発明の一つの実施形態は、３次元構造のＲｅＲＡＭで、隣接するメモリセル間の干渉を抑制することができる不揮発性記憶装置を提供することを目的とする。
実施形態によれば、不揮発性記憶装置は、複数の第１配線と、複数の第２配線と、メモリセルと、選択トランジスタと、を有する。前記第１配線は、互いに交差する第１方向と第２方向に複数配置され、前記第１方向および前記第２方向に垂直な第３方向に延在する。前記第２配線は、前記第２方向に延在し、前記第１配線の前記第３方向に所定の間隔をおいて設けられる。前記メモリセルは、前記第１配線と前記第２配線とが交差する位置に前記第１配線と前記第２配線の間に挟持されるように配置される。前記選択トランジスタは、前記第１配線の端部に設けられる。前記選択トランジスタは、Ｎチャネル型の電界効果型トランジスタである。また、前記メモリセルは、印加された電気信号に応じて抵抗状態が変化し、前記第１配線側で抵抗率が大きく、前記第２配線側で抵抗率が小さい抵抗変化層によって構成される。
図１は、第１の実施形態による不揮発性記憶装置の主要部の一例を示す図である。 図２は、メモリセルアレイの回路図の一例を示す図である。 図３は、メモリセルアレイの積層構造の一例を示す斜視図である。 図４は、図３のＡ−Ａ断面図の一例である。 図５は、図３の上面図の一例である。 図６は、第１の実施形態による不揮発性記憶装置の動作の概要を説明する図である。 図７は、第２の実施形態によるメモリセルアレイの構造の一例を示す図である。 図８は、第２の実施形態による不揮発性記憶装置の動作の概要を説明する図である。
以下に添付図面を参照して、実施形態にかかる不揮発性記憶装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。また、以下の実施形態で用いられる不揮発性記憶装置の断面図、上面図および斜視図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる場合がある。
（第１の実施形態）
図１は、第１の実施形態による不揮発性記憶装置の主要部の一例を示す図である。不揮発性記憶装置は、メモリセルアレイ１１、行デコーダ１２、列デコーダ１３、上位ブロック１４、電源１５、および制御回路１６を有する。
メモリセルアレイ１１は、互いに交差する複数のワード線ＷＬおよびビット線ＢＬ、並びにこれらの各交差部に配置されたメモリセルＭＣを有する。行デコーダ１２は、アクセス（データ消去／書き込み／読み出し）時にワード線ＷＬを選択する。列デコーダ１３は、アクセス時にビット線ＢＬを選択し、アクセス動作を制御するドライバを含む。
上位ブロック１４は、メモリセルアレイ１１中のアクセス対象となるメモリセルＭＣを選択する。上位ブロック１４は、行デコーダ１２、列デコーダ１３に対して、それぞれ行アドレス、列アドレスを与える。電源１５は、データ消去／書き込み／読み出しの、それぞれの動作に対応した所定の電圧の組み合わせを生成し、行デコーダ１２および列デコーダ１３に供給する。制御回路１６は、外部からのコマンドに従い、上位ブロック１４にアドレスを送付するなど制御を行い、また、電源１５の制御を行う。
図２は、メモリセルアレイの回路図の一例を示す図であり、図３は、メモリセルアレイの積層構造の一例を示す斜視図である。なお、図２において、Ｘ方向、Ｙ方向およびＺ方向は互いに直交し、Ｘ方向は紙面垂直方向である。また、図２に示す構造は、Ｘ方向に繰り返し設けられている。
メモリセルアレイ１１は、図２に示されるように、上述したワード線ＷＬ、ビット線ＢＬ、およびメモリセルＭＣ以外に、選択トランジスタＳＴｒ、グローバルビット線ＧＢＬ、および選択ゲート線ＳＧを有する。
ワード線ＷＬ１〜ＷＬ４は、図２および図３に示されるように、所定ピッチをもってＺ方向に配列され、Ｘ方向に延在する。ビット線ＢＬは、Ｘ方向およびＹ方向にマトリクス状に配列され、Ｚ方向に延在する。メモリセルＭＣは、これらワード線ＷＬとビット線ＢＬが交差する箇所に配置される。したがって、メモリセルＭＣは、Ｘ、Ｙ、Ｚ方向に３次元マトリクス状に配列される。メモリセルＭＣは、図２に示されるように、抵抗変化素子ＶＲを含む。
選択トランジスタＳＴｒは、図２に示されるように、ビット線ＢＬの一端とグローバルビット線ＧＢＬとの間に設けられる。グローバルビット線ＧＢＬは、Ｘ方向に所定ピッチをもって並び、Ｙ方向に延在する。１本のグローバルビット線ＧＢＬは、Ｙ方向に一列に配列された複数の選択トランジスタＳＴｒの一端に共通接続されている。
また、Ｙ方向に隣接して配列された２つの選択トランジスタＳＴｒのゲート電極は共通接続することができる。選択ゲート線ＳＧは、Ｙ方向に所定ピッチをもって並び、Ｘ方向に延在する。１本の選択ゲート線ＳＧは、Ｘ方向に一列に配列された複数の選択トランジスタＳＴｒのゲート電極に共通接続されている。なお、Ｙ方向に隣接して配列された２つの選択トランジスタＳＴｒのゲート電極を分離して、２つの選択トランジスタＳＴｒをそれぞれ独立に動作させることもできる。
つぎに、第１の実施形態によるメモリセルアレイ１１の積層構造について説明する。図４は、図３のＡ−Ａ断面図の一例であり、図５は、図３の上面図の一例である。なお、図３および図５において層間絶縁膜の図示は省略している。
メモリセルアレイ１１は、図３および図４に示されるように、基板２０上に積層された選択トランジスタ層３０およびメモリ層４０を有する。選択トランジスタ層３０は選択トランジスタＳＴｒとして機能し、メモリ層４０はメモリセルＭＣとして機能する。
選択トランジスタ層３０は、図３および図４に示されるように、導電層３１、層間絶縁膜３２、導電層３３、および層間絶縁膜３４を有する。これら導電層３１、層間絶縁膜３２、導電層３３、および層間絶縁膜３４は、基板２０に対して垂直なＺ方向に積層されている。導電層３１はグローバルビット線ＧＢＬとして機能し、導電層３３は選択ゲート線ＳＧおよび選択トランジスタＳＴｒのゲートとして機能する。
導電層３１は、基板２０に対して平行なＸ方向に所定ピッチをもって並び、Ｙ方向に延在するストライプ形状を有している（図５参照）。複数の導電層３１の間には、図３では図示が省略されているが、層間絶縁膜が形成されている。
層間絶縁膜３２は、導電層３１の上面を覆うように形成され、導電層３１と選択ゲート線ＳＧ（導電層３３）との間を電気的に絶縁させる役割を有している。導電層３３は、Ｙ方向に所定ピッチをもって並び、Ｘ方向に延在するストライプ形状に形成されている（図５参照）。層間絶縁膜３４は、導電層３３の側面および上面を覆うように堆積されている。たとえば、導電層３１，３３はポリシリコンにより構成される。層間絶縁膜３２，３４は酸化シリコン（ＳｉＯ2）により構成される。
また、選択トランジスタ層３０は、図３および図４に示されるように、たとえば柱状の半導体層３５、およびゲート絶縁層３６を有する。半導体層３５は選択トランジスタＳＴｒのボディ（チャネル）として機能し、ゲート絶縁層３６は選択トランジスタＳＴｒのゲート絶縁膜として機能する。なお、第１の実施形態では、選択トランジスタ層３０は、Ｎチャネル型の電界効果型トランジスタによって構成される。
半導体層３５は、ＸおよびＹ方向にマトリクス状に配置され、Ｚ方向に延在する。また、半導体層３５は、導電層３１の上面に接し、ゲート絶縁層３６を介して導電層３３のＹ方向の側面に接する。そして、半導体層３５は、Ｚ方向の下方から上方へ、積層されたＮ＋型半導体層３５ａ、Ｐ−型半導体層３５ｂおよびＮ＋型半導体層３５ｃを有する。
Ｎ＋型半導体層３５ａは、図３および図４に示されるように、そのＹ方向の側面にてゲート絶縁層３６を介して層間絶縁膜３２に接する。Ｐ−型半導体層３５ｂは、そのＹ方向の側面にてゲート絶縁層３６を介して導電層３３の側面に接する。Ｎ＋型半導体層３５ｃは、そのＹ方向の側面にてゲート絶縁層３６を介して層間絶縁膜３４に接する。Ｎ＋型半導体層３５ａ，３５ｃはＮ＋型の不純物を注入されたポリシリコンにより構成され、Ｐ−型半導体層３５ｂはＰ−型の不純物を注入されたポリシリコンにより構成される。ゲート絶縁層３６はたとえば酸化シリコン（ＳｉＯ2）により構成される。なお、半導体層３５と後述する導電層４３との間、および半導体層３５と導電層３１との間には、バリアメタル層が形成されていてもよい（図４では、図示は省略されている）。
メモリ層４０は、図３および図４に示されるように、Ｚ方向に交互に積層された層間絶縁膜４１ａ〜４１ｄ，５１、および導電層４２ａ〜４２ｄを有する。導電層４２ａ〜４２ｄは、それぞれワード線ＷＬ１〜ＷＬ４として機能する。導電層４２ａ〜４２ｄは、Ｚ方向から見た場合、それぞれＸ方向に対向する一対の櫛歯形状を有する（図５参照）。すなわち、Ｙ方向においては、一対の櫛歯形状の導電層のうちの一方に属するワード線ＷＬｉＲ（ｉ＝１〜４）と、他方に属するワード線ＷＬｉＬとが交互に形成される（図２参照）。この櫛歯形状の導電層を採用することにより、ワード線ＷＬに接続するコンタクトの数を減らすことができる。なお、層間絶縁膜４１ａ〜４１ｄ，５１はたとえば酸化シリコン（ＳｉＯ2）にて構成され、導電層４２ａ〜４２ｄはたとえばＷ，Ｔｉ，ＷＮ，ＴｉＮ、ｐ型またはｎ型のポリシリコンなどの導電性を有する半導体材料などにて構成される。
また、メモリ層４０は、図３および図４に示されるように、たとえば柱状の導電層４３、およびＸ方向に配列する複数の柱状の導電層４３のＹ方向両側側面に共有されるように設けられる抵抗変化素子構成層４４と、を有する。導電層４３はビット線ＢＬとして機能する。抵抗変化素子構成層４４は、導電層４３と導電層４２ａ〜４２ｄとで挟まれる領域において、抵抗変化素子ＶＲとして機能する。
抵抗変化素子構成層４４は、印加する電圧の極性（方向）によって、高抵抗状態と低抵抗状態とを切り替えることができる抵抗変化材料によって構成される。この抵抗変化材料として、たとえば、Ａｌ，Ｔｉ，Ｈｆ，Ｚｒ，Ｎｂ，Ｔａの少なくとも１つの元素を含む金属酸化物を含む材料が用いられる。第１の実施形態による抵抗変化素子構成層４４は、ローカルビット線となる導電層４３側で抵抗率が大きく、ワード線ＷＬとなる導電層４２ａ〜４２ｄ側で抵抗率が小さい材料が使用される。具体的には、抵抗変化素子構成層４４が、ローカルビット線となる導電層４３側に設けられる第１抵抗変化層４４１と、ワード線ＷＬとなる導電層４２ａ〜４２ｄ側に設けられる第２抵抗変化層４４２と、からなるいわゆる２層構造であることが望ましい。
第１抵抗変化層４４１は、絶縁膜によって構成される、第１抵抗変化層４４１として、たとえば、シリコン酸化物、酸化アルミニウムなどの金属酸化物またはシリコン窒化物、窒化アルミニウムなどの金属窒化物などが用いられる。なお、第１抵抗変化層４４１の膜厚は３ｎｍ以下であることが望ましい。第１抵抗変化層４４１の膜厚を３ｎｍ以下とすることで、ローカルビット線（導電層４３）とワード線ＷＬとなる導電層４２ａ〜４２ｄとの間の距離を短くすることができる。その結果、隣接するワード線ＷＬにまでフィラメントが形成される可能性を低下させることができ、ワード線ＷＬごとに確実にフィラメントを形成することができる。
第２抵抗変化層４４２は、第１抵抗変化層４４１に比して抵抗率が小さく、金属酸化物によって構成される。第２抵抗変化層４４２として、たとえば、Ａｌ，Ｔｉ，Ｈｆ，Ｚｒ，Ｎｂ，Ｔａの少なくとも１つの元素を含む金属酸化物が用いられる。これらの金属酸化物は、該金属酸化物材料の化学量論比に比して酸素の組成が少なくなっている。
抵抗変化素子構成層４４は、第１閾値電圧よりも大きな正の電圧が印加されると低抵抗状態に遷移し、この状態で第２閾値電圧よりも小さな負の電圧が印加されると高抵抗状態に遷移する。そして、第１閾値電圧と第２閾値電圧との間の電圧が印加された場合には、抵抗値は変化せず、低抵抗状態または高抵抗状態が維持される。
また、抵抗変化素子構成層４４は、他の場合には、第１閾値電圧よりも小さな負の電圧が印加されると低抵抗状態に遷移し、この状態で第２閾値電圧よりも大きな正の電圧が印加されると高抵抗状態に遷移する。そして、第１閾値電圧と第２閾値電圧との間の電圧が印加された場合には、抵抗値は変化せず、低抵抗状態または高抵抗状態が維持される。
このように、抵抗変化素子構成層４４は、いわゆるバイポーラ型の動作をする材料によって構成することができる。なお、第１の実施形態では、ワード線ＷＬとなる導電層４２ａ〜４２ｄとローカルビット線となる導電層４３との間にフォーミング処理でフィラメントが生じ、フィラメントのローカルビット線（導電層４３）側との界面付近（第１抵抗変化層４４１）に抵抗変化動作（スイッチ動作）を行うスイッチ領域が形成される。スイッチ領域では、高抵抗状態と低抵抗状態との切り替えが行われる。このような構造とするために、第２抵抗変化層４４２は、スイッチ領域が主に形成される第１抵抗変化層４４１に比して、酸素欠損度が大きくなるように構成されることが望ましい。
また、第１抵抗変化層４４１のバンドギャップは、第２抵抗変化層４４２のバンドギャップよりも大きいことが望ましい。これは、ワード線ＷＬ（導電層４２ａ〜４２ｄ）に、ビット線（導電層４３）に対して正の電圧を印加した場合に、第１抵抗変化層４４１に電圧がかかり、フィラメント（スイッチ領域）を形成しやすくするためである。
導電層４３は、ＸおよびＹ方向にマトリクス状に配置され、その下端において半導体層３５の上面に接するとともにＺ方向に柱状に延在する。Ｘ方向に並ぶ半導体層４３の間には、図３では図示が省略されているが、層間絶縁膜が形成されている。
抵抗変化素子構成層４４は、導電層４３のＹ方向の側面と層間絶縁膜４１ａ〜４１ｄのＹ方向の側面との間に設けられる。また、抵抗変化素子構成層４４は、導電層４３のＹ方向の側面と導電層４２ａ〜４２ｄのＹ方向の側面との間に設けられる。ここでは、第１抵抗変化層４４１がビット線ＢＬとなる導電層４３側に配置され、第２抵抗変化層４４２がワード線ＷＬとなる導電層４２ａ〜４２ｄ側に配置される。また、第１抵抗変化層４４１は、ローカルビット線となる導電層４３に沿って、導電層４２ａ〜４２ｄと層間絶縁膜４１ａ〜４１ｄ，５１の積層体の側壁に形成される。導電層４３はたとえばポリシリコンにより構成される。
つぎに、このような構造の不揮発性記憶装置におけるフォーミング動作、セット動作、リセット動作、リード動作について簡単に説明する。図６は、第１の実施形態による不揮発性記憶装置の動作の概要を説明する図である。
作製直後の不揮発性記憶装置のメモリセルＭＣを構成する抵抗変化素子構成層４４は、絶縁体の状態、すなわち高抵抗状態にある。そこで、抵抗変化素子構成層４４にフィラメントを形成するフォーミング動作が行われる。図６（ａ）に示されるように、フォーミング動作では、選択メモリセルＭＣが接続されるビット線ＢＬをたとえば接地電位ＧＮＤとし、選択メモリセルＭＣが接続されるワード線ＷＬに、ビット線ＢＬに対して正のフォーミング電圧Ｖformingを印加する。なお、非選択ワード線ＷＬには、たとえばＶforming／２を印加する。また、選択メモリセルＭＣが接続されるローカルビット線ＬＢＬのＮチャネル型の選択トランジスタにオン電圧を印加し、選択トランジスタを導通状態とする。これによって、抵抗変化素子構成層４４には、フィラメントが形成され、第１抵抗変化層４４１付近には、主に抵抗変化が行われるスイッチ領域が形成される。その結果、抵抗変化素子構成層４４は低抵抗状態になる。この後、メモリセルＭＣを、低抵抗状態から高抵抗状態に変化させるリセット動作、あるいは高抵抗状態から低抵抗状態に変化させるセット動作が行われることになる。
図６（ｂ）に示されるように、ある選択メモリセルＭＣを高抵抗状態から低抵抗状態に変化させるセット動作を実行する場合においては、選択メモリセルＭＣが接続されるビット線ＢＬをたとえば接地電位ＧＮＤとし、選択メモリセルＭＣが接続されるワード線ＷＬに、ビット線ＢＬに対して正のセット電圧Ｖsetを印加する。なお、非選択ワード線ＷＬには、たとえばＶset／２を印加する。また、選択メモリセルＭＣが接続されるローカルビット線ＬＢＬのＮチャネル型の選択トランジスタにオン電圧を印加し、選択トランジスタを導通状態とする。これによって、選択メモリセルＭＣのスイッチ領域からワード線ＷＬに向かって酸素イオンＯ2-が押しやられ、フィラメントのスイッチ領域中で還元反応が発生する。その結果、スイッチ領域の抵抗が減少し、低抵抗状態へと移行すると考えられる。
図６（ｃ）は、メモリセルの電圧−電流特性とセット時における選択トランジスタの負荷曲線を示す図である。この図に示されるように、選択トランジスタの負荷曲線は、Ｌ１となる。第１象限の負荷曲線Ｌ１は、印加する電圧に対して流れる電流量が大きく変化する領域Ｌ１１と、印加する電圧に対して流れる電流量があまり変化しない領域Ｌ１２と、を有する。選択トランジスタの負荷曲線Ｌ１は、選択トランジスタをオン状態にしたときのものである。
メモリセルＭＣに対してセット処理を行う場合に、ワード線ＷＬに正の電圧を印加すると、セット電圧Ｖsetで高抵抗状態から低抵抗状態への変化が起こる。このとき、メモリセルＭＣの電圧−電流特性を示す曲線Ｌ３は、選択トランジスタの負荷曲線Ｌ１の領域Ｌ１２と交わり、セット処理時に流れる電流量は、選択トランジスタによって制限されることになる。さらに、メモリセルＭＣの電圧−電流特性を示す曲線Ｌ３は、選択トランジスタの負荷曲線Ｌ１の領域Ｌ１２（飽和領域）で交わるため、低電流でばらつきの少ない動作を実現することができる。これは、フォーミング処理でも同様である。
図６（ｄ）に示されるように、ある選択メモリセルＭＣを低抵抗状態から高抵抗状態に変化させるリセット動作を実行する場合においては、選択メモリセルＭＣが接続されるビット線ＢＬをたとえば接地電位ＧＮＤとし、選択メモリセルＭＣが接続されるワード線ＷＬに、ビット線ＢＬに対して負のリセット電圧Ｖresetを印加する。なお、その他の非選択ワード線ＷＬには、例えば、リセット電圧Ｖresetの半分の電圧Ｖreset／２を印加する。また、選択メモリセルＭＣが接続されるローカルビット線ＬＢＬのＮチャネル型の選択トランジスタにオン電圧を印加し、選択トランジスタを導通状態とする。これによって、選択メモリセルＭＣのスイッチ領域に酸素イオンＯ2-が引き寄せられ、フィラメントのスイッチ領域中で酸化反応が発生する。その結果、スイッチ領域の抵抗が増大し、高抵抗状態へと移行すると考えられる。
また、メモリセルＭＣの状態を読み出すリード動作においては、そのメモリセルＭＣが接続されるローカルビット線ＬＢＬに対応する選択グローバルビット線ＧＢＬにリード電圧Ｖreadを印加し、その他の非選択グローバルビット線ＧＢＬには、たとえば０Ｖを印加する。また、選択メモリセルＭＣが接続される選択ワード線ＷＬにはたとえば０Ｖを印加する一方、その他の非選択ワード線ＷＬには、リード電圧Ｖreadの半分の電圧Ｖread／２を印加する。そして、ローカルビット線ＬＢＬが接続される選択トランジスタＳＴｒを選択的に導通させ、その他の選択トランジスタは非導通状態に維持する。これにより、選択メモリセルＭＣにのみリード電圧Ｖreadが印加され、リード動作が行われる。
第１の実施形態では、基板に対して垂直に配置され、基板側の端部に選択トランジスタを有するビット線の側面に抵抗変化素子構成層４４を介して複数のワード線が高さ方向に配置されたｎＲ−１Ｔｒ型のストリングが、基板上にマトリックス状に配置された３次元構造の不揮発性記憶装置において、選択トランジスタをＮチャネル型の電界効果型トランジスタで構成した。抵抗変化素子構成層４４は、抵抗率が大きい、抵抗変化に寄与するスイッチ領域が形成される絶縁膜からなる第１抵抗変化層４４１と、抵抗率が小さい第２抵抗変化層４４２と、が積層されたバイレイヤ構造を有する。ここで、第１抵抗変化層４４１はビット線側に配置され、第２抵抗変化層４４２はワード線側に配置されるようにした。これによって、安定した低電流動作が可能な２層構造の極性依存性と、セット動作時に選択トランジスタの飽和領域で電流制限できる方向性と、を合わせることが可能になる。その結果、フォーミング処理時またはセット処理時に安定して電流制限を行うことができ、かつ安定に動作するバイレイヤ構造を有する３次元のｎＲ−１Ｔｒ構造を提供することができる。また、セット処理時に、低電流でばらつきの少ない駆動動作を実現することができる。
（第２の実施形態）
図７は、第２の実施形態によるメモリセルアレイの構造の一例を示す図であり、図３のＡ−Ａ断面図の一例である。メモリセルアレイ１１は、第１の実施形態の図３および図４で説明したものと同様の構成を有する。ただし、第２の実施形態では、選択トランジスタは、Ｐチャネル型の電界効果型トランジスタによって構成される。すなわち、半導体層３５は、Ｚ方向の下方から上方へ積層されたＰ＋型半導体層３５ｄ、Ｎ−型半導体層３５ｅおよびＰ＋型半導体層３５ｆを有する。
Ｐ＋型半導体層３５ｄは、図３および図７に示されるように、そのＹ方向の側面にてゲート絶縁層３６を介して層間絶縁膜３２に接する。Ｎ−型半導体層３５ｅは、そのＹ方向の側面にてゲート絶縁層３６を介して導電層３３の側面に接する。Ｐ＋型半導体層３５ｆは、そのＹ方向の側面にてゲート絶縁層３６を介して層間絶縁膜３４に接する。Ｐ＋型半導体層３５ｄ，３５ｆはＰ＋型の不純物を注入されたポリシリコンにより構成され、Ｎ−型半導体層３５ｅはＮ−型の不純物を注入されたポリシリコンにより構成される。
また、第２の実施形態による抵抗変化素子構成層４４は、ローカルビット線となる導電層４３側で抵抗率が小さく、ワード線ＷＬとなる導電層４２ａ〜４２ｄ側で抵抗率が大きい材料が使用される。具体的には、抵抗変化素子構成層４４が、ローカルビット線（導電層４３）側に設けられる第１抵抗変化層４４３と、ワード線ＷＬ（導電層４２ａ〜４２ｄ）側に設けられる第２抵抗変化層４４４と、からなるバイレイヤ構造であることが望ましい。
第１抵抗変化層４４３は、第２抵抗変化層４４４に比して抵抗率が低く、金属酸化物によって構成される。第１抵抗変化層４４３として、たとえば、Ａｌ，Ｔｉ，Ｈｆ，Ｚｒ，Ｎｂ，Ｔａの少なくとも１つの元素を含む金属酸化物が用いられる。これらの金属酸化物は、該金属酸化物材料の化学量論比に比して酸素の組成が少なくなっている。
第２抵抗変化層４４４は、絶縁膜によって構成される。第２抵抗変化層４４４として、たとえば、シリコン酸化物、酸化アルミニウムなどの金属酸化物またはシリコン窒化物、窒化アルミニウムなどの金属窒化物などが用いられる。なお、第２抵抗変化層４４４の膜厚は３ｎｍ以下であることが望ましい。第２抵抗変化層４４４の膜厚を３ｎｍ以下とすることで、ローカルビット線となる導電層４３とワード線ＷＬとなる導電層４２ａ〜４２ｄとの間の距離を短くすることができる。その結果、隣接するワード線ＷＬにまでフィラメントが形成される可能性を低下させることができ、ワード線ＷＬごとに確実にフィラメントを形成することができる。
抵抗変化素子構成層４４は、第１閾値電圧よりも大きな正の電圧が印加されると高抵抗状態に遷移し、この状態で第２閾値電圧よりも小さな負の電圧が印加されると低抵抗状態に遷移する。そして、第１閾値電圧と第２閾値電圧との間の電圧が印加された場合には、抵抗値は変化せず、低抵抗状態または高抵抗状態が維持される。
また、抵抗変化素子構成層４４は、他の場合には、第１閾値電圧よりも小さな負の電圧が印加されると高抵抗状態に遷移し、この状態で第２閾値電圧よりも大きな正の電圧が印加されると低抵抗状態に遷移する。そして、第１閾値電圧と第２閾値電圧との間の電圧が印加された場合には、抵抗値は変化せず、低抵抗状態または高抵抗状態が維持される。
このように、抵抗変化素子構成層４４は、いわゆるバイポーラ型の動作をする材料によって構成することができる。なお、第２の実施形態では、ワード線ＷＬとなる導電層４２ａ〜４２ｄとローカルビット線となる導電層４３との間にフォーミング処理でフィラメントが生じ、フィラメントのワード線ＷＬ（導電層４２ａ〜４２ｄ）側との界面付近（第２抵抗変化層４４４）に抵抗変化動作（スイッチ動作）を行うスイッチ領域が形成される。スイッチ領域では、高抵抗状態と低抵抗状態との切り替えが行われる。このような構造とするために、第１抵抗変化層４４３は、スイッチ領域が主に形成される第２抵抗変化層４４４に比して、酸素欠損度が大きくなるように構成されることが望ましい。
また、第２抵抗変化層４４４のバンドギャップは、第１抵抗変化層４４３のバンドギャップよりも大きいことが望ましい。これは、ワード線ＷＬ（導電層４２ａ〜４２ｄ）に、ビット線（導電層４３）に対して負の電圧を印加した場合に、第２抵抗変化層４４４に電圧がかかり、フィラメントを形成しやすくするためである。なお、第１の実施形態と同一の構成要素には同一の符号を付してその説明を省略している。
つぎに、このような構造の不揮発性記憶装置におけるフォーミング動作、セット動作、リセット動作、リード動作について簡単に説明する。図８は、第２の実施形態による不揮発性記憶装置の動作の概要を説明する図である。
作製直後の不揮発性記憶装置のメモリセルＭＣを構成する抵抗変化素子構成層４４は、絶縁体の状態、すなわち高抵抗状態にある。そこで、抵抗変化素子構成層４４にフィラメントを形成するフォーミング動作が行われる。図８（ａ）に示されるように、フォーミング動作では、選択メモリセルＭＣが接続されるビット線ＢＬをたとえば接地電位ＧＮＤとし、選択メモリセルＭＣが接続されるワード線ＷＬに、ビット線ＢＬに対して負のフォーミング電圧Ｖformingを印加する。なお、非選択ワード線ＷＬには、たとえばＶforming／２を印加する。また、選択メモリセルＭＣが接続されるローカルビット線ＬＢＬのＰチャネル型の選択トランジスタにオン電圧を印加し、選択トランジスタを導通状態とする。その結果、抵抗変化素子構成層４４には、フィラメントが形成され、第２抵抗変化層４４４付近には、主に抵抗変化が行われるスイッチ領域が形成される。これによって、抵抗変化素子構成層４４は低抵抗状態になる。この後、メモリセルＭＣを、低抵抗状態から高抵抗状態に変化させるリセット動作、あるいは高抵抗状態から低抵抗状態に変化させるセット動作が行われることになる。
図８（ｂ）に示されるように、ある選択メモリセルＭＣを高抵抗状態から低抵抗状態に変化させるセット動作を実行する場合においては、選択メモリセルＭＣが接続されるビット線ＢＬをたとえば接地電位ＧＮＤとし、選択メモリセルＭＣが接続されるワード線ＷＬに、ビット線ＢＬに対して負のセット電圧Ｖsetを印加する。なお、非選択ワード線ＷＬには、たとえばＶset／２を印加する。また、選択メモリセルＭＣが接続されるローカルビット線ＬＢＬのＰチャネル型の選択トランジスタにオン電圧を印加し、選択トランジスタを導通状態とする。これによって、選択メモリセルＭＣのスイッチ領域からビット線ＢＬ側に向かって酸素イオンＯ2-が押しやられ、フィラメントのスイッチ領域中で還元反応が発生する。その結果、スイッチ領域の抵抗が減少し、低抵抗状態へと移行すると考えられる。
図８（ｃ）は、メモリセルの電圧−電流特性とセット時における選択トランジスタの負荷曲線を示す図である。この図に示されるように、選択トランジスタの負荷曲線は、第３象限でＬ５となる。第３象限の負荷曲線Ｌ５は、印加する電圧に対して流れる電流量が大きく変化する領域Ｌ５１と、印加する電圧に対して流れる電流量があまり変化しない領域（飽和領域）Ｌ５２と、を有する。選択トランジスタの負荷曲線Ｌ５は、選択トランジスタをオン状態にしたときのものである。
メモリセルＭＣに対してセット処理を行う場合に、ワード線ＷＬに負の電圧を印加すると、セット電圧Ｖsetで高抵抗状態から低抵抗状態への変化が起こる。このとき、メモリセルＭＣの電圧−電流特性を示す曲線Ｌ６は、選択トランジスタの負荷曲線Ｌ５の領域Ｌ５２と交わり、セット処理時に流れる電流量は、選択トランジスタによって制限されることになる。さらに、メモリセルＭＣの電圧−電流特性を示す曲線は、選択トランジスタの負荷曲線Ｌ５の領域Ｌ５２（飽和領域）で交わるため、低電流でばらつきの少ない動作を実現することができる。これは、フォーミング処理でも同様である。
図８（ｄ）に示されるように、ある選択メモリセルＭＣを低抵抗状態から高抵抗状態に変化させるリセット動作を実行する場合においては、選択メモリセルＭＣが接続されるビット線ＢＬをたとえば接地電位ＧＮＤとし、選択メモリセルＭＣが接続されるワード線ＷＬに、ビット線ＢＬに対して正のリセット電圧Ｖresetを印加する。なお、その他の非選択ワード線ＷＬには、例えば、リセット電圧Ｖresetの半分の電圧Ｖreset／２を印加する。また、選択メモリセルＭＣが接続されるローカルビット線ＬＢＬのＰチャネル型の選択トランジスタにオン電圧を印加し、選択トランジスタを導通状態とする。これによって、選択メモリセルＭＣのスイッチ領域に酸素イオンＯ2-が引き寄せられ、フィラメントのスイッチ領域中で酸化反応が発生する。その結果、スイッチ領域の抵抗が増大し、高抵抗状態へと移行すると考えられる。
また、メモリセルＭＣの状態を読み出すリード動作においては、そのメモリセルＭＣが接続されるローカルビット線ＬＢＬに対応する選択グローバルビット線ＧＢＬにリード電圧Ｖreadを印加し、その他の非選択グローバルビット線ＧＢＬには、たとえば０Ｖを印加する。また、選択メモリセルＭＣが接続される選択ワード線ＷＬにはたとえば０Ｖを印加する一方、その他の非選択ワード線ＷＬには、例えば、リード電圧Ｖreadの半分の電圧Ｖread／２を印加する。そして、当該ローカルビット線ＬＢＬが接続される選択トランジスタＳＴｒを選択的に導通させ、その他の選択トランジスタは非導通状態に維持する。これにより、選択メモリセルＭＣにのみリード電圧Ｖreadが印加され、リード動作が行われる。
第２の実施形態では、基板に対して垂直に配置され、基板側の端部に選択トランジスタを有するビット線の側面に抵抗変化素子構成層４４を介して複数のワード線が高さ方向に配置されたｎＲ−１Ｔｒ型のストリングが、基板上にマトリックス状に配置された３次元構造の不揮発性記憶装置において、選択トランジスタをＰチャネル型の電界効果型トランジスタで構成した。抵抗変化素子構成層４４は、抵抗率が小さい第１抵抗変化層４４３と、抵抗率が大きい、抵抗変化に寄与するスイッチ領域が形成される絶縁膜からなる第２抵抗変化層４４４と、が積層されたバイレイヤ構造を有する。このように、絶縁膜（第２抵抗変化層４４４）を挿入することにより、隣接するワード線ＷＬにまでフィラメントが形成される可能性を低下させることができ、ワード線ＷＬごとに確実にフィラメントを形成することができるという効果を有する。
また、第１抵抗変化層４４３はビット線側に配置され、第２抵抗変化層４４４はワード線側に配置されるようにした。これによって、安定した低電流動作が可能なバイレイヤ構造の極性依存性と、セット処理時に選択トランジスタの飽和領域で電流制限できる方向性と、を合わせることが可能になる。その結果、フォーミング処理時またはセット処理時に安定して電流制限を行うことができ、かつ安定に動作するバイレイヤ構造を有する３次元のｎＲ−１Ｔｒ構造を提供することができる。さらに、セット処理時に、低電流でばらつきの少ない駆動動作を実現することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１ メモリセルアレイ、１２ 行デコーダ、１３ 列デコーダ、１４ 上位ブロック、１５ 電源、１６ 制御回路、２０ 基板、３０ 選択トランジスタ層、３１，３３，４２ａ〜４２ｄ，４３ 導電層、３２，３４，４１ａ〜４１ｄ，５１ 層間絶縁膜、３５ 半導体層、３５ａ，３５ｃ Ｎ＋型半導体層、３５ｂ Ｐ−型半導体層、３５ｄ，３５ｆ Ｐ＋型半導体層、３５ｅ Ｎ−型半導体層、３６ ゲート絶縁層、４０ メモリ層、４４ 抵抗変化素子構成層、４４１〜４４４ 抵抗変化層、ＢＬ ビット線、ＧＢＬ グローバルビット線、ＬＢＬ ローカルビット線、ＭＣ メモリセル、ＳＧ 選択ゲート線、ＳＴｒ 選択トランジスタ、ＶＲ 抵抗変化素子、ＷＬ ワード線。

Claims (11)

  1. 互いに交差する第１方向と第２方向に複数配置され、前記第１方向および前記第２方向に垂直な第３方向に延在する複数の第１配線と、
    前記第２方向に延在し、前記第１配線の前記第３方向に所定の間隔をおいて設けられる複数の第２配線と、
    前記第１配線と前記第２配線とが交差する位置に前記第１配線と前記第２配線の間に挟持されるように配置されるメモリセルと、
    前記第１配線の端部に設けられる選択トランジスタと、
    を備え、
    前記選択トランジスタは、Ｎチャネル型の電界効果型トランジスタであり、
    前記メモリセルは、印加された電気信号に応じて抵抗状態が変化し、前記第１配線側で抵抗率が大きく、前記第２配線側で抵抗率が小さい抵抗変化層によって構成されることを特徴とする不揮発性記憶装置。
  2. 前記抵抗変化層は、前記第１配線と前記第２配線との間に与えられる極性の異なる電気的信号に基づいて可逆的に抵抗値が変化する材料によって構成されることを特徴とする請求項１に記載の不揮発性記憶装置。
  3. コントローラをさらに備え、
    前記コントローラは、前記抵抗変化層にフィラメントを形成するフォーミング動作時に前記第１配線に対して前記第２配線に正のフォーミング電圧を印加できることを特徴とする請求項２に記載の不揮発性記憶装置。
  4. 前記抵抗変化層は、前記第１配線側に配置される第１層と、前記第２配線側に配置され、前記第１層に比して酸素欠損度が大きい第２層と、からなる２層構造を有することを特徴とする請求項１に記載の不揮発性記憶装置。
  5. 前記第１層のバンドギャップは、第２層のバンドギャップに比して大きいことを特徴とする請求項４に記載の不揮発性記憶装置。
  6. 互いに交差する第１方向と第２方向に複数配置され、前記第１方向および前記第２方向に垂直な第３方向に延在する複数の第１配線と、
    前記第２方向に延在し、前記第１配線の前記第３方向に所定の間隔をおいて設けられる複数の第２配線と、
    前記第１配線と前記第２配線とが交差する位置に前記第１配線と前記第２配線の間に挟持されるように配置されるメモリセルと、
    前記第１配線の端部に設けられる選択トランジスタと、
    を備え、
    前記選択トランジスタは、Ｐチャネル型の電界効果型トランジスタであり、
    前記メモリセルは、印加された電気信号に応じて抵抗状態が変化し、前記第１配線側で抵抗率が小さく、前記第２配線側で抵抗率が大きい抵抗変化層によって構成されることを特徴とする不揮発性記憶装置。
  7. 前記抵抗変化層は、前記第１配線と前記第２配線との間に与えられる極性の異なる電気的信号に基づいて可逆的に抵抗値が変化する材料によって構成されることを特徴とする請求項６に記載の不揮発性記憶装置。
  8. コントローラをさらに備え、
    前記コントローラは、前記抵抗変化層にフィラメントを形成するフォーミング動作時に前記第１配線に対して前記第２配線に負のフォーミング電圧を印加できることを特徴とする請求項７に記載の不揮発性記憶装置。
  9. 前記抵抗変化層は、前記第１配線側に配置される第１層と、前記第２配線側に配置され、前記第１層に比して酸素欠損度が小さい第２層と、からなる２層構造を有することを特徴とする請求項６に記載の不揮発性記憶装置。
  10. 前記第２層のバンドギャップは、第１層のバンドギャップに比して大きいことを特徴とする請求項９に記載の不揮発性記憶装置。
  11. 前記第３方向に隣接する前記第２配線間には層間絶縁膜が配置され、
    前記抵抗変化層は、前記第２配線と前記層間絶縁膜との積層体の前記第１方向の側面に設けられることを特徴とする請求項５または１０に記載の不揮発性記憶装置。
JP2014247930A 2014-03-10 2014-12-08 不揮発性記憶装置 Pending JP2015170852A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461950432P 2014-03-10 2014-03-10
US61/950,432 2014-03-10
US14/454,929 2014-08-08
US14/454,929 US20150255511A1 (en) 2014-03-10 2014-08-08 Nonvolatile memory device

Publications (1)

Publication Number Publication Date
JP2015170852A true JP2015170852A (ja) 2015-09-28

Family

ID=54018174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014247930A Pending JP2015170852A (ja) 2014-03-10 2014-12-08 不揮発性記憶装置

Country Status (3)

Country Link
US (1) US20150255511A1 (ja)
JP (1) JP2015170852A (ja)
TW (1) TW201539450A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190057415A (ko) * 2016-10-17 2019-05-28 램 리써치 코포레이션 통합된 직접 유전체 및 금속 증착
KR20190134998A (ko) 2017-03-31 2019-12-05 소니 세미컨덕터 솔루션즈 가부시키가이샤 메모리 장치

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9455301B2 (en) * 2014-05-20 2016-09-27 Sandisk Technologies Llc Setting channel voltages of adjustable resistance bit line structures using dummy word lines
TWI559585B (zh) * 2014-10-28 2016-11-21 力晶科技股份有限公司 電阻式隨機存取記憶體及其製造方法
US9653617B2 (en) * 2015-05-27 2017-05-16 Sandisk Technologies Llc Multiple junction thin film transistor
CN107799546B (zh) * 2016-09-07 2022-01-04 东芝存储器株式会社 存储装置及其制造方法
FR3066043B1 (fr) * 2017-05-04 2019-06-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Composant semi-conducteur memoire integrant une nano-batterie, dispositif semi-conducteur comprenant un tel composant et procede utilisant un tel dispositif
US10361366B2 (en) 2017-08-03 2019-07-23 Tokyo Electron Limited Resistive random accress memory containing a conformal titanium aluminum carbide film and method of making
JP6889074B2 (ja) * 2017-09-15 2021-06-18 キオクシア株式会社 集積回路装置
JP2019169570A (ja) * 2018-03-22 2019-10-03 東芝メモリ株式会社 記憶装置
JP2020155585A (ja) 2019-03-20 2020-09-24 キオクシア株式会社 不揮発性記憶装置
KR20210029870A (ko) 2019-09-06 2021-03-17 삼성전자주식회사 정보 저장 구조물을 포함하는 반도체 소자
US11289157B1 (en) * 2020-09-04 2022-03-29 Winbond Electronics Corp. Memory device
KR20220059294A (ko) 2020-11-02 2022-05-10 에스케이하이닉스 주식회사 가변 저항층을 포함하는 반도체 장치
EP4002471A1 (en) * 2020-11-12 2022-05-25 Commissariat à l'Energie Atomique et aux Energies Alternatives Hybrid resistive memory
US11716861B2 (en) * 2020-12-15 2023-08-01 Micron Technology, Inc. Electrically formed memory array using single element materials
CN116507114A (zh) * 2022-01-21 2023-07-28 芯盟科技有限公司 半导体结构及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4607257B2 (ja) * 2008-12-04 2011-01-05 パナソニック株式会社 不揮発性記憶素子及び不揮発性記憶装置
US8351236B2 (en) * 2009-04-08 2013-01-08 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture
EP2731109B1 (en) * 2010-12-14 2016-09-07 SanDisk Technologies LLC Architecture for three dimensional non-volatile storage with vertical bit lines
JP5598363B2 (ja) * 2011-02-15 2014-10-01 ソニー株式会社 記憶装置およびその動作方法
US9001557B2 (en) * 2011-12-02 2015-04-07 Panasonic Intellectual Property Management Co., Ltd. Variable resistance nonvolatile memory element writing method and variable resistance nonvolatile memory device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190057415A (ko) * 2016-10-17 2019-05-28 램 리써치 코포레이션 통합된 직접 유전체 및 금속 증착
KR102549735B1 (ko) * 2016-10-17 2023-06-29 램 리써치 코포레이션 통합된 직접 유전체 및 금속 증착
KR20190134998A (ko) 2017-03-31 2019-12-05 소니 세미컨덕터 솔루션즈 가부시키가이샤 메모리 장치
US10991762B2 (en) 2017-03-31 2021-04-27 Sony Semiconductor Solutions Corporation Memory unit

Also Published As

Publication number Publication date
US20150255511A1 (en) 2015-09-10
TW201539450A (zh) 2015-10-16

Similar Documents

Publication Publication Date Title
JP2015170852A (ja) 不揮発性記憶装置
US8963115B2 (en) Memory device and method of manufacturing memory device
US9136468B2 (en) Nonvolatile semiconductor memory device
US10439002B2 (en) Semiconductor memory device and method of manufacturing the same
US20150249113A1 (en) Nonvolatile memory device
US8369127B2 (en) Nonvolatile semiconductor memory device with transistor and variable resistor
US9812502B2 (en) Semiconductor memory device having variable resistance elements provided at intersections of wiring lines
TWI570722B (zh) 半導體記憶體裝置
CN111583981B (zh) 半导体存储装置
US9437656B2 (en) Semiconductor memory device
US9224459B1 (en) Memory device and method of initializing memory device
US10418551B2 (en) Semiconductor memory device
US9543002B2 (en) Nonvolatile semiconductor memory device
US10411071B2 (en) Semiconductor storage device
US9236124B2 (en) Nonvolatile memory device
US20170256586A1 (en) Semiconductor memory device
JP6045983B2 (ja) 半導体記憶装置
US11744088B2 (en) Memory device
JP2015153974A (ja) 半導体記憶装置
US20140061578A1 (en) Nonvolatile semiconductor memory device

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20151102

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170605