JP2020031161A - 積層セラミックコンデンサおよびその製造方法 - Google Patents

積層セラミックコンデンサおよびその製造方法 Download PDF

Info

Publication number
JP2020031161A
JP2020031161A JP2018156695A JP2018156695A JP2020031161A JP 2020031161 A JP2020031161 A JP 2020031161A JP 2018156695 A JP2018156695 A JP 2018156695A JP 2018156695 A JP2018156695 A JP 2018156695A JP 2020031161 A JP2020031161 A JP 2020031161A
Authority
JP
Japan
Prior art keywords
layer
internal electrode
chip
main component
ceramic capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018156695A
Other languages
English (en)
Other versions
JP7437871B2 (ja
Inventor
広明 植西
Hiroaki Uenishi
広明 植西
剛彦 加茂部
Takehiko Kamobe
剛彦 加茂部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2018156695A priority Critical patent/JP7437871B2/ja
Priority to US16/544,666 priority patent/US11232909B2/en
Publication of JP2020031161A publication Critical patent/JP2020031161A/ja
Application granted granted Critical
Publication of JP7437871B2 publication Critical patent/JP7437871B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Abstract

【課題】 IR劣化を抑制することができる積層セラミックコンデンサおよびその製造方法を提供する。【解決手段】 セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップと、前記2端面から積層チップの前記2端面以外の4面のうち少なくとも1面にかけて形成された下地層と、前記下地層上に形成され、一部が前記少なくとも1面と接触するめっき層と、から形成される1対の外部電極と、異なる端面に露出する内部電極層同士が対向する容量領域と前記少なくとも1面との間に、前記めっき層が前記下地層を介さずに前記積層チップと接触する領域と交差するように設けられ、少なくともNiを含む金属または合金を主成分とするダミー層と、を備えることを特徴とする積層セラミックコンデンサ。【選択図】 図2

Description

本発明は、積層セラミックコンデンサおよびその製造方法に関する。
積層セラミックコンデンサは、複数の誘電体層と複数の内部電極層とが交互に積層された積層体と、積層体の表面に引き出された内部電極層と導通するように積層体の表面に形成された一対の外部電極とを備えている。外部電極は、下地層上にめっき処理が施されている。めっき処理の際に発生した水素が外部電極近傍に吸蔵された後、素体に拡散してIR(絶縁抵抗)の劣化を引き起こすことが知られている。
特許文献1には、めっき処理後の積層体を熱処理することにより、めっき処理で積層体に含まれた水素を外部へ放出させることが記載されている。
特開2016−66783号公報
しかしながら、上記技術では、IR劣化を十分に抑制することは困難である。
本発明は、上記課題に鑑みなされたものであり、IR劣化を抑制することができる積層セラミックコンデンサおよびその製造方法を提供することを目的とする。
本発明に係る積層セラミックコンデンサは、セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップと、前記2端面から積層チップの前記2端面以外の4面のうち少なくとも1面にかけて形成された下地層と、前記下地層上に形成され、一部が前記少なくとも1面と接触するめっき層と、から形成される1対の外部電極と、異なる端面に露出する内部電極層同士が対向する容量領域と前記少なくとも1面との間に、前記めっき層が前記下地層を介さずに前記積層チップと接触する領域と交差するように設けられ、少なくともNiを含む金属または合金を主成分とするダミー層と、を備える。
上記積層セラミックコンデンサにおいて、前記積層チップの上面及び下面と前記容量領域との間に設けられ、前記誘電体層と主成分が同じであるカバー層を備え、前記下地層は、前記積層チップの積層方向の前記上面及び前記下面にかけて形成され、前記めっき層は、前記下地層上に形成され一部が前記上面及び前記下面と接触し、前記ダミー層は、前記カバー層内に形成されてもよい。
上記積層セラミックコンデンサにおいて、前記積層方向において、前記積層チップの前記上面又は前記下面と前記ダミー層との距離をL1とし、前記ダミー層と前記積層方向の最外層の前記内部電極層との距離をL2とした場合に、L1≧10μmおよびL2≧15μmとしてもよい。
上記積層セラミックコンデンサにおいて、前記下地層は、前記積層チップの前記2端面以外の2側面にかけて形成され、前記めっき層は、前記下地層上に形成され一部が前記2側面と接触し、前記ダミー層は、前記積層チップにおいて積層された複数の前記内部電極層が前記2端面以外の前記2側面に延びた端部を覆うように設けられたサイドマージンに形成されてもよい。
上記積層セラミックコンデンサにおいて、前記積層チップの前記側面と前記ダミー層の外側の端部との距離をW1とし、前記内部電極層の前記端部と前記ダミー層の前記内部電極層側の端部との距離をW2とした場合に、W1≧10μmおよびW2≧15μmとしてもよい。
上記積層セラミックコンデンサにおいて、前記ダミー層は、前記積層チップの積層方向において連続して設けられていてもよい。
上記積層セラミックコンデンサにおいて、前記下地層はCuを主成分としてもよい。
本発明に係る積層セラミックコンデンサの製造方法は、主成分セラミック粒子を含むグリーンシート上に、内部電極層形成用導電ペーストのパターンを配置する第1工程と、前記第1工程によって得られた積層単位を、前記パターンの配置位置が交互にずれるように複数積層する第2工程と、主成分セラミック粒子を含む第1のカバーシート上に、Niを含むダミー層形成用ペーストのパターンを配置し、主成分セラミック粒子を含む第2のカバーシートを積層する第3工程と、前記第2工程によって得られたセラミック積層体の積層方向の上面及び下面に前記第3工程によって得られたカバーシート積層体を配置して焼成する第4工程と、を含み、前記第4工程によって得られる積層チップの2端面から前記積層チップの上面及び下面にかけて形成された下地層と、前記下地層上に形成され一部が前記積層チップの前記上面及び前記下面と接触するめっき層と、から形成される1対の外部電極の前記めっき層が前記下地層を介さずに前記積層チップと接触する領域と交差するように、前記ダミー層形成用ペーストのパターンを配置する。
本発明に係る積層セラミックコンデンサの製造方法は、主成分セラミック粒子を含むグリーンシート上に、内部電極層形成用導電ペーストのパターン及びNiを含むダミー層形成用ペーストのパターンを配置する第1工程と、前記第1工程によって得られた積層単位を、前記パターンの配置位置が交互にずれるように複数積層する第2工程と、前記第2工程によって得られたセラミック積層体の積層方向の上面及び下面に主成分セラミック粒子を含むカバーシートを配置して焼成する第3工程と、を含み、前記第3工程によって得られる積層チップの2端面から前記積層チップの前記2端面以外の2側面にかけて形成された下地層と、前記下地層上に形成され一部が前記積層チップの前記2側面に接触するめっき層と、から形成される1対の外部電極の前記めっき層が前記下地層を介さずに前記積層チップと接触する領域と交差するように、前記ダミー層形成用ペーストのパターンを配置する。
本発明に係る積層セラミックコンデンサの製造方法は、主成分セラミック粒子を含むグリーンシート上に、内部電極層形成用導電ペーストを配置する第1工程と、前記第1工程によって得られた積層単位を、前記内部電極層形成用導電ペーストのパターンの配置位置が交互にずれるように複数積層する第2工程と、主成分セラミック粒子を含む第1のカバーシート上に、Niを含むダミー層形成用ペーストのパターンを配置し、主成分セラミック粒子を含む第2のカバーシートを積層する第3工程と、前記第2工程によって得られたセラミック積層体の積層方向の上面及び下面に前記第3工程によって得られたカバーシート積層体を配置する第4工程と、前記第4工程によって得られたセラミック積層体をカットすることによって、前記パターンが1つおきに露出する2端面と、前記パターンの全てが露出する2側面とを形成する第5工程と、主成分セラミック粒子を含む第1のサイドマージンシート上に、Niを含むダミー層形成用ペーストのパターンを配置し、主成分セラミック粒子を含む第2のサイドマージンシートを積層する第6工程と、前記第5工程で得られたセラミック積層体の前記2側面に、前記第6工程によって得られたサイドマージン積層体を配置し、積層方向の上面及び下面にカバーシートを配置して焼成する第7工程と、を含み、前記第7工程によって得られる積層チップの2端面から前記積層チップの前記2端面以外の2側面にかけて形成された下地層と、前記下地層上に形成され一部が前記積層チップの前記2側面に接触するめっき層と、から形成される1対の外部電極の前記めっき層が前記下地層を介さずに前記積層チップと接触する領域と交差するように、前記ダミー層形成用ペーストのパターンを配置する。
本発明によれば、IR劣化を抑制することができる。
実施形態に係る積層セラミックコンデンサの部分断面斜視図である。 図2(A)は、積層セラミックコンデンサを上面から見た透視図であり、図2(B)は、図1のA−A線断面図であり、図2(C)は、図1のB−B線断面図である。 図3(A)及び図3(B)は、水素の移動について説明する図である。 図4は、ダミー層の配置位置について説明するための図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。 図6(A)は、変形例に係る積層セラミックコンデンサの部分断面斜視図であり、図6(B)は、図6(A)のB−B線断面図である。 変形例に係る積層セラミックコンデンサの製造方法のフローを例示する図である。
以下、図面を参照しつつ、実施形態について説明する。
(実施形態)
図1は、実施形態に係る積層セラミックコンデンサ100の部分断面斜視図である。図2(A)は、積層セラミックコンデンサ100を上面から見た透視図であり、図2(B)は、図1のA−A線断面図であり、図2(C)は、図1のB−B線断面図である。ここで、図1に示すように、積層セラミックコンデンサ100の長手方向をX方向とし、短手方向をY方向とし、高さ方向をZ方向とする。
図1〜図2(C)で例示するように、積層セラミックコンデンサ100は、略直方体形状を有する積層チップ10と、積層チップ10のいずれかの対向する2端面(図1では、X方向において対向する2端面)に設けられた外部電極20a,20bとを備える。なお、積層チップ10の当該2端面以外の4面のうち、積層方向の上面および下面以外の2面を側面と称する。外部電極20a,20bは、積層チップ10の積層方向の上面、下面および2側面に延在している。ただし、外部電極20a,20bは、互いに離間している。
積層チップ10は、誘電体として機能するセラミック材料を含む誘電体層11と、卑金属材料を含む内部電極層12が、交互に積層された構成を有する。各内部電極層12の端縁は、積層チップ10の外部電極20aが設けられた端面と、外部電極20bが設けられた端面とに、交互に露出している。それにより、各内部電極層12は、外部電極20aと外部電極20bとに、交互に導通している。その結果、積層セラミックコンデンサ100は、複数の誘電体層11が内部電極層12を介して積層された構成を有する。
誘電体層11と内部電極層12との積層構造において、積層方向(Z方向)の最外層には内部電極層12が配置され、当該積層体の上面および下面は、カバー層13によって覆われている。カバー層13は、セラミック材料を主成分とする。例えば、カバー層13の材料は、誘電体層11とセラミック材料の主成分が同じである。
積層セラミックコンデンサ100のサイズは、例えば、長さ0.25mm、幅0.125mm、高さ0.125mmであり、または長さ0.4mm、幅0.2mm、高さ0.2mm、または長さ0.6mm、幅0.3mm、高さ0.3mmであり、または長さ1.0mm、幅0.5mm、高さ0.5mmであり、または長さ3.2mm、幅1.6mm、高さ1.6mmであり、または長さ4.5mm、幅3.2mm、高さ2.5mmであるが、これらのサイズに限定されるものではない。
内部電極層12は、Ni(ニッケル),Cu(銅),Sn(スズ)等の卑金属を主成分とする。内部電極層12として、Pt(白金),Pd(パラジウム),Ag(銀),Au(金)などの貴金属やこれらを含む合金を用いてもよい。内部電極層12の平均厚みは、例えば、1μm以下である。誘電体層11は、例えば、一般式ABOで表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたABO3−αを含む。例えば、当該セラミック材料として、BaTiO(チタン酸バリウム),CaZrO(ジルコン酸カルシウム),CaTiO(チタン酸カルシウム),SrTiO(チタン酸ストロンチウム),ペロブスカイト構造を形成するBa1-x−yCaSrTi1−zZr(0≦x≦1,0≦y≦1,0≦z≦1)等を用いることができる。誘電体層11の平均厚みは、例えば、1μm以下である。
図2(B)で例示するように、外部電極20aに接続された内部電極層12と外部電極20bに接続された内部電極層12とが対向する領域は、積層セラミックコンデンサ100において電気容量を生じる領域である。そこで、当該領域を、容量領域18と称する。すなわち、容量領域18は、異なる外部電極に接続された2つの隣接する内部電極層12が対向する領域である。
また、図2(C)で例示するように、積層チップ10において、積層チップ10の2側面から内部電極層12に至るまでの領域をサイドマージン16と称する。すなわち、サイドマージン16は、積層チップ10において積層された複数の内部電極層12が2側面側に延びた端部を覆うように設けられた領域である。なお、カバー層13及びサイドマージン16のことを、容量領域18の周辺領域と称することもある。
図2(B)に示すように、外部電極20a,20bは、積層チップ10の表面に形成された下地層21上に、めっき層22が形成された構造を有する。
下地層21は、特に限定されないが、例えばNiおよびCuの少なくともいずれか一方を含む金属または合金を主成分とし、下地層21の緻密化のためのガラス成分を含んでいてもよく、下地層21の焼結性を制御するための共材を含んでいてもよい。ガラス成分は、Ba,Sr,Ca,Zn(亜鉛),Al(アルミニウム),Si(ケイ素),B(ホウ素)等の酸化物である。共材は、セラミック成分であり、例えば、誘電体層11が主成分とするセラミック成分である。
めっき層22は、Cu,Ni,Al,Zn,Snなどの金属またはこれらの2以上の合金を主成分とする。めっき層22は、単一金属成分のめっき層でもよく、互いに異なる金属成分の複数のめっき層でもよい。下地層21およびめっき層22は、積層チップ10の両端面を覆うとともに、4つの側面の少なくともいずれかに延在している。本実施形態においては、下地層21およびめっき層22は、積層チップ10の両端面から4つの側面に延在している。積層チップ10の2端面が対向する方向(X方向)において、めっき層22は下地層21よりも積層チップ10の中心近くまで延在しているため、めっき層22の一部は下地層21を介さずに積層チップ10と接触する。
めっき層22を形成する際に発生し、外部電極20a,20bの近傍(例えば、積層チップ10とめっき層22との界面及び下地層21とめっき層22との界面)に吸蔵された水素30は、積層セラミックコンデンサ100に電圧を印加すると、図3(A)に矢印で示すように、内部電極層12に向かって移動する。移動した水素30が内部電極層12に到達すると、その周囲の誘電体層11を還元させてしまい、IRの劣化を引き起こす。
そこで、本実施形態に係る積層セラミックコンデンサ100の積層チップ10は、図1〜図2(C)に示すように、外部電極20a,20bの近傍に吸蔵された水素を捕捉するための、少なくともNiを含む金属又は合金を主成分とするダミー層14a,14bを容量領域18の周辺領域に備える。
ダミー層14aは、図2(B)及び図2(C)に示すように、積層チップ10の上面/下面と容量領域18との間に形成されている。つまり、ダミー層14aは、カバー層13内に形成されている。外部電極20a,20bの近傍に貯蔵された水素は、下地層21を通過することが難しいため、下地層21が存在しない箇所、すなわち、めっき層22が下地層21を介さずに積層チップ10と接触する領域17(図2(A)参照)から積層チップ10に侵入する。そのため、ダミー層14aは、積層チップ10の2端面が対向する方向(X方向)において、外部電極20a,20bのめっき層22が下地層21を介さずに積層チップ10と接触する領域17と交差するように延在している。なお、同一のカバー層13内に形成されたダミー層14aは、積層チップ10の2端面が対向する方向(X方向)において、互いに離間している。
ダミー層14bは、図2(A)及び図2(C)に示すように、サイドマージン16に形成されている。ダミー層14bのY方向における幅は、例えば、20μmである。また、ダミー層14aと同様に、ダミー層14bも積層チップ10の2端面が対向する方向(X方向)において、外部電極20a,20bのめっき層22が下地層21を介さずに積層チップ10と接触する領域17と交差するように延在している。さらに、外部電極20a側に形成されたダミー層14bと、外部電極20b側に形成されたダミー層14bとは、互いに離間している。
このように、積層チップ10がダミー層14a,14bを有することにより、図3(B)に示すように、外部電極20a,20bの近傍に吸蔵された水素30が積層セラミックコンデンサ100への電圧印加により移動しても、Niの水素を吸蔵する性質により、水素30は、ダミー層14a,14bに捕捉される。捕捉された水素30は電界強度が低いため、内部電極層12に向かって移動しない。これにより、内部電極層12への水素30の移動が抑制される。したがって、水素30が内部電極層12へ到達し、IRが劣化することを抑制できる。
なお、図4に示すように、積層方向(Z方向)において、積層チップ10の上面(又は下面)とダミー層14aとの距離をL1とした場合に、L1≧10μmが好ましい。ダミー層14aが外部電極20a,20b(素体表面)に近すぎると、めっき液中から水素を取り込んでしまうためである。また、ダミー層14aと積層方向の最外層の内部電極層12との距離(ダミー層14aから容量領域18までの距離)をL2とした場合に、L2≧15μmが好ましい。水素が捕捉された状態のダミー層14aが内部電極層12に近すぎると、捕捉した水素でダミー層14aの周辺が還元されてしまい、容量領域18の絶縁抵抗が劣化しやすくなるためである。
また、図4に示すように、積層チップ10の側面が対向する方向(Y方向)において、積層チップ10の側面とダミー層14bの外側(外部電極20a,20b側)の端部との距離をW1とした場合に、W1≧10μmが好ましい。ダミー層14bが外部電極20a,20b(素体表面)に近すぎると、めっき液中から水素を取り込んでしまうためである。また、内部電極層12の端部とダミー層14bの内部電極層12側の端部との距離をW2とした場合に、W2≧15μmが好ましい。水素が捕捉された状態のダミー層14bが内部電極層12に近すぎると、捕捉した水素でダミー層14bの周辺が還元されてしまい、容量領域18の絶縁抵抗が劣化しやすくなるためである。
本実施形態に係る積層セラミックコンデンサ100は、セラミックを主成分とする誘電体層11と、内部電極層12と、が交互に積層され、積層された複数の内部電極層12が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップ10と、2端面から積層チップ10の2端面以外の4面のうち少なくとも1面にかけて形成された下地層21と、下地層21上に形成され、一部が当該少なくとも1面と接触するめっき層22と、から形成される1対の外部電極20a,20b、異なる端面に露出する内部電極層12同士が対向する容量領域18と少なくとも1面との間に、めっき層22が下地層21を介さずに積層チップ10と接触する領域17と交差するように設けられ、少なくともNiを含む金属または合金を主成分とするダミー層14a,14bと、を備える。これにより、外部電極20a,20bの近傍に吸蔵された水素30が、積層セラミックコンデンサ100への電圧印加により移動しても、ダミー層14a,14bが当該水素を捕捉するので、内部電極層12への水素30の移動が抑制される。したがって、水素30が内部電極層12へ到達し、IRが劣化することを抑制できる。
なお、積層チップ10の側面が対向する方向(Y方向)において、内部電極層12の幅よりも、ダミー層14aの幅が広い方が好ましい。積層チップ10の角部から侵入する水素を捕捉できるからである。
続いて、積層セラミックコンデンサ100の製造方法について説明する。図5は、積層セラミックコンデンサ100の製造方法のフローを例示する図である。
(原料粉末作製工程)
まず、誘電体層11の主成分であるセラミック材料の粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mg(マグネシウム),Mn(マンガン),V(バナジウム),Cr(クロム),希土類元素(Y(イットリウム),Sm(サマリウム),Eu(ユウロピウム),Gd(ガドリニウム),Tb(テルビウム),Dy(ジスプロシウム),Ho(ホロミウム),Er(エルビウム),Tm(ツリウム)およびYb(イッテルビウム))の酸化物、並びに、Co(コバルト),Ni,Li(リチウム),B,Na(ナトリウム),K(カリウム)およびSiの酸化物もしくはガラスが挙げられる。例えば、まず、セラミック材料の粉末に添加化合物を含む化合物を混合して仮焼を行う。続いて、得られたセラミック材料の粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック材料の粉末を調製する。
(積層工程)
次に、得られたセラミック材料の粉末に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み1.0μm以下の帯状の誘電体グリーンシートを塗工して乾燥させる。
次に、誘電体グリーンシートの表面に、内部電極層形成用導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層12のパターンを配置する。内部電極層形成用導電ペーストは、内部電極層12の主成分金属の粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる。バインダおよび溶剤は、上記したセラミックスラリーと異なるものを使用することが好ましい。また、内部電極層形成用導電ペーストには、共材として、誘電体層11の主成分であるセラミック材料を分散させてもよい。
また、誘電体グリーンシートの表面に、ダミー層形成用ペーストをスクリーン印刷、グラビア印刷等により印刷することで、ダミー層14bのパターンを配置する。ダミー層形成用ペーストは、Niの粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる。バインダおよび溶剤は、上記したセラミックスラリーと異なるものを使用することが好ましい。ダミー層形成用ペーストには、共材として、誘電体層11の主成分であるセラミック材料を分散させてもよい。
なお、内部電極層12のパターン及びダミー層14bのパターンの形成順序は、内部電極層12のパターンを先に形成した後に、ダミー層14bのパターンを形成してもよいし、その逆でもよい。または、内部電極層12のパターン及びダミー層14bのパターンを同時に形成してもよい。
次に、内部電極層パターン及びダミー層14bのパターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた誘電体グリーンシートを、基材を剥離した状態で、内部電極層12と誘電体層11とが互い違いになるように、かつ内部電極層12が誘電体層11の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極に交互に引き出されるように、所定層数(例えば200〜500層)だけ積層する。
(カバー層形成工程)
カバーシート上にダミー層形成用ペーストをスクリーン印刷、グラビア印刷等により印刷することで、ダミー層14aのパターンを配置し、別のカバーシートを積層することにより、カバー層13を形成する。ダミー層形成用ペーストは、ダミー層14bと同じものを用いればよい。積層工程で得られたパターン形成シートの上下にカバー層13を圧着させ、所定チップ寸法(例えば1.0mm×0.5mm)にカットし、250〜500℃のN雰囲気中で脱バインダ処理した後に、外部電極20a,20bの下地層となる金属導電ペーストを、カットした積層体の両端面にディップ法等で塗布して乾燥させる。これにより、積層セラミックコンデンサ100の成型体が得られる。
(焼成工程)
このようにして得られた成型体を、酸素分圧10−5〜10−8atmの還元雰囲気中で1100〜1300℃で10分〜2時間焼成することで、各化合物が焼結して粒成長する(緻密化する)。このようにして、積層セラミックコンデンサ100が得られる。なお、下地層は、焼成工程後に焼き付けてもよい。
(再酸化処理工程)
その後、Nガス雰囲気中で600℃〜1000℃で再酸化処理を行ってもよい。
(めっき処理工程)
その後、めっき処理工程を実施することによって、めっき層22を下地層21上に順に形成する。以上の工程を経て、積層セラミックコンデンサ100が完成する。
本実施形態に係る製造方法によれば、積層方向において積層チップ10の上面及び下面と積層方向の最外層の内部電極層12との間に、めっき層22が下地層21を介さずに積層チップ10と接触する領域と交差するように、少なくともNiを含む金属または合金を主成分とするダミー層14aを設けることができる。さらに、積層チップ10の2側面が対向する方向において、側面と内部電極層12との間に、めっき層22が下地層21を介さずに積層チップ10と接触する領域と交差するように、少なくともNiを含む金属または合金を主成分とするダミー層14bを設けることができる。これにより、外部電極20a,20bの近傍に吸蔵された水素30が、積層セラミックコンデンサ100への電圧印加により移動しても、ダミー層14a,14bが当該水素を捕捉するので、内部電極層12への水素30の移動が抑制される。したがって、水素30が内部電極層12へ到達し、IRが劣化することを抑制できる。
(変形例)
図6(A)は、変形例に係る積層セラミックコンデンサ100Aの部分断面斜視図であり、図6(B)は、図6(A)のB−B線断面図である。積層セラミックコンデンサ100Aは、図6(B)に示すように、サイドマージン16に設けられるダミー層14bが積層方向(Z方向)において連続して設けられている点が、積層セラミックコンデンサ100(図3(C)参照)と異なる。他の構成は、積層セラミックコンデンサ100と同様であるため、詳細な説明を省略する。
図6(B)に示す構造により、積層セラミックコンデンサ100Aへ電圧を印加した場合に、外部電極20a,20b近傍に貯蔵された水素が内部電極層12へ到達し、IRが劣化することを抑制できる。また、積層セラミックコンデンサ100と比較して、積層チップ10の側面と対向するダミー層14bの面積が大きいため、水素をより確実に捕捉できる。
次に、積層セラミックコンデンサ100Aの製造方法について説明する。図7は、積層セラミックコンデンサ100Aの製造方法のフローである。なお、図5に示した積層セラミックコンデンサ100の製造方法と異なる点についてのみ説明し、その他については詳細な説明を省略する。
(原料粉末作製工程)
原料粉末作製工程では、サイドマージン16を形成するためのサイドマージン材料を用意する。誘電体層11を形成するための誘電体材料の作製工程と同様の工程により得られたチタン酸バリウムのセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mn,V,Cr,希土類元素の酸化物、並びに、Co,Ni,Li,B,Na,KおよびSiの酸化物もしくはガラスが挙げられる。なお、サイドマージン材料としてカバー層13と同じ材料を用いてもよい。
(積層工程)
誘電体グリーンシートの表面に、内部電極層形成用導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層12のパターンを配置する。次に、内部電極層12のパターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた誘電体グリーンシートを、基材を剥離した状態で、内部電極層12と誘電体層11とが互い違いになるように、かつ内部電極層12が誘電体層11の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極に交互に引き出されるように、所定層数(例えば200〜500層)だけ積層する。
(カバー層形成工程)
カバーシート上にダミー層形成用ペーストをスクリーン印刷、グラビア印刷等により印刷することで、ダミー層14aのパターンを配置し、別のカバーシートを積層することにより、カバー層13を形成する。積層工程で得られたパターン形成シートの上下にカバー層13を圧着させ、所定寸法にカットして、内部電極層12のパターンが1つおきに露出する2端面と、全ての内部電極層12のパターンが露出する2側面とを有する積層体を形成する。
(サイドマージン形成工程)
サイドマージン材料に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み30μm以下の帯状のサイドマージンシートを塗工して乾燥させる。サイドマージンシート上に、ダミー層形成用ペーストをスクリーン印刷、グラビア印刷等により印刷することで、ダミー層14bのパターンを配置し、別のサイドマージンシートを積層することによって、サイドマージン積層体を形成する。積層体の全ての内部電極層12のパターンが露出する2側面にサイドマージン16となるサイドマージン積層体を貼り付ける。
変形例に係る製造方法によれば、積層方向において積層チップ10の上面及び下面と積層方向の最外層の内部電極層12との間に、めっき層22が下地層21を介さずに積層チップ10と接触する領域と交差するように、少なくともNiを含む金属または合金を主成分とするダミー層14aを設けることができる。さらに、積層チップ10の2側面が対向する方向において、側面と内部電極層12との間に、めっき層22が下地層21を介さずに積層チップ10と接触する領域と交差するように、少なくともNiを含む金属または合金を主成分とするダミー層14bを積層方向に連続して設けることができる。これにより、外部電極20a,20bの近傍に吸蔵された水素30が、積層セラミックコンデンサ100への電圧印加により移動しても、ダミー層14a,14bが当該水素を捕捉するので、内部電極層12への水素30の移動が抑制される。したがって、水素30が内部電極層12へ到達し、IRが劣化することを抑制できる。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 積層チップ
11 誘電体層
12 内部電極層
13 カバー層
14a、14b ダミー層
16 サイドマージン
20a,20b 外部電極
21 下地層
22 めっき層
100,100A 積層セラミックコンデンサ

Claims (10)

  1. セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップと、
    前記2端面から積層チップの前記2端面以外の4面のうち少なくとも1面にかけて形成された下地層と、前記下地層上に形成され、一部が前記少なくとも1面と接触するめっき層と、から形成される1対の外部電極と、
    異なる端面に露出する内部電極層同士が対向する容量領域と前記少なくとも1面との間に、前記めっき層が前記下地層を介さずに前記積層チップと接触する領域と交差するように設けられ、少なくともNiを含む金属または合金を主成分とするダミー層と、
    を備えることを特徴とする積層セラミックコンデンサ。
  2. 前記積層チップの上面及び下面と前記容量領域との間に設けられ、前記誘電体層と主成分が同じであるカバー層を備え、
    前記下地層は、前記積層チップの積層方向の前記上面及び前記下面にかけて形成され、前記めっき層は、前記下地層上に形成され一部が前記上面及び前記下面と接触し、
    前記ダミー層は、前記カバー層内に形成される、
    ことを特徴とする請求項1記載の積層セラミックコンデンサ。
  3. 前記積層方向において、前記積層チップの前記上面又は前記下面と前記ダミー層との距離をL1とし、前記ダミー層と前記積層方向の最外層の前記内部電極層との距離をL2とした場合に、L1≧10μmおよびL2≧15μmである、
    ことを特徴とする請求項2記載の積層セラミックコンデンサ。
  4. 前記下地層は、前記積層チップの前記2端面以外の2側面にかけて形成され、前記めっき層は、前記下地層上に形成され一部が前記2側面と接触し、
    前記ダミー層は、前記積層チップにおいて積層された複数の前記内部電極層が前記2端面以外の前記2側面に延びた端部を覆うように設けられたサイドマージンに形成される、
    ことを特徴とする請求項1〜3のいずれか1項記載の積層セラミックコンデンサ。
  5. 前記積層チップの前記側面と前記ダミー層の外側の端部との距離をW1とし、前記内部電極層の前記端部と前記ダミー層の前記内部電極層側の前記端部との距離をW2とした場合に、W1≧10μmおよびW2≧15μmである、
    ことを特徴とする請求項4記載の積層セラミックコンデンサ。
  6. 前記ダミー層は、前記積層チップの積層方向において連続して設けられている、
    ことを特徴とする請求項4又は5記載の積層セラミックコンデンサ。
  7. 前記下地層はCuを主成分とする、
    ことを特徴とする請求項1〜6のいずれか1項記載の積層セラミックコンデンサ。
  8. 主成分セラミック粒子を含むグリーンシート上に、内部電極層形成用導電ペーストのパターンを配置する第1工程と、
    前記第1工程によって得られた積層単位を、前記パターンの配置位置が交互にずれるように複数積層する第2工程と、
    主成分セラミック粒子を含む第1のカバーシート上に、Niを含むダミー層形成用ペーストのパターンを配置し、主成分セラミック粒子を含む第2のカバーシートを積層する第3工程と、
    前記第2工程によって得られたセラミック積層体の積層方向の上面及び下面に前記第3工程によって得られたカバーシート積層体を配置して焼成する第4工程と、
    を含み、
    前記第4工程によって得られる積層チップの2端面から前記積層チップの上面及び下面にかけて形成された下地層と、前記下地層上に形成され一部が前記積層チップの前記上面及び前記下面と接触するめっき層と、から形成される1対の外部電極の前記めっき層が前記下地層を介さずに前記積層チップと接触する領域と交差するように、前記ダミー層形成用ペーストのパターンを配置する、
    ことを特徴とする積層セラミックコンデンサの製造方法。
  9. 主成分セラミック粒子を含むグリーンシート上に、内部電極層形成用導電ペーストのパターン及びNiを含むダミー層形成用ペーストのパターンを配置する第1工程と、
    前記第1工程によって得られた積層単位を、前記パターンの配置位置が交互にずれるように複数積層する第2工程と、
    前記第2工程によって得られたセラミック積層体の積層方向の上面及び下面に主成分セラミック粒子を含むカバーシートを配置して焼成する第3工程と、
    を含み、
    前記第3工程によって得られる積層チップの2端面から前記積層チップの前記2端面以外の2側面にかけて形成された下地層と、前記下地層上に形成され一部が前記積層チップの前記2側面に接触するめっき層と、から形成される1対の外部電極の前記めっき層が前記下地層を介さずに前記積層チップと接触する領域と交差するように、前記ダミー層形成用ペーストのパターンを配置する、
    ことを特徴とする積層セラミックコンデンサの製造方法。
  10. 主成分セラミック粒子を含むグリーンシート上に、内部電極層形成用導電ペーストを配置する第1工程と、
    前記第1工程によって得られた積層単位を、前記内部電極層形成用導電ペーストのパターンの配置位置が交互にずれるように複数積層する第2工程と、
    主成分セラミック粒子を含む第1のカバーシート上に、Niを含むダミー層形成用ペーストのパターンを配置し、主成分セラミック粒子を含む第2のカバーシートを積層する第3工程と、
    前記第2工程によって得られたセラミック積層体の積層方向の上面及び下面に前記第3工程によって得られたカバーシート積層体を配置する第4工程と、
    前記第4工程によって得られたセラミック積層体をカットすることによって、前記パターンが1つおきに露出する2端面と、前記パターンの全てが露出する2側面とを形成する第5工程と、
    主成分セラミック粒子を含む第1のサイドマージンシート上に、Niを含むダミー層形成用ペーストのパターンを配置し、主成分セラミック粒子を含む第2のサイドマージンシートを積層する第6工程と、
    前記第5工程で得られたセラミック積層体の前記2側面に、前記第6工程によって得られたサイドマージン積層体を配置し、積層方向の上面及び下面にカバーシートを配置して焼成する第7工程と、
    を含み、
    前記第7工程によって得られる積層チップの2端面から前記積層チップの前記2端面以外の2側面にかけて形成された下地層と、前記下地層上に形成され一部が前記積層チップの前記2側面に接触するめっき層と、から形成される1対の外部電極の前記めっき層が前記下地層を介さずに前記積層チップと接触する領域と交差するように、前記ダミー層形成用ペーストのパターンを配置する、
    ことを特徴とする積層セラミックコンデンサの製造方法。
JP2018156695A 2018-08-23 2018-08-23 積層セラミックコンデンサおよびその製造方法 Active JP7437871B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018156695A JP7437871B2 (ja) 2018-08-23 2018-08-23 積層セラミックコンデンサおよびその製造方法
US16/544,666 US11232909B2 (en) 2018-08-23 2019-08-19 Multilayer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018156695A JP7437871B2 (ja) 2018-08-23 2018-08-23 積層セラミックコンデンサおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2020031161A true JP2020031161A (ja) 2020-02-27
JP7437871B2 JP7437871B2 (ja) 2024-02-26

Family

ID=69586239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018156695A Active JP7437871B2 (ja) 2018-08-23 2018-08-23 積層セラミックコンデンサおよびその製造方法

Country Status (2)

Country Link
US (1) US11232909B2 (ja)
JP (1) JP7437871B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023238807A1 (ja) * 2022-06-07 2023-12-14 京セラ株式会社 積層セラミック電子部品および積層セラミック電子部品の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190116128A (ko) * 2019-07-05 2019-10-14 삼성전기주식회사 커패시터 부품

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60170924A (ja) * 1984-02-16 1985-09-04 松下電器産業株式会社 積層セラミツクコンデンサ
JP2000133545A (ja) * 1998-10-26 2000-05-12 Tdk Corp 積層セラミックチップコンデンサ
JP2002015941A (ja) * 2000-06-28 2002-01-18 Matsushita Electric Ind Co Ltd チップ型電子部品
JP2012028593A (ja) * 2010-07-26 2012-02-09 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2012044148A (ja) * 2010-07-21 2012-03-01 Murata Mfg Co Ltd セラミック電子部品
JP2013093374A (ja) * 2011-10-24 2013-05-16 Murata Mfg Co Ltd 電子部品

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2874380B2 (ja) * 1991-03-28 1999-03-24 三菱マテリアル株式会社 チップ型積層セラミックコンデンサ
JP4270395B2 (ja) * 2005-03-28 2009-05-27 Tdk株式会社 積層セラミック電子部品
US7336475B2 (en) * 2006-02-22 2008-02-26 Vishay Vitramon, Inc. High voltage capacitors
JP5835357B2 (ja) * 2012-01-23 2015-12-24 株式会社村田製作所 電子部品及びその製造方法
KR101452049B1 (ko) * 2012-11-09 2014-10-22 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체
KR101444540B1 (ko) * 2012-11-20 2014-09-24 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체
KR101412940B1 (ko) * 2013-03-29 2014-06-26 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR101565651B1 (ko) * 2013-10-08 2015-11-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
US9959973B2 (en) 2014-09-19 2018-05-01 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for manufacturing same
JP6696124B2 (ja) 2014-09-19 2020-05-20 株式会社村田製作所 積層セラミックコンデンサ及びその製造方法
JP6524734B2 (ja) * 2015-03-19 2019-06-05 株式会社村田製作所 電子部品およびこれを備えた電子部品連
KR20190059008A (ko) * 2017-11-22 2019-05-30 삼성전기주식회사 적층 세라믹 커패시터
KR102029545B1 (ko) * 2017-12-01 2019-10-07 삼성전기주식회사 적층형 커패시터
KR102499465B1 (ko) * 2017-12-06 2023-02-14 삼성전기주식회사 적층형 커패시터

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60170924A (ja) * 1984-02-16 1985-09-04 松下電器産業株式会社 積層セラミツクコンデンサ
JP2000133545A (ja) * 1998-10-26 2000-05-12 Tdk Corp 積層セラミックチップコンデンサ
JP2002015941A (ja) * 2000-06-28 2002-01-18 Matsushita Electric Ind Co Ltd チップ型電子部品
JP2012044148A (ja) * 2010-07-21 2012-03-01 Murata Mfg Co Ltd セラミック電子部品
JP2012028593A (ja) * 2010-07-26 2012-02-09 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2013093374A (ja) * 2011-10-24 2013-05-16 Murata Mfg Co Ltd 電子部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023238807A1 (ja) * 2022-06-07 2023-12-14 京セラ株式会社 積層セラミック電子部品および積層セラミック電子部品の製造方法

Also Published As

Publication number Publication date
US20200066450A1 (en) 2020-02-27
US11232909B2 (en) 2022-01-25
JP7437871B2 (ja) 2024-02-26

Similar Documents

Publication Publication Date Title
CN109559892B (zh) 陶瓷电子器件和陶瓷电子器件的制造方法
KR102648161B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP6909011B2 (ja) 積層セラミックコンデンサ
CN108231414B (zh) 多层陶瓷电容器及多层陶瓷电容器的制造方法
CN110223840B (zh) 层叠陶瓷电容器的制造方法和层叠陶瓷电容器
JP7231340B2 (ja) セラミック電子部品およびその製造方法
JP2019102798A (ja) 積層セラミックキャパシタ
JP2023038331A (ja) 積層セラミックコンデンサ
KR102388227B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
US11081282B2 (en) Multilayer ceramic capacitor with copper oxide layer and method of manufacturing the same
JP2019216168A (ja) 積層セラミックコンデンサおよびその製造方法
US10930436B2 (en) Multilayer ceramic capacitor
KR20210060319A (ko) 세라믹 전자 부품 및 그 제조 방법
JP2018133501A (ja) 積層セラミックコンデンサおよびその製造方法
CN110690047B (zh) 层叠陶瓷电容器及其制造方法
CN109786106B (zh) 陶瓷电子器件和陶瓷电子器件的制造方法
JP7437871B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2022143334A (ja) セラミック電子部品およびその製造方法
JP2018182107A (ja) 積層セラミックコンデンサおよびその製造方法
KR20190067683A (ko) 적층 세라믹 커패시터
CN111312517B (zh) 陶瓷原料粉末、层叠陶瓷电容器及层叠陶瓷电容器的制造方法
WO2024070485A1 (ja) セラミック電子部品およびその製造方法
JP2021093404A (ja) セラミック電子部品、実装基板およびセラミック電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220413

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220614

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240213

R150 Certificate of patent or registration of utility model

Ref document number: 7437871

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150