JP2019518328A - レーザスクライビング／プラズマエッチングによるハイブリッドのウエハ個片化処理用エッチングマスク - Google Patents

レーザスクライビング／プラズマエッチングによるハイブリッドのウエハ個片化処理用エッチングマスク Download PDF

Info

Publication number
JP2019518328A
JP2019518328A JP2018559789A JP2018559789A JP2019518328A JP 2019518328 A JP2019518328 A JP 2019518328A JP 2018559789 A JP2018559789 A JP 2018559789A JP 2018559789 A JP2018559789 A JP 2018559789A JP 2019518328 A JP2019518328 A JP 2019518328A
Authority
JP
Japan
Prior art keywords
mask
particles
semiconductor wafer
etching
plasma etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018559789A
Other languages
English (en)
Other versions
JP6727335B2 (ja
Inventor
ウェンコアン リー，
ウェンコアン リー，
ジェームス エス． パパヌ，
ジェームス エス． パパヌ，
ラメーシュ クリシュナマーシー，
ラメーシュ クリシュナマーシー，
プラブハット クマール，
プラブハット クマール，
ブラッド イートン，
ブラッド イートン，
アジャイ クマール，
アジャイ クマール，
アレグザンダー エヌ． ラーナー，
アレグザンダー エヌ． ラーナー，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2019518328A publication Critical patent/JP2019518328A/ja
Application granted granted Critical
Publication of JP6727335B2 publication Critical patent/JP6727335B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

エッチングマスク及び半導体ウエハをダイシングする方法が記載される。一実施例では、ウエハの個片化処理用のエッチングマスクは、固形成分及び水をベースにした、水溶性マトリクスを含む。エッチングマスクは、水溶性マトリクスの全域に分散している、複数の粒子もまた含む。複数の粒子の平均直径は、約５−１００ナノメートルの範囲である。固形成分の重量％対複数の粒子の重量％の比は、約１：０．１−１：４の範囲である。【選択図】図１

Description

本発明の実施形態は半導体処理の分野に関し、具体的には、各々がその上に複数の集積回路を有する半導体ウエハを、ダイシングする方法に関する。
半導体ウエハの処理においては、シリコンまたは他の半導体材料からなる集積回路が、ウエハ（基板とも称される）上に形成される。一般的には、集積回路を形成するために、半導電性、導電性、または絶縁性のいずれかである、様々な材料の層が利用される。これらの材料は、集積回路を形成するために、様々な周知の処理を使用して、ドープされ、堆積され、エッチングされる。各ウエハは処理されて、ダイとして知られる集積回路を含む、多数の個別領域を形成する。
ウエハは、集積回路形成処理に続いて、パッケージングのために、または、より大きな回路の中でパッケージングされていない形態で使用されるために、「ダイシング」され、個々のダイが互いに分離される。ウエハのダイシングに使用される２つの主な技法は、スクライビング（ｓｃｒｉｂｉｎｇ）と鋸引き（ｓａｗｉｎｇ）である。スクライビングによって、あらかじめ形成されたスクライブラインに沿って、ウエハ表面をわたって、ダイヤモンドチップのスクライバが移動する。これらのスクライブラインは、ダイ間の間隙に沿って延びている。この間隙は、一般的に「ストリート」と呼ばれる。ダイアモンドスクライバは、ストリートに沿ってウエハ表面に浅いスクラッチを形成する。ローラなどで圧力が印加されると、ウエハはスクライブラインに沿って分離する。ウエハの割れ目は、ウエハ基板の結晶格子構造に従う。スクライビングは、厚さが約１０ミル（１０００分の１インチ）以下のウエハに対して使用され得る。より厚いウエハに対する現時点での好適なダイシング方法は、鋸引きである。
鋸引きによって、高い毎分回転数で回転している、ダイヤモンドチップの切断ソー（ｓａｗ）がウエハ表面に接触し、ストリートに沿ってウエハを鋸引きする。ウエハはフィルムフレームに張り渡された接着フィルムといった支持部材の上に載せられ、切断ソーが、垂直ストリートと水平ストリートの両方に繰り返し当てられる。スクライビングと鋸引きのいずれにおいても問題となるのは、ダイの切断されたエッジに沿って、欠け（ｃｈｉｐ）及び凹み（ｇｏｕｇｅ）が形成され得ることである。加えて、亀裂が形成されてダイのエッジから基板の中まで伝播し、集積回路を動作不能にする可能性もある。スクライビングは、結晶構造の＜１１０＞方向に正方形または長方形のダイの片側にしか可能でないため、スクライビングに関して、欠け形成と亀裂形成が特に問題となる。その結果、ダイのもう一方の側が割断する（ｃｌｅａｖｉｎｇ）ことによって、分離線がギザギザになることにつながる。欠け及び亀裂による集積回路の損傷を防ぐために、例えば、欠け及び亀裂が実際の集積回路からある距離に保たれるよう、ウエハ上のダイ間にさらなる間隔が必要となる。間隔が必要とされる結果、標準サイズのウエハ上に、あまり多くのダイを形成することができず、本来であれば回路のために使用することが可能なウエハの面積が無駄になる。切断ソーの使用は、半導体ウエハの面積の無駄遣いを悪化させる。切断ソーの刃の厚さは、約１５ミクロンである。このため、切断ソーによって生じた切断部周辺の亀裂やその他の損傷によって集積回路が悪影響を受けないようにするためには、しばしば、各ダイの回路を３００−５００ミクロン離さなければならない。さらに、切断後、各ダイを十分に洗浄して、鋸引き処理によって生じた粒子及び他の汚染物質を取り除く必要がある。
プラズマダイシングも使用されてきたが、これにもまた限界があり得る。例えば、プラズマダイシングの実装の障害となる制約の１つは、コストであり得る。レジストをパターニングするための標準的なリソグラフィ工程の実装コストは、法外なものになり得る。プラズマダイシングの実装の障害となる可能性があるもう１つの制約は、ストリートに沿ってダイシングをする際に、一般的に見られる金属（例えば銅）をプラズマエッチングすることによって、製造上の問題またはスループットの限界が引き起こされ得るということである。
本発明の実施形態は、半導体ウエハをダイシングするための、方法及び機器を含む。
一実施形態では、ウエハの個片化処理用のエッチングマスクは、固形成分及び水をベースにした、水溶性マトリクスを含む。エッチングマスクは、水溶性マトリクスの全域に分散している、複数の粒子もまた含む。複数の粒子の平均直径は、約５−１００ナノメートルの範囲である。固形成分の重量％対複数の粒子の重量％の比は、約１：０．１−１：４の範囲である。
別の実施形態では、複数の集積回路を含む半導体ウエハをダイシングするための方法は、半導体ウエハの上にマスクを形成することを含む。マスクは、固形成分及び水をベースにした水溶性マトリクス、並びにこの水溶性マトリクスの全域に分散している複数の粒子を含む。固形成分の重量％対複数の粒子の重量％の比は、約１：０．１−１：４の範囲である。本方法はまた、マスクをレーザスクライビング処理でパターニングし、パターニングされたマスクにギャップを設けて、半導体ウエハの集積回路間の領域を露出することも含む。本方法は、集積回路を個片化するために、パターニングされたマスク内のギャップを通じて、半導体ウエハをプラズマエッチングすることも含む。パターニングされたマスクは、プラズマエッチング中に集積回路を保護する。
別の実施形態では、複数の集積回路を含む半導体ウエハをダイシングするための方法は、半導体ウエハの上にマスクを形成することを含む。マスクは、固形成分及び水をベースにした水溶性マトリクス、並びにこの水溶性マトリクスの全域に分散している複数の粒子を含む。複数の粒子の平均直径は、約５−１００ナノメートルの範囲である。本方法はまた、マスクをレーザスクライビング処理でパターニングし、パターニングされたマスクにギャップを設けて、半導体ウエハの集積回路間の領域を露出することも含む。本方法は、集積回路を個片化するために、パターニングされたマスク内のギャップを通じて、半導体ウエハをプラズマエッチングすることも含む。パターニングされたマスクは、プラズマエッチング中に集積回路を保護する。
本発明の一実施形態による、複数の集積回路を含む半導体ウエハをダイシングする方法の工程を示すフロー図である。 本発明の一実施形態による、半導体ウエハをダイシングする方法を実行中の複数の集積回路を含む半導体ウエハの断面図であり、図１のフロー図の工程１０２及び図３のフロー図の工程３０２に相当する。 本発明の一実施形態による、半導体ウエハをダイシングする方法を実行中の複数の集積回路を含む半導体ウエハの断面図であり、図１のフロー図の工程１０４及び図３のフロー図の工程３０４に相当する。 本発明の一実施形態による、半導体ウエハをダイシングする方法を実行中の複数の集積回路を含む半導体ウエハの断面図であり、図１のフロー図の工程１０６及び図３のフロー図の工程３０６に相当する。 本発明の別の実施形態による、複数の集積回路を含む半導体ウエハをダイシングする別の方法の工程を示すフロー図である。 本発明の一実施形態による、半導体ウエハまたは基板のストリート領域内で使用され得る、材料のスタック（積層体）の断面図を示す。 図５Ａ−図５Ｂは、本発明の一実施形態による、半導体ウエハをダイシングする方法の様々な工程における断面図を示す。 図５Ｃ−図５Ｄは、本発明の一実施形態による、半導体ウエハをダイシングする方法の様々な工程における断面図を示す。 本発明の一実施形態による、ウエハまたは基板のレーザダイシング及びプラズマダイシングのためのツールレイアウトのブロック図を示す。 本発明の一実施形態による、例示的なコンピュータシステムのブロック図を示す。
それぞれが上に複数の集積回路（ＩＣ）を有する、半導体ウエハのダイシング方法が記載される。以下の説明では、本発明の実施形態を完全に理解できるように、水溶性マスクの材料及び処理、レーザスクライビングの条件、並びにプラズマエッチングの条件及び材料レジームなど、多数の具体的な詳細が記述される。本発明の実施形態がこれらの具体的な詳細がなくとも実施され得ることは、当業者には明らかであろう。他の事例では、本発明の実施形態を不必要に不明瞭にしないために、集積回路の製造といった周知の態様については、詳細に説明していない。さらに、図に示す様々な実施形態は例示的な表現であり、必ずしも縮尺どおりには描かれていないことは、理解すべきである。
１つ以上の実施形態が、エッチングマスクのエッチング選択性を向上させるために、粒子分散を利用することを具体的に対象としている。
ダイを個片化するために、まずレーザスクライビングを行い続いてプラズマエッチングを行うことを含む、ハイブリッドのウエハまたは基板のダイシング処理が実施され得る。レーザスクライビング処理は、マスク層、有機及び無機の誘電体層、並びにデバイス層をクリーンに除去するために使用され得る。次に、レーザエッチング処理は、ウエハもしくは基板が露出すると、またはそれらが部分的にエッチングされると、終了されてよい。次に、バルク単結晶シリコンといったウエハまたは基板のバルクを貫通エッチングして、ダイまたはチップの個片化またはダイシングを生じさせるために、ダイシング処理のうちのプラズマエッチングの部分が用いられ得る。具体的には、１つ以上の実施形態が、例えばダイシング用途用の、耐エッチング性マスクの実装を対象としている。以下に記載する多くの実施形態がフェムト秒レーザスクライビングに関連しているが、他の実施形態では、他のタイプのレーザビームによるレーザスクライビングもまた、本明細書に記載のマスキング材料と適合性があるということは、理解すべきである。以下に記載する多くの実施形態がメタライズ（金属化）された特徴を有するスクライブストリートに関連しているが、他の実施形態では、金属フリーのスクライブストリートもまた検討され得ることも、また理解すべきである。
本明細書に記載されている１つ以上の実施形態によると、上記の問題の１つ以上に対処することで、比較的薄いが耐エッチング性は高い、マスク被覆が提供される。こうした耐エッチング性マスクを実装することの利点は、以下の、（１）ウエハレベル（ウエハごと）の、及びウエハツーウエハ（複数のウエハ間）の、被覆の厚さの変動が低減されること、（２）この処理のエッチングの部分で消費されるマスク材料が減ることから、ハイブリッドのダイシング処理のエッチングマスクのために必要な厚さが削減されること、並びに（３）スクライビングのために必要なレーザパルスエネルギーが削減されること、のうちの１つ以上を含むことができる。
背景事情を説明すると、レーザスクライビング／プラズマエッチングによるハイブリッドのダイ個片化処理においては、ウエハは、ダイ間のダイシングストリートに沿って、切断または断片化される。従来型の方法では、ダイシングは、機械式の切断ソーによって実施されてきた。しかし、モバイル装置及び他のテクノロジードライバによって、亀裂、層間剥離、及び欠け形成という欠陥が削減される、より先進的な個片化手法が必要とされるかもしれない。そうした先進的な処理を促進するために、基板に、水溶性ポリマーの保護被覆が付けられてよい。次に、ストリート内の被覆層及びデバイステスト層が、レーザスクライビングによって除去されてよい。レーザスクライビングによって、典型的にはＳｉである、その下の基板材料が切開される。露出したＳｉは、次に、その厚さ全体にわたってプラズマエッチングされ、ウエハが個別のダイへと個片化されてよい。次に、脱イオン化（ＤＩ）水をベースにした洗浄工程において、保護被覆が除去されてよい。環境の点から、及び処理が容易であることから、水溶性の保護被覆が望ましい。プラズマエッチングのステップでは、エッチングマスクとして、主にこうした水溶性ポリマー被覆が使用されてよく、こうした水溶性ポリマー被覆によって、過去のレーザスクライビング工程中に生成されたあらゆるデブリが回収されてよい。残念ながら、ほとんどの水溶性ポリマーは、プラズマエッチングに対する耐性が高くない。一方で、良好なエッチング耐性を有するポリマーは、通常、水溶性ではない。背景事情をさらに説明すると、エッチング選択性とは、除去された基板材料（例えばＳｉ）の量対エッチング処理中のマスク損失の量の比として定義されるものである。水溶性ポリマーは、通常、選択性が比較的低く、水溶性を犠牲にすることなくエッチングマスクの選択性を向上することは、有利であり得る。
本発明の一実施形態によると、レーザスクライビング及びプラズマエッチングによるウエハの個片化用のエッチング選択性のために、粒子を内包する水溶性マスクが提供される。実施形態は、水溶性のダイシングマスクにおけるエッチング耐性の向上に対する、潜在的な需要に対処するものであってよい。特定の実施例では、エッチングマスクとして、シリカ粒子が内部に分散しているポリビニルアルコール（ＰＶＡ）のマトリクスが提供される。より一般的には、一実施形態では、分散粒子が水溶性ポリマーと混合されて、複合マスクが形成される。水溶性ではない、酸化物及びポリマーといった材料が、水溶性ポリマー混合物の中に分散体として統合され得る。適切な粒子の分散体は、無機粒子とポリマーのコロイド分散体であり得る。適切な無機粒子は、酸化ケイ素、酸化アルミニウム、酸化チタン、及び酸化セリウムといった酸化物、並びに炭酸カルシウム、硫酸バリウムなどといった他の粒子を含み得る。適切なポリマー粒子は、ポリスチレン及びＰＴＦＥを含み得る。マスクがレーザスクライビングされるため、エッチングマスクには、通常、低い曇価（ｈａｚｅ）が要求されるということは、理解すべきである。曇価を最小化するため、一実施形態では、マトリクス中には１００ナノメートルよりも小さい粒子が含まれていてよい。
このように、本発明の一態様では、半導体ウエハをダイシングして個片化された集積回路にするための、レーザスクライビング処理とプラズマエッチング処理の組み合わせに基づく個片化処理に関して、耐エッチング性マスクが使用される。図１は、本発明の一実施形態による、複数の集積回路を含む半導体ウエハをダイシングする方法の工程を表すフロー図１００である。図３は、本発明の一実施形態による、複数の集積回路を含む半導体ウエハをダイシングする方法の工程を表すフロー図３００である。図２Ａ−図２Ｃは、本発明の一実施形態による、半導体ウエハをダイシングする方法を実施中の複数の集積回路を含む半導体ウエハの断面図であり、フロー図１００及び３００に相当する。
フロー図１００の工程１０２またはフロー図３００の工程３０２、及び対応する図２Ａを参照すると、半導体ウエハまたは基板２０４の上に、エッチングマスク２０２が形成される。エッチングマスク２０２は、半導体ウエハ２０４の表面上に形成された集積回路２０６を覆い、保護する。エッチングマスク２０２はまた、集積回路２０６のそれぞれの間に形成された、介在しているストリート２０７も覆う。
一実施形態では、エッチングマスク２０２は、固形成分及び水をベースにした、水溶性マトリクスを含む。エッチングマスク２０２は、水溶性マトリクスの全域に分散している、複数の粒子もまた含む。一実施形態では、複数の粒子の平均直径は、約５−１００ナノメートルの範囲である。一実施形態では、固形成分の重量％対複数の粒子の重量％の比は、約１：０．１−１：４の範囲である。一実施形態では、複数の粒子の平均直径は、約５−１００ナノメートルの範囲であり、固形成分の重量％対複数の粒子の重量％の比は、約１：０．１−１：４の範囲である。
一実施形態では、複数の粒子の平均直径は、約５−５０ナノメートルの範囲である。いかなるレーザ光の散乱または曇価の可能性をも軽減する、または打ち消すために、直径はより小さい方が好適であり得ることは、理解すべきである。一実施形態では、固形成分の重量％対複数の粒子の重量％の比は、約１：０．５−１：２の範囲である。
一実施形態では、複数の粒子とは、シリカ（ＳｉＯ２）粒子、アルミナ（Ａｌ２Ｏ３）粒子、アルミナ被覆ケイ素粒子、ポリテトラフルオロエチレン（ＰＴＦＥ）粒子、及びこれらの組み合わせからなる群から選択された複数の粒子である。酸化チタン、酸化セリウム、酸化亜鉛、酸化インジウムスズ、酸化ジルコニウムといった他の酸化物、及び炭酸カルシウム、硫酸バリウムなどといった他の無機粒子もまた、粒子添加物として使用され得ることは、理解すべきである。適切なポリマー粒子は、ポリスチレン、エポキシなどもまた含み得る。
一実施形態では、水溶性マトリクスは、ポリビニルアルコール（ＰＶＡ）ベースの水溶性マトリクスである。他の水溶性マトリクスの選択肢は、ポリエチレンオキシド、ポリエチレングリコール、ポリアクリル酸、ポリアクリルアミド、ポリスチレン−マレイン酸コポリマー、ヒドロキシエチルセルロース、ヒドロキシエチルスターチなどを含む。一実施形態では、水溶性マトリクスは、約１０−４０重量％の固形成分と、残部水を含む。特定の実施形態では、エッチングマスク２０２は、水溶性マトリクスの溶液と粒子の液体分散体とを混合することによって製造される。
一実施形態では、半導体ウエハ２０４上にマスク２０２を形成することは、半導体ウエハ２０４上にマスク２０２をスピンコートすることを含む。特定の実施形態では、ウエハの濡れ性を改善してより良い被覆を可能にするため、被覆に先立って、プラズマ前処理または化学的前処理が実施される。
一実施形態では、半導体ウエハ２０４上にマスク２０２を形成することは、レーザスクライビング処理でマスクをパターニングするのに使われるのと同じツールプラットフォーム上で（及び、恐らくはウエハをプラズマエッチングするのに使われるのとも同じツール上で）、例えばインライン混合を含むオンボード（ｏｎ−ｂｏａｒｄ）混合によって、複数の粒子を水溶性マトリクスと混合することを含む。一実施形態では、半導体ウエハ２０４上にマスク２０２を形成することは、マスクを堆積（例えばスピンコート）する、及び／または究極的にはマスクを洗浄もしくは除去するのに使われるのと同じツールプラットフォーム上で、例えばインライン混合を含むオンボード（ｏｎ−ｂｏａｒｄ）混合によって、複数の粒子を水溶性マトリクスと混合することを含む。一実施形態では、半導体ウエハ２０４上にマスク２０２を形成することは、レーザスクライビング処理でマスクをパターニングするのに使われるのと同じツールプラットフォーム上で（及び、恐らくはウエハをプラズマエッチングするのに使われるのとも同じツール上で）、並びに、マスクを堆積（例えばスピンコート）する、及び／または究極的にはマスクを洗浄もしくは除去するのに使われるのと同じツールプラットフォーム上で、例えばインライン混合を含むオンボード（ｏｎ−ｂｏａｒｄ）混合によって、複数の粒子を水溶性マトリクスと混合することを含む。
一実施形態では、上記のオンボード／インライン混合の利点は、（１）マスク材料の、あらゆる経年劣化の影響を取り除き、使用可能期間に関する懸念を除去すること、（２）（ａ）サプライヤーからの特定の混合物を構成再変更（ｒｅｑｕａｌｉｆｙ）しなくてよい、（ｂ）ウエハの種々の表面トポロジーに適応する、及び（ｃ）種々の用途／ウエハ厚さ用の、種々の目標被覆厚さ（例えばより厚いウエハはより長いエッチング時間を必要とする）により容易に適応する、ということから有益であり得る、柔軟な混合比を可能にすること、（３）マスク品質を改良すること（例えば、発泡による欠陥を軽減するためのインラインの脱ガスと組み合わせると特に）、並びに／または、（４）静的なミキサーがインライン混合の機能を提供できるという可能性を容易にすること、のうちの１つ以上を含んでいてよい。
一実施形態では、エッチングマスク２０２は水溶性エッチングマスクである。そうした一実施形態では、堆積直後の状態では（ａｓ ｄｅｐｏｓｉｔｅｄ）、水溶性マスク２０２は水性の媒体に容易に溶解可能である。例えば、一実施形態では、堆積直後の状態の水溶性マスク２０２は、アルカリ性溶液、酸性溶液、または脱イオン水のうちの１つ以上に対して可溶性を持つ材料で構成されている。ある特定の実施形態では、堆積直後の状態の水溶性マスク２０２は、毎分約１−１５ミクロンの範囲、より具体的には毎分約１．３ミクロンである、水溶液中のエッチング速度即ち除去速度を有する。
一実施形態では、半導体ウエハまたは基板２０４は、製造プロセスに耐えるのに適しており且つその上に半導体処理層が適切に堆積され得る材料で構成されている。例えば、一実施形態では、半導体ウエハまたは基板２０４は、例えば結晶シリコン、ゲルマニウム、またはシリコン／ゲルマニウムであるがそれらに限定されない、ＩＶ族系材料で構成されている。ある特定の実施形態では、半導体ウエハ２０４を提供することは、単結晶シリコン基板を提供することを含む。特定の実施形態では、単結晶シリコン基板は、不純物原子がドープされている。別の実施形態では、半導体ウエハまたは基板２０４は、例えば、発光ダイオード（ＬＥＤ）の製造に使用されるＩＩＩ−Ｖ材料基板といった、ＩＩＩ−Ｖ材料で構成されている。
一実施形態では、半導体ウエハまたは基板２０４は、表面または内部に配置された半導体デバイスのアレイを、集積回路２０６の一部として有する。こうした半導体デバイスの例は、限定しないが、シリコン基板内で製造されて誘電体層内に封入された、メモリデバイスまたは相補型金属酸化物半導体（ＣＭＯＳ）トランジスタを含む。複数の金属インターコネクトが、デバイスまたはトランジスタの上、及び周辺の誘電体層内に形成されていてよく、デバイスまたはトランジスタを電気的に連結して集積回路２０６を形成するために使用されてよい。ストリート２０７を構成している材料は、集積回路２０６を形成するために使用されている材料と、同様または同一であり得る。例えば、ストリート２０７は、誘電体材料層、半導体材料層、及びメタライズ層で構成されていてよい。一実施形態では、ストリート２０７のうちの１つ以上は、集積回路２０６の実際のデバイスと同様の、テストデバイスを含む。
再び対応している図２Ａを参照すると、オプションの実施形態では、エッチングマスク２０２はベークされる。一実施形態では、エッチングマスク２０２は、エッチングマスクのエッチング耐性を向上するためにベーク２９９され、エッチング耐性増強エッチングマスク２０３が提供される。特定の実施形態では、エッチングマスク２０２は、約５０°Ｃ−１３０°Ｃの範囲の比較的高温でベーク２９９される。こうした、より高い温度でベークすることによって、エッチングマスク２０２は架橋されてよく、それによってエッチング耐性が著しく向上する。例えば、エッチングマスク２０２が１３０°Ｃまたはその付近で約３分間ベークされるとき、結果として生じるエッチング耐性増強マスク２０３は、シリコンエッチング処理に対してロバストである。一実施形態では、ベーキングは、ホットプレート技法、もしくはウエハの前側（例えば、基板キャリアを使用する場合にはテープ装着されていない側）から印加される熱（光）放射、または他の適切な技法を用いて実施される。
フロー図１００の工程１０４及びフロー図３００の工程３０４、並びに対応する図２Ｂを参照すると、エッチングマスク２０２または２０３が、レーザスクライビング処理によってパターニングされて、パターニングされたマスク２０８にギャップ２１０が設けられ、半導体ウエハまたは基板２０４の、集積回路２０６間の領域が露出される。このように、レーザスクライビング処理は、集積回路２０６間に元々形成されているストリート２０７の材料を除去するために使用される。本発明の一実施形態によると、レーザスクライビング処理を用いてエッチングマスク２０２または２０３をパターニングすることは、図２Ｂに示すとおり、半導体ウエハ２０４の集積回路２０６間の領域に部分的に入り込んで、トレンチ２１２を形成することを含む。本発明の一実施形態では、エッチングマスク２０２または２０３の複数の粒子は、レーザスクライビング処理によってエッチングマスク２０２または２０３がパターニングされている間、レーザスクライビング処理に実質的に干渉しない。
一実施形態では、レーザスクライビング処理用のレーザ源として、フェムト秒ベースのレーザが使用される。例えば、一実施形態では、可視スペクトルに紫外線（ＵＶ）と赤外線（ＩＲ）の範囲の波長を加えた（合わせて広帯域の光学スペクトルとなる）波長を有するレーザを使用して、フェムト秒ベースのレーザ、即ちフェムト秒（１０−１５秒）の大きさのパルス幅を有するレーザが提供される。一実施形態では、アブレーションは波長に依存しない、または基本的に波長に依存しない。したがって、エッチングマスク２０２または２０３の、ストリート２０７の、及び、場合によっては半導体ウエハまたは基板２０４の一部の膜といった、複合膜に好適である。
フェムト秒領域であることが寄与しているレーザビームのプロファイルを使用することによって、より長いパルス幅の場合（例えばナノ秒の処理）と対比して、熱損傷の問題が軽減されるか除去されるということは、理解するべきである。レーザスクライビング中の損傷が除去または緩和されるのは、低エネルギーの再結合または熱平衡の欠如によるものであり得る。チッピング、微小亀裂、及び層間剥離を最小限に抑えるレーザスクライビング及びダイシングの処理を成功させて、クリーンなレーザスクライビング切断を実現するためには、ビームプロファイルといったレーザパラメータの選択が重要になり得るということも、また理解すべきである。レーザスクライビング切断がクリーンになればなるほど、最終的なダイ個片化のために実施され得るエッチングプロセスは、より円滑になる。半導体デバイスのウエハには、通常、その上に種々の材料タイプ（例えば導体、絶縁体、半導体）及び種々の厚さの、多数の機能層が配置される。こうした材料は、限定しないが、ポリマーといった有機材料、金属、または二酸化ケイ素及び窒化ケイ素といった無機誘電体を含んでいてよい。
ウエハまたは基板上に配置された個々の集積回路の間のストリートは、集積回路自体と同様の、または同一の層を含んでいてよい。例えば、図４は、本発明の一実施形態による半導体ウエハまたは基板のストリート領域に使用され得る、材料スタックの断面図を示す。
図４を参照すると、ストリート領域４００は、シリコン基板最上部４０２、第１の二酸化ケイ素層４０４、第１のエッチング停止層４０６、（例えば、二酸化ケイ素の誘電率４．０よりも低い誘電率を有する）第１の低誘電率（ｌｏｗ Ｋ）誘電体層４０８、第２のエッチング停止層４１０、第２の低誘電率誘電体層４１２、第３のエッチング停止層４１４、非ドープケイ素ガラス（ＵＳＧ）層４１６、第２の二酸化ケイ素層４１８、並びに（マスク２０２及び２０３に関連して上記で記載されたエッチングマスク層といった）エッチングマスク４２０を含む。銅メタライゼーション４２２は、第１のエッチング停止層４０６と第３のエッチング停止層４１４との間に、第２のエッチング停止層４１０を貫通して、配置されている。ある特定の実施形態では、第１のエッチング停止層４０６、第２のエッチング停止層４１０及び第３のエッチング停止層４１４は窒化ケイ素で構成されているが、低誘電率誘電体層４０８及び４１２は、炭素ドープされた酸化ケイ素材料で構成されている。
（ナノ秒ベースの照射といった）従来型のレーザ照射下では、ストリート４００の材料は、光吸収及びアブレーションのメカニズムの点で、全く異なった挙動を示し得る。例えば、二酸化ケイ素といった誘電体層は、通常条件下で、商用利用可能な全てのレーザ波長に対して、基本的に透過性を有している。対照的に、金属、有機物（例えば、低誘電率材料）及びケイ素は、特にナノ秒ベースの照射に応答して、きわめて容易に光子を結合することができる。一実施形態においては、二酸化ケイ素層、低誘電率材料層、及び銅層について、二酸化ケイ素の層を低誘電率材料層及び銅層に先立ってアブレート（除去）することでこれらをパターニングするのに、フェムト秒ベースのレーザスクライビング処理が使用される。
レーザビームがフェムト秒ベースのレーザビームである場合、一実施形態では、適切なフェムト秒ベースのレーザ処理は、通常、様々な材料において非線形相互作用をもたらす、高いピーク強度（放射照度）によって特徴づけられる。こうした一実施形態では、フェムト秒レーザ源は、約１０フェムト秒から５００フェムト秒の範囲内、ただし好ましくは１００フェムト秒から４００フェムト秒の範囲内のパルス幅を有する。一実施形態では、フェムト秒レーザ源は、約１５７０ナノメートルから２００ナノメートルの範囲内、ただし好ましくは約５４０ナノメートルから２５０ナノメートルの範囲内の波長を有する。一実施形態では、レーザ及び対応する光学システムによって、加工面に、約３ミクロンから１５ミクロンの範囲、好ましくは約５ミクロンから１０ミクロン、または１０−１５ミクロンの範囲の焦点が設けられる。
一実施形態では、レーザ源は、約２００ｋＨｚから１０ＭＨｚの範囲内、ただし好ましくは約５００ｋＨｚから５ＭＨｚの範囲内の、パルス繰り返し率を有する。一実施形態では、レーザ源は、約０．５μＪから１００μＪの範囲内、ただし好ましくは約１μＪから５μＪの範囲内の、パルスエネルギーを加工面に供給する。一実施形態では、レーザスクライビング処理は、被加工物の表面に沿って、約５００ｍｍ／秒から５ｍ／秒の範囲内、ただし好ましくは約６００ｍｍ／秒から２ｍ／秒の範囲内のスピードで進む。
スクライビング処理は、１回のみの通過で、または複数回の通過で行われ得るが、一実施形態では、好ましくは１−２回の通過によって行われる。一実施形態では、被加工物のスクライビング深さは、約５ミクロンから５０ミクロンの範囲内、好ましくは約１０ミクロンから２０ミクロンの範囲内の深さである。一実施形態では、生成されたレーザビームのカーフ幅は約２ミクロンから１５ミクロンの範囲内であるが、シリコンウエハのスクライビング／ダイシングにおいては、（デバイス／シリコンのインターフェースで測定して）好ましくは約６ミクロンから１０ミクロンの範囲内である。
レーザパラメータは、例えば、無機誘電体（例えば二酸化ケイ素）のイオン化を実現し、かつ、無機誘電体が直接アブレートされる前に下層の損傷によって層間剥離及びチッピング（欠け）が生じるのを最小限に抑えるのに、十分に高いレーザ強度を提供する、といった利益及び利点によって選択されてよい。また、パラメータは、アブレーションの幅（カーフ幅など）及び深さを正確に制御することで、産業上の用途にとって有意義なプロセススループットを提供するようにしても、選択されてよい。一実施形態では、こうした利点を提供するためには、線形プロファイルのレーザビームによるレーザスクライビング処理が適切である。
レーザスクライビングが、マスクをパターニングするのと共に、ダイを個片化するためにウエハまたは基板を完全に貫通してスクライブするのにも使用されるケースでは、上記のレーザスクライビングの後でダイシング処理または個片化処理が停止され得ることは、理解すべきである。したがって、こうしたケースでは、さらなる個片化処理は必要とされないだろう。しかし、完全な個片化のためにレーザスクライビングだけが実施されるのではないケースでは、以下の実施形態が検討されてよい。
オプションの実施形態では、レーザスクライビング処理に続いて、且つプラズマエッチングによる個片化処理に先立って、中間の、マスク開口形成後洗浄工程が実施される。一実施形態では、マスク開口形成後洗浄工程は、プラズマベースの洗浄処理である。一実施例では、以下に記載するとおり、プラズマベースの洗浄処理は、ギャップ２１０によって露出している基板２０４の領域に対して非反応性である。
一実施形態によると、プラズマベースの洗浄処理は、洗浄処理中、露出した領域がエッチングされないか、またはごくわずかしかエッチングされないという点において、基板２０４の露出した領域に対して非反応性である。そうした一実施形態では、非反応性ガスのプラズマによる洗浄のみが、使用される。例えば、マスクの凝縮とスクライビングされた開口部の洗浄との両方の目的で、高度にバイアスされたプラズマ処理を実施するために、Ａｒもしくは別の非反応性ガス（または混合物）が使用される。この手法は、エッチングマスク２０２または２０３といった水溶性のマスクに対して適切であってよい。別のこうした実施形態では、別々の、マスク凝縮（表面層の緻密化）工程と、スクライビングされたトレンチの洗浄工程とが使用される。例えば、まず、マスク凝縮の目的で、高度にバイアスされたＡｒもしくは非反応ガス（または混合物）によるプラズマ処理が実施され、続いてレーザスクライビングされたトレンチの、Ａｒ＋ＳＦ６によるプラズマ洗浄が実施される。マスク材料が厚すぎてＡｒの洗浄がトレンチの洗浄に十分でないケースでは、この実施形態は適切であり得る。
フロー図１００の工程１０６またはフロー図３００の工程３０６、及び対応する図２Ｃを参照すると、集積回路２０６を個片化するために、半導体ウエハ２０４が、パターニングされたマスク２０８中のギャップ２１０を通じてエッチングされる。本発明の一実施形態によると、半導体ウエハ２０４をエッチングすることは、図２Ｃに示すとおり、線形プロファイルのレーザビームによるレーザスクライビング処理で当初形成されたトレンチ２１２をエッチングすることによって、最終的に半導体ウエハ２０４を完全に貫通してエッチングすることを含む。本発明の一実施形態によると、ギャップを貫通して半導体ウエハをプラズマエッチングすることは、単結晶シリコンウエハをエッチングすることを含む。この実施形態によると、プラズマエッチング中の、単結晶シリコンウエハのエッチング速度対エッチングマスク２０２または２０３のエッチング速度の比は、約１５：１−１７０：１の範囲内である。
一実施形態では、レーザスクライビング処理でエッチングマスク２０２または２０３をパターニングすることは、半導体ウエハの集積回路間の領域内にトレンチを形成することを含み、半導体ウエハをプラズマエッチングすることは、トレンチを延長して対応するトレンチ延長部を形成することを含む。こうした一実施形態では、トレンチの各々が幅を有しており、対応するトレンチ延長部の各々が幅を有している。
一実施形態では、半導体ウエハ２０４のエッチングは、プラズマエッチング処理を用いることを含む。一実施形態では、シリコン貫通電極式のエッチング処理が使用される。例えば、ある特定の実施形態では、半導体ウエハ２０４の材料のエッチング速度は、毎分２５ミクロンを上回る。ダイ個片化処理のプラズマエッチングの部分に、超高密度プラズマ源が用いられ得る。このようなプラズマエッチング処理を実施するのに適切な処理チャンバの例は、米国カリフォルニア州サニーベールのアプライドマテリアルズ社から入手可能なＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（登録商標）Ｓｉｌｖｉａ（商標）エッチングシステムである。Ａｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（登録商標）Ｓｉｌｖｉａ（商標）エッチングシステムは、容量性ＲＦ結合と誘導性ＲＦ結合を組み合わせたものである。これによって、容量性結合のみで可能であったよりもさらに独立してイオン密度とイオンエネルギーを制御することができ、それと共に磁気強化による改良さえも得ることができる。この組み合わせによって、イオン密度をイオンエネルギーから効果的に切り離して、かなりの低圧においても、潜在的に損傷を与えうる高いＤＣバイアスレベルを用いることなしに、比較的高密度のプラズマを達成することが可能になる。これにより、並外れて広い処理ウインドウがもたらされる。しかし、シリコンをエッチングできる任意のプラズマエッチングチャンバが使用されてよい。例示的な一実施形態では、基本的に正確なプロファイル制御と、基本的に波形状（ｓｃａｌｌｏｐ）を有しない側壁とを維持しつつ、単結晶シリコンの基板またはウエハ２０４を、従来のシリコンエッチング速度の約４０％よりも速いエッチング速度でエッチングするために、ディープシリコンエッチングが使用される。ある特定の実施形態では、シリコン貫通ビア式のエッチング処理が使用される。エッチング処理は、一般的には、ＳＦ６、Ｃ４Ｆ８、ＣＨＦ３、ＸｅＦ２といったフッ素ベースのガスである反応ガス、または比較的速いエッチング速度でシリコンをエッチングすることができる何らかの他の反応ガスから生成される、プラズマに基づいている。一実施形態では、耐エッチング性で水溶性のパターニングされたマスク２０８は、図２Ｃに示すとおり、また以下でより詳細に記載されるように、個片化処理の後で除去される。別の実施形態では、図２Ｃに関連して記載されるプラズマエッチング工程では、基板２０４を貫通してエッチングするのに、従来型のボッシュタイプの堆積／エッチ／堆積処理が用いられる。一般的に、ボッシュタイプの処理は、３つのサブ工程、即ち堆積、方向性照射エッチング、及び等方的化学エッチングからなり、この処理は、エッチングがシリコンを貫通するまで多数回繰り返して（サイクルで）行われる。
一実施形態では、個片化処理に続いて、パターニングされたマスク２０８が除去される。一実施形態では、パターニングされたマスク２０８は、熱水処理といった熱水性処理（ｈｏｔ ａｑｕｅｏｕｓ ｔｒｅａｔｍｅｎｔ）によって除去される。一実施形態では、パターニングされたマスク２０８は、約４０°Ｃ−１００°Ｃの範囲の温度で、熱水処理によって除去される。特定の実施形態では、パターニングされたマスク２０８は、約８０°Ｃ−９０°Ｃの範囲の温度で、熱水処理によって取り除かれる。水の温度が高ければ高いほど、熱水処理に必要な時間は少なくてよいということは、理解されるべきである。本発明の一実施形態によると、パターニングされたマスク２０８の除去を補助するため、エッチング後に、プラズマ洗浄処理もまた実施され得る。
水処理の温度がより低いと、それによって他の条件が受益し得るということは、理解されるべきである。例えば、ダイシングするウエハが、より高温の水処理によって（例えば粘着力の喪失を通じて）影響され得るダイシングテープ上で支持されているケースでは、比較的低い水処理温度が、比較的高い水処理温度の場合と比べてより長い期間にわたって、用いられてよい。こうした一実施形態では、水処理は、室温（即ち水が加熱されていない）と、約４０°Ｃの間で行われる。特定のこうした実施形態では、パターニングされたマスク２０８は、約３５°Ｃ−４０°Ｃの範囲の温度で、温水処理によって除去される。
従って、再びフロー図１００及びフロー図３００、並びに図２Ａ−図２Ｃを参照すると、ウエハダイシングは、はじめのレーザアブレーションによって、エッチングマスク２０２及び２０３を貫通し、ウエハストリート（メタライゼーションを含む）を貫通して、部分的にシリコン基板内へと、実施されてよい。次いで、ダイ個片化は、後続のシリコン貫通ディーププラズマエッチングによって完了され得る。本発明の一実施形態による、ダイシングのための材料スタックの特定の例は、図５Ａ−図５Ｄに関連して以下で記載される。
図５Ａを参照すると、レーザアブレーション／プラズマエッチングによるハイブリッドのダイシング用の材料スタックは、エッチングマスク５０２、デバイス層５０４、及び基板５０６を含む。エッチングマスク層５０２、デバイス層５０４、及び基板５０６は、支持テープ５１０に固定されたダイ接着膜５０８の上方に配置されている。他の実施形態では、標準的なダイシングテープへの直接の連結が使用される。一実施形態では、エッチングマスク５０２は、エッチングマスク２０２または２０３に関連して上記したものといった、エッチングマスクである。デバイス層５０４は、（銅層といった）１つ以上の金属層の上に配置された（二酸化ケイ素といった）無機誘電体層、及び （炭素ドープされた酸化物層といった）１つ以上の低誘電率誘電体層を含む。デバイス層５０４は、集積回路間に配列されたストリートも含む。ストリートは、集積回路と同一または同様の層を含む。基板５０６はバルク単結晶シリコン基板である。一実施形態では、エッチングマスク５０２は、エッチングマスク２０３に関して上記したものといった、熱処理５９９を用いて製造される。
一実施形態で、バルク単結晶シリコン基板５０６は、ダイ接着膜５０８に固定されるのに先立って、裏側から薄化（ｔｈｉｎｎｉｎｇ）される。薄化は、裏側グラインド処理によって実施され得る。一実施形態では、バルク単結晶シリコン基板５０６は、約５０−１００ミクロンの範囲の厚さまで薄化される。一実施形態では、薄化が、レーザアブレーション及びプラズマエッチングのダイシング処理に先立って実施されることに留意するのは、重要である。一実施形態では、エッチングマスク５０２は、約１ミクロン−５ミクロンの範囲内の厚さを有しており、デバイス層５０４は、約２ミクロン−３ミクロンの範囲の厚さを有している。一実施形態では、ダイ接着膜５０８（または、上側接着層及びベースフィルムからなるダイシングテープといった、薄化されたかまたは薄型のウエハもしくは基板を支持テープ５１０に接合可能な、任意の適切な代替物）は、約１０−２００ミクロンの範囲の厚さを有する。
図５Ｂを参照すると、エッチングマスク５０２、デバイス層５０４、及び基板５０６の一部分がレーザビームによるレーザスクライビング処理５１２によってパターニングされて、基板５０６中にトレンチ５１４が形成されている。図５Ｃを参照すると、シリコン貫通ディーププラズマエッチング処理５１６を用いて、トレンチ５１４をダイ接着膜５０８まで下に延伸し、ダイ接着膜５０８の最上部を露出させて、シリコン基板５０６を個片化している。シリコン貫通ディーププラズマエッチング処理５１６中、デバイス層５０４は、エッチングマスク５０２によって保護されている。
図５Ｄを参照すると、個片化処理は、ダイ接着膜５０８をパターニングし、支持テープ５１０の最上部を露出して、ダイ接着膜５０８を個片化することをさらに含んでいてよい。一実施形態では、ダイ接着膜は、レーザ処理またはエッチング処理によって個片化される。さらなる実施形態は、その後に、支持テープ５１０から基板５０６の個片化された部分を（例えば、個々の集積回路として）除去することを含み得る。一実施形態では、個片化されたダイ接着膜５０８は、基板５０６の個片化された部分の背面上に保持される。代替的な実施形態では、基板５０６が約５０ミクロンよりも薄いケースでは、追加のプラズマ処理を使用することなしに基板５０６を完全に個片化するため、レーザビームによるレーザスクライビング処理５１２が用いられる。実施形態は、エッチングマスク５０２をデバイス層５０４から除去することを、さらに含み得る。エッチングマスク５０２の除去は、パターニングされたマスク２０８の除去に関して上記したものと同様であることができる。
単一の処理ツールが、耐エッチング性の水溶性マスクを用いたレーザビームアブレーション／プラズマエッチングによるハイブリッドの個片化プロセスの中の、多数または全ての工程を実施するように構成されていてよい。例えば、図６は、本発明の一実施形態による、ウエハまたは基板のレーザ及びプラズマによるダイシングのためのツールレイアウトのブロック図を示している。
図６を参照すると、処理ツール６００は、複数のロードロック６０４が連結されているファクトリインターフェース６０２（ＦＩ）を含む。ファクトリインターフェース６０２に、クラスタツール６０６が連結されている。クラスタツール６０６は、プラズマエッチングチャンバ６０８といった、１つ以上のプラズマエッチングチャンバを含む。レーザスクライビング装置６１０もまた、ファクトリインターフェース６０２に連結されている。処理ツール６００の全体設置面積は、一実施形態では、図６に示すように、約３５００ミリメートル（３．５メートル）×約３８００ミリメートル（３．８メートル）であり得る。
一実施形態では、レーザスクライビング装置６１０は、フェムト秒ベースのレーザビームを提供するように構成されたレーザアセンブリを収容している。一実施形態では、このレーザは、レーザ及びエッチングによるハイブリッドの個片化処理のうちの、レーザアブレーションの部分、例えば上記のレーザアブレーション処理を実施するのに、適切である。一実施形態では、レーザスクライビング装置６１０には、レーザに対してウエハもしくは基板（またはそのキャリア）を動かすよう構成された、移動可能な載物台もまた含まれる。ある特定の実施形態では、レーザもまた移動可能である。レーザスクライビング装置６１０の全体設置面積は、一実施形態では、図６に示すように、約２２４０ミリメートル×約１２７０ミリメートルであり得る。
一実施形態では、１つ以上のプラズマエッチングチャンバ６０８は、複数の集積回路を個片化するために、パターニングされたマスク内のギャップを通じてウエハまたは基板をエッチングするよう構成されている。こうした一実施形態では、１つ以上のプラズマエッチングチャンバ６０８は、ディープシリコンエッチング処理を実施するように構成されている。特定の一実施形態では、１つ以上のプラズマエッチングチャンバ６０８は、米国カリフォルニア州サニーベールのアプライドマテリアルズから入手可能なＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（登録商標） Ｓｉｌｖｉａ（商標） Ｅｔｃｈシステムである。エッチングチャンバは、単結晶シリコン基板またはウエハの上または中に収容される個片化された集積回路を作製するのに使用されるディープシリコンエッチング用に、特別に設計されていてよい。一実施形態では、シリコンエッチング速度を高めるために、プラズマエッチングチャンバ６０８内に高密度プラズマ源が含まれている。一実施形態では、個片化処理またはダイシング処理の製造スループットを高くすることが可能なように、処理ツール６００のクラスタツール６０６の部分に、２つ以上のエッチングチャンバが含まれている。
ファクトリインターフェース６０２は、レーザスクライビング装置６１０を備えた外部製造設備とクラスタツール６０６との間のインターフェースとなるのに適切な、大気ポートであってよい。ファクトリインターフェース６０２は、（前面開口型統一ポッドといった）ストレージユニットから、クラスタツール６０６もしくはレーザスクライビング装置６１０のいずれかへまたはその両方へと、ウエハ（またはそのキャリア）を搬送するためのアームまたはブレードを備えた、ロボットを含み得る。
クラスタツール６０６は、個片化の方法における機能を実施するのに適切な、他のチャンバを含んでいてよい。例えば、一実施形態では、堆積及び／またはベークチャンバ６１２が含まれる。堆積及び／またはベークチャンバ６１２は、ウエハまたは基板のレーザスクライビングに先立って、ウエハまたは基板のデバイス層の上または上方にエッチングマスクを堆積するように構成されていてよい。こうしたエッチングマスク材料は、上記のとおり、ダイシング処理に先立ってベークされてよい。こうしたエッチングマスク材料は、上にも記されているように、水溶性であってよい。本発明の一実施形態によると、半導体ウエハ上方にエッチングマスクを形成することは、レーザスクライビング処理でマスクをパターニングするのに使われるのと同じツールプラットフォーム上で、複数の粒子を水溶性マトリクスと混合することを含む。即ち、他の構成も適切であり得るが、一実施形態では、処理ツール６００は、インラインまたはオンボードで粒子とマトリクスを混合する性能を含む。一実施形態では、本明細書に記載されているとおり、被覆モジュール及び洗浄モジュールもまた、スクライビングモジュール及びエッチングモジュールと同じメインフレーム上に一体化されている。
再び図６を参照すると、一実施形態では、湿式ステーション６１４が含まれる。湿式ステーションは、上記のとおり、基板またはウエハをレーザスクライビング及びプラズマエッチングによって個片化処理した後に、エッチング耐性を持つ水溶性マスクを除去するための、室温または温式による水性処理を実施して洗浄するのに適していてよい。一実施形態では、示されていないが、処理ツール６００の構成要素として、計測ステーションも含まれる。洗浄チャンバは、洗浄処理に物理的構成要素を追加してマスクの溶解速度を上げるための、原子化されたミスト及び／またはメガソニックノズルのハードウェアを含んでいることができる。
本発明の実施形態は、命令が保存されているマシン可読媒体を含み得るコンピュータプログラム製品またはソフトウェアとして提供されてよく、これらの命令は、コンピュータシステム（または他の電子デバイス）を、本発明の実施形態によるプロセスを実行するようにプログラミングするために使用されるものであってよい。一実施形態では、コンピュータシステムは、図６に関連して説明されている処理ツール６００に連結されている。マシン可読媒体は、マシン（例えば、コンピュータ）によって可読な形態で情報を保存または送信するための、あらゆる機構を含む。例えば、マシン可読（例えばコンピュータ可読）媒体は、マシン（例えばコンピュータ）可読記憶媒体（例えば、読み出し専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイスなど）、マシン（例えばコンピュータ）可読伝送媒体（電気的形態、光学的形態、音響的形態、またはその他の伝播される信号の形態（例えば赤外線信号、デジタル信号など））などを含む。
図７は、本明細書に記載の方法のうちの任意の１つ以上をマシンに実行させるための命令のセットが内部で実行され得る、コンピュータシステム７００という例示的な形態のマシンの概略図を示している。代替的な実施形態では、マシンは、ローカルエリアネットワーク（ＬＡＮ）、イントラネット、エクストラネット、またはインターネットにおいて、他のマシンに接続（例えばネットワーク化）されていてよい。マシンは、クライアント−サーバネットワーク環境においてサーバもしくはクライアントマシンとして機能してよく、または、ピアツーピア（または分散）ネットワーク環境においてピアマシンとして機能してよい。このマシンは、パーソナルコンピュータ（ＰＣ）、タブレットＰＣ、セットトップボックス（ＳＴＢ）、携帯型情報端末（ＰＤＡ）、携帯電話、ウェブ機器、サーバ、ネットワークルータ、スイッチもしくはブリッジ、または、当該マシンによって実行される動作を規定する（シーケンシャルなもしくはそれ以外の）命令のセットを実行可能な、任意のマシンであり得る。さらに、単一のマシンが示されているが、「マシン」という用語は、本明細書に記載の方法のうちの任意の１つ以上を実行するために、１セットの（または複数のセットの）命令を、個別にまたは合同して実行する、マシン（例えばコンピュータ）の任意の集合体を含んでいるとも解釈されるべきである。
例示的なコンピュータシステム７００は、バス７３０を介して互いに通信する、プロセッサ７０２、メインメモリ７０４（例えば、読み出し専用メモリ（ＲＯＭ）、フラッシュメモリ、同期ＤＲＡＭ（ＳＤＲＡＭ）またはランバスＤＲＡＭ（ＲＤＲＡＭ）といったダイナミックランダムアクセスメモリ（ＤＲＡＭ）など）、スタティックメモリ７０６（例えばフラッシュメモリ、スタティックランダムアクセスメモリ（ＳＲＡＭ）など）、及び補助メモリ７１８（例えばデータ記憶デバイス）を含む。
プロセッサ７０２は、マイクロプロセッサ、中央処理装置などといった、１つ以上の汎用処理デバイスを表す。より具体的には、プロセッサ７０２は、複合命令セット演算（ＣＩＳＣ）マイクロプロセッサ、縮小命令セット演算（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ、他の命令セットを実装するプロセッサ、または、命令セットの組み合わせを実装するプロセッサであり得る。プロセッサ７０２は、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、ネットワークプロセッサなどといった、１つ以上の特殊用途処理装置でもあり得る。プロセッサ７０２は、本明細書に記載の工程を実施するための、処理ロジック７２６を実行するように構成されている。
コンピュータシステム７００は、ネットワークインターフェースデバイス７０８をさらに含んでいてよい。コンピュータシステム７００は、ビデオディスプレイユニット７１０（例えば液晶ディスプレイ（ＬＣＤ）、発光ダイオードディスプレイ（ＬＥＤ）、または陰極線管（ＣＲＴ））、英数字入力装置７１２（例えばキーボード）、カーソル制御装置７１４（例えばマウス）、及び信号生成装置７１６（例えばスピーカ）も、また含んでいてよい。
補助メモリ７１８は、本明細書に記載の方法または機能のうちの任意の１つ以上を具現化する１つ以上のセットの命令（例えばソフトウェア７２２）が保存されている、マシンアクセス可能記憶媒体（または具体的にはコンピュータ可読記憶媒体）７３２を含んでいてよい。ソフトウェア７２２は、コンピュータシステム７００によって実行されている間、完全にまたは少なくとも部分的に、同様にマシン可読記憶媒体を構成しているメインメモリ７０４及び／またはプロセッサ７０２の内部に、常駐していてもよい。このソフトウェア７２２はさらに、ネットワークインターフェースデバイス７０８を介して、ネットワーク７２０上で送信または受信され得る。
マシンアクセス可能記憶媒体７３２は、例示的な一実施形態では単一媒体として示されているが、「マシン可読記憶媒体」という用語は、１つ以上のセットの命令を保存する、単一のまたは複数の媒体（例えば、集中データベースもしくは分散データベース、及び／またはそれに関連付けられたキャッシュ及びサーバ）を含むものであると解釈すべきである。「マシン可読記憶媒体」という用語は、マシンによって実行される一式の命令であって、本発明の方法のうちの任意の１つ以上をマシンに実行させる命令を、保存または符号化することが可能な、あらゆる媒体を含むとも解釈すべきである。したがって、「マシン可読記憶媒体」という用語は、ソリッドステートメモリ、並びに光媒体、及び磁気媒体を含むが、それらに限定されないと解釈すべきである。
本発明の一実施形態によると、マシンアクセス可能記憶媒体には、本明細書に記載のものといった、複数の集積回路を有する半導体ウエハをダイシングする方法を、データ処理システムに実行させる命令が保存されている。
このように、レーザスクライビング処理及びプラズマエッチング処理を使用して耐エッチング性のマスクを実装する、ハイブリッドのウエハダイシング手法が開示されている。

Claims (15)

  1. ウエハ個片化処理のためのエッチングマスクであって、
    固形成分及び水をベースにした水溶性マトリクスと、
    前記水溶性マトリクス全域に分散している複数の粒子であって、前記粒子は約５−１００ナノメートルの範囲の平均直径を有し、前記固形成分の重量％対前記複数の粒子の重量％の比は、約１：０．１−１：４の範囲である、複数の粒子と
    を含む、エッチングマスク。
  2. 前記複数の粒子の平均直径が、約５−５０ナノメートルの範囲である、請求項１に記載のエッチングマスク。
  3. 前記固形成分の重量％対前記複数の粒子の重量％の比が、約１：０．５−１：２の範囲である、請求項１に記載のエッチングマスク。
  4. 前記複数の粒子が、シリカ（ＳｉＯ２）粒子、アルミナ（Ａｌ２Ｏ３）粒子、アルミナ被覆ケイ素粒子、ポリテトラフルオロエチレン（ＰＴＦＥ）粒子、及びこれらの組み合わせからなる群から選択された複数の粒子である、請求項１に記載のエッチングマスク。
  5. 前記水溶性マトリクスが、ポリビニルアルコール（ＰＶＡ）ベースの水溶性マトリクス、酸化ポリエチレンベースの水溶性マトリクス、ポリエチレングリコールベースの水溶性マトリクス、及びポリアクリルアミドベースの水溶性マトリクスからなる群から選択された水溶性マトリクスである、請求項１に記載のエッチングマスク。
  6. 前記水溶性マトリクスが、約１０−４０重量％の固形成分と、残部水とを含む、請求項１に記載のエッチングマスク。
  7. 複数の集積回路を備える半導体ウエハをダイシングする方法であって、
    前記半導体ウエハ上方にマスクを形成することであって、前記マスクが固形成分及び水をベースにした水溶性マトリクス、並びに前記水溶性マトリクスの全域に分散している複数の粒子を含み、前記固形成分の重量％対前記複数の粒子の重量％の比は、約１：０．１−１：４の範囲である、マスクを形成することと、
    前記半導体ウエハの前記集積回路間の領域を露出して、パターニングされたマスクにギャップを設けるために、レーザスクライビング処理で前記マスクをパターニングすることと、
    前記集積回路を個片化するために、前記パターニングされたマスク内の前記ギャップを通じて前記半導体ウエハをプラズマエッチングすることであって、前記プラズマエッチング中、前記パターニングされたマスクが前記集積回路を保護する、プラズマエッチングすることと、
    を含む方法。
  8. 前記マスクを形成することが、前記複数の粒子の平均直径が、約５−１００ナノメートルの範囲である前記マスクを形成することを含む、請求項７に記載の方法。
  9. 前記ギャップを通じて前記半導体ウエハをプラズマエッチングすることが、単結晶シリコンウエハをプラズマエッチングすることを含み、前記プラズマエッチング中、前記単結晶シリコンウエハのエッチング速度対前記マスクのエッチング速度の比が、約１５：１−１７０：１である、請求項７に記載の方法。
  10. 前記半導体ウエハ上方に前記マスクを形成することが、前記半導体ウエハ上に前記マスクをスピンコートすることを含む、請求項７に記載の方法。
  11. レーザスクライビング処理による前記マスクの前記パターニング中に、前記マスクの前記複数の粒子が、前記レーザスクライビング処理にほぼ干渉しない、請求項７に記載の方法。
  12. 前記半導体ウエハを前記パターニングされたマスク内の前記ギャップを通じてプラズマエッチングした後に、前記パターニングされたマスクを水溶液を使用して除去することをさらに含む、
    請求項７に記載の方法。
  13. 前記半導体ウエハ上方に前記マスクを形成することは、前記レーザスクライビング処理で前記マスクをパターニングするのに使われるのと同じツールプラットフォーム上で、前記複数の粒子を前記水溶性マトリクスと混合することを含む、請求項７に記載の方法。
  14. 複数の集積回路を備える半導体ウエハをダイシングする方法であって、
    前記半導体ウエハ上方にマスクを形成することであって、前記マスクが固形成分及び水をベースにした水溶性マトリクス、並びに前記水溶性マトリクスの全域に分散している複数の粒子を含み、前記複数の粒子の平均直径は、約５−１００ナノメートルの範囲である、マスクを形成することと、
    前記半導体ウエハの前記集積回路間の領域を露出して、パターニングされたマスクにギャップを設けるために、レーザスクライビング処理で前記マスクをパターニングすることと、
    前記集積回路を個片化するために、前記パターニングされたマスク内の前記ギャップを通じて前記半導体ウエハをプラズマエッチングすることであって、前記プラズマエッチング中、前記パターニングされたマスクが前記集積回路を保護する、プラズマエッチングすることと、
    を含む方法。
  15. 前記ギャップを通じて前記半導体ウエハをプラズマエッチングすることが、単結晶シリコンウエハをプラズマエッチングすることを含み、前記プラズマエッチング中、前記単結晶シリコンウエハのエッチング速度対前記マスクのエッチング速度の比が、約１５：１−１７０：１である、請求項１４に記載の方法。
JP2018559789A 2016-05-13 2017-04-27 レーザスクライビング／プラズマエッチングによるハイブリッドのウエハ個片化処理用エッチングマスク Active JP6727335B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/154,790 US9793132B1 (en) 2016-05-13 2016-05-13 Etch mask for hybrid laser scribing and plasma etch wafer singulation process
US15/154,790 2016-05-13
PCT/US2017/029958 WO2017196549A1 (en) 2016-05-13 2017-04-27 Etch mask for hybrid laser scribing and plasma etch wafer singulation process

Publications (2)

Publication Number Publication Date
JP2019518328A true JP2019518328A (ja) 2019-06-27
JP6727335B2 JP6727335B2 (ja) 2020-07-22

Family

ID=60022385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018559789A Active JP6727335B2 (ja) 2016-05-13 2017-04-27 レーザスクライビング／プラズマエッチングによるハイブリッドのウエハ個片化処理用エッチングマスク

Country Status (7)

Country Link
US (1) US9793132B1 (ja)
JP (1) JP6727335B2 (ja)
KR (1) KR102468060B1 (ja)
CN (1) CN109155280B (ja)
SG (1) SG11201809012PA (ja)
TW (1) TWI734780B (ja)
WO (1) WO2017196549A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021131472A1 (ja) * 2019-12-24 2021-07-01 東京応化工業株式会社 保護膜形成剤、及び半導体チップの製造方法
JP7378031B2 (ja) 2020-02-03 2023-11-13 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US11929284B2 (en) 2018-11-15 2024-03-12 Tokyo Ohka Kogyo Co., Ltd. Protective film forming agent for plasma dicing and method for manufacturing semiconductor chip

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11158540B2 (en) 2017-05-26 2021-10-26 Applied Materials, Inc. Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process
JP2020047875A (ja) * 2018-09-21 2020-03-26 株式会社ディスコ ウェーハの加工方法
CN110620167B (zh) * 2019-08-26 2021-04-16 华南师范大学 一种基于大面积衬底剥离的深紫外led及其制备方法
US11854888B2 (en) * 2020-06-22 2023-12-26 Applied Materials, Inc. Laser scribing trench opening control in wafer dicing using hybrid laser scribing and plasma etch approach
CN113378507B (zh) * 2021-06-01 2023-12-05 中科晶源微电子技术（北京）有限公司 掩模数据切割方法和装置、设备及存储介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091673A (ja) * 2006-10-03 2008-04-17 Tokyo Electron Ltd 処理終点検出方法及び処理終点検出装置
JP2010074004A (ja) * 2008-09-19 2010-04-02 Fujifilm Corp 表面処理方法、表面処理用マスク、及び光学デバイス
JP2012186195A (ja) * 2011-03-03 2012-09-27 Toshiba Corp 半導体発光素子及びその製造方法
JP2014523112A (ja) * 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド レーザ・プラズマエッチングによる基板のダイシング用水溶性マスク
JP2014523110A (ja) * 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド レーザスクライビング・プラズマエッチングによるデバイスの個片化用のインサイチュー蒸着マスク層
WO2014181798A1 (ja) * 2013-05-08 2014-11-13 旭化成イーマテリアルズ株式会社 エッチング被加工材
JP2015120879A (ja) * 2013-11-20 2015-07-02 旭化成イーマテリアルズ株式会社 レジスト組成物
JP2016207737A (ja) * 2015-04-17 2016-12-08 株式会社ディスコ 分割方法

Family Cites Families (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
EP0609809B8 (en) 1993-02-01 2001-11-21 Canon Kabushiki Kaisha Liquid crystal display device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
EP0822582B1 (en) 1996-08-01 2003-10-01 Surface Technology Systems Plc Method of etching substrates
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6051149A (en) * 1998-03-12 2000-04-18 Micron Technology, Inc. Coated beads and process utilizing such beads for forming an etch mask having a discontinuous regular pattern
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP3940546B2 (ja) * 1999-06-07 2007-07-04 株式会社東芝 パターン形成方法およびパターン形成材料
US6436605B1 (en) 1999-07-12 2002-08-20 International Business Machines Corporation Plasma resistant composition and use thereof
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
US6574250B2 (en) 2000-01-10 2003-06-03 Electro Scientific Industries, Inc. Laser system and method for processing a memory link with a burst of laser pulses having ultrashort pulse widths
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
US6407363B2 (en) 2000-03-30 2002-06-18 Electro Scientific Industries, Inc. Laser system and method for single press micromachining of multilayer workpieces
CN1219319C (zh) 2000-07-12 2005-09-14 电子科学工业公司 用于集成电路熔丝的单脉冲切断的紫外激光系统和方法
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
US20040002617A1 (en) * 2002-01-17 2004-01-01 Rantala Juha T. Integrated circuits having organic-inorganic dielectric materials and methods for forming such integrated circuits
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
AU2003246348A1 (en) 2002-02-25 2003-09-09 Disco Corporation Method for dividing semiconductor wafer
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
EP1497851B1 (en) 2002-04-19 2006-01-25 Xsil Technology Limited Program-controlled dicing of a substrate using a pulsed laser
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
KR100475080B1 (ko) * 2002-07-09 2005-03-10 삼성전자주식회사 Ｓｉ-콘테이닝 수용성 폴리머를 이용한 레지스트 패턴형성방법 및 반도체 소자의 제조방법
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
US20080078948A1 (en) * 2006-10-03 2008-04-03 Tokyo Electron Limited Processing termination detection method and apparatus
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US8557128B2 (en) * 2007-03-22 2013-10-15 Micron Technology, Inc. Sub-10 nm line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
US7651830B2 (en) * 2007-06-01 2010-01-26 3M Innovative Properties Company Patterned photoacid etching and articles therefrom
JP4488037B2 (ja) * 2007-07-24 2010-06-23 パナソニック株式会社 半導体ウェハの処理方法
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
US20090255911A1 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser scribing platform and hybrid writing strategy
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US20120094494A1 (en) * 2010-10-14 2012-04-19 Macronix International Co., Ltd. Methods for etching multi-layer hardmasks
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8507363B2 (en) 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
US20150118457A1 (en) * 2012-06-22 2015-04-30 3M Innovative Properties Company Methods for patterning coatings
US8859397B2 (en) 2012-07-13 2014-10-14 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US8980726B2 (en) 2013-01-25 2015-03-17 Applied Materials, Inc. Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers
US20140273401A1 (en) * 2013-03-14 2014-09-18 Wei-Sheng Lei Substrate laser dicing mask including laser energy absorbing water-soluble film
CN104347389B (zh) * 2013-07-23 2017-07-21 中微半导体设备(上海)有限公司 等离子体刻蚀方法
US9659889B2 (en) * 2013-12-20 2017-05-23 Intel Corporation Solder-on-die using water-soluble resist system and method
US9012305B1 (en) * 2014-01-29 2015-04-21 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
JP6242776B2 (ja) * 2014-09-26 2017-12-06 富士フイルム株式会社 保護膜組成物、半導体装置の製造方法およびレーザーダイシング方法
US9721839B2 (en) 2015-06-12 2017-08-01 Applied Materials, Inc. Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091673A (ja) * 2006-10-03 2008-04-17 Tokyo Electron Ltd 処理終点検出方法及び処理終点検出装置
JP2010074004A (ja) * 2008-09-19 2010-04-02 Fujifilm Corp 表面処理方法、表面処理用マスク、及び光学デバイス
JP2012186195A (ja) * 2011-03-03 2012-09-27 Toshiba Corp 半導体発光素子及びその製造方法
JP2014523112A (ja) * 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド レーザ・プラズマエッチングによる基板のダイシング用水溶性マスク
JP2014523110A (ja) * 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド レーザスクライビング・プラズマエッチングによるデバイスの個片化用のインサイチュー蒸着マスク層
WO2014181798A1 (ja) * 2013-05-08 2014-11-13 旭化成イーマテリアルズ株式会社 エッチング被加工材
JP2015120879A (ja) * 2013-11-20 2015-07-02 旭化成イーマテリアルズ株式会社 レジスト組成物
JP2016207737A (ja) * 2015-04-17 2016-12-08 株式会社ディスコ 分割方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11929284B2 (en) 2018-11-15 2024-03-12 Tokyo Ohka Kogyo Co., Ltd. Protective film forming agent for plasma dicing and method for manufacturing semiconductor chip
WO2021131472A1 (ja) * 2019-12-24 2021-07-01 東京応化工業株式会社 保護膜形成剤、及び半導体チップの製造方法
JP7378031B2 (ja) 2020-02-03 2023-11-13 パナソニックＩｐマネジメント株式会社 素子チップの製造方法

Also Published As

Publication number Publication date
JP6727335B2 (ja) 2020-07-22
TWI734780B (zh) 2021-08-01
KR20180136573A (ko) 2018-12-24
TW201834057A (zh) 2018-09-16
KR102468060B1 (ko) 2022-11-17
US9793132B1 (en) 2017-10-17
CN109155280B (zh) 2023-07-28
WO2017196549A1 (en) 2017-11-16
CN109155280A (zh) 2019-01-04
SG11201809012PA (en) 2018-11-29

Similar Documents

Publication Publication Date Title
JP7181899B6 (ja) ハイブリッドレーザスクライビングおよびプラズマエッチングウエハ個片化プロセスのための光吸収マスク
JP6727335B2 (ja) レーザスクライビング／プラズマエッチングによるハイブリッドのウエハ個片化処理用エッチングマスク
KR101910398B1 (ko) 수용성 다이 부착 필름을 이용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
KR102365042B1 (ko) 높은 다이 파괴 강도 및 매끈한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
KR102377901B1 (ko) 회전 빔 레이저 스크라이빙 프로세스 및 플라즈마 식각 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법
KR102476266B1 (ko) 다중 통과 레이저 스크라이빙 프로세스 및 플라즈마 에칭 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법
US9721839B2 (en) Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
JP2019512875A (ja) 分割ビームのレーザスクライビングプロセスとプラズマエッチングプロセスとを使用する、ハイブリッドなウエハダイシングの手法
KR20130083381A (ko) 펨토초-기반의 레이저를 이용한 웨이퍼 다이싱 및 플라즈마 식각
JP7470104B2 (ja) 中間ブレークスルー処理を用いたハイブリッドレーザスクライビング及びプラズマエッチング手法を使用するウエハダイシング
JP2023531441A (ja) ハイブリッドなレーザスクライビング及びプラズマエッチングアプローチを用いたウエハダイシングにおけるレーザスクライビングトレンチ開口制御
KR20220037516A (ko) 공간적 다중 초점 레이저 빔 레이저 스크라이빙 프로세스 및 플라즈마 에칭 프로세스를 사용한 하이브리드 웨이퍼 다이싱 접근 방식
US11764061B2 (en) Water soluble organic-inorganic hybrid mask formulations and their applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200630

R150 Certificate of patent or registration of utility model

Ref document number: 6727335

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250