JP2019212850A - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP2019212850A
JP2019212850A JP2018109914A JP2018109914A JP2019212850A JP 2019212850 A JP2019212850 A JP 2019212850A JP 2018109914 A JP2018109914 A JP 2018109914A JP 2018109914 A JP2018109914 A JP 2018109914A JP 2019212850 A JP2019212850 A JP 2019212850A
Authority
JP
Japan
Prior art keywords
hole
printed wiring
solder resist
axis
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018109914A
Other languages
English (en)
Inventor
輝幸 大西
teruyuki Onishi
輝幸 大西
木村 誠
Makoto Kimura
誠 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2018109914A priority Critical patent/JP2019212850A/ja
Publication of JP2019212850A publication Critical patent/JP2019212850A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】電子部品のリード端子が隣接して配置されるプリント配線板において、プリント配線の剥離を抑制することができる電子装置を提供する。【解決手段】本発明に係る電子装置は、第1ソルダレジスト被覆部412と第1プリント配線部121がオーバーラップする領域を第1オーバーラップ領域OLとしたとき、第1スルーホール13と第2スルーホール14の間であって第1軸線L1上における第1オーバーラップ領域OLの長さである第1オーバーラップ長さX1が、第2軸線L2上における第1オーバーラップ領域OLの長さのうち最小値である第2オーバーラップ長さX2よりも短くなるように構成されている。これにより、第2オーバーラップ長さX2が充分に確保されて、第1ソルダレジスト41によって第1プリント配線部121の剥離を抑制することができる。【選択図】図3

Description

本発明は、電子装置に関する。
従来の電子装置としては、例えば以下の特許文献に記載されたものが知られている。
この電子装置では、プリント配線板に実装される電子部品のリード端子が、ほぼ真円状に開口するソルダレジストの内周側に露出するプリント配線(いわゆるランド)に半田付けされることにより、プリント配線と電気的に接続されている。
特開2002−237674号公報
近年では、電子装置の小型化に伴い、プリント配線板において、電子部品が高密度に実装される。
しかしながら、前記従来の電子装置は、ソルダレジストがほぼ真円状に開口形成されている。このため、電子部品のリード端子の間隔を短くしようとすると、ソルダレジストの領域を十分に確保することが困難となり、プリント配線(ランド)の剥離を招来してしまうおそれがあった。
本発明は、かかる技術的課題に鑑みて案出されたものであって、電子部品のリード端子が隣接して配置されるプリント配線板においてプリント配線の剥離を抑制することができる電子装置を提供するものである。
本発明は、その一態様として、ソルダレジストのうち、第1オーバーラップ領域の長さが、第2オーバーラップ領域の長さよりも短く設定されている。
本発明によれば、電子部品のリード端子が隣接して配置されるプリント配線板において、プリント配線の剥離を抑制することができる。
本発明に係る電子装置を第1表面側から見た斜視図である。 図1のA−A線断面図である。 本発明に係る電子装置の第1実施形態を示し、電子部品を半田付けする前のプリント配線板の平面図である。 本発明に係る電子装置の第1実施形態を示し、電子部品を半田付けする前のプリント配線板の底面図である。 本発明の第1実施形態の変形例を示し、電子部品を半田付けする前のプリント配線板の平面図である。 本発明に係る電子装置の第2実施形態を示し、電子部品を半田付けする前のプリント配線板の平面図である。 本発明に係る電子装置の第3実施形態を示し、電子部品を半田付けする前のプリント配線板の平面図である。
以下、本発明に係る電子装置の実施形態を、図面に基づいて詳述する。
(電子装置の構成)
図1は、本発明に係る電子装置を第1表面側から見た斜視図を示している。図2は、図1のA−A線に沿って切断した電子装置に縦断面図を示している。
図1に示すように、電子装置は、図示外のハウジングに収容されるプリント配線板1を有する。プリント配線板1には、例えば素子などの所定の電子部品2が実装されている。電子部品2は、素子本体である電子部品本体部20と、互いに隣接して設けられ、電子部品本体部20をプリント配線板1に接続する第1〜第4リード端子21〜24と、を有する。電子部品2は、各リード端子21〜24がプリント配線板1に第1〜第4半田31〜34を介して半田付けされることにより、プリント配線板1と電気的に接続されている。
なお、本実施形態では、4つのリード端子21〜24を有する電子部品2を例示して説明するが、このリード端子の数量は、電子部品2の仕様等に応じて異なることは言うまでもない。また、電子部品2において、各リード端子21〜24が「互いに隣接」とは、該各リード端子21〜24の間に、それぞれ他のリード端子が存在しないことを意味する。換言すれば、各リード端子21〜24が「互いに隣接」とは、該各リード端子21〜24の間に何も存在しないことを意味するものではない。これは、特許請求の範囲の記載においても同様である。
図2に示すように、プリント配線板1は、板状に形成された基板11により構成される。基板11には、1対の面、すなわち表面に相当する第1表面S1と、裏面に相当する第2表面S2とを貫通する第1スルーホール13及び第2スルーホール14が、基板11の厚さ方向に沿って貫通形成されている。なお、本実施形態では具体的な図示は省略するが、スルーホールは、電子部品2の各リード端子21〜24の分だけ設けられる。換言すれば、各リード端子21〜24が貫通するスルーホールはいずれも同様の構成を有するため、本実施形態では、便宜上、第1、第2リード端子21,22が貫通する第1、第2スルーホール13,14のみを、図示により具体的に説明する。
また、基板11の第1表面S1及び第2表面S2には、それぞれ銅箔等で形成された、所定の導体パターンを構成するプリント配線12が設けられている。プリント配線12は、第1表面S1の表面上であって第1、第2スルーホール13,14の外周側に設けられる第1、第2プリント配線部121,122と、第2表面S2の表面上であって第1、第2スルーホール13,14の外周側に設けられる第3、第4プリント配線部123,124と、を有する。
また、基板11の第1表面S1及び第2表面S2には、それぞれプリント配線12を保護する保護膜としての第1、第2ソルダレジスト41,42が形成されている。具体的には、第1ソルダレジスト41によって、第1表面S1側のプリント配線12が保護され、第2ソルダレジスト42によって、第2表面S2側のプリント配線12が保護されている。
第1ソルダレジスト41は、基板11の第1表面S1の表面上に開口して、第1、第2プリント配線部121,122を被覆しない領域を形成する複数の第1ソルダレジスト領域孔部411と、該第1ソルダレジスト領域孔部411の外側に設けられ、基板11の第1表面S1の表面上において少なくとも第1、第2プリント配線部121,122の一部を被覆する第1ソルダレジスト被覆部412と、を有する。同様に、第2ソルダレジスト42は、基板11の第2表面S2の表面上に開口して、第3、第4プリント配線部123,124を被覆しない領域を構成する複数の第2ソルダレジスト領域孔部421と、該第2ソルダレジスト領域孔部421の外側に設けられ、基板11の第2表面S2の表面上において少なくとも第3、第4プリント配線部123,124の一部を被覆する第2ソルダレジスト被覆部422と、を有する。
電子部品2は、第1、第2リード端子21,22が第1、第2スルーホール13,14に貫通した状態で、第1、第2半田31,32によって第1、第2プリント配線部121,122と電気的に接続される。なお、第1、第2半田31,32は、第1表面S1側から照射されるレーザーによって溶融し、第1表面S1側から第1、第2スルーホール13,14と第1、第2リード端子21,22との隙間C1,C2を通じて第2表面S2側へ流動することで、第1、第2表面S1,S2に跨るように半田フィレットが形成される。また、第1、第2半田31,32の半田フィレットは、それぞれ第1、第2表面S1,S2から離間するに従って先細り状に形成されると共に、第2表面S2側に対して第1表面S1側に相対的に大きく形成される。
〔第1実施形態〕
図3は、電子部品2(第1、第2リード端子21,22)を半田付けする前のプリント配線板1の平面図を示している。なお、本図の説明において、第1リード端子21(第1スルーホール13)と第2リード端子22(第2スルーホール14)を通る軸線を「第1軸線L1」とし、第1リード端子21(第1スルーホール13)を通り、第1軸線L1に対し直角な軸線を「第2軸線L2」として説明する。
図3に示すように、プリント配線板1には、基板11の第1表面S1における第1、第2スルーホール13,14の外周側に、所定の導体パターンを構成する、長円状の第1、第2プリント配線部121,122と、これに接続される図示外の回路部分とからなるプリント配線12が設けられている。換言すれば、本発明(本実施形態)では、第1、第2プリント配線部121,122は、図3中の破線部を外縁とする、いわゆるランドのみを示し、該第1、第2プリント配線部121,122と他の電子部品とを接続する回路部分を含まない。したがって、図3の図示においても、前記回路部分に相当する導体パターンについては、非表示としている。
また、基板11の第1表面S1には、少なくとも一部が第1、第2プリント配線部121,122と重なるように、第1ソルダレジスト41が形成されている。第1ソルダレジスト41は、基板11の第1表面S1に第1、第2プリント配線部121,122を露出させる第1ソルダレジスト領域孔部411と、第1、第2プリント配線部121,122の一部を被覆していわゆるオーバーレジストを構成する第1ソルダレジスト被覆部412と、を有する。
第1ソルダレジスト領域孔部411は、第1、第2スルーホール13,14を包囲する形状を有し、第1、第2プリント配線部121,122の外形状に対応する長円状に形成されている。具体的には、第1ソルダレジスト領域孔部411は、第1軸線L1の方向における第1、第2スルーホール13,14の両側の部分において、第2軸線L2に対して平行な直線形状を有し、第2軸線L2の方向における第1、第2スルーホール13,14の両側の部分において、第1軸線L1と第2軸線L2の交点Pを中心とした半径方向の外側に向かって凸となる円弧形状を有している。さらに、第1ソルダレジスト領域孔部411は、第1軸線L1及び第2軸線L2に対して対称となるように形成されている。そして、第1ソルダレジスト領域孔部411は、基板11の第1表面S1に開口することで、内側において、第1、第2スルーホール13,14の外周域である第1、第2プリント配線部121,122の一部を、第1表面S1に露出させている。
ここで、第1スルーホール13と第2スルーホール14との間で、かつ第1軸線L1上における第1、第2スルーホール13,14と第1ソルダレジスト領域孔部411の間の長さを第1露出長さY1とし、第2軸線L2上における第1、第2スルーホール13,14と第1ソルダレジスト領域孔部411の間の1対の長さのうち長い方の長さを第2露出長さY2としたときに、第2露出長さY2が第1露出長さY1よりも長くなるように設定されている。
第1ソルダレジスト被覆部412は、基板11の第1表面S1の表面上にて第1ソルダレジスト領域孔部411の外側に設けられ、少なくとも第1、第2プリント配線部121,122の一部を被覆している。具体的には、第1ソルダレジスト被覆部412によって、それぞれ第1、第2プリント配線部121,122の外周縁部が、全周にわたって被覆されている。以下では、第1ソルダレジスト被覆部412と第1プリント配線部121とがオーバーラップする領域を第1オーバーラップ領域OLとする。
ここで、第1スルーホール13と第2スルーホール14との間で、かつ第1軸線L1上における第1オーバーラップ領域OLの長さを第1オーバーラップ長さX1とし、第2軸線L2上における第1オーバーラップ領域OLの長さのうち最小値を第2オーバーラップ長さX2としたときに、第1オーバーラップ長さX1が第2オーバーラップ長さX2よりも短くなるように設定されている。
また、第1ソルダレジスト領域孔部411から露出する第1、第2プリント配線部121,122には、第2軸線L2上における第1、第2スルーホール13,14と第1ソルダレジスト領域孔部411の間の1対の領域のうち一方(本実施形態では図3中の右側)であって、第2軸線L2上の部分を含む所定の領域に、それぞれ第1、第2プリント配線部121,122を加熱するためのレーザーが照射されるレーザー被照射部15が設けられる。
図4は、電子部品2(第1、第2リード端子21,22)を半田付けする前のプリント配線板1の底面図を示している。
図4に示すように、プリント配線板1には、基板11の第2表面S2における第1、第2スルーホール13,14の外周側に、所定の導体パターンを構成するほぼ真円状の第3、第4プリント配線部123,124が設けられている。なお、本発明(本実施形態)では、第3、第4プリント配線部123,124は、第1、第2プリント配線部121,122と同様に、図4中の破線部を外縁とする、いわゆるランドのみを示し、該第3、第4プリント配線部123,124と他の電子部品とを接続する回路部分を含まない。したがって、図4の図示においても、前記回路部分に相当する導体パターンについては、非表示としている。
また、基板11の第2表面S2には、少なくとも一部が第3、第4プリント配線部123,124と重なるように、第2ソルダレジスト42が形成されている。第2ソルダレジスト42は、基板11の第2表面S2に第3、第4プリント配線部123,124を露出させる第2ソルダレジスト領域孔部421と、第3、第4プリント配線部123,124の一部を被覆していわゆるオーバーレジストを構成する第2ソルダレジスト被覆部422と、を有する。
第2ソルダレジスト領域孔部421は、第1、第2スルーホール13,14を包囲する形状を有し、第3、第4プリント配線部123,124に対応するほぼ真円状に形成されている。また、第2ソルダレジスト領域孔部421は、第1、第2スルーホール13,14に対して同心状に形成されている。そして、第2ソルダレジスト領域孔部421は、基板11の第2表面S2に開口することで、内側において、第1、第2スルーホール13,14の外周域である第3、第4プリント配線部123,124の一部を、第2表面S2に露出させている。
また、このとき、第2ソルダレジスト領域孔部421の面積は、第1ソルダレジスト領域孔部411の面積よりも小さくなるように設定されている。換言すれば、第2ソルダレジスト領域孔部421を介して露出する第3、第4プリント配線部123,124の面積が、第1ソルダレジスト領域孔部411を介して露出する第1、第2プリント配線部121,122の面積よりも小さくなるように構成されている。
第2ソルダレジスト被覆部422は、基板11の第2表面S2の表面上にて第2ソルダレジスト領域孔部421の外側に設けられ、少なくとも第3、第4プリント配線部123,124の一部を被覆している。具体的には、第1ソルダレジスト被覆部412によって、それぞれ第3、第4プリント配線部123,124の外周縁部が、全周にわたって被覆されている。
(電子装置の製造工程)
以下、本発明に係る電子装置の製造工程のうち、電子部品2の半田付け工程ついて、図2、図3を用いて具体的に説明する。なお、図示の都合上、以下の説明では、第1、第2リード端子21,22の半田付けについてのみ言及し、第3、第4リード端子23,24の半田付けについては、説明を省略する。
基板11に電子部品2を半田付けするには、まず、電子部品2の第1、第2リード端子21,22を第1、第2スルーホール13,14に挿入した状態で、第1、第2プリント配線部121,122のレーザー被照射部15にレーザーを照射することによって、第1、第2半田31,32を溶融させる。すると、溶融した第1、第2半田31,32は、それぞれ第1軸線L1の方向における第1、第2スルーホール13,14と第1ソルダレジスト領域孔部411の隙間Cx(図3参照)を介して、第2軸線L2の方向の反対側へ流動する。また、この流動に伴い、第1、第2半田31,32は、第1、第2リード端子21,22と第1、第2スルーホール13,14との隙間C1,C2(図2参照)を介して、第1表面S1側から第2表面S2側へ流動する。このようにして、溶融した第1、第2半田31,32がそれぞれ第1、第3プリント配線部121,123及び第2、第4プリント配線部122,124に行き渡ることで、第1半田31によって、第1リード端子21と第1、第3プリント配線部121,123が接続される。同様に、第2半田32によって、第2リード端子22と第2、第4プリント配線部122,124が接続される。
(本実施形態の作用効果)
前記従来の電子装置では、ソルダレジストが、ほぼ真円状に開口形成されている。このため、電子部品のリード端子の間隔を短くしようとすると、ソルダレジストの領域を十分に確保することが困難となり、プリント配線(ランド)の剥離を招来してしまうおそれがあった。換言すれば、ソルダレジストの開口形状がほぼ真円状となっているため、電子部品のリード端子の間隔を十分に短縮できず、電子装置の十分な小型化が図れないという問題があった。
これに対し、本実施形態に係る電子装置では、以下の効果が奏せられることで、前記従来の電子装置の課題を解決することができる。
すなわち、前記電子装置は、プリント配線板であって、基板11と、プリント配線12と、第1スルーホール13と、第2スルーホール14を備え、基板11は、板形状を有しており、第1スルーホール13及び第2スルーホール14のそれぞれは、基板11の1対の面である第1表面S1と第2表面S2とを貫通する貫通孔であって、プリント配線12は、基板11に設けられた導電パターンであって、第1プリント配線部121と、第2プリント配線部122を有し、第1プリント配線部121は、第1表面S1の表面上であって、第1スルーホール13の外周側に設けられており、第2プリント配線部122は、第1表面S1の表面上であって、第2スルーホール14の外周側に設けられている、プリント配線板1と、電子部品であって、電子部品本体部20と、第1リード端子21と、第2リード端子22を備え、第1リード端子21及び第2リード端子22のそれぞれは、互いに隣接して配置され、第1スルーホール13及び第2スルーホール14に挿入されて電子部品本体部20と電気的に接続されている、電子部品2と、半田であって、第1半田31と、第2半田32を有し、第1半田31は、第1リード端子21と第1プリント配線部121とを電気的に接続しており、前記第2半田は、第2リード端子22と第2プリント配線部122とを電気的に接続している、半田と、ソルダレジストであって、第1ソルダレジスト領域孔部411と、第1ソルダレジスト被覆部412を備え、第1ソルダレジスト領域孔部411は、基板11の第1表面S1の表面上において第1スルーホール13を包囲する形状を有し、第1ソルダレジスト領域孔部411の内側において第1プリント配線部121を被覆しない領域であって、第1ソルダレジスト被覆部412は、基板11の第1表面S1の表面上において、第1ソルダレジスト領域孔部411の外側に設けられ、少なくとも第1プリント配線部121の一部を被覆しており、基板11の第1表面S1の表面上において、第1リード端子21及び第2リード端子22を通る軸線を第1軸線L1、第1リード端子21を通り第1軸線L1に対し直角な軸線を第2軸線L2、第1ソルダレジスト被覆部412と第1プリント配線部121とがオーバーラップする領域を第1オーバーラップ領域OL、第1スルーホール13と第2スルーホール14の間であって第1軸線L1の線上における第1オーバーラップ領域OLの長さを第1オーバーラップ長さX1、第2軸線L2の線上における第1オーバーラップ領域OLの長さのうち最小値を第2オーバーラップ長さX2としたとき、第1オーバーラップ長さX1が第2オーバーラップ長さX2よりも短い形状を有する、ソルダレジスト(本実施形態では、第1ソルダレジスト41)と、を有している。
このように、本実施形態では、第1オーバーラップ長さX1が第2オーバーラップ長さX2よりも短く設定されている。これにより、第2オーバーラップ長さX2が充分に確保されて、第1ソルダレジスト41によって第1プリント配線部121の剥離を抑制することができる。
なお、上述の「第1リード端子21及び第2リード端子22のそれぞれは、互いに隣接して配置され、」とは、第1リード端子21と第2リード端子22の間に、他のリード端子が存在しないことを意味し、両リード端子21,22の間に何も存在しないことを意味するものではない。
また、本実施形態では、ソルダレジスト(第1ソルダレジスト41)は、基板11の第1表面S1の表面上であって、第1スルーホール13と第2スルーホール14の間で、かつ第1軸線L1の線上における第1スルーホール13と第1ソルダレジスト領域孔部411の間の長さを第1露出長さY1、第2軸線L2の線上における第1スルーホール13と第1ソルダレジスト領域孔部411の間の1対の長さのうち長い方の長さを第2露出長さY2としたとき、第2露出長さY2が第1露出長さY1よりも長い形状を有している。
このように、本実施形態では、第2露出長さY2に対し第1露出長さY1が相対的に短く設定されている。これにより、第1リード端子21と第2リード端子22の間隔を狭めることができ、電子装置の小型化に供する。
また、第2露出長さY2が充分に確保されていることで、レーザー被照射部15を充分に確保することが可能となる。これにより、レーザーによるソルダレジスト(第1ソルダレジスト41)の焼けを抑制することができる。
また、本実施形態では、第1プリント配線部121は、第2軸線L2の線上における第1スルーホール13と第1ソルダレジスト領域孔部411の間の1対の長さのうち一方であって、第2軸線L2の線上の部分を含む所定の領域に設けられ、第1プリント配線部121を加熱するためのレーザーが照射されるレーザー被照射部15を有している。
このように、本実施形態では、第2軸線L2の線上における第1スルーホール13と第1ソルダレジスト領域孔部411の間の1対の長さのうちの一方に、第2軸線L2の線上の部分を含むように、レーザー被照射部15が設けられている。その結果、レーザー被照射部15は、比較的広い範囲でソルダレジスト(第1ソルダレジスト41)によって被覆されず、レーザーによるソルダレジスト(第1ソルダレジスト41)の焼けを抑制することができる。
また、本実施形態では、第1ソルダレジスト領域孔部411は、第1軸線L1に対して対称な形状を有している。
このように、本実施形態では、第1ソルダレジスト領域孔部411が第1軸線L1に対し対称な形状に形成されていることで、第1プリント配線部121が第1軸線L1に対してほぼ対称な形状となり、第1オーバーラップ領域OLについても第1軸線L1に対してほぼ対称な形状となっている。これにより、第1、第2リード端子21,22を基準として、第1軸線L1に対して両側の線膨張の特性の均一化を図ることができる。その結果、第1軸線L1の両側から第1、第2半田31,32を介して第1、第2リード端子21,22に付与される力のバランスが向上し、第1、第2リード端子21,22に生じる内部応力の発生を抑制することができる。
なお、前述のように、プリント配線12は、第1、第2スルーホール13,14の外周を包囲する環状の部分である第1、第2プリント配線部121,122(いわゆるランド)と、該第1、第2プリント配線部121,122と他の電子部品とを接続する回路部分(ランドを除いた部分)とを含むが、上記の第1軸線L1に対する対称形状が必要な部分は、第1、第2プリント配線部121,122のみであって、回路部分は含まない。
また、本実施形態では、プリント配線12は、第3プリント配線部123を有し、第3プリント配線部123は、第2表面S2の表面上であって、第1スルーホール13の外周側に設けられており、ソルダレジストは、第2ソルダレジスト領域孔部421と、第2ソルダレジスト被覆部422と、を備え、第2ソルダレジスト領域孔部421は、基板11の第2表面S2の表面上において、第1スルーホール13を包囲する形状を有し、第2ソルダレジスト領域孔部421の内側において、ソルダレジストによって第3プリント配線部123を被覆しない領域であって、かつ第2ソルダレジスト領域孔部421の面積は、第1ソルダレジスト領域孔部411の面積よりも小さく、第2ソルダレジスト被覆部422は、基板11の第2表面S2の表面上において、第2ソルダレジスト領域孔部421の外側に設けられ、少なくとも第3プリント配線部123の一部を被覆している。
本実施形態では、第1表面S1側にレーザー照射を行い、第2表面S2側にはレーザー照射は行わないことで、第1表面S1側に比べて第2表面S2側における溶融した第1、第2半田31,32の流動性が低くなる。そこで、第1ソルダレジスト領域孔部411に対して第2ソルダレジスト領域孔部421の面積が小さく設定されていることで、第2表面S2側において第1、第2半田31,32が広がる領域が狭められて、第1、第2半田31,32の溶融不良を抑制することができる。一方、ソルダレジスト(第2ソルダレジスト42)によって第3プリント配線部123を被覆する領域については広くなるため、第3プリント配線部123の剥離の抑制にも供する。
また、本実施形態では、第1ソルダレジスト領域孔部411は、第1軸線L1の方向における第1スルーホール13の両側の部分において第2軸線L2に対し平行な直線形状を有し、第2軸線L2の方向における第1スルーホール13の両側の部分において第1軸線L1と第2軸線L2の交点Pを中心とした半径方向の外側に向かって凸となる円弧形状を有している。
例えば、第1ソルダレジスト領域孔部411を、矩形状に構成した場合には、四隅にほぼ直角の角部が形成され、この角部において第1ソルダレジスト41の内部に応力集中が発生し、第1ソルダレジスト41が破損するおそれがある。そこで、本実施形態では、第2軸線L2の方向における第1スルーホール13の両側の部分が円弧形状に形成されていることで、前記角部の形成が抑制され、第1ソルダレジスト41の破損を抑制することができる。
(変形例)
本実施形態では、第1ソルダレジスト領域孔部411が第1軸線L1に対して対称となる形態を例示して説明したが、第1ソルダレジスト領域孔部411は、図5に示すように、第1軸線L1に対して非対称となるように構成することも可能である。この場合、レーザー被照射部15は、第2軸線L2の線上における第1スルーホール13と第1ソルダレジスト領域孔部411の間の1対の長さのうち長い方であって、第2軸線L2の線上の部分を含む所定の領域に設けられていることが望ましい。
このように、上記の変形例では、レーザー被照射部15が、第2軸線L2の方向における第1スルーホール13の両側の露出部分のうち、広い方に設けられるため、レーザーによる第1ソルダレジスト41の焼けをさらに抑制することができる。
なお、かかる非対称の変形例は、例えば第1、第2スルーホール13,14が基板11の端縁近傍に配置されるなど、第1軸線L1を挟んで一方向にしか広い面積が確保できない場合に、特に有効である。
〔第2実施形態〕
図6は、本発明に係る電子装置の第2実施形態を示す。なお、本実施形態では、前記第1実施形態における第1オーバーラップ領域OLの構成を変更したものであり、それ以外の他の構成については前記第1実施形態と同様である。よって、第1実施形態と同じ構成については、同一の符号を付すことにより、その説明を省略する。
図6は、本実施形態に係る電子装置であって、電子部品2を半田付けする前のプリント配線板1の平面図を示している。
図6に示すように、本実施形態では、第1ソルダレジスト領域孔部411の第1軸線L1の方向の幅が拡大され、第1オーバーラップ領域OLのうち第1軸線L1の方向のオーバーレジストが廃止されている。すなわち、本実施形態では、第1オーバーラップ長さX1が零となるように構成されている。これにより、第1オーバーラップ長さX1の分、第1、第2プリント配線部121,122の第1軸線L1の方向の幅が前記第1実施形態よりも拡大されている。
以上のように、本実施形態では、第1オーバーラップ長さX1が零となるように構成されている。これにより、第1リード端子21と第2リード端子22の間の領域であって第1、第2スルーホール14に近い位置には、第1ソルダレジスト41が塗布されないため、この部分における第1ソルダレジスト41のレーザー焼けを抑制することができる。
〔第3実施形態〕
図7は、本発明に係る電子装置の第3実施形態を示す。なお、本実施形態では、前記第2実施形態における第1、第2プリント配線部121,122の構成を変更したものであり、それ以外の他の構成については前記第1実施形態と同様である。よって、第1実施形態と同じ構成については、同一の符号を付すことにより、その説明を省略する。
図7は、本実施形態に係る電子装置であって、電子部品2を半田付けする前のプリント配線板1の平面図を示している。
図7に示すように、本実施形態では、第1、第2プリント配線部121,122は、第1、第2プリント配線部本体部121a,122aと、第1、第2プリント配線部拡幅部121b,122bと、を有する。
第1、第2プリント配線部本体部121a,122aは、第1、第2スルーホール13,14の外周側に設けられ、前記第2実施形態における第1、第2プリント配線部121,122と同様に構成されている。そして、第1、第2プリント配線部本体部121a,122aは、第2軸線L2の方向の所定範囲、具体的には、第1、第2スルーホール13,14の両側が直線状に形成された範囲において、第1軸線L1の方向の長さが第1の長さZ1に設定されている。
第1、第2プリント配線部拡幅部121b,122bは、第1軸線L1の方向において、第1、第2スルーホール13,14の両側に設けられ、第1軸線L1と第2軸線L2の交点Pを中心とする円弧により形成されている。そして、第1、第2プリント配線部拡幅部121b,122bは、第1軸線L1の方向の長さが、第1の長さZ1よりも長い第2の長さZ2に設定されている。
以上のように、本実施形態では、第1プリント配線部121は、第1プリント配線部本体部121aと、第1プリント配線部拡幅部121bを有し、第1プリント配線部本体部121aは、第1スルーホール13の外周側に設けられ、第2軸線L2の方向の所定範囲において第1軸線L1の方向の長さが第1の長さZ1を有しており、第1プリント配線部拡幅部121bは、第1軸線L1の方向において第1スルーホール13の両側に設けられ、第1軸線L1の方向の長さが第1の長さZ1よりも長い第2の長さZ2を有している。
このように、本実施形態では、第1プリント配線部拡幅部121bを設けた分、第1プリント配線部121が第1ソルダレジスト41によって被覆される領域を増やすことができる。とりわけ、第1軸線L1の方向における第1スルーホール13の両側は、第1ソルダレジスト41による被覆領域が狭いため、第1プリント配線部拡幅部121bによって、当該部分の第1プリント配線部121の剥離を効果的に抑制することができる。
なお、前記第1、第2プリント配線部拡幅部121b,122bを設ける本実施形態は、例えば第1、第2プリント配線部121,122がいわゆる千鳥状に、前後に互い違いに配置されるなど、第1軸線L1の方向に隣り合う第1、第2プリント配線部121,122の間隔に余裕がある場合に有効である。
本発明の具体的態様は、前記各実施形態に例示の構成に限定されるものではなく、前述のような本発明の作用効果を奏し得る態様であれば、本発明を適用する電子装置の仕様等に応じて自由に変更可能である。
以上説明した実施形態に基づく電子装置としては、例えば、以下に述べる態様のものが考えられる。
すなわち、当該電子装置は、その1つの態様が、電子装置において、プリント配線板であって、基板と、プリント配線と、第1スルーホールと、第2スルーホールを備え、前記基板は、板形状を有しており、前記第1スルーホール及び前記第2スルーホールのそれぞれは、前記基板の1対の面である第1表面と第2表面とを貫通する貫通孔であって、前記プリント配線は、前記基板に設けられた導電パターンであって、第1プリント配線部と、第2プリント配線部を有し、前記第1プリント配線部は、前記第1表面の表面上であって、前記第1スルーホールの外周側に設けられており、前記第2プリント配線部は、前記第1表面の表面上であって、前記第2スルーホールの外周側に設けられている、前記プリント配線板と、電子部品であって、電子部品本体部と、第1リード端子と、第2リード端子を備え、前記第1リード端子及び前記第2リード端子のそれぞれは、互いに隣接して配置され、前記第1スルーホール及び前記第2スルーホールに挿入されて前記電子部品本体部と電気的に接続されている、前記電子部品と、半田であって、第1半田と、第2半田を有し、前記第1半田は、前記第1リード端子と前記第1プリント配線部とを電気的に接続しており、前記第2半田は、前記第2リード端子と前記第2プリント配線部とを電気的に接続している、前記半田と、ソルダレジストであって、第1ソルダレジスト領域孔部と、第1ソルダレジスト被覆部を備え、前記第1ソルダレジスト領域孔部は、前記基板の前記第1表面の表面上において前記第1スルーホールを包囲する形状を有し、前記第1ソルダレジスト領域孔部の内側において前記第1プリント配線部を被覆しない領域であって、前記第1ソルダレジスト被覆部は、前記基板の前記第1表面の表面上において、前記第1ソルダレジスト領域孔部の外側に設けられ、少なくとも前記第1プリント配線部の一部を被覆しており、前記基板の前記第1表面の表面上において、前記第1リード端子及び前記第2リード端子を通る軸線を第1軸線、前記第1リード端子を通り前記第1軸線に対し直角な軸線を第2軸線、前記第1ソルダレジスト被覆部と前記第1プリント配線部とがオーバーラップする領域を第1オーバーラップ領域、前記第1スルーホールと前記第2スルーホールの間であって前記第1軸線の線上における前記第1オーバーラップ領域の長さを第1オーバーラップ長さ、前記第2軸線の線上における前記第1オーバーラップ領域の長さのうち最小値を第2オーバーラップ長さとしたとき、前記第1オーバーラップ長さが前記第2オーバーラップ長さよりも短い形状を有する、前記ソルダレジストと、を有する。
前記電子装置の好ましい態様において、前記ソルダレジストは、前記基板の前記第1表面の表面上であって、前記第1スルーホールと前記第2スルーホールの間で、かつ前記第1軸線の線上における前記第1スルーホールと前記第1ソルダレジスト領域孔部の間の長さを第1露出長さ、前記第2軸線の線上における前記第1スルーホールと前記第1ソルダレジスト領域孔部の間の1対の長さのうち長い方の長さを第2露出長さとしたとき、前記第2露出長さが前記第1露出長さよりも長い形状を有する。
別の好ましい態様では、前記電子装置の態様のいずれかにおいて、前記第1プリント配線部は、前記第2軸線の線上における前記第1スルーホールと前記第1ソルダレジスト領域孔部の間の1対の長さのうち一方であって、前記第2軸線の線上の部分を含む所定の領域に設けられ、前記第1プリント配線部を加熱するためのレーザーが照射されるレーザー被照射部を有する。
さらに別の好ましい態様では、前記電子装置の態様のいずれかにおいて、前記レーザー被照射部は、前記第2軸線の線上における前記第1スルーホールと前記第1ソルダレジスト領域孔部の間の1対の長さのうち長い方であって、前記第2軸線の線上の部分を含む所定の領域に設けられている。
さらに別の好ましい態様では、前記電子装置の態様のいずれかにおいて、前記第1オーバーラップ長さは、零である。
さらに別の好ましい態様では、前記電子装置の態様のいずれかにおいて、前記第1ソルダレジスト領域孔部は、前記第1軸線に対して対称な形状を有する。
さらに別の好ましい態様では、前記電子装置の態様のいずれかにおいて、前記プリント配線は、第3プリント配線部を有し、前記第3プリント配線部は、前記第2表面の表面上であって、前記第1スルーホールの外周側に設けられており、前記ソルダレジストは、第2ソルダレジスト領域孔部と、第2ソルダレジスト配線部被覆部と、を備え、前記第2ソルダレジスト領域孔部は、前記基板の前記第2表面の表面上において、前記第1スルーホールを包囲する形状を有し、前記第2ソルダレジスト領域孔部の内側において、前記ソルダレジストによって前記第3プリント配線部を被覆しない領域であって、かつ前記第2ソルダレジスト領域孔部の面積は、前記第1ソルダレジスト領域孔部の面積よりも小さく、前記第2ソルダレジスト配線部被覆部は、前記基板の前記第2表面の表面上において、前記第2ソルダレジスト領域孔部の外側に設けられ、少なくとも前記第3プリント配線部の一部を被覆している。
さらに別の好ましい態様では、前記電子装置の態様のいずれかにおいて、前記第1プリント配線部は、第1プリント配線部本体部と、第1プリント配線部拡幅部を有し、前記第1プリント配線部本体部は、前記第1スルーホールの外周側に設けられ、前記第2軸線の方向の所定範囲において前記第1軸線の方向の長さが第1の長さを有しており、前記第1プリント配線部拡幅部は、前記第1軸線の方向において前記第1スルーホールの両側に設けられ、前記第1軸線の方向の長さが前記第1の長さよりも長い第2の長さを有している。
さらに別の好ましい態様では、前記電子装置の態様のいずれかにおいて、前記第1ソルダレジスト領域孔部は、前記第1軸線の方向における前記第1スルーホールの両側の部分において前記第2軸線に対し平行な直線形状を有し、前記第2軸線の方向における前記第1スルーホールの両側の部分において前記第1軸線と前記第2軸線の交点を中心とした半径方向の外側に向かって凸となる円弧形状を有している。
1…プリント配線板、11…基板、12…プリント配線部、121…第1プリント配線部、121a…第1プリント配線部本体部、121b…第1プリント配線部拡幅部、122…第2プリント配線部、123…第3プリント配線部、13…第1スルーホール、14…第2スルーホール、15…レーザー被照射部、2…電子部品、20…電子部品本体部、21…第1リード端子、22…第2リード端子、31…第1半田、32…第2半田、41…第1ソルダレジスト、411…第1ソルダレジスト領域孔部、412…第1ソルダレジスト被覆部、42…第2ソルダレジスト、421…第2ソルダレジスト領域孔部、422…第2ソルダレジスト被覆部、S1…第1表面、S2…第2表面、L1…第1軸線、L2…第2軸線、OL…第1オーバーラップ領域、X1…第1オーバーラップ長さ、X2…第2オーバーラップ長さ、Y1…第1露出長さ、Y2…第2露出長さ、

Claims (9)

  1. 電子装置において、
    プリント配線板であって、基板と、プリント配線と、第1スルーホールと、第2スルーホールを備え、
    前記基板は、板形状を有しており、
    前記第1スルーホール及び前記第2スルーホールのそれぞれは、前記基板の1対の面である第1表面と第2表面とを貫通する貫通孔であって、
    前記プリント配線は、前記基板に設けられた導電パターンであって、第1プリント配線部と、第2プリント配線部を有し、
    前記第1プリント配線部は、前記第1表面の表面上であって、前記第1スルーホールの外周側に設けられており、
    前記第2プリント配線部は、前記第1表面の表面上であって、前記第2スルーホールの外周側に設けられている、
    前記プリント配線板と、
    電子部品であって、電子部品本体部と、第1リード端子と、第2リード端子を備え、
    前記第1リード端子及び前記第2リード端子のそれぞれは、互いに隣接して配置され、前記第1スルーホール及び前記第2スルーホールに挿入されて前記電子部品本体部と電気的に接続されている、
    前記電子部品と、
    半田であって、第1半田と、第2半田を有し、
    前記第1半田は、前記第1リード端子と前記第1プリント配線部とを電気的に接続しており、
    前記第2半田は、前記第2リード端子と前記第2プリント配線部とを電気的に接続している、
    前記半田と、
    ソルダレジストであって、第1ソルダレジスト領域孔部と、第1ソルダレジスト被覆部を備え、
    前記第1ソルダレジスト領域孔部は、前記基板の前記第1表面の表面上において前記第1スルーホールを包囲する形状を有し、前記第1ソルダレジスト領域孔部の内側において前記第1プリント配線部を被覆しない領域であって、
    前記第1ソルダレジスト被覆部は、前記基板の前記第1表面の表面上において、前記第1ソルダレジスト領域孔部の外側に設けられ、少なくとも前記第1プリント配線部の一部を被覆しており、
    前記基板の前記第1表面の表面上において、前記第1リード端子及び前記第2リード端子を通る軸線を第1軸線、前記第1リード端子を通り前記第1軸線に対し直角な軸線を第2軸線、前記第1ソルダレジスト被覆部と前記第1プリント配線部とがオーバーラップする領域を第1オーバーラップ領域、前記第1スルーホールと前記第2スルーホールの間であって前記第1軸線の線上における前記第1オーバーラップ領域の長さを第1オーバーラップ長さ、前記第2軸線の線上における前記第1オーバーラップ領域の長さのうち最小値を第2オーバーラップ長さとしたとき、前記第1オーバーラップ長さが前記第2オーバーラップ長さよりも短い形状を有する、
    前記ソルダレジストと、
    を有することを特徴とする電子装置。
  2. 請求項1に記載の電子装置において、
    前記ソルダレジストは、前記基板の前記第1表面の表面上であって、前記第1スルーホールと前記第2スルーホールの間で、かつ前記第1軸線の線上における前記第1スルーホールと前記第1ソルダレジスト領域孔部の間の長さを第1露出長さ、前記第2軸線の線上における前記第1スルーホールと前記第1ソルダレジスト領域孔部の間の1対の長さのうち長い方の長さを第2露出長さとしたとき、前記第2露出長さが前記第1露出長さよりも長い形状を有することを特徴とする電子装置。
  3. 請求項2に記載の電子装置において、
    前記第1プリント配線部は、前記第2軸線の線上における前記第1スルーホールと前記第1ソルダレジスト領域孔部の間の1対の長さのうち一方であって、前記第2軸線の線上の部分を含む所定の領域に設けられ、前記第1プリント配線部を加熱するためのレーザーが照射されるレーザー被照射部を有することを特徴とする電子装置。
  4. 請求項3に記載の電子装置において、
    前記レーザー被照射部は、前記第2軸線の線上における前記第1スルーホールと前記第1ソルダレジスト領域孔部の間の1対の長さのうち長い方であって、前記第2軸線の線上の部分を含む所定の領域に設けられていることを特徴とする電子装置。
  5. 請求項1に記載の電子装置において、
    前記第1オーバーラップ長さは、零であることを特徴とする電子装置。
  6. 請求項1に記載の電子装置において、
    前記第1ソルダレジスト領域孔部は、前記第1軸線に対して対称な形状を有することを特徴とする電子装置。
  7. 請求項1に記載の電子装置において、
    前記プリント配線は、第3プリント配線部を有し、
    前記第3プリント配線部は、前記第2表面の表面上であって、前記第1スルーホールの外周側に設けられており、
    前記ソルダレジストは、第2ソルダレジスト領域孔部と、第2ソルダレジスト被覆部と、を備え、
    前記第2ソルダレジスト領域孔部は、前記基板の前記第2表面の表面上において、前記第1スルーホールを包囲する形状を有し、前記第2ソルダレジスト領域孔部の内側において、前記ソルダレジストによって前記第3プリント配線部を被覆しない領域であって、かつ前記第2ソルダレジスト領域孔部の面積は、前記第1ソルダレジスト領域孔部の面積よりも小さく、
    前記第2ソルダレジスト被覆部は、前記基板の前記第2表面の表面上において、前記第2ソルダレジスト領域孔部の外側に設けられ、少なくとも前記第3プリント配線部の一部を被覆していることを特徴とする電子装置。
  8. 請求項1に記載の電子装置において、
    前記第1プリント配線部は、第1プリント配線部本体部と、第1プリント配線部拡幅部を有し、
    前記第1プリント配線部本体部は、前記第1スルーホールの外周側に設けられ、前記第2軸線の方向の所定範囲において前記第1軸線の方向の長さが第1の長さを有しており、
    前記第1プリント配線部拡幅部は、前記第1軸線の方向において前記第1スルーホールの両側に設けられ、前記第1軸線の方向の長さが前記第1の長さよりも長い第2の長さを有していることを特徴とする電子装置。
  9. 請求項1に記載の電子装置において、
    前記第1ソルダレジスト領域孔部は、前記第1軸線の方向における前記第1スルーホールの両側の部分において前記第2軸線に対し平行な直線形状を有し、前記第2軸線の方向における前記第1スルーホールの両側の部分において前記第1軸線と前記第2軸線の交点を中心とした半径方向の外側に向かって凸となる円弧形状を有していることを特徴とする電子装置。
JP2018109914A 2018-06-08 2018-06-08 電子装置 Pending JP2019212850A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018109914A JP2019212850A (ja) 2018-06-08 2018-06-08 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018109914A JP2019212850A (ja) 2018-06-08 2018-06-08 電子装置

Publications (1)

Publication Number Publication Date
JP2019212850A true JP2019212850A (ja) 2019-12-12

Family

ID=68845471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018109914A Pending JP2019212850A (ja) 2018-06-08 2018-06-08 電子装置

Country Status (1)

Country Link
JP (1) JP2019212850A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022190483A1 (ja) * 2021-03-12 2022-09-15 日立Astemo株式会社 回路基板の製造方法および電子装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61140193A (ja) * 1984-12-13 1986-06-27 松下電器産業株式会社 プリント配線板
JPH07106741A (ja) * 1993-09-30 1995-04-21 Matsushita Electric Ind Co Ltd プリント基板の光ビーム用アース・ランド
JPH09293955A (ja) * 1996-04-24 1997-11-11 Sony Corp プリント配線基板
JP2007150100A (ja) * 2005-11-29 2007-06-14 Densei Lambda Kk 回路基板及びこの回路基板を用いた電子機器
JP2009141133A (ja) * 2007-12-06 2009-06-25 Denso Corp フレキシブル基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61140193A (ja) * 1984-12-13 1986-06-27 松下電器産業株式会社 プリント配線板
JPH07106741A (ja) * 1993-09-30 1995-04-21 Matsushita Electric Ind Co Ltd プリント基板の光ビーム用アース・ランド
JPH09293955A (ja) * 1996-04-24 1997-11-11 Sony Corp プリント配線基板
JP2007150100A (ja) * 2005-11-29 2007-06-14 Densei Lambda Kk 回路基板及びこの回路基板を用いた電子機器
JP2009141133A (ja) * 2007-12-06 2009-06-25 Denso Corp フレキシブル基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022190483A1 (ja) * 2021-03-12 2022-09-15 日立Astemo株式会社 回路基板の製造方法および電子装置

Similar Documents

Publication Publication Date Title
JP2008041995A (ja) プリント配線基板及びプリント配線基板の製造方法
EP2278863A1 (en) Electronic circuit unit
JP2007059803A (ja) プリント基板、電子基板及び電子機器
JP2009182141A (ja) 電子装置及びその製造方法
JP2019212850A (ja) 電子装置
JP4852111B2 (ja) プリント配線基板
JP3941669B2 (ja) 回路基板装置
JP2007329407A (ja) 回路基板及びその製造方法
JP2013211497A (ja) 部品接合構造
JP4410176B2 (ja) プリント配線板
JP4760393B2 (ja) プリント配線板及び半導体装置
JP6732616B2 (ja) 電子制御装置
JP2016225395A (ja) プリント基板及び電子機器
JP2005005092A (ja) 電子回路装置及び接続部材
JP2006229177A (ja) プリント配線基板
EP2825003B1 (en) Printed wiring board and electric tool switch provided therewith
JP6295598B2 (ja) プリント基板の製造方法及びプリント基板ユニットの製造方法
JP2007234782A (ja) 複合回路基板
JP2004014606A (ja) 回路基板のランド及びその形成法
JP2007266178A (ja) プリント配線基板
JP2021174975A (ja) プリント基板及びプリント基板の製造方法
JP2008034625A (ja) 実装用基板
JP2016136577A (ja) 電子回路モジュール
JP2006114587A (ja) プリント配線基板
JP2000124579A (ja) プリント回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210921

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220315