JP2019164553A - 情報処理装置及び回路装置 - Google Patents

Abstract

【課題】電源の供給の順序によらず、複数の制御部の正常動作を可能にする。【解決手段】情報処理装置は、第１の電源の供給を受けて動作し、デバイスに依存しない制御を実行する第１の制御部と、第２の電源の供給を受けて動作し、第１の制御部からの命令に基づいてデバイスの制御を実行する第２の制御部と、常時電源の供給を受けて動作し、第１の電源が供給されるまで、第１の制御部へのクロック信号の供給を制限し、第２の電源が供給されるまで、第２の制御部へのクロック信号の供給を制限するクロック管理部と、常時電源の供給を受けて動作し、第１のクロック信号による動作が開始されるまで、第１の制御部への第１のリセット解除信号の供給を制限し、第２のクロック信号による動作が開始されるまで、第２の制御部への第２のリセット解除信号の供給を制限するリセット解除管理部とを有する。【選択図】図２

Description

本発明は、情報処理装置及び回路装置に関する。

ハードウェアに依存しない制御を実行する第１の制御部と、第１の制御部から与えられる命令をハードウェアに応じたデータ形式に変換する第２の制御部と、これらを接続する通信インターフェースとを有する装置がある。

特開２０１６-１８１０５４号公報

複数の制御部に対して起動に必要な電源が別系統で供給される場合、クロック信号とリセット解除信号が正しい順番に供給されないと、複数の制御部は正常に動作できない。

本発明は、電源の供給の順序によらず、複数の制御部の正常動作を可能にする。

請求項１に記載の発明は、第１の電源の供給を受けて動作し、デバイスに依存しない制御を実行する第１の制御部と、第２の電源の供給を受けて動作し、前記第１の制御部からの命令に基づいてデバイスの制御を実行する第２の制御部と、常時電源の供給を受けて動作し、前記第１の電源が供給されるまで、前記第１の制御部への第１のクロック信号の供給を制限し、前記第２の電源が供給されるまで、前記第２の制御部への第２のクロック信号の供給を制限するクロック管理部と、常時電源の供給を受けて動作し、前記第１のクロック信号による動作が開始されるまで、前記第１の制御部への第１のリセット解除信号の供給を制限し、前記第２のクロック信号による動作が開始されるまで、前記第２の制御部への第２のリセット解除信号の供給を制限するリセット解除管理部とを有する情報処理装置である。
請求項２に記載の発明は、前記第１のクロック信号と前記第２のクロック信号の供給は、１本のイネーブル信号線によって制御される、請求項１に記載の情報処理装置である。
請求項３に記載の発明は、前記第１のリセット解除信号と前記第２のリセット解除信号は、共通の信号線を通じて供給される、請求項２に記載の情報処理装置である。
請求項４に記載の発明は、前記第１のクロック信号の供給は、第１のイネーブル信号線で制御され、前記第２のクロック信号の供給は、第２のイネーブル信号線によって制御される、請求項１に記載の情報処理装置である。
請求項５に記載の発明は、前記第１のクロック信号の供給と前記第２のクロック信号の供給は個別に制御され、前記第１のリセット解除信号と前記第２のリセット解除信号は、共通の信号線を通じて供給される、請求項４に記載の情報処理装置である。
請求項６に記載の発明は、前記第１のクロック信号の供給と前記第２のクロック信号の供給は個別のタイミングで制御され、前記第１のリセット解除信号と前記第２のリセット解除信号は個別の信号線を通じて供給される、請求項４に記載の情報処理装置である。
請求項７に記載の発明は、前記第１のクロック信号の供給と前記第２のクロック信号の供給は共通のタイミングで制御され、前記第１のリセット解除信号と前記第２のリセット解除信号は共通の信号線を通じて供給される、請求項４に記載の情報処理装置である。
請求項８に記載の発明は、前記クロック管理部と前記リセット解除管理部のうち少なくとも１つは、前記第１の制御部と前記第２の制御部の外部に設けられる、請求項１に記載の情報処理装置である。
請求項９に記載の発明は、前記クロック管理部と前記リセット解除管理部はモジュール化されている、請求項８に記載の情報処理装置である。
請求項１０に記載の発明は、前記第１の制御部に、前記第１の電源の供給を受けて動作する外付けの基板が接続されている場合、前記クロック管理部は、前記第１の電源が供給されるまで、前記基板への前記第１のクロック信号の供給を制限し、前記リセット解除管理部は、前記第１の制御部の動作が開始されるまで、前記基板への前記第１のリセット解除信号の供給を制限する、請求項１に記載の情報処理装置である。
請求項１１に記載の発明は、前記クロック管理部は、前記第１の電源と前記第２の電源の両方の供給が開始されるまで、前記第１のクロック信号の供給と前記第２のクロック信号の供給を制限し、前記リセット解除管理部は、前記第１の電源と前記第２の電源の両方の供給が開始されるまで、前記第１のリセット解除信号の供給と前記第２のリセット解除信号の供給を制限する、請求項１に記載の情報処理装置である。
請求項１２に記載の発明は、前記第１のクロック信号及び前記第２のクロック信号の供給の制限を個別に制御するか又は共通に制御するかは切り替えが可能である、請求項１に記載の情報処理装置である。
請求項１３に記載の発明は、制御の切り替えは、前記第１の制御部が直接又は間接に制御する対象に応じ又は目的に応じて切り替えられる、請求項１２に記載の情報処理装置である。
請求項１４に記載の発明は、前記第１のリセット解除信号及び前記第２のリセット解除信号の供給の制限を個別に制御するか共通に制御するかは切り替えが可能である、請求項１に記載の情報処理装置である。
請求項１５に記載の発明は、制御の切り替えは、前記第１の制御部が制御する対象毎に又は目的に応じて切り替えられる、請求項１３に記載の情報処理装置である。
請求項１６に記載の発明は、第１の電源の供給を受けて動作し、デバイスに依存しない制御を実行する第１の制御部と、第２の電源の供給を受けて動作し、前記第１の制御部からの命令に基づいてデバイスの制御を実行する第２の制御部と、常時電源の供給を受けて動作し、前記第１の電源が供給されるまで、前記第１の制御部への第１のクロック信号の供給を制限し、当該第１のクロック信号による動作が開始されるまで、当該第１の制御部への第１のリセット解除信号の供給を制限する第１の管理部と、常時電源の供給を受けて動作し、前記第２の電源が供給されるまで、前記第２の制御部への第２のクロック信号の供給を制限し、当該第２のクロック信号による動作が開始されるまで、当該第２の制御部への第２のリセット解除信号の供給を制限する第２の管理部とを有する情報処理装置である。
請求項１７に記載の発明は、第１の電源の供給を受けて動作する、デバイスに依存しない制御を実行する第１の制御部であり、第２の電源の供給を受けてデバイスを制御する第２の制御部に対して命令を与える当該第１の制御部と、常時電源の供給を受けて動作し、前記第１の電源が供給されるまで、前記第１の制御部への第１のクロック信号の供給を制限し、前記第２の電源が供給されるまで、前記第２の制御部への第２のクロック信号の供給を制限するクロック管理部と、常時電源の供給を受けて動作し、前記第１のクロック信号による動作が開始されるまで、前記第１の制御部への第１のリセット解除信号の供給を制限し、前記第２のクロック信号による動作が開始されるまで、前記第２の制御部への第２のリセット解除信号の供給を制限するリセット解除管理部とを有する回路装置である。
請求項１８に記載の発明は、第１の電源の供給を受けて動作する、デバイスに依存しない制御を実行する第１の制御部であり、第２の電源の供給を受けてデバイスを制御する第２の制御部に対して命令を与える当該第１の制御部と、常時電源の供給を受けて動作し、前記第１の電源が供給されるまで、前記第１の制御部への第１のクロック信号の供給を制限し、当該第１のクロック信号による動作が開始されるまで、当該第１の制御部への第１のリセット解除信号の供給を制限する第１の管理部と、常時電源の供給を受けて動作し、前記第２の電源が供給されるまで、前記第２の制御部への第２のクロック信号の供給を制限し、当該第２のクロック信号による動作が開始されるまで、当該第２の制御部への第２のリセット解除信号の供給を制限する第２の管理部とを有する回路装置である。

請求項１記載の発明によれば、電源の供給の順序によらず、複数の制御部の正常動作を可能にできる。
請求項２記載の発明によれば、電源の供給の順序によらず、複数の制御部の正常動作を可能にできる。
請求項３記載の発明によれば、電源の供給の順序によらず、複数の制御部の正常動作を可能にできる。
請求項４記載の発明によれば、電源の供給の順序によらず、複数の制御部の正常動作を可能にできる。
請求項５記載の発明によれば、電源の供給の順序によらず、複数の制御部の正常動作を可能にできる。
請求項６記載の発明によれば、電源の供給の順序によらず、複数の制御部の正常動作を可能にできる。
請求項７記載の発明によれば、電源の供給の順序によらず、複数の制御部の正常動作を可能にできる。
請求項８記載の発明によれば、電源の供給の順序によらず、複数の制御部の正常動作を可能にできる。
請求項９記載の発明によれば、電源の供給の順序によらず、複数の制御部の正常動作を可能にできる。
請求項１０記載の発明によれば、電源の供給の順序によらず、複数の制御部の正常動作を可能にできる。
請求項１１記載の発明によれば、電源の供給の順序によらず、複数の制御部の正常動作を可能にできる。
請求項１２記載の発明によれば、クロック信号の供給の方式を使用の開始後に変更できる。
請求項１３記載の発明によれば、クロック信号の供給の方式を使用の開始後に変更できる。
請求項１４記載の発明によれば、リセット解除信号の供給の方式を使用の開始後に変更できる。
請求項１５記載の発明によれば、リセット解除信号の供給の方式を使用の開始後に変更できる。
請求項１６記載の発明によれば、電源の供給の順序によらず、複数の制御部の正常動作を可能にできる。
請求項１７記載の発明によれば、電源の供給の順序によらず、複数の制御部の正常動作を可能にできる。
請求項１８記載の発明によれば、電源の供給の順序によらず、複数の制御部の正常動作を可能にできる。

実施の形態に係る画像形成装置の構成例を説明する図である。 画像形成ユニットのうち制御系のハードウェア部分を説明する図である。 クロック信号の供給が個別かつリセット解除信号の供給が共通の場合におけるクロック管理部及びリセット解除管理部の構成例を説明する図である。 構成例１に係るタイミング管理部の内部構成を説明する図である。 クロック信号の供給とリセット解除信号の供給がいずれも個別の場合におけるクロック管理部及びリセット解除管理部の構成例を説明する図である。 構成例２に係るタイミング管理部の内部構成を説明する図である。 クロック信号の供給が個別かつリセット解除信号の供給が共通の場合におけるクロック管理部及びリセット解除管理部の構成例を説明する図である。 構成例１に係るタイミング管理部の内部構成を説明する図である。 実施例１に係る制御系のハードウェア構成の一例を示す図である。 実施例１−１に係るハードウェア構成の一例を示す図である。 電源ＶＡが電源ＶＢより早くオンする場合における各種信号の出力タイミングを説明する図である。 電源ＶＡが電源ＶＢより遅くオンする場合における各種信号の出力タイミングを説明する図である。 実施例１−２に係るハードウェア構成の一例を示す図である。 電源ＶＡが電源ＶＢより早くオンする場合における各種信号の出力タイミングを説明する図である。 電源ＶＡが電源ＶＢより遅くオンする場合における各種信号の出力タイミングを説明する図である。 実施例２に係る制御系のハードウェア構成の一例を示す図である。 実施例２−１に係るハードウェア構成の一例を示す図である。 電源ＶＡが電源ＶＢより早くオンする場合における各種信号の出力タイミングを説明する図である。 電源ＶＡが電源ＶＢより遅くオンする場合における各種信号の出力タイミングを説明する図である。 実施例２−２に係るハードウェア構成の一例を示す図である。 電源ＶＡが電源ＶＢより早くオンする場合における各種信号の出力タイミングを説明する図である。 電源ＶＡが電源ＶＢより遅くオンする場合における各種信号の出力タイミングを説明する図である。 実施例３に係る制御系のハードウェア構成の一例を示す図である。 クロック信号ＣＬＫ＿Ａ及びＣＬＫ＿Ｂの制御が個別で、２次リセット解除信号ＲＳＴ＿Ａ１及びＲＳＴ＿Ｂ１の制御が共通の場合に、電源ＶＡが電源ＶＢよりも早くオンするときの各種信号の出力タイミングを説明する図である。 クロック信号ＣＬＫ＿Ａ及びＣＬＫ＿Ｂの制御が個別で、２次リセット解除信号ＲＳＴ＿Ａ１及びＲＳＴ＿Ｂ１の制御が共通の場合に、電源ＶＡが電源ＶＢよりも遅くオンするときの各種信号の出力タイミングを説明する図である。 動作モードの切り替え機能を説明する図である。 動作モードの切り替え例を説明する図である。（Ａ）はスイッチの設定による切り替えを示し、（Ｂ）は対象デバイスによる切り替えを示し、（Ｃ）は目的による切り替えを示す。

以下、図面を参照して、本発明の実施の形態を説明する。
＜実施の形態＞
＜装置構成＞
図１は、実施の形態に係る画像形成装置１００の構成例を説明する図である。
画像形成装置１００は、記録材（以下、「用紙」と記す場合もある。）に画像を形成する情報処理装置の一例である。図１に示す画像形成装置１００は、複製物を生成するコピー機能、原稿の画像を読み取るスキャン機能、他機との間でファックス画像を受け渡しするファックス送受信機能、用紙に画像を記録する印刷機能等を備えている。コピー機能は、スキャン機能と印刷機能とを組み合わせることで実現される。

なお、画像形成装置１００は、コピー機能、スキャン機能、ファックス送受信機能の全てを備える必要はなく、いずれか１つの機能に特化した装置、例えば複写機、スキャナ、ファックス送受信機、プリンタ（３次元プリンタを含む。）であってもよい。
また、画像形成装置１００は、これらの機能の一部を選択的に組み合わせた装置構成を有してもよい。

画像形成装置１００は、ユーザからの操作の受け付けやユーザに対する各種情報の提示に用いられるユーザインタフェース部１１０と、原稿の画像を読み取る画像読取ユニット１２０と、用紙上に画像を記録する画像形成ユニット１３０と、用紙を収容する収容部１４０とで構成されている。
ここでの画像形成装置１００は、情報処理装置の一例である。なお、画像形成ユニット１３０も、情報処理装置の一例である。

画像形成ユニット１３０は、ユーザインタフェース部１１０及び画像読取ユニット１２０とバスを通じて接続されている。
ユーザインタフェース部１１０及び画像読取ユニット１２０は、デバイスの一例である。
ユーザインタフェース部１１０は、ユーザからの指示を受け付ける操作受付部とユーザに対して情報を提供する表示部とを有している。
画像読取ユニット１２０は、原稿に形成されている画像を光学的に読み取る画像読取部と、画像読取部に原稿を搬送する原稿搬送部とを備えている。
画像形成ユニット１３０は、電子写真方式又はインクジェット方式により用紙に画像を形成する画像形成部と、画像形成部に対して用紙を供給する用紙供給部と、画像が形成された用紙を排出する用紙排出部と、用紙の表裏を反転して画像形成部に案内する反転搬送部とを備えている。ここでの画像形成部は、制御部が制御の対象とするデバイスの一例である。

＜制御系の構成＞
図２は、画像形成ユニット１３０のうち制御系のハードウェア部分を説明する図である。
制御系は、デバイスに依存しない制御を実行するシステム制御部１５０と、システム制御部１５０からの命令に基づいてデバイス（例えば画像読取部、画像形成部）を制御するデバイス制御部１５１とを有している。デバイス制御部１５１には、システム制御部１５０から与えられた命令をデバイスに応じた信号に変換する機能が内蔵されている。
システム制御部１５０は、第１の制御部の一例であり、デバイス制御部１５１は、第２の制御部の一例である。
システム制御部１５０の開発の周期は、デバイス制御部１５１よりも短い。例えばシステム制御部１５０の開発の周期は約２年であるのに対し、デバイス制御部１５１の開発の周期は約６年〜８年である。
この開発の周期の違いのため、システム制御部１５０とデバイス制御部１５１は、独立に開発されている。

システム制御部１５０とデバイス制御部１５１は、通信線１６０によって接続されている。
本実施の形態の場合、通信線１６０として、ＰＣＩＥ（Peripheral Component Interconnect Express）を使用する。
システム制御部１５０とデバイス制御部１５１は、それぞれ異なる電源が供給される。図２においては、システム制御部１５０用の電源をＶ１、デバイス制御部１５１用の電源をＶ２で記す。Ｖ１は第１の電源の一例であり、Ｖ２は第２の電源の一例である。
システム制御部１５０は、クロック信号ＣＬＫ１とリセット解除信号ＲＳＴ１で動作する。ＣＬＫ１は第１のクロック信号であり、ＲＳＴ１は第１のリセット解除信号である。
デバイス制御部１５１は、クロック信号ＣＬＫ２とリセット解除信号ＲＳＴ２で動作する。ＣＬＫ２は第２のクロック信号であり、ＲＳＴ２は第２のリセット解除信号である。

システム制御部１５０とデバイス制御部１５１が正常に動作するには、電源の供給が開始された後にクロック信号の供給が開始され、かつ、クロック信号の供給が開始された後にリセット解除信号の供給が開始されることが必要である。
例えばシステム制御部１５０が正常に動作するには、電源Ｖ１がクロック信号ＣＬＫ１よりも先に供給され、クロック信号ＣＬＫ１がリセット解除信号ＲＳＴ１よりも先に供給されることが必要である。
ところで、クロック信号ＣＬＫ１及びＣＬＫ２は、単一のクロック源から発生される。クロック源には電源Ｖ１又は電源Ｖ２が接続され、接続された電源の供給が開始されることでクロックの出力が可能になる。例えば電源Ｖ１に接続されたクロック源では、電源Ｖ１の供給が開始されることで、クロック信号ＣＬＫ１及びＣＬＫ２の出力が可能になる。

一方で、電源の供給が再開される要因は様々である。
例えば要因がシステム側にある場合、電源Ｖ１の供給が開始された後に電源Ｖ２の供給が開始され、例えば要因がデバイス側にある場合、電源Ｖ２の供給が開始された後に電源Ｖ１の供給が開始される。
このため、クロック源が接続されている電源とは異なる電源で動作する制御部においては、電源の供給とクロック信号の供給が正しい順序で実行されない可能性がある。
また、リセット解除信号ＲＳＴ１は電源Ｖ１に連動し、リセット解除信号ＲＳＴ２は電源Ｖ２に連動して発生される。このため、クロック源への電源の供給が後になると、クロック信号の供給とリセット解除信号の供給が正しい順序で実行されない可能性がある。

そこで、本実施の形態では、クロック信号ＣＬＫ１及びＣＬＫ２の供給をクロック管理部１７０によって管理し、リセット解除信号ＲＳＴ１及びＲＳＴ２の供給をリセット解除管理部１７１で管理する。
具体的には、クロック管理部１７０は、常時電源の供給を受けて動作し、電源Ｖ１が供給されるまで、システム制御部１５０へのクロック信号ＣＬＫ１の供給を制限し、電源Ｖ２が供給されるまで、デバイス制御部１５１へのクロック信号ＣＬＫ２の供給を制限する。
また、リセット解除管理部１７１は、常時電源の供給を受けて動作し、クロック信号ＣＬＫ１による動作が開始されるまで、システム制御部１５０へのリセット解除信号ＲＳＴ１の供給を制限し、クロック信号ＣＬＫ２による動作が開始されるまで、デバイス制御部１５１へのリセット解除信号ＲＳＴ２の供給を制限する。

図２に示すように、クロック管理部１７０及びリセット解除管理部１７１には、システム制御部１５０用の電源Ｖ１と、デバイス制御部１５１用の電源Ｖ２と、常時電源とが供給される。
図２においては、クロック管理部１７０及びリセット解除管理部１７１をシステム制御部１５０及びデバイス制御部１５１の外部に配置しているが、それぞれをシステム制御部１５０及びデバイス制御部１５１のいずれか一方に内蔵してもよい。

すなわち、クロック管理部１７０及びリセット解除管理部１７１の両方がシステム制御部１５０に内蔵されてもよいし、クロック管理部１７０及びリセット解除管理部１７１の両方がデバイス制御部１５１に内蔵されてもよい。
また、クロック管理部１７０は、システム制御部１５０に内蔵され、リセット解除管理部１７１は、デバイス制御部１５１に内蔵されてもよい。
また、クロック管理部１７０は、デバイス制御部１５１に内蔵され、リセット解除管理部１７１は、システム制御部１５０に内蔵されてもよい。
また、クロック管理部１７０だけがシステム制御部１５０及びデバイス制御部１５１のうちの一方に内蔵され、リセット解除管理部１７１はシステム制御部１５０及びデバイス制御部１５１の外部に配置されてもよい。
また、リセット解除管理部１７１だけがシステム制御部１５０及びデバイス制御部１５１のうちの一方に内蔵され、クロック管理部１７０はシステム制御部１５０及びデバイス制御部１５１の外部に配置されてもよい。
なお、クロック管理部１７０とリセット解除管理部１７１は、１つのモジュールとして構成されていてもよい。
また、システム制御部１５０と、クロック管理部１７０と、リセット解除管理部１７１は、１つの回路装置として構成されていてもよい。前述したように、システム制御部１５０の開発の周期はデバイス制御部１５１の開発の周期よりも短いためである。
なお、クロック管理部１７０とリセット解除管理部１７１のうちシステム制御部１５０の制御に用いる部分を独立の回路構成としてもよい。ここでの回路構成は第１の管理部の一例である。
また、クロック管理部１７０とリセット解除管理部１７１のうちデバイス制御部１５１の制御に用いる部分を独立の回路構成としてもよい。ここでの回路構成は第２の管理部の一例である。

＜信号の供給の仕方の観点から見た制御系の構成＞
以下では、システム制御部１５０及びデバイス制御部１５１に対するクロック信号ＣＬＫ１、ＣＬＫ２及びリセット解除信号ＲＳＴ１、ＲＳＴ２の供給の仕方の観点から制御系の構成例を説明する。

＜構成例１＞
図３は、クロック信号の供給が個別かつリセット解除信号の供給が共通の場合におけるクロック管理部１７０及びリセット解除管理部１７１の構成例を説明する図である。
図４は、構成例１に係るタイミング管理部１８１の内部構成を説明する図である。
図３では、システム制御部１５０を制御部Ａと表記し、デバイス制御部１５１を制御部Ｂと表記する。
このため、制御部Ａに対応する電源、クロック信号、リセット解除信号等は符号Ａで区別し、制御部Ｂに対応する電源、クロック信号、リセット解除信号等は符号Ｂで区別する。

すなわち、制御部Ａの通信部Ａ（１５３）には、電源ＶＡ、クロック信号ＣＬＫ＿Ａが与えられている。
また、制御部Ｂの通信部Ｂ（１５４）には、電源ＶＢ、クロック信号ＣＬＫ＿Ｂが与えられている。
なお、制御部Ａの通信部Ａ（１５３）と制御部Ｂの通信部Ｂ（１５４）には、共通の２次リセット解除信号ＲＳＴ＿Ｃが与えられている。

クロック管理部１７０は、常時電源で動作するタイミング管理部１８１とクロック生成部１８４とを含んでいる。
タイミング管理部１８１は、制御部Ａ用のクロックイネーブル信号ＥＮＢ＿Ａと制御部Ｂ用のクロックイネーブル信号ＥＮＢ＿Ｂを生成し、クロック生成部１８４の動作を制御する。各イネーブル信号は、タイミング管理部１８１内のクロックイネーブル生成部１９１が生成する。
クロックイネーブル生成部１９１は、電源ＶＡ及びＶＢを監視し、電源ＶＡの供給を検出すると、クロックイネーブル信号ＥＮＢ＿Ａをオン状態に変化させ、電源ＶＢの供給を検出すると、クロックイネーブル信号ＥＮＢ＿Ｂをオン状態に変化させる。勿論、クロックイネーブル生成部１９１は常時電源で動作している。
クロック生成部１８４は、接続されている電源（電源ＶＡ及びＶＢのいずれか）で動作する。
クロック生成部１８４は、電源の電位とクロックイネーブル信号ＥＮＢ＿Ａの電位との論理積（負論理和）をクロック信号ＣＬＫ＿Ａとして出力し、電源の電位とクロックイネーブル信号ＥＮＢ＿Ｂの電位との論理積（負論理和）をクロック信号ＣＬＫ＿Ｂとして出力する。
すなわち、クロック生成部１８４からクロック信号ＣＬＫ＿Ａ及びＣＬＫ＿Ｂが出力されるには、クロックイネーブル信号ＥＮＢ＿Ａ及びＥＮＢ＿Ｂがオン状態であるだけでは足りず、電源がオン状態であるだけでは足りない。

リセット解除管理部１７１は、常時電源で動作するタイミング管理部１８１、リセット解除部Ａ（１８２）、リセット解除部Ｂ（１８３）を含んでいる。
本実施の形態の場合、リセット解除管理部１７１は、クロック管理部１７０との間で、タイミング管理部１８１を共用している。
リセット解除部Ａ（１８２）は、制御部Ａ用の電源ＶＡで動作し、電源ＶＡの供給を検出すると、制御部Ａ用の１次リセット解除信号ＲＳＴ＿Ａをオン状態に変化させる。
リセット解除部Ｂ（１８３）は、制御部Ｂ用の電源ＶＢで動作し、電源ＶＢの供給を検出すると、制御部Ｂ用の１次リセット解除信号ＲＳＴ＿Ｂを生成する。
ここで、リセット解除部Ａ（１８２）及びリセット解除部Ｂ（１８３）は、例えば集積回路（ＩＣ）によって構成される。リセット解除部Ａ（１８２）及びリセット解除部Ｂ（１８３）は、例えば監視の対象とする電源がオン状態に変化してから予め定めた時間だけ信号を遅延する遅延回路（又は計時手段）を有している。

１次リセット解除信号ＲＳＴ＿Ａ及びＲＳＴ＿Ｂは、タイミング管理部１８１内のリセット解除信号生成部１９２に与えられる。リセット解除信号生成部１９２は、常時電源で動作し、予め定めた規則に基づいて、制御部Ａ用の２次リセット解除信号ＲＳＴ＿Ａ１と制御部Ｂ用の２次リセット解除信号ＲＳＴ＿Ｂ１を生成する。
この構成例の場合、リセット解除信号生成部１９２は、制御部Ａと制御部Ｂを同時にリセットする。そこで、リセット解除信号生成部１９２は、１次リセット解除信号ＲＳＴ＿Ａと１次リセット解除信号ＲＳＴ＿Ｂの論理積（負論理和）を共通の２次リセット解除信号ＲＳＴ＿Ｃとして出力する。

＜構成例２＞
図５は、クロック信号の供給とリセット解除信号の供給がいずれも個別の場合におけるクロック管理部１７０及びリセット解除管理部１７１の構成例を説明する図である。
図６は、構成例２に係るタイミング管理部１８１の内部構成を説明する図である。
図５には図３との対応部分に対応する符号を付して示しており、図６には図４との対応部分に対応する符号を付して示している。
この構成例の場合、制御部Ａには２次リセット解除信号ＲＳＴ＿Ａ１が与えられ、制御部Ｂには２次リセット解除信号ＲＳＴ＿Ｂ１が与えられる。すなわち、リセット解除信号は、個々の制御部に応じて用意される。

この構成例の場合も、クロック管理部１７０は、タイミング管理部１８１とクロック生成部１８４とを含んでいる。
このタイミング管理部１８１も常時電源で動作し、クロックイネーブル生成部１９１を用いて制御部Ａ用のクロックイネーブル信号ＥＮＢ＿Ａと制御部Ｂ用のクロックイネーブル信号ＥＮＢ＿Ｂをそれぞれ生成する。
クロックイネーブル生成部１９１とクロック生成部１８４の動作は、構成例１と共通であるので省略する。

リセット解除管理部１７１の構成は、構成例１と同じである。すなわち、リセット解除管理部１７１は、制御部Ａ用の１次リセット解除信号ＲＳＴ＿Ａを生成するリセット解除部Ａ（１８２）と、制御部Ｂ用の１次リセット解除信号ＲＳＴ＿Ｂを生成するリセット解除部Ｂ（１８３）と、２次リセット解除信号ＲＳＴ＿Ａ１及びＲＳＴ＿Ｂ１の出力のタイミングを管理するタイミング管理部１８１とを含んでいる。
この構成例の場合も、リセット解除部Ａ（１８２）は、電源ＶＡの供給を検出すると、予め定めた時間後に１次リセット解除信号ＲＳＴ＿Ａをオン状態に変化させる。同様に、リセット解除部Ｂ（１８３）は、電源ＶＢの供給を検出すると、予め定めた時間後に１次リセット解除信号ＲＳＴ＿Ｂをオン状態に変化させる。
１次リセット解除信号ＲＳＴ＿Ａ及びＲＳＴ＿Ｂは、それぞれタイミング管理部１８１のリセット解除信号生成部１９２に与えられる。

本実施の形態におけるリセット解除信号生成部１９２の動作は、クロック生成部１８４が使用する電源に応じて異なる。
クロック生成部１８４が電源ＶＡで動作する場合、タイミング管理部１８１は、２次リセット解除信号ＲＳＴ＿Ａ１として１次リセット解除信号ＲＳＴ＿Ａをそのまま出力し、２次リセット解除信号ＲＳＴ＿Ｂ１として１次リセット解除信号ＲＳＴ＿Ａと１次リセット解除信号ＲＳＴ＿Ｂの論理積（負論理和）を出力する。
電源ＶＡの供給によって制御部Ａ用のクロック信号ＣＬＫ＿Ａの出力が開始されるので、電源ＶＢの供給開始を待たずに、制御部Ａ用の２次リセット解除信号ＲＳＴ＿Ａ１の出力が可能になるためである。一方、制御部Ｂに対する２次リセット解除信号ＲＳＴ＿Ｂ１の出力は、電源ＶＡ及びＶＢの両方の供給が開始されるまで遅延される。
クロック生成部１８４が電源ＶＢで動作する場合、タイミング管理部１８１は、２次リセット解除信号ＲＳＴ＿Ｂ１として１次リセット解除信号ＲＳＴ＿Ｂをそのまま出力し、２次リセット解除信号ＲＳＴ＿Ａ１として１次リセット解除信号ＲＳＴ＿Ａと１次リセット解除信号ＲＳＴ＿Ｂの論理積（負論理和）を出力する。
やはり、電源ＶＢの供給によって制御部Ｂ用のクロック信号ＣＬＫ＿Ｂの出力が開始されるので、電源ＶＡの供給開始を待たずに、制御部Ｂ用の２次リセット解除信号ＲＳＴ＿Ｂの出力が可能になるためである。一方、制御部Ａに対する２次リセット解除信号ＲＳＴ＿Ａ１の出力は、電源ＶＡ及びＶＢの両方の供給が開始されるまで遅延される。

＜構成例３＞
図７は、クロック信号の供給が個別かつリセット解除信号の供給が共通の場合におけるクロック管理部１７０及びリセット解除管理部１７１の構成例を説明する図である。
図８は、構成例１に係るタイミング管理部１８１の内部構成を説明する図である。
図７には、図３との対応部分に対応する符号を付して示しており、図８には図４との対応部分に対応する符号を付して示している。
前述した構成例１（図３参照）との違いは、この構成例では、制御部Ａ用のクロック信号ＣＬＫ＿Ａと制御部Ｂ用のクロック信号ＣＬＫ＿Ｂの生成に共通のイネーブル信号ＥＮＢ＿Ｃが用いられる点である。

この構成例の場合、クロックイネーブル生成部１９１は、電源ＶＡ及びＶＢの両方の供給が開始されるのを待って、クロック生成部１８４に供給する共通のクロックイネーブル信号ＥＮＢ＿Ｃをオン状態に変化させる。
この構成例におけるクロック生成部１８４は、クロックイネーブル信号ＥＮＢ＿Ｃがオン状態に変化すると、制御部Ａ用のクロック信号ＣＬＫ＿Ａと制御部Ｂ用のクロック信号ＣＬＫ＿Ｂの出力を同時に開始する。
因みに、構成例１のように、制御部Ａ用のクロックイネーブル信号ＥＮＢ＿Ａと制御部Ｂ用のクロックイネーブル信号ＥＮＢ＿Ｂを別々に生成する場合でも、クロック生成部１８４を遅い方のクロックイネーブル信号の入力に合わせれば、この構成例３と同様に動作させることが可能である。
なお、リセット解除部Ａ（１８２）、リセット解除部Ｂ（１８３）、リセット解除信号生成部１９２の動作は、構成例１と共通であるので省略する。

＜実施例＞
以下では、前述した構成例１〜３を具体化した幾つかの実施例について説明する。

＜実施例１：クロック生成部１８４を電源ＶＡで動作させる場合＞
図９は、実施例１に係る制御系のハードウェア構成の一例を示す図である。
図９には、図３〜図８に対応する部分に対応する符号を付して示している。
なお、図９では、クロック生成部１８４とリセット解除部Ａ（１８２）を制御部Ａに内蔵し、リセット解除部Ｂ（１８３）を制御部Ｂに内蔵している。
ただし、クロック生成部１８４が電源ＶＡで動作する条件を満たす限り、タイミング管理部１８１、リセット解除部Ａ（１８２）、リセット解除部Ｂ（１８３）、クロック生成部１８４の配置は任意である。

＜実施例１−１＞
図１０は、実施例１−１に係るハードウェア構成の一例を示す図である。
図１０には図９との対応部分に対応する符号を付して示している。
実施例１−１に係るハードウェア構成の場合、タイミング管理部１８１（クロックイネーブル生成部１９１、リセット解除信号生成部１９２）が制御部Ｂに内蔵され、クロック信号ＣＬＫ＿Ａ、ＣＬＫ＿Ｂと２次リセット解除信号ＲＳＴ＿Ａ１、ＲＳＴ＿Ｂ１とが個別に制御されている。
このハードウェア構成は、構成例２（図５参照）の一例である。

図１１は、電源ＶＡが電源ＶＢより早くオンする場合における各種信号の出力タイミングを説明する図である。
（Ａ）は電源ＶＡの波形、（Ｂ）は原始クロックＣＬＫの波形、（Ｃ）は制御部Ａ用の１次リセット解除信号ＲＳＴ＿Ａの波形、（Ｄ）は電源ＶＢの波形、（Ｅ）は制御部Ｂ用の１次リセット解除信号ＲＳＴ＿Ｂの波形、（Ｆ）は制御部Ａ用のクロックイネーブル信号ＥＮＢ＿Ａの波形、（Ｇ）は制御部Ａに供給されるクロック信号ＣＬＫ＿Ａの波形、（Ｈ）は制御部Ｂ用のクロックイネーブル信号ＥＮＢ＿Ｂの波形、（Ｉ）は制御部Ｂに供給されるクロック信号ＣＬＫ＿Ｂの波形、（Ｊ）は制御部Ａに供給される２次リセット解除信号ＲＳＴ＿Ａ１の波形、（Ｋ）は制御部Ｂに供給される２次リセット解除信号ＲＳＴ＿Ｂ１の波形である。

図１１に示すように、まず、電源ＶＡ（Ａ参照）がオン状態に変化する。
この変化は、常時電源で動作している制御部Ｂ内のクロックイネーブル生成部１９１（図１０参照）によって検出される。
電源ＶＡがオン状態に変化したことを検出したクロックイネーブル生成部１９１は、制御部Ａ用のクロックイネーブル信号ＥＮＢ＿Ａ（Ｆ参照）をオン状態に変化させる。
電源ＶＡの供給を受けて動作するクロック生成部１８４（図１０参照）は、クロックイネーブル信号ＥＮＢ＿Ａが入力されると、クロック信号ＣＬＫ＿Ａ（Ｇ参照）の出力を開始する。
このため、制御部Ａに対するクロック信号ＣＬＫ＿Ａの供給は、電源ＶＡの供給よりも後になる。
なお、クロック生成部１８４には、不図示のクロック源が含まれている。クロック源は、電源の供給に連動して原始クロックＣＬＫ（Ｂ参照）を生成する。

電源ＶＡのオン状態への変化は、制御部Ａ内のリセット解除部Ａ（１８２）（図１０参照）によっても検出される。
リセット解除部Ａ（１８２）は、電源ＶＡの供給（オン状態）を検出してから予め定めた時間だけ遅れて１次リセット解除信号ＲＳＴ＿Ａ（Ｃ参照）をオン状態に変化させる。
このため、常時電源で動作するリセット解除信号生成部１９２（図１０参照）から制御部Ａ内の通信部Ａ（１５３）への２次リセット解除信号ＲＳＴ＿Ａ１（Ｊ参照）の供給は、クロック信号ＣＬＫ＿Ａよりも後になる。
なお、図１０は、１次リセット解除信号ＲＳＴ＿Ａをそのまま２次リセット解除信号ＲＳＴ＿Ａ１として用いている場合を描いている。

このように、制御部Ａの通信部Ａ（１５３）には、電源ＶＡの供給が開始された後にクロック信号ＣＬＫ＿Ａが与えられ、更にその後、２次リセット解除信号ＲＳＴ＿Ａ１が与えられる。
従って、制御部Ａの通信部Ａ（１５３）は、正常に動作を開始する。
この後、通信部Ａ（１５３）は、初期化処理が実行可能な状態になり、リンクパルスの出力を開始する。

図１１の場合、制御部Ｂ用の電源ＶＢ（Ｄ参照）は、電源ＶＡに遅れてオンする。
この変化は、常時電源で動作している制御部Ｂ内のクロックイネーブル生成部１９１（図１０参照）によって検出される。
電源ＶＢがオン状態に変化したことを検出したクロックイネーブル生成部１９１は、制御部Ｂ用のクロックイネーブル信号ＥＮＢ＿Ｂ（Ｈ参照）をオン状態に変化させる。
クロック生成部１８４（図１０参照）は、電源ＶＡの供給を受けて既に動作を開始しているため、クロックイネーブル信号ＥＮＢ＿Ｂが入力されると、クロック信号ＣＬＫ＿Ｂ（Ｉ参照）の出力を開始する。
このため、制御部Ｂに対するクロック信号ＣＬＫ＿Ｂの供給は、電源ＶＢの供給よりも後になる。

電源ＶＢのオン状態への変化は、制御部Ｂ内のリセット解除部Ｂ（１８３）（図１０参照）によっても検出される。
リセット解除部Ｂ（１８３）は、電源ＶＢの供給（オン状態）を検出してから予め定めた時間だけ遅れて１次リセット解除信号ＲＳＴ＿Ｂ（Ｅ参照）をオン状態に変化させる。
このため、リセット解除信号生成部１９２から制御部Ｂ内の通信部Ｂ（１５４）への２次リセット解除信号ＲＳＴ＿Ｂ１（Ｋ参照）の供給は、クロック信号ＣＬＫ＿Ｂの供給よりも後になる。
このように、制御部Ｂの通信部Ｂ（１５４）には、電源ＶＢの供給が開始された後にクロック信号ＣＬＫ＿Ｂが与えられ、更にその後、２次リセット解除信号ＲＳＴ＿Ｂ１が与えられる。
従って、制御部Ｂの通信部Ｂ（１５４）は、正常に動作を開始する。
この後、通信部Ｂ（１５４）は、初期化処理が実行可能な状態になり、リンクパルスの出力を開始する。
結果的に、通信部Ａ（１５３）と通信部Ｂ（１５４）の間でリンクが確立し、制御部Ａと制御部Ｂの通信が可能になる。

図１２は、電源ＶＡが電源ＶＢより遅くオンする場合における各種信号の出力タイミングを説明する図である。
（Ａ）は電源ＶＡの波形、（Ｂ）は原始クロックＣＬＫの波形、（Ｃ）は制御部Ａ用の１次リセット解除信号ＲＳＴ＿Ａの波形、（Ｄ）は電源ＶＢの波形、（Ｅ）は制御部Ｂ用の１次リセット解除信号ＲＳＴ＿Ｂの波形、（Ｆ）は制御部Ａ用のクロックイネーブル信号ＥＮＢ＿Ａの波形、（Ｇ）は制御部Ａに供給されるクロック信号ＣＬＫ＿Ａの波形、（Ｈ）は制御部Ｂ用のクロックイネーブル信号ＥＮＢ＿Ｂの波形、（Ｉ）は制御部Ｂに供給されるクロック信号ＣＬＫ＿Ｂの波形、（Ｊ）は制御部Ａに供給される２次リセット解除信号ＲＳＴ＿Ａ１の波形、（Ｋ）は制御部Ｂに供給される２次リセット解除信号ＲＳＴ＿Ｂ１の波形である。

図１２に示すように、まず、電源ＶＢ（Ｄ参照）がオン状態に変化する。
この変化は、常時電源で動作している制御部Ｂ内のクロックイネーブル生成部１９１（図１０参照）によって検出される。
電源ＶＢがオン状態に変化したことを検出したクロックイネーブル生成部１９１は、制御部Ｂ用のクロックイネーブル信号ＥＮＢ＿Ｂ（Ｈ参照）をオン状態に変化させる。
このクロックイネーブル信号ＥＮＢ＿Ｂは、クロック生成部１８４（図１０参照）に供給されるが、電源ＶＡで動作するクロック生成部１８４は動作していない。
従って、電源ＶＢがオン状態になってもクロック信号ＣＬＫ＿Ｂ（Ｉ参照）の出力は開始されない。

電源ＶＢのオン状態への変化は、制御部Ｂ内のリセット解除部Ｂ（１８３）（図１０参照）によっても検出される。
リセット解除部Ｂ（１８３）は、電源ＶＢの供給（オン状態）を検出してから予め定めた時間だけ遅れて１次リセット解除信号ＲＳＴ＿Ｂ（Ｅ参照）をオン状態に変化させる。
この１次リセット解除信号ＲＳＴ＿Ｂは、常時電源で動作するリセット解除信号生成部１９２（図１０参照）に与えられる。
ただし、リセット解除信号生成部１９２は、制御部Ａ用の１次リセット解除信号ＲＳＴ＿Ｂ（Ｅ参照）と制御部Ｂ用の１次リセット解除信号ＲＳＴ＿Ａ（Ｃ参照）との論理積（負論理和）を２次リセット解除信号ＲＳＴ＿Ｂ１（Ｋ参照）として出力するため、２次リセット解除信号ＲＳＴ＿Ｂ１は依然としてオフ状態のままである。
つまり、電源ＶＡが供給される前に、クロック信号ＣＬＫ＿Ｂ（Ｉ参照）と２次リセット解除信号ＲＳＴ＿Ｂ１（Ｋ参照）が制御部Ｂに供給されることはない。

図１２の場合、制御部Ａ用の電源ＶＡ（Ａ参照）は、電源ＶＢに遅れてオンする。
電源ＶＡがオン状態に変化すると、制御部Ａ内にあるクロック生成部１８４（図１０参照）は原始クロックＣＬＫ（Ｂ参照）の生成を開始する。
前述したように、クロック生成部１８４には、既に、オン状態のクロックイネーブル信号ＥＮＢ＿Ｂ（Ｈ参照）が与えられている。従って、クロック生成部１８４は、原始クロックの生成を開始すると同時に、制御部Ｂ用のクロック信号ＣＬＫ＿Ｂ（Ｉ参照）の出力を開始する。
このように、制御部Ｂに対するクロック信号ＣＬＫ＿Ｂの供給は、電源ＶＢの供給よりも後になる。

ところで、電源ＶＡのオン状態への変化は、常時電源で動作している制御部Ｂ内のクロックイネーブル生成部１９１（図１０参照）によって検出される。
電源ＶＡがオン状態に変化したことを検出したクロックイネーブル生成部１９１は、制御部Ａ用のクロックイネーブル信号ＥＮＢ＿Ａ（Ｆ参照）をオン状態に変化させる。
オン状態のクロックイネーブル信号ＥＮＢ＿Ａが与えられたクロック生成部１８４は、電源ＶＡの供給開始に同期して制御部Ａ用のクロック信号ＣＬＫ＿Ａ（Ｇ参照）の出力を開始する。
従って、制御部Ａに対するクロック信号ＣＬＫ＿Ａの供給は、電源ＶＡの供給よりも後になる。

電源ＶＡのオン状態への変化は、制御部Ａ内のリセット解除部Ａ（１８２）（図１０参照）によっても検出される。
リセット解除部Ａ（１８２）は、電源ＶＡの供給（オン状態）を検出してから予め定めた時間だけ遅れて１次リセット解除信号ＲＳＴ＿Ａ（Ｃ参照）をオン状態に変化させる。
この１次リセット解除信号ＲＳＴ＿Ａは、リセット解除信号生成部１９２（図１０参照）に与えられる。
前述したように、リセット解除信号生成部１９２には、既にオン状態に変化した制御部Ｂ用の１次リセット解除信号ＲＳＴ＿Ｂが入力されている。従って、制御部Ａ用の１次リセット解除信号ＲＳＴ＿Ａがオン状態に変化するのに同期して、制御部Ａ用の２次リセット解除信号ＲＳＴ＿Ａ１（Ｊ参照）と制御部Ｂ用の２次リセット解除信号ＲＳＴ＿Ｂ１（Ｋ参照）がオン状態に変化する。

このため、リセット解除信号生成部１９２から制御部Ａ内の通信部Ａ（１５３）への２次リセット解除信号ＲＳＴ＿Ａ１の供給は、クロック信号ＣＬＫ＿Ａの供給よりも後になる。また、リセット解除信号生成部１９２から制御部Ｂ内の通信部Ｂ（１５４）への２次リセット解除信号ＲＳＴ＿Ｂ１の供給は、クロック信号ＣＬＫ＿Ｂの供給よりも後になる。
従って、制御部Ａの通信部Ａ（１５３）と制御部Ｂの通信部Ｂ（１５４）は、共に正常に動作を開始する。
この後、通信部Ａ（１５３）と通信部Ｂ（１５４）は、初期化処理が実行可能な状態になり、リンクパルスの出力を開始する。
結果的に、通信部Ａ（１５３）と通信部Ｂ（１５４）の間でリンクが確立し、制御部Ａと制御部Ｂの通信が可能になる。

＜実施例１−２＞
図１３は、実施例１−２に係るハードウェア構成の一例を示す図である。
図１３には図９との対応部分に対応する符号を付して示している。
実施例１−２に係るハードウェア構成の場合、タイミング管理部１８１（クロックイネーブル生成部１９１、リセット解除信号生成部１９２）が制御部Ｂに内蔵される。
実施例１−２に係るハードウェア構成では、実施例１−１（図１０参照）の場合とは異なり、クロック信号ＣＬＫ＿Ａ、ＣＬＫ＿Ｂだけを個別に制御する。
すなわち、制御部Ａと制御部Ｂは、共通の２次リセット解除信号ＲＳＴ＿Ｃでリセットする。
なお、この実施例では、共通の２次リセット解除信号ＲＳＴ＿Ｃの生成に共通のクロックイネーブル信号ＥＮＢ＿Ｃを使用する。従って、図１３に示すハードウェア構成は、構成例３（図７参照）の一例である。

もっとも、構成例３と同じ制御は、構成例１（図３参照）のように個別のクロックイネーブル信号ＥＮＢ＿Ａ及びＥＮＢ＿Ｂを用意する場合でも可能である。
例えばクロックイネーブル信号ＥＮＢ＿Ａとクロックイネーブル信号ＥＮＢ＿Ｂがオン状態に変化するタイミングを揃えることで、共通のクロックイネーブル信号ＥＮＢ＿Ｃと同じ動作が実現される。

図１４は、電源ＶＡが電源ＶＢより早くオンする場合における各種信号の出力タイミングを説明する図である。
（Ａ）は電源ＶＡの波形、（Ｂ）は原始クロックＣＬＫの波形、（Ｃ）は制御部Ａ用の１次リセット解除信号ＲＳＴ＿Ａの波形、（Ｄ）は電源ＶＢの波形、（Ｅ）は制御部Ｂ用の１次リセット解除信号ＲＳＴ＿Ｂの波形、（Ｆ）は共通のクロックイネーブル信号ＥＮＢ＿Ｃの波形、（Ｇ）は制御部Ａに供給されるクロック信号ＣＬＫ＿Ａの波形、（Ｈ）は共通のクロックイネーブル信号ＥＮＢ＿Ｃの波形、（Ｉ）は制御部Ｂに供給されるクロック信号ＣＬＫ＿Ｂの波形、（Ｊ）は共通の２次リセット解除信号ＲＳＴ＿Ｃの波形、（Ｋ）は共通の２次リセット解除信号ＲＳＴ＿Ｃの波形である。

なお、図１４では、前述したように構成例１を構成例３として動作させる場合も想定して、共通のクロックイネーブル信号ＥＮＢ＿Ｃの波形を、制御部Ａ用のクロックイネーブル信号ＥＮＢ＿Ａと制御部Ｂ用のクロックイネーブル信号ＥＮＢ＿Ｂに割り当てる例を記載している。
すなわち、共通のクロックイネーブル信号ＥＮＢ＿Ｃの波形を（Ｆ）と（Ｈ）の２箇所に記載している。
また、図１４では、構成例２のように２次リセット解除信号を個別に制御する場合も想定して、共通の２次リセット解除信号ＲＳＴ＿Ｃの波形を、制御部Ａ用の２次リセット解除信号ＲＳＴ＿Ａ１と制御部Ｂ用の２次リセット解除信号ＲＳＴ＿Ｂ１に割り当てる例を記載している。
すなわち、共通の２次リセット解除信号ＲＳＴ＿Ｃの波形を（Ｊ）と（Ｋ）の２箇所に記載している。

図１４に示すように、まず、電源ＶＡ（Ａ参照）がオン状態に変化する。
この変化は、常時電源で動作している制御部Ｂのクロックイネーブル生成部１９１（図１３参照）によって検出される。
ただし、共通のクロックイネーブル信号ＥＮＢ＿Ｃがオン状態に変化するのは電源ＶＡと電源ＶＢの両方がオン状態であることである。
従って、電源ＶＡだけがオン状態に変化しても、共通のクロックイネーブル信号ＥＮＢ＿Ｃはオフ状態のままである。
一方で、クロック生成部１８４は、制御部Ａの電源ＶＡで動作する。このため、電源ＶＡがオン状態になると、原始クロックＣＬＫ（Ｂ参照）の生成が開始される。ただし、この原始クロックは外部に出力されない。

電源ＶＡのオン状態への変化は、制御部Ａ内のリセット解除部Ａ（１８２）（図１３参照）によっても検出される。
リセット解除部Ａ（１８２）は、電源ＶＡの供給（オン状態）を検出してから予め定めた時間だけ遅れて１次リセット解除信号ＲＳＴ＿Ａ（Ｃ参照）をオン状態に変化させる。
オン状態に変化した制御部Ａ用の１次リセット解除信号ＲＳＴ＿Ａは、常時電源で動作しているリセット解除信号生成部１９２に与えられる。
ただし、共通の２次リセット解除信号ＲＳＴ＿Ｃ（Ｊ、Ｋ参照）がオン状態に変化するのは、制御部Ａ用の１次リセット解除信号ＲＳＴ＿Ａと制御部Ｂ用の１次リセット解除信号ＲＳＴ＿Ｂの両方がオン状態にあることである。
従って、電源ＶＡだけがオン状態に変化しても、共通の２次リセット解除信号ＲＳＴ＿Ｃはオフ状態のままである。

やがて、制御部Ｂ用の電源ＶＢ（Ｄ参照）がオン状態に変化する。
この変化は、常時電源で動作している制御部Ｂ内のクロックイネーブル生成部１９１（図１３参照）によって検出される。
前述したように、クロックイネーブル生成部１９１では、既に電源ＶＡのオン状態を検出している。
従って、クロックイネーブル生成部１９１は、この電源ＶＢのオン状態への変化を検出したタイミングで、共通のクロックイネーブル信号ＥＮＢ＿Ｃ（Ｆ、Ｈ参照）をオン状態に変化させる。

共通のクロックイネーブル信号ＥＮＢ＿Ｃがオン状態に変化すると、既に動作を開始しているクロック生成部１８４（図１３参照）は、制御部Ａ用のクロック信号ＣＬＫ＿Ａ（Ｇ参照）と制御部Ｂ用のクロック信号ＣＬＫ＿Ｂ（Ｉ参照）の出力を開始する。
このため、制御部Ａに対するクロック信号ＣＬＫ＿Ａの供給は、電源ＶＡの供給よりも後になる。
同様に、制御部Ｂに対するクロック信号ＣＬＫ＿Ｂの供給は、電源ＶＢの供給よりも後になる。

また、電源ＶＢがオン状態になると、制御部Ｂに内蔵されているリセット解除部Ｂ（１８３）は、電源ＶＢの供給（オン状態）の検出から予め定めた時間だけ遅れて１次リセット解除信号ＲＳＴ＿Ｂ（Ｅ参照）をオン状態に変化させる。
制御部Ｂ用の１次リセット解除信号ＲＳＴ＿Ｂがオン状態に変化した時点で、制御部Ａ用の１次リセット解除信号ＲＳＴ＿Ａはオン状態に変化している。
従って、リセット解除信号生成部１９２（図１３参照）は、制御部Ｂ用の１次リセット解除信号ＲＳＴ＿Ｂがオン状態に変化した時点から共通の２次リセット解除信号ＲＳＴ＿Ｃ（Ｊ、Ｋ参照）をオン状態に変化させる。
このため、制御部Ａの通信部Ａ（１５３）に対する共通の２次リセット解除信号ＲＳＴ＿Ａの供給は、クロック信号ＣＬＫ＿Ａの供給よりも後になる。
同様に、制御部Ｂの通信部Ｂ（１５４）に対する共通の２次リセット解除信号ＲＳＴ＿Ｂの供給は、クロック信号ＣＬＫ＿Ｂの供給よりも後になる。
従って、制御部Ａの通信部Ａ（１５３）と制御部Ｂの通信部Ｂ（１５４）は、共に正常に動作を開始する。
この後、通信部Ａ（１５３）と通信部Ｂ（１５４）は、初期化処理が実行可能な状態になり、リンクパルスの出力を開始する。
結果的に、通信部Ａ（１５３）と通信部Ｂ（１５４）の間でリンクが確立し、制御部Ａと制御部Ｂの間での通信が可能になる。

図１５は、電源ＶＡが電源ＶＢより遅くオンする場合における各種信号の出力タイミングを説明する図である。
（Ａ）は電源ＶＡの波形、（Ｂ）は原始クロックＣＬＫの波形、（Ｃ）は制御部Ａ用の１次リセット解除信号ＲＳＴ＿Ａの波形、（Ｄ）は電源ＶＢの波形、（Ｅ）は制御部Ｂ用の１次リセット解除信号ＲＳＴ＿Ｂの波形、（Ｆ）は共通のクロックイネーブル信号ＥＮＢ＿Ｃの波形、（Ｇ）は制御部Ａに供給されるクロック信号ＣＬＫ＿Ａの波形、（Ｈ）は共通のクロックイネーブル信号ＥＮＢ＿Ｃの波形、（Ｉ）は制御部Ｂに供給されるクロック信号ＣＬＫ＿Ｂの波形、（Ｊ）は共通の２次リセット解除信号ＲＳＴ＿Ｃの波形、（Ｋ）は共通の２次リセット解除信号ＲＳＴ＿Ｃの波形である。

図１５に示すように、まず、電源ＶＢ（Ｄ参照）がオン状態に変化する。
この変化は、常時電源で動作している制御部Ｂ内のクロックイネーブル生成部１９１（図１３参照）によって検出される。
ただし、共通のクロックイネーブル信号ＥＮＢ＿Ｃ（Ｆ、Ｈ参照）がオン状態に変化するのは、電源ＶＡと電源ＶＢの両方がオン状態にあることである。
従って、電源ＶＢだけがオン状態に変化しても、共通のクロックイネーブル信号ＥＮＢ＿Ｃはオフ状態のままである。

なお、電源ＶＢのオン状態への変化は、制御部Ｂ内のリセット解除部Ｂ（１８３）（図１３参照）によっても検出される。
リセット解除部Ｂ（１８３）は、電源ＶＢの供給（オン状態）を検出してから予め定めた時間だけ遅れて１次リセット解除信号ＲＳＴ＿Ｂ（Ｅ参照）をオン状態に変化させる。
オン状態に変化した制御部Ｂ用の１次リセット解除信号ＲＳＴ＿Ｂは、常時電源で動作しているリセット解除信号生成部１９２に与えられる。
ただし、共通の２次リセット解除信号ＲＳＴ＿Ｃ（Ｊ、Ｋ参照）がオン状態に変化するのは、制御部Ａ用の１次リセット解除信号ＲＳＴ＿Ａと制御部Ｂ用の１次リセット解除信号ＲＳＴ＿Ｂの両方がオン状態にあることである。
従って、電源ＶＡだけがオン状態に変化しても、共通の２次リセット解除信号ＲＳＴ＿Ｃはオフ状態のままである。

やがて、制御部Ａ用の電源ＶＡ（Ａ参照）がオン状態に変化する。
クロック生成部１８４は、制御部Ａの電源ＶＡで動作する。このため、電源ＶＡがオン状態になると、原始クロックＣＬＫ（Ｂ参照）の生成が開始される。
電源ＶＡのオン状態への変化は、常時電源で動作している制御部Ｂのクロックイネーブル生成部１９１（図１３参照）によって検出される。
電源ＶＡがオン状態に変化した時点で、電源ＶＢは既にオン状態である。
従って、電源ＶＡがオン状態に変化すると、クロックイネーブル生成部１９１は、共通のクロックイネーブル信号ＥＮＢ＿Ｃ（Ｆ、Ｈ参照）をオン状態に変化させる。
前述したように、クロック生成部１８４は、原始クロックＣＬＫの生成を開始している。
従って、クロックイネーブル信号ＥＮＢ＿Ｃがオン状態に変化すると、制御部Ａ用のクロック信号ＣＬＫ＿Ａ（Ｇ参照）の出力と制御部Ｂ用のクロック信号ＣＬＫ＿Ｂ（Ｉ参照）の出力が開始される。
このため、クロック信号ＣＬＫ＿Ａの供給は電源ＶＡの供給後になる。また、クロック信号ＣＬＫ＿Ｂの供給は電源ＶＢの供給後になる。

また、制御部Ａ用の電源ＶＡのオン状態への変化は、制御部Ａ内のリセット解除部Ａ（１８２）によって検出される。
リセット解除部Ａ（１８２）は、電源ＶＡの供給（オン状態）を検出してから予め定めた時間だけ遅れて１次リセット解除信号ＲＳＴ＿Ａ（Ｃ参照）をオン状態に変化させる。
この時点で、リセット解除信号生成部１９２（図１３参照）に入力される制御部Ｂ用の１次リセット解除信号ＲＳＴ＿Ｂ（Ｅ参照）は既にオン状態である。
よって、リセット解除信号生成部１９２は、制御部Ａ用の１次リセット解除信号ＲＳＴ＿Ａがオン状態に変化した時点から共通の２次リセット解除信号ＲＳＴ＿Ｃ（Ｊ、Ｋ参照）をオン様態に変化させる。
従って、制御部Ａの通信部Ａ（１５３）にオン状態の共通の２次リセット解除信号ＲＳＴ＿Ｃが与えられるのは、クロック信号ＣＬＫ＿Ａが与えられた後になる。
また、制御部Ｂの通信部Ｂ（１５４）にオン状態の共通の２次リセット解除信号ＲＳＴ＿Ｃが与えられるのは、クロック信号ＣＬＫ＿Ｂが与えられた後になる。

従って、制御部Ａの通信部Ａ（１５３）と制御部Ｂの通信部Ｂ（１５４）は、共に正常に動作を開始する。
この後、通信部Ａ（１５３）と通信部Ｂ（１５４）は、初期化処理が実行可能な状態になり、リンクパルスの出力を開始する。
結果的に、通信部Ａ（１５３）と通信部Ｂ（１５４）の間でリンクが確立し、制御部Ａと制御部Ｂの通信が可能になる。

＜実施例２：クロック生成部１８４を電源ＶＢで動作させる場合＞
図１６は、実施例２に係る制御系のハードウェア構成の一例を示す図である。
図１６には、図３〜図８に対応する部分に対応する符号を付して示している。
なお、図１６では、リセット解除部Ａ（１８２）を制御部Ａに内蔵し、リセット解除部Ｂ（１８３）とクロック生成部１８４を制御部Ｂに内蔵している。
ただし、クロック生成部１８４が電源ＶＢで動作する条件を満たす限り、タイミング管理部１８１、リセット解除部Ａ（１８２）、リセット解除部Ｂ（１８３）、クロック生成部１８４の配置は任意である。

＜実施例２−１＞
図１７は、実施例２−１に係るハードウェア構成の一例を示す図である。
図１７には図１６との対応部分に対応する符号を付して示している。
実施例２−１に係るハードウェア構成の場合、タイミング管理部１８１（クロックイネーブル生成部１９１、リセット解除信号生成部１９２）が制御部Ｂに内蔵され、クロック信号ＣＬＫ＿Ａ、ＣＬＫ＿Ｂと２次リセット解除信号ＲＳＴ＿Ａ１、ＲＳＴ＿Ｂ１が個別に制御されている。
このハードウェア構成は、構成例２（図５参照）の一例である。

図１８は、電源ＶＡが電源ＶＢより早くオンする場合における各種信号の出力タイミングを説明する図である。
（Ａ）は電源ＶＡの波形、（Ｂ）は原始クロックＣＬＫの波形、（Ｃ）は制御部Ａ用の１次リセット解除信号ＲＳＴ＿Ａの波形、（Ｄ）は電源ＶＢの波形、（Ｅ）は制御部Ｂ用の１次リセット解除信号ＲＳＴ＿Ｂの波形、（Ｆ）は制御部Ａ用のクロックイネーブル信号ＥＮＢ＿Ａの波形、（Ｇ）は制御部Ａに供給されるクロック信号ＣＬＫ＿Ａの波形、（Ｈ）は制御部Ｂ用のクロックイネーブル信号ＥＮＢ＿Ｂの波形、（Ｉ）は制御部Ｂに供給されるクロック信号ＣＬＫ＿Ｂの波形、（Ｊ）は制御部Ａに供給される２次リセット解除信号ＲＳＴ＿Ａ１の波形、（Ｋ）は制御部Ｂに供給される２次リセット解除信号ＲＳＴ＿Ｂ１の波形である。

図１８に示すように、まず、電源ＶＡ（Ａ参照）がオン状態に変化する。
この変化は、常時電源で動作しているクロックイネーブル生成部１９１（図１７参照）で検出される。
電源ＶＡのオン状態への変化を検出したクロックイネーブル生成部１９１は、制御部Ａ用のクロックイネーブル信号ＥＮＢ＿Ａ（Ｆ参照）をオン状態に変化させる。
オン状態に変化したクロックイネーブル信号ＥＮＢ＿Ａは、クロック生成部１８４に供給される。
ただし、クロック生成部１８４に供給される電源ＶＢ（Ｄ参照）はオフ状態であり、原始クロックＣＬＫ（Ｂ参照）の出力は開始していない。このため、制御部Ａ用のクロックイネーブル信号ＥＮＢ＿Ａがオン状態になっても制御部Ａ用のクロック信号ＣＬＫ＿Ａ（Ｇ参照）の出力は開始されない。

電源ＶＡのオン状態への変化は、制御部Ａ内のリセット解除部Ａ（１８２）（図１７参照）によっても検出される。
この変化を検出したリセット解除部Ａ（１８２）は、変化を検出してから予め定めた時間後に、制御部Ａ用の１次リセット解除信号ＲＳＴ＿Ａ（Ｃ参照）をオン状態に変化させる。この１次リセット解除信号ＲＳＴ＿Ａは、制御部Ｂのリセット解除信号生成部１９２に与えられるが、リセット解除信号生成部１９２はこの時点で動作していない。従って、１次リセット解除信号ＲＳＴ＿Ａがオン状態になっても、制御部Ａ用の２次リセット解除信号ＲＳＴ＿Ａ１（Ｊ参照）は出力されない。

やがて、電源ＶＢ（Ｄ参照）がオン状態に変化する。
電源ＶＢがオン状態に変化すると、制御部Ｂ内のクロック生成部１８４（図１７参照）は、原始クロックＣＬＫ（Ｂ参照）の生成を開始する。
この時点で、制御部Ａのクロックイネーブル信号ＥＮＢ＿Ａ（Ｆ参照）は、既にオン状態である。従って、電源ＶＢがオン状態に変化した時点から制御部Ａ用のクロック信号ＣＬＫ＿Ａ（Ｇ参照）の出力が開始される。
すなわち、制御部Ａの通信部Ａ（１５３）には、電源ＶＡの供給後にクロック信号ＣＬＫ＿Ａの供給が開始される。

一方、電源ＶＢのオン状態への変化は、常時電源で動作しているクロックイネーブル生成部１９１（図１７参照）によって検出される。
電源ＶＢのオン状態への変化を検出したクロックイネーブル生成部１９１は、クロック生成部１８４（図１７参照）に与える制御部Ｂ用のクロックイネーブル信号ＥＮＢ＿Ｂ（Ｈ参照）をオン状態に変化させる。
この時点以降、クロック生成部１８４（図１７参照）は、制御部Ｂ用のクロック信号ＣＬＫ＿Ｂ（Ｉ参照）の出力を開始する。
すなわち、制御部Ｂの通信部Ｂ（１５４）には、電源ＶＢの供給後にクロック信号ＣＬＫ＿Ｂの供給が開始される。

電源ＶＢ（Ｄ参照）のオン状態への変化は、制御部Ｂ内のリセット解除部Ｂ（１８３）（図１７参照）によっても検出される。
リセット解除部Ｂ（１８３）は、変化を検出してから予め定めた時間後に、１次リセット解除信号ＲＳＴ＿Ｂ（Ｅ参照）をオン状態に変化させる。
この１次リセット解除信号ＲＳＴ＿Ｂは、常時電源で動作しているリセット解除信号生成部１９２（図１７参照）に与えられる。
この時点で、リセット解除信号生成部１９２には、既にオン状態の１次リセット解除信号ＲＳＴ＿Ａ（Ｃ参照）が与えられている。

ここで、リセット解除信号生成部１９２は、制御部Ａ用の２次リセット解除信号ＲＳＴ＿Ａ１（Ｊ参照）を、１次リセット解除信号ＲＳＴ＿Ａと１次リセット解除信号ＲＳＴ＿Ｂの論理積（負論理和）として生成する。
従って、制御部Ｂ内のリセット解除部Ｂ（１８３）からオン状態の１次リセット解除信号ＲＳＴ＿Ｂが入力された時点から制御部Ａ用の２次リセット解除信号ＲＳＴ＿Ａ１が出力される。
なお、リセット解除信号生成部１９２は、制御部Ｂ用の２次リセット解除信号ＲＳＴ＿Ｂ１（Ｋ参照）として１次リセット解除信号ＲＳＴ＿Ｂをそのまま出力する。
このように、制御部Ａ内の通信部Ａ（１５３）への２次リセット解除信号ＲＳＴ＿Ａ１の供給はクロック信号ＣＬＫ＿Ａの供給よりも遅く、制御部Ｂ内の通信部Ｂ（１５４）への２次リセット解除信号ＲＳＴ＿Ｂ１の供給はクロック信号ＣＬＫ＿Ｂの供給よりも遅くなる。
従って、制御部Ａの通信部Ａ（１５３）と制御部Ｂの通信部Ｂ（１５４）は共に正常に動作を開始する。
この後、通信部Ａ（１５３）及び１５４は、初期化処理が実行可能な状態になり、リンクパルスの出力を開始する。
結果的に、通信部Ａ（１５３）と通信部Ｂ（１５４）の間でリンクが確立し、制御部Ａと制御部Ｂの間での通信が可能になる。

図１９は、電源ＶＡが電源ＶＢより遅くオンする場合における各種信号の出力タイミングを説明する図である。
（Ａ）は電源ＶＡの波形、（Ｂ）は原始クロックＣＬＫの波形、（Ｃ）は制御部Ａ用の１次リセット解除信号ＲＳＴ＿Ａの波形、（Ｄ）は電源ＶＢの波形、（Ｅ）は制御部Ｂ用の１次リセット解除信号ＲＳＴ＿Ｂの波形、（Ｆ）は制御部Ａ用のクロックイネーブル信号ＥＮＢ＿Ａの波形、（Ｇ）は制御部Ａに供給されるクロック信号ＣＬＫ＿Ａの波形、（Ｈ）は制御部Ｂ用のクロックイネーブル信号ＥＮＢ＿Ｂの波形、（Ｉ）は制御部Ｂに供給されるクロック信号ＣＬＫ＿Ｂの波形、（Ｊ）は制御部Ａに供給される２次リセット解除信号ＲＳＴ＿Ａ１の波形、（Ｋ）は制御部Ｂに供給される２次リセット解除信号ＲＳＴ＿Ｂ１の波形である。

図１９に示すように、まず、電源ＶＢ（Ｄ参照）がオン状態に変化する。
この変化は、常時電源で動作しているクロックイネーブル生成部１９１（図１７参照）で検出される。
電源ＶＢのオン状態への変化を検出したクロックイネーブル生成部１９１は、制御部Ｂ用のクロックイネーブル信号ＥＮＢ＿Ｂ（Ｈ参照）をオン状態に変化させる。
オン状態に変化したクロックイネーブル信号ＥＮＢ＿Ｂは、クロック生成部１８４に供給される。
クロック生成部１８４のクロック源は、電源ＶＢがオン状態になった時点から原始クロックＣＬＫ（Ｂ参照）の生成を開始する。従って、オン状態のクロックイネーブル信号ＥＮＢ＿Ｂが与えられた時点から制御部Ｂ用のクロック信号ＣＬＫ＿Ｂ（Ｉ参照）の出力が開始される。
すなわち、制御部Ｂ用のクロック信号ＣＬＫ＿Ｂは電源ＶＢより後に供給される。

電源ＶＢのオン状態への変化は、制御部Ｂ内のリセット解除部Ｂ（１８３）（図１７参照）によって検出される。
リセット解除部Ｂ（１８３）は、変化を検出してから予め定めた時間後に、１次リセット解除信号ＲＳＴ＿Ｂ（Ｅ参照）をオン状態に変化させる。
オン状態に変化した制御部Ｂ用の１次リセット解除信号ＲＳＴ＿Ｂは、常時電源で動作しているリセット解除信号生成部１９２（図１７参照）に与えられる。
図１７は、リセット解除信号を個別に制御する場合である。従って、リセット解除信号生成部１９２は、入力した１次リセット解除信号ＲＳＴ＿Ｂを２次リセット解除信号ＲＳＴ＿Ｂ１（Ｋ参照）として通信部Ｂ（１５４）（図１７参照）に出力する。
このように、２次リセット解除信号ＲＳＴ＿Ｂ１の供給は、クロック信号ＣＬＫ＿Ｂの供給が開始された後に実行される。
従って、制御部Ｂの通信部Ｂ（１５４）は、正常に動作を開始する。この後、通信部Ｂ（１５４）は、初期化処理が実行可能な状態になり、リンクパルスの出力を開始する。

やがて、電源ＶＡ（Ａ参照）がオン状態に変化する。
電源ＶＡのオン状態への変化は、常時電源で動作しているクロックイネーブル生成部１９１（図１７参照）によって検出される。
この変化を検出したクロックイネーブル生成部１９１は、制御部Ａ用のクロックイネーブル信号ＥＮＢ＿Ａ（Ｆ参照）をオン状態に変化させる。
この時点で、クロック生成部１８４は既に動作を開始している。従って、オン状態のクロックイネーブル信号ＥＮＢ＿Ａが入力されたクロック生成部１８４は、制御部Ａ用のクロック信号ＣＬＫ＿Ａ（Ｇ参照）の出力を開始する。
このように、制御部Ａの通信部Ａ（１５３）へのクロック信号ＣＬＫ＿Ａの供給は、電源ＶＡの供給後に実行される。

また、電源ＶＡのオン状態への変化は、制御部Ａ内のリセット解除部Ａ（１８２）（図１７参照）によって検出される。
リセット解除部Ａ（１８２）は、変化の検出から予め定めた時間の経過後、制御部Ａ用の１次リセット解除信号ＲＳＴ＿Ａ（Ｃ参照）をオン状態に変化させる。
この１次リセット解除信号ＲＳＴ＿Ａは、制御部Ｂ内のリセット解除信号生成部１９２に与えられる。

ここで、リセット解除信号生成部１９２は、制御部Ａ用の１次リセット解除信号ＲＳＴ＿Ａと制御部Ｂ用の１次リセット解除信号ＲＳＴ＿Ｂの論理積（負論理和）を制御部Ａ用の２次リセット解除信号ＲＳＴ＿Ａ１（Ｊ参照）として制御部Ａ内の通信部Ａ（１５３）に出力する。
このように、制御部Ａへの２次リセット解除信号ＲＳＴ＿Ａ１の供給はクロック信号ＣＬＫ＿Ａの供給よりも遅くなる。
従って、制御部Ａの通信部Ｂ（１５４）は、正常に動作を開始する。
この後、制御部Ａの通信部Ａ（１５３）は、初期化処理が実行可能な状態になり、リンクパルスの出力を開始する。
結果的に、通信部Ａ（１５３）と通信部Ｂ（１５４）の間でリンクが確立し、制御部Ａと制御部Ｂの間での通信が可能になる。

＜実施例２−２＞
図２０は、実施例２−２に係るハードウェア構成の一例を示す図である。
図２０には図１６との対応部分に対応する符号を付して示している。
実施例２−２に係るハードウェア構成の場合、タイミング管理部１８１（クロックイネーブル生成部１９１、リセット解除信号生成部１９２）が制御部Ｂに内蔵され、クロック信号ＣＬＫ＿Ａ、ＣＬＫ＿Ｂが個別に制御されている。
なお、実施例２−２に係るハードウェア構成では、実施例２−１（図１７参照）とは異なり、共通の２次リセット解除信号ＲＳＴ＿Ｃを使用する。
このハードウェア構成は、構成例３（図７参照）の一例である。

もっとも、構成例３と同じ制御は、構成例１（図３参照）のように個別のクロックイネーブル信号ＥＮＢ＿Ａ及びＥＮＢ＿Ｂを用意する場合でも可能である。
例えばクロックイネーブル信号ＥＮＢ＿Ａとクロックイネーブル信号ＥＮＢ＿Ｂがオン状態に変化するタイミングを揃えることで、共通のクロックイネーブル信号ＥＮＢ＿Ｃと同じ動作が実現される。

図２１は、電源ＶＡが電源ＶＢより早くオンする場合における各種信号の出力タイミングを説明する図である。
（Ａ）は電源ＶＡの波形、（Ｂ）は原始クロックＣＬＫの波形、（Ｃ）は制御部Ａ用の１次リセット解除信号ＲＳＴ＿Ａの波形、（Ｄ）は電源ＶＢの波形、（Ｅ）は制御部Ｂ用の１次リセット解除信号ＲＳＴ＿Ｂの波形、（Ｆ）は共通のクロックイネーブル信号ＥＮＢ＿Ｃの波形、（Ｇ）は制御部Ａに供給されるクロック信号ＣＬＫ＿Ａの波形、（Ｈ）は共通のクロックイネーブル信号ＥＮＢ＿Ｃの波形、（Ｉ）は制御部Ｂに供給されるクロック信号ＣＬＫ＿Ｂの波形、（Ｊ）は共通の２次リセット解除信号ＲＳＴ＿Ｃの波形、（Ｋ）は共通の２次リセット解除信号ＲＳＴ＿Ｃの波形である。

なお、図２１では、前述したように構成例１を構成例３として動作させる場合も想定して、共通のクロックイネーブル信号ＥＮＢ＿Ｃの波形を、制御部Ａ用のクロックイネーブル信号ＥＮＢ＿Ａと制御部Ｂ用のクロックイネーブル信号ＥＮＢ＿Ｂに割り当てる例を記載している。
すなわち、共通のクロックイネーブル信号ＥＮＢ＿Ｃの波形を（Ｆ）と（Ｈ）の２箇所に記載している。
また、図２１では、構成例２のように２次リセット解除信号を個別に制御する場合も想定して、共通の２次リセット解除信号ＲＳＴ＿Ｃの波形を、制御部Ａ用の２次リセット解除信号ＲＳＴ＿Ａ１と制御部Ｂ用の２次リセット解除信号ＲＳＴ＿Ｂ１に割り当てる例を記載している。
すなわち、共通の２次リセット解除信号ＲＳＴ＿Ｃの波形を（Ｊ）と（Ｋ）の２箇所に記載している。

図２１では、まず、電源ＶＡ（Ａ参照）がオン状態に変化する。
この変化は、常時電源で動作している制御部Ｂのクロックイネーブル生成部１９１（図２０参照）によって検出される。
ただし、共通のクロックイネーブル信号ＥＮＢ＿Ｃがオン状態に変化するのは電源ＶＡと電源ＶＢの両方がオン状態であるときである。
従って、電源ＶＡだけがオン状態に変化しても、共通のクロックイネーブル信号ＥＮＢ＿Ｃはオフ状態のままである。

電源ＶＡのオン状態への変化は、制御部Ａ内のリセット解除部Ａ（１８２）（図２０参照）によっても検出される。
リセット解除部Ａ（１８２）は、変化の検出から予め定めた時間の経過後、１次リセット解除信号ＲＳＴ＿Ａ（Ｃ参照）をオン状態に変化させる。
オン状態に変化した１次リセット解除信号ＲＳＴ＿Ａは、制御部Ｂのリセット解除信号生成部１９２（図２０参照）に与えられる。
ただし、リセット解除信号生成部１９２が共通の２次リセット解除信号ＲＳＴ＿Ｃをオン状態に変化させるのは、制御部Ａ用の１次リセット解除信号ＲＳＴ＿Ａと制御部Ｂ用の１次リセット解除信号ＲＳＴ＿Ｂの両方がオン状態にあることである。
従って、電源ＶＡだけがオン状態になっても共通の２次リセット解除信号ＲＳＴ＿Ｃ（Ｊ、Ｋ参照）はオフ状態のままである。

やがて、電源ＶＢ（Ｄ参照）がオン状態に変化する。
電源ＶＢがオン状態に変化すると、クロック生成部１８４（図２０）は、原始クロックＣＬＫ（Ｂ参照）の生成を開始する。
電源ＶＢのオン状態への変化は、クロックイネーブル生成部１９１（図２０参照）が検出する。
電源ＶＢがオン状態に変化した時点で、電源ＶＡは既にオン状態である。
従って、クロックイネーブル生成部１９１は、共通イネーブル信号ＥＮＢ＿Ｃ（Ｆ、Ｈ参照）をオン状態に変化させる。

共通イネーブル信号ＥＮＢ＿Ｃがオン状態になると、クロック生成部１８４は、制御部Ａ用のクロック信号ＣＬＫ＿Ａ（Ｇ参照）を制御部Ａ内の通信部Ａ（１５３）（図２０参照）に与え、制御部Ｂ用のクロック信号ＣＬＫ＿Ｂ（Ｉ参照）を制御部Ｂ内の通信部Ｂ（１５４）（図２０参照）に与える。
このように、制御部Ａの通信部Ａ（１５３）には電源ＶＡがオン状態になった後にクロック信号ＣＬＫ＿Ａが供給される。
また、制御部Ｂの通信部Ｂ（１５４）には電源ＶＢがオン状態になった後にクロック信号ＣＬＫ＿Ｂが供給される。

電源ＶＢのオン状態への変化は、制御部Ｂ内のリセット解除部Ｂ（１８３）（図２０参照）によっても検出される。
変化を検出したリセット解除部Ｂ（１８３）は、変化の検出から予め定めた時間の経過後に、制御部Ｂ用の１次リセット解除信号ＲＳＴ＿Ｂ（Ｅ参照）をオン状態に変化させる。
制御部Ｂ用の１次リセット解除信号ＲＳＴ＿Ｂのオン状態への変化は、常時電源で動作しているリセット解除信号生成部１９２によって検知される。

リセット解除信号生成部１９２には、既にオン状態の１次リセット解除信号ＲＳＴ＿Ａ（Ｃ参照）が与えられている。
ここで、リセット解除信号生成部１９２は、制御部Ａ用の１次リセット解除信号ＲＳＴ＿Ａと制御部Ｂ用の１次リセット解除信号ＲＳＴ＿Ｂの論理積（負論理和）を共通の２次リセット解除信号ＲＳＴ＿Ｃ（Ｊ、Ｋ参照）として出力する。
従って、制御部Ｂ用の１次リセット解除信号ＲＳＴ＿Ｂがオン状態に変化した時点から、共通の２次リセット解除信号ＲＳＴ＿Ｃがオン状態に変化する。

このように、制御部Ａの通信部Ａ（１５３）にはクロック信号ＣＬＫ＿Ａの供給が開始された後に共通の２次リセット解除信号ＲＳＴ＿Ｃが供給される。
また、制御部Ｂの通信部Ｂ（１５４）にはクロック信号ＣＬＫ＿Ｂの供給が開始された後に共通の２次リセット解除信号ＲＳＴ＿Ｃが供給される。
従って、制御部Ａと制御部Ｂはともに正常に動作を開始する。この後、通信部Ａ（１５３）及び１５４は、初期化処理が実行可能な状態になり、それぞれリンクパルスの出力を開始する。
結果的に、通信部Ａ（１５３）と通信部Ｂ（１５４）の間でリンクが確立し、制御部Ａと制御部Ｂの間での通信が可能になる。

図２２は、電源ＶＡが電源ＶＢより遅くオンする場合における各種信号の出力タイミングを説明する図である。
（Ａ）は電源ＶＡの波形、（Ｂ）は原始クロックＣＬＫの波形、（Ｃ）は制御部Ａ用の１次リセット解除信号ＲＳＴ＿Ａの波形、（Ｄ）は電源ＶＢの波形、（Ｅ）は制御部Ｂ用の１次リセット解除信号ＲＳＴ＿Ｂの波形、（Ｆ）は共通のクロックイネーブル信号ＥＮＢ＿Ｃの波形、（Ｇ）は制御部Ａに供給されるクロック信号ＣＬＫ＿Ａの波形、（Ｈ）は共通のクロックイネーブル信号ＥＮＢ＿Ｃの波形、（Ｉ）は制御部Ｂに供給されるクロック信号ＣＬＫ＿Ｂの波形、（Ｊ）は共通の２次リセット解除信号ＲＳＴ＿Ｃの波形、（Ｋ）は共通の２次リセット解除信号ＲＳＴ＿Ｃの波形である。

図２２では、まず、電源ＶＢ（Ｄ参照）がオン状態に変化する。
電源ＶＢがオン状態に変化すると、クロック生成部１８４（図２０参照）は、原始クロックＣＬＫ（Ｂ参照）の生成を開始する。
電源ＶＢのオン状態への変化は、常時電源で動作するクロックイネーブル生成部１９１によって検出される。
ただし、クロックイネーブル生成部１９１（図２０参照）は、電源ＶＡと電源ＶＢの両方がオン状態であることを条件として共通イネーブル信号ＥＮＢ＿Ｃ（Ｆ、Ｈ参照）をオン状態に変化させる。
従って、この時点の共通イネーブル信号ＥＮＢ＿Ｃは、オフ状態のままである。すなわち、制御部Ａ用のクロック信号ＣＬＫ＿Ａ（Ｇ参照）と制御部Ｂ用のクロック信号ＣＬＫ＿Ｂ（Ｉ参照）は出力されない。

電源ＶＢのオン状態への変化は、動作を開始した制御部Ｂ内のリセット解除部Ｂ（１８３）（図２０）によっても検出される。
リセット解除部Ｂ（１８３）は、この変化の検出から予め定めた時間の経過後に、１次リセット解除信号ＲＳＴ＿Ｂ（Ｅ参照）をオン状態に変化させる。
この１次リセット解除信号ＲＳＴ＿Ｂは、リセット解除信号生成部１９２（図２０参照）に与えられる。
この実施例におけるリセット解除信号生成部１９２は、制御部Ａ用の１次リセット解除信号ＲＳＴ＿Ａ（Ｃ参照）と制御部Ｂ用の１次リセット解除信号ＲＳＴ＿Ｂ（Ｅ参照）の論理積（負論理和）を共通の２次リセット解除信号ＲＳＴ＿Ｃとして出力する。従って、電源ＶＢだけがオン状態であっても、共通の２次リセット解除信号ＲＳＴ＿Ｃはオフ状態のままである。

やがて、電源ＶＡ（Ａ参照）がオン状態に変化する。
電源ＶＡがオン状態に変化すると、クロックイネーブル生成部１９１が共通イネーブル信号ＥＮＢ＿Ｃ（Ｆ、Ｈ参照）をオン状態に変化させる。
この共通イネーブル信号ＥＮＢ＿Ｃは、電源ＶＢと同期して動作を開始しているクロック生成部１８４（図２０参照）に与えられる。
クロック生成部１８４は、制御部Ａ用のクロック信号ＣＬＫ＿Ａ（Ｇ参照）を制御部Ａ内の通信部Ａ（１５３）に与え、制御部Ｂ用のクロック信号ＣＬＫ＿Ｂ（Ｉ参照）を制御部Ｂ内の通信部Ｂ（１５４）に与える。
このように、制御部Ａの通信部Ａ（１５３）には電源ＶＡがオン状態になった後にクロック信号ＣＬＫ＿Ａが供給される。
また、制御部Ｂの通信部Ｂ（１５４）には電源ＶＢがオン状態になった後にクロック信号ＣＬＫ＿Ｂが供給される。

電源ＶＡのオン状態への変化は、制御部Ａ内のリセット解除部Ａ（１８２）（図２０参照）によって検出される。
リセット解除部Ａ（１８２）は、この変化の検出から予め定めた時間後に、１次リセット解除信号ＲＳＴ＿Ａ（Ｃ参照）をオン状態に変化させる。
この1次リセット解除信号ＲＳＴ＿Ａは、常時電源で動作しているリセット解除信号生成部１９２に与えられる。
この時点で、リセット解除信号生成部１９２には、オン状態の１次リセット解除信号ＲＳＴ＿Ｂ（Ｅ参照）が既に与えられている。
このため、リセット解除信号生成部１９２は、共通の２次リセット解除信号ＲＳＴ＿Ｃ（Ｊ、Ｋ参照）をオン状態に変化させる。

このように、制御部Ａの通信部Ａ（１５３）にはクロック信号ＣＬＫ＿Ａの供給が開始された後に共通の２次リセット解除信号ＲＳＴ＿Ｃが供給される。
また、制御部Ｂの通信部Ｂ（１５４）にはクロック信号ＣＬＫ＿Ｂの供給が開始された後に共通の２次リセット解除信号ＲＳＴ＿Ｃが供給される。
従って、制御部Ａの通信部Ａ（１５３）と制御部Ｂの通信部Ｂ（１５４）は、ともに正常に動作を開始する。
この後、通信部Ａ（１５３）及び１５４は、初期化処理が実行可能な状態になり、それぞれリンクパルスの出力を開始する。
結果的に、通信部Ａ（１５３）と通信部Ｂ（１５４）の間でリンクが確立し、制御部Ａと制御部Ｂの間での通信が可能になる。

＜実施例３：制御部Ａに通信デバイスが外付けされる場合＞
図２３は、実施例３に係る制御系のハードウェア構成の一例を示す図である。
図２３には、図１０との対応部分に対応する符号を付して示している。
すなわち、実施例３は、実施例１−１の応用例である。
実施例３が実施例１−１と異なる点は、制御部Ａに通信デバイス２００が接続される点と、通信デバイス２００との通信に用いる通信部１５５が制御部Ａに設けられる点である。通信デバイス２００は、基板の一例である。
図２３に示すように、通信部１５５には電源ＶＡが供給されている。
また、通信部１５５には、クロック生成部１８４からクロック信号ＣＬＫ＿Ｃが与えられている。
また、通信部１５５には、通信部Ａ（１５３）と同じく、２次リセット解除信号ＲＳＴ＿Ａ１が与えられている。

本実施の形態における通信デバイス２００と通信部１５５の関係は、例えばシステム制御部１５０の機能の拡張に使用される拡張ボードと拡張スロットの関係に相当する。
拡張ボードには、例えばＣＰＵの処理能力を高めるアクセラレータ、画像処理を高速化する画像処理ボードが含まれる。アクセラレータには、例えばＣＰＵアクセラレータ、グラフィックスアクセラレータ、３次元表示を高速化する３次元アクセラレータ、暗号通信を高速化するＳＳＬ（Secure Socket Layer）アクセラレータが含まれる。

以下では、図１１の波形図を参照し、実施例３に係る制御系のハードウェア構成に特有の動作を説明する。
実施例１−１の変形例であるので、クロック生成部１８４は電源ＶＡで動作する。
ここで、電源ＶＡが電源ＶＢより早くオンした場合を考える。
電源ＶＡがオン状態になると、通信部Ａ（１５３）（図２３参照）に供給されるクロック信号ＣＬＫ＿Ａ（Ｇ参照）と通信部１５５（図２３参照）に供給されるクロック信号ＣＬＫ＿Ｃ（不図示）の出力が開始される。
その後、制御部Ａ内のリセット解除部Ａ（１８２）（図２３参照）は、１次リセット解除信号ＲＳＴ＿Ａ（Ｃ参照）をオン状態に切り替える。ここでの１次リセット解除信号ＲＳＴ＿Ａは、そのまま２次リセット解除信号ＲＳＴ＿Ａ１（Ｊ参照）として通信部Ａ（１５３）及び１５５に与えられる。
すなわち、通信部Ａ（１５３）及び１５５には、電源ＶＡの供給が開始された後にクロック信号ＣＬＫ＿Ａが供給され、このクロック信号ＣＬＫ＿Ａの供給が開始された後に２次リセット解除信号ＲＳＴ＿Ａ１が供給される。

従って、通信部Ａ（１５３）及び１５５は、いずれも正常に動作を開始することができる。
以後、制御部Ａは、通信デバイス２００と通信可能となり、通信デバイス２００の機能を使用可能な状態になる。
一方で、電源ＶＢはオフ状態であるので、制御部Ｂ用のクロックイネーブル信号ＥＮＢ＿Ｂ（Ｈ参照）はオン状態に変化せず、クロック生成部１８４から制御部Ｂ用のクロック信号ＣＬＫ＿Ｂ（Ｉ参照）が出力されることはない。
このような動作が可能であるのは、実施例１−１がクロック信号ＣＬＫ＿Ａ（ＣＬＫ＿Ｃ）及びＣＬＫ＿Ｂと２次リセット解除信号ＲＳＴ＿Ａ１及びＲＳＴ＿Ｂ１をそれぞれ個別に制御しているからである。

なお、電源ＶＢが電源ＶＡより早くオンする場合の動作は図１２と同様になる。
従って、実施例３は、外付けされた通信デバイス２００の機能を用いることができる構成である。
ただし、外付けされた通信デバイス２００との通信のために電力消費するので消費電力は、外付けされている通信デバイス２００が存在しない場合に比して大きくなる。

なお、実施例１−２のように、制御部Ａと制御部Ｂとで共通の２次リセット解除信号ＲＳＴ＿Ｃを用いる構成では、電源ＶＢがオン状態に変化するまで通信部１５５の初期化処理を始めることができない。
ただし、視点を変えれば、実施例１−２に示す構成は、実施例１−１に比して電力消費が少なくなる。

＜他の実施の形態＞
以上、本発明の実施の形態について説明したが、本発明の技術的範囲は上述の実施の形態に記載の範囲に限定されない。上述の実施の形態に、種々の変更又は改良を加えたものも、本発明の技術的範囲に含まれることは、特許請求の範囲の記載から明らかである。

（１）例えば前述の実施例では、クロック信号ＣＬＫ＿Ａ及びＣＬＫ＿Ｂの制御が個別で、２次リセット解除信号ＲＳＴ＿Ａ１及びＲＳＴ＿Ｂ１の制御が個別の場合（実施例１−１、２−１）、クロック信号ＣＬＫ＿Ａ及びＣＬＫ＿Ｂの制御が共通で、２次リセット解除信号ＲＳＴ＿Ａ１及びＲＳＴ＿Ｂ１の制御が共通の場合（実施例１−２、実施例２−２）について説明したが、他の制御も可能である。

図２４は、クロック信号ＣＬＫ＿Ａ及びＣＬＫ＿Ｂの制御が個別で、２次リセット解除信号ＲＳＴ＿Ａ１及びＲＳＴ＿Ｂ１の制御が共通の場合に、電源ＶＡが電源ＶＢよりも早くオンするときの各種信号の出力タイミングを説明する図である。
（Ａ）は電源ＶＡの波形、（Ｂ）は原始クロックＣＬＫの波形、（Ｃ）は制御部Ａ用の１次リセット解除信号ＲＳＴ＿Ａの波形、（Ｄ）は電源ＶＢの波形、（Ｅ）は制御部Ｂ用の１次リセット解除信号ＲＳＴ＿Ｂの波形、（Ｆ）は制御部Ａ用のクロックイネーブル信号ＥＮＢ＿Ａの波形、（Ｇ）は制御部Ａに供給されるクロック信号ＣＬＫ＿Ａの波形、（Ｈ）は制御部Ｂ用のクロックイネーブル信号ＥＮＢ＿Ｂの波形、（Ｉ）は制御部Ｂに供給されるクロック信号ＣＬＫ＿Ｂの波形、（Ｊ）は制御部Ａと制御部Ｂに共通に供給される２次リセット解除信号ＲＳＴ＿Ｃ波形である。

図２４に示す出力タイミングは、例えば実施例１−１（図１０参照）におけるクロックイネーブル生成部１９１の動作と実施例１−２（図１３参照）におけるリセット解除信号生成部１９２の動作の組み合わせに対応する。
ここでは、図２４に示す出力タイミングを、電源ＶＡが電源ＶＢより早くオンする場合を表しているので、図１１との相違点の観点から説明する。
この場合、リセット解除信号生成部は、実施例１−２の場合（図１４参照）のように、制御部Ａの１次リセット解除信号ＲＳＴ＿Ａと制御部Ｂの１次リセット解除信号ＲＳＴ＿Ｂの両方がオン状態に変化するまで、共通の２次リセット解除信号ＲＳＴ＿Ｃの出力が遅延されることになる。
勿論、クロック信号ＣＬＫ＿Ａ及びＣＬＫ＿Ｂのいずれに対しても、共通の２次リセット解除信号ＲＳＴ＿Ｃの出力が遅れることになるので、制御部Ａの通信部Ａ（１５３）も制御部Ｂの通信部Ｂ（１５４）も正常に動作する。

図２５は、クロック信号ＣＬＫ＿Ａ及びＣＬＫ＿Ｂの制御が個別で、２次リセット解除信号ＲＳＴ＿Ａ１及びＲＳＴ＿Ｂ１の制御が共通の場合に、電源ＶＡが電源ＶＢよりも遅くオンするときの各種信号の出力タイミングを説明する図である。
（Ａ）は電源ＶＡの波形、（Ｂ）は原始クロックＣＬＫの波形、（Ｃ）は制御部Ａ用の１次リセット解除信号ＲＳＴ＿Ａの波形、（Ｄ）は電源ＶＢの波形、（Ｅ）は制御部Ｂ用の１次リセット解除信号ＲＳＴ＿Ｂの波形、（Ｆ）は制御部Ａ用のクロックイネーブル信号ＥＮＢ＿Ａの波形、（Ｇ）は制御部Ａに供給されるクロック信号ＣＬＫ＿Ａの波形、（Ｈ）は制御部Ｂ用のクロックイネーブル信号ＥＮＢ＿Ｂの波形、（Ｉ）は制御部Ｂに供給されるクロック信号ＣＬＫ＿Ｂの波形、（Ｊ）は制御部Ａと制御部Ｂに共通に供給される２次リセット解除信号ＲＳＴ＿Ｃ波形である。

図２５に示す出力タイミングは、例えば実施例１−１（図１０参照）におけるクロックイネーブル生成部１９１の動作と実施例１−２（図１３参照）におけるリセット解除信号生成部１９２の動作の組み合わせに対応する。
ここでは、図２５に示す出力タイミングを、電源ＶＡが電源ＶＢより早くオンする場合を表しているので、図１２との相違点の観点から説明する。
図２５の出力タイミングは、基本的に図１２の出力タイミングと同じになる。従って、制御部Ａの通信部Ａ（１５３）も制御部Ｂの通信部Ｂ（１５４）も正常に動作する。

（２）例えば前述の実施例では、クロック信号ＣＬＫ＿Ａ及びＣＬＫ＿Ｂの出力を個別に制御する（個別モード）か共通に制御する（共通モード）か、２次リセット解除信号ＲＳＴ＿Ａ１及びＲＳＴ＿Ｂ１の出力を個別に制御する（個別モード）か共通に制御する（共通モード）かが固定であったが、これらの制御を個別に切り替えられるようにしてもよい。
図２６は、動作モードの切り替え機能を説明する図である。
図２６の場合、タイミング管理部１８１に動作モード切替部２２０が接続されており、動作モード切替部２２０がタイミング管理部１８１に対して動作モードを指示している。
ここでのタイミング管理部１８１は、実施例１−１（図１０参照）のように、クロックイネーブル信号ＥＮＢ＿Ａ及びＥＮＢ＿Ｂを個別に出力するクロックイネーブル生成部１９１（図１０参照）と、２次リセット解除信号ＲＳＴ＿Ａ１及びＲＳＴ＿Ｂ１を個別に出力するリセット解除信号生成部１９２を有しているものとする。

ここで、クロックイネーブル信号ＥＮＢ＿Ａ及びＥＮＢ＿Ｂを個別モードで動作させる場合には、異なる出力タイミングでのオン状態への変化が許容される。一方、クロックイネーブル信号ＥＮＢ＿Ａ及びＥＮＢ＿Ｂを共通モードで動作させる場合には、オン状態への変化が共通になるように制御される。
また、２次リセット解除信号ＲＳＴ＿Ａ１及びＲＳＴ＿Ｂ１を個別モードで動作させる場合には、異なる出力タイミングでのオン状態への変化が許容される。一方、２次リセット解除信号ＲＳＴ＿Ａ１及びＲＳＴ＿Ｂ１を共通モードで動作させる場合には、オン状態への変化が共通になるように制御される。

図２７は、動作モードの切り替え例を説明する図である。（Ａ）はスイッチの設定による切り替えを示し、（Ｂ）は対象デバイスによる切り替えを示し、（Ｃ）は目的による切り替えを示す。
図２７では、物理的なスイッチによる切り替えの場合には、動作モードの切り替え用のレジスタを用意すればよい。図中のオプションクロック（ＣＬＫ）とオプションリセット（ＲＳＴ）は、外付けされた通信デバイス２００（図２３参照）との通信に用いられる通信部１５５（図２３）に与えられるクロック信号とリセット解除信号に対応する。また、標準クロック（ＣＬＫ）と標準リセット（ＲＳＴ）は、いずれも通信部Ａ（１５３）（図９参照）及び１５４（図９参照）に与えられるクロック信号とリセット解除信号である。

図２７の場合、対象デバイスによる切り替えの例として、制御部Ａと制御部Ｂとの間で使用するクロック信号とリセット解除信号についての動作モードと、制御部Ａと制御部Ｃの間で使用するクロック信号とリセット解除信号についての動作モードを例示している。このように、制御部の個数は２つに限らず３つ以上でもよい。ここでは、制御部Ｂは、制御部Ａによる制御の対象の一例である。なお、制御の対象は、制御部Ｂに接続されるデバイスであってもよい。
図２７の場合、目的による切り替えの例として、電力優先と機能優先の例を示している。機能優先は、例えば通信デバイス２００（図２３参照）との通信が可能な個別モードに対応する。また、例えば電力優先は、通信デバイス２００との通信ができない共通モードに対応する。

（３）前述の実施の形態では、情報処理装置が画像形成装置１００（図１参照）である場合について説明したが、ゲーム機、スマートフォン、タブレット、画像記録再生装置、表示装置その他の情報処理装置でもよい。

１００…画像形成装置、１５０…システム制御部、１５１…デバイス制御部、１７０…クロック管理部、１７１…リセット解除管理部、１８１…タイミング管理部、（１８２）…リセット解除部Ａ、（１８３）…リセット解除部Ｂ、１８４…クロック生成部、１９１…クロックイネーブル生成部、１９２…リセット解除信号生成部、２００…通信デバイス、２２０…動作モード切替部

Claims (18)

1. 第１の電源の供給を受けて動作し、デバイスに依存しない制御を実行する第１の制御部と、
   第２の電源の供給を受けて動作し、前記第１の制御部からの命令に基づいてデバイスの制御を実行する第２の制御部と、
   常時電源の供給を受けて動作し、前記第１の電源が供給されるまで、前記第１の制御部への第１のクロック信号の供給を制限し、前記第２の電源が供給されるまで、前記第２の制御部への第２のクロック信号の供給を制限するクロック管理部と、
   常時電源の供給を受けて動作し、前記第１のクロック信号による動作が開始されるまで、前記第１の制御部への第１のリセット解除信号の供給を制限し、前記第２のクロック信号による動作が開始されるまで、前記第２の制御部への第２のリセット解除信号の供給を制限するリセット解除管理部と
   を有する情報処理装置。
2. 前記第１のクロック信号と前記第２のクロック信号の供給は、１本のイネーブル信号線によって制御される、請求項１に記載の情報処理装置。
3. 前記第１のリセット解除信号と前記第２のリセット解除信号は、共通の信号線を通じて供給される、請求項２に記載の情報処理装置。
4. 前記第１のクロック信号の供給は、第１のイネーブル信号線で制御され、前記第２のクロック信号の供給は、第２のイネーブル信号線によって制御される、請求項１に記載の情報処理装置。
5. 前記第１のクロック信号の供給と前記第２のクロック信号の供給は個別に制御され、
   前記第１のリセット解除信号と前記第２のリセット解除信号は、共通の信号線を通じて供給される、請求項４に記載の情報処理装置。
6. 前記第１のクロック信号の供給と前記第２のクロック信号の供給は個別のタイミングで制御され、
   前記第１のリセット解除信号と前記第２のリセット解除信号は個別の信号線を通じて供給される、請求項４に記載の情報処理装置。
7. 前記第１のクロック信号の供給と前記第２のクロック信号の供給は共通のタイミングで制御され、
   前記第１のリセット解除信号と前記第２のリセット解除信号は共通の信号線を通じて供給される、請求項４に記載の情報処理装置。
8. 前記クロック管理部と前記リセット解除管理部のうち少なくとも１つは、前記第１の制御部と前記第２の制御部の外部に設けられる、請求項１に記載の情報処理装置。
9. 前記クロック管理部と前記リセット解除管理部はモジュール化されている、請求項８に記載の情報処理装置。
10. 前記第１の制御部に、前記第１の電源の供給を受けて動作する外付けの基板が接続されている場合、
    前記クロック管理部は、前記第１の電源が供給されるまで、前記基板への前記第１のクロック信号の供給を制限し、
    前記リセット解除管理部は、前記第１の制御部の動作が開始されるまで、前記基板への前記第１のリセット解除信号の供給を制限する、請求項１に記載の情報処理装置。
11. 前記クロック管理部は、前記第１の電源と前記第２の電源の両方の供給が開始されるまで、前記第１のクロック信号の供給と前記第２のクロック信号の供給を制限し、
    前記リセット解除管理部は、前記第１の電源と前記第２の電源の両方の供給が開始されるまで、前記第１のリセット解除信号の供給と前記第２のリセット解除信号の供給を制限する、請求項１に記載の情報処理装置。
12. 前記第１のクロック信号及び前記第２のクロック信号の供給の制限を個別に制御するか又は共通に制御するかは切り替えが可能である、請求項１に記載の情報処理装置。
13. 制御の切り替えは、前記第１の制御部が直接又は間接に制御する対象に応じ又は目的に応じて切り替えられる、請求項１２に記載の情報処理装置。
14. 前記第１のリセット解除信号及び前記第２のリセット解除信号の供給の制限を個別に制御するか共通に制御するかは切り替えが可能である、請求項１に記載の情報処理装置。
15. 制御の切り替えは、前記第１の制御部が制御する対象毎に又は目的に応じて切り替えられる、請求項１３に記載の情報処理装置。
16. 第１の電源の供給を受けて動作し、デバイスに依存しない制御を実行する第１の制御部と、
    第２の電源の供給を受けて動作し、前記第１の制御部からの命令に基づいてデバイスの制御を実行する第２の制御部と、
    常時電源の供給を受けて動作し、前記第１の電源が供給されるまで、前記第１の制御部への第１のクロック信号の供給を制限し、当該第１のクロック信号による動作が開始されるまで、当該第１の制御部への第１のリセット解除信号の供給を制限する第１の管理部と、
    常時電源の供給を受けて動作し、前記第２の電源が供給されるまで、前記第２の制御部への第２のクロック信号の供給を制限し、当該第２のクロック信号による動作が開始されるまで、当該第２の制御部への第２のリセット解除信号の供給を制限する第２の管理部と
    を有する情報処理装置。
17. 第１の電源の供給を受けて動作する、デバイスに依存しない制御を実行する第１の制御部であり、第２の電源の供給を受けてデバイスを制御する第２の制御部に対して命令を与える当該第１の制御部と、
    常時電源の供給を受けて動作し、前記第１の電源が供給されるまで、前記第１の制御部への第１のクロック信号の供給を制限し、前記第２の電源が供給されるまで、前記第２の制御部への第２のクロック信号の供給を制限するクロック管理部と、
    常時電源の供給を受けて動作し、前記第１のクロック信号による動作が開始されるまで、前記第１の制御部への第１のリセット解除信号の供給を制限し、前記第２のクロック信号による動作が開始されるまで、前記第２の制御部への第２のリセット解除信号の供給を制限するリセット解除管理部と
    を有する回路装置。
18. 第１の電源の供給を受けて動作する、デバイスに依存しない制御を実行する第１の制御部であり、第２の電源の供給を受けてデバイスを制御する第２の制御部に対して命令を与える当該第１の制御部と、
    常時電源の供給を受けて動作し、前記第１の電源が供給されるまで、前記第１の制御部への第１のクロック信号の供給を制限し、当該第１のクロック信号による動作が開始されるまで、当該第１の制御部への第１のリセット解除信号の供給を制限する第１の管理部と、
    常時電源の供給を受けて動作し、前記第２の電源が供給されるまで、前記第２の制御部への第２のクロック信号の供給を制限し、当該第２のクロック信号による動作が開始されるまで、当該第２の制御部への第２のリセット解除信号の供給を制限する第２の管理部と
    を有する回路装置。