JP2016181054A - データ処理装置 - Google Patents

Abstract

【課題】外部基板のそれぞれについて常時電源とオプション電源のいずれで動作する基板であるかを示す動作電源情報に基づいて、低消費モードにおいて信号伝達部に供給される電源を制御するデータ処理装置を提供する。【解決手段】通常動作モードと低消費モードとのいずれかのモードで動作する回路基板２００と、常時電源供給部１１１と、オプション電源供給部１１２と、を有するデータ処理装置１０であって、外部基板３００，４００のそれぞれについて、常時電源とオプション電源のいずれで動作する基板であるかを示す動作電源情報を取得する動作電源情報取得部１２１を更に有し、回路基板２００は、外部基板３００，４００とデータ信号のやりとりをするデータ伝達部２２０と、低消費モードにおいてデータ伝達部２２０に供給される電源を、動作電源情報に基づいて制御する電源制御部２７０と、を更に有する。【選択図】図１

Description

本発明は、データ処理装置に関する。

特許文献１には、拡張ボードと接続される装置側ユニットを有する画像形成装置において、装置側ユニットに設けられる通信部の動作電源を、省エネモードにおいては拡張ボード経由で取得する構成とすることにより、装置側ユニットにおいて、省エネモード時に通信部に電源を供給するための構成を不要とする発明が開示されている。

特開２０１２−２４９１２０号公報

本発明の目的の１つは、電気的に接続される外部基板のそれぞれについて常時電源とオプション電源のいずれで動作する基板であるかを示す動作電源情報に基づいて、低消費モードにおいて信号伝達部に供給される電源を制御するデータ処理装置を提供することにある。

上記目的を達成するために、請求項１に記載の発明は、１つ以上の外部基板と電気的に接続され、通常動作モードと、動作の一部が制限される低消費モードと、のいずれかのモードで動作する回路基板と、前記通常動作モードおよび前記低消費モードにおいて前記回路基板および前記１つ以上の外部基板に供給される、常時電源を供給する常時電源供給部と、前記通常動作モードにおいて前記回路基板および前記１つ以上の外部基板に供給されるオプション電源を供給し、前記低消費モードにおいて前記オプション電源を供給しないオプション電源供給部と、を有するデータ処理装置であって、前記１つ以上の外部基板のそれぞれについて、前記常時電源と前記オプション電源とのいずれで動作する基板であるかを示す動作電源情報を取得する動作電源情報取得部を更に有し、前記回路基板は、前記常時電源と、前記オプション電源と、の一方により動作し、前記１つ以上の外部基板とデータ信号のやりとりをする信号伝達部と、前記低消費モードにおいて前記信号伝達部に供給される電源を、前記動作電源情報に基づいて制御する電源制御部と、を更に有することを特徴とするデータ処理装置である。

また、請求項２に記載の発明は、請求項１に記載のデータ処理装置であって、前記電源制御部は、前記１つ以上の外部基板が、前記常時電源により動作する外部基板を含まない場合、前記低消費モードにおいて、前記信号伝達部に前記オプション電源を供給することを特徴とする回路基板である。

また、請求項３に記載の発明は、請求項１又は２に記載のデータ処理装置であって、前記電源制御部は、前記常時電源供給部から前記信号伝達部へ前記常時電源を供給する配線上に設けられる常時電源スイッチと、前記オプション電源供給部から前記信号伝達部へ前記オプション電源を供給する配線上に設けられるオプション電源スイッチと、を有し、前記１つ以上の外部基板が、前記常時電源により動作する外部基板を含む場合、前記常時電源スイッチを導通状態とし、前記オプション電源スイッチを遮断状態とする制御を行い、前記１つ以上の外部基板が、前記常時電源により動作する外部基板を含まない場合、前記常時電源スイッチを遮断状態とし、前記オプション電源スイッチを導通状態とする制御を行うことを特徴とするデータ処理装置である。

また、請求項４に記載の発明は、請求項１乃至３のいずれかに記載のデータ処理装置であって、前記回路基板は、前記１つ以上の外部基板のそれぞれに対し前記常時電源を供給する常時電源供給部と、前記１つ以上の外部基板のそれぞれに対し前記オプション電源を供給するオプション電源供給部と、を有することを特徴とするデータ処理装置である。

また、請求項５に記載の発明は、請求項１乃至４のいずれかに記載のデータ処理装置であって、前記常時電源と、前記オプション電源と、の一方により動作し、前記１つ以上の外部基板にクロック信号を供給するクロック供給部と、前記クロック供給部に供給される電源を制御するクロック電源制御部と、を更に有し、前記クロック電源制御部は、前記動作電源情報に基づいて、前記低消費モードにおいて前記クロック供給部に供給される電源を制御することを特徴とする回路基板である。

また、請求項６に記載の発明は、請求項１乃至５のいずれかに記載の回路基板であって、前記常時電源と、前記オプション電源と、の一方により動作し、前記１つ以上の外部基板にリセット信号を供給するリセット供給部と、前記リセット供給部に供給される電源を制御するリセット電源制御部と、を更に有し、前記リセット電源制御部は、前記動作電源情報に基づいて、前記低消費モードにおいて前記リセット供給部に供給される電源を制御することを特徴とする回路基板である。

請求項１に係る発明によれば、電気的に接続される１つ以上の外部基板のそれぞれについて常時電源とオプション電源のいずれで動作する基板であるかを示す動作電源情報に基づいて、低消費モードにおいて信号伝達部に供給される電源を制御するデータ処理装置が提供される。

請求項２に係る発明によれば、１つ以上の外部基板が常時電源により動作する外部基板を含まない場合、低消費モードにおいて、信号伝達部にオプション電源を供給するデータ処理装置が提供される。

請求項３に係る発明によれば、１つ以上の外部基板が常時電源により動作する外部基板を含む場合、常時電源スイッチを導通状態とし、オプション電源スイッチを遮断状態とする制御を行い、１つ以上の外部基板が常時電源により動作する外部基板を含まない場合、常時電源スイッチを遮断状態とし、オプション電源スイッチを導通状態とする制御を行うデータ処理装置が提供される。

請求項４に係る発明によれば、回路基板が、１つ以上の外部基板のそれぞれに対し常時電源を供給する常時電源供給部と、１つ以上の外部基板のそれぞれに対しオプション電源を供給するオプション電源供給部と、を有するデータ処理装置が提供される。

請求項５に係る発明によれば、電気的に接続される１つ以上の外部基板のそれぞれについて常時電源とオプション電源のいずれで動作する基板であるかを示す動作電源情報に基づいて、低消費モードにおいてクロック供給部に供給される電源を制御するデータ処理装置が提供される。

請求項６に係る発明によれば、電気的に接続される１つ以上の外部基板のそれぞれについて常時電源とオプション電源のいずれで動作する基板であるかを示す動作電源情報に基づいて、低消費モードにおいてリセット供給部に供給される電源を制御するデータ処理装置が提供される。

本発明の一実施形態に係る、データ処理装置に設けられるマザー基板、および回路基板を示す図である。 本発明の一実施形態に係るデータ処理装置の、外部基板の少なくとも１つが常時電源で動作する場合における動作を示すフローチャートである。 本発明の一実施形態に係るデータ処理装置の、外部基板がいずれもオプション電源で動作する、すなわち常時電源で動作する基板を含まない場合における動作を示すフローチャートである。

図１は、本発明の一実施形態に係る、データ処理装置１０に設けられるマザー基板１００、および回路基板２００を示す図である。データ処理装置１０は、電源が投入されている期間において、通常モードおよび低消費モードのいずれかの動作モードで動作する。通常モードとは、各機能が通常に動作するモードである、一方、低消費モードは一部の機能の動作を制限して消費電力を低減するモードである。データ処理装置１０は、通常モードにおいて、所定の期間にわたって操作が行われない等の条件に基づいて低消費モードに移行し、低消費モードにおいて何らかの操作が行われた場合に通常モードに移行する。

回路基板２００には、外部基板３００および４００が電気的に接続される。外部基板３００は、データ処理装置１０と接続されてデータ処理装置１０に機能を追加する基板である。外部基板３００および４００はそれぞれ、コネクタ３１０，４１０、を有する。外部基板３００および４００は、コネクタ３１０および４１０が回路基板２００に設けられるコネクタ２１０と接続されることで回路基板２００に電気的に接続される。一方、マザー基板１００と回路基板２００は、データ処理装置１０内で固定されて、電気的に接続されている。

マザー基板１００は、電源供給部１１０、ＣＰＵ１２０、およびクロック生成部１３０を有する。電源供給部１１０、ＣＰＵ１２０、およびクロック生成部１３０は、それぞれマザー基板１００に取り付けられる別々の、または単一のＩＣで実現される。

電源供給部１１０は、常時電源供給部１１１と、オプション電源供給部１１２と、を有する。常時電源供給部１１１は、回路基板２００と、回路基板２００を介して外部基板３００および４００と、に供給される常時電源を供給する。常時電源は、通常モードおよび低消費モードにおいて供給される。オプション電源供給部１１２は、回路基板２００と、回路基板２００を介して外部基板３００および４００と、に供給されるオプション電源を供給する。オプション電源は、通常モードにおいて供給されるが、低消費モードでは供給されない。

ＣＰＵ１２０は、データ処理装置１０の動作を制御する。ＣＰＵ１２０は、所定の条件に基づいて、データ処理装置１０の動作モードを、通常モードと、低消費モードと、のいずれかに決定する。ＣＰＵ１２０は、外部基板３００，４００のそれぞれについて、常時電源とオプション電源とのいずれで動作する基板であるかを示す動作電源情報を取得する動作電源情報取得部１２１を有する。ＣＰＵ１２０は、動作電源情報に基づいて、後述する回路基板２００の電源制御部２７０に入力される常時電源制御信号１２２およびオプション電源制御信号１２３を変更し、電源制御部２７０に形成されるスイッチの導通／非導通を切り替える。スイッチの切り替え動作については後述する。

クロック生成部１３０は、回路基板２００、および回路基板２００を介して外部基板３００，４００に入力されるクロック信号を生成する。クロック生成部１３０で生成されたクロック信号は、後述する回路基板２００のクロックバッファ部２３０に入力される。

回路基板２００は、コネクタ２１０、データ伝達部２２０、クロックバッファ部２３０、第１リセット生成部２４０、第２リセット生成部２５０、リセット論理回路部２６０、電源制御部２７０、常時電源供給部２８０、およびオプション電源供給部２９０を有する。データ伝達部２２０、クロックバッファ部２３０、第１リセット生成部２４０、第２リセット生成部２５０、リセット論理回路部２６０、電源制御部２７０、常時電源供給部２８０、およびオプション電源供給部２９０は、それぞれ回路基板２００に取り付けられる別々の、または単一のＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）で実現される。

データ伝達部２２０は、外部基板３００および４００で使用されるデータ信号を、コネクタ２１０を介して外部基板３００および４００に出力するとともに、外部基板３００および４００から入力されるデータ信号を取得する。

クロックバッファ部２３０は、マザー基板１００から入力されるクロック信号をバッファリングして、コネクタ２１０を介して外部基板３００および４００に出力する。

第１リセット生成部２４０は、マザー基板１００から入力される制御信号に基づいて第１リセット信号を生成し、リセット論理回路部２６０に出力する。第２リセット生成部２５０は、マザー基板１００から入力される制御信号に基づいて第２リセット信号を生成し、リセット論理回路部２６０に出力する。ここで、第１リセット生成部２４０は常時電源により動作し、第２リセット生成部２５０はオプション電源により動作する。

リセット論理回路部２６０は、第１リセット生成部２４０から入力される第１リセット信号および第２リセット生成部２５０から入力される第２リセット信号に対し、データ伝達部２２０から入力される信号に基づく論理演算を行い、生成される外部リセット信号を、コネクタ２１０を介して外部基板３００および４００に出力する。

電源制御部２７０は、マザー基板１００のＣＰＵ１２０から入力される常時電源制御信号１２２およびオプション電源制御信号１２３に基づき、データ伝達部２２０およびクロックバッファ部２３０に供給される電源を制御する。

具体的には、電源制御部２７０は、常時電源信号が導通する常時電源線２８１上に形成される乗算器２７１およびダイオード２７２、オプション電源信号が導通するオプション電源線２９１上に形成される乗算器２７３およびダイオード２７４を有する。乗算器２７１およびダイオード２７２は常時電源信号の導通／遮断を制御するスイッチを構成し、乗算器２７３およびダイオード２７４はオプション電源信号の導通／遮断を制御するスイッチを構成する。そして電源制御部２７０は、ＣＰＵ１２０から入力される常時電源制御信号１２２、およびオプション電源制御信号１２３に基づいて、これらのスイッチの導通／遮断を制御することで、データ伝達部２２０およびクロックバッファ部２３０に供給される電源を制御する。

常時電源供給部２８０は、マザー基板１００から供給される常時電源を取得し、取得された常時電源を、コネクタ２１０を介して外部基板３００，４００に供給する。

オプション電源供給部２９０は、マザー基板１００から供給されるオプション電源を取得し、取得されたオプション電源を、コネクタ２１０を介して外部基板３００，４００に供給する。

外部基板３００は、データ処理装置１０と接続されてデータ処理装置１０に機能を追加する基板である。外部基板３００は、コネクタ３１０、常時電源を取得する常時電源取得部３２０、オプション電源を取得するオプション電源取得部３３０、およびデータ処理を行うデータ処理部３６０を有する。外部基板３００は常時電源により動作し、オプション電源は使用しないよう設計される。また、外部基板３００は、動作電源情報を保持する動作電源情報保持部３４０、回路基板と通信を行う通信部３５０を有する。動作電源情報とは、外部基板３００が使用する電源が常時電源であることを示す情報であり、例えば外部基板３００の製造時に設定される。

外部基板４００は、データ処理装置１０と接続されてデータ処理装置１０に機能を追加する基板である。外部基板４００は、コネクタ４１０、常時電源を取得する常時電源取得部４２０、オプション電源を取得するオプション電源取得部４３０、およびデータ処理を行うデータ処理部４６０を有する。外部基板４００はオプション電源により動作し、常時電源は使用しないよう設計される。また、外部基板４００は、動作電源情報を保持する動作電源情報保持部４４０、回路基板と通信を行う通信部４５０を有する。動作電源情報とは、外部基板４００が使用する電源がオプション電源であることを示す情報であり、例えば外部基板４００の製造時に設定される。

次に、マザー基板１００、回路基板、および外部基板３００，４００の動作を詳細に説明する。

マザー基板１００のＣＰＵ１２０は、回路基板２００の電源制御部２７０を制御し、低消費モードにおいてデータ伝達部２２０およびクロックバッファ部２３０に供給される電源を切り替える制御を行う。具体的には、外部基板３００，４００の少なくとも１つが常時電源で動作する場合、低消費モードにおいてデータ伝達部２２０およびクロックバッファ部２３０に常時電源が供給されるよう制御を行い、外部基板３００，４００に常時電源で動作する基板が含まれない場合、低消費モードにおいてデータ伝達部２２０およびクロックバッファ部２３０にオプション電源が供給されるよう制御を行う。

マザー基板１００のＣＰＵ１２０は、外部基板３００，４００が接続されたことを検知した場合、接続された外部基板３００，４００に対し動作電源情報を送信するよう要求する。外部基板３００，４００の通信部３５０，４５０は、動作電源情報保持部３４０，４４０に保持される動作電源情報をマザー基板１００に送信し、ＣＰＵ１２０は受信された動作電源情報を保持する。

ＣＰＵ１２０は、通常モードにおいては、常時電源制御信号１２２として“１”を、オプション電源制御信号１２３として“０”を出力して、データ伝達部２２０およびクロックバッファ部２３０に常時電源を供給している。

低消費モードに移行する際、ＣＰＵ１２０は保持されている動作電源情報を参照し、外部基板３００，４００の少なくとも１つが常時電源で動作する場合、常時電源制御信号１２２を“１”、オプション電源制御信号１２３を“０”として、データ伝達部２２０およびクロックバッファ部２３０に常時電源が供給されるよう制御を行い、外部基板３００，４００に常時電源で動作する基板が含まれない場合、常時電源制御信号１２２を“０”、オプション電源制御信号１２３を“１”として、データ伝達部２２０およびクロックバッファ部２３０にオプション電源が供給されるよう制御を行う。

次に、データ処理装置１０の動作を、フローチャートを用いて説明する。図２は、本発明の一実施形態に係るデータ処理装置１０の、外部基板３００，４００の少なくとも１つが常時電源で動作する場合における動作を示すフローチャートである。

まず、常時電源がオンされて、データ処理装置１０が起動される（Ｓ２０１）。次に、ＣＰＵ１２０は、マザー基板１００に回路基板２００が接続されていることを検知して、参照用クロックを発振する（Ｓ２０２）。

次に、ＣＰＵ１２０は外部リセットを解除し（Ｓ２０３）、ＣＰＵ１２０とデータ伝達部２２０との接続が確立される（Ｓ２０４）。次にＣＰＵ１２０はオプション電源をオンし（Ｓ２０５）、オプション電源のリセットを解除する（Ｓ２０６）。

そしてＣＰＵ１２０は、回路基板２００と外部基板３００，４００との接続が確立されると、外部基板３００，４００の動作電源情報を取得する（Ｓ２０７）。次にＣＰＵ１２０は、常時電源制御信号１２２を“１”に、オプション電源制御信号１２３を“０”に設定する（Ｓ２０８）。これにより、データ伝達部２２０およびクロックバッファ部２３０は、常時電源で動作する。以降、データ処理装置１０は、スタンバイ状態となり通常モードによる動作を行う（Ｓ２０９）。

所定の期間、データ処理装置１０に操作がなされない場合、ＣＰＵ１２０は低消費モードへの移行を決定し（Ｓ２１０）、外部基板３００，４００に対し、低消費モードへ移行する旨を通知する（Ｓ２１１）。そしてＣＰＵ１２０は、外部基板３００，４００のうち、オプション電源で動作する基板（ここでは、外部基板４００とする）へのクロック供給を停止し、外部基板４００に入力されるリセットを“０”（リセット状態）とし、外部基板４００の電源をオフする準備を開始する（Ｓ２１２）。なお、常時電源で動作する外部基板３００についてはそのままクロックを供給し、リセットも“１”（リセット解除状態）を保持する。次に、マザー基板１００においてオプション電源がオフされ（Ｓ２１３）、低消費モードへの移行が完了する（Ｓ２１４）。

そして、何らかの操作が検知されると（Ｓ２１５）、オプション電源がオンされ（Ｓ２１６）、ＣＰＵ２１４は、外部基板４００との接続を確立後、外部基板４００から動作電源情報を取得する（Ｓ２１７）。以降、データ処理装置１０は通常モードで動作する（Ｓ２０９）。

図３は、本発明の一実施形態に係るデータ処理装置１０の、外部基板３００，４００がいずれもオプション電源で動作する、すなわち常時電源で動作する基板を含まない場合における動作を示すフローチャートである。

まず、常時電源がオンされて、データ処理装置１０が起動される（Ｓ３０１）。次に、ＣＰＵ１２０は、マザー基板１００に回路基板２００が接続されていることを検知して、参照用クロックを発振する（Ｓ３０２）。

次に、ＣＰＵ１２０は外部リセットを解除し（Ｓ３０３）、ＣＰＵ１２０とデータ伝達部２２０との接続が確立される（Ｓ３０４）。次にＣＰＵ１２０はオプション電源をオンし（Ｓ３０５）、オプション電源のリセットを解除する（Ｓ３０６）。

そしてＣＰＵ１２０は、回路基板２００と外部基板３００，４００との接続が確立されると、外部基板３００，４００の動作電源情報を取得する（Ｓ３０７）。次にＣＰＵ１２０は、常時電源制御信号１２２を“１”に、オプション電源制御信号１２３を“０”に設定する（Ｓ３０８）。これにより、データ伝達部２２０およびクロックバッファ部２３０は、常時電源で動作する。以降、データ処理装置１０は、スタンバイ状態となり通常モードによる動作を行う（Ｓ３０９）。

所定の期間、データ処理装置１０に操作がなされない場合、ＣＰＵ１２０は低消費モードへの移行を決定し（Ｓ３１０）、外部基板３００，４００に対し、低消費モードへ移行する旨を通知する（Ｓ３１１）。そしてＣＰＵ１２０は、外部基板３００，４００へのクロック供給を停止し、外部基板３００，４００に入力されるリセットを“０”（リセット状態）とし、外部基板３００，４００の電源をオフする準備を開始する（Ｓ３１２）。次に、ＣＰＵ１２０はＳ３０７で取得された動作電源情報を参照し、常時電源制御信号１２２を“０”に、オプション電源制御信号１２３を“１”に、それぞれ設定し、データ伝達部２２０およびクロックバッファ部２３０の電源をオフにし（Ｓ３１３）、マザー基板１００におけるオプション電源の供給が停止される（Ｓ３１４）。以上で低消費モードへの移行が完了する（Ｓ３１５）。

そして、何らかの操作が検知されると（Ｓ３１６）、オプション電源がオンされ（Ｓ３１７）、常時電源制御信号１２２が“１”に、オプション電源制御信号１２３が“０”にそれぞれ設定されて、データ伝達部２２０およびクロック生成部の電源がオンとなる（Ｓ３１８）。以降、データ処理装置１０は通常モードで動作する（Ｓ３０９）。

以上の構成によれば、外部基板３００，４００の動作電源情報に応じて、低消費モードにおいて回路基板２００のデータ伝達部２２０およびクロック生成部の電源のオン、オフが制御されるデータ処理装置１０が提供される。

この構成によれば、外部基板３００，４００のいずれか（ここでは、外部基板３００とする）が常時電源で動作する場合には、低消費モード時においてもデータ伝達部２２０の電源はオフされないため、外部基板３００が外部からのトリガーによって復帰した場合にも、復帰した時点からデータ伝達部２２０の動作が可能となり、従来の、データ伝達部２２０の電源が低消費モードにおいてオフされる構成において発生していた復帰直後のデータの取りこぼしが発生しない。

なお、本発明は上記の実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲で変更された形態を含むものであることはいうまでもない。例えば、上述の実施形態では、外部基板３００，４００の動作電源を示す動作電源情報に基づいて電源を切り替える構成が示されたが、外部基板３００，４００が低消費モードから通常モードに移行するトリガーとなる信号が、データ処理装置１０の外部から入力され得るか否か、を示す情報に基づいて切り替える構成としてもよい。これは、トリガー信号が外部から入力され得る外部基板３００，４００は低消費モードにおいても電源が供給されている必要があり、すなわち常時電源で動作していることによる。

また、上述の実施形態ではデータ伝達部２２０およびクロックバッファ部２３０の電源を切り替える構成が示されたが、外部基板３００，４００に供給されるリセット信号を生成するブロックの電源についても、同様の制御を行う構成としてもよい。この場合、リセット供給部に対して供給される電源を制御するリセット電源制御部を設け、このリセット電源制御部が、上述の実施形態における電源制御部２７０と同様の制御を行う構成とすればよい。

また、上述の実施形態では、外部基板３００，４００から受信される動作電源情報に基づいて電源を切り替える構成が示されたが、外部基板３００，４００の動作電源が常時電源であるかオプション電源であるかに基づいて電源を切り替える構成であれば他の構成としてもよく、例えば動作電源情報が、ユーザによる入力等、他の方法により取得されてもよいし、ＣＰＵ１２０が、外部基板３００，４００の機種と、動作電源と、を関連づけるテーブルを保持し、外部基板３００，４００の機種を示す情報を取得して電源の切り替えを行う構成としてもよい。

１０ データ処理装置、１００ マザー基板、１１０ 電源供給部、１１１ 常時電源供給部、１１２ オプション電源供給部、１２０ ＣＰＵ、１２１ 動作電源情報取得部、１２２ 常時電源制御信号、１２３ オプション電源制御信号、１３０ クロック生成部、２００ 回路基板、２１０ コネクタ、２２０ データ伝達部、２３０ クロックバッファ部、２４０ 第１リセット生成部、２５０ 第２リセット生成部、２６０ リセット論理回路部、２７０ 電源制御部、２７１，２７３ 乗算器、２７２，２７４ ダイオード、２８０ 常時電源供給部、２８１ 常時電源線、２９０ オプション電源供給部、２９１ オプション電源線、３００，４００ 外部基板、３１０，４１０ コネクタ、３２０，４２０ 常時電源取得部、３３０，４３０ オプション電源取得部、３４０，４４０ 動作電源情報保持部、３５０，４５０ 通信部、３６０，４６０ データ処理部。

Claims (6)

1. １つ以上の外部基板と電気的に接続され、通常動作モードと、動作の一部が制限される低消費モードと、のいずれかのモードで動作する回路基板と、
   前記通常動作モードおよび前記低消費モードにおいて前記回路基板および前記１つ以上の外部基板に供給される、常時電源を供給する常時電源供給部と、
   前記通常動作モードにおいて前記回路基板および前記１つ以上の外部基板に供給されるオプション電源を供給し、前記低消費モードにおいて前記オプション電源を供給しないオプション電源供給部と、
   を有するデータ処理装置であって、
   前記１つ以上の外部基板のそれぞれについて、前記常時電源と前記オプション電源とのいずれで動作する基板であるかを示す動作電源情報を取得する動作電源情報取得部を更に有し、
   前記回路基板は、
   前記常時電源と、前記オプション電源と、の一方により動作し、前記１つ以上の外部基板とデータ信号のやりとりをする信号伝達部と、
   前記低消費モードにおいて前記信号伝達部に供給される電源を、前記動作電源情報に基づいて制御する電源制御部と、
   を更に有することを特徴とするデータ処理装置。
2. 請求項１に記載のデータ処理装置であって、
   前記電源制御部は、
   前記１つ以上の外部基板が、前記常時電源により動作する外部基板を含まない場合、
   前記低消費モードにおいて、前記信号伝達部に前記オプション電源を供給することを特徴とする回路基板。
3. 請求項１又は２に記載のデータ処理装置であって、
   前記電源制御部は、
   前記常時電源供給部から前記信号伝達部へ前記常時電源を供給する配線上に設けられる常時電源スイッチと、
   前記オプション電源供給部から前記信号伝達部へ前記オプション電源を供給する配線上に設けられるオプション電源スイッチと、
   を有し、
   前記１つ以上の外部基板が、前記常時電源により動作する外部基板を含む場合、
   前記常時電源スイッチを導通状態とし、前記オプション電源スイッチを遮断状態とする制御を行い、
   前記１つ以上の外部基板が、前記常時電源により動作する外部基板を含まない場合、
   前記常時電源スイッチを遮断状態とし、前記オプション電源スイッチを導通状態とする制御を行うことを特徴とするデータ処理装置。
4. 請求項１乃至３のいずれかに記載のデータ処理装置であって、
   前記回路基板は、
   前記１つ以上の外部基板のそれぞれに対し前記常時電源を供給する常時電源供給部と、
   前記１つ以上の外部基板のそれぞれに対し前記オプション電源を供給するオプション電源供給部と、
   を有することを特徴とするデータ処理装置。
5. 請求項１乃至４のいずれかに記載のデータ処理装置であって、
   前記常時電源と、前記オプション電源と、の一方により動作し、前記１つ以上の外部基板にクロック信号を供給するクロック供給部と、
   前記クロック供給部に供給される電源を制御するクロック電源制御部と、
   を更に有し、
   前記クロック電源制御部は、前記動作電源情報に基づいて、前記低消費モードにおいて前記クロック供給部に供給される電源を制御することを特徴とする回路基板。
6. 請求項１乃至５のいずれかに記載の回路基板であって、
   前記常時電源と、前記オプション電源と、の一方により動作し、前記１つ以上の外部基板にリセット信号を供給するリセット供給部と、
   前記リセット供給部に供給される電源を制御するリセット電源制御部と、
   を更に有し、
   前記リセット電源制御部は、前記動作電源情報に基づいて、前記低消費モードにおいて前記リセット供給部に供給される電源を制御することを特徴とする回路基板。

Images