JP2019145825A - 化学的に改変されたスペーサ表面を有する集積回路 - Google Patents

化学的に改変されたスペーサ表面を有する集積回路 Download PDF

Info

Publication number
JP2019145825A
JP2019145825A JP2019079500A JP2019079500A JP2019145825A JP 2019145825 A JP2019145825 A JP 2019145825A JP 2019079500 A JP2019079500 A JP 2019079500A JP 2019079500 A JP2019079500 A JP 2019079500A JP 2019145825 A JP2019145825 A JP 2019145825A
Authority
JP
Japan
Prior art keywords
dielectric material
spacer
gate stack
gate
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019079500A
Other languages
English (en)
Other versions
JP6916430B2 (ja
Inventor
ケイ カークパトリック ブライアン
Brian K Kirkpatrick
ケイ カークパトリック ブライアン
ジェイン アミターブ
Jain Amitabh
ジェイン アミターブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/427,062 external-priority patent/US9496359B2/en
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2019145825A publication Critical patent/JP2019145825A/ja
Application granted granted Critical
Publication of JP6916430B2 publication Critical patent/JP6916430B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】多層側壁スペーサを用いるＭＯＳトランジスタのための薄い側壁スペーサの意図しない除去に対するエッチング保護方法を提供する【解決手段】方法は、ゲート誘電体上のゲート電極を含むゲートスタックをその上に有する基板の半導体表面上に第１の誘電体材料を堆積し１０１、ゲートスタックの側壁上に側壁スペーサを形成するため第１の誘電体材料がエッチングし１０２、表面変換された側壁スペーサを提供するため少なくとも１つの要素を付加することにより第１の誘電体材料の頂部表面を第２の誘電体材料に化学的に変換する１０３。第２の誘電体材料は、遷移領域にわたって第１の誘電性材料に化学的に結合される。【選択図】図１

Description

開示される実施例は、多層側壁スペーサを有するＭＯＳトランジスタを含む、金属酸化物半導体（ＭＯＳ）トランジスタを含む、半導体処理及び集積回路（ＩＣ）デバイスに関する。
半導体ウエハを処理する一方で、後に堆積される又は形成されるフィルムが取り除かれるときエッチストップ層として機能し得るフィルムを堆積又は形成することがしばしば有利である。しかし、そのフィルムが後の処理の間充分なエッチング耐性を有さない場合、このようなフィルムは意図せず取り除かれ得る。
意図しない除去の一例は、ＭＯＳトランジスタのための薄いシリコンナイトライド側壁（又はオフセット）スペーサに関与する。薄いシリコンナイトライド側壁スペーサは、一般に、半導体表面への軽くドープされたドレイン（ＬＤＤ）注入とゲートスタックとの間の空間を提供するためのインプラントマスクとして用いられる。典型的なプロセスフローは、まずオフセットスペーサとして機能し、その後、ＳｉＧｅを含むディスポーザブルな第２の側壁スペーサなどの、付加的なフィルムが頂部上に堆積される間、下部層／エッチストップとして用いられる第１のスペーサ層を有し、これは後に取り除かれる。一つのプロセスフローにおいて、第２の側壁スペーサを取り除くために熱リン酸（ＨＰＡ）が用いられる。しかし、ビスーターシャリーブチルアミノシラン（ｂｉｓ−ｔｅｒｔｉａｒｙｂｕｔｙｌａｍｉｎｏ−ｓｉｌａｎｅ：ＢＴＢＡＳ）及びアンモニア試薬から形成されるシリコンナイトライドスペーサでさえ（なお、ＢＴＢＡＳベースのシリコンナイトライドはＨＰＡに最もウェットエッチング耐性があるシリコンナイトライドフィルムであると知られている）、ディスポーザブルなＳｉＧｅ第２の側壁スペーサが取り除かれるとき、必ずしもＨＰＡエッチングを止めることは可能であるとは限らない。特に、シリコンナイトライド側壁スペーサが、Ｈ２又はＮ２を含有するプラズマなど、還元剤に曝される場合、エッチストップ特性は失われ得、シリコンナイトライドオフセット側壁スペーサの意図しない除去、及びその結果、ゲート、ソース、及びドレイン上にその後堆積されるシリサイドに起因するなど、ゲート及びソース及び／又はドレイン間の後続の短絡となり得る。また、半導体デバイスのサイズが縮小されるにつれて、ゲートスタックの頂部とソース／ドレイン領域の頂部表面との間の距離が低減され、ゲートスタックの側壁上に形成するシリサイドに起因する電気的短絡の可能性が増大する。
開示される実施例は、多層側壁スペーサを用いる金属酸化物半導体（ＭＯＳ）トランジスタのための薄い側壁スペーサの上述の意図しない除去に対する解決策を記載する。第２の誘電性材料を形成するため少なくとも１つの要素を付加することにより第１の材料を含む第１の側壁スペーサの頂部表面を化学的に変換することにより、第２の材料は、第１のスペーサ材料に較べてエッチング耐性を実質的に増大させ得る。その結果、第１のスペーサ上のディスポーザブルな第２のスペーサの後続の除去は、第２の誘電性材料がエッチストップとして機能し得るため第１のスペーサを取り除かないか、又は第１のスペーサの第１の誘電体材料のための少なくとも何らかのエッチング保護を提供し得る。
１つの開示される実施例が、ゲート誘電体上のゲート電極を含むゲートスタックを、その上に有する基板の半導体表面上に第１の誘電体材料を堆積することを含む、集積回路を製造する方法を含む。第１の誘電体材料は、ＲＩＥを用いるなど、ゲートスタックの側壁上に側壁スペーサを形成するためエッチングされる。第１の誘電体材料の頂部表面が、表面変換された側壁スペーサを提供するため少なくとも１つの要素を付加することにより第２の誘電体材料に化学的に変換される。第２の誘電体材料は、遷移領域にわたって）第１の誘電性材料に化学的に結合される。
表面変換された側壁スペーサを形成することに続いて、ゲートスタックの横の半導体表面に軽くドープされたドレイン（ＬＤＤ）を形成するためイオン注入が続き得る。その後、表面変換された側壁スペーサ上に第２のスペーサが形成される。その後、ゲートスタックの横にソース及びドレインが形成される。第２のスペーサを形成した後ゲートスタックの横の半導体表面にソース及びドレインを形成するためにイオン注入を用いることができる。代替として、ＳｉＧｅ Ｓ／Ｄプロセス（例えば、典型的にＰＭＯＳ領域に窪みが形成され、ＳｉＧｅで置換される）のために第２の側壁スペーサを用いることができる。第２のスペーサはその後、ソース／ドレイン形成後に選択的に取り除かれ得る。化学的に変換された層の表面は、第１の誘電体材料が表面変換された層により保護されるように、選択的エッチング後も元のままである。
図１は、例示の一実施例に従って、表面変換された側壁スペーサを含むＭＯＳトランジスタを有する集積回路（ＩＣ）デバイスを製造するための例示の方法における工程を示すフローチャートである。
図２Ａは、例示の一実施例に従って、表面変換された側壁スペーサを含むＭＯＳトランジスタを有するＩＣデバイスを製造する例示の方法のための処理進行を図示する断面図である。 図２Ｂは、例示の一実施例に従って、表面変換された側壁スペーサを含むＭＯＳトランジスタを有するＩＣデバイスを製造する例示の方法のための処理進行を図示する断面図である。
図２Ｃは、例示の一実施例に従って、表面変換された側壁スペーサを含むＭＯＳトランジスタを有するＩＣデバイスを製造する例示の方法のための処理進行を図示する断面図である。 図２Ｄは、例示の一実施例に従って、表面変換された側壁スペーサを含むＭＯＳトランジスタを有するＩＣデバイスを製造する例示の方法のための処理進行を図示する断面図である。
図２Ｅは、例示の一実施例に従って、表面変換された側壁スペーサを含むＭＯＳトランジスタを有するＩＣデバイスを製造する例示の方法のための処理進行を図示する断面図である。 図２Ｆは、例示の一実施例に従って、表面変換された側壁スペーサを含むＭＯＳトランジスタを有するＩＣデバイスを製造する例示の方法のための処理進行を図示する断面図である。 図２Ｇは、窒化物オフセットスペーサの意図しない除去の結果を示す既知のスペーサプロセス後の結果のスペーサ構造を示す。
図３は、例示の一実施例に従った、第１の誘電性材料上の第２の誘電体材料を含む側壁スペーサを有するＭＯＳトランジスタを含むＩＣデバイスの一部の断面図であり、第２の誘電体材料は遷移領域にわたって第１の誘電性材料に化学的に結合されている。
図４は、例示の一実施例に従って、表面変換された側壁スペーサの厚みにわたって提供される化学的結合の高度に簡略化した描写を含み、例示の表面変換された側壁スペーサのための厚みの関数として組成を示す。
図１は、例示の一実施例に従って、表面変換された側壁スペーサを含むＭＯＳトランジスタを有するＩＣデバイスを製造するための例示の方法１００における工程を示すフローチャートである。ステップ１０１が、ゲート誘電体上のゲート電極を含むゲートスタックを、その上に有する基板の半導体表面上に第１の誘電体材料を堆積することを含む。ステップ１０２が、ＲＩＥを用いるなど、ゲートスタックの側壁上に側壁スペーサを形成するため第１の誘電体材料をエッチングすることを含む。
ステップ１０３が、表面変換された側壁スペーサを提供するため少なくとも１つの要素を付加することにより第１の誘電体材料の頂部表面を第２の誘電体材料に化学的に変換させることを含む。第２の誘電体材料は、遷移領域にわたって第１の誘電性材料に化学的に結合される。側壁スペーサの化学的に変換された頂部表面は、第２の誘電性材料を形成するため少なくとも１つの要素を付加することによりエッチストップとなり、これは、熱リン酸（ＨＰＡ）エッチングなどに対し、変換されていない第１の誘電性材料と較べて、フィルムのウェットエッチング耐性を実質的に増大させる。一実施例において付加される要素は炭素である。別の実施例において、炭素及び酸素両方が付加される。
一つの特定の例において、第１の誘電性材料は、ＢＴＢＡＳ派生のシリコンナイトライドを含み、シリコンカーバイド（ＳｉＣ）、シリコンカーボナイトライド（ＳｉＣＮ）、及び／又はシリコンオキシカーボナイトライド（ＳｉＯＣＮ）フィルムを含む第２の誘電性材料の、典型的に１０〜２０オングストロームの厚みの、薄い層を形成するシリコンナイトライドの頂部表面に炭素が付加される。これは、予めゲートスタック側壁として用いられたＢＴＢＡＳシリコンナイトライドフィルムを、後続のディスポーザブルなスペーサフィルムを堆積する前に、概して３００℃〜８００℃の温度、及び約０．１〜１０Ｔｏｒｒの圧力で、１５〜６００秒間又はそれ以上の間、３０〜３０００ｓｅｅｍまでの流量のエチレン、アセチレン、又は同様の炭化水素ガスに曝すことにより成される。実行された試験において、ＳｉＣ、ＳｉＣＮ、又はＳｉＯＣＮが形成され、これらは全て、２１５℃を下回る温度のＨＰＡエッチングに大きく影響されないことが分かった。ＨＰＡは概して１２０℃〜１８０℃の温度で用いられるため、下にあるシリコンナイトライド側壁スペーサは、第２の誘電性材料により保護される。
明らかなプロセス差異のほかに、共に化学的に結合されている開示される表面変換された側壁スペーサのための第２の誘電体材料の第１の誘電体材料に対する関係は、第１の誘電性材料上の第２の誘電体材料の気相成長（例えば化学気相成長）に起因する既知の配置とは異なり、第２の誘電体材料は、比較的弱いファン・デル・ワールスの力により第１の誘電体材料に取り付けられるようになる。また、開示される化学的変換プロセスに本質的に起因して、第２の誘電体材料のエリアは、第１の誘電性材料のエリアと整合する。これに対し、第１の誘電性材料上の第２の誘電体材料の気相成長に起因する既知の配置では、第２の誘電体材料のエリアは、スペーサ形成のために必要とされるエッチングプロセスに起因して第１の誘電体材料のエリアと比較して異なり得る。
ステップ１０４が、ゲートスタックの横の半導体表面に軽くドープされたドレイン（ＬＤＤ）を形成するためイオン注入することを含む。ＣＭＯＳプロセスでは、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタは概して各々、個別のＬＤＤ注入を受ける。ステップ１０５が、表面変換された側壁スペーサ上に第２のスペーサを形成することを含む。ステップ１０６が、ゲートスタックの横にソース及びドレインを形成することを含む。第２のスペーサを形成した後、ゲートスタックの横の半導体表面にソース及びドレインを形成するためにイオン注入を用いることができる。典型的なＣＭＯＳプロセスでは、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタは各々個別のソース／ドレイン注入を受ける。しかし、代替として、第２の側壁スペーサは、ＳｉＧｅ Ｓ／Ｄプロセス（例えば、典型的にＰＭＯＳ領域に窪みが形成され、ＳｉＧｅで置換される）に用いることもできる。ステップ１０７が、ソース／ドレイン形成（ステップ１０６）後第２のスペーサを選択的に取り除くことを含む。化学的に変換された層の表面は、第１の誘電体材料が表面変換された層により保護されるように、選択的エッチング後も元のままである。
図２Ａ〜図２Ｆは、例示の一実施例に従って、表面変換された側壁スペーサを有するＩＣデバイスを製造する例示の方法のための処理進行を図示する断面図である。図２Ｇは、側壁スペーサの意図しない除去を示す既知のスペーサプロセス後の結果のスペーサ構造を示す。図２Ａは、如何なる側壁スペーサが基板３０５上に形成される前のゲート誘電体２１２上のゲート電極２１１を含むゲートスタックを示す。基板３０５は、シリコン、シリコンゲルマニウム、並びにＩＩ−ＶＩ及びＩＩＩ−Ｖ基板、並びにＳＯＩ基板など、任意の基板材料を含み得る。ゲート電極２１１は、ポリシリコン、又は種々のその他のゲート電極材料を含み得る。ゲート誘電体２１２は、任意選択の高ｋ誘電体を含む種々のゲート誘電体を含み得、例えばｋ＞３．９、典型的にはｋ＞７、を有すると定義される。一つの特定の実施例において、高ｋ誘電体はシリコンオキシナイトライドを含む。
図２Ｂは、ＲＩＥプロセスにより、シリコンナイトライドオフセットスペーサなど、側壁スペーサ（例えば、窒化物オフセットスペーサ）２１５が形成された後のゲートスタックを示す。図２Ｃは、ＬＤＤ領域２２５を形成するためのＬＤＤイオン注入などのイオン注入プロセス後の結果を示し、このプロセスは、側壁スペーサ２１５によって提供されるインプラント阻止を用いた。図２Ｄは、図示する表面変換された層２１６を形成する炭化水素ガスを流すことを含む開示される化学的表面変換ステップ後の結果の構造を示す。図２Ｅは、例えば化学的堆積により及びその後続くＲＩＥより、後続のディスポーザブルな第２のスペーサ２３５が形成された後のゲートスタック２１１／２１２を示す。典型的なＣＭＯＳプロセスの場合、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタは各々個別のソース／ドレイン注入を受ける。
ディスポーザブルな第２のスペーサ２３５はその後、ソース／ドレイン形成後に選択的に取り除かれる。図２Ｆは、熱（例えば、１２０〜１８０℃）ＨＰＡエッチングになどにより、ディスポーザブルな第２のスペーサ２３５が選択的に取り除かれた後のゲートスタック２１２／２１１を示す。表面変換された層２１６は、側壁スペーサ２１５が表面変換された層２１６により保護されるように、エッチング後も元のままであることに留意されたい。開示される表面変換された層がない場合、それがシリコンナイトライドを含むなどの側壁スペーサ２１５は、ディスポーザブルな第２のスペーサ２３５を取り除くために用いられるプロセスを用いた除去を受ける。図２Ｇは、既知のスペーサプロセス後の結果のスペーサ構造を示し、側壁スペーサ２１５の意図しない完全な除去後の結果を示す。
図３は、例示の一実施例に従った、第１の誘電性材料上の第２の誘電体材料を含む表面変換された側壁スペーサを有するＭＯＳトランジスタを含むＩＣデバイス３００（例えば、半導体ダイ）の一部の断面図であり、第２の誘電体材料は、遷移領域にわたって第１の誘電性材料に化学的に結合される。バックエンドオブライン（ＢＥＯＬ）メタライゼーションは簡潔にするため図示しない。ＩＣ３００は、半導体表面３０６を有する、Ｐ型シリコン又はＰ型シリコンゲルマニウム基板などの基板３０５を含む。シャロートレンチアイソレーション（ＳＴＩ）など任意選択のトレンチアイソレーション３０８が示されている。ＮチャネルＭＯＳ（ＮＭＯＳ）トランジスタ３１０が、Ｎウェル３０７内にあるＰチャネルＭＯＳ（ＰＭＯＳ）トランジスタ３２０と共に示されている。
ＮＭＯＳトランジスタ３１０は、ゲートスタックの側壁上の側壁スペーサを有するゲート誘電体３１２上のゲート電極３１１を含むゲートスタックを含む。側壁スペーサは、第１の誘電体材料３１５ｂ上の第２の誘電体材料３１５ａを含み、第２の誘電体材料３１５ａは、遷移領域３１５ｃにわたって第１の誘電体材料３１５ｂに化学的に結合される。第２の誘電体材料３１５ａは炭素を含み、第１の誘電体材料は炭素を含まず、本明細書において用いられる「炭素を含まない」とは、Ｃ＜３％の重量パーセントを指す。
ＮＭＯＳトランジスタ３１０は、側壁スペーサの横のソース３２１領域及びドレイン３２２領域を含み、軽くドープされた拡張部３２１ａ及び３２２ａを含む。シリサイド層３１６が、ゲート電極３１１及びソース３２１及びドレイン３２２上に示されている。
同様に、ＰＭＯＳトランジスタ３２０は、ゲートスタックの側壁上の側壁スペーサを有するゲート誘電体３３２（これは、ゲート電極３１１下のゲート誘電体３１２と同じ材料であってもよい）上のゲート電極３３１を含むゲートスタックを含み、第１の誘電体材料３１５ｂ上の第２の誘電体材料３１５ａを含み、第２の誘電体材料３１５ａは、遷移領域３１５ｃにわたって第１の誘電体材料３１５ｂに化学的に結合される。第２の誘電体材料３１５ａは、炭素を含み、第１の誘電体材料は炭素を含まない。ＰＭＯＳトランジスタ３２０は、側壁スペーサの横のソース３４１領域及びドレイン３４２領域を含み、軽くドープされた拡張部３４１ａ及び３４２ａを含む。シリサイド層３１６が、ゲート電極３３１上及びソース３４１及びドレイン３４２上に示されている。
側壁スペーサ３１５ａ／３１５ｃ／３１５ｂのその基部でその最も幅広いポイントでの総厚は、４０〜７０オングストローム厚みなど、概して≦１００オングストロームである。例えば、一つの特定の実施例において、第２の誘電体材料３１５ａは約５〜１０オングストローム厚みであり、遷移領域３１５ｃは１５〜２５オングストローム厚みであり、第１の誘電体材料３１５ｂは２０〜３０オングストローム厚みである。
図４は、例示の一実施例に従って、例示の表面変換された側壁スペーサ４００の厚みの関数として組成を示し、表面変換された側壁スペーサ４００の厚みにわたって提供される化学的結合の高度に簡略化した描写を含む。表面変換された側壁スペーサ４００は、ゲートスタック材料の側壁上の第１の誘電体材料３１５ｂと、遷移領域３１５ｃにわたって第１の誘電体材料３１５ｂに化学的に結合される第２の誘電体材料３１５を含む化学的に変換された頂部（外側）表面とを含む、その厚みにわたって非一定の化学的組成プロファイルを含む。図示する実施例において、第１の誘電体材料３１５ｂはシリコンナイトライド（概してＳｉ３Ｎ４）を含み、第２の誘電体材料３１５ａはシリコンカーバイド（ＳｉＣ）を含み、遷移領域３１５ｃは、Ｓｉ、Ｎ、及びＣを含む材料を含み、ここで、第２の誘電体材料３１５ａ／ゲートスタックまでの距離が低減されるにつれてＣ含有量が減少しＮ含有量が増大する。
開示される半導体ダイは、その中の種々の要素及び／又はその上の層を含み得る。これらは、障壁層、誘電体層、デバイス構造、ソース領域、ドレイン領域、ビット線、ベース、エミッタ、コレクタ、導電性線、導電性ビアなどを含む能動要素及び受動要素を含み得る。また、半導体ダイは、バイポーラ、ＣＭＯＳ、ＢｉＣＭＯＳ、及びＭＥＭＳを含む種々のプロセスから形成することができる。
本開示に関連する技術に習熟した者であれば、本発明の特許請求の範囲内で、他の実施例及び実施例の変形が可能であること、及び本発明の特許請求の範囲から逸脱することなく、説明した実施例に更なる付加、削除、代替、及び変更が成され得ることが分かるであろう。

Claims (14)

  1. 集積回路を製造する方法であって、
    ゲート誘電体上のゲート電極を含むゲートスタックを、その上に有する基板の半導体表面上に第１の誘電体材料を堆積すること、
    前記ゲートスタックの側壁上に前記第１の誘電体材料を含む側壁スペーサを形成するため前記第１の誘電体材料をエッチングすること、及び
    変換された側壁スペーサ表面を提供するため、そこに少なくとも１つの要素を付加することにより前記第１の誘電体材料の頂部表面を第２の誘電体材料に化学的に変換させること、
    を含み、
    前記第２の誘電体材料が、遷移領域にわたって前記第１の誘電性材料に化学的に結合される、方法。
  2. 請求項１に記載の方法であって、
    前記エッチングすることが反応性イオンエッチング（ＲＩＥ）を含み、前記化学的に変換することが、前記第１の誘電性材料との化学反応を起こすための条件下でガスを流すことを含む、方法。
  3. 請求項２に記載の方法であって、
    前記条件が、３００℃〜８００℃の温度で炭化水素ガスを流すことを含み、前記要素が炭素を含み、前記第１の誘電体材料が炭素を含まない、方法。
  4. 請求項３に記載の方法であって、
    前記第１の誘電性材料がシリコンナイトライドを含み、前記第２の誘電性材料が、シリコンカーバイド（ＳｉＣ）、シリコンカーボナイトライド（ＳｉＣＮ）、又はシリコンオキシカーボナイトライド（ＳｉＯＣＮ）を含む、方法。
  5. 請求項１に記載の方法であって、
    前記ゲートスタックの横の前記半導体表面に軽くドープされたソース及びドレインを形成するようにイオン注入すること、
    前記表面変換された側壁スペーサ上に第２のスペーサを形成すること、
    前記第２のスペーサを前記形成した後、前記ゲートスタックの横の前記半導体表面にソース及びドレインを形成すること、及び
    前記ソース及びドレインを前記形成した後、前記第２のスペーサを選択的に取り除くこと
    を更に含む、方法。
  6. 請求項５に記載の方法であって、
    前記選択的除去が、リン酸（ＨＰＡ）エッチングを含む、方法。
  7. 請求項６に記載の方法であって、
    前記ＨＰＡエッチングのための温度が１２０〜１８０℃である、方法。
  8. 請求項１に記載の方法であって、
    前記第１の誘電性材料がシリコンナイトライドを含む、方法。
  9. 集積回路を製造する方法であって、
    ゲート誘電体上にゲート電極を含むゲートスタックを、その上に有する基板の半導体表面上に第１の誘電体材料を堆積すること、
    前記ゲートスタックの側壁上に前記第１の誘電体材料を含む側壁スペーサを形成するため前記第１の誘電体材料を反応性イオンエッチング（ＲＩＥ）すること、 表面変換された側壁スペーサを提供するため、そこに少なくとも１つの要素を付加することにより前記第１の誘電体材料の頂部表面を第２の誘電体材料に化学的に変換させること、
    を含み、
    前記化学的に変換することが、前記第１の誘電性材料との化学反応を起こすための条件下で３００℃〜８００℃の温度で炭化水素ガスを流すことを含み、
    前記要素が炭素を含み、前記第１の誘電体材料が炭素を含まず、更に、
    前記第２の誘電体材料が、遷移領域にわたって前記第１の誘電性材料に化学的に結合される、方法。
  10. 請求項９に記載の方法であって、
    前記表面変換された側壁スペーサ上に第２のスペーサを形成すること、
    前記第２のスペーサを形成した後、前記ゲートスタックの横に前記半導体表面にソース及びドレインを形成するためイオン注入すること、及び
    前記イオン注入の後、１２０℃〜１８０℃の温度のリン酸（ＨＰＡ）エッチングを用いて前記第２のスペーサを選択的に取り除くこと、
    を更に含む、方法。
  11. 集積回路（ＩＣ）であって、
    半導体表面を有する基板、及び
    前記半導体表面上の少なくとも一つの金属酸化物半導体（ＭＯＳ）トランジスタ、
    を含み、
    前記ＭＯＳトランジスタが、
    ゲートスタックの側壁上の側壁スペーサを有するゲート誘電体上のゲート電極を含む前記ゲートスタックであって、前記側壁スペーサが第１の誘電性材料上の第２の誘電体材料を含む、前記ゲートスタックと、
    前記側壁スペーサの横のソース及びドレイン領域と、
    を含み、
    前記第２の誘電性材料が炭素を含み、前記第１の誘電体材料が炭素を含まず、
    前記第２の誘電体材料が、遷移領域にわたって前記第１の誘電性材料に化学的に結合される、ＩＣ。
  12. 請求項１０に記載のＩＣであって、
    前記第１の誘電性材料がシリコンナイトライドを含み、前記第２の誘電性材料が、シリコンカーバイド（ＳｉＣ）、シリコンカーボナイトライド（ＳｉＣＮ）、又はシリコンオキシカーボナイトライド（ＳｉＯＣＮ）を含む、ＩＣ。
  13. 請求項１０に記載のＩＣであって、
    前記第２の誘電体材料の或るエリアが、前記第１の誘電性材料の或るエリアと整合する、ＩＣ。
  14. 請求項１０に記載のＩＣであって、
    前記側壁スペーサの総厚が≦１００オングストロームである、ＩＣ。
JP2019079500A 2011-03-28 2019-04-18 化学的に改変されたスペーサ表面を有する集積回路 Active JP6916430B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161468308P 2011-03-28 2011-03-28
US61/468,308 2011-03-28
US13/427,062 2012-03-22
US13/427,062 US9496359B2 (en) 2011-03-28 2012-03-22 Integrated circuit having chemically modified spacer surface
JP2017088445A JP6534163B2 (ja) 2011-03-28 2017-04-27 化学的に改変されたスペーサ表面を有する集積回路

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017088445A Division JP6534163B2 (ja) 2011-03-28 2017-04-27 化学的に改変されたスペーサ表面を有する集積回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021017147A Division JP7157835B2 (ja) 2011-03-28 2021-02-05 化学的に改変されたスペーサ表面を有する集積回路

Publications (2)

Publication Number Publication Date
JP2019145825A true JP2019145825A (ja) 2019-08-29
JP6916430B2 JP6916430B2 (ja) 2021-08-11

Family

ID=46932319

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2014502758A Pending JP2014514757A (ja) 2011-03-28 2012-03-28 化学的に改変されたスペーサ表面を有する集積回路
JP2017088445A Active JP6534163B2 (ja) 2011-03-28 2017-04-27 化学的に改変されたスペーサ表面を有する集積回路
JP2019079500A Active JP6916430B2 (ja) 2011-03-28 2019-04-18 化学的に改変されたスペーサ表面を有する集積回路
JP2021017147A Active JP7157835B2 (ja) 2011-03-28 2021-02-05 化学的に改変されたスペーサ表面を有する集積回路

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2014502758A Pending JP2014514757A (ja) 2011-03-28 2012-03-28 化学的に改変されたスペーサ表面を有する集積回路
JP2017088445A Active JP6534163B2 (ja) 2011-03-28 2017-04-27 化学的に改変されたスペーサ表面を有する集積回路

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021017147A Active JP7157835B2 (ja) 2011-03-28 2021-02-05 化学的に改変されたスペーサ表面を有する集積回路

Country Status (2)

Country Link
JP (4) JP2014514757A (ja)
WO (1) WO2012135363A2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952725B (zh) * 2014-03-24 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
JP7019085B1 (ja) 2021-04-26 2022-02-14 Dmg森精機株式会社 工作機械

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246463A (ja) * 2001-02-13 2002-08-30 Sony Corp 半導体装置の製造方法及び半導体装置
JP2005064403A (ja) * 2003-08-20 2005-03-10 Sony Corp 半導体装置の製造方法および半導体装置
KR20050029679A (ko) * 2003-09-22 2005-03-28 인터내셔널 비지네스 머신즈 코포레이션 얇은 스페이서 ｆｅｔ에 대한 프리-실리사이드 세정 동안산화물의 언더컷을 회피하기 위한 방법
JP2007053296A (ja) * 2005-08-19 2007-03-01 Elpida Memory Inc 半導体装置及びその製造方法
JP2007157870A (ja) * 2005-12-02 2007-06-21 Renesas Technology Corp 半導体装置及びその製造方法
JP2009140967A (ja) * 2007-12-03 2009-06-25 Panasonic Corp 半導体装置の製造方法
JP2009170751A (ja) * 2008-01-18 2009-07-30 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3811518B2 (ja) * 1995-01-12 2006-08-23 松下電器産業株式会社 半導体装置およびその製造方法
KR100416628B1 (ko) * 2002-06-22 2004-01-31 삼성전자주식회사 게이트 스페이서를 포함하는 반도체 소자 제조 방법
US6806149B2 (en) 2002-09-26 2004-10-19 Texas Instruments Incorporated Sidewall processes using alkylsilane precursors for MOS transistor fabrication
JP2004134687A (ja) 2002-10-15 2004-04-30 Toshiba Corp 半導体装置及びその製造方法
US6812073B2 (en) 2002-12-10 2004-11-02 Texas Instrument Incorporated Source drain and extension dopant concentration
KR20040051696A (ko) * 2002-12-11 2004-06-19 주식회사 하이닉스반도체 반도체소자의 스페이서 형성방법
JP2004200550A (ja) 2002-12-20 2004-07-15 Renesas Technology Corp 半導体装置の製造方法
US7229869B2 (en) 2005-03-08 2007-06-12 Texas Instruments Incorporated Method for manufacturing a semiconductor device using a sidewall spacer etchback
US7371649B2 (en) * 2005-09-13 2008-05-13 United Microelectronics Corp. Method of forming carbon-containing silicon nitride layer
JP2008047820A (ja) * 2006-08-21 2008-02-28 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2008117848A (ja) * 2006-11-01 2008-05-22 Nec Electronics Corp 半導体装置の製造方法
US8138045B2 (en) * 2008-05-19 2012-03-20 Texas Instruments Incorporated Method of forming sidewall spacers to reduce formation of recesses in the substrate and increase dopant retention in a semiconductor device
JP2010118500A (ja) * 2008-11-13 2010-05-27 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246463A (ja) * 2001-02-13 2002-08-30 Sony Corp 半導体装置の製造方法及び半導体装置
JP2005064403A (ja) * 2003-08-20 2005-03-10 Sony Corp 半導体装置の製造方法および半導体装置
KR20050029679A (ko) * 2003-09-22 2005-03-28 인터내셔널 비지네스 머신즈 코포레이션 얇은 스페이서 ｆｅｔ에 대한 프리-실리사이드 세정 동안산화물의 언더컷을 회피하기 위한 방법
JP2005123597A (ja) * 2003-09-22 2005-05-12 Internatl Business Mach Corp <Ibm> 薄スペーサｆｅｔのシリサイド前洗浄中の酸化物アンダーカットを回避する方法
JP2007053296A (ja) * 2005-08-19 2007-03-01 Elpida Memory Inc 半導体装置及びその製造方法
JP2007157870A (ja) * 2005-12-02 2007-06-21 Renesas Technology Corp 半導体装置及びその製造方法
US20070138573A1 (en) * 2005-12-02 2007-06-21 Renesas Technology Corp. Semiconductor device and manufacturing method of the same
JP2009140967A (ja) * 2007-12-03 2009-06-25 Panasonic Corp 半導体装置の製造方法
JP2009170751A (ja) * 2008-01-18 2009-07-30 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP6534163B2 (ja) 2019-06-26
JP2017143302A (ja) 2017-08-17
JP6916430B2 (ja) 2021-08-11
WO2012135363A2 (en) 2012-10-04
JP7157835B2 (ja) 2022-10-20
JP2014514757A (ja) 2014-06-19
WO2012135363A3 (en) 2012-12-06
JP2021073735A (ja) 2021-05-13

Similar Documents

Publication Publication Date Title
US10483261B2 (en) Integrated circuit having chemically modified spacer surface
US7229871B2 (en) Integrated circuit containing polysilicon gate transistors and fully silicidized metal gate transistors
US20060166457A1 (en) Method of making transistors and non-silicided polysilicon resistors for mixed signal circuits
CN104867975A (zh) 场效应晶体管的接触蚀刻停止层
US10304745B2 (en) Structure for CMOS metal gate stack
US7253049B2 (en) Method for fabricating dual work function metal gates
CN103854990A (zh) 制造具有低电阻金属栅极结构的集成电路的方法
WO2011079594A1 (zh) 一种半导体器件及其制造方法
US20220102553A1 (en) Damage implantation of cap layer
US7521309B2 (en) Method of manufacturing semiconductor device
CN1988171A (zh) 半导体结构及其形成方法
WO2011079604A1 (zh) 一种半导体器件及其制造方法
JP7157835B2 (ja) 化学的に改変されたスペーサ表面を有する集積回路
US11271103B2 (en) Semiconductor device and manufacturing process thereof
JP2009033173A (ja) 半導体素子およびその製造方法
US7319066B2 (en) Semiconductor device and method for fabricating the same
US7741168B2 (en) Systems and methods for fabricating nanometric-scale semiconductor devices with dual-stress layers using double-stress oxide/nitride stacks
US20080203447A1 (en) Low-temperature electrically activated gate electrode and method of fabricating same
US8273645B2 (en) Method to attain low defectivity fully silicided gates
US9397182B2 (en) Transistor structure with silicided source and drain extensions and process for fabrication
JPWO2008117430A1 (ja) 半導体装置の製造方法、半導体装置
US7709349B2 (en) Semiconductor device manufactured using a gate silicidation involving a disposable chemical/mechanical polishing stop layer
US20070126082A1 (en) Bipolar transistor, semiconductor apparatus having the bipolar transistor, and methods for manufacturing them
TW202418584A (zh) 具有由埋入內間隔物隔開之雙隔離區的奈米片

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190516

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200305

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210206

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210208

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210206

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210218

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210217

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210617

R150 Certificate of patent or registration of utility model

Ref document number: 6916430

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150