JP2007053296A

JP2007053296A - 半導体装置及びその製造方法

Info

Publication number: JP2007053296A
Application number: JP2005238512A
Authority: JP
Inventors: Tsutomu Hayakawa; 努早川
Original assignee: Elpida Memory Inc
Current assignee: Micron Memory Japan Ltd
Priority date: 2005-08-19
Filing date: 2005-08-19
Publication date: 2007-03-01

Abstract

【課題】シリコン窒化膜のカーボンストッパーとしての機能を向上させることによって、良好なトランジスタ特性を確保し、製品歩留まりを向上させる半導体装置の製造方法を提供する。
【解決手段】カーボンストッパー２０となるシリコン窒化膜を７ｎｍ以下の膜厚に堆積し、ＮＨ₃雰囲気下で１０００℃の熱処理を行うことで、シリコン窒化膜２０の密度を３．３ｇ／ｃｍ³以上にする。７ｎｍ以下のシリコン窒化膜２０でも良好なカーボンストッパーとしての機能を果たすので、ＳＴＩ１２中のカーボン濃度を１０Ｅ１７atoms/cm³以下にし、安定したトランジスタ特性を得る。また、ゲート間隔を広げることにより、製品歩留りが向上する。
【選択図】図１

Description

本発明は、半導体装置ならびにその製造方法に関し、特に安定したトランジスタ特性と高い製品歩留まりとを持つ半導体装置、及び、その製造方法に関するものである。

近年半導体素子の微細化に伴い、例えばＤＲＡＭなどでは、メモリセルのキャパシタの占有面積を縮小し、かつ静電容量を確保するため、キャパシタの容量絶縁膜の材料として、シリコン窒化膜よりも比誘電率が高いタンタルオキサイドなどが用いられるようになってきている。そのため、タンタルオキサイドの成膜中や、成膜後の製造工程中における熱処理により、カーボンが、シリコン酸化膜などの層間絶縁膜から拡散し、シリコン基板に達し、トランジスタ特性の変動を引き起こすという問題が生じるようになっている。これは、カーボンが、５００℃程度の低温でもシリコン酸化膜中を容易に拡散し、特にシリコン−シリコンオキサイド界面に集まり易いという性質を持つためであり、また、ドナー準位を形成するために正の固定電荷として働くためでもある。

上記問題に対して、特許文献１には、カーボンが基板側に拡散するのを抑制するため、シリコン基板と層間絶縁膜との間に、カーボンストッパーとなるシリコン窒化膜を形成し、トランジスタ特性の変動を抑える技術が記載されている。以下、図８〜図１０を参照して、特許文献１に記載のクラウンタイプのキャパシタ構造を有するＤＲＡＭの構成を説明する。Ｐ型半導体（シリコン）基板１１に、素子分離領域として素子分離溝（Shallow Trench Isolation：以降ＳＴＩと呼ぶ）１２を形成し、次いで、ゲート酸化膜１３を７ｎｍ厚み、ポリシリコン膜１４を１００ｎｍ厚み、タングステンシリサイド膜１５を１００ｎｍ厚み、シリコン窒化膜１６を２００ｎｍ厚みとなるように、順次に堆積する。次いで、フォトリソグラフィー法を用いて、フォトレジスト膜を所望のパターンにパターニングし、これをマスクとした異方性エッチングによって、シリコン窒化膜１６をパターニングする。フォトレジスト膜を除去し、窒化膜ハードマスク１６をマスクとして、タングステンシリサイド膜１５、及び、ポリシリコン膜１４をパターニングし、ゲート電極パタンを形成する（図８（ａ））。

その後、不純物注入によりＮ型拡散層１７を形成し、更に、酸化膜を５０ｍｍ厚みに堆積し、エッチバックすることで、ゲートサイドウオール（ゲート側壁絶縁膜）１８を形成し、トランジスタを完成する（図８（ｂ））。次に、ＬＰ−ＣＶＤ法によって、カーボンストッパーとなるシリコン窒化膜１９を７ｎｍ厚みに堆積する（図８（ｃ））。続いて、層間絶縁膜としてＴＥＯＳＢＰＳＧ膜２１を７００ｎｍ厚みに堆積し、ＣＭＰ法などで平坦化する（図８（ｄ））。続いて、コンタクトを開口し、ポリシリコン膜を堆積し、例えばエッチバック法などでポリシリコンプラグ２２を形成する（図９（ｅ））。再び、層間絶縁膜２３を１００ｎｍ厚みに堆積し、ビットコンタクト部にのみコンタクト孔を開口し、メタルプラグ２４、メタル配線２５を順次に形成する。続いて、層間絶縁膜２６を５００ｎｍ厚みに堆積し、平坦化した後に、ポリプシリコンラグ２２上にコンタクト孔を開口する。

更に、ポリシリコン膜を３００ｎｍ厚みに堆積し、例えばエッチバック法などでポリシリコンプラグ２７を形成する。続いて、後に酸化膜ウェットエッチングのストッパーとなるシリコン窒化膜２８を１００ｎｍ厚みに堆積し、層間絶縁膜２９を１０００ｎｍ厚みに堆積した後に、後に下部電極が形成される個所を開口し、ＤＯＰＯＳ薄膜を５０ｎｍ厚みに堆積し、エッチバックやＣＭＰなどにより下部電極３０を形成する（図９（ｆ））。次に、フォトリソグラフィー法を用いてセルエリア以外にフォトレジストが残るようにし、下部電極３０の周りの層間酸化膜２９のみをウェットエッチングする（図１０（ｈ））。このとき、先に堆積したシリコン窒化膜２８が、ウェットエッチングのストッパーとなる。続いて、タンタルオキサイドなどで容量絶縁膜３１を形成し、上部電極３２、層間絶縁膜３３などを形成する（図１０（ｈ））。以下、公知の方法で、コンタクトや配線などを形成し、半導体装置を完成する。
特開２００２−１３４７１４号公報

上記クラウンタイプのキャパシタ構造を有するＤＲＡＭ装置では、素子の微細化が進むにつれて、ゲート電極間の間隔が狭くなっている。従って、ゲート電極間に形成するコンタクトの有効開口部を確保し、またゲート電極間への層間絶縁膜の充分な埋め込みのためには、上記カーボンストッパーとなるシリコン窒化膜の薄膜化が必要となってきている。

ところが、上記構造のＤＲＡＭ装置では、特許文献１にも記載されているように、ウエットエッチングの際のストッパーとして、上層の層間絶縁膜にもシリコン窒化膜を用いようになってきている。また、このシリコン窒化膜と、カーボンストッパーとなる先のシリコン窒化膜との間には、シリコン酸化膜やＢＰＳＧＴＥＯＳ膜など、カーボンを含む原料ガスを用いて成膜される絶縁膜が存在する構造が採用されている。このシリコン酸化膜やＢＰＳＧＴＥＯＳ膜中には、カーボンが閉じ込められて残存し、後の熱処理の際に、その残存したカーボンがシリコン基板側に拡散し、トランジスタ特性に影響を及ぼすおそれが増している。そのため、カーボンストッパーとなるシリコン窒化膜を例えば１０ｎｍ以下に薄膜化すると、カーボン拡散の抑制力が低下し、カーボンが素子分離溝の底部にまで拡散する。ここで、充分なカーボン拡散抑制力を得るために、カーボンストッパーとなるシリコン窒化膜を例えば１０ｎｍ以上に厚くすれば、コンタクト部の開口不良や、層間絶縁膜中のゲート電極間ボイドなどによるコンタクト間ショートなどの不具合が生じ、歩留まりが低下するという問題が生じる。

本発明の目的は、安定したトランジスタ特性と良好な製品歩留まりとを持つ半導体装置、及び、その製造方法を提供することである。

上記目的を達成するために、本発明の半導体装置の製造方法は、シリコン窒化膜を堆積する工程と、
堆積したシリコン窒化膜を熱処理し、シリコン窒化膜の密度を増大させる工程とを有することを特徴とする。

また、本発明の半導体装置は、半導体基板上に形成されたトランジスタと、該トランジスタ上に形成されたシリコン窒化膜と、該シリコン窒化膜上に形成され、カーボンを含む原料から形成された膜とを備える半導体装置において、
前記シリコン窒化膜の密度が３．３ｇ／ｃｍ³以上であることを特徴とする。

本発明の半導体装置及び本発明方法で製造される半導体装置は、密度が高いシリコン窒化膜によって、カーボンストッパとしての機能を従来に比して向上させることが出来るので、より薄い膜厚のシリコン窒化膜を採用しても、上層のカーボンを含有する膜から基板へのカーボンの拡散を有効に防止できる。このため、カーボンによるトランジスタ特性の劣化を防止すると共に、微細化した半導体装置にあっても、その製造歩留まりの低下を防止することが出来る。

本発明方法の好ましい態様では、前記熱処理を、ＮＨ₃雰囲気下で１０００℃以上の温度で行う。簡単な工程によって、密度が高いシリコン窒化膜を得ることで、カーボンストッパとして充分な機能が確保できる。

本発明方法は、典型的には、前記シリコン窒化膜の密度を増大させる工程の後に、カーボンを含む原料ガスを用いて層間絶縁膜などの膜を形成する工程を更に有する。このような製造工程では、特にカーボン含有量が多い膜がシリコン窒化膜の上層に形成されるので、シリコン窒化膜によるカーボン拡散の防止効果が特に必要となる。

本発明方法を採用すると、前記シリコン窒化膜の厚みを７ｎｍ以下としても、有効にカーボンストッパとしての機能が得られる。このため、基板上に形成されるトランジスタの特性が良好になると共に、微細化した半導体装置であっても、シリコン窒化膜を形成することによる製品歩留まりの低下が防止できる。

本発明方法では、前記密度を増大させる工程は、前記シリコン窒化膜の密度を３．３ｇ／ｃｍ³以上に増大させることが好ましい。この場合、特に有効なカーボン拡散の防止効果が得られる。

本発明者は、上記課題を解決することを目的として、素子分離領域を構成するＳＴＩ中のカーボン濃度を測定することで、トランジスタ特性の評価をすることとした。ＳＴＩ内では、膜構造が単層であるので、カーボン濃度の評価が特に容易であり、ＳＴＩ中のカーボン濃度の測定によってカーボン拡散の評価が容易になる。本発明者は、まず、種々の実験や、分析、測定を行い、ＳＴＩ中のカーボン濃度が１０Ｅ１７atoms/cm³以下となるように半導体装置を製造することで、安定なトランジスタ特性を得ることができることを見出した。しかし、その実現のためには、カーボンストッパーとなるシリコン窒化膜を充分に厚くする必要があり、それによる半導体装置の製品歩留まりの低下が懸念された。そこで、更なる実験をすることにより、カーボンストッパーとなるシリコン窒化膜に或る工夫をすることで、この問題を解決するができることを見出した。

一般に、ＬＰ−ＣＶＤ法によって堆積されるシリコン窒化膜の密度は、約３．１ｇ／ｃｍ³程度である。しかし、この堆積した窒化膜を、例えばＮＨ₃雰囲気下で１０００℃以上の温度で窒化することにより、その密度を３．３g/cm³以上にまで上げることが出来ることを見い出した。これにより、より緻密な窒化膜を得ることが出来るので、窒化膜の膜厚を７ｎｍ以下に薄膜化しても、カーボンストッパーとして、充分にその機能を発揮でき、ＳＴＩ中のカーボン濃度を１０Ｅ１７atoms/cm³以下に抑えることができた。これにより、ゲート電極間の層間絶縁膜の充填が良好となり、半導体装置の製品歩留まりを向上させることができた。

次に、本発明の実施形態について図面を参照して詳細に説明する。図１は、本発明の一実施形態に係る半導体装置を構成するＤＲＡＭ装置の断面図である。また、図２（ａ）〜図２（ｅ）、図３（ｆ）及び（ｇ）、図４（ｈ）及び（ｉ）は、図１のＤＡＲＭ装置の製造プロセスを工程順に示す断面図である。以下、これらの図を参照して製造プロセスを説明し、この製造プロセスの説明によって、本実施形態のＤＲＡＭ装置の構造を説明する。

まず、図２（ａ）に示すように、Ｐ型半導体基板１１に、素子分離領域としてのＳＴＩ１２を形成し、次いで、ゲート酸化膜１３を７ｎｍ厚み、ポリシリコン膜１４を１００ｎｍ厚み、タングステンシリサイド膜１５を１００ｎｍ厚み、シリコン窒化膜１６を２００ｎｍ厚みとなるように、順次に堆積する。引き続き、フォトリソグラフィ法を用いて、フォトレジスト膜を、所望のパターンとなるようにパターニングし、マスクパタンを形成する。

フォトレジストマスクをエッチングマスクとし、異方性エッチングによって、シリコン窒化膜１６をパターニングし、窒化膜ハードマスク１６を形成する。次いで、フォトレジストマスクを除去し、先に形成した窒化膜ハードマスク１６をエッチングマスクとし、タングステンシリサイド膜１５、及び、ポリシリコン膜１４をエッチングして、ゲート電極パタンを形成する。これによって図２（ａ）の構造が得られる。その後、不純物注入によりＮ型拡散層１７を形成し、更に、シリコン窒化膜を５０ｎｍ厚みに堆積し、これをエッチバックすることで、ゲート側壁絶縁膜（サイドウオール）１８を形成する。これによってトランジスタ構造を完成する（図２（ｂ））。

次に、ＬＰ−ＣＶＤ法にて、カーボンストッパーとなるシリコン窒化膜１９を７ｎｍ厚みに堆積する（図２（ｃ））。続いて、ＮＨ₃雰囲気下で、温度１０００℃の熱処理によって、シリコン窒化膜１９の密度を上げるように窒化し、カーボンストッパー２０を得る（図２（ｄ））。続いて、層間絶縁膜として、ＴＥＯＳＢＰＳＧ膜２１を７００ｎｍ厚みに堆積し、例えばＣＭＰ法で平坦化する（図２（ｅ））。続いて、コンタクトを開口し、ポリシリコン膜を堆積した後に、例えばエッチバック法などでポリシリコンプラグ２２を形成する（図３（ｆ））。再び、層間絶縁膜２３を１００ｎｍ厚みに堆積し、ビットコン部にのみコンタク孔を開口し、メタルプラグ２４、メタル配線２５を順次に形成する。続いて、層間絶縁膜２６を５００ｎｍ厚みに堆積し、平坦化した後に、ポリシリコンプラグ２２上にコンタクト孔を開口する。更に、ポリシリコン膜を３００ｎｍ厚みに堆積し、例えばエッチバック法などでポリシリコンプラグ２７を形成する。

更に、ウェットエッチングのストッパーとなるシリコン窒化膜２８を１００ｎｍ厚み、層間絶縁膜２９を１０００ｎｍ厚みとなるように、順次に堆積した後に、後に下部電極が形成される個所を開口し、DOPOS薄膜を５０ｎｍ厚みに堆積し、エッチバック法やＣＭＰ法などによって、下部電極３０を形成する（図３（ｇ））。次に、フォトリソグラフィー法を用いて、セルエリア以外にフォトレジスト膜が残るようにし、下部電極３０の周りの酸化膜のみをウェットエッチングする（図４（ｈ））。このウエットエッチングでは、先に堆積したシリコン窒化膜２８がストッパーとなる。続いて、タンタルオキサイドなどで容量絶縁膜３１を形成し、上部電極３２、層間絶縁膜３３などを形成する（図４（ｉ））。その後は、公知の方法でコンタクトや配線などを形成し、図１に示した半導体装置１００を完成する。

上記実施形態の半導体装置１００では、カーボンストッパーとなるシリコン窒化膜２８は、ＬＰ−ＣＶＤ法で７ｎｍ厚みに堆積した後に、ＮＨ₃雰囲気下で１０００℃の熱処理を加えることにより形成された。この熱処理により、堆積した略３．１ｇ／ｃｍ³の密度の窒化膜を、３．３ｇ／ｃｍ³以上の密度にまで上げている。この密度の増大により、７ｎｍ以下の厚みのシリコン窒化膜２０が、カーボンストッパとしての機能を充分に果たすことができ、例えばＳＴＩ１２中のカーボン濃度を１０Ｅ１７atoms/cm³以下に抑えることが出来る。このため、安定な特性のトランジスタを形成することができ、かつ必要なゲート間隔を確保できるので、層間絶縁膜を構成するＴＥＯＳＢＰＳＧ膜２１のゲート電極間への充填が良好となり、ゲート電極間におけるボイドの発生が防止できる。このため、ゲート電極間のショートなどによる不良が発生せず、半導体装置の製品歩留まりが向上する。

上記実施形態の半導体装置、及び、その製造方法で製造される半導体装置は、以下の効果を奏する。
第１の効果は、シリコン窒化膜を堆積後に、窒化処理を施すことで、シリコン窒化膜の膜質の向上が可能になり、薄膜化してもカーボンストッパーとしての機能が充分となる。このため、ＳＴＩ中のカーボン濃度を１０Ｅ１７atoms/cm³以下に抑え、安定な特性を有するトランジスタの形成が可能になる。

図５は、厚みが７ｎｍのカーボンストッパーを有する半導体装置について、従来方法で形成したトランジスタの特性（破線）と、上記実施形態の方法で形成したトランジスタの特性（実線）とを、ＩＤ−ＶＧ特性で比較したグラフである。本グラフは、縦軸がドレイン電流、横軸がゲート電圧である。従来方法で形成したトランジスタ特性では、ハンプと呼ばれるこぶのような部分が見えているのに対し、上記実施形態の方法で形成したトランジスタは、そのようなハンプがなく安定した特性を示している。

図６は、図５で比較した半導体装置について、それぞれのＳＴＩ中で測定されたカーボン濃度を示すものである。図中、左側が半導体基板の浅い方を右側が深い方を示しており、基板の深い側ではＳＴＩの底部とＳｉ基板との間の界面に特にカーボンが集中しピークが高くなる旨が示されている。また、実線が実施形態の方法で作製した半導体装置のカーボン濃度、破線が従来方法で作製した半導体装置のカーボン濃度である。同図に示されるように、従来方法で作製した半導体装置は、ＳＴＩ中のカーボン濃度が１０Ｅ１７atoms/cm³以上であるのに対し、上記実施形態の方法で作製した半導体装置では、ＳＴＩ中のカーボン濃度が、１０Ｅ１７atoms/cm³以下に抑えられている。つまり、従来方法で作製した半導体装置では、カーボンが半導体基板界面にまで拡散しており、ドナー準位を形成するため正の固定電荷として働き、特性変動を引き起こし、このため、図５に示したトランジスタ特性の変動を引き起こしていることが理解できる。

第２の効果は、シリコン窒化膜のカーボンストッパーとしての機能を向上させたことである。一般に、カーボンストッパーとして機能するシリコン窒化膜は、トランジスタ形成後に堆積するので、そのシリコン窒化膜が、ゲート電極の側面にも堆積することになり、そのためゲート間隔を狭くしている。ゲート間隔が狭くなると、層間絶縁膜のゲート電極間の埋め込み不良が発生し、或いは、コンタクト開口のサイズや位置に対してのマージンが取れなくなるため、製品不良が発生しやすく、歩留まりの低下が発生する。しかし、本発明方法では、シリコン窒化膜を緻密な膜にすることで、カーボンストッパーとしての能力を向上させたことにより、シリコン窒化膜を薄膜化しても、充分なストッパ機能が得られる。この薄膜化によって、広いゲート間隔が得られる。従って、プロセスマージンを大きくとることができ、安定した歩留まりを確保しつつ、安定した特性をもつトランジスタの形成が可能となる。

図７は、ＤＲＡＭ装置におけるカーボンストッパーの膜厚と歩留まりとの関係を示す。同図には、カーボンストッパとしてのシリコン窒化膜の膜厚が大きくなると、製品歩留まりが低下することが示されている。

以上、説明したように、本実施形態例の方法で作製した半導体装置では、ＬＰ−ＣＶＤ法やプラズマＣＶＤ法で堆積した窒化膜を、ＮＨ₃雰囲気下で１０００℃以上の温度で熱処理することにより、シリコン窒化膜の更なる窒化処理が可能になり、その結果、シリコン窒化膜の緻密さが向上する。シリコン窒化膜の密度を３．３ｇ／ｃｍ³以上にすることによって、７ｎｍ以下の薄膜のシリコン窒化膜でも、有効なカーボンストッパー機能がが得られる。

本発明の製造方法は、カーボンストッパとして機能するシリコン窒化膜を有するＤＲＡＭ装置などの製造に利用でき、また、本発明の半導体装置の構造は、そのようなＤＲＡＭ装置に適用可能である。

本発明の一実施形態に係る半導体装置を示す断面図である。（ａ）〜（ｅ）は、図１の半導体装置の製造工程段階を順次に示す断面図。（ｆ）及び（ｇ）は、図２の製造工程段階に後続する製造工程段階を順次に示す断面図。（ｈ）及び（ｉ）は、図３の製造工程段階に後続する製造工程段階を順次に示す断面図。実施形態の方法で形成したトランジスタと従来方法で形成したトランジスタとをＩＤ−ＶＧ特性で比較するグラフ。図５で比較したトランジスタのＳＴＩ中のカーボン濃度プロファイルを示すグラフ。一般的な、カーボンストッパの膜厚と半導体装置の製品歩留まりの関係を示すグラフ。（ａ）〜（ｄ）はそれぞれ、従来の半導体装置の製造工程段階を順次に示す断面図。（ｅ）及び（ｆ）はそれぞれ、図８に後続する製造工程段階を順次に示す断面図。（ｇ）及び（ｈ）はそれぞれ、図９に後続する製造工程段階を順次に示す断面図。

符号の説明

１１：半導体基板
１２：ＳＴＩ
１３：ゲート酸化膜
１４：ポリシリコン膜
１５：タングステンシリサイド膜
１６：シリコン窒化膜
１７：拡散層
１８：ゲート側壁酸化膜
１９：シリコン窒化膜
２０：カーボンストッパー（シリコン窒化膜）
２１：ＴＥＯＳＢＰＳＧ膜
２２：ポリシリコンプラグ
２３：層間絶縁膜
２４：メタルプラグ
２５：メタル配線
２６：層間絶縁膜
２７：ポリシリコンプラグ
２８：シリコン窒化膜
２９：層間絶縁膜
３０：下部電極
３１：容量絶縁膜
３２：上部電極
３３：層間絶縁膜

Claims

シリコン窒化膜を堆積する工程と、
堆積したシリコン窒化膜を熱処理し、シリコン窒化膜の密度を増大させる工程とを有することを特徴とする半導体装置の製造方法。
前記熱処理を、ＮＨ₃雰囲気下で１０００℃以上の温度で行う、請求項１に記載の半導体装置の製造方法。
前記シリコン窒化膜の密度を増大させる工程の後に、カーボンを含む原料ガスを用いて膜を形成する工程を更に有する、請求項１又は２に記載の半導体装置の製造方法。
前記シリコン窒化膜の厚みが７ｎｍ以下である、１〜３の何れか一に記載の半導体装置の製造方法。
前記密度を増大させる工程は、前記シリコン窒化膜の密度を３．３ｇ／ｃｍ³以上に増大させる、請求項１〜４の何れか一に記載の半導体装置の製造方法。
半導体基板上に形成されたトランジスタと、該トランジスタ上に形成されたシリコン窒化膜と、該シリコン窒化膜上に形成され、カーボンを含む膜とを備える半導体装置において、
前記シリコン窒化膜の密度が３．３ｇ／ｃｍ³以上であることを特徴とする半導体装置。
前記シリコン窒化膜の厚みが７ｎｍ以下である、請求項６に記載の半導体装置。
前記半導体基板上に形成され、前記トランジスタを分離する分離領域のカーボン濃度が１０Ｅ１７atoms/cm³以下である、請求項６又は７に記載の半導体装置。