JP2019091041A - 液晶表示装置、及び液晶表示装置の駆動方法 - Google Patents

Abstract

【課題】画質の低下を防ぎ、消費電力が低減された液晶表示装置を提供する。または、画質の低下を防ぎ、消費電力が低減された液晶表示装置の駆動方法を提供する。【解決手段】オフ状態のリーク電流が低減されたトランジスタ３１２および液晶素子３２０Ｇを備え、画素の容量の最小値（ＣＸ＋ＣＬ１）が下記数式（１）を満たし、且つ前記画素の容量の最大値（ＣＸ＋ＣＬ２）が下記数式（２）を満たす液晶表示装置。１７０ｘ１０-15［F］＞（ＣＸ＋ＣＬ１）・・（１）、（ＣＸ＋ＣＬ２）＞５０（ＣＬ２−ＣＬ１）・・（２）（ただし、数式（１）および数式（２）中、ＣＬ１は前記液晶素子の容量成分の最小値、ＣＬ２は前記液晶素子の容量成分の最大値、（ＣＬ２−ＣＬ１）は前記液晶素子の容量成分の変化量、ＣＸは前記画素の容量から前記液晶素子に由来する容量を除いた容量である。）画素の容量が数式（１）および数式（２）を満たすように構成される。【選択図】図２

Description

本発明は、トランジスタを画素に有するアクティブマトリクス型の液晶表示装置およびそ
の駆動方法に関する。

近年、ポリシリコンや微結晶シリコンによって得られる高い移動度と、アモルファスシリ
コンによって得られる均一な素子特性とを兼ね備えた新たな半導体材料として、酸化物半
導体と呼ばれる、半導体特性を示す金属酸化物が注目されている。

半導体特性を示す金属酸化物としては、例えば、酸化タングステン、酸化錫、酸化インジ
ウム、酸化亜鉛などがあり、このような半導体特性を示す金属酸化物をチャネル形成領域
に用いるトランジスタが、既に知られている（特許文献１及び特許文献２）。

また、保持容量が、オフ状態におけるリーク電流が低減されたトランジスタを用いること
により画素から省かれ、画素の開口率が高められた液晶表示装置とその駆動方法が知られ
ている（非特許文献１）。

特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報

Ｈｉｄｅａｋｉ Ｓｈｉｓｈｉｄｏ外９名、「７６．１： Ｈｉｇｈ Ａｐｅｒｔｕｒｅ Ｒａｔｉｏ ＬＣＤ Ｄｉｓｐｌａｙ ｕｓｉｎｇ Ｉｎ−Ｇａ−Ｚｎ−Ｏｘｉｄｅ ＴＦＴｓ ｗｉｔｈｏｕｔ Ｓｔｏｒａｇｅ Ｃａｐａｃｉｔｏｒ」、ＳＩＤ １０ ＤＩＧＥＳＴ、ｐ．１１２８−ｐ．１１３１（２０１０）

省エネルギーの観点から、電子機器はより少ない電力で動作することが求められている。
電子機器に使用される液晶表示装置についても、同様であり消費電力の低減が求められて
いる。特に、携帯型の電子機器の消費電力が低減されると、使用者は、当該電子機器を長
い時間使用することできるようになる。

透過型の液晶表示装置の場合、画素に占める光が透過する領域の割合（開口率ともいう）
を高めると、バックライトから発せられる光を有効に利用できる。その結果、消費電力が
低減できる。

また、携帯型の電子機器は、使用者から液晶表示装置までの距離が近いため、画面の高精
細化が求められる。画面の高精細化にともない、画素そのものの大きさの縮小が求められ
る。

画面を高精細化しつつその開口率を高めるには、画素を構成するトランジスタや容量素子
などの大きさを縮小せざるを得ない。

容量素子の容量値を小さくすると、画像信号の電位を保持できる期間が短くなるため、液
晶表示装置に表示される画質が低下する。また、オフ状態のリーク電流が大きいトランジ
スタを用いる場合、容量素子の容量を小さくすることは困難である。

本発明の一態様は、このような技術的背景のもとでなされたものである。したがって、画
質の低下を防ぎ、消費電力が低減された液晶表示装置を提供することを課題の一とする。
または、画質の低下を防ぎ、消費電力が低減された液晶表示装置の駆動方法を提供するこ
とを課題の一とする。

上記課題を解決するために、本発明の一態様は、画素に用いるトランジスタのオフ状態の
リーク電流と、液晶素子の容量成分と、容量素子の容量とに着眼して創作されたものであ
る。そして、本明細書に例示される構成を備える液晶表示装置に想到した。または、交互
に逆の極性を有する画像信号を当該液晶表示装置の複数の画素に順番に書き込む駆動方法
に想到した。

すなわち、本発明の一態様は、シリコンよりもバンドギャップが広く、且つ真性キャリア
密度がシリコンよりも低い半導体材料をチャネル形成領域に含むトランジスタと、当該ト
ランジスタのソース電極またはドレイン電極と電気的に接続される画素電極および液晶層
を含む液晶素子と、を備える液晶表示装置である。そして、画素の容量の最小値（Ｃ_Ｘ＋
Ｃ_Ｌ１）が下記数式（１）を満たし、且つ画素の容量の最大値（Ｃ_Ｘ＋Ｃ_Ｌ２）が下記数
式（２）を満たす。

ただし、数式（１）および数式（２）中、Ｃ_Ｌ１は１つの画素の液晶素子の容量成分の最
小値、Ｃ_Ｌ２は１つの画素の液晶素子の容量成分の最大値、（Ｃ_Ｌ２−Ｃ_Ｌ１）は液晶素
子の容量成分の変化量、Ｃ_Ｘは１つの画素の容量から液晶素子に由来する容量を除いた容
量、ｎは画像信号に含まれる階調の数、ｍは区別できることが要求される階調の幅をそれ
ぞれ表す。なお、式中［Ｆ］は容量の単位を表す。

上記本発明の一態様の液晶表示装置は、オフ状態のリーク電流が低減されたトランジスタ
および液晶素子を備え、画素の容量が数式（１）および数式（２）を満たすように構成さ
れる。これにより、画素に書き込まれる画像信号の電位を保持し、液晶素子の開口率を高
めることができる。その結果、画質の低下を防ぎ、消費電力が低減された液晶表示装置を
提供することができる。

以下に、画素の容量の最小値（Ｃ_Ｘ＋Ｃ_Ｌ１）が数式（１）を満たし、且つ画素の容量の
最大値（Ｃ_Ｘ＋Ｃ_Ｌ２）が数式（２）を満たすことによる作用について、図２（Ａ）を用
いて説明する。

本発明の一態様の液晶表示装置が備える画素３５０Ｇの等価回路を図２（Ａ）に示す。

画素３５０Ｇは、トランジスタ３１２と液晶素子３２０Ｇを含む。トランジスタ３１２の
ゲート電極は走査線Ｇと電気的に接続されている。トランジスタ３１２のソース電極また
はドレイン電極の一方が、信号線Ｓと電気的に接続され、他方が液晶素子３２０Ｇの一方
の電極と接続されている。液晶素子３２０Ｇの他方の電極は、接地電位が供給されている
。

《画素の容量とトランジスタのオフ状態のリーク電流の関係》
画素の容量とオフ状態のトランジスタからリークする電流の関係について説明する。オフ
状態のトランジスタからリークする電流に由来する画素の電圧降下は、下記数式（３）に
より見積もることができる。

ただし、数式（３）中（Ｃ_Ｘ＋Ｃ_Ｌ１）は画素の容量の最小値、Ｃ_Ｌ１は液晶素子の容量
成分の最小値、ｉはオフ状態のトランジスタのリーク電流およびＴは１フレーム（画素に
画像信号を書き込む間隔）の時間を、それぞれ表す。

なお、液晶層はその配向状態により誘電率が異なる。それに従い、液晶素子の容量成分も
変化する。ここでは、液晶素子の容量成分の最小値をＣ_Ｌ１とする。また、画素の容量か
ら液晶素子の容量成分を除いた容量Ｃ_Ｘは、画素に設けられる容量素子の容量の他、寄生
容量等も含む。

一方、許容される画素の電圧降下の最大値は、数式（４）で表すことができる。

ただし、数式（４）中Ｖは液晶素子の駆動電圧、ｎは入力される画像信号に含まれる階調
の数、ｍは区別できることが要求される階調の幅（言い換えると、階調がｍだけ異なる２
つの画像信号が区別できることが要求される）を、それぞれ表す。なお、ｍはｎの１／５
０以下であると、表現できる階調が豊かになるため好ましい。

ここで、画素の電圧降下の主たる要因が、トランジスタのオフ状態のリーク電流ｉである
場合について考える。このとき、画素の容量の最小値（Ｃ_Ｘ＋Ｃ_Ｌ１）を、数式（５）が
成り立つように設けることで、要求される階調の幅を区別できる。

数式（５）は、画素に用いるトランジスタのオフ状態のリーク電流ｉの大きさに比例して
、画素の容量の最小値（Ｃ_Ｘ＋Ｃ_Ｌ１）を大きくする必要があることを示唆している。言
い換えると、リーク電流ｉを小さくするほど画面を高精細化しつつその開口率を高めるこ
とが容易になる。

例えば、１フレーム（画素に画像信号を書き込む間隔）の時間Ｔが１／６０ｓｅｃ、液晶
素子の駆動電圧が５Ｖ、画像信号に含まれる階調の数を２５６とし、その区別できること
が要求される階調の幅を５とする場合、画素の容量の最小値（Ｃ_Ｘ＋Ｃ_Ｌ１）は以下のよ
うに見積もられる。

なお、チャネル形成領域にアモルファスシリコンを含むトランジスタは、電界効果移動度
が低いため、そのトランジスタの大きさを小さくすることが困難である。これにより、画
面を高精細化しつつその開口率を高めることができない。

また、チャネル形成領域に低温ポリシリコンを含むトランジスタ（例えば、チャネル幅Ｗ
とチャネル長Ｌの比Ｗ／Ｌが１程度）を用いる従来の画素の場合、オフ状態のトランジス
タをリークする電流ｉは、およそ１×１０^−１２Ａである。よって、画素の容量の最小値
（Ｃ_Ｘ＋Ｃ_Ｌ１）は、１７０ｆＦより大きくする必要がある。

すなわち、本発明の一態様の液晶表示装置が備える画素は、オフ状態のリーク電流が低減
されたトランジスタ、具体的にはシリコンよりもバンドギャップが広く、且つ真性キャリ
ア密度がシリコンよりも低い半導体材料をチャネル形成領域に含むトランジスタを、画素
に用いることにより、画素の容量の最小値（Ｃ_Ｘ＋Ｃ_Ｌ１）を１７０ｆＦより小さくでき
る。

これにより、画像信号の電位を保持し、液晶素子の開口率を高めることができる。その結
果、画質の低下を防ぎ、消費電力が低減された液晶表示装置を提供することができる。

次に、オフ状態のトランジスタをリークする電流が、考慮する必要がない程度に微小であ
る場合について説明する。

《区別できることが要求される階調の幅と液晶層の配向により変化する液晶素子の容量成
分の関係》
液晶素子は、二枚の基板が挟持する液晶層を一対の電極が作る電界の間に備える。一対の
電極は、液晶層に電界を印加するためのものである。一対の電極を配置する構成としては
、一方の電極と他方の電極を互いに異なる基板に設ける場合（例えば、垂直電界型の電極
の配置）と、一方の電極と他方の電極を同一の基板に設ける場合（例えば、水平電界型の
電極の配置）と、がある。

本明細書では、液晶表示装置に用いる液晶素子の、画素に設けたトランジスタのソース電
極またはドレイン電極と電気的に接続される一方の電極を画素電極といい、他方の電極を
共通電極という。なお、共通の電位を複数の液晶素子の共通電極に与える構成とすると、
液晶表示装置の構成を簡略化できる。

液晶素子の一対の電極に印加する電圧により、液晶層に含まれる液晶の配向状態が変化す
る。これにより、液晶層の誘電率が変化し、液晶素子の透過率だけでなく液晶素子の容量
成分も変化する。

液晶素子の電気的な特性は、容量成分３２０ｃと抵抗成分３２０ｒが並列に接続される等
価回路で説明できる。

液晶素子の容量成分３２０ｃについて説明する。液晶の誘電率は異方性を有する。液晶層
は液晶を含むため、その誘電率は液晶の配向状態に応じて変化する。そして、液晶素子の
容量成分も、液晶層の配向状態（液晶素子の動作状態ともいえる）に応じて変化する。例
えば、液晶表示装置の液晶素子の容量成分は、黒を表示する状態と白を表示する状態とで
、異なる。

液晶素子の容量成分の最大値は、液晶素子の容量成分の最小値のおよそ１．５倍以上３．
５倍以下であり、例えば３倍である。

図２（Ｂ）に、画素に画像信号を書き込む時間が、液晶の配向状態が変化するのに要する
時間と同程度である場合（例えば数ｍｓｅｃ程度）を図示する。

図２（Ｃ）に、画素に画像信号を書き込む時間が、液晶の配向状態が変化するのに要する
時間より短い場合（例えば数μｓｅｃ程度）を図示する。

このとき、液晶素子の透過率が意図する程度に変化する前に、画像信号が入力されなくな
ると、液晶層の配向状態の変化にともなう誘電率の低下により、液晶素子に印加される電
圧が降下してしまう。その結果、液晶素子の透過率が意図する透過率に到達できない場合
がある。

配向状態の変化により降下する液晶素子の電圧は、下記数式（６）の右辺で表される。ま
た、その許容される範囲は左辺より小さい。

ただし、数式（６）中、Ｖは液晶素子の駆動電圧、ｎは入力される画像信号に含まれる階
調の数、ｍは区別できることが要求される階調の幅、１フレーム（画素に画像信号を書き
込む間隔）の時間をＴ、液晶素子の容量成分を除いた画素の容量をＣ_Ｘとする。また、液
晶素子の容量成分の最小値をＣ_Ｌ１、液晶素子の容量成分の最大値をＣ_Ｌ２、液晶素子の
抵抗成分をＲとする。

ここで、１フレーム（画素に画像信号を書き込む間隔）の時間Ｔがフリッカーを認識でき
ない程度の時間（具体的には、１／６０ｓｅｃ）より短いこと並びに液晶素子の抵抗成分
が充分に大きい場合には、（Ｔ／２Ｒ）の項は充分に小さく、無視することができる。よ
って、数式（６）は数式（７）で近似できる。

そして、数式（７）を変形することにより、画素の容量の最大値（Ｃ_Ｘ＋Ｃ_Ｌ２）を数式
（２）で表わすことができる。

すなわち、本発明の一態様の液晶表示装置は、画素の容量の最大値（Ｃ_Ｘ＋Ｃ_Ｌ２）が、
液晶素子の容量成分の変化量（Ｃ_Ｌ２−Ｃ_Ｌ１）と（ｎ／ｍ）の積より大きくなるように
設けられる。

これにより、画像信号の電位を保持し、液晶素子の開口率を高めることができる。その結
果、画質の低下を防ぎ、消費電力が低減された液晶表示装置を提供することができる。

《（液晶素子の容量成分を除いた）画素の容量》
本発明の一態様の液晶表示装置の画素の容量の一例を計算して、以下に示す。

表示する階調数ｎを２５６、区別できることが要求される階調の幅ｍを５、液晶素子の駆
動電圧Ｖを５Ｖとする。また、画素が配設される密度を１インチあたり３００とする。

液晶素子の容量成分の最小値Ｃ_Ｌ１を１ｆＦ、液晶素子の容量成分の最大値Ｃ_Ｌ２を３ｆ
Ｆとする。

液晶素子の容量成分を除いた画素の容量Ｃ_Ｘを１００ｆＦより大きくすることで、液晶表
示装置に適用可能な画素を構成できる。

画素の容量は、例えば画素に容量素子を設けることにより調整できる。例えば、画素に設
けるトランジスタのゲート電極を形成する層と、ソース電極またはドレイン電極を形成す
る層との間にゲート絶縁膜などの絶縁膜を挟んで設ける構成とすればよい。

また、本発明の一態様は、上記液晶素子が、絶縁層と、該絶縁層の一方の面に接する画素
電極と、該絶縁層の他方の面に接し、且つ画素電極と重なる位置に開口部を備える共通電
極と、を有する上記の液晶表示装置である。

上記本発明の一態様の液晶表示装置は、画素電極を絶縁層の一方の面に、共通電極を他方
の面に備え、画素電極と重なる位置に開口部を有する共通電極を有する。これにより、液
晶素子を作製する際に、封止基板を画素電極が設けられた基板に重ねる工程において、異
物を基板に意図せず押し込んでしまい、画素電極と共通電極とを短絡してしまう事故の発
生を防止または低減できる。その結果、画質の低下を防ぎ、消費電力が低減された液晶表
示装置を、高い歩留まりで提供することができる。

また、本発明の一態様は、行方向に延在する複数の走査線と、該走査線と交差して、列方
向に延在する複数の信号線と、隣接する走査線と、隣接する信号線の間に囲まれる領域に
配設される画素と、を有する液晶表示装置である。そして、走査線と信号線は、いずれも
１インチあたり３００以上の密度で配設されており、画素はシリコンよりもバンドギャッ
プが広く、且つ真性キャリア密度がシリコンよりも低い半導体材料をチャネル形成領域に
含み、ゲート電極が一の走査線と電気的に接続され、ソース電極またはドレイン電極の一
方が一の信号線と電気的に接続されるトランジスタと、当該トランジスタのソース電極ま
たはドレイン電極の他方と電気的に接続される画素電極、液晶層および共通電極を含む液
晶素子と、を備える。そして、画素の容量の最小値（Ｃ_Ｘ＋Ｃ_Ｌ１）が数式（１）を満た
し、且つ画素の容量の最大値（Ｃ_Ｘ＋Ｃ_Ｌ２）が数式（２）を満たす液晶表示装置である
。

ただし、数式（１）および数式（２）中、Ｃ_Ｌ１は液晶素子の容量成分の最小値、Ｃ_Ｌ２
は液晶素子の容量成分の最大値、（Ｃ_Ｌ２−Ｃ_Ｌ１）は液晶素子の容量成分の変化量、Ｃ
_Ｘは画素の容量から液晶素子に由来する容量を除いた容量、ｎは画像信号に含まれる階調
の数、ｍは区別できることが要求される階調の幅をそれぞれ表す。なお、式中［Ｆ］は容
量の単位を表す。

上記本発明の一態様の液晶表示装置は、オフ状態のリーク電流が低減されたトランジスタ
と、液晶素子と、を備え、画素の容量が数式（１）および数式（２）を満たすように構成
される画素を、１インチあたり３００以上の密度でマトリクス状に有する。これにより、
高い密度で配置された画素に書き込まれる画像信号の電位を保持し、液晶素子の開口率を
高めることができる。その結果、画質の低下を防ぎ、消費電力が低減された液晶表示装置
を提供することができる。

また、本発明の一態様は、選択信号を一の走査線に入力し、該走査線に電気的に接続され
る複数の画素を選択する第１のステップと、交互に逆の極性を有する画像信号を、任意の
画素を挟んで配設される第１の信号線と第２の信号線に入力し、該画像信号を選択された
複数の画素に順番に書き込む第２のステップと、を有する、上記の液晶表示装置の駆動方
法である。

上記本発明の一態様の液晶表示装置の駆動方法は、一の走査線に電気的に接続される複数
の画素を選択する第１のステップと、交互に逆の極性を有する画像信号を選択された複数
の画素に順番に書き込む第２のステップと、を有する。これにより、一対の信号線の電位
が互いに逆の極性方向に変動するため、任意の画素電極が受ける電位の変動が打ち消され
、クロストークの発生を抑制できる。その結果、画質の低下を防ぎ、消費電力が低減され
た液晶表示装置の駆動方法を提供することができる。

なお、本明細書中において、表示装置とは、画像データにもとづいて画像を表示する装置
を指す。また、表示装置はコネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅ
ｄ ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が
取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、また
は表示素子が形成された基板にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（
集積回路）が直接実装されたモジュールを全て含む。

なお、本明細書において、容量素子は、液晶素子自体が有する容量成分とは区別される。

また、特に断りがない限り、本明細書でオフ電流とは、ｎチャネル型トランジスタにおい
ては、ドレイン電極をソース電極とゲート電極よりも高い電位とした状態において、ゲー
ト電極とソース電極間の電圧が０以下であるときに、ソース電極とドレイン電極の間に流
れる電流のことを意味する。或いは、本明細書でオフ電流とは、ｐチャネル型トランジス
タにおいては、ドレイン電極をソース電極とゲート電極よりも低い電位とした状態におい
て、ゲート電極とソース電極間の電圧が０以上であるときに、ソース電極とドレイン電極
の間に流れる電流のことを意味する。

また、トランジスタが有するソース電極とドレイン電極は、トランジスタの極性及び各電
極に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型
トランジスタでは、低い電位が与えられる電極がソース電極と呼ばれ、高い電位が与えら
れる電極がドレイン電極と呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が
与えられる電極がドレイン電極と呼ばれ、高い電位が与えられる電極がソース電極と呼ば
れる。

また、本明細書において、トランジスタが直列に接続されている状態とは、例えば、第１
のトランジスタの第１端子と第２端子のいずれか一方のみが、第２のトランジスタの第１
端子と第２端子のいずれか一方のみに接続されている状態を意味する。また、トランジス
タが並列に接続されている状態とは、第１のトランジスタの第１端子が第２のトランジス
タの第１端子に接続され、第１のトランジスタの第２端子が第２のトランジスタの第２端
子に接続されている状態を意味する。

なお、本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が
、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接
続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或い
は伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介し
て間接的に接続している状態も、その範疇に含む。

また、回路図上は独立している構成要素どうしが接続されている場合であっても、実際に
は、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の
機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜
が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。

本発明の一態様によれば、画質の低下を防ぎ、消費電力が低減された液晶表示装置を提供
できる。または、画質の低下を防ぎ、消費電力が低減された液晶表示装置の駆動方法を提
供できる。

実施の形態に係る液晶表示装置を説明する図。 実施の形態に係る液晶表示装置を説明する図。 実施の形態に係る液晶表示装置を説明する回路図。 実施の形態に係る液晶表示装置の駆動方法を説明する図。 実施の形態に係る液晶表示装置の駆動方法を説明するタイミングチャート。 実施の形態に係る液晶表示装置に適用可能なトランジスタの構成を説明する図。 実施の形態に係る液晶表示装置に適用可能なトランジスタの作製工程を説明する図。 実施の形態に係る液晶表示装置に適用可能な画素の構成を説明する図。 実施の形態に係る液晶表示装置に適用可能な画素の構成を説明する等価回路図。 実施の形態に係る液晶表示装置に適用可能な画素の構成を説明する図。 実施の形態に係る液晶表示装置を適用することができる電子機器の例を説明する図。

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、
その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、本発明の一態様の液晶表示装置の構成について、図１および図２を参
照して説明する。図１（Ａ）は本発明の一態様の液晶表示装置の上面図であり、図１（Ｂ
）は液晶表示装置が備える画素の上面図であり、図１（Ｃ）は図１（Ａ）および図１（Ｂ
）の切断線Ｃ−Ｄにおける一部の断面を含む側面図である。図１（Ｄ）は図１（Ａ）の切
断線Ａ−Ｂおよび切断線Ｃ−Ｄ−Ｅにおける断面を含む側面図である。また、図２（Ａ）
は、液晶表示装置が備える画素３５０Ｇの等価回路図である。図２（Ｂ）および図２（Ｃ
）は、画素に書き込む信号と液晶素子の透過率を説明する図である。

本実施の形態で例示して説明する液晶表示装置３００は、シリコンよりもバンドギャップ
が広く、且つ真性キャリア密度がシリコンよりも低い半導体材料をチャネル形成領域に含
むトランジスタ３１２と、トランジスタ３１２のソース電極またはドレイン電極と電気的
に接続される画素電極３２１および液晶層３３１を含む液晶素子３２０Ｇと、を備える。
そして、画素３５０Ｇの容量の最小値（Ｃ_Ｘ＋Ｃ_Ｌ１）が数式（１）を満たし、且つ画素
３５０Ｇの容量の最大値（Ｃ_Ｘ＋Ｃ_Ｌ２）が数式（２）を満たす（図１（Ａ）および図１
（Ｄ）参照）。

ただし、数式（１）および数式（２）中、Ｃ_Ｘは画素３５０Ｇの容量から液晶素子３２０
Ｇに由来する容量を除いた容量、Ｃ_Ｌ１は液晶素子３２０Ｇの容量成分の最小値、Ｃ_Ｌ２
は液晶素子３２０Ｇの容量成分の最大値、（Ｃ_Ｌ２−Ｃ_Ｌ１）は液晶素子３２０Ｇの容量
成分の変化量、ｎは階調数、ｍは区別できることが要求される階調の幅（言い換えると、
階調がｍだけ異なる２つの画像信号が区別できることが要求される）をそれぞれ表す。

また、液晶表示装置３００は、表示領域３０１に、画素３５０Ｇを含む複数の画素を備え
る。また、画素を駆動する駆動回路（ゲート側駆動回路３０３ｇ、ソース側駆動回路３０
３ｓ）を備える（図１（Ａ）参照）。

画素３５０Ｇは、トランジスタ３１２と、画素電極３２１と、共通電極３２２とを備える
（図１（Ｂ）参照）。

画素３５０Ｇのトランジスタ３１２は、第１の基板３１０上に設けられている。なお、ソ
ース側駆動回路３０３ｓのトランジスタ３１３は、トランジスタ３１２と同一の工程を用
いて形成できる。

絶縁層３１６は、トランジスタ３１２およびトランジスタ３１３の半導体層を覆い、当該
半導体層への不純物の拡散を抑制する。絶縁層３１７は、第１の基板３１０上に形成され
た構造物（例えば、トランジスタ３１２、信号線等）に由来する凹凸を平坦にするための
層である。

外部入力端子は、引き回し配線３０８の先に設けられている。また、外部入力端子にＦＰ
Ｃ（フレキシブルプリントサーキット）３０９が接続されて、ビデオ信号、クロック信号
、スタート信号、リセット信号等がＦＰＣ３０９を通って液晶表示装置３００に入力され
る。ＦＰＣ３０９にはプリント配線基板（ＰＷＢ）が取り付けられていても良い。本明細
書における表示パネルには、表示パネル本体だけでなく、それにＦＰＣまたはＰＷＢが取
り付けられた状態をも含むものとする。

シール材３０５は、表示領域３０１、ゲート側駆動回路３０３ｇおよびソース側駆動回路
３０３ｓを囲み、第１の基板３１０と第２の基板３４０を貼り合わせている。スペーサ３
２６は、第１の基板３１０と第２の基板３４０の間隙を調整している。また、間隙が調整
された空間は、液晶層３３１で満たされている。

＜液晶素子＞
液晶素子３２０Ｇは、画素電極３２１と共通電極３２２とその間の電界に液晶層３３１を
含む。また、配向膜３２８が液晶層３３１に接して第１の基板３１０上に形成され、配向
膜３４６が液晶層３３１に接して第２の基板３４０上に形成されている。

画素電極３２１は、カラーフィルタ３４１Ｇと重なる位置にあり、櫛歯状または島状に形
成されている。

本実施の形態で例示する液晶表示装置の画素の共通電極３２２は、絶縁層３２４の一方の
面に接して、カラーフィルタ３４１Ｇと重なる。また、共通電極３２２は、画素電極３２
１に重なる位置に開口部を備える。そして、画素電極３２１は、絶縁層３２４の他方の面
に接して設けられている（図１（Ｂ）および図１（Ｃ）参照）。

共通電極３２２に開口部を設けることにより、画素電極３２１の重なりを抑制し、不要な
容量を低減する効果を奏する。また、第２の基板を第１の基板に重ねる工程において、異
物を第１の基板に意図せず押し込んでしまい、画素電極３２１と共通電極３２２とを短絡
してしまう事故の発生を防止または低減できる。その結果、画質の低下を防ぎ、消費電力
が低減された液晶表示装置３００を、高い歩留まりで提供することができる。

なお、共通電極３２２は、遮光層３４２と重なる位置で画素電極３２１と交差する。また
、本実施の形態の変形例として、共通電極３２２に開口部を設けず、画素電極３２１を共
通電極３２２に重ねる構成とし、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎ
ｇ）モードで駆動してもよい。

絶縁層３２４は、共通電極３２２を覆い、画素電極３２１は、絶縁層３２４上に形成され
ている。

第２の基板３４０は、カラーフィルタ３４１Ｇと遮光層３４２を備える。

画素３５０Ｇは、液晶素子３２０Ｇと液晶素子３２０Ｇに重なる位置にカラーフィルタ３
４１Ｇを備える。また、遮光層３４２が、隣接する画素との間に重なるように配設されて
いる（図１（Ｄ）参照）。

なお、本発明の一態様の液晶表示装置には、さまざまな液晶素子を適用できる。例えば、
ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＦＦＳモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａ
ｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎ
ｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉ
ｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔ
ｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。また、垂直
配向（ＶＡ）モードを適用してもよい。垂直配向モードとしては、例えば、ＭＶＡ（Ｍｕ
ｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａ
ｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎ
ｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。

＜画素の電気的特性＞
画素３５０Ｇの電気的な特性は、図２（Ａ）に示す等価回路を用いて説明できる。画素３
５０Ｇは、トランジスタ３１２と液晶素子３２０Ｇを含む。トランジスタ３１２のゲート
電極は走査線Ｇと電気的に接続されている。トランジスタ３１２のソース電極またはドレ
イン電極の一方が、信号線Ｓと電気的に接続され、他方が液晶素子３２０Ｇの一方の電極
と接続されている。液晶素子３２０Ｇの他方の電極は、接地電位が供給されている。

また、液晶素子３２０Ｇは、抵抗成分３２０ｒと容量成分３２０ｃを含み、いずれも液晶
素子３２０Ｇの電極に対して並列に接続される。

画素３５０Ｇは容量を含む。画素３５０Ｇの容量は、液晶素子３２０Ｇの容量成分３２０
ｃの他、トランジスタ３１２のゲート電極−ドレイン電極間の寄生容量、配線間の寄生容
量などを含む。画素３５０Ｇの容量から、液晶素子３２０Ｇの容量成分を除いたものを容
量３１４とする。

容量３１４は、液晶素子３２０Ｇと、トランジスタ３１２のソース電極またはドレイン電
極の他方に対して並列に接続されるものと、等価回路上みなすことができる。

なお、画素３５０Ｇの容量を調整するために、画素３５０Ｇに容量素子を設けてもよい。
容量素子は、共通電極３２２と重なる画素電極３２１を設けて構成しても、ゲート電極と
同一の導電膜と重なるソース電極またはドレイン電極と同一の導電膜を設けて構成しても
よい。

《リーク電流による電圧降下》
本発明の一態様の液晶表示装置について、画像信号が書き込まれた画素から電流が漏れる
代表的な経路は３つある。この３つの経路から漏れる電流が、液晶素子の電圧を降下する
程度を見積もり、以下に示す。なお、画素が配設される密度を１インチあたり３００とす
る。

第１にオフ状態のトランジスタをリークする電流である。トランジスタをリークする電流
は、およそ１０^−１８Ａとすることができる。また、トランジスタのゲート絶縁膜をリー
クする電流は１０^−１８Ａ程度と見積もられる。

第２に液晶素子をリークする電流と、第３に容量素子をリークする電流を挙げることがで
きる。いずれも、１０^−１８Ａ程度と見積もられる。これらのリーク電流の和は、およそ
１０^−１７Ａ程度である。なお、液晶素子の抵抗成分は、およそ１０^１３Ω・ｃｍから１
０^１４Ω・ｃｍである。

画素の容量が１ｆＦである場合、リーク電流により１／６０ｓｅｃ（画素回路を６０Ｈｚ
で駆動する場合）の間に降下する電圧は、およそ１０^−６Ｖ程度と見積もられる。数Ｖで
駆動する液晶素子の場合、問題にならない程度であると言える。

画素に容量を設けない場合、リーク電流により、１／６０ｓｅｃの間に降下する電圧は、
およそ１０^−４Ｖ程度と見積もられる。

上記本実施の形態で例示する液晶表示装置３００は、オフ状態のリーク電流が低減された
トランジスタ３１２と、液晶素子３２０Ｇと、を備え、画素３５０Ｇの容量が数式（１）
および数式（２）を満たすように構成される。これにより、画素３５０Ｇに書き込まれる
画像信号の電位を保持し、液晶素子３２０Ｇの開口率を高めることができる。その結果、
画質の低下を防ぎ、消費電力が低減された液晶表示装置３００を提供できる。

以下に、本発明の一態様の液晶表示装置３００を構成する個々の要素について説明する。

＜トランジスタ＞
本発明の一態様の液晶表示装置には、オフ電流の極めて小さい絶縁ゲート電界効果型トラ
ンジスタ（以下、単にトランジスタとする）を適用できる。

例えば、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い
半導体材料を、チャネル形成領域に含むトランジスタを適用できる。具体的には、炭化珪
素（ＳｉＣ）、窒化ガリウム（ＧａＮ）などの化合物半導体および酸化亜鉛（ＺｎＯ）な
どの金属酸化物でなる酸化物半導体などを適用することができる。酸化物半導体には、シ
リコンの約３倍程度の大きなバンドギャップを有するものがある。

このような特性を有する半導体材料をチャネル形成領域に含むことで、オフ電流が著しく
低く、なおかつ耐圧が高いトランジスタを実現できる。オフ電流が著しく低いトランジス
タを画素に用いることで、通常のシリコンやゲルマニウムなどの半導体材料で形成された
トランジスタを用いた場合に比べて、画像信号の電位をより長い期間に渡って保持するこ
とができる。

この中でも酸化物半導体は、スパッタリング法や湿式法（印刷法など）により作製可能で
あり、量産性に優れるといった利点がある。また、炭化シリコンのプロセス温度は約１５
００℃、窒化ガリウムのプロセス温度は約１１００℃であるが、酸化物半導体のプロセス
温度は、３００〜５００℃（ガラス転移温度以下、最大でも７００℃程度）と低く、安価
で入手しやすいガラス基板上への成膜が可能である。また、基板の大型化にも対応が可能
である。よって、上述した半導体の中でも、特に酸化物半導体は量産性が高いというメリ
ットを有する。また、トランジスタの性能（例えば電界効果移動度）を向上させるために
結晶性の酸化物半導体を得ようとする場合でも、４５０℃から８００℃の熱処理によって
容易に結晶性の酸化物半導体を得ることができる。

なお、電子供与体（ドナー）となる水分または水素などの不純物が低減されて高純度化さ
れた酸化物半導体（ｐｕｒｉｆｉｅｄ ＯＳ）は、ｉ型（真性半導体）又はｉ型に限りな
く近い。そのため、上記酸化物半導体を用いたトランジスタは、オフ電流が著しく低いと
いう特性を有する。

具体的に、高純度化された酸化物半導体膜は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃ
ｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）による水素濃度の測定値
が、５×１０^１９／ｃｍ^３以下、好ましくは５×１０^１８／ｃｍ^３以下、より好ましくは
５×１０^１７／ｃｍ^３以下、さらに好ましくは１×１０^１６／ｃｍ^３以下とする。また、
ホール効果測定により測定できる酸化物半導体膜のキャリア密度は、１×１０^１４／ｃｍ
^３未満、好ましくは１×１０^１２／ｃｍ^３未満、さらに好ましくは１×１０^１１／ｃｍ^３
未満とする。また、酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅ
Ｖ以上、より好ましくは３ｅＶ以上である。水分または水素などの不純物濃度が十分に低
減されて高純度化された酸化物半導体膜を用いることにより、トランジスタのオフ電流を
下げることができる。

ここで、酸化物半導体膜中の、水素濃度の分析について触れておく。酸化物半導体膜中及
び導電膜中の水素濃度測定は、ＳＩＭＳで行う。ＳＩＭＳ分析は、その原理上、試料表面
近傍や、材質が異なる膜との積層界面近傍のデータを正確に得ることが困難であることが
知られている。そこで、膜中における水素濃度の厚さ方向の分布をＳＩＭＳで分析する場
合、対象となる膜が存在する範囲において、値に極端な変動が無く、ほぼ一定の値が得ら
れる領域における平均値を、水素濃度として採用する。また、測定の対象となる膜の厚さ
が小さい場合、隣接する膜内の水素濃度の影響を受けて、ほぼ一定の値が得られる領域を
見いだせない場合がある。この場合、当該膜が存在する領域における、水素濃度の最大値
または最小値を、当該膜中の水素濃度として採用する。さらに、当該膜が存在する領域に
おいて、最大値を有する山型のピーク、最小値を有する谷型のピークが存在しない場合、
変曲点の値を水素濃度として採用する。

具体的に、高純度化された酸化物半導体膜を活性層として用いたトランジスタのオフ電流
が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０^６μｍ
でチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイ
ン電圧）が１Ｖから１０Ｖの範囲において、オフ電流（ゲート電極とソース電極間の電圧
を０Ｖ以下としたときのドレイン電流）が、半導体パラメータアナライザの測定限界以下
、すなわち１×１０^−１３Ａ以下という特性を得ることができる。この場合、オフ電流を
トランジスタのチャネル幅で除した数値に相当するオフ電流密度は、１００ｚＡ／μｍ以
下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入ま
たは容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流密
度の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜を
チャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジス
タのオフ電流密度を測定した。その結果、トランジスタのソース電極とドレイン電極間の
電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流密度が得られることが
分かった。したがって、本発明の一態様に係る半導体装置では、高純度化された酸化物半
導体膜を活性層として用いたトランジスタのオフ電流密度を、ソース電極とドレイン電極
間の電圧によっては、１００ｙＡ／μｍ以下、好ましくは１０ｙＡ／μｍ以下、更に好ま
しくは１ｙＡ／μｍ以下にすることができる。従って、高純度化された酸化物半導体膜を
活性層として用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトラ
ンジスタに比べて著しく低い。

また、高純度化された酸化物半導体を用いたトランジスタは、オフ電流の温度依存性がほ
とんど現れない。これは、酸化物半導体中で電子供与体（ドナー）となる不純物を除去し
て、酸化物半導体が高純度化することによって、導電型が限りなく真性型に近づき、フェ
ルミ準位が禁制帯の中央に位置するためと言える。また、これは、酸化物半導体のエネル
ギーギャップが３ｅＶ以上であり、熱励起キャリアが極めて少ないことにも起因する。ま
た、ソース電極及びドレイン電極が縮退した状態にあることも、温度依存性が現れない要
因となっている。トランジスタの動作は、縮退したソース電極から酸化物半導体に注入さ
れたキャリアによるものがほとんどであり、キャリア密度には温度依存性がないことから
、オフ電流の温度依存性がみられないことを説明することができる。

なお、酸化物半導体は、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物や、三
元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ａ
ｌ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ
−Ｚｎ系酸化物や、二元系金属酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、
Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、
Ｉｎ−Ｇａ系酸化物や、酸化インジウム、酸化スズ、酸化亜鉛などを用いることができる
。なお、本明細書においては、例えば、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物とは、インジウ
ム（Ｉｎ）、錫（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する金属酸化物、という
意味であり、その組成は特に問わない。また、上記酸化物半導体は、珪素を含んでいても
よい。

また、酸化物半導体として、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０、且つ、ｍは整数でない）
で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、ＭｎおよびＣｏから選ばれ
た一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ_２ＳｎＯ
_５（ＺｎＯ）_ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。

上述したような特性を有する半導体材料をチャネル形成領域に含むことで、オフ電流が極
めて低く、なおかつ耐圧が高いトランジスタを実現することができる。そして、上記構成
を有するトランジスタをスイッチング素子として用いることで、通常のシリコンやゲルマ
ニウムなどの半導体材料で形成されたトランジスタを用いた場合に比べて、液晶素子に蓄
積された電荷のリークを防ぐことができる。よって、画像信号の電位をより長い期間に渡
って保持することができるため、画像信号の電位を保持するために液晶素子に容量素子を
接続しなくても、表示される画質が低下するのを防ぐことができる。よって、容量素子を
設けずとも、或いは容量素子のサイズを小さく抑えても、開口率を高めることができるた
め、液晶表示装置の消費電力を低減させることができる。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。

（実施の形態２）
本実施の形態では、本発明の一態様の液晶表示装置の構成について、図３（Ａ）を参照し
て説明する。図３（Ａ）は、本発明の一態様の液晶表示装置の表示部の構成を説明する回
路図である。

本実施の形態で例示する液晶表示装置は、行方向に延在する複数の走査線（走査線Ｇ１か
ら走査線Ｇｙ）と、当該走査線と交差して、列方向に延在する複数の信号線（信号線Ｓ１
から信号線Ｓｘ）と、隣接する走査線（例えば走査線Ｇ１と走査線Ｇ２）と、隣接する信
号線（例えば信号線Ｓ１と信号線Ｓ２）の間に囲まれる領域に配設される画素１００と、
を有し、走査線と信号線は、いずれも１インチあたり３００以上の密度で配設される（図
３（Ａ）参照）。

画素１００は、シリコンよりもバンドギャップが広く、且つ真性キャリア密度がシリコン
よりも低い半導体材料をチャネル形成領域に含み、ゲート電極が一の走査線と電気的に接
続され、ソース電極またはドレイン電極の一方が一の信号線と電気的に接続されるトラン
ジスタ１０２と、トランジスタ１０２のソース電極またはドレイン電極の他方と電気的に
接続される画素電極、液晶層および共通電極を含む液晶素子１０３と、を備え、画素１０
０の容量の最小値（Ｃ_Ｘ＋Ｃ_Ｌ１）が数式（１）を満たし、且つ画素１００の容量の最大
値（Ｃ_Ｘ＋Ｃ_Ｌ２）が数式（２）を満たす。

ただし、数式（１）および数式（２）中、Ｃ_Ｘは画素１００の容量から液晶素子１０３に
由来する容量を除いた容量、Ｃ_Ｌ１は液晶素子１０３の容量成分の最小値、Ｃ_Ｌ２は液晶
素子１０３の容量成分の最大値、（Ｃ_Ｌ２−Ｃ_Ｌ１）は液晶素子１０３の容量成分の変化
量、ｎは階調数、ｍは区別できることが要求される階調の幅（言い換えると、階調がｍだ
け異なる２つの画像信号が区別できることが要求される）をそれぞれ表す。

上記本実施の形態で例示する液晶表示装置は、オフ状態のリーク電流が低減されたトラン
ジスタ１０２と、液晶素子１０３と、を備え、容量が数式（１）および数式（２）を満た
すように構成される画素１００を、１インチあたり３００以上の密度でマトリクス状に有
する。これにより、画素に書き込まれる画像信号の電位を保持し、液晶素子の開口率を高
めることができる。その結果、画質の低下を防ぎ、消費電力が低減された液晶表示装置を
提供することができる。

各画素１００は、信号線Ｓ１から信号線Ｓｘの少なくとも１つと、走査線Ｇ１から走査線
Ｇｙの少なくとも１つとを有している。また、画素１００は、スイッチング素子として機
能するトランジスタ１０２と、液晶素子１０３とを有する。液晶素子１０３は、画素電極
と、共通電極と、画素電極と共通電極間の電圧が印加される液晶とを有している。

トランジスタ１０２は、液晶素子１０３の画素電極に、信号線の電位、すなわち画像信号
の電位を与えるか否かを制御する。液晶素子１０３の共通電極には、所定の基準電位が与
えられている。

次に、トランジスタ１０２と液晶素子１０３の具体的な接続関係を説明する。なお、ソー
ス電極とドレイン電極のいずれか一方を第１端子、他方を第２端子とする。

トランジスタ１０２のゲート電極は走査線Ｇ１から走査線Ｇｙのいずれか１つに接続され
ている。トランジスタ１０２の第１端子は信号線Ｓ１から信号線Ｓｘのいずれか１つに接
続され、トランジスタ１０２の第２端子は、液晶素子１０３の画素電極に接続されている
。

なお、画素１００は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、
インダクタンスをもつ回路素子などのその他の回路素子を、さらに有していても良い。

図３（Ａ）では、画素１００において、一のトランジスタ１０２をスイッチング素子とし
て用いている場合について示しているが、本発明はこの構成に限定されない。一のスイッ
チング素子として機能する複数のトランジスタを用いていても良い。複数のトランジスタ
が一のスイッチング素子として機能する場合、上記複数のトランジスタは並列に接続され
ていても良いし、直列に接続されていても良いし、直列と並列が組み合わされて接続され
ていても良い。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。

（実施の形態３）
本実施の形態では、実施の形態２に例示する本発明の一態様の液晶表示装置の駆動方法に
ついて、図３及び図４を参照して説明する。図３（Ａ）は、本発明の一態様の液晶表示装
置の表示部の構成を説明する回路図であり、図３（Ｂ）は、その任意の画素とそれを挟む
信号線の配置を説明する上面図である。また、図４は、本発明の一態様の液晶表示装置の
表示部にある画素に書き込む画像信号の極性を説明するための模式図である。

本実施の形態で例示する液晶表示装置の駆動方法は、実施の形態２に例示する液晶表示装
置の駆動方法である。

第１のステップで、選択信号を一の走査線（例えば走査線Ｇ２）に入力し、当該走査線に
電気的に接続される複数の画素１００を選択する。

次いで、第２のステップで、互いに逆の極性を有する画像信号を、任意の画素を挟んで配
設される第１の信号線と第２の信号線（例えば信号線Ｓ１と信号線Ｓ２）に入力し、逆の
極性を有する画像信号を、選択された複数の画素に順番に書き込む第２のステップと、を
有する。

本実施の形態で例示して説明する液晶表示装置の駆動方法は、一の走査線に電気的に接続
される複数の画素を選択する第１のステップと、交互に逆の極性を有する画像信号を選択
された複数の画素に順番に書き込む第２のステップと、を有する。これにより、一対の信
号線の電位が互いに逆の極性方向に変動するため、任意の画素電極が受ける電位の変動が
打ち消され、クロストークの発生を抑制できる。その結果、画質の低下を防ぎ、消費電力
が低減された液晶表示装置の駆動方法を提供することができる。

＜クロストーク現象＞
クロストーク現象とは、画像信号の電位を保持する期間において信号線の電位が変化する
と、画素電極の電位が、その変化に連動して変動する現象をいう。クロストーク現象が発
生すると、表示のコントラストが低下してしまう。

クロストーク現象は、画素に画像信号を入力するための信号線と液晶素子が有する画素電
極との間に形成される寄生容量によって引き起こされる現象である。

図３（Ｂ）に、任意の信号線Ｓｉ（ｉは１からｘ−１のいずれか）に接続された一列の画
素１００の構成を示す。なお、図３（Ｂ）には、図３（Ａ）に図示されている液晶素子１
０３の替わりに、液晶素子１０３が有する画素電極１０４が図示されている。

信号線Ｓｉに接続されている画素１００では、画素電極１０４が、信号線Ｓｉと、信号線
Ｓｉに隣接している信号線Ｓｉ＋１に挟まれるように、画素１００内に配置されている。
トランジスタ１０２がオフの状態であるならば、画素電極１０４と信号線Ｓｉは、理想的
には電気的に分離している。また、画素電極１０４と信号線Ｓｉ＋１も、理想的には、電
気的に分離している。しかし、実際には、画素電極１０４と信号線Ｓｉの間には寄生容量
１０６が存在しており、なおかつ、画素電極１０４と信号線Ｓｉ＋１の間には寄生容量１
０７が存在している。

液晶素子１０３に容量素子を接続しない場合、或いは液晶素子１０３に接続されている容
量素子の容量値が小さい場合は、画素電極１０４の電位が上記寄生容量１０６と寄生容量
１０７の影響を受けやすい。そのため、画像信号の電位を保持する期間においてトランジ
スタ１０２がオフの状態であっても、信号線Ｓｉまたは信号線Ｓｉ＋１の電位の変化に連
動して上記画素電極１０４の電位が変動する、所謂クロストークと呼ばれる現象が起こり
やすい。そのため、液晶素子１０３にノーマリーホワイトの液晶を用いた場合、画像が白
っぽくなり、コントラストが低下する。

＜ソースライン反転およびドット反転＞
本発明の一態様では、任意の一フレーム期間において、画素電極１０４を間に挟んで配設
されている信号線Ｓｉと信号線Ｓｉ＋１に、互いに逆の極性を有する画像信号を入力する
。

なお、逆の極性を有する画像信号とは、液晶素子の共通電極の電位を基準電位としたとき
に、基準電位よりも高い電位を有する画像信号と、基準電位よりも低い電位を有する画像
信号とを意味する。

交互に逆の極性を有する画像信号を選択された複数の画素に順番に書き込む方法として、
２つの方法（ソースライン反転およびドット反転）を例に挙げることができる。いずれの
方法を適用しても、一対の信号線の電位が互いに逆の極性方向に変動するため、任意の画
素電極が受ける電位の変動が打ち消される。よって、クロストークの発生を抑えることが
できる。

ソースライン反転は、一の信号線に接続されている複数の画素と、上記信号線に隣接する
一の信号線に接続されている複数の画素とに、任意の一フレーム期間において逆の極性を
有する画像信号を入力するものである。

ソースライン反転を用いた場合の画素に与えられる画像信号の極性を、図４（Ａ）に模式
的に示す。任意の一フレーム期間において与えられる画像信号が正の極性の画素を＋の記
号で、負の極性の画素を−の記号で示している。図４（Ａ）の右側に示すフレームは、左
側に示すフレームに続くフレームを示している。

ソースライン反転では、同一の信号線に接続されている複数の画素の全てに、同一の極性
を有する画像信号が与えられている。そして、隣接する信号線に接続されている複数の画
素の全てに、上記極性とは逆の極性を有する画像信号が与えられている。

ドット反転は、一の信号線に接続されている複数の画素と、上記信号線に隣接する一の信
号線に接続されている複数の画素とに、任意の一フレーム期間において逆の極性を有する
画像信号を入力し、なおかつ同一の信号線に接続されている複数の画素において、隣接す
る画素に逆の極性を有する画像信号を入力するものである。

ドット反転を用いた場合の画素に与えられる画像信号の極性を、図４（Ｂ）に模式的に示
す。任意の一フレーム期間において与えられる画像信号が正の極性の画素を＋の記号で、
負の極性の画素を−の記号で示している。図４（Ｂ）の右側に示すフレームは、左側に示
すフレームに続くフレームを示している。

ドット反転では、一の信号線に接続されている複数の画素と、隣接する一の信号線に接続
されている複数の画素とに、互いに逆の極性を有する画像信号が与えられている。なおか
つ、同一の信号線に接続されている複数の画素において、隣接する画素どうし、互いに逆
の極性を有する画像信号が与えられている。すなわち、一のフレーム期間に着目すると、
一の信号線に入力される画像信号の極性は、交互に反転することになる。

いずれの方法においても、信号線Ｓｉに正（＋）の極性を有する画像信号を入力し、信号
線Ｓｉ＋１に負（−）の極性を有する画像信号を入力する。次いで、信号線Ｓｉに負（−
）の極性を有する画像信号を入力し、信号線Ｓｉ＋１に正（＋）の極性を有する画像信号
を入力する。次いで、信号線Ｓｉに正（＋）の極性を有する画像信号を入力し、信号線Ｓ
ｉ＋１に負（−）の極性を有する画像信号を入力する。

このように、信号線Ｓｉと信号線Ｓｉ＋１に、互いに逆の極性を有する画像信号を入力す
ることで、信号線Ｓｉの電位の変化によってもたらされるはずの画素電極１０４の電位の
変動と、信号線Ｓｉ＋１の電位の変化によってもたらされるはずの画素電極１０４の電位
の変動とが逆方向に働き、互いに打ち消しあう。

よって、画素１００の容量が比較的小さい場合であっても、画素電極１０４の変動を小さ
く抑えることができる。したがって、クロストークの発生を抑え、画質を向上させること
ができる。

＜タイミングチャート＞
次いで、図５に、図３（Ａ）に示した表示部１０１をソースライン反転で動作させた場合
のタイミングチャートを示す。具体的に、図５では、走査線Ｇ１に与えられる信号の電位
と、信号線Ｓ１から信号線Ｓｘに与えられる画像信号の電位と、走査線Ｇ１に接続された
各画素の有する画素電極の電位の、時間変化を示している。

まず、走査線Ｇ１にパルスを有する信号が入力されることで、走査線Ｇ１が選択される。
選択された走査線Ｇ１に接続された複数の各画素１００において、トランジスタ１０２が
オンになる。そして、トランジスタ１０２がオンの状態の時に、信号線Ｓ１から信号線Ｓ
ｘに画像信号の電位が与えられると、オンのトランジスタ１０２を介して、画像信号の電
位が液晶素子１０３の画素電極に与えられる。

図５に示すタイミングチャートでは、第１のフレーム期間の走査線Ｇ１が選択されている
期間において、奇数番目の信号線Ｓ１、信号線Ｓ３、．．．に、正の極性の画像信号が順
に入力されており、偶数番目の信号線Ｓ２、信号線Ｓ４、．．．信号線Ｓｘに、負の極性
の画像信号が順に入力されている例を示している。よって、奇数番目の信号線Ｓ１、信号
線Ｓ３、．．．に接続された画素１００内の画素電極（Ｓ１）、画素電極（Ｓ３）、．．
．には、正の極性の画像信号が与えられている。また、偶数番目の信号線Ｓ２、信号線Ｓ
４、．．．信号線Ｓｘに接続された画素１００内の画素電極（Ｓ２）、画素電極（Ｓ４）
、．．．画素電極（Ｓｘ）には、負の極性の画像信号が与えられている。

液晶素子１０３では、画素電極と共通電極の間に与えられる電圧の値に従って、液晶分子
の配向が変化し、透過率が変化する。よって、液晶素子１０３は、画像信号の電位によっ
てその透過率が制御されることで、階調を表示することができる。

信号線Ｓ１から信号線Ｓｘへの画像信号の入力が終了すると、走査線Ｇ１の選択は終了す
る。走査線の選択が終了すると、該走査線を有する画素１００において、トランジスタ１
０２がオフになる。すると、液晶素子１０３は、画素電極と共通電極の間に与えられた電
圧を保持することで、階調の表示を維持する。そして、走査線Ｇ２から走査線Ｇｙが順に
選択され、走査線Ｇ１が選択されていた期間と同様の動作が、上記各走査線に接続された
画素において行われる。

次いで、第２のフレーム期間において、再び、走査線Ｇ１が選択される。そして、第２の
フレーム期間の走査線Ｇ１が選択されている期間では、第１のフレーム期間の走査線Ｇ１
が選択されている期間とは異なり、奇数番目の信号線Ｓ１、信号線Ｓ３、．．．に、負の
極性の画像信号が順に入力されており、偶数番目の信号線Ｓ２、信号線Ｓ４、．．．信号
線Ｓｘに、正の極性の画像信号が順に入力されている。よって、奇数番目の信号線Ｓ１、
信号線Ｓ３、．．．に接続された画素１００内の画素電極（Ｓ１）、画素電極（Ｓ３）、
．．．には、負の極性の画像信号が与えられている。また、偶数番目の信号線Ｓ２、信号
線Ｓ４、．．．信号線Ｓｘに接続された画素１００内の画素電極（Ｓ２）、画素電極（Ｓ
４）、．．．画素電極（Ｓｘ）には、正の極性の画像信号が与えられている。

第２のフレーム期間においても、信号線Ｓ１から信号線Ｓｘへの画像信号の入力が終了す
ると、走査線Ｇ１の選択は終了する。そして、走査線Ｇ２から走査線Ｇｙが順に選択され
、走査線Ｇ１が選択されていた期間と同様の動作が、上記各走査線に接続された画素にお
いて行われる。

そして、第３のフレーム期間と、第４のフレーム期間においても、上記動作が同様に繰り
返される。

なお、図５に示すタイミングチャートでは、信号線Ｓ１から信号線Ｓｘに、順に画像信号
が入力されている場合を例示しているが、本発明はこの構成に限定されない。信号線Ｓ１
から信号線Ｓｘに、一斉に画像信号が入力されていても良いし、複数の信号線ごとに順に
画像信号が入力されていても良い。

また、本実施の形態では、プログレッシブ方式を用いた場合における、走査線の選択につ
いて説明したが、インターレース方式を用いて走査線の選択を行うようにしても良い。

なお、画像信号の電位の極性を、共通電極の基準電位を基準として反転させる反転駆動を
行うことで、焼き付きと呼ばれる液晶の劣化を防ぐことができる。

しかし、反転駆動を行うと、画像信号の極性が変化する際に信号線に与えられる電位の変
化が大きくなるため、スイッチング素子として機能するトランジスタ１０２のソース電極
とドレイン電極の電位差が大きくなる。よって、トランジスタ１０２は、閾値電圧がシフ
トするなどの特性劣化が生じやすい。

また、液晶素子１０３に保持されている電圧を維持するために、ソース電極とドレイン電
極の電位差が大きくても、オフ電流が低いことが要求される。

本発明の一態様では、トランジスタ１０２に、シリコンまたはゲルマニウムよりもバンド
ギャップが大きく、真性キャリア密度が低い酸化物半導体などの半導体を用いているので
、トランジスタ１０２の耐圧性を高め、オフ電流を著しく低くすることができる。よって
、通常のシリコンやゲルマニウムなどの半導体材料で形成されたトランジスタを用いた場
合に比べて、トランジスタ１０２の劣化を防ぎ、液晶素子１０３に保持されている電圧を
維持することができる。

なお、液晶は、電圧が印加されてからその透過率が収束するまでの応答時間が、一般的に
十数ｍｓｅｃ程度である。よって、液晶素子の透過率の変化が動画のぼやけとして視認さ
れやすい。そこで、本発明の一態様では、液晶素子１０３に印加する電圧を一時的に大き
くして液晶の配向を速く変化させるオーバードライブ駆動を用いるようにしても良い。オ
ーバードライブ駆動を用いることで、液晶素子の透過率の変化が動画のぼやけとして視認
されにくくなり、動画の画質を改善することができる。

また、トランジスタ１０２がオフした後においても、液晶素子の透過率が収束せずに変化
し続けると、液晶の誘電率が変化するため、液晶素子の保持する電圧が変化しやすい。特
に、本発明の一態様のように、液晶素子に並列で容量素子を接続しない場合、或いは、液
晶素子に並列で容量素子を接続していてもその容量値が小さい場合、上述した液晶素子の
保持する電圧の変化は顕著に起こりやすい。しかし、上記オーバードライブ駆動を用いる
ことで、応答時間を短くすることができるので、トランジスタ１０２がオフした後におけ
る液晶素子の透過率の変化を小さくすることができる。したがって、液晶素子に並列で容
量素子を接続しない場合、或いは、液晶素子に並列で容量素子を接続していてもその容量
値が小さい場合でも、トランジスタ１０２がオフした後に、液晶素子の保持する電圧が変
化するのを防ぐことができる。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。

（実施の形態４）
本実施の形態では、本発明の一態様の液晶表示装置に適用可能なトランジスタの構成およ
びその作製方法の一態様を、図６及び図７を用いて説明する。具体的には、実施の形態１
で説明した液晶表示装置の表示部のトランジスタ３１２に用いることができる。

図６（Ａ）は本発明の一態様の液晶表示装置に適用可能なボトムゲート型のトランジスタ
４１２の構造の平面図であり、図６（Ｂ）は図６（Ａ）のＸ１−Ｙ１における断面図であ
り、図６（Ｃ）は図６（Ａ）のＶ１−Ｗ１における断面図である。また、図７はトランジ
スタ４１２の作製方法を説明する断面図である。

図６に示すトランジスタ４１２は、絶縁表面を有する基板４１０上に設けられたゲート電
極層４０２と、ゲート電極層４０２上のゲート絶縁層４０４と、ゲート絶縁層４０４と接
し、ゲート電極層４０２と重畳する酸化物半導体層４０８と、酸化物半導体層４０８と電
気的に接続するソース電極層またはドレイン電極層４０６ａ及びソース電極層またはドレ
イン電極層４０６ｂと、を含む。

また、ソース電極層またはドレイン電極層４０６ａ及びソース電極層またはドレイン電極
層４０６ｂを覆い、酸化物半導体層４０８と接する絶縁層４１６をトランジスタ４１２の
構成要素としてもよい。トランジスタ４１２のチャネル長は、例えば１μｍ以上とするこ
とができる。

絶縁層４１７は、基板４１０上に形成されるトランジスタ４１２等の構造物に由来する凹
凸を平坦にする。共通電極４２２は、絶縁層４１７上に設けられ、絶縁膜４２４が共通電
極４２２上に形成されている。画素電極４２１は、絶縁膜４２４、絶縁層４１７および絶
縁層４１６に設けられた開口部を介して、トランジスタ４１２のソース電極層またはドレ
イン電極層４０６ｂと電気的に接続されている。

本実施の形態で例示する構成は、酸化物半導体層４０８と接する絶縁層（ゲート絶縁層４
０４ｂ及び絶縁層４１６ａ）として酸素を含む絶縁層（例えば酸化シリコン、窒素を含む
酸化シリコン）を含む。よって、酸化物半導体層４０８に酸素を供給することが可能とな
り、該酸化物半導体層４０８の酸素欠損を補填することができる。

また、酸素を含む絶縁層に接して酸化物半導体層４０８の外側に設けられた絶縁層（ゲー
ト絶縁層４０４ａ及び絶縁層４１６ｂ）として、窒化シリコン膜を含む。窒化シリコン膜
は、水素又は水素を含む化合物（水など）が酸化物半導体層４０８へと侵入することを抑
制するブロッキング膜として機能する。よって、このような積層構造を有するトランジス
タの信頼性を向上させることができる。

以下に、本発明の一態様の液晶表示装置に適用可能なトランジスタを構成する個々の要素
について説明する。

＜ゲート絶縁層＞
本実施の形態において、ゲート絶縁層４０４は、ゲート電極層４０２と接するゲート絶縁
層４０４ａと、ゲート絶縁層４０４ａ上に設けられ、酸化物半導体層４０８と接するゲー
ト絶縁層４０４ｂの積層構造とする。

＜絶縁層＞
絶縁層４１６は、ソース電極層またはドレイン電極層４０６ａ及びソース電極層またはド
レイン電極層４０６ｂと接する絶縁層４１６ａと、絶縁層４１６ａ上の絶縁層４１６ｂの
積層構造とする。

＜酸化物半導体層＞
酸化物半導体層４０８は、単結晶、多結晶（ポリクリスタルともいう）又は非晶質などの
状態をとる。なお、酸化物半導体層４０８は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇ
ｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする
ことが好ましい。酸化物半導体層４０８にＣＡＡＣ−ＯＳ膜を適用する構成については、
実施の形態５で詳細に説明する。

酸化物半導体層４０８に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）を
含む。特に、インジウムと亜鉛（Ｚｎ）を含むことが好ましい。また、該酸化物半導体を
用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それら
に加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（
Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）のいずれか
一種または複数種を有することが好ましい。

また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種または複数種を有してもよい。

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ−Ｚｎ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ
系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系
酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸
化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化
物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物
、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、
四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系
酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓ
ｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物
という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の
金属元素が入っていてもよい。

また、酸化物半導体として、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０、且つ、ｍは整数でない）
で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、ＭｎおよびＣｏから選ばれ
た一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ_２ＳｎＯ
_５（ＺｎＯ）_ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚ
ｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２
（＝１／２：１／６：１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍
の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：
１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるい
はＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ
−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。

しかし、インジウムを含む酸化物半導体を用いたトランジスタは、これらに限られず、必
要とする電気的特性（電界効果移動度、しきい値、ばらつき等）に応じて適切な組成のも
のを用いればよい。また、必要とする電気的特性を得るために、キャリア濃度や不純物濃
度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすること
が好ましい。

例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物を用いたトランジスタでは比較的容易に高い電界効果
移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物を用いたトランジスタでも
、バルク内欠陥密度を低くすることにより電界効果移動度を上げることができる。

なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋
ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ
＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）^２＋（ｂ−Ｂ）^２＋
（ｃ−Ｃ）^２≦ｒ^２を満たすことをいう。ｒとしては、例えば、０．０５とすればよい。
他の酸化物でも同様である。

酸化物半導体層は、スパッタリング法によって形成することができ、スパッタリングター
ゲットにインジウムを含有すると成膜時のパーティクルの発生を低減することができる。
よって、インジウムを含む酸化物半導体層を適用することがより好ましい。

＜トランジスタの作製方法＞
以下に、トランジスタ４１２の作製方法の一例を、図７を用いて説明する。

《ゲート電極層》
まず、絶縁表面を有する基板４１０上に、ゲート電極層４０２（これと同じ層で形成され
る配線を含む）を形成する。

絶縁表面を有する基板４１０に使用することができる基板に大きな制約はないが、少なく
とも後の熱処理に耐えられる程度の耐熱性を有することが必要となる。例えば、バリウム
ホウケイ酸ガラスやアルミノホウケイ酸ガラス等のガラス基板、セラミック基板、石英基
板、サファイヤ基板などを用いることができる。また、シリコンや炭化シリコン等の単結
晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ
基板等を適用することができ、これらの基板に半導体素子が設けられたものを基板４１０
として用いてもよい。また、基板４１０上に下地絶縁層を形成してもよい。

ゲート電極層４０２の材料は、モリブデン、チタン、タンタル、タングステン、アルミニ
ウム、銅、クロム、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金
材料を用いて形成することができる。また、ゲート電極層４０２としてリン等の不純物元
素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイド等のシ
リサイド膜を用いてもよい。ゲート電極層４０２は単層構造としてもよいし、積層構造と
してもよい。ゲート電極層４０２はテーパ形状としてもよく、例えばテーパ角を１５°以
上７０°以下とすればよい。ここで、テーパ角とは、テーパ形状を有する層の側面と、当
該層の底面との間の角度を指す。

また、ゲート電極層４０２の材料は、酸化インジウム酸化スズ、酸化タングステンを含む
インジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むイ
ンジウム酸化物、酸化チタンを含むインジウムスズ酸化物、酸化インジウム酸化亜鉛、酸
化ケイ素を添加したインジウムスズ酸化物等の導電性材料を適用することもできる。

または、ゲート電極層４０２の材料として、窒素を含むＩｎ−Ｇａ−Ｚｎ系酸化物、窒素
を含むＩｎ−Ｓｎ系酸化物、窒素を含むＩｎ−Ｇａ系酸化物、窒素を含むＩｎ−Ｚｎ系酸
化物、窒素を含むＳｎ系酸化物、窒素を含むＩｎ系酸化物、金属窒化物膜（窒化インジウ
ム膜、窒化亜鉛膜、窒化タンタル膜、窒化タングステン膜など）を用いてもよい。これら
の材料は、５電子ボルト以上の仕事関数を有するため、これらの材料を用いてゲート電極
層４０２を形成することでトランジスタのしきい値電圧をプラスにすることができ、ノー
マリオフのスイッチングトランジスタを実現できる。

《ゲート絶縁層》
次いで、ゲート電極層４０２を覆うようにゲート電極層４０２上にゲート絶縁層４０４を
形成する（図７（Ａ）参照）。ゲート絶縁層４０４としては、プラズマＣＶＤ法、スパッ
タリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化
シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコ
ニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸
化セリウム膜および酸化ネオジム膜を一種以上含む絶縁膜を、単層で、または積層で用い
る。

なお、ゲート絶縁層４０４において、後に形成される酸化物半導体層４０８と接する領域
（本実施の形態においては、ゲート絶縁層４０４ｂ）は、酸素を含む絶縁層であることが
好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有するこ
とがより好ましい。ゲート絶縁層４０４に酸素過剰領域を設けるには、例えば、酸素雰囲
気下にてゲート絶縁層４０４を形成すればよい。又は、成膜後のゲート絶縁層４０４に酸
素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法
、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いるこ
とができる。

本実施の形態では、ゲート絶縁層４０４ａとして窒化シリコン膜を形成し、ゲート絶縁層
４０４ｂとして酸化シリコン膜を形成する。

《酸化物半導体層》
次いで、ゲート絶縁層４０４上に、酸化物半導体膜４０７を成膜する（図７（Ｂ）参照）
。

酸化物半導体膜４０７の成膜方法は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ
Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ
Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。

なお、ゲート絶縁層４０４及び酸化物半導体膜４０７は、大気開放せずに連続的に成膜す
ることが好ましい。ゲート絶縁層４０４及び酸化物半導体膜４０７の成膜を大気開放せず
に連続的に行うことで、酸化物半導体膜４０７表面への水素又は水素化合物の付着（例え
ば、吸着水など）を防止することができるため、不純物の混入を抑制することができる。

なお、酸化物半導体膜を成膜するためのスパッタリングターゲットは多結晶、且つ、相対
密度（充填率）の高いものを用いる。また、成膜時のスパッタリングターゲットは十分冷
やして室温とし、被成膜基板の被成膜面は、室温以上に高め、成膜チャンバー内に水分や
水素がほとんどない雰囲気下で酸化物半導体膜の成膜を行う。

スパッタリングターゲットは高密度であるほど好ましい。スパッタリングターゲットの密
度が高いことで成膜される膜密度も高くすることができる。具体的には、ターゲットの相
対密度（充填率）は９０％以上１００％以下、好ましくは９５％以上、さらに好ましくは
９９．９％以上とする。なお、スパッタリングターゲットの相対密度とは、スパッタリン
グターゲットと同一組成の材料の気孔のない状態における密度との比をいう。

スパッタリングターゲットは、不活性ガス雰囲気（窒素または希ガス雰囲気）下、真空中
または高圧雰囲気中で焼成を行うことが好ましい。焼成方法として常圧焼成法、加圧焼成
法等を適宜用いて得られる多結晶ターゲットを用いる。加圧焼成法としては、ホットプレ
ス法、熱間等方加圧（ＨＩＰ：Ｈｏｔ Ｉｓｏｓｔａｔｉｃ Ｐｒｅｓｓｉｎｇ）法、放
電プラズマ焼結法、又は衝撃法を適用することが好ましい。焼成の最高温度はスパッタリ
ングターゲット材料の焼結温度により選択するが、１０００℃〜２０００℃程度とするの
が好ましく、１２００℃〜１５００℃とするのがより好ましい。また、最高温度の保持時
間は、スパッタリングターゲット材料により選択するが、０．５時間〜３時間とするのが
好ましい。

Ｉｎ−Ｇａ−Ｚｎ系酸化物膜を成膜する場合、スパッタリングターゲットは、Ｉｎ：Ｇａ
：Ｚｎ＝３：１：２の原子数比のターゲットや、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の原子数
比のターゲットを用いる。

また、成膜チャンバー内に残存する不純物を低減することも緻密な膜を得る上で重要であ
る。成膜チャンバー内の背圧（到達真空度：反応ガスを導入する前の真空度）を５×１０
^−３Ｐａ以下、好ましくは６×１０^−５Ｐａ以下とし、成膜時の圧力を２Ｐａ未満、好ま
しくは０．４Ｐａ以下とする。背圧を低くすることで成膜チャンバー内の不純物を低減す
る。

また、成膜チャンバー内に導入するガス、即ち、成膜時に用いるガス中の不純物を低減す
ることも緻密な膜を得る上で重要である。また、成膜ガス中の酸素割合を高め、電力を最
適化することが重要である。成膜ガス中の酸素割合（上限は酸素１００％）を高め、電力
を最適化することによって成膜時のプラズマダメージを軽減することができる。そのため
、緻密な膜を得やすくなる。

また、酸化物半導体膜の成膜前または成膜中には成膜チャンバー内の水分量などを監視（
モニター）するため、四重極形質量分析計（以下、Ｑ−ｍａｓｓと呼ぶ）を常に作動させ
た状態で成膜を行うことが好ましい。

例えば、スパッタリング法を用いて酸化物半導体膜４０７の成膜を行う場合には、スパッ
タリング装置の成膜チャンバー内に供給する成膜ガスとして、水素、水、水酸基又は水素
化物などの不純物が除去された高純度の希ガスと酸素の混合ガス、又は酸素を用いる。

なお、成膜後の酸化物半導体膜４０７に、脱水化又は脱水素化処理のための熱処理を適宜
行ってもよい。また、脱水化又は脱水素化処理を行った酸化物半導体膜４０７に、酸素を
供給してもよい。

次いで、酸化物半導体膜４０７を、フォトリソグラフィ法を用いたエッチング処理によっ
て島状の酸化物半導体層４０８に加工する（図７（Ｃ）参照）。

《ソース電極層及びドレイン電極層》
次いで、酸化物半導体層４０８上に導電膜を形成し、これを加工してソース電極層または
ドレイン電極層４０６ａ及びソース電極層またはドレイン電極層４０６ｂ（これと同じ層
で形成される配線を含む）を形成する。

ソース電極層またはドレイン電極層４０６ａ及びソース電極層またはドレイン電極層４０
６ｂとしては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含
む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデ
ン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の
下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属
窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成と
してもよい。また、ソース電極層またはドレイン電極層４０６ａ及びソース電極層または
ドレイン電極層４０６ｂを、導電性の金属酸化物で形成してもよい。導電性の金属酸化物
としては酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、
酸化インジウム酸化スズ（Ｉｎ_２Ｏ_３−ＳｎＯ_２）、酸化インジウム酸化亜鉛（Ｉｎ_２Ｏ
_３−ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いること
ができる。

また、ソース電極層またはドレイン電極層４０６ａ及びソース電極層またはドレイン電極
層４０６ｂとして窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜、窒素を含むＩｎ−Ｓｎ−Ｏ膜、窒
素を含むＩｎ−Ｇａ−Ｏ膜、窒素を含むＩｎ−Ｚｎ−Ｏ膜、窒素を含むＳｎ−Ｏ膜、窒素
を含むＩｎ−Ｏ膜等の金属窒化物膜を用いることができる。これらの膜は、酸化物半導体
層４０８と同じ構成元素を含むため、酸化物半導体層４０８との界面を安定化させること
ができる。

《絶縁層》
次いで、ソース電極層またはドレイン電極層４０６ａ、ソース電極層またはドレイン電極
層４０６ｂ及び露出した酸化物半導体層４０８を覆うように、絶縁層４１６を形成する（
図７（Ｄ）参照）。

絶縁層４１６としてはプラズマＣＶＤ法、スパッタリング法により形成することができ、
酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリ
コン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜等を単層で、又は積層して
用いることができる。但し、酸化物半導体層４０８と接する絶縁層４１６（本実施の形態
においては、絶縁層４１６ａ）として、酸素を含む絶縁層を形成すると、該酸素を含む絶
縁層によって酸化物半導体層４０８へ酸素を供給することが可能となるため、好ましい。

例えば、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上
４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガス
を導入して処理室内における圧力を３０Ｐａ以上２５０Ｐａ以下、さらに好ましくは４０
Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件に
より、酸化シリコン膜または酸化窒化シリコン膜を形成してもよい。上記条件として成膜
することで、酸素が拡散する酸素を含む絶縁層を形成することができる。

また、該酸素が拡散する酸素を含む絶縁層を成膜後、大気開放せずにプラズマＣＶＤ装置
の真空排気された処理室内に載置された基板を１８０℃以上２５０℃以下、さらに好まし
くは１８０℃以上２３０℃以下に保持し、処理室に原料ガスを導入して処理室内における
圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下
とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ^２以上０．５Ｗ／ｃｍ^２以下、さら
に好ましくは０．２６Ｗ／ｃｍ^２以上０．３５Ｗ／ｃｍ^２以下の高周波電力を供給する条
件により、酸化シリコン膜または酸化窒化シリコン膜を形成してもよい。当該条件にて成
膜することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料
ガスの酸化が進むため、成膜される酸化シリコン膜又は酸化窒化シリコン膜中における酸
素含有量が化学量論比よりも多くなる。しかしながら、基板温度が、上記温度であると、
シリコンと酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学
量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸素
を含む絶縁層を形成することができる。

以上によって、本実施の形態のトランジスタ４１２を形成することができる。

＜共通電極および画素電極の作製方法＞
トランジスタ４１２を覆う絶縁層４１７を形成する。絶縁層４１７は、基板４１０上に形
成された構造物に由来する凹凸を平坦化するための層であり、例えばアクリル樹脂、ポリ
イミド樹脂などを用いることができる。

共通電極４２２を絶縁層４１７上に形成する。共通電極４２２はフォトリソグラフィ工程
を用いて導電膜を加工して形成する。

絶縁膜４２４を共通電極４２２上に形成する。

画素電極４２１を絶縁膜４２４上に形成する。絶縁膜４２４は、画素電極４２１と共通電
極４２２を絶縁する層として機能する。

なお、共通電極４２２と画素電極４２１は、可視光に対し透光性を有する膜であると、画
素の開口率を高められるため好ましい。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。

（実施の形態５）
本実施の形態では、本発明の一態様の液晶表示装置に適用可能なトランジスタに好適な酸
化物半導体層の一例について図面を用いて詳細に説明する。

酸化物半導体層は、単結晶、多結晶（ポリクリスタルともいう）又は非晶質などの状態を
とる。

また、成膜条件、例えば被成膜基板の温度を２００℃以上とすることで、結晶部を含む緻
密な酸化物半導体膜、即ちＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔ
ａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜を得ることもできる。

以下では、酸化物半導体膜の構造について説明する。

酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非
単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化
物半導体膜、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ
Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜などをいう。

非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸
化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の
酸化物半導体膜が典型である。

微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶
ともいう。）を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原
子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜より
も欠陥準位密度が低いという特徴がある。

ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結
晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−Ｏ
Ｓ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内
に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠
陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う
。

ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔ
ｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結
晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡ
ＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察
）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子
の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸
を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。

一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥ
Ｍ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列しているこ
とを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られな
い。

断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有して
いることがわかる。

ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装
置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜
のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが
現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属される
ことから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概
略垂直な方向を向いていることが確認できる。

一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌ
ａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは
、ＩｎＧａＺｎＯ_４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ_４の単結晶酸化
物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）と
して試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に
帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５
６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。

以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不
規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行
な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配
列した金属原子の各層は、結晶のａｂ面に平行な面である。

なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行
った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面また
は上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形
状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面
または上面の法線ベクトルと平行にならないこともある。

また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜
の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面
近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡ
Ｃ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分
的に結晶化度の異なる領域が形成されることもある。

なお、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法
による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れ
る場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性
を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍に
ピークを示し、２θが３６°近傍にピークを示さないことが好ましい。

ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動
が小さい。よって、当該トランジスタは、信頼性が高い。

なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡ
ＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。

本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置さ
れている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」と
は、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、
８５°以上９５°以下の場合も含まれる。

また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。

被成膜基板の温度を２００℃以上とすると、成膜中は、ターゲットから微小なスパッタリ
ング粒子が飛翔して基板上にそのスパッタリング粒子がはりつくようにして成膜され、且
つ、基板が加熱されているため、再配列し高密度な膜となる。

ＣＡＡＣ−ＯＳ膜のインジウム原子は、横方向に２個以上２０個以下程度の数が連なって
おり、インジウム原子を含む層を形成している。なお、インジウム原子を含む層は、横方
向に２０個より多く連なっていることもある。例えば、２個以上５０個以下、２個以上１
００個以下または２個以上５００個以下のインジウム原子が横方向に連なっていてもよい
。

また、インジウム原子を含む層は、層同士が重畳しており、その層数は１層以上２０層以
下、１層以上１０層以下または１層以上４層以下である。

このように、インジウム原子を含む層の積層体は、横方向が数個程度、縦方向が数層程度
の塊であることが多いように見える。これは、スパッタリング粒子が平板状であることに
起因すると考えられる。

また、被成膜基板の温度を高めることで、基板表面でのスパッタリング粒子のマイグレー
ションが起こりやすくなる。この作用でスパッタリング粒子は、平板状で基板表面に到達
後、わずかに移動し、平らな面（ａ−ｂ面）を基板表面に向けて付着する。そのため、表
面に垂直な方向から見てｃ軸配向した結晶領域を有する酸化物半導体膜が得やすくなる。

また、酸化物半導体膜の成膜後に、２００℃以上の加熱処理を行い、さらに緻密な膜とし
てもよい。ただし、酸化物半導体膜中の不純物元素（水素や、水など）が低減される際に
酸素欠損が生じる恐れがあるため、加熱処理を行う前に、酸化物半導体膜上または酸化物
半導体膜下に酸素過剰の絶縁層を設けておくことが好ましく、加熱処理によって酸化物半
導体膜中の酸素欠損を低減することができる。

成膜直後の酸化物半導体膜の膜質を高密度なものとすることで、薄膜でありながら単結晶
に近い緻密な膜を実現でき、膜中を酸素や水素などがほとんど拡散しないため、緻密な酸
化物半導体膜を用いた半導体装置は、信頼性の向上を実現できる。

本発明の一態様のトランジスタに含まれる酸化物半導体層には、非晶質構造、結晶構造の
いずれの酸化物半導体層を適用してもよい。但し、ＣＡＡＣ−ＯＳ膜を適用すると、酸化
物半導体層中に存在する酸素欠損に起因するＤＯＳ（ｄｅｎｓｉｔｙ ｏｆ ｓｔａｔｅ
）を減少させることが可能となるため、好ましい。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。

（実施の形態６）
本実施の形態では、本発明の一態様の液晶表示装置に適用可能な垂直配向（ＶＡ：Ｖｅｒ
ｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードで動作する液晶素子を備える画素の構成につい
て、図８および図９を参照して説明する。図８（Ａ）は液晶表示装置が備える画素の上面
図であり、図８（Ｂ）は図８（Ａ）の切断線Ｅ−Ｆにおける断面を含む側面図である。ま
た、図９は、液晶表示装置が備える画素の等価回路図である。

ＶＡ型とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液
晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向
く方式である。

本実施の形態では、特に画素（ピクセル）をいくつかの領域（サブピクセル）に分け、そ
れぞれ別の方向に分子を倒すよう工夫されている。これをマルチドメイン化あるいはマル
チドメイン設計という。以下の説明では、マルチドメイン設計が考慮された液晶表示装置
について説明する。

図８（Ａ）のＸ１は画素電極６２４が形成された基板６００の上面図であり、Ｘ３は共通
電極６４０が形成された基板６０１の上面図であり、Ｘ２は画素電極６２４が形成された
基板６００と共通電極６４０が形成された基板６０１が重ね合わされた状態の上面図であ
る。

基板６００上には、トランジスタ６２８とそれに接続する画素電極６２４、及び保持容量
部６３０が形成される。トランジスタ６２８、配線６１８、及び保持容量部６３０は、絶
縁層６２０と絶縁層６２０上の絶縁層６２２で覆われている。画素電極６２４は、絶縁層
６２０と絶縁層６２２を貫通するコンタクトホール６２３で、配線６１８と接続する。

保持容量部６３０は、トランジスタ６２８のゲート配線６０２と同時に形成した第１の容
量配線である容量配線６０４と、ゲート絶縁層６０６と、配線６１６、６１８と同時に形
成した第２の容量配線である容量配線６１７で構成される。

画素電極６２４は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含む
インジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウ
ム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジ
ウム錫酸化物などの透光性の導電性材料を用いることができる。

画素電極６２４にはスリット６２５を設ける。スリット６２５は液晶の配向を制御するた
めのものである。

トランジスタ６２９とそれに接続する画素電極６２６及び保持容量部６３１は、それぞれ
トランジスタ６２８、画素電極６２４及び保持容量部６３０と同様に形成することができ
る。トランジスタ６２８とトランジスタ６２９は共に配線６１６と接続している。この液
晶表示パネルの画素は、画素電極６２４と画素電極６２６により構成されている。画素電
極６２４と画素電極６２６はサブピクセルである。

基板６０１には、着色層６３６、共通電極６４０が形成され、共通電極６４０上に突起６
４４が形成されている。画素電極６２４上には配向膜６４８が形成され、同様に共通電極
６４０及び突起６４４上にも配向膜６４６が形成されている。基板６００と基板６０１の
間に液晶層６５０が形成されている。

共通電極６４０は、画素電極６２４と同様の材料を用いて形成することが好ましい。共通
電極６４０上には液晶の配向を制御する突起６４４が形成されている。

スリット６２５を設けた画素電極６２４に電圧を印加すると、スリット６２５の近傍には
電界の歪み（斜め電界）が発生する。このスリット６２５と、基板６０１側の突起６４４
とを交互に咬み合うように配置することで、斜め電界が効果的に発生させて液晶の配向を
制御することで、液晶が配向する方向を場所によって異ならせている。すなわち、マルチ
ドメイン化して液晶表示パネルの視野角を広げている。

図８（Ｂ）は、基板６００と基板６０１とが重ね合わせられ、液晶が注入された状態を示
している。画素電極６２４と液晶層６５０と共通電極６４０が重なり合うことで、液晶素
子が形成されている。

この画素構造の等価回路を図９に示す。トランジスタ６２８とトランジスタ６２９は、共
にゲート配線６０２、配線６１６と接続している。この場合、容量配線６０４と容量配線
６０５の電位を異ならせることで、液晶素子６５１と液晶素子６５２の動作を異ならせる
ことができる。すなわち、容量配線６０４と容量配線６０５の電位を個別に制御すること
により液晶の配向を精密に制御して視野角を広げている。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。

（実施の形態７）
本実施の形態では、液晶素子が有する液晶層に、ブルー相を示す液晶を用いる場合の、画
素の具体的な構成について説明する。

図１０（Ａ）に、画素の上面図を一例として示す。また、図１０（Ｂ）に、図１０（Ａ）
の破線Ａ１―Ａ２における断面図を示す。なお、図１０（Ａ）には、スペーサ５１０まで
が形成された画素の上面図が示されている。図１０（Ｂ）には、スペーサ５１０までが形
成されている基板５００と対峙して、基板５１４が配置されている構造が示されている。

図１０（Ａ）、図１０（Ｂ）に示す画素は、走査線として機能する導電膜５０１と、信号
線として機能する導電膜５０２と、容量配線として機能する導電膜５０３と、スイッチン
グ素子として機能するトランジスタ５５０の第２端子として機能する導電膜５０４とを有
している。導電膜５０１は、トランジスタ５５０のゲート電極としても機能する。また、
導電膜５０２は、トランジスタ５５０の第１端子としても機能する。

導電膜５０１、導電膜５０３は、絶縁表面を有する基板５００上に形成された一の導電膜
を所望の形状に加工することで形成することができる。導電膜５０１、導電膜５０３上に
はゲート絶縁膜５０６が形成されている。さらに、導電膜５０２、導電膜５０４は、ゲー
ト絶縁膜５０６上に形成された一の導電膜を所望の形状に加工することで形成することが
できる。

また、トランジスタ５５０の活性層５０７は、導電膜５０１と重なる位置においてゲート
絶縁膜５０６上に形成されている。さらに、活性層５０７、導電膜５０２、導電膜５０４
を覆うように、絶縁膜５１２と、絶縁膜５１３とが順に形成されている。そして、絶縁膜
５１３上には画素電極５０５及び共通電極５０８が形成されており、絶縁膜５１２及び絶
縁膜５１３に形成されたコンタクトホールを介して、導電膜５０４と画素電極５０５とが
接続されている。

なお、容量配線として機能する導電膜５０３と、導電膜５０４とが、ゲート絶縁膜５０６
を間に挟んで重なり合っている部分が、容量素子５５１として機能する。

また、本実施の形態では、導電膜５０３とゲート絶縁膜５０６の間に絶縁膜５０９が形成
されている。そして、絶縁膜５０９と重なる位置において、画素電極５０５上にスペーサ
５１０が形成されている。

基板５１４と、画素電極５０５及び共通電極５０８との間には、液晶を含む液晶層５１６
が設けられている。画素電極５０５と、共通電極５０８と、液晶層５１６とを含む領域に
液晶素子５５２が形成される。

画素電極５０５と共通電極５０８には、例えば、酸化珪素を含む酸化インジウムスズ（Ｉ
ＴＳＯ）、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛、
ガリウムを添加した酸化亜鉛（ＧＺＯ）などの透光性を有する導電材料を用いることがで
きる。

液晶層５１６を形成するために行われる液晶の注入は、ディスペンサ式（滴下式）を用い
ても良いし、ディップ式（汲み上げ式）を用いていても良い。

なお、基板５１４上には、画素間における液晶の配向の乱れに起因するディスクリネーシ
ョンが視認されるのを防ぐため、或いは、拡散した光が隣接する複数の画素に入射するの
を防ぐために、光を遮蔽することができる遮蔽膜が設けられていても良い。遮蔽膜には、
カーボンブラック、二酸化チタンよりも酸化数が小さい低次酸化チタンなどの黒色顔料を
含む有機樹脂を用いることができる。または、クロムを用いた膜で、遮蔽膜を形成するこ
とも可能である。

なお、ＩＰＳ型の液晶素子やブルー相を用いた液晶素子の場合、図１０に示した液晶素子
５５２のように、画素電極５０５と共通電極５０８の上に液晶層５１６が設けられている
構造を有する。しかし、本発明の一態様に係る液晶表示装置はこの構成に限定されず、液
晶素子が、画素電極と共通電極の間に液晶層が挟まれている構造を有していても良い。

トランジスタ５５０は、オフ電流の極めて小さいトランジスタを適用できる。例えば、実
施の形態４で説明する構成のトランジスタを適用できる。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。

（実施の形態８）
本実施の形態では、本発明の一態様の電子機器について説明する。具体的には、本発明の
一態様の液晶表示装置を搭載した電子機器について図１１を用いて説明する。

液晶表示装置を適用した電子機器として、例えば、テレビジョン装置（テレビ、またはテ
レビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタル
ビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう
）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機など
が挙げられる。これらの電子機器の具体例を図１１に示す。

図１１（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置７１００は、
筐体７１０１に表示部７１０３が組み込まれている。表示部７１０３により、映像を表示
することが可能であり、液晶表示装置を表示部７１０３に用いることができる。また、こ
こでは、スタンド７１０５により筐体７１０１を支持した構成を示している。

テレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチや、別体のリモ
コン操作機７１１０により行うことができる。リモコン操作機７１１０が備える操作キー
７１０９により、チャンネルや音量の操作を行うことができ、表示部７１０３に表示され
る映像を操作することができる。また、リモコン操作機７１１０に、当該リモコン操作機
７１１０から出力する情報を表示する表示部７１０７を設ける構成としてもよい。

なお、テレビジョン装置７１００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

図１１（Ｂ）はコンピュータであり、本体７２０１、筐体７２０２、表示部７２０３、キ
ーボード７２０４、外部接続ポート７２０５、ポインティングデバイス７２０６等を含む
。なお、コンピュータは、液晶表示装置をその表示部７２０３に用いることにより作製さ
れる。

図１１（Ｃ）は携帯型遊技機であり、筐体７３０１と筐体７３０２の２つの筐体で構成さ
れており、連結部７３０３により、開閉可能に連結されている。筐体７３０１には表示部
７３０４が組み込まれ、筐体７３０２には表示部７３０５が組み込まれている。また、図
１１（Ｃ）に示す携帯型遊技機は、その他、スピーカ部７３０６、記録媒体挿入部７３０
７、ＬＥＤランプ７３０８、入力手段（操作キー７３０９、接続端子７３１０、センサ７
３１１（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン７３１２）等を備
えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも表示部
７３０４および表示部７３０５の両方、または一方に液晶表示装置を用いていればよく、
その他付属設備が適宜設けられた構成とすることができる。図１１（Ｃ）に示す携帯型遊
技機は、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示す
る機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図
１１（Ｃ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有するこ
とができる。

図１１（Ｄ）は、携帯電話機の一例を示している。携帯電話機７４００は、筐体７４０１
に組み込まれた表示部７４０２の他、操作ボタン７４０３、外部接続ポート７４０４、ス
ピーカ７４０５、マイク７４０６などを備えている。なお、携帯電話機７４００は、液晶
表示装置を表示部７４０２に用いることにより作製される。

図１１（Ｄ）に示す携帯電話機７４００は、表示部７４０２を指などで触れることで、情
報を入力することができる。また、電話を掛ける、或いはメールを作成するなどの操作は
、表示部７４０２を指などで触れることにより行うことができる。

表示部７４０２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。

例えば、電話を掛ける、或いはメールを作成する場合は、表示部７４０２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部７４０２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。

また、携帯電話機７４００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機７４００の向き（縦か横か）を判断して、表
示部７４０２の画面表示を自動的に切り替えるようにすることができる。

また、画面モードの切り替えは、表示部７４０２を触れること、または筐体７４０１の操
作ボタン７４０３の操作により行われる。また、表示部７４０２に表示される画像の種類
によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画
のデータであれば表示モード、テキストデータであれば入力モードに切り替える。

また、入力モードにおいて、表示部７４０２の光センサで検出される信号を検知し、表示
部７４０２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。

表示部７４０２は、イメージセンサとして機能させることもできる。例えば、表示部７４
０２に掌や指で触れ、掌紋、指紋等を撮像することで、本人認証を行うことができる。ま
た、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光
源を用いれば、指静脈、掌静脈などを撮像することもできる。

図１１（Ｅ）は、折りたたみ式のコンピュータの一例を示している。折りたたみ式のコン
ピュータ７４５０は、ヒンジ７４５４で接続された筐体７４５１Ｌと筐体７４５１Ｒを備
えている。また、操作ボタン７４５３、左側スピーカ７４５５Ｌおよび右側スピーカ７４
５５Ｒの他、コンピュータ７４５０の側面には図示されていない外部接続ポート７４５６
を備える。なお、筐体７４５１Ｌに設けられた表示部７４５２Ｌと、筐体７４５１Ｒに設
けられた表示部７４５２Ｒが互いに対峙するようにヒンジ７４５４を折り畳むと、表示部
を筐体で保護することができる。

表示部７４５２Ｌと表示部７４５２Ｒは、画像を表示する他、指などで触れると情報を入
力できる。例えば、インストール済みのプログラムを示すアイコンを指でふれて選択し、
プログラムを起動できる。または、表示された画像の二箇所に触れた指の間隔を変えて、
画像を拡大または縮小できる。または、表示された画像の一箇所に触れた指を移動して画
像を移動できる。また、キーボードの画像を表示して、表示された文字や記号を指で触れ
て選択し、情報を入力することもできる。

また、コンピュータ７４５０に、ジャイロ、加速度センサ、ＧＰＳ（Ｇｌｏｂａｌ Ｐｏ
ｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）受信機、指紋センサ、ビデオカメラを搭載すること
もできる。例えば、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置
を設けることで、コンピュータ７４５０の向き（縦か横か）を判断して、表示する画面の
向きを自動的に切り替えるようにすることができる。

また、コンピュータ７４５０はネットワークに接続できる。コンピュータ７４５０はイン
ターネット上の情報を表示できる他、ネットワークに接続された他の電子機器を遠隔から
操作する端末として用いることができる。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。

１００ 画素
１０１ 表示部
１０２ トランジスタ
１０３ 液晶素子
１０４ 画素電極
１０６ 寄生容量
１０７ 寄生容量
３００ 液晶表示装置
３０１ 表示領域
３０３ｇ ゲート側駆動回路
３０３ｓ ソース側駆動回路
３０５ シール材
３０８ 配線
３０９ ＦＰＣ
３１０ 基板
３１２ トランジスタ
３１３ トランジスタ
３１４ 容量
３１６ 絶縁層
３１７ 絶縁層
３２０ｃ 容量成分
３２０Ｇ 液晶素子
３２０ｒ 抵抗成分
３２１ 画素電極
３２２ 共通電極
３２４ 絶縁層
３２６ スペーサ
３２８ 配向膜
３３１ 液晶層
３４０ 基板
３４１Ｇ カラーフィルタ
３４２ 遮光層
３４６ 配向膜
３５０Ｇ 画素
４０２ ゲート電極層
４０４ ゲート絶縁層
４０４ａ ゲート絶縁層
４０４ｂ ゲート絶縁層
４０６ａ ソース電極層またはドレイン電極層
４０６ｂ ソース電極層またはドレイン電極層
４０７ 酸化物半導体膜
４０８ 酸化物半導体層
４１０ 基板
４１２ トランジスタ
４１６ 絶縁層
４１６ａ 絶縁層
４１６ｂ 絶縁層
４１７ 絶縁層
４２１ 画素電極
４２２ 共通電極
４２４ 絶縁膜
５００ 基板
５０１ 導電膜
５０２ 導電膜
５０３ 導電膜
５０４ 導電膜
５０５ 画素電極
５０６ ゲート絶縁膜
５０７ 活性層
５０８ 共通電極
５０９ 絶縁膜
５１０ スペーサ
５１２ 絶縁膜
５１３ 絶縁膜
５１４ 基板
５１６ 液晶層
５５０ トランジスタ
５５１ 容量素子
５５２ 液晶素子
６００ 基板
６０１ 基板
６０２ ゲート配線
６０４ 容量配線
６０５ 容量配線
６０６ ゲート絶縁層
６１６ 配線
６１７ 容量配線
６１８ 配線
６２０ 絶縁層
６２２ 絶縁層
６２３ コンタクトホール
６２４ 画素電極
６２５ スリット
６２６ 画素電極
６２８ トランジスタ
６２９ トランジスタ
６３０ 保持容量部
６３１ 保持容量部
６３６ 着色層
６４０ 共通電極
６４４ 突起
６４６ 配向膜
６４８ 配向膜
６５０ 液晶層
６５１ 液晶素子
６５２ 液晶素子
７１００ テレビジョン装置
７１０１ 筐体
７１０３ 表示部
７１０５ スタンド
７１０７ 表示部
７１０９ 操作キー
７１１０ リモコン操作機
７２０１ 本体
７２０２ 筐体
７２０３ 表示部
７２０４ キーボード
７２０５ 外部接続ポート
７２０６ ポインティングデバイス
７３０１ 筐体
７３０２ 筐体
７３０３ 連結部
７３０４ 表示部
７３０５ 表示部
７３０６ スピーカ部
７３０７ 記録媒体挿入部
７３０８ ＬＥＤランプ
７３０９ 操作キー
７３１０ 接続端子
７３１１ センサ
７３１２ マイクロフォン
７４００ 携帯電話機
７４０１ 筐体
７４０２ 表示部
７４０３ 操作ボタン
７４０４ 外部接続ポート
７４０５ スピーカ
７４０６ マイク
７４５０ コンピュータ
７４５１Ｌ 筐体
７４５１Ｒ 筐体
７４５２Ｌ 表示部
７４５２Ｒ 表示部
７４５３ 操作ボタン
７４５４ ヒンジ
７４５５Ｌ 左側スピーカ
７４５５Ｒ 右側スピーカ
７４５６ 外部接続ポート

Claims (4)

1. チャネル形成領域に酸化物半導体を含むトランジスタと、
   前記トランジスタのソース電極またはドレイン電極と電気的に接続される画素電極および液晶層を含む液晶素子と、を備え、
   前記酸化物半導体は、キャリア密度が１×１０^１２／ｃｍ^３未満であり、且つバンドギャップが３ｅＶ以上であり、
   画素の容量の最小値（Ｃ_Ｘ＋Ｃ_Ｌ１）が下記数式（１）を満たし、且つ前記画素の容量の最大値（Ｃ_Ｘ＋Ｃ_Ｌ２）が下記数式（２）を満たす液晶表示装置。
   
   
   （ただし、数式（１）および数式（２）中、Ｃ_Ｌ１は前記液晶素子の容量成分の最小値、ＣＬ２は前記液晶素子の容量成分の最大値、（Ｃ_Ｌ２−Ｃ_Ｌ１）は前記液晶素子の容量成分の変化量、Ｃ_Ｘは前記画素の容量から前記液晶素子に由来する容量を除いた容量である。）
2. 前記液晶素子が、
   絶縁層と、
   前記絶縁層の一方の面に接する画素電極と、
   前記絶縁層の他方の面に接し、且つ前記画素電極と重なる位置に開口部を備える共通電極と、を有する、請求項１記載の液晶表示装置。
3. 行方向に延在する複数の走査線と、
   前記走査線と交差して、列方向に延在する複数の信号線と、
   隣接する走査線と、隣接する信号線の間に囲まれる領域に配設される画素と、を有し、
   前記走査線と前記信号線は、１インチあたり３００以上の密度で配設され、
   前記画素は、チャネル形成領域に酸化物半導体を含み、ゲート電極が一の走査線と電気的に接続され、ソース電極またはドレイン電極の一方が一の信号線と電気的に接続されるトランジスタと、
   前記トランジスタのソース電極またはドレイン電極の他方と電気的に接続される画素電極、液晶層および共通電極を含む液晶素子と、を備え、
   前記酸化物半導体は、キャリア密度が１×１０^１２／ｃｍ^３未満であり、且つバンドギャップが３ｅＶ以上であり、
   前記画素の容量の最小値（Ｃ_Ｘ＋Ｃ_Ｌ１）が数式（３）を満たし、且つ前記画素の容量の最大値（Ｃ_Ｘ＋Ｃ_Ｌ２）が数式（４）を満たす液晶表示装置。
   
   
   （ただし、数式（３）および数式（４）中、Ｃ_Ｌ１は前記液晶素子の容量成分の最小値、Ｃ_Ｌ２は前記液晶素子の容量成分の最大値、（Ｃ_Ｌ２−Ｃ_Ｌ１）は前記液晶素子の容量成分の変化量、Ｃ_Ｘは前記画素の容量から前記液晶素子に由来する容量を除いた容量である。）
4. 選択信号を一の走査線に入力し、前記走査線に電気的に接続される複数の画素を選択する第１のステップと、
   交互に逆の極性を有する画像信号を、任意の画素を挟んで配設される第１の信号線と第２の信号線に入力し、前記画像信号を前記複数の画素に順番に書き込む第２のステップと、を有する、請求項３記載の液晶表示装置の駆動方法。