JP2019029659A - 導電性基板、電子装置及び表示装置の製造方法 - Google Patents

導電性基板、電子装置及び表示装置の製造方法 Download PDF

Info

Publication number
JP2019029659A
JP2019029659A JP2018133396A JP2018133396A JP2019029659A JP 2019029659 A JP2019029659 A JP 2019029659A JP 2018133396 A JP2018133396 A JP 2018133396A JP 2018133396 A JP2018133396 A JP 2018133396A JP 2019029659 A JP2019029659 A JP 2019029659A
Authority
JP
Japan
Prior art keywords
layer
trench
conductive pattern
pattern layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018133396A
Other languages
English (en)
Other versions
JP7375294B2 (ja
Inventor
高志 大▲徳▼
Takashi Daitoku
高志 大▲徳▼
晋 谷口
Susumu Taniguchi
晋 谷口
映子 関
Eiko Seki
映子 関
佐藤 淳
Atsushi Sato
佐藤  淳
雄平 堀川
Yuhei Horikawa
雄平 堀川
誠 折笠
Makoto Origasa
誠 折笠
阿部 寿之
Toshiyuki Abe
寿之 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of JP2019029659A publication Critical patent/JP2019029659A/ja
Priority to JP2023102487A priority Critical patent/JP2023112114A/ja
Application granted granted Critical
Publication of JP7375294B2 publication Critical patent/JP7375294B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1603Process or apparatus coating on selected surface areas
    • C23C18/1605Process or apparatus coating on selected surface areas by masking
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/1851Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1875Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment only one step pretreatment
    • C23C18/1879Use of metal, e.g. activation, sensitisation with noble metals
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/1851Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1875Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment only one step pretreatment
    • C23C18/1882Use of organic or inorganic compounds other than metals, e.g. activation, sensitisation with polymers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/1851Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1886Multistep pretreatment
    • C23C18/1889Multistep pretreatment with use of metal first
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/1851Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1886Multistep pretreatment
    • C23C18/1893Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/20Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/2006Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
    • C23C18/2046Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment
    • C23C18/2053Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment only one step pretreatment
    • C23C18/206Use of metal other than noble metals and tin, e.g. activation, sensitisation with metals
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/20Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/2006Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
    • C23C18/2046Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment
    • C23C18/2053Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment only one step pretreatment
    • C23C18/2066Use of organic or inorganic compounds other than metals, e.g. activation, sensitisation with polymers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/20Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/2006Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
    • C23C18/2046Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment
    • C23C18/2073Multistep pretreatment
    • C23C18/208Multistep pretreatment with use of metal first
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/20Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/2006Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
    • C23C18/2046Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment
    • C23C18/2073Multistep pretreatment
    • C23C18/2086Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/20Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/28Sensitising or activating
    • C23C18/30Activating or accelerating or sensitising with palladium or other noble metal
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0274Optical details, e.g. printed circuits comprising integral optical means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1603Process or apparatus coating on selected surface areas
    • C23C18/1607Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1608Process or apparatus coating on selected surface areas by direct patterning from pretreatment step, i.e. selective pre-treatment
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1646Characteristics of the product obtained
    • C23C18/165Multilayered product
    • C23C18/1651Two or more layers only obtained by electroless plating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/38Coating with copper
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0231Manufacturing methods of the redistribution layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • H01L2224/11464Electroless plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109Indium [In] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113Bismuth [Bi] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81192Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/84Manufacture, treatment, or detection of nanostructure
    • Y10S977/887Nanoimprint lithography, i.e. nanostamp

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】トレンチを充填する導電パターン層を有し、屈曲による導電パターン層の剥がれ及び導電性の低下が抑制された、導電性基板の製造を可能にする方法を提供すること。
【解決手段】基材2及び基材2の一方の主面側に設けられた導電パターンを有する導電性基板1を製造する方法が開示される。当該方法は、インプリント法により、下地層が露出した底面6aとトレンチ形成層の表面を含む側面6b,6cを有するトレンチ6を形成させる工程と、トレンチ6の底面6aに露出した下地層3から金属めっきを成長させ、それによって導電パターン層8を形成させる工程と、を備える。
【選択図】図1

Description

本発明は、導電性基板、電子装置及び表示装置の製造方法に関する。
タッチパネル又はディスプレイの表面には、透明性と導電性を有する導電性基板が搭載された透明アンテナが実装されることがある。昨今、タッチパネル及びディスプレイが大型化、多様化したことに伴い、導電性基板には、高い透明性と導電性とともに、フレキシブル性が求められるようになった。従来の導電性基板は、例えば、ITO、金属箔、又は、導電性ナノワイヤーを含有する樹脂により形成された、微細なパターンを形成している導電パターン層を透明基材上に有する。
しかし、ITO又は導電性ナノワイヤーは高価な材料である。また、微細な導電パターン層を基材上に形成する方法としてはエッチングが一般的であるが、エッチングによる方法は、露光工程、現像工程、エッチング工程、及び剥離工程といった工程が必要であり、工程数が多い。このような理由により、低コストで導電性基板を作成することには限界があった。
低コストで導電性基板を製造する方法として、特許文献1には、樹脂製の透明基材上にトレンチを形成させて、銅等の導電性材料を透明基材全面に蒸着法又はスパッタ法により充填させ、トレンチ内部以外の導電性材料をエッチングで除去して導電層を形成させる方法が開示されている。一方、特許文献2には、樹脂製の透明基材上にトレンチを形成させて、トレンチ内部に導電性材料を充填させる方法が開示されている。
特開2016−164694号公報 国際公開第2014/153895号
しかしながら、特許文献1及び2に開示されているような、トレンチを充填する導電パターン層を有する従来の導電性基板は、繰り返し屈曲されたときに、導電層の剥がれが生じたり、導電性が低下したりすることがあるという問題を有していた。
本発明は、トレンチを充填する導電パターン層を有し、屈曲による導電パターン層の剥がれ及び導電性の低下が抑制された導電性基板の製造を可能にする方法、及びこの導電性基板を用いた電子装置並びに表示装置を製造する方法を提供することを目的とする。
本発明の一側面は、基材及び基材の一方の主面側に設けられた導電パターン層を有する導電性基板を製造する方法を提供する。
第1の態様に係る導電性基板を製造する方法は、基材上に形成された下地層上に形成されたトレンチ形成層に凸部を有するモールドを押し込むことを含むインプリント法により、下地層が露出した底面とトレンチ形成層の表面を含む側面とを有するトレンチを形成させる工程と、トレンチの底面に露出した下地層から金属めっきを成長させ、それにより金属めっきを含みトレンチを充填する導電パターン層を形成させる工程と、を備える。
第2の態様に係る導電性基板を製造する方法は、基材上に形成された下地層上に形成されたトレンチ形成層に凸部を有するモールドを押し込むことを含むインプリント法により、下地層が露出した底面とトレンチ形成層の表面を含む側面とを有するトレンチを形成させる工程と、トレンチの底面に露出した下地層に触媒を吸着させる工程と、触媒が吸着した下地層から金属めっきを成長させ、それにより金属めっきを含みトレンチを充填する導電パターン層を形成させる工程と、を備える。
第1の態様及び第2の態様において、導電パターン層の側面のうち少なくとも一部と前記トレンチの側面との間に間隙が形成されるように、金属めっきを成長させることが好ましい。
第1の態様及び第2の態様に係る方法は、導電パターン層の、トレンチの底面とは反対側の面を含む表面の少なくとも一部を黒化させる工程を更に備えていてもよい。
第1の態様及び第2の態様に係る方法は、トレンチ形成層及び導電パターン層の基材とは反対側の面の少なくとも一部を覆う保護膜を形成させる工程を更に備えていてもよい。
導電パターン層は、メッシュ状のパターンを有していてもよい。
本発明の他の一側面は、基材及び基材の一方の主面側に設けられた導電パターン層を有する導電性基板と、電子部品とを備える電子装置を製造する方法を提供する。
本発明の他の一側面は、基材及び基材の一方の主面側に設けられた導電パターン層を有する導電性基板と、発光素子とを備える表示装置を製造する方法を提供する。
一態様に係る電子装置を製造する方法及び表示装置を製造する方法は、上述の方法により得られた導電性基板に発光素子を実装する工程を備える。
本発明によれば、トレンチを充填する導電パターン層を有し、屈曲による導電パターン層の剥がれ及び導電性の低下が抑制された導電性基板を製造することができる。エッチングによる導電層の除去を含む方法と比較して、導電パターン層に適度に大きな厚みを付与しやすく、そのために良好な導電性が得られ易いという点でも、本発明の方法は優れている。
さらに本発明は、導電性基板において導電パターン層の剥がれが抑制された電子装置又は表示装置を製造する方法も提供することができる。特に、表示装置においては、近年、発光ダイオード(LED)等の発光素子を備える表示装置(例えば、LEDディスプレイ)の開発が進められている。液晶ディスプレイ(LCD)では、バックライトの光を透過型液晶によって制御するのに対して、LEDディスプレイでは、自然発光素子である発光ダイオードを用いて画素を構成している。これにより、LEDディスプレイは高輝度、高寿命、高視野角といった特徴を持つ。
発光素子を備える表示装置において、その解像度を向上させるためには、発光素子自体を小さくすればよい。しかし、発光素子が小さいと、微細な導電パターン層を形成する必要があるために、導電パターン層が剥がれ易く、また、導電性の確保が困難になる傾向がある。本発明によれば、発光素子が小さい場合であっても、導電性基板における導電パターン層が剥がれにくく、更には発光素子と導電性基板との密着性にも優れた表示装置を容易に製造することができる。
第1実施形態に係る導電性基板を製造する方法を模式的に示す断面図である。 (a)は一実施形態に係る導電性基板を示す部分拡大図であり、(b)は従来の導電性基板の一例を示す部分拡大図である。 第2実施形態に係る導電性基板を製造する方法を模式的に示す断面図である。 表示装置を製造する方法の一実施形態を模式的に示す断面図である。 表示装置を製造する方法の他の実施形態を模式的に示す断面図である。 図5に示す方法の変形例を模式的に示す断面図である。 図4〜6に示す方法によって得られる表示装置の要部を模式的に示す平面図である。 従来の導電性基板の製造方法を示す工程図である。 耐屈曲性試験機の概略図である。
以下、図面を適宜参照しながら、本発明の実施形態について説明する。ただし、本発明は以下の実施形態に限定されるものではない。
[第1実施形態]
図1は、第1実施形態に係る導電性基板1Aを製造する方法を模式的に示す断面図である。本実施形態に係る方法では、まず、図1の(a)に示すように、フィルム状の基材2の一方の主面2a上に、触媒を含有する下地層3を形成させる。図1の(a)の工程は、基材2及び基材2上に形成された下地層3を備えた積層体を用意する工程であってもよい。
基材2は、透明基材、特に透明樹脂フィルムであることが好ましい。透明樹脂フィルムは、例えば、ポリエチレンテレフタレート(PET)、ポリカーボネート(PC)、ポリエチレンナフタレート(PEN)、シクロオレフィンポリマー(COP)、又はポリイミド(PI)のフィルムであってもよい。あるいは、基材2は、ガラス基板、又はSiウェハ等であってもよい。
基材2の厚みは、10μm以上、20μm以上、又は35μm以上であってよく、また、500μm以下、200μm以下、又は100μm以下であってよい。
下地層3は、触媒及び樹脂を含有する。樹脂は、硬化性樹脂であってもよく、その例としては、アミノ樹脂、シアネート樹脂、イソシアネート樹脂、ポリイミド樹脂、エポキシ樹脂、オキセタン樹脂、ポリエステル、アリル樹脂、フェノール樹脂、ベンゾオキサジン樹脂、キシレン樹脂、ケトン樹脂、フラン樹脂、COPNA樹脂、ケイ素樹脂、ジクロペンタジエン樹脂、ベンゾシクロブテン樹脂、エピスルフィド樹脂、エン−チオール樹脂、ポリアゾメチン樹脂、ポリビニルベンジルエーテル化合物、アセナフチレン、及び不飽和二重結合や、環状エーテル、ビニルエーテル等の紫外線で重合反応を起こす官能基を含む紫外線硬化樹脂等が挙げられる。
下地層3に含まれる触媒は、好ましくは無電解めっき触媒である。無電解めっき触媒は、Pd、Cu、Ni、Co、Au、Ag、Pd、Rh、Pt、In、及びSnから選ばれる金属であってよく、好ましくはPdである。触媒は、1種類単独若しくは2種類以上の組合せであってもよい。通常、触媒は触媒粒子として樹脂中に分散している。
下地層3における触媒の含有量は、下地層全量を基準として、3質量%以上、4質量%以上、又は5質量%以上であってよく、50質量%以下、40質量%以下、又は25質量%以下であってよい。
下地層3の厚みは、10nm以上、20nm以上、又は30nm以上であってよく、500nm以下、300nm以下、又は150nm以下であってよい。
基材2上に下地層3を形成する方法は、特に制限されないが、例えば、触媒、樹脂及び必要により溶剤を含有する下地層形成用の硬化性樹脂組成物を基材2の主面2a上に塗工し、塗膜を乾燥及び/又は硬化させる方法であってよい。塗工は、例えばバーコーターを用いて行われる。
続いて、図1の(b)に示すように、下地層3の基材2とは反対側の面3a上にトレンチ形成層4を形成させる。図1の(b)の工程は、基材2と、下地層3と、トレンチ形成層4とをこの順に備える積層体5Aを用意する工程であってもよい。
トレンチ形成層4は、透明な樹脂層であることが好ましい。また、トレンチ形成層4は、未硬化の光硬化性又は熱硬化性樹脂を含む層であってもよい。トレンチ形成層4を構成する光硬化性樹脂及び熱硬化性樹脂の例としては、アクリル樹脂、アミノ樹脂、シアネート樹脂、イソシアネート樹脂、ポリイミド樹脂、エポキシ樹脂、オキセタン樹脂、ポリエステル、アリル樹脂、フェノール樹脂、ベンゾオキサジン樹脂、キシレン樹脂、ケトン樹脂、フラン樹脂、COPNA樹脂、ケイ素樹脂、ジクロペンタジエン樹脂、ベンゾシクロブテン樹脂、エピスルフィド樹脂、エン−チオール樹脂、ポリアゾメチン樹脂、ポリビニルベンジルエーテル化合物、アセナフチレン、及び不飽和二重結合や、環状エーテル、ビニルエーテル等の紫外線で重合反応を起こす官能基を含む紫外線硬化樹脂等が挙げられる。
トレンチ形成層4の屈折率(nd25)は、導電性基板の透明性を高める観点から、下地層3の屈折率よりも小さいことが好ましく、例えば、1.0以上であってよく、また、1.7以下、1.6以下、又は1.5以下であってよい。屈折率は、反射分光膜厚計により測定することができる。
続いて、図1の(c)、(d)に示すように、凸部7aを有するモールド7を用いたインプリント法によりトレンチ(溝部)6を形成させる。この工程では、所定の形状の凸部7aを有するモールド7を、矢印Aで示す方向に移動させることで、トレンチ形成層4に押し込ませる(図1の(c))。凸部7aの先端が下地層3に到達するまでモールド7が押し込まれてもよい。その状態で、トレンチ形成層4が未硬化の光硬化性又は熱硬化性樹脂を含む層である場合にはこれを硬化させる。トレンチ形成層4が光硬化性樹脂を含む層である場合、紫外線等の光を照射することにより、トレンチ形成層4を硬化させる。その後、モールド7を取り外すことにより、モールド7の凸部7aの形状が反転した形状を有するトレンチ6が形成される(図1の(d))。
図1の(d)に示すように、トレンチ6は、下地層3が露出する底面6aと、底面6aを囲むトレンチ形成層4の表面を含む、対向する側面6b,6cとから形成されている。トレンチ6は、後の工程で形成される導電パターン層に対応するパターンが形成されるように、下地層3上に延在している。トレンチ6の底面6aに下地層3を露出させるために、モールド7を取り外した後、ドライエッチング等のエッチングにより、トレンチ6内の下地層3上に残存したトレンチ形成層4を除去してもよい。
モールド7は、石英、Ni、紫外線硬化型液状シリコーンゴム(PDMS)等で形成されていてよい。モールド7の凸部7aの形状、すなわち、モールド7によって形成されるトレンチ6の形状は特に限定されず、図1の(d)のように、トレンチ形成層4の下地層3とは反対側の表面4aから底面6aに向かってトレンチ6の幅が狭くなるように、側面6b,6cが底面6aに対して傾斜していてもよいし、側面6b,6cが底面6aに対して垂直であってもよい。側面6b,6cが段差を形成していてもよい。
トレンチ6の幅及び深さは、通常、後の工程で形成される導電パターン層の幅及び厚みと対応するように、設定される。本明細書において、トレンチの幅とは、トレンチが延在する方向と垂直な方向における最大幅をいう。トレンチの幅に対するトレンチの深さの比が、後述する導電パターン層のアスペクト比と同様であってもよい。
次に、図1の(e)に示すように、トレンチ6を充填する導電パターン層8を形成させる。導電パターン層8は、下地層3から金属めっきを成長させる無電解めっき法により形成されてよい。導電パターン層8は、単一の金属めっきからなる層であってもよいし、金属種の異なる複数の金属めっきから構成されてもよい。例えば、導電パターン層8は、下地層3上に形成された金属めっきであるシード層と、シード層の下地層3とは反対側の面上に形成された金属めっきである1層以上の上部金属めっき層とを有していてもよい。導電パターン層8が下地層を起点として形成される金属めっきであることにより、導電パターン層8と下地層3との高い密着性が得られる。これにより、導電性基板が繰り返し屈曲したときに、導電パターン層8の下地層3からの剥がれが抑制され、また、良好な導電性を維持することができる。
導電パターン層8としての金属めっきは、例えば、銅、ニッケル、コバルト、パラジウム、銀、金、白金及びスズから選ばれる少なくとも1種の金属を含み、好ましくは銅を含む。導電パターン層8は、適切な導電性が維持される範囲で、リン等の非金属元素を更に含んでいてもよい。
導電パターン層8がシード層及び上部金属めっき層を有する場合、シード層を構成する金属と上部金属めっき層を構成する金属とは同一であっても異なっていてもよいが、例えば、シード層がニッケルを含み、上部金属めっき層が銅を含んでいてもよい。上部金属めっき層が、シード層上に形成された銅めっき層と、銅めっき層上に形成された、金又はパラジウムを含む最上層とから構成されていてもよい。
トレンチ6が形成された積層体5Aを、金属イオンを含有する無電解めっき液に浸漬させることにより、下地層3に含有される触媒を起点として、導電パターン層8としての金属めっきを形成させることができる。トレンチ6を充填する導電パターン層8を形成させることにより、導電性基板1Aを得ることができる。
無電解めっき液は、導電パターン層8を構成する金属のイオンを含む。無電解めっき液は、リン、ホウ素、鉄等を更に含有していてもよい。
無電解めっき液に積層体5Aを浸漬させる際の、無電解めっき液の温度は、例えば、40〜90℃であってよい。また無電解めっき液の浸漬時間は、導電パターン層8の厚み等によって異なるが、例えば10〜30分である。
導電パターン層8は、トレンチ6に対応するパターンが形成されるように下地層3上に延在している。導電パターン層8の厚みは、トレンチ形成層4との厚みと実質的に一致していてもよいし、導電パターン層8の厚みの、トレンチ形成層4の厚みに対する比が、0.8〜1.2の範囲内にあってもよい。
導電パターン層8の幅は、1μm以上、10μm以上、又は20μm以上であってもよく、90μm以下、70μm以下、又は30μm以下であってもよい。本明細書において、導電パターン層の幅は、導電パターン層の延在方向に垂直な方向における最大幅をいう。
導電パターン層8の幅は、導電性基板の透明性を向上させる観点からは、0.3μm以上、0.5μm以上、又は1.0μm以上であってもよく、5.0μm以下、4.0μm以下、又は3.0μm以下であってもよい。
導電パターン層8の厚みは、0.1μm以上、1.0μm以上、又は2.0μm以上であってもよく、10.0μm以下、5.0μm以下、又は3.0μm以下であってもよい。導電パターン層8の幅及び厚みは、モールド7の設計を変更し、トレンチ6の幅及び厚みを変更することによって調整することができる。
導電パターン層8のアスペクト比は、0.1以上、0.5以上、又は1.0以上であってよく、10.0以下、7.0以下、又は4.0以下であってよい。導電パターン層8のアスペクト比を上記範囲とすることにより、導電パターン層8の下地層3への密着性を更に高めることができ、導電性も更に高めることができる。導電パターン層のアスペクト比とは、導電パターン層の幅に対する導電パターン層の厚みの比(厚み/幅)をいう。
シード層及び上部金属めっき層を有する導電パターン層は、下地層上にシード層を形成させることと、シード層上に上部金属めっき層を形成させることを含む方法により、形成することができる。トレンチ6が形成された積層体5Aをシード層形成用の無電解めっき液に浸漬させることにより、下地層3に含まれる触媒を起点として金属めっきをシード層として形成させる。その後、シード層を有する積層体を導電層形成用の無電解めっき液に浸漬させることにより、上部金属めっき層を形成させることができる。上部金属めっき層を形成する前に、シード層に触媒を吸着させ、シード層に吸着した触媒を起点として上部金属めっき層を形成させてもよい。
シード層の厚みは、10nm以上、30nm以上、又は50nm以上であってよく、500nm以下、300nm以下、又は100nm以下であってよい。
導電パターン層8は、好ましくは、その側面8b,8cの少なくとも一部とトレンチ6の側面6b及び/又は6cと間に間隙が形成されるように形成される。これにより、導電性基板1Aが屈曲したときの導電パターン層8の損傷をより効果的に抑制することができる。間隙は、好ましくは導電パターン層8の側面8b及び8cとトレンチ6の対向する側面6b及び6cの両方との間に形成される。間隙の幅は、1nm以上、5nm以上、又は10nm以上であってよく、また、150nm以下、125nm以下、又は100nm以下であってよい。間隙の幅は、導電パターン層8の延在方向に垂直な方向における、導電パターン層8とトレンチ6との距離の最大値をいう。下地層3、又は下地層3上のシード層から金属めっきを成長させることにより、導電パターン層8とトレンチの側面6b,6cとの間に容易に間隙を形成させることができる。
導電パターン層8は、例えば一定の方向に沿って延在する複数の線状部を含んでいてもよく、メッシュ状のパターンを形成していてもよい。
本実施形態における導電性基板を製造する方法は、必要に応じて、導電パターン層8の表面の少なくとも一部を黒化させる工程を更に備えてもよい。例えば、導電パターン層8のトレンチ6の底面6aとは反対側の面8a(以下、導電パターン層の上面8aということがある。)、導電パターン層8のトレンチ6の底面6a側の面、又はこれらの両方を、黒化させてもよい。また、導電パターン層8の側面8b,8cを黒化させてもよい。ここで、「表面を黒化させる」とは、当該表面に入射した光に対する正反射率が低減されるように表面を加工することを意味する。
導電パターン層8の表面を黒化させる方法は、特に制限されず、例えば、表面を粗化する方法、及び、元の表面よりも多くの光を吸収する層、言い換えると元の表面より黒い層(以下「黒化層」という。)で元の表面を覆う方法が挙げられる。黒化層は、黒色金属めっき用のめっき液を用いて形成される黒色金属めっきであってもよいし、レイデント処理(登録商標)によって形成される黒色金属めっきであってもよい。黒化層は、通常、導電パターン層8の一部を構成する導電層として設けられる。
黒色金属めっき用のめっき液で形成される黒色金属めっきとしては、黒色ニッケルめっき、黒色クロムめっき、亜鉛めっきの黒色クロメート、黒色ロジウムめっき、黒色ルテニウムめっき、スズ−ニッケル−銅の合金めっき、スズ−ニッケルの合金めっき、置換パラジウムめっきが挙げられる。
導電パターン層8の底面6a側の表面は、例えば、トレンチ6を形成した後、黒色金属めっき(例えば黒色ニッケルめっき)をシード層として下地層3上に形成し、シード層上に上部金属めっき層を形成させることにより、黒化させることができる。導電パターン層8の底面6aとは反対側の面8aは、導電パターン層8を形成した後、面8aを覆う黒色金属めっきを形成することにより、黒化させることができる。導電パターン層8の側面8b,8cとトレンチ6の側面6b,6cとの間に間隙が形成されている場合、黒色金属めっき用のめっき液への浸漬により、導電パターン層8のトレンチ6の底面6aとは反対側の面8aを覆うとともに、導電パターン層8の側面8b,8cも覆う黒色金属めっきが形成されることが多い。
黒化層(黒色金属めっきの膜)の厚みは、10nm以上、30nm以上、又は50nm以上であってよく、150nm以下、125nm以下、又は100nm以下であってよい。
表面を粗化する方法によって表面を黒化させる場合、表面粗さRaが、好ましくは15nm以上になるように表面が粗化される。Raは、より好ましくは60nm以下である。Raは走査型プローブ顕微鏡(SPM)によって測定することができる。粗化は、導電パターン層8の表面を酸処理等により粗化する方法、又は、導電パターン層8の表面が粗くなるように導電パターン層8を形成させる方法等により行われる。
本実施形態における導電性基板を製造する方法は、必要に応じて、トレンチ形成層4及び導電パターン層8の基材2とは反対側の面の少なくとも一部を覆う保護膜を形成させる工程を更に備えてもよい。保護膜は、例えば、樹脂及びフィラーを含んでいてもよい。保護膜の樹脂の例としては、アミノ樹脂、イソシアネート樹脂、ケイ素樹脂、アクリル樹脂、ポリカーボネート樹脂、フッ素樹脂、及び不飽和二重結合や、環状エーテル、ビニルエーテル等の紫外線で重合反応を起こす官能基を含む紫外線硬化樹脂等が挙げられる。保護膜のフィラーの例としては、酸化ケイ素、酸化ジルコニウム、酸化チタン、酸化アルミニウム、フッ化マグネシウム酸化亜鉛、酸化アンチモン、リンドープ酸化スズ、アンチモンドープ酸化スズ、スズドープ酸化インジウム、Agナノコロイド等が挙げられる。保護膜は、例えば、保護膜形成用の樹脂組成物をトレンチ形成層4及び導電パターン層8の基材2とは反対側の面に塗工し、必要により塗膜を乾燥及び/又は硬化することにより形成することができる。導電パターン層8とトレンチ6の側面6b,6cとの間に間隙が形成されている場合、保護膜はこの間隙を充填してもよい。
保護膜の厚みは、10nm以上、50nm以上、又は100nm以上であってよく、5000nm以下、3000nm以下、又は1000nm以下であってよい。
保護膜の屈折率は、導電性基板の透明性の観点から、1.0以上、又は1.3以上であってよく、1.6以下、又は1.5以下であってよい。保護膜の屈折率は、好ましくは、トレンチ形成層4の屈折率よりも小さい。保護膜の屈折率は、例えば、フィラーの含有量を増減させることによって調整することができる。
本実施形態に係る方法は、一定の幅の導電パターン層を容易に形成できるという点でも優れている。図2は、メッシュ状のパターンを形成している導電パターン層を有する導電性基板の例を示す部分拡大図である。本実施形態に係る方法により形成される導電性基板の場合、図2の(a)に例示されるように、2本の導電パターン層8の交点付近の領域Pにおいても、導電パターン層8の幅が大きく変化することなく、一定の幅が維持され易い。これに対して、エッチングによって導電パターン層を形成する従来の方法の場合、図2の(b)に例示されるように、2本の導電パターン層8’の交点付近の領域Qにおいて、導電パターン層8’の幅が大きくなることがある。導電パターン層8の幅が、交点付近の領域で大きくならないことは、全光線透過率が高くなるという点で有利であり、導電パターン層8の幅のばらつきが小さいことは、全光線透過率のばらつきが小さいという点で有利である。
さらに、本実施形態に係る方法は、エッチングによる余分な導電性材料の除去を必須としないため、工程数を削減することが可能である。
[第2実施形態]
図3は、第2実施形態に係る導電性基板1Bを製造する方法を模式的に示す断面図である。図1の第1実施形態に係る方法と対応する構成および部分については同一の符号を付し、重複する説明を省略することがある。
本実施形態に係る方法は、トレンチ6を形成させる工程の後に、トレンチ6の底面6aに露出した下地層9に触媒10を吸着させる工程(図3の(e))を含み、触媒10が吸着した下地層9から導電パターン層8としての金属めっきを成長させる点で、第1実施形態に係る方法と異なる。
図3の(a)に示すように、基材2の主面2a上に形成される下地層9は、通常、触媒を含有しないが、触媒を吸着させることができる層である。下地層9は、ポリアセチレン、ポリアセン、ポリパラフェニレン、ポリパラフェニレンビニレン、ポリピロール、ポリアニリン、ポリチオフェン及びそれらの各種誘導体等の樹脂で形成されていてよい。下地層9に吸着させる触媒は、第1実施形態と同様の無電解めっき触媒であることができる。例えば、下地層9が露出する底面6aを有するトレンチ6が形成された積層体を触媒を含有する水溶液に浸漬させることにより、触媒を下地層9に吸着させることができる。その他の工程は、第1実施形態と同様である。
[表示装置]
以上の方法によって製造された導電性基板に発光素子を実装することによって、当該導電性基板及び発光素子を備える表示装置を製造することができる。上述の導電性基板は、下地層からの導電パターン層の剥がれが抑制されるため、この導電性基板を備える表示装置は、布又は紙のように薄く製造され、折り曲げたり丸めたりできるフレキシブルな表示装置(ディスプレイ)として使用することができる。このようなフレキシブルな表示装置は、小型化・軽量化することができ、収納性・デザイン性を向上させることができる。
図4は、表示装置を製造する方法の一実施形態を模式的に示す断面図である。この方法では、まず、図4の(a)に示すように、発光素子40と、導電性基板1Aを用意する。発光素子40は、発光部41と、発光部41の一方の主面41a上に設けられた正極42と、正極42から間隔を空けて主面41a上に設けられた負極43とを備える。以下、正極42及び負極43をまとめて電極42,43と呼ぶことがある。発光素子40は、赤色、緑色又は青色の光を発光可能な素子であってよい。発光素子40は、例えば、発光ダイオード(LED)であってよい。本実施形態の場合、導電性基板1Aにおける導電パターン層8は、一定の方向に沿って延在する複数の線状部81,82を含む。
発光素子40の形状(発光部41の形状)は特に制限されないが、例えば略矩形状(長方形状、正方形状等)であってよい。発光素子40の寸法は適宜設定されてよいが、発光素子40が矩形状である場合、発光素子40の幅は、表示装置の解像度をより向上させる観点からは、好ましくは、100μm以下、80μm以下、60μm以下、30μm以下、又は20μm以下である。その場合の発光素子40の長さは、好ましくは、50μm以下、40μm以下、30μm以下、20μm以下、又は10μm以下である。発光素子40の幅は、5μm以上、10μm以上、又は20μm以上であってよい。その場合の発光素子40の長さは、5μm以上、又は10μm以上であってよい。発光素子40の幅は、後述する工程において発光素子40を導電性基板1Aに実装した際に、導電パターン層8の幅に対応する方向として設定される。発光素子40の長さは、導電パターン層8の延在方向に沿う方向として設定される。
次に、図4の(b)に示すように、導電性基板1Aに発光素子40を実装する。この工程は、導電性基板1Aの導電パターン層8に、発光素子40の電極42,43を接続させることを含む。このとき、発光素子40の正極42及び負極43を、導電パターン層8の隣り合う2つの線状部81,82にそれぞれ接触させることによって、発光素子40が導電パターン層8と電気的に接続される。これにより、発光素子40が導電性基板1Aに実装された表示装置50Aを得ることができる。
図5は、表示装置を製造する方法の他の実施形態を模式的に示す断面図である。この方法では、導電性基板1Aに発光素子40を実装する工程が、導電性基板1Aにおける導電パターン層8上に接続部を形成させることと、発光素子40を、接続部を介して導電パターン層8に接続させることと、を含む点で、上述した実施形態と異なる。
この方法では、まず、図5の(a)、(b)に示すように、導電性基板1Aにおける導電パターン層8上に、接続部44を形成させる。接続部44は、導電パターン層8の上面8a上の少なくとも一部と接触するように形成されてよい。
接続部44は、導電パターン層8の上面8a上に半田合金からなる微小ボールを用いることで形成されてよく、半田合金からなるペーストを印刷して形成されてもよい。接続部44は、導電パターン層8から金属めっきを成長させる無電解めっき法により形成されてもよい。接続部44が無電解めっき法により形成される場合、接続部44は、スズ、銀、銅、ビスマス、インジウム等を構成材料として含んでいてよく、これらのいずれか二以上の材料による合金を含んでいてもよい。本実施形態においては、接続部44は、半田合金からなる微小ボール又はペーストによって形成されていることが好ましい。
接続部44の寸法は、発光素子40における電極42,43が接触可能な大きさであれば適宜設定されてよい。例えば、図5の(b)に示すように、接続部44の幅が、導電パターン層8の幅と同一に形成されてもよい。接続部44は、導電パターン層8の幅よりも小さく形成され、導電パターン層8の上面8aの一部が露出していてもよい。
次に、図5の(c)に示すように、接続部44における、導電パターン層8と接する面の反対側の面44aに、発光素子40の電極42,43を接触させることにより、発光素子40を、導電性基板1Aに接続部44を介して接続させる。このとき、発光素子40における正極42及び負極43を、隣り合う2つの接続部44に接触させることによって、発光素子40を電気的に接続させる。これにより、発光素子40が導電性基板1Aに実装された表示装置50Bを得ることができる。
図6は、発光素子40を、接続部44を介して導電性基板1Aに接続させることを含む、表示装置を製造する方法の一変形例を模式的に示す断面図である。本変形例によれば、導電性基板1Aに対して、発光素子40を更に好適にかつ容易に実装できるため、より小さな発光素子40を導電性基板1Aに実装する場合に特に好ましく用いられる。
この方法では、まず、図6の(a)、(b)に示すように、導電性基板1Aの導電パターン層8上に、密着層45を形成させる。密着層45は、導電パターン層8の上面8a上の少なくとも一部に形成されてよい。密着層45を形成させることにより、後述する絶縁層をトレンチ形成層4上、及び導電パターン層8上に形成させた際に、絶縁層の剥がれを抑制することができる。
密着層45は、導電パターン層8から金属めっきを成長させる無電解めっき法により形成されることが好ましい。密着層45は、後述するUBM層、更には、UBM層上に設けられる接続部44及び発光素子40との密着性を向上させる観点から、好ましくはニッケル及びニッケル合金からなる群より選ばれる少なくとも1種を構成材料として含む。密着層45は、より好ましくは、ニッケル及びニッケル合金からなる群より選ばれる少なくとも1種に加えて、亜鉛及びリンからなる群より選ばれる少なくとも1種を含有する。
密着層45においては、導電パターン層8に接する面と反対側の面45a(以下、密着層45の上面45aともいう。)が粗化されていることが好ましい。密着層45の上面45aが粗化されることにより、アンカー効果によって、後述する絶縁層がより密着しやすくなる。
密着層45の上面45aを粗化する方法は、めっき後の密着層45の上面45aを酸処理等により粗化する方法、又は、密着層45の表面が粗くなるようにめっき液を調整してから密着層45を形成させる方法等により行われる。
密着層45の表面粗さRaは、後述する絶縁層との密着性を更に向上させる観点から、好ましくは0.1μm以上であり、より好ましくは0.3μm以上であり、更に好ましくは0.5μm以上である。Raは、表示装置の強度を確保する観点から、好ましくは1μm以下であり、より好ましくは0.8μm以下であり、更に好ましくは0.7μm以下である。Raは、上述した黒化層において説明した方法と同様の測定方法により測定することができる。
密着層45の厚みは、好適な表面粗さRaを得る観点から、好ましくは0.1μm以上であり、より好ましくは0.5μm以上であり、更に好ましくは1.0μm以上である。密着層45の厚みは、2.0μm以下、1.8μm以下、又は1.5μm以下であってよい。
続いて、図6の(c)に示すように、トレンチ形成層4の下地層3とは反対側の表面4aを覆い、密着層45の上面45aが露出する開口部を有する絶縁層46を形成させる。絶縁層46は、好ましくは、トレンチ形成層4の表面4aと、密着層45の一部(例えば、密着層45の上面45aの端部)を覆うように形成されている。
絶縁層46は、絶縁性を有する素材で形成されている。絶縁性を有する素材は、無機材料、又は樹脂であってよい。無機材料としては、例えば、SiO、SiN等のケイ素を含有する化合物が挙げられる。樹脂としては、エポキシ樹脂、ポリイミド等が挙げられる。
図6の(d)に示すように、絶縁層46の開口部内に露出した密着層45の上面45a上に、UBM層(アンダーバリアメタル層)47を形成させる。UBM層47は、密着層45から金属めっきを成長させる無電解めっき法により形成されることが好ましい。UBM層47は、ニッケル、コバルト、鉄及び銅からなる群より選ばれる少なくとも1種の金属を含んでいてよい。UBM層47は、リン等の非金属元素を更に含んでいてもよい。UBM層47は、好ましくは、ニッケルを含有し、又は、ニッケル及びリンを含有する。
図6の(e)に示すように、UBM層47の導電性基板1Aとは反対側の面47a上に接続部44を形成させる。接続部44の構成材料及び形成方法は、上述した実施形態における構成材料及び形成方法と同様であってよいが、本変形例においては、より小さな発光素子40を実装させる観点から、接続部44は、UBM層47から金属めっきを成長させる無電解めっき法により形成されることが好ましい。接続部44は、好ましくは、スズ又はその合金を構成材料として含む。UBM層47上に形成される接続部44は、その一部が絶縁層46の表面に接していてもよい。
図6の(f)に示すように、形成された接続部44に、発光素子40を接続する。これにより、発光素子40が、接続部44、UBM層47、及び密着層45を介して導電性基板1Aの導電パターン層8に接続された表示装置50Cを得ることができる。すなわち、密着層45、絶縁層46、UBM層47及び接続部44を形成することと、接続部44に発光素子40を接続することとを含む工程により、発光素子40が導電性基板1Aに実装される。
図7は、図4〜6に示した方法によって得られる表示装置50(50A〜50C)の要部を模式的に示す平面図である。図7に示す表示装置5において、複数の発光素子40(40a,40b,及び40c)が、導電性基板1Aにおける導電パターン層8の隣り合う2つの線状部81,82を跨ぎながら、これら線状部の延在方向Lに沿って配列されている。発光素子40は、赤色の発光部を有する発光素子40a、緑色の発光部を有する発光素子40b、及び青色の発光部を有する発光素子40cからなっていてよく、これらの発光素子40a,40b,及び40cが、任意の順序で配置されてよい。隣接する発光素子40(40a,40b,及び40c)同士の間隔としては、例えば、導電パターン層8の幅方向における間隔Dが400μm以下、導電パターン層8の延在方向Lにおける間隔Dが200μm以下であってよい。
上述した表示装置50を製造する方法においては、発光素子40の露出部分を覆う封止部を設ける工程を更に備えてもよい。封止部は、例えば、シリコーン樹脂、エポキシ樹脂、オレフィン樹脂等の樹脂で形成されていてよい。
第2実施形態に係る方法により製造された導電性基板1Bに対しても、第1実施形態と同様の方法により発光素子を実装することができ、表示装置を製造することができる。
[電子装置]
他の実施形態において、上述した方法によって製造された導電性基板には、発光素子以外の電子部品を実装することもできる。発光素子以外の電子部品としては、例えば、コンデンサ、インダクタ、サーミスタ等の受動部品、半導体素子、コネクタ等が挙げられる。これにより、表示装置以外にも、上述した方法によって製造された導電性基板上に電子部品を備える電子装置を製造することができる。
以下、実施例により本発明を具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
[実施例1]
20質量%のPd粒子と、イソシアネート樹脂とを含有する、下地層形成用の触媒含有樹脂を準備した。この触媒含有樹脂を、透明基材であるPETフィルム(厚み100μm)上に、バーコーターを用いて塗工した。塗膜を80℃に加熱し、硬化させることにより、下地層(厚み100nm)を形成させた。その後、下地層上に、バーコーターを用いて、紫外線硬化性の透明アクリル系オリゴマーを塗工してトレンチ形成層(厚み2μm)を形成した。
メッシュ状のパターンを形成している幅1μmの凸部を有するNi製のモールドを準備した。このモールドをトレンチ形成層に押し付け、モールドの凸部の先端を下地層まで到達させた。この状態でトレンチ形成層を紫外線照射により硬化させた。これにより、下地層が露出した底面を有するトレンチを形成させた。トレンチの幅は1μm、深さは2μmで、隣り合うトレンチの間隔は100μmであった。
トレンチを形成しているトレンチ形成層を有する積層体を、界面活性剤を含むアルカリ性の脱脂液に5分間浸漬した。その後、脱脂液から取り出した積層体を、純水で洗浄した。洗浄後の積層体を、硫酸ニッケル及び次亜リン酸ナトリウムを含有する無電解めっき液に3分間浸漬して、NiとPから構成されるシード層(厚み100nm)としての金属めっきを、トレンチの底面に露出する下地層から成長させた。無電解めっき液から取り出した積層体を、純水で洗浄した。続いて、シード層を形成させた積層体を、Pdを含む水溶液に5分間浸漬させてから純水で洗浄し、シード層に触媒としてのPd粒子を吸着させた。その後、積層体を硫酸銅及びホルマリンを含有する無電解めっき液に15分間浸漬させることにより、トレンチを充填するCuめっき(上部金属めっき層)をシード層上に成長させた。無電解めっき液から取り出した積層体を純水で洗浄し、80℃で3分間乾燥させて、メッシュ状のパターンを形成し、シード層及びCuめっきからなる導電パターン層を有する導電性基板を得た。この導電性基板において、導電パターン層の幅Wは1μm、厚みは2μm、アスペクト比(厚み/幅)は2であった。隣り合う導電パターン層同士の間隔Sは200μmであった。得られた導電性基板に対して、クロスセクションポリッシャーを用いて、導電パターン層の断面を切り出し、走査型電子顕微鏡を用いた観察により、トレンチの側面と導電パターン層の側面との間に間隙が形成されていることを確認した。
[実施例2〜5]
導電パターン層の幅W(トレンチの幅)及びの導電パターン層の厚み(トレンチの深さ)を表1に記載の値に変更したこと以外は、実施例1と同様の方法により導電性基板を作製した。
[実施例6〜9]
導電パターン層の厚み(トレンチの深さ)を表1に記載した値に変更したこと以外は、実施例1と同様の方法により導電性基板を作製した。
[比較例1]
図8に示す従来の製造方法に従って、下地層を備えていない導電性基板を作製した。まず、実施例と同様のPETフィルム(基材2)に紫外線硬化性の透明アクリル系オリゴマーを塗工し、トレンチ形成層4(厚み2μm)を形成した。トレンチ形成層4に、メッシュ状のパターンを形成している幅1μmの凸部を有するモールドを押し付け、凸部の先端を基材2まで到達させた。この状態で、トレンチ形成層4を紫外線照射によって硬化させることによって、基材2が露出した底面を有するトレンチ6が形成された積層体5Cを得た(図8の(a))。次に、スパッタ法により、トレンチ形成層4の表面4a及び底面6aの全体を覆うCuからなるシード層11を形成させた(図8(b))。その後、積層体5Cを硫酸銅及びホルマリンを含有する無電解めっき液に浸漬することでシード層11からCuめっきを成長させて、トレンチ6を充填するとともにトレンチ形成層4の全体を覆うCuめっき層8Aを形成させた(図8の(c))。その後、Cuめっき層8Aのうち、トレンチ6内部を充填する部分以外の部分をエッチングによって除去し(図8(d))、導電パターン層8を有する比較例1に係る導電性基板1Cを作製した。得られた導電性基板に対して、クロスセクションポリッシャーを用いて、導電パターン層の断面を切り出し、走査型電子顕微鏡を用いた観察により、導電パターン層8と、トレンチ6の側面6b,6cとは密着し、これらの間に間隙が形成されていないことを確認した。
<屈曲試験>
長さ150mm、幅50mmの各導電性基板のサンプルを準備した。このサンプルを、図9に示す耐屈曲性試験機を用いた、JISC5016に従う屈曲試験に供した。すなわち、導電性基板1の端部12を固定部13に固定しながら、導電性基板1を屈曲部14の円形の周面(曲率半径d:5mm)に沿わせることで、導電性基板1が屈曲するように配置した。その後、端部12とは反対側の端部15を矢印Bに示す方向に沿って往復させた。往復の移動距離を30mm、往復の周期を150回/分とし、1分間、端部15を繰り返し往復させた。
<導電性の評価(表面抵抗の測定)>
非接触式抵抗測定器EC−80P(ナプソン(株))を用いて、屈曲試験前後の導電性基板のそれぞれについて表面抵抗を測定した。測定は、導電性基板の表面φ20mmの領域について行った。測定結果に基づいて、以下の4段階のランクで導電性を評価した。ランクAである場合に、最も導電性が優れているといえる。
ランクA:表面抵抗が5Ω/□未満
ランクB:表面抵抗が5Ω/□以上10Ω/□未満
ランクC:表面抵抗が10Ω/□以上15Ω/□未満
ランクD:表面抵抗が15Ω/□以上
<密着性の評価>
屈曲試験後の導電性基板の断面を走査型電子顕微鏡で観察して、下地層又は基材からの導電パターン層の剥がれの有無を確認した。
<透明性の評価>
導電性基板の全光線透過率を、ヘーズメーターNDH5000(日本電色工業(株))を用い、JISK7136に従って測定した。測定結果に対して以下の3段階のランクに基づき透明導電性基板の透明性を評価した。ランクAである場合、最も透明性が優れているといえる。
ランクA:導電性基板の全光線透過率/基材の全光線透過率×100=98%以上
ランクB:導電性基板の全光線透過率/基材の全光線透過率×100=96%以上98%未満
ランクC:導電性基板の全光線透過率/基材の全光線透過率×100=96%未満
Figure 2019029659
表1に示すように、実施例1〜9の導電性基板においては、屈曲試験後に、導電パターン層の剥がれが抑制されるとともに、良好な導電性が維持されていることがわかった。
[実施例10〜12]
実施例1と同様にして、複数の導電性基板を作製した。これらを、Pdを含む水溶液に5分間浸漬させてから純水で洗浄し、導電パターン層の表面に、触媒としてのPd粒子を吸着させた。その後、導電性基板を黒色Niめっき用の無電解めっき液に3分間浸漬させて、導電パターン層のトレンチの底面とは反対側及びトレンチの側面側の再表層として、黒色Niめっき膜を形成した。無電解めっき液から取り出した各導電性基板を純水で洗浄した。さらに、黒色Niめっき膜に酸処理を行い、黒色Niめっき膜の表面粗さRaを、酸処理の時間を調整することにより15nm(実施例10)、58nm(実施例11)又は65nm(実施例12)に調整した。Raは、走査型プローブ顕微鏡を用いて、1μmの視野において測定した。実施例1の導電パターン層のRaは8nmであった。
<導電性の評価、透過率の測定>
実施例10〜12及び実施例1の導電性基板について、上述した方法と同様の方法により、透明性及び導電性を評価した。表2に示すように、Raが15〜60nmであるときに、透明性及び導電性が特に優れることがわかった。
Figure 2019029659
[実施例13〜15]
実施例1と同様にして、複数の導電性基板を作製した。これら導電性基板のトレンチ形成層及び導電パターン層の表面に、保護膜形成用の硬化性樹脂組成物をドクターブレードで塗工した。塗膜を乾燥してから、紫外線照射によって硬化させて、トレンチ形成層及び導電パターンを覆う保護膜(厚み100nm)を形成させた。ここで用いた保護膜形成用の硬化性樹脂組成物は、フィラー(酸化ケイ素)及びフッ素樹脂を含有する。フィラーの含有量を変更することにより、保護膜の屈折率が表3に記載した値になるように調整した。
<透明性の評価>
実施例13〜15及び実施例1の導電性基板について、上述した方法と同様の方法により、導電性基板の透明性を測定した。結果を表3に示す。表3に示すように、保護膜の屈折率が空気の屈折率1.0より大きく、また、トレンチ形成層の屈折率よりも小さい場合に、透明性が特に優れることがわかった。
Figure 2019029659
1、1A、1B…導電性基板、2…基材、3…下地層、6…トレンチ、6a…トレンチの底面、6b,6c…トレンチの側面、8…導電パターン層、40…発光素子、44…接続部、45…密着層、46…絶縁層、47…UBM層、50…表示装置。

Claims (15)

  1. 基材及び前記基材の一方の主面側に設けられた導電パターン層を有する導電性基板を製造する方法であって、
    前記基材上に形成された下地層上に形成されたトレンチ形成層に凸部を有するモールドを押し込むことを含むインプリント法により、前記下地層が露出した底面と前記トレンチ形成層の表面を含む側面とを有するトレンチを形成させる工程であって、前記下地層が触媒を含む、工程と、
    前記トレンチの底面に露出した前記下地層から金属めっきを成長させ、それにより前記金属めっきを含み前記トレンチを充填する前記導電パターン層を形成させる工程と、を備える、方法。
  2. 基材及び前記基材の一方の主面側に設けられた導電パターン層を有する導電性基板を製造する方法であって、
    前記基材上に形成された下地層上に形成されたトレンチ形成層に凸部を有するモールドを押し込むことを含むインプリント法により、前記下地層が露出した底面と前記トレンチ形成層の表面を含む側面とを有するトレンチを形成させる工程と、
    前記トレンチの底面に露出した前記下地層に触媒を吸着させる工程と、
    前記触媒が吸着した下地層から金属めっきを成長させ、それにより前記金属めっきを含み前記トレンチを充填する前記導電パターン層を形成させる工程と、を備える、方法。
  3. 前記導電パターン層の側面のうち少なくとも一部と前記トレンチの側面との間に間隙が形成されるように、前記金属めっきを成長させる、請求項1又は2に記載の方法。
  4. 前記導電パターン層の、前記トレンチの底面とは反対側の面を含む表面を黒化させる工程を更に備える、請求項1〜3のいずれか一項に記載の方法。
  5. 前記トレンチ形成層及び前記導電パターン層の前記基材とは反対側の面の少なくとも一部を覆う保護膜を形成させる工程を更に備える、請求項1〜4のいずれか一項に記載の方法。
  6. 前記導電パターン層がメッシュ状のパターンを形成している、請求項1〜5のいずれか一項に記載の方法。
  7. 基材及び前記基材の一方の主面側に設けられた導電パターン層を有する導電性基板と、電子部品とを備える電子装置を製造する方法であって、
    前記基材上に形成された下地層上に形成されたトレンチ形成層に凸部を有するモールドを押し込むことを含むインプリント法により、前記下地層が露出した底面と前記トレンチ形成層の表面を含む側面とを有するトレンチを形成させる工程であって、前記下地層が触媒を含む、工程と、
    前記トレンチの底面に露出した前記下地層から金属めっきを成長させ、それにより前記金属めっきを含み前記トレンチを充填する前記導電パターン層を形成させる工程と、
    前記基板及び前記導電パターン層を有する前記導電性基板に前記電子部品を実装する工程と、を備える、方法。
  8. 基材及び前記基材の一方の主面側に設けられた導電パターン層を有する導電性基板と、電子部品とを備える電子装置を製造する方法であって、
    前記基材上に形成された下地層上に形成されたトレンチ形成層に凸部を有するモールドを押し込むことを含むインプリント法により、前記下地層が露出した底面と前記トレンチ形成層の表面を含む側面とを有するトレンチを形成させる工程と、
    前記トレンチの底面に露出した前記下地層に触媒を吸着させる工程と、
    前記触媒が吸着した下地層から金属めっきを成長させ、それにより前記金属めっきを含み前記トレンチを充填する前記導電パターン層を形成させる工程と、
    前記基板及び前記導電パターン層を有する前記導電性基板に前記電子部品を実装する工程と、を備える、方法。
  9. 前記導電性基板に前記電子部品を実装する工程が、
    前記導電パターン層上に接続部を形成させることと、
    前記電子部品を、前記接続部を介して前記導電パターン層と接続することと、を含む、請求項7又は8に記載の方法。
  10. 前記導電性基板に前記電子部品を実装する工程が、
    前記導電パターン層上に密着層を形成させることと、
    前記トレンチ形成層の前記下地層とは反対側の表面を覆い、前記密着層の一部が露出する開口部を有する絶縁層を形成させることと、
    前記密着層の開口部内に露出した前記密着層の面上にUBM層を形成させることと、
    前記UBM層上に接続部を形成させることと、
    前記電子部品を、前記接続部、前記UBM層及び前記密着層を介して前記導電パターン層と接続することと、を含む、請求項7又は8に記載の方法。
  11. 基材及び前記基材の一方の主面側に設けられた導電パターン層を有する導電性基板と、発光素子とを備える表示装置を製造する方法であって、
    前記基材上に形成された下地層上に形成されたトレンチ形成層に凸部を有するモールドを押し込むことを含むインプリント法により、前記下地層が露出した底面と前記トレンチ形成層の表面を含む側面とを有するトレンチを形成させる工程であって、前記下地層が触媒を含む、工程と、
    前記トレンチの底面に露出した前記下地層から金属めっきを成長させ、それにより前記金属めっきを含み前記トレンチを充填する前記導電パターン層を形成させる工程と、
    前記基板及び前記導電パターン層を有する前記導電性基板に前記発光素子を実装する工程と、を備える、方法。
  12. 基材及び前記基材の一方の主面側に設けられた導電パターン層を有する導電性基板と、発光素子とを備える表示装置を製造する方法であって、
    前記基材上に形成された下地層上に形成されたトレンチ形成層に凸部を有するモールドを押し込むことを含むインプリント法により、前記下地層が露出した底面と前記トレンチ形成層の表面を含む側面とを有するトレンチを形成させる工程と、
    前記トレンチの底面に露出した前記下地層に触媒を吸着させる工程と、
    前記触媒が吸着した下地層から金属めっきを成長させ、それにより前記金属めっきを含み前記トレンチを充填する前記導電パターン層を形成させる工程と、
    前記基板及び前記導電パターン層を有する前記導電性基板に前記発光素子を実装する工程と、を備える、方法。
  13. 前記導電性基板に前記発光素子を実装する工程が、
    前記導電パターン層上に接続部を形成させることと、
    前記発光素子を、前記接続部を介して前記導電パターン層と接続することと、を含む、請求項11又は12に記載の方法。
  14. 前記導電性基板に前記発光素子を実装する工程が、
    前記導電パターン層上に密着層を形成させることと、
    前記トレンチ形成層の前記下地層とは反対側の表面を覆い、前記密着層の一部が露出する開口部を有する絶縁層を形成させることと、
    前記密着層の開口部内に露出した前記密着層の面上にUBM層を形成させることと、
    前記UBM層上に接続部を形成させることと、
    前記発光素子を、前記接続部、前記UBM層及び前記密着層を介して前記導電パターン層と接続することと、を含む、請求項11又は12に記載の方法。
  15. 前記導電パターン層の側面のうち少なくとも一部と前記トレンチの側面との間に間隙が形成されるように、前記金属めっきを成長させる、請求項7〜14のいずれか一項に記載の方法。
JP2018133396A 2017-07-28 2018-07-13 導電性基板、電子装置及び表示装置の製造方法 Active JP7375294B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023102487A JP2023112114A (ja) 2017-07-28 2023-06-22 導電性基板、電子装置及び表示装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017146671 2017-07-28
JP2017146671 2017-07-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023102487A Division JP2023112114A (ja) 2017-07-28 2023-06-22 導電性基板、電子装置及び表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019029659A true JP2019029659A (ja) 2019-02-21
JP7375294B2 JP7375294B2 (ja) 2023-11-08

Family

ID=65226003

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018133396A Active JP7375294B2 (ja) 2017-07-28 2018-07-13 導電性基板、電子装置及び表示装置の製造方法
JP2023102487A Pending JP2023112114A (ja) 2017-07-28 2023-06-22 導電性基板、電子装置及び表示装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023102487A Pending JP2023112114A (ja) 2017-07-28 2023-06-22 導電性基板、電子装置及び表示装置の製造方法

Country Status (6)

Country Link
US (2) US10784122B2 (ja)
JP (2) JP7375294B2 (ja)
KR (1) KR102127103B1 (ja)
CN (1) CN109309012B (ja)
DE (1) DE102018118116B4 (ja)
TW (1) TWI689621B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023090335A1 (ja) * 2021-11-19 2023-05-25 Agc株式会社 透明電子デバイス、合わせガラス、及び透明電子デバイスの製造方法
WO2023189250A1 (ja) * 2022-03-29 2023-10-05 Tdk株式会社 導電性フィルム及び表示装置
WO2023189256A1 (ja) * 2022-03-29 2023-10-05 Tdk株式会社 導電性フィルム及び表示装置
WO2023210488A1 (ja) * 2022-04-28 2023-11-02 富士フイルム株式会社 導電性基板の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020232150A2 (en) * 2019-05-13 2020-11-19 Board Of Regents, The University Of Texas System Roll-to-roll nanoimprint lithography tools processes
CN113391733B (zh) * 2021-07-09 2022-06-17 江苏软讯科技有限公司 一种金属网格柔性导电膜及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0856066A (ja) * 1994-04-23 1996-02-27 Lpkf Cad Cam Syst Gmbh 基板の表面に金属化を施す方法
WO2007074567A1 (ja) * 2005-12-27 2007-07-05 Ibiden Co., Ltd. 光・電気複合配線板及びその製造方法
JP2009543334A (ja) * 2006-06-30 2009-12-03 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 位置合せおよびフィーチャの成形に対してフレキシビリティが向上したナノインプリント技術
JP2015164030A (ja) * 2014-01-31 2015-09-10 住友金属鉱山株式会社 導電性基板、積層導電性基板、導電性基板の製造方法、及び積層導電性基板の製造方法
JP2016526278A (ja) * 2013-04-30 2016-09-01 インクテック カンパニー, リミテッドInktec Co., Ltd. 黒化導電性パターンの形成方法および黒化導電性インク組成物

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100280880B1 (ko) 1998-04-10 2001-05-02 구자홍 다이아몬드박막 패턴 제조방법
JP2005008909A (ja) * 2003-06-16 2005-01-13 Canon Inc 構造体の製造方法
JP2006339365A (ja) 2005-06-01 2006-12-14 Mitsui Mining & Smelting Co Ltd 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法
KR100797716B1 (ko) 2006-03-21 2008-01-23 삼성전기주식회사 회로기판이 없는 led-백라이트유닛 및 그 제조방법
US20080264672A1 (en) * 2007-04-26 2008-10-30 Air Products And Chemicals, Inc. Photoimprintable Low Dielectric Constant Material and Method for Making and Using Same
KR101532716B1 (ko) 2008-12-31 2015-07-02 미래나노텍(주) 광학 필터 및 그 제조 방법
US9244573B2 (en) 2010-03-03 2016-01-26 Miraenanotech Co., Ltd. Capacitive touch panel including embedded sensing electrodes
KR20140023512A (ko) * 2012-08-16 2014-02-27 엘지이노텍 주식회사 질화물 발광장치
JP6674257B2 (ja) 2013-02-27 2020-04-01 ミラエナノテック カンパニー リミテッド 静電容量方式タッチスクリーンのためのダミーパターンを使用するタッチパッドの構造
CN103247366B (zh) 2013-03-28 2015-04-08 南昌欧菲光科技有限公司 电容式透明导电膜及其制造方法
TW201505493A (zh) 2013-07-17 2015-02-01 Ichia Tech Inc 前驅基板、軟性印刷電路板的製造方法及前驅基板
JP2016164694A (ja) 2015-03-06 2016-09-08 パナソニックIpマネジメント株式会社 タッチセンサおよびタッチセンサの製造方法
JP2018085358A (ja) * 2016-11-21 2018-05-31 日立化成株式会社 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0856066A (ja) * 1994-04-23 1996-02-27 Lpkf Cad Cam Syst Gmbh 基板の表面に金属化を施す方法
WO2007074567A1 (ja) * 2005-12-27 2007-07-05 Ibiden Co., Ltd. 光・電気複合配線板及びその製造方法
JP2009543334A (ja) * 2006-06-30 2009-12-03 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 位置合せおよびフィーチャの成形に対してフレキシビリティが向上したナノインプリント技術
JP2016526278A (ja) * 2013-04-30 2016-09-01 インクテック カンパニー, リミテッドInktec Co., Ltd. 黒化導電性パターンの形成方法および黒化導電性インク組成物
JP2015164030A (ja) * 2014-01-31 2015-09-10 住友金属鉱山株式会社 導電性基板、積層導電性基板、導電性基板の製造方法、及び積層導電性基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023090335A1 (ja) * 2021-11-19 2023-05-25 Agc株式会社 透明電子デバイス、合わせガラス、及び透明電子デバイスの製造方法
WO2023189250A1 (ja) * 2022-03-29 2023-10-05 Tdk株式会社 導電性フィルム及び表示装置
WO2023189256A1 (ja) * 2022-03-29 2023-10-05 Tdk株式会社 導電性フィルム及び表示装置
WO2023210488A1 (ja) * 2022-04-28 2023-11-02 富士フイルム株式会社 導電性基板の製造方法

Also Published As

Publication number Publication date
CN109309012A (zh) 2019-02-05
DE102018118116A1 (de) 2019-04-04
JP7375294B2 (ja) 2023-11-08
JP2023112114A (ja) 2023-08-10
DE102018118116B4 (de) 2024-04-18
KR20190013594A (ko) 2019-02-11
TWI689621B (zh) 2020-04-01
CN109309012B (zh) 2022-07-12
US10784122B2 (en) 2020-09-22
US20200381266A1 (en) 2020-12-03
US11410855B2 (en) 2022-08-09
TW201910554A (zh) 2019-03-16
US20190043736A1 (en) 2019-02-07
KR102127103B1 (ko) 2020-06-26

Similar Documents

Publication Publication Date Title
JP7172211B2 (ja) 導電性基板、電子装置及び表示装置
JP7375294B2 (ja) 導電性基板、電子装置及び表示装置の製造方法
KR102169229B1 (ko) 시트재, 메탈 메시, 배선 기판 및 표시 장치, 및 그것들의 제조 방법
JP2017033279A (ja) 配線体アセンブリ、導体層付き構造体、及びタッチセンサ
JP2018170389A (ja) フレキシブル基板、及び、それを用いたled表示装置
WO2020149113A1 (ja) 透明導電性フィルム
JP2012204022A (ja) 透明導電膜、透明導電膜付き基材、及びそれを用いた有機エレクトロルミネッセンス素子
JP2014078461A (ja) 導電積層体の製造方法
WO2023022175A1 (ja) 導電性フィルム及びその製造方法、並びに表示装置
WO2022138003A1 (ja) 導電性フィルム及び電子装置
WO2024106228A1 (ja) 導電性フィルム及び表示装置
TW202205312A (zh) 透明導電膜及透明導電膜之製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230622

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231009

R150 Certificate of patent or registration of utility model

Ref document number: 7375294

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150