JP2018536182A - 表示装置、ｔｆｔ基板及びｇｏａ駆動回路 - Google Patents

表示装置、ｔｆｔ基板及びｇｏａ駆動回路 Download PDF

Info

Publication number
JP2018536182A
JP2018536182A JP2018515439A JP2018515439A JP2018536182A JP 2018536182 A JP2018536182 A JP 2018536182A JP 2018515439 A JP2018515439 A JP 2018515439A JP 2018515439 A JP2018515439 A JP 2018515439A JP 2018536182 A JP2018536182 A JP 2018536182A
Authority
JP
Japan
Prior art keywords
switch transistor
signal
output
terminal
pull
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018515439A
Other languages
English (en)
Other versions
JP6587329B2 (ja
Inventor
尚操 曹
尚操 曹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of JP2018536182A publication Critical patent/JP2018536182A/ja
Application granted granted Critical
Publication of JP6587329B2 publication Critical patent/JP6587329B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2354/00—Aspects of interface with display user

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)

Abstract

本発明は、表示装置（４０）、ＴＦＴ基板（１）及びＧＯＡ駆動回路（２）を開示する。このＧＯＡ駆動回路（２）の駆動ユニット（１１）は、入力モジュール（１１０）、出力モジュール（１１１）、プルダウンモジュール（１１２）、及びプルダウン保持モジュール（１１３）を含む。入力モジュール（１１０）は、受信した信号（ＴＣ）に応じて第１制御信号（Ｋ１）を出力するために使用される。出力モジュール（１１１）は、第１制御信号（Ｋ１）及び第１クロック信号（ＣＫ）に応じて第１出力制御信号（Ｏ１）を出力するために使用される。プルダウンモジュール（１１２）は、第１制御信号（Ｋ１）、第２クロック信号（ＸＣＫ）及びローレベル信号（ＶＧＬ）に応じてプルダウン信号（Ｌ１）を出力するために使用される。プルダウン保持モジュール（１１３）は、プルダウン信号（Ｌ１）、ハイレベル信号（ＶＧＨ）及び第１クロック信号（ＣＫ）に応じて第２出力制御信号（Ｏ２）を出力して、第１出力制御信号（Ｏ１）と協働して出力信号（Ｇｎ）を取得するために使用される。上記方式により、本発明は、ＧＯＡ駆動回路（２）の一時停止及びカスケード伝送を実現することができる。

Description

本発明は表示技術の分野に関し、特に表示装置、ＴＦＴ基板及びＧＯＡ駆動回路に関する。
埋込式タッチ制御パネルは、より薄い機器本体やより良いユーザー体験を実現することができ、ますます多くのユーザーにより追求されている。埋込式パネルのタッチ制御駆動周波数は、タッチ制御の感度と精確度に関わり、例えば、高世代の１２０Ｈｚのタッチ制御駆動周波数が、パネルメーカーによって重視されている。しかしながら、この駆動方式は、１つのフレーム内で複数回走査する必要があり、ＴＰ（ｔｏｕｃｈ ｐａｎｅｌ、タッチ制御パネル）が駆動されると、ＧＯＡ（Ｇａｔｅ Ｏｎ Ａｒｒａｙ、アレイ基板上に配置されるゲート駆動）駆動を中断する必要があり、ＧＯＡ駆動回路設計の難度が高くなる。
本発明が主に解決する技術的課題は、ＧＯＡ回路の一時停止及びカスケード伝送を実現し、高周波数ＴＰ駆動を実現し、且つＩＣコストを最大限に節約することができる表示装置、ＴＦＴ基板及びＧＯＡ回路を提供することである。
上記技術的課題を解決するために、本発明の１つの技術的方案は、ＧＯＡ駆動回路を提供する。このＧＯＡ駆動回路はマルチステージの駆動ユニットを含み、駆動ユニットの各々は、入力モジュール、出力モジュール、プルダウンモジュール、及びプルダウン保持モジュールを含む。入力モジュールは、タッチ制御信号、ローレベル信号、ハイレベル信号及び前ステージの出力信号を受信し、受信した信号に応じて第１制御信号を出力するために使用される。第１ステージの駆動ユニットの入力モジュールは、タッチ制御信号、ローレベル信号、ハイレベル信号及び予め設定された初期信号を受信する。出力モジュールは、第１制御信号及び第１クロック信号を受信し、第１制御信号及び第１クロック信号に応じて第１出力制御信号を出力するために使用される。プルダウンモジュールは、第１制御信号、第２クロック信号及びローレベル信号を受信し、第１制御信号、第２クロック信号及びローレベル信号に応じてプルダウン信号を出力するために使用される。第２クロック信号と第１クロック信号は互いに逆方向である。プルダウン保持モジュールは、プルダウン信号、ハイレベル信号及び第１クロック信号を受信し、プルダウン信号、ハイレベル信号及び第１クロック信号に応じて第２出力制御信号を出力するために使用される。第１出力制御信号と第２出力制御信号は協働して出力信号を取得する。
入力モジュールは第１スイッチトランジスタ、第２スイッチトランジスタ及び第１コンデンサを含む。第１スイッチトランジスタの制御端は前ステージの出力信号を受信し、第１スイッチトランジスタの入力端はローレベル信号を受信し、第１スイッチトランジスタの出力端は第２スイッチトランジスタの入力端に接続される。第１ステージの駆動ユニットの第１スイッチトランジスタの制御端は、予め設定された初期信号を受信する。第２スイッチトランジスタの制御端はタッチ制御信号を受信し、第２スイッチトランジスタの入力端は第１スイッチトランジスタの出力端に接続され、第２スイッチトランジスタの出力端は第１制御信号を出力する。第１コンデンサの一端はハイレベル信号を受信し、他端は第２スイッチトランジスタの入力端に接続される。
出力モジュールは、第３スイッチトランジスタ及び第２コンデンサを含む。第３スイッチトランジスタの制御端は、第１制御信号を受信するために第２スイッチトランジスタの出力端に接続され、第３スイッチトランジスタの入力端は第１クロック信号を受信し、第３スイッチトランジスタの出力端は第１出力制御信号を出力する。第２コンデンサの両端は、第３スイッチトランジスタの制御端及び出力端にそれぞれ接続される。
プルダウン信号は、第１プルダウン信号及び第２プルダウン信号を含み、プルダウンモジュールは、第４スイッチトランジスタ及び第５スイッチトランジスタを含む。第４スイッチトランジスタの制御端は、第１制御信号を受信するために第２スイッチトランジスタの出力端に接続され、第４スイッチトランジスタの入力端は第２クロック信号を受信し、第４スイッチトランジスタの出力端は第１プルダウン信号を出力する。第５スイッチトランジスタの制御端は第２クロック信号を受信し、第５スイッチトランジスタの入力端はローレベル信号を受信し、第５スイッチトランジスタの出力端は第２プルダウン信号を出力する。
プルダウン保持モジュールは、第６スイッチトランジスタ、第７スイッチトランジスタ、第８スイッチトランジスタ及び第３コンデンサを含む。第６スイッチトランジスタの制御端は第１クロック信号を受信し、第６スイッチトランジスタの入力端は第７スイッチトランジスタの出力端に接続され、第６スイッチトランジスタの出力端は第３スイッチトランジスタの制御端に接続される。第７スイッチトランジスタの制御端は、プルダウン信号を受信するために、第４スイッチトランジスタ及び第５スイッチトランジスタの出力端にそれぞれ接続され、第７スイッチトランジスタの入力端はハイレベル信号を受信し、第７スイッチトランジスタの出力端は第６スイッチトランジスタの入力端に接続される。第８スイッチトランジスタの制御端は、プルダウン信号を受信するために、第４スイッチトランジスタ及び第５スイッチトランジスタの出力端にそれぞれ接続され、第８スイッチトランジスタの入力端はハイレベル信号を受信し、第８スイッチトランジスタの出力端は第２出力制御信号を出力する。第３コンデンサの一端は第７スイッチトランジスタ及び第８スイッチトランジスタの制御端に接続され、他端はハイレベル信号を受信する。
回路は第９スイッチトランジスタをさらに含む。第９スイッチトランジスタの制御端はローレベル信号を受信し、第９スイッチトランジスタの入力端は第２スイッチトランジスタの出力端に接続され、第９スイッチトランジスタの出力端は第３スイッチトランジスタの制御端に接続される。
第９スイッチトランジスタはＰ型スイッチトランジスタであり、制御端はＰ型スイッチトランジスタのゲートであり、入力端はＰ型スイッチトランジスタのソースであり、出力端はＰ型スイッチトランジスタのドレインである。
第１スイッチトランジスタ〜第８スイッチトランジスタはいずれもＰ型スイッチトランジスタであり、制御端はＰ型スイッチトランジスタのゲートであり、入力端はＰ型スイッチトランジスタのソースであり、出力端はＰ型スイッチトランジスタのドレインである。
上述した技術的課題を解決するために、本発明の他の技術的方案は、ＧＯＡ駆動回路を含むＴＦＴ基板を提供する。このＧＯＡ駆動回路はマルチステージの駆動ユニットを含み、駆動ユニットの各々は、入力モジュール、出力モジュール、プルダウンモジュール、及びプルダウン保持モジュールを含む。入力モジュールは、タッチ制御信号、ローレベル信号、ハイレベル信号及び前ステージの出力信号を受信し、受信した信号に応じて第１制御信号を出力するために使用される。第１ステージの駆動ユニットの入力モジュールは、タッチ制御信号、ローレベル信号、ハイレベル信号及び予め設定された初期信号を受信する。出力モジュールは、第１制御信号及び第１クロック信号を受信し、第１制御信号及び第１クロック信号に応じて第１出力制御信号を出力するために使用される。プルダウンモジュールは、第１制御信号、第２クロック信号及びローレベル信号を受信し、第１制御信号、第２クロック信号及びローレベル信号に応じてプルダウン信号を出力するために使用される。第２クロック信号と第１クロック信号は互いに逆方向である。プルダウン保持モジュールは、プルダウン信号、ハイレベル信号及び第１クロック信号を受信し、プルダウン信号、ハイレベル信号及び第１クロック信号に応じて第２出力制御信号を出力するために使用される。第１出力制御信号と第２出力制御信号は協働して出力信号を取得する。
入力モジュールは第１スイッチトランジスタ、第２スイッチトランジスタ及び第１コンデンサを含む。第１スイッチトランジスタの制御端は前ステージの出力信号を受信し、第１スイッチトランジスタの入力端はローレベル信号を受信し、第１スイッチトランジスタの出力端は第２スイッチトランジスタの入力端に接続される。第１ステージの駆動ユニットの第１スイッチトランジスタの制御端は、予め設定された初期信号を受信する。第２スイッチトランジスタの制御端はタッチ制御信号を受信し、第２スイッチトランジスタの入力端は第１スイッチトランジスタの出力端に接続され、第２スイッチトランジスタの出力端は第１制御信号を出力する。第１コンデンサの一端はハイレベル信号を受信し、他端は第２スイッチトランジスタの入力端に接続される。
出力モジュールは、第３スイッチトランジスタ及び第２コンデンサを含む。第３スイッチトランジスタの制御端は、第１制御信号を受信するために第２スイッチトランジスタの出力端に接続され、第３スイッチトランジスタの入力端は第１クロック信号を受信し、第３スイッチトランジスタの出力端は第１出力制御信号を出力する。第２コンデンサの両端は、第３スイッチトランジスタの制御端及び出力端にそれぞれ接続される。
プルダウン信号は、第１プルダウン信号及び第２プルダウン信号を含み、プルダウンモジュールは、第４スイッチトランジスタ及び第５スイッチトランジスタを含む。第４スイッチトランジスタの制御端は、第１制御信号を受信するために第２スイッチトランジスタの出力端に接続され、第４スイッチトランジスタの入力端は第２クロック信号を受信し、第４スイッチトランジスタの出力端は第１プルダウン信号を出力する。第５スイッチトランジスタの制御端は第２クロック信号を受信し、第５スイッチトランジスタの入力端はローレベル信号を受信し、第５スイッチトランジスタの出力端は第２プルダウン信号を出力する。
プルダウン保持モジュールは、第６スイッチトランジスタ、第７スイッチトランジスタ、第８スイッチトランジスタ及び第３コンデンサを含む。第６スイッチトランジスタの制御端は第１クロック信号を受信し、第６スイッチトランジスタの入力端は第７スイッチトランジスタの出力端に接続され、第６スイッチトランジスタの出力端は第３スイッチトランジスタの制御端に接続される。第７スイッチトランジスタの制御端は、プルダウン信号を受信するために、第４スイッチトランジスタ及び第５スイッチトランジスタの出力端にそれぞれ接続され、第７スイッチトランジスタの入力端はハイレベル信号を受信し、第７スイッチトランジスタの出力端は第６スイッチトランジスタの入力端に接続される。第８スイッチトランジスタの制御端は、プルダウン信号を受信するために、第４スイッチトランジスタ及び第５スイッチトランジスタの出力端にそれぞれ接続され、第８スイッチトランジスタの入力端はハイレベル信号を受信し、第８スイッチトランジスタの出力端は第２出力制御信号を出力する。第３コンデンサの一端は第７スイッチトランジスタ及び第８スイッチトランジスタの制御端に接続され、他端はハイレベル信号を受信する。
回路は第９スイッチトランジスタをさらに含む。第９スイッチトランジスタの制御端はローレベル信号を受信し、第９スイッチトランジスタの入力端は第２スイッチトランジスタの出力端に接続され、第９スイッチトランジスタの出力端は第３スイッチトランジスタの制御端に接続される。
上述した技術的課題を解決するために、本発明の別の技術的方案は、表示装置を提供する。この表示装置はＴＦＴ基板を含み、このＴＦＴ基板はＧＯＡ駆動回路を含む。このＧＯＡ駆動回路はマルチステージの駆動ユニットを含み、駆動ユニットの各々は、入力モジュール、出力モジュール、プルダウンモジュール、及びプルダウン保持モジュールを含む。入力モジュールは、タッチ制御信号、ローレベル信号、ハイレベル信号及び前ステージの出力信号を受信し、受信した信号に応じて第１制御信号を出力するために使用される。第１ステージの駆動ユニットの入力モジュールは、タッチ制御信号、ローレベル信号、ハイレベル信号及び予め設定された初期信号を受信する。出力モジュールは、第１制御信号及び第１クロック信号を受信し、第１制御信号及び第１クロック信号に応じて第１出力制御信号を出力するために使用される。プルダウンモジュールは、第１制御信号、第２クロック信号及びローレベル信号を受信し、第１制御信号、第２クロック信号及びローレベル信号に応じてプルダウン信号を出力するために使用される。第２クロック信号と第１クロック信号は互いに逆方向である。プルダウン保持モジュールは、プルダウン信号、ハイレベル信号及び第１クロック信号を受信し、プルダウン信号、ハイレベル信号及び第１クロック信号に応じて第２出力制御信号を出力するために使用される。第１出力制御信号と第２出力制御信号は協働して出力信号を取得する。
入力モジュールは第１スイッチトランジスタ、第２スイッチトランジスタ及び第１コンデンサを含む。第１スイッチトランジスタの制御端は前ステージの出力信号を受信し、第１スイッチトランジスタの入力端はローレベル信号を受信し、第１スイッチトランジスタの出力端は第２スイッチトランジスタの入力端に接続される。第１ステージの駆動ユニットの第１スイッチトランジスタの制御端は、予め設定された初期信号を受信する。第２スイッチトランジスタの制御端はタッチ制御信号を受信し、第２スイッチトランジスタの入力端は第１スイッチトランジスタの出力端に接続され、第２スイッチトランジスタの出力端は第１制御信号を出力する。第１コンデンサの一端はハイレベル信号を受信し、他端は第２スイッチトランジスタの入力端に接続される。
出力モジュールは、第３スイッチトランジスタ及び第２コンデンサを含む。第３スイッチトランジスタの制御端は、第１制御信号を受信するために第２スイッチトランジスタの出力端に接続され、第３スイッチトランジスタの入力端は第１クロック信号を受信し、第３スイッチトランジスタの出力端は第１出力制御信号を出力する。第２コンデンサの両端は、第３スイッチトランジスタの制御端及び出力端にそれぞれ接続される。
プルダウン信号は、第１プルダウン信号及び第２プルダウン信号を含み、プルダウンモジュールは、第４スイッチトランジスタ及び第５スイッチトランジスタを含む。第４スイッチトランジスタの制御端は、第１制御信号を受信するために第２スイッチトランジスタの出力端に接続され、第４スイッチトランジスタの入力端は第２クロック信号を受信し、第４スイッチトランジスタの出力端は第１プルダウン信号を出力する。第５スイッチトランジスタの制御端は第２クロック信号を受信し、第５スイッチトランジスタの入力端はローレベル信号を受信し、第５スイッチトランジスタの出力端は第２プルダウン信号を出力する。
プルダウン保持モジュールは、第６スイッチトランジスタ、第７スイッチトランジスタ、第８スイッチトランジスタ及び第３コンデンサを含む。第６スイッチトランジスタの制御端は第１クロック信号を受信し、第６スイッチトランジスタの入力端は第７スイッチトランジスタの出力端に接続され、第６スイッチトランジスタの出力端は第３スイッチトランジスタの制御端に接続される。第７スイッチトランジスタの制御端は、プルダウン信号を受信するために、第４スイッチトランジスタ及び第５スイッチトランジスタの出力端にそれぞれ接続され、第７スイッチトランジスタの入力端はハイレベル信号を受信し、第７スイッチトランジスタの出力端は第６スイッチトランジスタの入力端に接続される。第８スイッチトランジスタの制御端は、プルダウン信号を受信するために、第４スイッチトランジスタ及び第５スイッチトランジスタの出力端にそれぞれ接続され、第８スイッチトランジスタの入力端はハイレベル信号を受信し、第８スイッチトランジスタの出力端は第２出力制御信号を出力する。第３コンデンサの一端は第７スイッチトランジスタ及び第８スイッチトランジスタの制御端に接続され、他端はハイレベル信号を受信する。
回路は第９スイッチトランジスタをさらに含む。第９スイッチトランジスタの制御端はローレベル信号を受信し、第９スイッチトランジスタの入力端は第２スイッチトランジスタの出力端に接続され、第９スイッチトランジスタの出力端は第３スイッチトランジスタの制御端に接続される。
本発明の有利な効果は以下のとおりである。従来技術とは異なり、本発明は、ＧＯＡ駆動回路を提供し、このＧＯＡ駆動回路は、マルチステージの駆動ユニットを含み、駆動ユニットの各々は、入力モジュール、出力モジュール、プルダウンモジュール及びプルダウン保持モジュールを含む。入力モジュールは、タッチ制御信号、ローレベル信号、ハイレベル信号、及び前ステージの出力信号を受信し、受信した信号に応じて第１制御信号を出力するために使用される。第１ステージの駆動ユニットの入力モジュールは、タッチ制御信号、ローレベル信号、ハイレベル信号、及び予め設定された初期信号を受信する。出力モジュールは、第１制御信号及び第１クロック信号を受信し、第１制御信号及び第１クロック信号に応じて第１出力制御信号を出力するために使用される。プルダウンモジュールは、第１制御信号、第２クロック信号及びローレベル信号を受信し、第１制御信号、第２クロック信号及びローレベル信号に応じてプルダウン信号を出力するために使用される。第２クロック信号及び第１クロック信号は互いに逆方向である。プルダウン保持モジュールは、プルダウン信号、ハイレベル信号及び第１クロック信号を受信し、プルダウン信号、ハイレベル信号及び第１クロック信号に応じて第２出力制御信号を出力するために使用される。第１出力制御信号と第２出力制御信号は協働して出力信号を取得する。従って、本発明のＧＯＡ駆動回路は、タッチ制御信号に応じて一時停止やカスケード伝送を行うことができ、それにより高周波数ＴＰ駆動を実現する。さらに、本発明は、上記の幾つかの簡単なモジュールによりＧＯＡ駆動回路を実現することにより、ＩＣコストを最大限に節約することができる。
本発明の実施例によるＧＯＡ駆動回路の構造模式図である。 本発明の実施例によるＧＯＡ駆動回路の第ｎステージの駆動ユニットの回路模式図である。 ＧＯＡ駆動回路が動作しているときの各信号のタイミング図である。 本発明の実施例による別のＧＯＡ駆動回路の構造模式図である。 本発明の実施例による表示装置の構造模式図である。
図１を参照する。図１は、本発明の実施例によるＧＯＡ駆動回路の構造模式図である。図１に示されるように、本発明の実施例のＧＯＡ駆動回路１０は、マルチステージの駆動ユニット１１を含む。各ステージの駆動ユニット１１はいずれもタッチ制御信号ＴＣ、ローレベル信号ＶＧＬ、ハイレベル信号ＶＧＨ、前ステージの出力信号Ｇｎ−１、第１クロック信号ＣＫ及び第２クロック信号ＸＣＫを受信する。図１に示されるように、第１ステージの駆動ユニット１１は、前ステージの出力信号の代わりに予め設定された初期信号ＳＴＶを受信する。従って、本実施例のＧＯＡ駆動回路１０は、タッチ制御信号ＴＣに応じて一時停止やカスケード伝送を行うことができ、それにより高周波数ＴＰ駆動を実現する。さらに、ＩＣコストを最大限に節約することもできる。
各ステージのＧＯＡ駆動ユニット１１の構造は同じであるので、以下では、そのうちの１つのステージのＧＯＡ駆動ユニットを例として説明する。
図２を参照する。図２は、本発明の実施例によるＧＯＡ駆動回路の第ｎステージの駆動ユニットの回路模式図である。図２に示されるように、駆動ユニット１０は、入力モジュール１１０、出力モジュール１１１、プルダウンモジュール１１２及びプルダウン保持モジュール１１３を含む。
入力モジュール１１０は、タッチ制御信号ＴＣ、ローレベル信号ＶＧＬ、ハイレベル信号ＶＧＨ及び前ステージの出力信号Ｇｎ−１を受信し、受信した信号に応じて第１制御信号Ｋ１を出力するために使用される。第１制御信号Ｋ１は第１ノードＱｎに出力され、第１ノードＱｎは、駆動信号の出力を制御するための点である。第１ステージの駆動ユニット１１の入力モジュール１１０は、タッチ制御信号ＴＣ、ローレベル信号ＶＧＬ、ハイレベル信号ＶＧＨ、及び予め設定された初期信号ＳＴＶを受信する。
出力モジュール１１１は、第１制御信号Ｋ１及び第１クロック信号ＣＫを受信し、第１制御信号Ｋ１及び第１クロック信号ＣＫに応じて第１出力制御信号Ｏ１を出力するために使用される。
プルダウンモジュール１１２は、第１制御信号Ｋ１、第２クロック信号ＸＣＫ及びローレベル信号ＶＧＬを受信し、第１制御信号Ｋ１、第２クロック信号ＸＣＫ及びローレベル信号ＶＧＬに応じてプルダウン信号Ｌ１を出力するために使用される。プルダウン信号Ｌ１は第２ノードＰｎに出力され、第２ノードＰｎは、回路が作動していない期間に回路の安定的な出力を制御するための点である。第２クロック信号ＸＣＫと第１クロック信号ＣＫとは、互いに逆方向である。
プルダウン保持モジュール１１３は、プルダウン信号Ｌ１、ハイレベル信号ＶＧＨ及び第１クロック信号ＣＫを受信し、プルダウン信号Ｌ１、ハイレベル信号ＶＧＨ及び第１クロック信号ＣＫに応じて第２出力制御信号Ｏ２を出力するために使用される。第１出力制御信号Ｏ１と第２出力制御信号Ｏ２は協働して出力信号Ｇｎを取得する。
好ましくは、入力モジュール１１０は、第１スイッチトランジスタＴ１、第２スイッチトランジスタＴ２及び第１コンデンサＣ１を含む。第１スイッチトランジスタＴ１の制御端は前ステージの出力信号Ｇｎ−１を受信し、第１スイッチトランジスタＴ１の入力端はローレベル信号ＶＧＬを受信し、第１スイッチトランジスタＴ１の出力端は第２スイッチトランジスタＴ２の入力端に接続される。第１ステージの駆動ユニットの第１スイッチトランジスタＴ１の制御端は、予め設定された初期信号ＳＴＶを受信する。第２スイッチトランジスタＴ２の制御端はタッチ制御信号ＴＣを受信し、第２スイッチトランジスタＴ２の入力端は第１スイッチトランジスタＴ１の出力端に接続され、第２スイッチトランジスタＴ２の出力端は第１制御信号Ｋ１を出力する。具体的には、第２スイッチトランジスタＴ２の出力端は、第１ノードＱｎに接続されて、第１ノードＱｎに第１制御信号Ｋ１を出力する。第１コンデンサＣ１の一端はハイレベル信号ＶＧＨを受信し、他端は第２スイッチトランジスタＴ２の入力端に接続され、即ち、他端は、第２スイッチトランジスタＴ２の入力端と第１スイッチトランジスタＴ１の出力端との間に接続される。第１コンデンサＣ１は、第２スイッチトランジスタＴ２の入力端上の電圧を安定させるために使用される。
出力モジュール１１１は、第３スイッチトランジスタＴ３及び第２コンデンサＣ２を含む。第３スイッチトランジスタＴ３の制御端は、第１制御信号Ｋ１を受信するために、第２スイッチトランジスタＴ２の出力端に接続される。具体的には、第３スイッチトランジスタＴ３の制御端は、第１ノードＱｎを介して第２スイッチトランジスタＴ２の出力する第１制御信号Ｋ１を受信するために、第１ノードＱｎに接続される。第３スイッチトランジスタＴ３の入力端は第１クロック信号ＣＫを受信し、第３スイッチトランジスタＴ３の出力端は第１出力制御信号Ｏ１を出力する。第２コンデンサＣ２の両端は、第３スイッチトランジスタＴ３の制御端と出力端にそれぞれ接続され、即ち、第２コンデンサＣ２の一端と第３スイッチトランジスタＴ３の制御端はいずれも第１ノードＱｎに接続される。
本実施例において、プルダウン信号Ｌ１は、第１プルダウン信号Ｌ１１及び第２プルダウン信号Ｌ１２を含み、プルダウンモジュール１１２は、第４スイッチトランジスタＴ４及び第５スイッチトランジスタＴ５を含む。第４スイッチトランジスタＴ４の制御端は、第１制御信号Ｋ１を受信するために、第２スイッチトランジスタＴ２の出力端に接続される。具体的には、第４スイッチトランジスタＴ４の制御端及び第２スイッチトランジスタＴ２の出力端はいずれも第１ノードＱｎに接続される。第４スイッチトランジスタＴ４の入力端は第２クロック信号ＸＣＫを受信し、第４スイッチトランジスタＴ４の出力端は、第１プルダウン信号Ｌ１１を出力する。具体的には、第４スイッチトランジスタＴ４の出力端は第２ノードＰｎに接続されて、第２ノードＰｎに第１プルダウン信号Ｌ１１を出力する。第５スイッチトランジスタＴ５の制御端は第２クロック信号ＸＣＫを受信し、第５スイッチトランジスタＴ５の入力端はローレベル信号ＶＧＬを受信し、第５スイッチトランジスタＴ５の出力端は第２プルダウン信号Ｌ１２を出力する。具体的には、第５スイッチトランジスタＴ５の出力端は第２ノードＰｎに接続されて、第２ノードＰｎに第２プルダウン信号Ｌ１２を出力する。
プルダウン保持モジュール１１３は、第６スイッチトランジスタＴ６、第７スイッチトランジスタＴ７、第８スイッチトランジスタＴ８及び第３コンデンサＣ３を含む。第６スイッチトランジスタＴ６の制御端は第１クロック信号ＣＫを受信し、第６スイッチトランジスタＴ６の入力端は第７スイッチトランジスタＴ７の出力端に接続され、第６スイッチトランジスタＴ６の出力端は、第１ノードＱｎに接続されて、第１ノードＱｎを介して第３スイッチトランジスタＴ３の制御端に接続される。第７スイッチトランジスタＴ７の制御端は、プルダウン信号Ｌ１を受信するために、第２ノードＰｎを介して第４スイッチトランジスタＴ４及び第５スイッチトランジスタＴ５の出力端にそれぞれ接続され、第７スイッチトランジスタＴ７の入力端はハイレベル信号ＶＧＨを受信し、第７スイッチトランジスタＴ７の出力端は第６スイッチトランジスタＴ６の入力端に接続される。第８スイッチトランジスタＴ８の制御端は、プルダウン信号Ｌ１を受信するために、第２ノードＰｎを介して第４スイッチトランジスタＴ４及び第５スイッチトランジスタＴ５の出力端にそれぞれ接続され、第８スイッチトランジスタＴ８の入力端はハイレベル信号ＶＧＨを受信し、第８スイッチトランジスタＴ８の出力端は第２出力制御信号Ｏ２を出力する。第３コンデンサＣ３の一端は、第７スイッチトランジスタＴ７及び第８スイッチトランジスタＴ８の制御端に接続され、他端はハイレベル信号ＶＧＨを受信する。
第１スイッチトランジスタＴ１〜第８スイッチトランジスタＴ８はいずれもＰ型スイッチトランジスタであり、それらの制御端はＰ型スイッチトランジスタのゲートであり、入力端はＰ型スイッチトランジスタのソースであり、出力端はＰ型スイッチトランジスタのドレインである。
図３を一緒に参照する。図３は、本発明のＧＯＡ駆動回路が動作しているときの各信号のタイミング図である。図２及び図３に示されるように、本発明のＧＯＡ駆動回路は、表示駆動時間及びＴＰ動作時間を含み、表示駆動時間は、４つの段階を含み、具体的には、以下のとおりである。
第１段階では、第１スイッチトランジスタＴ１及び第２スイッチトランジスタＴ２がオンされ、ローレベル信号ＶＧＬが第１制御信号Ｋ１として第１ノードＱｎを低電位にプルダウンする。第３スイッチトランジスタＴ３及び第４スイッチトランジスタＴ４の制御端は低電位であるため、第３スイッチトランジスタＴ３及び第４スイッチトランジスタＴ４はいずれもオンされる。このとき、第２クロック信号ＸＣＫが低電位であり、第５スイッチトランジスタＴ５がオンされて、第１プルダウン信号Ｌ１１及び第２プルダウン信号Ｌ１２がいずれも低電位となり、それにより出力されたプルダウン信号Ｌ１が低電位であり、第２ノードＰｎを低電位にプルダウンして、第７スイッチトランジスタＴ７及び第８スイッチトランジスタＴ８がいずれもオンされる。また、第２クロック信号ＸＣＫとは逆方向にある第１クロック信号ＣＫは高電位であるので、第６スイッチトランジスタＴ６はオフされる。第３スイッチトランジスタＴ３は高電位の第１出力制御信号Ｏ１を出力し、第８スイッチトランジスタＴ８も高電位の第１出力制御信号Ｏ２を出力して、出力信号Ｇｎを高電位にする。
第２段階において、第１段階で第２コンデンサＣ２は充電されており、且つ第１ノードＱｎに接続された一端が低電位であるため、このときの第１ノードＱｎは依然として低電位であり、即ち、第２コンデンサＣ２は、第１制御信号Ｋ１を低電位に維持して、第３スイッチトランジスタＴ３がオンされる。このとき、第１クロック信号ＣＫは低電位であるため、出力信号Ｇｎは低電位であり、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、薄膜トランジスタ）基板の表示領域（ＡＡ領域）の画素ユニットを駆動することができるとともに、カスケード伝送信号として次のステージの駆動ユニットに伝送することができる。
また、第１制御信号Ｋ１は低電位であるため、第４スイッチトランジスタＴ４はオンされる。このとき、第２クロック信号ＸＣＫが高電位であることにより、第１プルダウン信号Ｌ１１が高電位となり、第５スイッチトランジスタＴ５がオフされるので、プルダウン信号Ｌ１は高電位であり、即ち、第２ノードＰｎは高電位になる。それにより、第７スイッチトランジスタＴ７及び第８スイッチトランジスタＴ８がオフされ、第２出力制御信号Ｏ２がなくなる。第２ノードＱ点は第２コンデンサＣ２を介してより低い電位に結合されて、第１制御信号Ｋ１はより低い電位になり、出力信号Ｇｎが正常に出力されることを保証する。
第３段階において、第２コンデンサＣ２の作用のため、このときの第１ノードＱｎは依然として低電位である。即ち、第２コンデンサＣ２は第１制御信号Ｋ１を低電位に維持し、第３スイッチトランジスタＴ３及び第４スイッチトランジスタＴ４はオンされる。この段階では、第１クロック信号ＣＫが高電位であり、第２クロック信号ＸＣＫが低電位になることにより、第３スイッチトランジスタＴ３から出力された第１出力制御信号Ｏ１は高電位となり、第１プルダウン信号Ｌ１１は低電位となる。第５スイッチトランジスタＴ５がオンされ、第２プルダウン信号Ｌ１２も低電位であるため、プルダウン信号Ｌ１は低電位であり、即ち、第２ノードＰｎは低電位になる。第７スイッチトランジスタＴ７及び第８スイッチトランジスタＴ８がオンされ、出力された第２出力制御信号Ｏ２は高電位であり、出力信号Ｇｎを高電位にするように、同じく高電位である第１出力制御信号Ｏ１と作用する。
第４段階では、第１クロック信号ＣＫが低電位であり、第６スイッチトランジスタＴ６がオンされる。第３コンデンサＣ３の作用により、第７スイッチトランジスタＴ７はこの時点でオンされることが保証されるため、第１ノードＱｎの第１制御信号Ｋ１が瞬時にプルアップされて、第３スイッチトランジスタＴ３及び第４スイッチトランジスタＴ４がオフされる。１つのフレーム後のプロセスにおいて、第１ノードＱｎの第１制御信号Ｋ１と第２ノードＰｎのプルダウン信号Ｌ１はそれぞれ高電位と低電位に維持されている。
ＧＯＡ駆動回路１０がＴＰ動作時間になると、タッチ制御信号ＴＣが高電位になることにより、第２スイッチトランジスタＴ２がオフされ、カスケード伝送信号が第１コンデンサＣ１に一時的に保存される。ＴＰ動作時間が終了すると、タッチ制御信号ＴＣが低電位になり、第２スイッチトランジスタＴ２がオンされ、第１コンデンサＣ１に一時的に保存される低電位が第１制御信号Ｋ１として第１ノードＱｎに対して充電されて、第１ノードＱｎが低くなり、第３スイッチトランジスタＴ３がオンされる。その後、上記プロセスのようにカスケード伝送が継続される。
図４を参照する。図４は、本発明の実施例による別のＧＯＡ駆動回路の構造模式図である。図４に示されるように、本実施例のＧＯＡ駆動回路は、上述したＧＯＡ駆動回路とは以下の点で異なる。本実施例のＧＯＡ駆動回路は第９スイッチトランジスタＴ９をさらに含む。第９スイッチトランジスタＴ９の制御端はローレベル信号ＶＧＬを受信し、第９スイッチトランジスタＴ９の入力端は第２スイッチトランジスタＴ２の出力端に接続され、第９スイッチトランジスタＴ９の出力端は第３スイッチトランジスタＴ３の制御端に接続される。第９スイッチトランジスタＴ９の作用は、第１ノードＱｎの第１制御信号Ｋ１がより低い電位に結合される場合、第９スイッチトランジスタＴ９がオフされ、第１ノードＱｎの第１制御信号Ｋ１の電位への外部影響を低減することである。
図５をさらに参照する。図５は、本発明の表示装置の模式図である。本実施例において、表示装置４０は、ＴＦＴ基板１と、ＴＦＴ基板１の側に位置するＧＯＡ駆動回路２を含む。このＧＯＡ駆動回路２は、前述したＧＯＡ駆動回路１０である。
以上より、本発明のＧＯＡ駆動回路は、タッチ制御信号ＴＣにより一時停止及びカスケード伝送を実現することができ、高周波数ＴＰ駆動に適する。また、本発明のＧＯＡ駆動回路は、９つのスイッチトランジスタと３つのコンデンサのみで構成することができ、ＩＣコストを最大限に節約することができる。
以上の説明は本発明に係る実施形態にすぎず、本発明の保護範囲を制限するものではない。本発明の明細書及び添付図面によって作成したすべての同等構造又は同等フローの変更を、直接又は間接的に他の関連する技術分野に実施することは、いずれも同じ理由により本発明の保護範囲内に含まれるべきである。

Claims (20)

  1. ＧＯＡ駆動回路であって、前記ＧＯＡ駆動回路はマルチステージの駆動ユニットを含み、前記駆動ユニットの各々は、入力モジュール、出力モジュール、プルダウンモジュール、及びプルダウン保持モジュールを含み、
    前記入力モジュールは、タッチ制御信号、ローレベル信号、ハイレベル信号、及び前ステージの出力信号を受信し、受信した信号に応じて第１制御信号を出力するために使用され、第１ステージの駆動ユニットの入力モジュールは、タッチ制御信号、ローレベル信号、ハイレベル信号、及び予め設定された初期信号を受信し、
    前記出力モジュールは、前記第１制御信号及び第１クロック信号を受信し、前記第１制御信号及び前記第１クロック信号に応じて第１出力制御信号を出力するために使用され、
    前記プルダウンモジュールは、前記第１制御信号、第２クロック信号及びローレベル信号を受信し、前記第１制御信号、第２クロック信号及びローレベル信号に応じてプルダウン信号を出力するために使用され、前記第２クロック信号及び前記第１クロック信号は互いに逆方向であり、
    前記プルダウン保持モジュールは、前記プルダウン信号、ハイレベル信号及び第１クロック信号を受信し、前記プルダウン信号、ハイレベル信号及び第１クロック信号に応じて第２出力制御信号を出力するために使用され、前記第１出力制御信号と前記第２出力制御信号は協働して出力信号を取得する、ことを特徴とする回路。
  2. 前記入力モジュールは、第１スイッチトランジスタ、第２スイッチトランジスタ及び第１コンデンサを含み、
    前記第１スイッチトランジスタの制御端は前記前ステージの出力信号を受信し、前記第１スイッチトランジスタの入力端は前記ローレベル信号を受信し、前記第１スイッチトランジスタの出力端は前記第２スイッチトランジスタの入力端に接続され、前記第１ステージの駆動ユニットの第１スイッチトランジスタの制御端は、前記予め設定された初期信号を受信し、
    前記第２スイッチトランジスタの制御端は前記タッチ制御信号を受信し、前記第２スイッチトランジスタの入力端は前記第１スイッチトランジスタの出力端に接続され、前記第２スイッチトランジスタの出力端は前記第１制御信号を出力し、
    前記第１コンデンサの一端は前記ハイレベル信号を受信し、他端は前記第２スイッチトランジスタの入力端に接続される、ことを特徴とする請求項１に記載の回路。
  3. 前記出力モジュールは、第３スイッチトランジスタ及び第２コンデンサを含み、
    前記第３スイッチトランジスタの制御端は、前記第１制御信号を受信するために前記第２スイッチトランジスタの出力端に接続され、前記第３スイッチトランジスタの入力端は前記第１クロック信号を受信し、前記第３スイッチトランジスタの出力端は前記第１出力制御信号を出力し、
    前記第２コンデンサの両端は、前記第３スイッチトランジスタの制御端と出力端にそれぞれ接続される、ことを特徴とする請求項２に記載の回路。
  4. 前記プルダウン信号は、第１プルダウン信号及び第２プルダウン信号を含み、前記プルダウンモジュールは、第４スイッチトランジスタ及び第５スイッチトランジスタを含み、
    前記第４スイッチトランジスタの制御端は、前記第１制御信号を受信するために前記第２スイッチトランジスタの出力端に接続され、前記第４スイッチトランジスタの入力端は前記第２クロック信号を受信し、前記第４スイッチトランジスタの出力端は前記第１プルダウン信号を出力し、
    前記第５スイッチトランジスタの制御端は前記第２クロック信号を受信し、前記第５スイッチトランジスタの入力端は前記ローレベル信号を受信し、前記第５スイッチトランジスタの出力端は前記第２プルダウン信号を出力する、ことを特徴とする請求項３に記載の回路。
  5. 前記プルダウン保持モジュールは、第６スイッチトランジスタ、第７スイッチトランジスタ、第８スイッチトランジスタ及び第３コンデンサを含み、
    前記第６スイッチトランジスタの制御端は前記第１クロック信号を受信し、前記第６スイッチトランジスタの入力端は前記第７スイッチトランジスタの出力端に接続され、前記第６スイッチトランジスタの出力端は前記第３スイッチトランジスタの制御端に接続され、
    前記第７スイッチトランジスタの制御端は、前記プルダウン信号を受信するために、前記第４スイッチトランジスタ及び前記第５スイッチトランジスタの出力端にそれぞれ接続され、前記第７スイッチトランジスタの入力端は前記ハイレベル信号を受信し、第７スイッチトランジスタの出力端は前記第６スイッチトランジスタの入力端に接続され、
    前記第８スイッチトランジスタの制御端は、前記プルダウン信号を受信するために、前記第４スイッチトランジスタ及び前記第５スイッチトランジスタの出力端にそれぞれ接続され、前記第８スイッチトランジスタの入力端は前記ハイレベル信号を受信し、前記第８スイッチトランジスタの出力端は前記第２出力制御信号を出力し、
    前記第３コンデンサの一端は、前記第７スイッチトランジスタ及び第８スイッチトランジスタの制御端に接続され、他端は、前記ハイレベル信号を受信する、ことを特徴とする請求項４に記載の回路。
  6. 前記回路は第９スイッチトランジスタをさらに含み、前記第９スイッチトランジスタの制御端は前記ローレベル信号を受信し、前記第９スイッチトランジスタの入力端は前記第２スイッチトランジスタの出力端に接続され、前記第９スイッチトランジスタの出力端は前記第３スイッチトランジスタの制御端に接続される、ことを特徴とする請求項１に記載の回路。
  7. 前記第９スイッチトランジスタはＰ型スイッチトランジスタであり、前記制御端はＰ型スイッチトランジスタのゲートであり、入力端はＰ型スイッチトランジスタのソースであり、出力端はＰ型スイッチトランジスタのドレインである、ことを特徴とする請求項６に記載の回路。
  8. 前記第１スイッチトランジスタ〜前記第８スイッチトランジスタはいずれもＰ型スイッチトランジスタであり、前記制御端はＰ型スイッチトランジスタのゲートであり、入力端はＰ型スイッチトランジスタのソースであり、出力端はＰ型スイッチトランジスタのドレインである、ことを特徴とする請求項５に記載の回路。
  9. ＴＦＴ基板であって、前記ＴＦＴ基板はＧＯＡ駆動回路を含み、前記ＧＯＡ駆動回路はマルチステージの駆動ユニットを含み、前記駆動ユニットの各々は、入力モジュール、出力モジュール、プルダウンモジュール、及びプルダウン保持モジュールを含み、
    前記入力モジュールは、タッチ制御信号、ローレベル信号、ハイレベル信号、及び前ステージの出力信号を受信し、受信した信号に応じて第１制御信号を出力するために使用され、第１ステージの駆動ユニットの入力モジュールは、タッチ制御信号、ローレベル信号、ハイレベル信号、及び予め設定された初期信号を受信し、
    前記出力モジュールは、前記第１制御信号及び第１クロック信号を受信し、前記第１制御信号及び前記第１クロック信号に応じて第１出力制御信号を出力するために使用され、
    前記プルダウンモジュールは、前記第１制御信号、第２クロック信号及びローレベル信号を受信し、前記第１制御信号、第２クロック信号及びローレベル信号に応じてプルダウン信号を出力するために使用され、前記第２クロック信号及び前記第１クロック信号は互いに逆方向であり、
    前記プルダウン保持モジュールは、前記プルダウン信号、ハイレベル信号及び第１クロック信号を受信し、前記プルダウン信号、ハイレベル信号及び第１クロック信号に応じて第２出力制御信号を出力するために使用され、前記第１出力制御信号と前記第２出力制御信号は協働して出力信号を取得する、ことを特徴とするＴＦＴ基板。
  10. 前記入力モジュールは、第１スイッチトランジスタ、第２スイッチトランジスタ及び第１コンデンサを含み、
    前記第１スイッチトランジスタの制御端は前記前ステージの出力信号を受信し、前記第１スイッチトランジスタの入力端は前記ローレベル信号を受信し、前記第１スイッチトランジスタの出力端は前記第２スイッチトランジスタの入力端に接続され、前記第１ステージの駆動ユニットの第１スイッチトランジスタの制御端は、前記予め設定された初期信号を受信し、
    前記第２スイッチトランジスタの制御端は前記タッチ制御信号を受信し、前記第２スイッチトランジスタの入力端は前記第１スイッチトランジスタの出力端に接続され、前記第２スイッチトランジスタの出力端は前記第１制御信号を出力し、
    前記第１コンデンサの一端は前記ハイレベル信号を受信し、他端は前記第２スイッチトランジスタの入力端に接続される、ことを特徴とする請求項９に記載のＴＦＴ基板。
  11. 前記出力モジュールは、第３スイッチトランジスタ及び第２コンデンサを含み、
    前記第３スイッチトランジスタの制御端は、前記第１制御信号を受信するために前記第２スイッチトランジスタの出力端に接続され、前記第３スイッチトランジスタの入力端は前記第１クロック信号を受信し、前記第３スイッチトランジスタの出力端は前記第１出力制御信号を出力し、
    前記第２コンデンサの両端は、前記第３スイッチトランジスタの制御端と出力端にそれぞれ接続される、ことを特徴とする請求項１０に記載のＴＦＴ基板。
  12. 前記プルダウン信号は、第１プルダウン信号及び第２プルダウン信号を含み、前記プルダウンモジュールは、第４スイッチトランジスタ及び第５スイッチトランジスタを含み、
    前記第４スイッチトランジスタの制御端は、前記第１制御信号を受信するために前記第２スイッチトランジスタの出力端に接続され、前記第４スイッチトランジスタの入力端は前記第２クロック信号を受信し、前記第４スイッチトランジスタの出力端は前記第１プルダウン信号を出力し、
    前記第５スイッチトランジスタの制御端は前記第２クロック信号を受信し、前記第５スイッチトランジスタの入力端は前記ローレベル信号を受信し、前記第５スイッチトランジスタの出力端は前記第２プルダウン信号を出力する、ことを特徴とする請求項１１に記載のＴＦＴ基板。
  13. 前記プルダウン保持モジュールは、第６スイッチトランジスタ、第７スイッチトランジスタ、第８スイッチトランジスタ及び第３コンデンサを含み、
    前記第６スイッチトランジスタの制御端は前記第１クロック信号を受信し、前記第６スイッチトランジスタの入力端は前記第７スイッチトランジスタの出力端に接続され、前記第６スイッチトランジスタの出力端は前記第３スイッチトランジスタの制御端に接続され、
    前記第７スイッチトランジスタの制御端は、前記プルダウン信号を受信するために、前記第４スイッチトランジスタ及び前記第５スイッチトランジスタの出力端にそれぞれ接続され、前記第７スイッチトランジスタの入力端は前記ハイレベル信号を受信し、第７スイッチトランジスタの出力端は前記第６スイッチトランジスタの入力端に接続され、
    前記第８スイッチトランジスタの制御端は、前記プルダウン信号を受信するために、前記第４スイッチトランジスタ及び前記第５スイッチトランジスタの出力端にそれぞれ接続され、前記第８スイッチトランジスタの入力端は前記ハイレベル信号を受信し、前記第８スイッチトランジスタの出力端は前記第２出力制御信号を出力し、
    前記第３コンデンサの一端は、前記第７スイッチトランジスタ及び第８スイッチトランジスタの制御端に接続され、他端は、前記ハイレベル信号を受信する、ことを特徴とする請求項１２に記載のＴＦＴ基板。
  14. 前記回路は第９スイッチトランジスタをさらに含み、前記第９スイッチトランジスタの制御端は前記ローレベル信号を受信し、前記第９スイッチトランジスタの入力端は前記第２スイッチトランジスタの出力端に接続され、前記第９スイッチトランジスタの出力端は前記第３スイッチトランジスタの制御端に接続される、ことを特徴とする請求項９に記載のＴＦＴ基板。
  15. 表示装置であって、前記表示装置はＴＦＴ基板を含み、前記ＴＦＴ基板はＧＯＡ駆動回路を含み、前記ＧＯＡ駆動回路はマルチステージの駆動ユニットを含み、前記駆動ユニットの各々は、入力モジュール、出力モジュール、プルダウンモジュール、及びプルダウン保持モジュールを含み、
    前記入力モジュールは、タッチ制御信号、ローレベル信号、ハイレベル信号、及び前ステージの出力信号を受信し、受信した信号に応じて第１制御信号を出力するために使用され、第１ステージの駆動ユニットの入力モジュールは、タッチ制御信号、ローレベル信号、ハイレベル信号、及び予め設定された初期信号を受信し、
    前記出力モジュールは、前記第１制御信号及び第１クロック信号を受信し、前記第１制御信号及び前記第１クロック信号に応じて第１出力制御信号を出力するために使用され、
    前記プルダウンモジュールは、前記第１制御信号、第２クロック信号及びローレベル信号を受信し、前記第１制御信号、第２クロック信号及びローレベル信号に応じてプルダウン信号を出力するために使用され、前記第２クロック信号及び前記第１クロック信号は互いに逆方向であり、
    前記プルダウン保持モジュールは、前記プルダウン信号、ハイレベル信号及び第１クロック信号を受信し、前記プルダウン信号、ハイレベル信号及び第１クロック信号に応じて第２出力制御信号を出力するために使用され、前記第１出力制御信号と前記第２出力制御信号は協働して出力信号を取得する、ことを特徴とする表示装置。
  16. 前記入力モジュールは、第１スイッチトランジスタ、第２スイッチトランジスタ及び第１コンデンサを含み、
    前記第１スイッチトランジスタの制御端は前記前ステージの出力信号を受信し、前記第１スイッチトランジスタの入力端は前記ローレベル信号を受信し、前記第１スイッチトランジスタの出力端は前記第２スイッチトランジスタの入力端に接続され、前記第１ステージの駆動ユニットの第１スイッチトランジスタの制御端は、前記予め設定された初期信号を受信し、
    前記第２スイッチトランジスタの制御端は前記タッチ制御信号を受信し、前記第２スイッチトランジスタの入力端は前記第１スイッチトランジスタの出力端に接続され、前記第２スイッチトランジスタの出力端は前記第１制御信号を出力し、
    前記第１コンデンサの一端は前記ハイレベル信号を受信し、他端は前記第２スイッチトランジスタの入力端に接続される、ことを特徴とする請求項１５に記載の表示装置。
  17. 前記出力モジュールは、第３スイッチトランジスタ及び第２コンデンサを含み、
    前記第３スイッチトランジスタの制御端は、前記第１制御信号を受信するために前記第２スイッチトランジスタの出力端に接続され、前記第３スイッチトランジスタの入力端は前記第１クロック信号を受信し、前記第３スイッチトランジスタの出力端は前記第１出力制御信号を出力し、
    前記第２コンデンサの両端は、前記第３スイッチトランジスタの制御端と出力端にそれぞれ接続される、ことを特徴とする請求項１６に記載の表示装置。
  18. 前記プルダウン信号は、第１プルダウン信号及び第２プルダウン信号を含み、前記プルダウンモジュールは、第４スイッチトランジスタ及び第５スイッチトランジスタを含み、
    前記第４スイッチトランジスタの制御端は、前記第１制御信号を受信するために前記第２スイッチトランジスタの出力端に接続され、前記第４スイッチトランジスタの入力端は前記第２クロック信号を受信し、前記第４スイッチトランジスタの出力端は前記第１プルダウン信号を出力し、
    前記第５スイッチトランジスタの制御端は前記第２クロック信号を受信し、前記第５スイッチトランジスタの入力端は前記ローレベル信号を受信し、前記第５スイッチトランジスタの出力端は前記第２プルダウン信号を出力する、ことを特徴とする請求項１７に記載の表示装置。
  19. 前記プルダウン保持モジュールは、第６スイッチトランジスタ、第７スイッチトランジスタ、第８スイッチトランジスタ及び第３コンデンサを含み、
    前記第６スイッチトランジスタの制御端は前記第１クロック信号を受信し、前記第６スイッチトランジスタの入力端は前記第７スイッチトランジスタの出力端に接続され、前記第６スイッチトランジスタの出力端は前記第３スイッチトランジスタの制御端に接続され、
    前記第７スイッチトランジスタの制御端は、前記プルダウン信号を受信するために、前記第４スイッチトランジスタ及び前記第５スイッチトランジスタの出力端にそれぞれ接続され、前記第７スイッチトランジスタの入力端は前記ハイレベル信号を受信し、第７スイッチトランジスタの出力端は前記第６スイッチトランジスタの入力端に接続され、
    前記第８スイッチトランジスタの制御端は、前記プルダウン信号を受信するために、前記第４スイッチトランジスタ及び前記第５スイッチトランジスタの出力端にそれぞれ接続され、前記第８スイッチトランジスタの入力端は前記ハイレベル信号を受信し、前記第８スイッチトランジスタの出力端は前記第２出力制御信号を出力し、
    前記第３コンデンサの一端は、前記第７スイッチトランジスタ及び第８スイッチトランジスタの制御端に接続され、他端は、前記ハイレベル信号を受信する、ことを特徴とする請求項１８に記載の表示装置。
  20. 前記回路は第９スイッチトランジスタをさらに含み、前記第９スイッチトランジスタの制御端は前記ローレベル信号を受信し、前記第９スイッチトランジスタの入力端は前記第２スイッチトランジスタの出力端に接続され、前記第９スイッチトランジスタの出力端は前記第３スイッチトランジスタの制御端に接続される、ことを特徴とする請求項１５に記載の表示装置。
JP2018515439A 2015-09-28 2015-10-21 表示装置、ｔｆｔ基板及びｇｏａ駆動回路 Expired - Fee Related JP6587329B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201510628647.3A CN105118419B (zh) 2015-09-28 2015-09-28 一种显示装置、tft基板及goa驱动电路
CN201510628647.3 2015-09-28
PCT/CN2015/092354 WO2017054260A1 (zh) 2015-09-28 2015-10-21 一种显示装置、tft基板及goa驱动电路

Publications (2)

Publication Number Publication Date
JP2018536182A true JP2018536182A (ja) 2018-12-06
JP6587329B2 JP6587329B2 (ja) 2019-10-09

Family

ID=54666383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018515439A Expired - Fee Related JP6587329B2 (ja) 2015-09-28 2015-10-21 表示装置、ｔｆｔ基板及びｇｏａ駆動回路

Country Status (7)

Country Link
US (2) US9886927B2 (ja)
JP (1) JP6587329B2 (ja)
KR (1) KR102057822B1 (ja)
CN (1) CN105118419B (ja)
DE (1) DE112015006977B4 (ja)
GB (1) GB2556837B (ja)
WO (1) WO2017054260A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102313978B1 (ko) * 2015-01-21 2021-10-19 삼성디스플레이 주식회사 게이트 구동회로
CN105096879B (zh) * 2015-08-20 2018-03-20 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动装置和显示装置
CN105118419B (zh) * 2015-09-28 2017-11-10 深圳市华星光电技术有限公司 一种显示装置、tft基板及goa驱动电路
TWI568184B (zh) * 2015-12-24 2017-01-21 友達光電股份有限公司 移位暫存電路及其驅動方法
CN106128379B (zh) * 2016-08-08 2019-01-15 武汉华星光电技术有限公司 Goa电路
CN106157916A (zh) * 2016-08-31 2016-11-23 深圳市华星光电技术有限公司 一种栅极驱动单元及驱动电路
CN106128409B (zh) * 2016-09-21 2018-11-27 深圳市华星光电技术有限公司 扫描驱动电路及显示装置
TWI638348B (zh) * 2017-08-25 2018-10-11 友達光電股份有限公司 移位暫存器及其觸控顯示裝置
CN107403610B (zh) * 2017-09-21 2019-10-11 武汉华星光电半导体显示技术有限公司 一种扫描goa电路
CN108563082B (zh) * 2018-04-27 2020-12-22 京东方科技集团股份有限公司 电路基板、显示装置及驱动方法
CN110534048B (zh) * 2018-05-25 2022-02-22 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN108877619B (zh) * 2018-06-22 2021-06-01 武汉华星光电半导体显示技术有限公司 显示设备的控制电路、控制方法
CN108922485B (zh) * 2018-07-17 2020-06-12 惠科股份有限公司 栅极驱动电路结构、显示面板、以及栅极驱动电路结构的驱动方法
KR102605378B1 (ko) * 2018-07-19 2023-11-24 엘지디스플레이 주식회사 터치 센서를 구비하는 표시장치
TWI690837B (zh) * 2019-01-07 2020-04-11 友達光電股份有限公司 移位暫存器
CN109683748B (zh) * 2019-02-28 2021-08-10 维沃移动通信有限公司 一种驱动电路、电子设备及控制方法
CN110060645B (zh) * 2019-05-07 2022-08-09 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN110136626B (zh) * 2019-05-20 2021-03-12 京东方科技集团股份有限公司 显示面板、显示装置和栅驱动电路及其驱动方法
CN110211546A (zh) * 2019-05-30 2019-09-06 深圳市华星光电半导体显示技术有限公司 薄膜晶体管电路及显示装置
CN112150953B (zh) 2019-06-26 2022-04-15 京东方科技集团股份有限公司 一种显示装置及其显示方法
CN110582805A (zh) * 2019-08-06 2019-12-17 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN111477181B (zh) 2020-05-22 2021-08-27 京东方科技集团股份有限公司 栅极驱动电路、显示基板、显示装置和栅极驱动方法
CN113741726B (zh) * 2021-07-30 2022-06-03 惠科股份有限公司 驱动电路、四级驱动电路及显示面板
CN114283756B (zh) * 2021-12-28 2023-05-05 京东方科技集团股份有限公司 电平转换电路、电平转换芯片、显示装置及驱动方法
CN114333705A (zh) * 2021-12-30 2022-04-12 厦门天马显示科技有限公司 驱动电路、显示面板、显示装置和稳压控制方法
WO2023245602A1 (zh) * 2022-06-24 2023-12-28 京东方科技集团股份有限公司 驱动电路、驱动方法、显示装置和显示控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103996370A (zh) * 2014-05-30 2014-08-20 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
JP2014182203A (ja) * 2013-03-18 2014-09-29 Japan Display Inc 表示装置および電子機器
CN104575420A (zh) * 2014-12-19 2015-04-29 深圳市华星光电技术有限公司 一种扫描驱动电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI374510B (en) * 2008-04-18 2012-10-11 Au Optronics Corp Gate driver on array of a display and method of making device of a display
CN102650751B (zh) * 2011-09-22 2014-08-06 京东方科技集团股份有限公司 一种goa电路、阵列基板及液晶显示器件
CN103390392B (zh) * 2013-07-18 2016-02-24 合肥京东方光电科技有限公司 Goa电路、阵列基板、显示装置及驱动方法
CN103680386B (zh) * 2013-12-18 2016-03-09 深圳市华星光电技术有限公司 用于平板显示的goa电路及显示装置
US9424793B2 (en) * 2014-02-04 2016-08-23 Apple Inc. Displays with intra-frame pause
CN103943083B (zh) * 2014-03-27 2017-02-15 京东方科技集团股份有限公司 一种栅极驱动电路及其驱动方法、显示装置
CN104485060B (zh) * 2014-10-09 2017-05-10 上海中航光电子有限公司 栅极控制单元、栅极控制电路、阵列基板和显示面板
CN104318886B (zh) * 2014-10-31 2017-04-05 京东方科技集团股份有限公司 一种goa单元及驱动方法，goa电路和显示装置
CN104505036B (zh) * 2014-12-19 2017-04-12 深圳市华星光电技术有限公司 一种栅极驱动电路
CN104766576B (zh) * 2015-04-07 2017-06-27 深圳市华星光电技术有限公司 基于p型薄膜晶体管的goa电路
CN104795018B (zh) * 2015-05-08 2017-06-09 上海天马微电子有限公司 移位寄存器、驱动方法、栅极驱动电路及显示装置
CN104866576B (zh) 2015-05-25 2018-03-02 广东精点数据科技股份有限公司 一种Data Vault模型数据仓库自动构建的方法及装置
CN105161063B (zh) * 2015-09-14 2018-05-11 深圳市华星光电技术有限公司 一种液晶显示装置的栅极驱动电路
CN105185333B (zh) * 2015-09-14 2018-05-11 深圳市华星光电技术有限公司 一种液晶显示装置的栅极驱动电路
CN105118419B (zh) * 2015-09-28 2017-11-10 深圳市华星光电技术有限公司 一种显示装置、tft基板及goa驱动电路
CN105261340A (zh) * 2015-11-09 2016-01-20 武汉华星光电技术有限公司 Goa驱动电路、tft显示面板及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014182203A (ja) * 2013-03-18 2014-09-29 Japan Display Inc 表示装置および電子機器
CN103996370A (zh) * 2014-05-30 2014-08-20 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN104575420A (zh) * 2014-12-19 2015-04-29 深圳市华星光电技术有限公司 一种扫描驱动电路

Also Published As

Publication number Publication date
CN105118419B (zh) 2017-11-10
WO2017054260A1 (zh) 2017-04-06
DE112015006977B4 (de) 2021-01-14
KR102057822B1 (ko) 2019-12-19
GB2556837A (en) 2018-06-06
US20170193943A1 (en) 2017-07-06
US20180122324A1 (en) 2018-05-03
GB2556837B (en) 2021-05-05
CN105118419A (zh) 2015-12-02
US9886927B2 (en) 2018-02-06
GB201804765D0 (en) 2018-05-09
KR20180057685A (ko) 2018-05-30
JP6587329B2 (ja) 2019-10-09
DE112015006977T5 (de) 2018-07-05
US9972270B1 (en) 2018-05-15

Similar Documents

Publication Publication Date Title
JP6587329B2 (ja) 表示装置、ｔｆｔ基板及びｇｏａ駆動回路
US9530345B2 (en) Gate drive on array unit and method for driving the same, gate drive on array circuit and display apparatus
WO2016201862A1 (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
US9293223B2 (en) Shift register unit, gate driving circuit and display device
KR102019578B1 (ko) Goa 회로 및 액정 디스플레이
WO2016101618A1 (zh) 移位寄存器单元及其驱动方法、移位寄存器电路以及显示装置
WO2016106888A1 (zh) 一种栅极驱动电路
US20150131771A1 (en) Shift register unit, driving method, gate driving circuit and display device
WO2016150061A1 (zh) 一种移位寄存器、栅极驱动电路、显示面板及显示装置
EP2738758B1 (en) Gate driving apparatus and display device
WO2013152604A1 (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
KR101989721B1 (ko) 액정 디스플레이 장치 및 그 게이트 드라이버
RU2675218C1 (ru) Схема управления затвором и регистр сдвига
JP2019502148A (ja) Ｇｏａ駆動回路、ｔｆｔ表示パネル及び表示装置
EP3232430A1 (en) Shift register and drive method therefor, shift scanning circuit and display device
JP2018507426A (ja) 液晶表示装置用ｇｏａ回路
JP2016517607A (ja) シフトレジスタ、表示装置、ゲート駆動回路及び駆動方法
US20150155052A1 (en) Shift register and display apparatus
JP2017521717A (ja) ブーストラップ機能を具えるゲート電極駆動回路
WO2013143316A1 (zh) 移位寄存器单元、移位寄存器电路、阵列基板及显示器件
US10825371B2 (en) Shift register, gate driving circuit, display panel and driving method
KR20170100663A (ko) 낸드 래치의 구동 회로 및 낸드 래치의 시프트 레지스터
WO2018119968A1 (zh) Goa电路
WO2016115797A1 (zh) 触控电路、触控面板及显示装置
KR20190131596A (ko) 시프트 레지스터, goa 회로, 및 디스플레이 디바이스

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190906

R150 Certificate of patent or registration of utility model

Ref document number: 6587329

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees