JP2018201009A - 発光ダイオードおよびトンネル接合層の製造方法 - Google Patents

発光ダイオードおよびトンネル接合層の製造方法 Download PDF

Info

Publication number
JP2018201009A
JP2018201009A JP2018017456A JP2018017456A JP2018201009A JP 2018201009 A JP2018201009 A JP 2018201009A JP 2018017456 A JP2018017456 A JP 2018017456A JP 2018017456 A JP2018017456 A JP 2018017456A JP 2018201009 A JP2018201009 A JP 2018201009A
Authority
JP
Japan
Prior art keywords
layer
type
light emitting
type layer
tunnel junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018017456A
Other languages
English (en)
Other versions
JP7122119B2 (ja
Inventor
旭 鵜沢
Akira Uzawa
旭 鵜沢
則善 瀬尾
Noriyoshi Seo
則善 瀬尾
篤 松村
Atsushi Matsumura
篤 松村
範行 粟飯原
Noriyuki Aihara
範行 粟飯原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to TW107116194A priority Critical patent/TWI673889B/zh
Priority to KR1020180055190A priority patent/KR102000396B1/ko
Priority to US15/981,988 priority patent/US10439103B2/en
Priority to DE102018112228.4A priority patent/DE102018112228A1/de
Priority to CN201810501874.3A priority patent/CN108933186A/zh
Publication of JP2018201009A publication Critical patent/JP2018201009A/ja
Priority to US16/401,361 priority patent/US10693036B2/en
Application granted granted Critical
Publication of JP7122119B2 publication Critical patent/JP7122119B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0016Devices characterised by their operation having p-n or hi-lo junctions having at least two p-n junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/305Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】トンネル接合部を介して複数の発光部を積層してなる発光ダイオードの発光出力を向上させる。【解決手段】発光素子層10は、n型コンタクト層11と第1発光層12とトンネル接合層13と第2発光層14とp型コンタクト層15とを、この順に積層して構成されており、第1発光層12および第2発光層14は同一波長で発光する。トンネル接合層13は、p型不純物(C)を含むAlGaAsで構成されたp型トンネル層131と、n型不純物(Te)を含むGaInPで構成されたn型トンネル層133とを有しており、p型トンネル層131とn型トンネル層133との間には、n型トンネル層133よりもn型不純物を高濃度に含む高濃度n型不純物含有層132が設けられている。【選択図】図1

Description

本発明は、発光ダイオードおよびトンネル接合層の製造方法に関する。
p型不純物を含むp型半導体層とn型不純物を含むn型半導体層との間に、p型半導体層およびn型半導体層よりもバンドギャップが小さい活性層を挟み込んでなる発光ダイオードが、広く用いられている。
特許文献1には、p型半導体層と活性層(放射生成層)とn型半導体層とを含み且つインコヒーレントな光を放射する第1放射生成活性層と、p型半導体層と活性層(放射生成層)とn型半導体層とを含み且つ第1放射生成活性層と類似の波長の光を放射する第2放射生成活性層とを、垂直に重ね合わせて配置するとともに、第1放射生成活性層と第2放射生成活性層との間にトンネル接合層を形成してなる発光ダイオードが記載されている。
特表2009−522755号公報
ここで、複数の発光部を、トンネル接合部を介して積層する構成を採用した場合、トンネル接合部を介して直列接続される複数の発光部に順方向電流を流すことができるようになるため、複数の発光部のそれぞれを発光させることが可能になる。
しかしながら、このような構成を採用した場合、それぞれの発光部から出力される光の一部を、発光ダイオードの外部に取り出すことができず、発光ダイオードの発光出力が低下することがあった。
本発明は、トンネル接合部を介して複数の発光部を積層してなる発光ダイオードの発光出力を向上させることを目的とする。
本発明の発光ダイオードは、化合物半導体とp型不純物とを含む第1p型層と、化合物半導体とn型不純物とを含む第1n型層と、化合物半導体を含むとともに当該第1p型層と当該第1n型層とに挟まれた第1活性層とを有する第1発光部と、化合物半導体とp型不純物とを含む第2p型層と、化合物半導体とn型不純物とを含む第2n型層と、化合物半導体を含むとともに当該第2p型層と当該第2n型層とに挟まれた第2活性層とを有し、前記第1発光部と同一波長で発光する第2発光部と、AlGa1−xAs(0≦x≦0.3)とp型不純物とを含み、前記第1p型層に対峙する第3p型層と、(AlGa1−xIn1−yP(0≦x≦0.2, 0.4≦y≦0.6)とn型不純物とを含み、前記第2n型層に対峙する第3n型層とを有し、前記第1発光部と前記第2発光部とに挟まれるとともに当該第3p型層と当該第3n型層とでトンネル接合を形成するトンネル接合部とを備えている。
このような発光ダイオードにおいて、前記トンネル接合部は、前記第3p型層と前記第3n型層との境界部に設けられ、n型不純物を当該第3n型層よりも高い濃度で含む高濃度n型不純物含有層をさらに有していることを特徴とすることができる。
また、前記高濃度n型不純物含有層は、前記第3n型層および前記第3p型層よりも薄いことを特徴とすることができる。
さらに、前記高濃度n型不純物含有層におけるn型不純物の濃度が、1×1020cm−3以上1×1021cm−3以下であることを特徴とすることができる。
さらにまた、前記第3n型層におけるn型不純物の濃度は、前記第2n型層と対峙する側よりも前記第3p型層と対峙する側が高いことを特徴とすることができる。
また、前記第3p型層におけるp型不純物の濃度は、前記第1p型層と対峙する側よりも前記第3n型層と対峙する側が高いことを特徴とすることができる。
さらに、前記第1活性層および前記第2活性層は、ともに、井戸層と障壁層とを含む単一量子井戸構造または多重量子井戸構造を有しており、前記井戸層は、(AlGa1−xIn1−yAs1−z(0≦x≦0.2,0.7≦y≦1.0,0.7≦z≦1.0)で構成され、前記障壁層は、AlGa1−xAs1−z(0≦x≦0.3,0.7≦z≦1.0)で構成されることを特徴とすることができる。
さらにまた、前記第1p型層、前記第2p型層および前記第3p型層は、p型不純物としてそれぞれCを含んでおり、前記第1n型層、前記第2n型層および前記第3n型層は、n型不純物としてそれぞれTeを含んでいることを特徴とすることができる。
また、他の観点から捉えると、本発明の発光ダイオードは、Al、GaおよびAsとp型不純物とを含む第1p型層と、Al、GaおよびAsとn型不純物とを含む第1n型層と、III−V族半導体を含むとともに当該第1p型層と当該第1n型層とに挟まれた第1活性層とを有する第1発光部と、Al、GaおよびAsとp型不純物とを含む第2p型層と、Al、GaおよびAsとn型不純物とを含む第2n型層と、III−V族半導体を含むとともに当該第2p型層と当該第2n型層とに挟まれた第2活性層とを有し、前記第1発光部と同一波長で発光する第2発光部と、GaおよびAsとp型不純物とを含み、前記第1p型層に対峙する第3p型層と、Ga、InおよびPとn型不純物とを含み、前記第2n型層に対峙する第3n型層とを有し、前記第1発光部と前記第2発光部とに挟まれるとともに当該第3p型層と当該第3n型層とでトンネル接合を形成するトンネル接合部とを備えている。
このような発光ダイオードにおいて、前記第3n型層は、前記第3p型層よりもバンドギャップが大きいことを特徴とすることができる。
また、前記第1p型層および前記第2n型層は、不純物を除いて共通の組成を有することを特徴とすることができる。
さらに、前記第3p型層および前記第3n型層は、それぞれが直接遷移型半導体で構成されることを特徴とすることができる。
さらにまた、前記第3n型層におけるn型不純物の濃度が、1×1020cm−3以上1×1021cm−3以下であることを特徴とすることができる。
また、他の観点から捉えると、本発明は、有機気相成長法を用いたトンネル接合層の製造方法であって、前記トンネル接合層の積層対象となる化合物半導体層に対し、III族元素を含む第1原料ガスと、V族元素を含む第2原料ガスと、第1の導電型のドーパントを含む第3原料ガスとを供給する第1工程と、前記第1原料ガス、前記第2原料ガスおよび前記第3原料ガスの供給を停止し、前記第1の導電型とは逆の第2の導電型を示すドーパントを含む第4原料ガスを供給する第2工程と、前記第4原料ガスの供給を継続するとともに、III族元素を含む第5原料ガスと、V族元素を含む第6原料ガスとをさらに供給する第3工程とを有している。
このようなトンネル接合層の製造方法において、前記第1原料ガスは、III族元素としてAlおよびGaを含み、前記第2原料ガスは、V族元素としてAsを含み、前記第3原料ガスは、第1の導電型のドーパントとしてCを含み、前記第4原料ガスは、第2の導電型のドーパントとしてTeを含み、前記第5原料ガスは、III族元素としてGaおよびInを含み、前記第6原料ガスは、V族元素としてPを含むことを特徴とすることができる。
また、前記トンネル接合層の積層対象となる化合物半導体層は、Al、GaおよびAsを含んでいることを特徴とすることができる。
さらに、前記第1工程では、前記第3原料ガスの流量を時間の経過とともに増大させ、前記第3工程では、前記第4原料ガスの流量を時間の経過とともに減少させることを特徴とすることができる。
さらにまた、前記第1工程を開始する前に、前記トンネル接合層の積層対象の温度を100℃〜150℃低下させ、前記第3工程が終了した後に、当該トンネル接合層が形成された当該積層対象の温度を100℃〜150℃上昇させることを特徴とすることができる。
本発明によれば、トンネル接合部を介して複数の発光部を積層してなる発光ダイオードの発光出力を向上させることができる。
本実施の形態が適用される半導体層形成基板の断面構成を示す図である。 半導体層形成基板におけるトンネル接合層の周辺の構造を説明するための図である。 半導体層形成基板の製造方法を説明するためのフローチャートである。 トンネル接合層の製造方法を説明するためのタイミングチャートである。 発光素子層を含む半導体発光素子の断面構成を示す図である。 半導体発光素子の製造方法を説明するためのフローチャートである。 実施例1および比較例の半導体発光素子の順方向電流と発光出力との関係を示す図である。 実施例1、2の半導体発光素子の発光出力および順方向電圧の関係を示す図である。 (a)、(b)は実施例1、3のトンネル接合層のTEM写真である。 実施例1、3の半導体発光素子の順方向電圧の関係を示す図である。 実施例1、3のトンネル接合層の二次イオン質量分析(SIMS)の結果を示す図である。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。なお、以下の説明で参照する図面における各部の大きさや厚さ等は、実際の寸法とは異なっている場合がある。また、以下では、3元素以上で構成されるIII−V族半導体に関し、各元素の組成比を省略した形(例えば「AlGaInAsP」など)で記述する場合がある。
<半導体層形成基板の構成>
図1は、本実施の形態が適用される半導体層形成基板1の断面構成を示す図である。
この半導体層形成基板1は、成長基板1aと、成長基板1a上に複数の半導体層を積層してなり、通電により発光する発光素子層10とを備えている。なお、詳細は後述するが、この発光素子層10は、それぞれがpn接合を有する複数の発光層(発光ダイオード)を積み重ねてなり、これら発光層間には、トンネル効果により逆方向(n型層からp型層)に電流を流すトンネル接合層(トンネルダイオード)を設けてなる、所謂ダブルスタック型の発光ダイオードとして機能する。
[成長基板]
本実施の形態において、成長基板1aは、化合物半導体(III−V族半導体)の単結晶で構成される。この種の成長基板1aとしては、GaAsやInP等を例示することができる。
[発光素子層]
発光素子層10は、成長基板1aに積層されるn型コンタクト層11と、n型コンタクト層11に積層される第1発光層12と、第1発光層12に積層されるトンネル接合層13と、トンネル接合層13に積層される第2発光層14と、第2発光層14に積層されるp型コンタクト層15とを有している。以下では、発光素子層10の構成要素について、順番に説明を行う。
(n型コンタクト層)
電子をキャリアとするn型コンタクト層11は、図示しないn電極(負電極部30:後述する図5参照)を設けるための層である。本実施の形態のn型コンタクト層11は、成長基板1aの表面(成長面)と格子整合する化合物半導体(III−V族半導体)で構成される。
そして、n型コンタクト層11には、n型不純物がドープされていることが好ましく、n型不純物を5×1017〜2×1019cm−3の濃度で含有すると、抵抗の上昇を抑制できるとともに結晶性の劣化を招きにくいという点で好ましい。ここで、n型不純物としては、特に限定されないが、例えばTe、SiあるいはSe等が挙げられる。
(第1発光層)
第1発光部の一例としての第1発光層12は、所謂ダブルヘテロ接合および量子井戸構造を有し、通電により発光する層である。
本実施の形態の第1発光層12は、n型コンタクト層11に積層される第1n型クラッド層121と、第1n型クラッド層121に積層される第1活性層122と、第1活性層122に積層される第1p型クラッド層123とを有している。また、第1活性層122は、複数の第1井戸層1221と複数の第1障壁層1222とを、交互に積層した構造を有している。
〔第1n型クラッド層〕
第1n型層の一例としての第1n型クラッド層121は、第1p型クラッド層123とともに、第1活性層122へのキャリア(正孔および電子)の注入および閉じ込めを行う層である。本実施の形態の第1n型クラッド層121は、n型コンタクト層11と格子整合する化合物半導体(III−V族半導体)で構成される。
ここで、第1n型クラッド層121は、n型コンタクト層11よりも、バンドギャップが大きいことが好ましい。
そして、第1n型クラッド層121には、n型不純物がドープされていることが好ましく、n型不純物を5×1017〜1×1019cm−3の濃度で含有すると、量子井戸構造を有する第1活性層122へのキャリア注入効果を得やすくなるとともに、第1n型クラッド層121内でのキャリアによる光吸収を減らせるという点で好ましい。このとき、第1n型クラッド層121は、n型コンタクト層11と同じn型不純物を含んでいることが好ましい。
〔第1活性層〕
第1活性層122は、電子および正孔の再結合により発光する層である。また、本実施の形態の第1活性層122は、第1井戸層1221と第1障壁層1222とを交互に重ね合わせた、所謂多重量子井戸構造(MQW)を有する層となっている。なお、第1活性層122(第1井戸層1221および第1障壁層1222)は、基本的に、n型不純物およびp型不純物を含まない。ただし、製造時に、第1n型クラッド層121からn型不純物が拡散してきたり、第1p型クラッド層123からp型不純物が拡散してきたりすることがあり得る。
{第1井戸層}
井戸層の一例としての第1井戸層1221は、隣接する2つの第1障壁層1222によって挟み込まれる層である。ただし、この例において、図中最も下側(第1n型クラッド層121側)に位置する第1井戸層1221は、第1n型クラッド層121と第1障壁層1222とによって挟み込まれる。また、この例において、図中最も上側(第1p型クラッド層123側)に位置する第1井戸層1221は、第1p型クラッド層123と第1障壁層1222とによって挟み込まれる。したがって、この例において、第1井戸層1221の層数は、第1障壁層1222の層数よりも1層だけ多い。本実施の形態の第1井戸層1221は、第1n型クラッド層121および第1p型クラッド層123と格子整合する化合物半導体(III−V族半導体)で構成される。そして、第1井戸層1221には、(AlGa1−xIn1−yAs1−z(0≦x≦0.2,0.7≦y≦1.0,0.7≦z≦1.0)を用いることが好ましい。また、第1井戸層1221には、直接遷移型の化合物半導体(III−V族半導体)を用いることが好ましい。
ここで、第1井戸層1221は、第1n型クラッド層121および第1p型クラッド層123よりも、膜厚が小さいことが好ましい。また、第1井戸層1221は、第1n型クラッド層121および第1p型クラッド層123よりも、バンドギャップが小さいことが好ましい。
{第1障壁層}
障壁層の一例としての第1障壁層1222は、自身に隣接する第1障壁層1222とともに第1井戸層1221を挟み込む層である。本実施の形態の第1障壁層1222は、第1井戸層1221と格子整合する化合物半導体(III−V族半導体)で構成される。そして、第1障壁層1222には、AlGa1−xAs1−z(0≦x≦0.3,0.7≦z≦1.0)を用いることが好ましい。また、第1障壁層1222には、直接遷移型の化合物半導体(III−V族半導体)を用いることが好ましい。
ここで、第1障壁層1222は、第1n型クラッド層121および第1p型クラッド層123よりも、膜厚が小さいことが好ましい。また、第1障壁層1222は、第1井戸層1221よりも、膜厚が大きいことが好ましい。さらに、第1障壁層1222は、第1n型クラッド層121および第1p型クラッド層123よりも、バンドギャップが小さいことが好ましい。さらにまた、第1障壁層1222は、第1井戸層1221よりも、バンドギャップが大きいことが好ましい。
〔第1p型クラッド層〕
第1p型層あるいは化合物半導体層の一例としての第1p型クラッド層123は、第1n型クラッド層121とともに、第1活性層122へのキャリアの注入および閉じ込めを行う層である。本実施の形態の第1p型クラッド層123は、第1井戸層1221と格子整合する化合物半導体(III−V族半導体)で構成される。
ここで、第1p型クラッド層123は、第1n型クラッド層121と、膜厚を同じにすることが好ましい。また、第1p型クラッド層123は、第1n型クラッド層121と、バンドギャップを同じにすることが好ましい。
そして、第1p型クラッド層123には、p型不純物がドープされていることが好ましく、p型不純物を1×1017〜5×1018cm−3の濃度で含有すると、量子井戸構造を有する第1活性層122へのキャリア注入効果を得やすくなるとともに、第1p型クラッド層123内でのキャリアによる光吸収を減らせるという点で好ましい。ここで、p不純物としては、特に限定されないが、例えばC、MgあるいはZn等が挙げられる。このとき、第1p型クラッド層123のp型不純物の濃度は、第1n型クラッド層121のn型不純物の濃度よりも低くすることが好ましい。また、第1p型クラッド層123は、第1n型クラッド層121と、含まれる不純物を除いて同組成とすることが好ましい。
(トンネル接合層)
トンネル接合部の一例としてのトンネル接合層13は、第1発光層12と第2発光層14とを接続する層である。また、トンネル接合層13は、自身を介して直列に接続された第1発光層12および第2発光層14に、自身のトンネル接合を利用して、第2発光層14側から第1発光層12側に向かう順方向電流を流すための層である。
トンネル接合層13は、第1発光層12の第1p型クラッド層123に積層されるp型トンネル層131と、第2発光層14の第2n型クラッド層141(詳細は後述する)の積層対象となるn型トンネル層133とを有している。また、トンネル接合層13は、p型トンネル層131とn型トンネル層133との間に設けられた、高濃度n型不純物含有層132をさらに有している。したがって、本実施の形態のトンネル接合層13は、第1p型クラッド層123に積層されるp型トンネル層131と、p型トンネル層131に積層される高濃度n型不純物含有層132と、高濃度n型不純物含有層132に積層されるn型トンネル層133と有していることになる。
〔p型トンネル層〕
第3p型層の一例としてのp型トンネル層131は、n型トンネル層133および高濃度n型不純物含有層132とともに、トンネル接合を形成する層である。本実施の形態のp型トンネル層131は、第1p型クラッド層123と格子整合する、少なくともGa(III族元素)およびAs(V族元素)を含む化合物半導体(III−V族半導体)で構成される。そして、p型トンネル層131には、AlGa1−xAs(0≦x≦0.3)を用いることが好ましい。また、p型トンネル層131には、直接遷移型の化合物半導体(III−V族半導体)を用いることが好ましい。
ここで、p型トンネル層131は、第1発光層12の第1p型クラッド層123よりも、膜厚が小さいことが好ましい。また、p型トンネル層131は、第1発光層12の第1p型クラッド層123よりも、バンドギャップが小さいことが好ましい。
そして、p型トンネル層131には、p型不純物がドープされている。ここで、p型トンネル層131は、第1発光層12の第1p型クラッド層123と同じp型不純物を含んでいることが好ましい。また、p型トンネル層131のp型不純物の濃度は、第1発光層12の第1p型クラッド層123のp型不純物の濃度よりも高いことが好ましい。
〔n型トンネル層〕
第3n型層の一例としてのn型トンネル層133は、p型トンネル層131および高濃度n型不純物含有層132とともにトンネル接合を形成する層である。本実施の形態のn型トンネル層133は、p型トンネル層131と格子整合する、少なくともGa、In(III族元素)およびP(V族元素)を含む化合物半導体(III−V族半導体)で構成される。そして、n型トンネル層133には、(AlGa1−xIn1−yP(0≦x≦0.2, 0.4≦y≦0.6)を用いることが好ましい。また、n型トンネル層133には、直接遷移型の化合物半導体(III−V族半導体)を用いることが好ましい。
ここで、n型トンネル層133は、p型トンネル層131よりも、膜厚が小さいことが好ましい。また、n型トンネル層133は、p型トンネル層131よりも、バンドギャップが大きいことが好ましい。
そして、n型トンネル層133には、n型不純物がドープされている。ここで、n型トンネル層133は、第1発光層12の第1n型クラッド層121と同じn型不純物を含んでいることが好ましい。また、n型トンネル層133のn型不純物の濃度は、第2発光層14の第2n型クラッド層141(詳細は後述する)のn型不純物の濃度よりも高いことが好ましい。さらに、n型トンネル層133のn型不純物の濃度は、p型トンネル層131のp型不純物の濃度よりも低いことが好ましい。
〔高濃度n型不純物含有層〕
高濃度n型不純物含有層132は、p型トンネル層131とn型トンネル層133との間に介在して、トンネル接合層13の電気的な抵抗を低下させるための層である。本実施の形態の高濃度n型不純物含有層132は、p型トンネル層131およびn型トンネル層133のぞれぞれと格子整合する、III−V族半導体で構成される。そして、高濃度n型不純物含有層132には、III族元素としてGaおよびInが、V族元素としてAsおよびPが、それぞれ含まれ得る。また、高濃度n型不純物含有層132には、直接遷移型の化合物半導体(III−V族半導体)を用いることが好ましい。
ここで、高濃度n型不純物含有層132は、p型トンネル層131よりも、膜厚が小さいことが好ましい。また、高濃度n型不純物含有層132は、n型トンネル層133よりも、膜厚が小さいことが好ましい。
そして、高濃度n型不純物含有層132には、n型不純物がドープされている。ここで、高濃度n型不純物含有層132は、n型トンネル層133と同じn型不純物を含んでいることが好ましい。また、高濃度n型不純物含有層132のn型不純物の濃度は、n型トンネル層133のn型不純物の濃度よりも高い。さらに、高濃度n型不純物含有層132のn型不純物の濃度は、p型トンネル層131のp型不純物の濃度よりも高い。そして、順方向電圧の低減を図るという観点からすれば、高濃度n型不純物含有層132のn型不純物の濃度は、1×1020cm−3以上1×1021cm−3以下であることが好ましい。
なお、ここでは、p型トンネル層131とn型トンネル層133との間に、高濃度n型不純物含有層132が存在する場合を例として説明を行ったが、これに限られない。例えばn型トンネル層133自身が、高濃度(例えば1×1020cm−3以上1×1021cm−3以下)のn型不純物を含むものとなっていてもよい。
(第2発光層)
第2発光部の一例としての第2発光層14は、所謂ダブルヘテロ接合および量子井戸構造を有し、通電により発光する層である。本実施の形態において、第2発光層14は、第1発光層12と同一波長で発光する。なお、本実施の形態における同一波長は、例えば第2発光層14の発光波長におけるピーク波長が、第1発光層12の発光波長におけるピーク波長に対し、±10nm(より好ましくは±5nm)の範囲内にあることをいう。したがって、第1発光層12および第2発光層14のそれぞれの発光波長のピーク波長が、完全に一致している必要はない。
また、第1発光層12および第2発光層14の発光波長については、特に制限されるものではないが、赤色領域から近赤外領域の範囲であることが好ましく、近赤外領域の範囲であることがより好ましい。
ここで、第2発光層14は、第1発光層12と異なる構造(材料、組成、厚さ、不純物濃度等)を採用してもかまわないが、より容易に、第2発光層14の発光波長を第1発光層12の発光波長に近づけるという観点からすれば、第2発光層14の構造を、第1発光層12の構造と共通化することが好ましい。以下では、第2発光層14の構造を、第1発光層12の構造と共通化した場合を例として説明を行う。
本実施の形態の第2発光層14は、n型トンネル層133に積層される第2n型クラッド層141と、第2n型クラッド層141に積層される第2活性層142と、第2活性層142に積層される第2p型クラッド層143とを有している。また、第2活性層142は、複数の第2井戸層1421と複数の第2障壁層1422とを、交互に積層した構造を有している。
〔第2n型クラッド層〕
第2n型層の一例としての第2n型クラッド層141は、第2p型クラッド層143とともに、第2活性層142へのキャリア(正孔および電子)の注入および閉じ込めを行う層である。本実施の形態の第2n型クラッド層141は、トンネル接合層13のn型トンネル層133と格子整合する化合物半導体(III−V族半導体)で構成される。
ここで、第2n型クラッド層141は、トンネル接合層13のn型トンネル層133よりも、膜厚が大きいことが好ましい。また、第2n型クラッド層141は、トンネル接合層13のn型トンネル層133よりも、バンドギャップが大きいことが好ましい。
そして、第2n型クラッド層141には、n型不純物がドープされていることが好ましく、n型不純物を5×1017〜1×1019cm−3の濃度で含有すると、量子井戸構造を有する第2活性層142へのキャリア注入効果を得やすくなるとともに、第2n型クラッド層141内でのキャリアによる光吸収を減らせるという点で好ましい。このとき、第2n型クラッド層141は、トンネル接合層13のn型トンネル層133と同じn型不純物を含んでいることが好ましい。また、第2n型クラッド層141のn型不純物の濃度は、トンネル接合層13のn型トンネル層133のn型不純物の濃度よりも低いことが好ましい。さらに、第2n型クラッド層141は、第1n型クラッド層121と、同組成とすることが好ましい。さらにまた、第2n型クラッド層141は、第1p型クラッド層123と、含まれる不純物を除いて同組成とすることが好ましい。
〔第2活性層〕
第2活性層142は、電子および正孔の再結合により発光する層である。また、本実施の形態の第2活性層142は、第2井戸層1421と第2障壁層1422とを交互に重ね合わせた、所謂多重量子井戸構造(MQW)を有する層となっている。なお、第2活性層142(第2井戸層1421および第2障壁層1422)も、基本的に、n型不純物およびp型不純物を含まない。ただし、製造時に、第2n型クラッド層141からn型不純物が拡散してきたり、第2p型クラッド層143からp型不純物が拡散してきたりすることがあり得る。
{第2井戸層}
井戸層の一例としての第2井戸層1421は、隣接する2つの第2障壁層1422によって挟み込まれる層である。ただし、この例において、図中最も下側(第2n型クラッド層141側)に位置する第2井戸層1421は、第2n型クラッド層141と第2障壁層1422とによって挟み込まれる。また、この例において、図中最も上側(第2p型クラッド層143側)に位置する第2井戸層1421は、第2p型クラッド層143と第2障壁層1422とによって挟み込まれる。したがって、この例において、第2井戸層1421の層数は、第2障壁層1422の層数よりも1層だけ多い。本実施の形態の第2井戸層1421は、第2n型クラッド層141および第2p型クラッド層143と格子整合する化合物半導体(III−V族半導体)で構成される。そして、第2井戸層1421には、(AlGa1−xIn1−yAs1−z(0≦x≦0.2,0.7≦y≦1.0,0.7≦z≦1.0)を用いることが好ましい。また、第2井戸層1421には、直接遷移型の化合物半導体(III−V族半導体)を用いることが好ましい。
ここで、第2井戸層1421は、第2n型クラッド層141および第2p型クラッド層143よりも、膜厚が小さいことが好ましい。また、第2井戸層1421は、第2n型クラッド層141および第2p型クラッド層143よりも、バンドギャップが小さいことが好ましい。そして、第2井戸層1421は、第1井戸層1221と共通の構成とすることが好ましい。
{第2障壁層}
障壁層の一例としての第2障壁層1422は、自身に隣接する第2障壁層1422とともに第2井戸層1421を挟み込む層である。本実施の形態の第2障壁層1422は、第2井戸層1421と格子整合する化合物半導体(III−V族半導体)で構成される。そして、第2障壁層1422には、AlGa1−xAs1−z(0≦x≦0.3,0.7≦z≦1.0)を用いることが好ましい。また、第2障壁層1422には、直接遷移型の化合物半導体(III−V族半導体)を用いることが好ましい。
ここで、第2障壁層1422は、第2n型クラッド層141および第2p型クラッド層143よりも、膜厚が小さいことが好ましい。また、第2障壁層1422は、第2井戸層1421よりも、膜厚が大きいことが好ましい。さらに、第2障壁層1422は、第2n型クラッド層141および第2p型クラッド層143よりも、バンドギャップが小さいことが好ましい。さらにまた、第2障壁層1422は、第2井戸層1421よりも、バンドギャップが大きいことが好ましい。そして、第2障壁層1422は、第1障壁層1222と共通の構成とすることが好ましい。
〔第2p型クラッド層〕
第2p型層の一例としての第2p型クラッド層143は、第2n型クラッド層141とともに、第2活性層142へのキャリアの注入および閉じ込めを行う層である。本実施の形態の第2p型クラッド層143は、第2井戸層1421と格子整合する化合物半導体(III−V族半導体)で構成される。
ここで、第2p型クラッド層143は、第2n型クラッド層141と、膜厚を同じにすることが好ましい。また、第2p型クラッド層143は、第2n型クラッド層141と、バンドギャップを同じにすることが好ましい。
そして、第2p型クラッド層143には、p型不純物がドープされていることが好ましく、p型不純物を1×1017〜5×1018cm−3の濃度で含有すると、量子井戸構造を有する第2活性層142へのキャリア注入効果を得やすくなるとともに、第2p型クラッド層143内でのキャリアによる光吸収を減らせるという点で好ましい。このとき、第2p型クラッド層143は、第1p型クラッド層123と同じp型不純物を含んでいることが好ましい。また、第2p型クラッド層143のp型不純物の濃度は、第2n型クラッド層141のn型不純物の濃度よりも低くすることが好ましい。また、第2p型クラッド層143は、第2n型クラッド層141と、含まれる不純物を除いて同組成とすることが好ましい。
(p型コンタクト層)
正孔をキャリアとするp型コンタクト層15は、図示しないp電極(正電極部20:後述する図5参照)を設けるための層である。本実施の形態のp型コンタクト層15は、第2p型クラッド層143と格子整合する化合物半導体(III−V族半導体)で構成される。
ここで、p型コンタクト層15は、第2p型クラッド層143よりも、膜厚が大きいことが好ましい。また、p型コンタクト層15は、第2p型クラッド層143よりも、バンドギャップが小さいことが好ましい。
そして、p型コンタクト層15には、p型不純物がドープされていることが好ましく、p型不純物を5×1017〜2×1019cm−3の濃度で含有すると、抵抗の上昇を抑制できるとともに結晶性の劣化を招きにくいという点で好ましい。また、p型コンタクト層15は、第2p型クラッド層143と同じp型不純物を含んでいることが好ましい。さらに、p型コンタクト層15のp型不純物の濃度は、第2p型クラッド層143のp型不純物の濃度よりも、高くすることが好ましい。
<トンネル接合層の構成>
図2は、図1に示すトンネル接合層13周辺の構造を説明するための図である。図2において、上段はトンネル接合層13の層構成を、中段はトンネル接合層13内の不純物の濃度(ドーパント濃度)分布の第1の例を、下段はトンネル接合層13内の不純物の濃度(ドーパント濃度)分布の第2の例を、それぞれ示している。
[厚さの関係]
まず、図中上段に示すように、トンネル接合層13において、p型トンネル層131の厚さをp型トンネル層厚さtaとし、高濃度n型不純物含有層132の厚さをn型高濃度層厚さtbとし、n型トンネル層133の厚さをn型トンネル層厚さtcとしたとき、これらは、tb<ta、tb<tcの関係を有していることが望ましい。
[不純物の濃度の関係]
また、図中上段に示すように、トンネル接合層13において、p型トンネル層131にはp型不純物(図中では(p)と表記)が、高濃度n型不純物含有層132およびn型トンネル層133にはそれぞれn型不純物(図中では(n)と表記)が、それぞれ添加されている。そして、図中中段および下段に示すように、高濃度n型不純物含有層132におけるn型不純物の濃度は、n型トンネル層133におけるn型不純物の濃度よりも高くなっていることが望ましい。また、図中中段および下段に示すように、p型トンネル層131におけるp型不純物の濃度(ドーパント濃度)は、n型トンネル層133におけるn型不純物の濃度(ドーパント濃度)よりも高くなっていることが望ましい。
ここで、図中中段に示す第1の例のように、p型トンネル層131におけるp型不純物の濃度を、厚さ方向においてほぼ一定とし、n型トンネル層133におけるn型不純物の濃度を、厚さ方向においてほぼ一定とすることができる。また、また、図中下段に示す第2の例のように、p型トンネル層131におけるp型不純物の濃度を、第1p型クラッド層123との境界部よりも高濃度n型不純物含有層132との境界部において高くし、n型トンネル層133におけるn型不純物の濃度を、第2n型クラッド層141との境界部よりも高濃度n型不純物含有層132との境界部において高くすることができる。
なお、図中下段に示す例では、p型トンネル層131におけるp型不純物の濃度およびn型トンネル層133におけるn型不純物の濃度が、厚さ方向において直線状に変化するようになっているが、これに限られるものではなく、曲線状であってもよいし、階段状であってもかまわない。
<半導体層形成基板の製造方法>
図3は、図1に示す半導体層形成基板1の製造方法を説明するためのフローチャートである。なお、本実施の形態の半導体層形成基板1は、MOCVD(Metal Organic Chemical Vapor Deposition)法を用いて、成長基板1a上に発光素子層10を形成することで得られる。ただし、これに限られるものではなく、例えばMBE(Molecular Beam Epitaxy)法を用いてもかまわない。
[n型コンタクト層形成工程]
まず、成長基板1aが設置されたチャンバ内に、キャリアガスと、n型コンタクト層11を構成する各元素(III族元素、V族元素、n型不純物を構成する元素)の原料ガスとを供給する(ステップ10)。ステップ10では、成長基板1a上に、n型コンタクト層11が積層される。
[第1n型クラッド層形成工程]
次に、n型コンタクト層11を積層した成長基板1aが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、第1n型クラッド層121を構成する各元素(III族元素、V族元素、n型不純物を構成する元素)の原料ガスを供給する(ステップ20)。ステップ20では、n型コンタクト層11上に、第1n型クラッド層121が積層される。
[第1活性層形成工程]
続いて、第1n型クラッド層121までを積層した成長基板1aが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、第1井戸層1221を構成する各元素(III族元素、V族元素)の原料ガスと、第1障壁層1222を構成する各元素(III族元素、V族元素)の原料ガスとを、交互に供給する(ステップ30)。ステップ30では、第1n型クラッド層121上に、第1井戸層1221と第1障壁層1222とを交互に積層してなる、第1活性層122が形成される。
[第1p型クラッド層形成工程]
それから、第1活性層122までを積層した成長基板1aが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、第1p型クラッド層123を構成する各元素(III族元素、V族元素、p型不純物を構成する元素)の原料ガスを供給する(ステップ40)。ステップ40では、第1活性層122上に、第1p型クラッド層123が積層される。
以上により、n型コンタクト層11上に、第1発光層12が形成される。
[p型トンネル層形成工程]
次に、第1p型クラッド層123までを積層した成長基板1aが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、p型トンネル層131を構成する各元素(III族元素、V族元素、p型不純物を構成する元素)の原料ガスを供給する(ステップ50)。ステップ50では、第1p型クラッド層123上に、p型トンネル層131が積層される。
[n型トンネル層形成工程]
続いて、p型トンネル層131までを積層した成長基板1aが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、n型トンネル層133を構成する各元素(III族元素、V族元素、n型不純物を構成する元素)の原料ガスを供給する(ステップ60)。ステップ60では、p型トンネル層131上に、n型トンネル層133が積層される。
ここで、本実施の形態では、ステップ50からステップ60への移行段階において、チャンバ内に供給する原料ガス等に工夫を施している。これにより、p型トンネル層131とn型トンネル層133との間に、n型不純物の濃度がn型トンネル層133よりも高い高濃度n型不純物含有層132を形成しているのであるが、その詳細については後述する。
以上により、第1発光層12上に、トンネル接合層13が形成される。
[第2n型クラッド層形成工程]
次に、n型トンネル層133までを積層した成長基板1aが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、第2n型クラッド層141を構成する各元素(III族元素、V族元素、n型不純物を構成する元素)の原料ガスを供給する(ステップ70)。ステップ70では、n型トンネル層133上に、第2n型クラッド層141が積層される。
[第2活性層形成工程]
続いて、第2n型クラッド層141までを積層した成長基板1aが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、第2井戸層1421を構成する各元素(III族元素、V族元素)の原料ガスと、第2障壁層1422を構成する各元素(III族元素、V族元素)の原料ガスとを、交互に供給する(ステップ80)。ステップ80では、第2n型クラッド層141上に、第2井戸層1421と第2障壁層1422とを交互に積層してなる、第2活性層142が形成される。
[第2p型クラッド層形成工程]
それから、第2活性層142までを積層した成長基板1aが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、第2p型クラッド層143を構成する各元素(III族元素、V族元素、p型不純物を構成する元素)の原料ガスを供給する(ステップ90)。ステップ90では、第2活性層142上に、第2p型クラッド層143が積層される。
以上により、トンネル接合層13上に、第2発光層14が形成される。
[p型コンタクト層形成工程]
そして、第2p型クラッド層143までを積層した成長基板1aが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、p型コンタクト層15を構成する各元素(III族元素、V族元素、p型不純物を構成する元素)の原料ガスを供給する(ステップ100)。ステップ100では、第2p型クラッド層143上に、p型コンタクト層15が積層される。
以上により、成長基板1aに、n型コンタクト層11と、第1発光層12と、トンネル接合層13と、第2発光層14と、p型コンタクト層15とを、この順に積層してなる半導体層形成基板1が得られる。
<トンネル接合層の製造方法>
ではここで、上述した半導体層形成基板1の製造方法のうちのトンネル接合層13の製造方法について、より詳細な説明を行う。
図4は、トンネル接合層13の製造方法を説明するためのタイミングチャートである。図4において、横軸は経過時間(図には「成長時間」と表記)を示している。また、図4には、トンネル接合層13の製造で実行される3つの工程(第1工程〜第3工程)と、各工程でチャンバ内に供給される各種原料ガスとの関係を示している。ここで、第1工程は図3のステップ50に対応しており、第3工程は図3のステップ60に対応している。
なお、ここでは、p型トンネル層131を「AlGaAs」で、高濃度n型不純物含有層132およびn型トンネル層133を「GaInP」で、p型不純物を「C」で、n型不純物を「Te」で、それぞれ構成する場合を例として説明を行う。
本実施の形態では、上述したように、トンネル接合層13がMOCVDによって形成される。なお、ここでは、H(水素)がキャリアガスであり、CBr(テトラブロモメタン)がC原料ガスであり、TMG(トリメチルガリウム)がGa原料ガスであり、TMAl(トリメチルアルミニウム)がAl原料ガスであり、AsH(アルシン)がAs原料ガスであり、DETe(ジエチルテルル)がTe原料ガスであり、TMIn(トリメチルインジウム)がIn原料ガスであり、PH(ホスフィン)がP原料ガスであるものとして、説明を行う。
[第1工程の前工程]
第1工程の前工程、すなわち、図3に示すステップ10〜ステップ40において、チャンバ内の成長基板1aの温度(基板温度)は、第1の成長温度(例えば650℃程度)に設定される。そして、第1工程の前工程(実際にはステップ40)の終了から第1工程の開始への移行に際して、基板温度は、第1の成長温度から、第1の成長温度よりも100℃〜150℃低い第2の成長温度(例えば500℃)に設定される。なお、第1工程、第2工程および第3工程のすべてにおいて、基板温度は、第2の成長温度に維持される。
[第1工程]
第1工程では、キャリアガスと、p型トンネル層131の原材料となる各種原料ガスである、C原料ガス(p型不純物を構成する元素を含む:第3原料ガスに対応)、Ga原料ガス(III族元素を含む:第1原料ガスに対応)、Al原料ガス(III族元素を含む:第1原料ガスに対応)、As原料ガス(V族を含む:第2原料ガスに対応))とを、チャンバ内に供給する。
そして、第1工程は、第1工程開始時刻t0から第1工程終了時刻t1に至る第1期間T1にわたって行われる。
[第2工程]
第1工程に続く第2工程では、第1工程で供給していた、p型トンネル層131の原材料となる各種原料ガスの供給をすべて停止し、キャリアガスと、Te原料ガス(n型不純物を構成する元素を含む:第4原料ガスに対応)とを、チャンバ内に供給する。
第2工程は、第1工程終了時刻(第2工程開始時刻)t1から第2工程終了時刻t2に至る第2期間T2にわたって行われる。本実施の形態において、第2期間T2は第1期間T1よりも短いことが望ましい。
[第3工程]
第2工程に続く第3工程では、キャリアガスと、高濃度n型不純物含有層132およびn型トンネル層133の原材料となる各種原料ガス(Te原料ガス(n型不純物を構成する元素を含む:第4原料ガスに対応)、Ga原料ガス(III族元素を含む:第5原料ガスに対応)、In原料ガス(III族元素を含む:第5原料ガスに対応)、P原料ガス(V族元素を含む:第6原料ガスに対応))とを、チャンバ内に供給する。
第3工程は、第2工程終了時刻(第3工程開始時刻)t2から第3工程終了時刻t3に至る第3期間T3にわたって行われる。本実施の形態において、第3期間T3は第2期間T2よりも長いことが望ましい。
[第3工程の後工程]
第3工程の後工程、すわち、図3に示すステップ70〜ステップ100において、チャンバ内の成長基板1aの温度(基板温度)は、第1の成長温度(例えば650℃程度)に設定される。したがって、第3工程(実際にはステップ60)の終了からステップ70の開始への移行に際して、基板温度は、第2の成長温度から、第2の成長温度よりも100℃〜150℃高い第1の成長温度(例えば650℃)に再設定される。
なお、第1工程〜第3工程において、その前後(第1工程の前工程および第3工程の後工程)よりも成長温度を低下させているのは、トンネル接合層13に、他の層よりも多量の不純物(p型不純物あるいはn型不純物)をドープするためである。
<半導体発光素子の構成>
図5は、発光素子層10を含む半導体発光素子2の断面構成を示す図である。ここで、図5から明らかなように、半導体発光素子2は、発光素子層10を含む一方、発光素子層10とともに半導体層形成基板1を構成していた成長基板1aを含んでいない。
この半導体発光素子2は、上述した発光素子層10と、発光素子層10のp型コンタクト層15に接続される正電極部20と、発光素子層10のn型コンタクト層11に接続される負電極部30とを備えている。ここで、正電極部20は、発光素子層10における第1発光層12および第2発光層14のp電極として機能する。一方、負電極部30は、発光素子層10における第1発光層12および第2発光層14のn電極として機能する。また、正電極部20は、さらに、発光素子層10における第1発光層12および第2発光層14から正電極部20側に出力される光を、負電極部30側に反射する反射膜としても機能する。ここで、正電極部20は、各半導体発光素子2の図中下側に、ほぼ全面にわたって形成される。これに対し、負電極部30は、各半導体発光素子2の図中上側に、一部領域に島状に形成される。
[正電極部]
正電極部20は、発光素子層10のp型コンタクト層15に積層されるp電極層21と、p電極層21に積層される反射層22と、反射層22に積層される拡散防止層23とを備えている。また、正電極部20は、拡散防止層23に積層される接合層24と、接合層24に積層される内部電極層25と、内部電極層25に積層される支持基板26と、支持基板26に積層されて外部に露出する外部電極層27とをさらに備えている。
(p電極層)
p電極層21は、発光素子層10における第1発光層12および第2発光層14に対し、面方向に電流を拡散させて供給するために設けられる。そして、p電極層21は、厚さ方向に貫通する複数の貫通孔が設けられた透光層211と、これら複数の貫通孔のそれぞれを充填するように設けられた複数の柱状電極層212とを有している。
〔透光層〕
透光層211は、絶縁性を有しており、発光素子層10における第1発光層12および第2発光層14から出力される光を透過する。そして、透光層211には、SiO等を用いることができる。
〔柱状電極層〕
柱状電極層212は、導電性を有しており、発光素子層10のp型コンタクト層15とオーミック接触する。そして、柱状電極層212には、AuBe等を用いることができる。
(反射層)
反射層22は、導電性を有しており、発光素子層10における第1発光層12および第2発光層14から出力される光を反射する。そして、反射層22には、AgPdCu(APC)合金、Au、Cu、Ag、Al、Pt等の金属あるいはこれらの合金等を用いることができる。
(拡散防止層)
拡散防止層23は、導電性を有しており、接合層24や支持基板26等に含まれる金属が、反射層22側に拡散して反射層22と反応するのを抑制するために設けられる。そして、拡散防止層23には、Ni、Ti、Pt、Cr、Ta、W、Mo等の金属を用いることができ、また、これらから選ばれた複数の金属層を積層した構成とすることもできる。
(接合層)
接合層24は、導電性を有しており、発光素子層10に形成された拡散防止層23と、支持基板26に形成された内部電極層25とを接合するために設けられる。そして、接合層24には、化学的に安定で、融点の低いAu系の共晶金属等を用いることができる。なお、Au系の共晶金属としては、例えば、AuGe、AuSn、AuSi、AuIn等が挙げられる。
(内部電極層)
内部電極層25は、導電性を有しており、接合層24と支持基板26とを電気的に接続するために設けられる。そして、内部電極層25には、各種金属材料を用いることができ、また、複数の金属層を積層した構成とすることもできる。
(支持基板)
支持基板26は、導電性を有しており、半導体層形成基板1から成長基板1aを取り外すことで得られる発光素子層10を、物理的に支持するために設けられる。この例では、発光素子層10(第1発光層12および第2発光層14)と支持基板26との間に反射層22を設けているため、支持基板26として、第1発光層12および第2発光層14から出力される光を吸収する材料を用いることもできる。そして、支持基板26には、Geウエハ、Siウエハ、GaAsウエハ、GaPウエハ等を用いることができる。
(外部電極層)
外部電極層27は、導電性を有しており、外部に設けられた配線(図示せず)と電気的に接続するために設けられる。そして、外部電極層27には、各種金属材料を用いることができ、また、複数の金属層を積層した構成とすることもできる。
[負電極部]
負電極部30には、各種金属を用いることができ、また、複数の金属層を積層した構成とすることもできる。
<半導体発光素子の製造方法>
次に、図5に示す半導体発光素子2の製造方法を、具体例を挙げて説明する。
図6は、半導体発光素子2の製造方法を説明するためのフローチャートである。
[正電極部形成工程]
まず、成長基板1aと発光素子層10とを有する半導体層形成基板1のp型コンタクト層15上に、正電極部20を形成する(ステップ110)。ここで、ステップ110の正電極部形成工程は、以下に説明する複数の工程(この例ではステップ111〜ステップ117)を含んでいる。
(p電極層形成工程)
ステップ110の正電極部形成工程では、最初に、発光素子層10のp型コンタクト層15上にp電極層21を形成する(ステップ111)。ただし、ステップ111のp電極層形成工程では、先に透光層211を形成し(ステップ111a)、続いて柱状電極層212を形成する(ステップ111b)。
〔透光層形成工程〕
ステップ111aの透光層形成工程では、p型コンタクト層15上にCVDによりSiOを全面にわたって積層した後、柱状電極層212の形成対象となる部位にエッチングによる孔あけ加工を施し、複数の貫通孔を形成する。このとき、SiOの厚さは0.3μm程度とする。これにより、SiOからなる透光層211が得られる。
〔柱状電極層形成工程〕
ステップ111bの柱状電極層形成工程では、透光層211に形成された複数の貫通孔のそれぞれに、蒸着によりAuBeを充填し、複数の柱状電極層212を形成する。このとき、AuBeの厚さは透光層211の厚さと同じにする。以上により、透光層211と複数の柱状電極層212とを含むp電極層21が得られる。
(反射層形成工程)
次に、p電極層21上に、蒸着によりAuを積層し、反射層22を形成する(ステップ112)。このとき、反射層22の厚さは0.7μm程度とする。
(拡散防止層形成工程)
続いて、反射層22上に、蒸着によりPtおよびTiをこの順に積層し、Pt層とTi層とを積層してなる拡散防止層23を形成する(ステップ113)。このとき、拡散防止層23の厚さは0.5μm程度とする。
(接合層形成工程)
次いで、拡散防止層23上に、蒸着によりAuGeを積層し、接合層24を形成する(ステップ114)。このとき、接合層24の厚さは1.0μm程度とする。この時点では、成長基板1aを含む半導体層形成基板1の発光素子層10におけるp型コンタクト層15には、p電極層21、反射層22、拡散防止層23および接合層24が積層された状態となっている。以下では、半導体層形成基板1にp電極層21〜接合層24を積層したものを、『第1積層体』と称する。
(内部電極層形成工程)
また、上記第1積層体とは別に、Geウエハからなる支持基板26を用意する。そして、この支持基板26の一方の面(表面)に、蒸着によりPtおよびAuをこの順に積層し、Pt層とAu層とを積層してなる内部電極層25を形成する(ステップ115)。このとき、内部電極層25の厚さは、Pt層は0.1μm程度、Au層は0.5μm程度とする。
(外部電極層形成工程)
次に、上記支持基板26の他方の面(裏面)に、蒸着によりPtおよびAuをこの順に積層し、Pt層とAu層とを積層してなる外部電極層27を形成する(ステップ116)。このとき、外部電極層27の厚さは、Pt層は0.1μm程度、Au層は0.5μm程度とする。この時点では、支持基板26の表面には内部電極層25が、その裏面には外部電極層27が、それぞれ積層された状態となっている。以下では、支持基板26に内部電極層25および外部電極層27を積層したものを、『第2積層体』と称する。
(接合工程)
それから、上記第1積層体における接合層24と、上記第2積層体における内部電極層25とを対峙且つ接触させた状態で、加熱および加圧を行うことにより、第1積層体と第2積層体とを接合する(ステップ117)。このとき、加熱温度は400℃程度とし、加える圧力は500kgf程度とする。この時点では、成長基板1aおよび発光素子層10を含む半導体層形成基板1と、正電極部20とが積層された状態となっている。以下では、半導体層形成基板1と正電極部20とを積層したものを、『第3積層体』と称する。
以上により、ステップ110の正電極部形成工程が完了する。
[成長基板除去工程]
続いて、上記第3積層体に対し、ウェットエッチングを行うことで、半導体層形成基板1における成長基板1aと発光素子層10とを分離し、第3積層体から成長基板1aを除去する(ステップ120)。この時点では、発光素子層10と正電極部20とが積層された状態となっており、発光素子層10のn型コンタクト層11が外部に露出している。以下では、発光素子層10と正電極部20とを積層したものを、『第4積層体』と称する。
[負電極部形成工程]
次に、上記第4積層体における発光素子層10のn型コンタクト層11上に、複数の負電極部30を形成する(ステップ130)。この例では、n型コンタクト層11上に、蒸着によりAuGe−Ni合金、TiおよびAuをこの順に積層し、AuGe−Ni合金層、Ti層およびAu層をこの順に積層してなる負電極部30を得る。このとき、負電極部30の厚さは、AuGe−Ni合金層は0.5μm程度、Ti層は0.2μm程度、Au層は1.0μm程度とする。この時点では、発光素子層10と正電極部20とを積層してなる第4積層体のうち、発光素子層10のn型コンタクト層11が形成されている面に、複数の負電極部30がマトリクス上に配置された状態となっている。以下では、発光素子層10に正電極部20および複数の負電極部30を積層したものを、『第5積層体』と称する。
[分割工程]
最後に、上記第5積層体に対し、ウェットエッチングおよびレーザ照射を行うことで、第5積層体を複数の半導体発光素子2に分割する(ステップ140)。ステップ140の分割工程では、各半導体発光素子2のそれぞれに負電極部30が1つずつ含まれるように、個片化を行う。
以上により、それぞれが発光素子層10と正電極部20と負電極部30とを有する、半導体発光素子2が得られる。
<半導体発光素子の発光動作>
では、このようにして得られた半導体発光素子2の発光動作について説明を行う。
半導体発光素子2の正電極部20および負電極部30に順方向電圧を印加すると、発光素子層10には、p型コンタクト層15からn型コンタクト層11に向かう電流(順方向電流)が流れる。このとき、本実施の形態では、第1発光層12および第2発光層14を、トンネル接合層13を介して接続しているため、上記順方向電流の流れが妨げられにくくなっている。
そして、第1発光層12および第2発光層14のそれぞれに順方向電流が流れることにより、第1発光層12および第2発光層14は、同一波長の光を出力する。このとき、第1発光層12からは、主としてn型コンタクト層11側(図5において上側)とトンネル接合層13側(図5において下側)とに向かって、光が出力される。これに対し、第2発光層14からは、主としてトンネル接合層13側(図5において上側)とp型コンタクト層15側(図5において下側)とに向かって、光が出力される。
このとき、第1発光層12および第2発光層14から、図5の上側に出力される光は、n型コンタクト層11を介して半導体発光素子2の外部に出力される(図中矢印方向参照)。これに対し、第1発光層12および第2発光層14から、図5の下側に出力される光は、反射層22によって反射され、n型コンタクト層11側(図5において上側)に向かう。
この間、発光素子層10では、第1発光層12および第2発光層14から出力される光が、トンネル接合層13を通過することになる。ここで、本実施の形態では、トンネル接合層13におけるn型トンネル層133を、Pを含むIII−V族半導体(リン化物)で構成している。このため、n型トンネル層133を、Asを含むIII−V族半導体(ヒ化物)で構成した場合と比較して、そのバンドギャップを大きくすることが可能となる。その結果、第1発光層12および第2発光層14から出力される光が、n型トンネル層133で吸収されにくくなり、発光素子層10ひいては半導体発光素子2の発光出力を向上させることができる。
また、本実施の形態では、トンネル接合層13におけるp型トンネル層131とn型トンネル層133との境界部に、高濃度n型不純物含有層132を設けている。このため、キャリアの増加に伴ってトンネル接合層13の低抵抗化が図られることとなり、半導体発光素子2における順方向電圧の増大を抑制することができる。
さらに、本実施の形態では、発光素子層10を製造する際に、第1発光層12および第2発光層14については、成長温度を650℃〜700℃とする一方、トンネル接合層13については、成長温度を上記温度よりも100℃〜150℃低下させている。例えばMOCVD法でGaInPを形成する場合、GaInPのPLピークエネルギー(≒バンドギャップ)は、成長温度を650℃とした場合に最小となり、その前後では650℃の場合よりも大きくなる。このため、トンネル接合層13を形成する際の成長温度を650℃よりも低くすることで、第1発光層12および第2発光層14から出力される光に対するトンネル接合層13の透過率を、より高くできるものと考える。
<その他>
なお、本実施の形態では、2つの発光層(第1発光層12および第2発光層14)を、1つのトンネル接合層13を介して接続する場合を例として説明を行ったが、これに限られるものではない。例えば3以上の発光層と2以上のトンネル接合層13とを、交互に接続する構成としてもよい。
また、本実施の形態では、第1発光層12における第1活性層122および第2発光層14における第2活性層142のそれぞれにおいて、所謂多重量子井戸構造を採用していたが、これに限られるものではない。例えば、所謂単一量子井戸構造を採用してもよいし、単なるダブルヘテロ接合の構造を採用してもかまわない。
さらに、本実施の形態では、発光素子層10を含む半導体発光素子2として、反射層22を備えた構成を例として説明を行ったが、半導体発光素子2の構造については、適宜設計変更して差し支えない。
さらにまた、本実施の形態では、トンネル接合層13におけるp型トンネル層131とn型トンネル層133との間に、高濃度n型不純物含有層132を設けていたが、高濃度n型不純物含有層132は必須ではない。すなわち、トンネル接合層13は、p型トンネル層131とn型トンネル層133とを直接に積層した構成であってもよい。
以下、実施例に基づいて本発明をさらに詳細に説明する。ただし、本発明は、その要旨を超えない限り、以下の実施例に限定されるものではない。
本発明者は、トンネル接合層13の構成を種々異ならせた半導体層形成基板1の作製を行うとともに、これら半導体層形成基板1から得られた半導体発光素子2に関し、各種特性に関する評価を行った。
ここで、表1は、実施例1の半導体層形成基板1の作製条件を示している。また、表2は、実施例1〜3および比較例の半導体層形成基板1におけるトンネル接合層の関係を示している。
Figure 2018201009
Figure 2018201009
<実施例1の半導体層形成基板>
では、表1を参照しつつ、実施例1の半導体層形成基板1について説明を行う。
[成長基板]
成長基板1aには、ドーパントとしてn型不純物であるSiを添加した、GaAs単結晶からなるウエハを用いた。用いたウエハのキャリア濃度は、1.0×1018(/cm)であった(表1には「1.0E+18」と表記。以下同様)。ここで、成長基板1aにおけるキャリア濃度は、5.0×1017〜2.0×1018(/cm)の範囲より選択することが望ましい。そして、成長基板1aの厚さは350(μm)とし、成長基板1aにおける結晶成長面のオフ角は15°とした。
[発光素子層]
発光素子層10の構成は以下の通りである。なお、ここでは、発光素子層10(より具体的には第1発光層12および第2発光層14)の発光波長(設計値)を810nmとした。
(n型コンタクト層)
n型コンタクト層11には、AlGaAsを用いた。n型コンタクト層11には、ドーパントとして、n型不純物であるTeを5.0×1017(/cm)の濃度となるように添加した。n型コンタクト層11の厚さは、5.00(μm)とした。
(第1発光層)
第1発光層12の構成は以下の通りである。
〔第1n型クラッド層〕
第1n型クラッド層121には、AlGaAsを用いた。第1n型クラッド層121には、ドーパントとして、n型不純物であるTeを1.0×1018(/cm)の濃度となるように添加した。第1n型クラッド層121の厚さは、0.20(μm)とした。
〔第1活性層〕
第1活性層122の構成は以下の通りである。なお、ここでは、第1井戸層1221を18層とし、第1障壁層1222を17層とした。
{第1井戸層}
第1井戸層1221には、AlGaInAsPを用いた。第1井戸層1221には、ドーパントを添加していない(アンドープ(表1には「UN」と表記。以下同様)。第1井戸層1221の厚さは、0.0033(μm)とした。したがって、すべて(18層)の第1井戸層1221の厚さの合計値は、0.0594(μm)となる。
{第1障壁層}
第1障壁層1222には、AlGaAsPを用いた。第1障壁層1222には、ドーパントを添加していない(アンドープ)。第1障壁層1222の厚さは、0.007(μm)とした。したがって、すべて(17層)の第1障壁層1222の厚さの合計値は、0.119(μm)となる。
〔第1p型クラッド層〕
第1p型クラッド層123には、Al0.45Ga0.55As(表1には「Al0.45Ga0.55As」と表記。以下同様)を用いた。第1p型クラッド層123には、ドーパントとして、p型不純物であるCを8.0×1017(/cm)の濃度となるように添加した。第1p型クラッド層123の厚さは、0.20(μm)とした。
(トンネル接合層)
トンネル接合層13の構成は以下の通りである。
〔p型トンネル層〕
p型トンネル層131には、Al0.25Ga0.75Asを用いた。p型トンネル層131には、ドーパントとして、p型不純物であるCを4.0×1019(/cm)の濃度となるように添加した。p型トンネル層131の厚さは、0.020(μm)とした。
〔n型トンネル層〕
n型トンネル層133には、Ga0.51In0.49Pを用いた。n型トンネル層133には、ドーパントとして、n型不純物であるTeを2.5×1019(/cm)の濃度となるように添加した。n型トンネル層133の厚さは、0.015(μm)とした。
〔高濃度n型不純物含有層〕
実施例1では、トンネル接合層13を、図4に示す手順で作製した。このため、表1には記載していないが、p型トンネル層131とn型トンネル層133との間には、n型トンネル層133よりもn型不純物であるTeを多く含む高濃度n型不純物含有層132が存在する(詳細は後述する)。
(第2発光層)
第2発光層14の構成は以下の通りである。なお、ここでは、第2発光層14における各層の構成を、基本的に、上記第1発光層12と共通にした。
〔第2n型クラッド層〕
第2n型クラッド層141には、Al0.45Ga0.55Asを用いた。第2n型クラッド層141には、ドーパントとして、n型不純物であるTeを1.0×1018(/cm)の濃度となるように添加した。第2n型クラッド層141の厚さは、0.20(μm)とした。
〔第2活性層〕
第2活性層142の構成は以下の通りである。なお、ここでは、第2井戸層1421を18層とし、第2障壁層1422を17層とした。
{第2井戸層}
第2井戸層1421には、AlGaInAsPを用いた。第2井戸層1421には、ドーパントを添加していない(アンドープ)。第2井戸層1421の厚さは、0.0033(μm)とした。したがって、すべて(18層)の第2井戸層1421の厚さの合計値は、0.0594(μm)となる。
{第2障壁層}
第2障壁層1422には、AlGaAsPを用いた。第2障壁層1422には、ドーパントを添加していない(アンドープ)。第2障壁層1422の厚さは、0.007(μm)とした。したがって、すべて(17層)の第2障壁層1422の厚さの合計値は、0.119(μm)となる。
〔第2p型クラッド層〕
第2p型クラッド層143には、AlGaAsを用いた。第2p型クラッド層143には、ドーパントとして、p型不純物であるCを8.0×1017(/cm)の濃度となるように添加した。第2p型クラッド層143の厚さは、0.20(μm)とした。
(p型コンタクト層)
p型コンタクト層15には、AlGaAsを用いた。p型コンタクト層15には、ドーパントとしてp型不純物であるCを、3.0×1018(/cm)の濃度となるように添加した。p型コンタクト層15の厚さは、3.50(μm)とした。
<各実施例および比較例の半導体層形成基板の関係>
続いて、表2を参照しつつ、各実施例(実施例1〜3)および比較例の半導体層形成基板1におけるトンネル接合層13の関係(共通点および相違点)について説明を行う。ここで、表2は、p型トンネル層131を構成する材料と、n型トンネル層133を構成する材料と、高濃度n型不純物含有層132の有無と、p型トンネル層131およびn型トンネル層133のそれぞれにおける不純物濃度の分布状態とを示している。
最初に、p型トンネル層131を構成する材料について説明を行う。実施例1〜3および比較例では、p型トンネル層131をAlGaAsで構成している。
次に、n型トンネル層133を構成する材料について説明を行う。実施例1〜3では、n型トンネル層133をGaInPで構成している。これに対し、比較例では、n型トンネル層133をAlGaAsで構成している。
続いて、高濃度n型不純物含有層132の有無について説明を行う。実施例1、2および比較例では、高濃度n型不純物含有層132を設けている(「あり」と記載)。これに対し、実施例3では、高濃度n型不純物含有層132を設けていない(「なし」と記載)。
最後に、p型トンネル層131およびn型トンネル層133のそれぞれにおける不純物濃度の分布状態について説明を行う。実施例1、3および比較例では、p型トンネル層131およびn型トンネル層133のそれぞれにおける不純物濃度を一定(図2の中段(第1の例)参照)としている。これに対し、実施例2では、p型トンネル層131およびn型トンネル層133のそれぞれにおける不純物濃度を傾斜(図2の下段(第2の例)参照)させている。
したがって、実施例1と比較例とでは、n型トンネル層133の構成材料が異なっている。また、実施例1と実施例2とでは、p型トンネル層131およびn型トンネル層133のそれぞれにおける不純物濃度の分布状態が異なっている。さらに実施例1と実施例3とでは、高濃度n型不純物含有層132の有無が異なっている。
<半導体発光素子>
このようにして得られた実施例1〜3および比較例の半導体層形成基板1を出発材料とし、図6に示す製造方法を用いて、半導体発光素子2を作製した。そして、得られた各半導体発光素子2に対し、各種評価を行った。
<n型トンネル層を構成する材料による違い>
図7は、実施例1および比較例の半導体発光素子2の順方向電流IFと発光出力Poとの関係を示している。図7において、横軸は順方向電流IF(mA)であり、縦軸は発光出力Po(mW)である。
図7より、実施例1の半導体発光素子2は、比較例の半導体発光素子2に比べて、発光出力Poが10%程度向上していることがわかる。なお、図示はしていないが、実施例2および実施例3の各半導体発光素子2も、比較例の半導体発光素子2と比べて、発光出力Poが向上している。
以上より、トンネル接合層13におけるn型トンネル層133を、ヒ化物(AlGaAs)ではなくリン化物(GaInP)で構成することにより、発光出力Poが向上することが理解される。
<不純物濃度の分布状態による違い>
図8は、実施例1、2の半導体発光素子2の発光出力Poおよび順方向電圧VFの関係を示している。ここで、発光出力Poおよび順方向電圧VFは、順方向電流IFを100(mA)とした場合の値である。
図8より、実施例2の半導体発光素子2は、実施例1の半導体発光素子2に比べて、順方向電圧VFが低下していることが分かる。ただし、実施例2の半導体発光素子2は、実施例1の半導体発光素子2に比べて、発光出力Poがわずかに低下していることもわかる。
以上より、トンネル接合層13におけるp型トンネル層131およびn型トンネル層133のそれぞれにおける不純物濃度の分布状態を傾斜させることにより、順方向電圧VFが低下することが理解される。
<高濃度n型不純物濃含有層の有無による違い>
図9(a)は実施例1のトンネル接合層13のTEM写真であり、図9(b)は実施例3のトンネル接合層13のTEM写真である。
図9(a)に示すように、実施例1では、トンネル接合層13を構成するp型トンネル層131とn型トンネル層133との間に、別の層すなわち高濃度n型不純物含有層132が存在しているものと考えられる。これに対し、図9(b)に示すように、実施例3では、トンネル接合層13を構成するp型トンネル層131とn型トンネル層133とが直接に対峙しているようにみえることから、高濃度n型不純物含有層132は存在していないものと考えられる。
図11は、実施例1、3のトンネル接合層13の二次イオン質量分析(SIMS:Secondary Ion Mass Spectrometry)の結果を示す図である。ここでは、CAMECA社製のIMS 7f−Autoを使用し、対象となる試料を削りながら分析するD−SIMS(ダイナミックモード)にて測定を行った。図11において、横軸は深さ(nm)であり、縦軸はn型不純物(ここではTe)の濃度(atoms/cm)である。ここで、図11には、トンネル接合層13の前後に存在する、第1p型クラッド層123および第2n型クラッド層141の分析結果も、併せて示している。そして、図11には、深さから類推される第1p型クラッド層123、p型トンネル層131、n型トンネル層133および第2n型クラッド層141の位置関係も示している。ただし、これはあくまでも目安であって、実際の位置関係とは、若干のずれが存在し得る。
実施例1の場合、n型不純物の濃度の最大値は、1.6×1020(atoms/cm)であった。一方、実施例3の場合、n型不純物の濃度の最大値は、3.0×1019(atoms/cm)であった。すなわち、n型不純物の濃度の最大値が、実施例1では1020オーダーとなったのに対し、実施例3では1019オーダーとなった。
図10は、実施例1、3の半導体発光素子2の順方向電圧VFの関係を示している。ここで、順方向電圧VFは、図8に示した例と同様、順方向電流IFを100(mA)とした場合の値である。
図10より、実施例1の半導体発光素子2は、実施例3の半導体発光素子2に比べて、順方向電圧VFが低下していることが分かる。
以上より、p型トンネル層形成工程(ステップ50(第1工程))とn型トンネル層形成工程(ステップ60(第3工程))との間に、III族原料ガスおよびV族原料ガスの供給を停止しつつn型不純物原料ガスを供給する工程(第2工程)を設けることで、順方向電圧VFが低下することが理解される。また、トンネル接合層13に高濃度n型不純物含有層132を設けることにより、順方向電圧VFが低下することが理解される。
1…半導体層形成基板、1a…成長基板、10…発光素子層、11…n型コンタクト層、12…第1発光層、121…第1n型クラッド層、122…第1活性層、1221…第1井戸層、1222…第1障壁層、123…第1p型クラッド層、13…トンネル接合層、131…p型トンネル層、132…高濃度n型不純物含有層、133…n型トンネル層、14…第2発光層、141…第2n型クラッド層、142…第2活性層、1421…第2井戸層、1422…第2障壁層、143…第2p型クラッド層、15…p型コンタクト層、20…正電極部、21…p電極層、211…透光層、212…柱状導電層、22…反射層、23…拡散防止層、24…接合層、25…内部電極層、26…支持基板、27…外部電極層、30…負電極部

Claims (18)

  1. 化合物半導体とp型不純物とを含む第1p型層と、化合物半導体とn型不純物とを含む第1n型層と、化合物半導体を含むとともに当該第1p型層と当該第1n型層とに挟まれた第1活性層とを有する第1発光部と、
    化合物半導体とp型不純物とを含む第2p型層と、化合物半導体とn型不純物とを含む第2n型層と、化合物半導体を含むとともに当該第2p型層と当該第2n型層とに挟まれた第2活性層とを有し、前記第1発光部と同一波長で発光する第2発光部と、
    AlGa1−xAs(0≦x≦0.3)とp型不純物とを含み、前記第1p型層に対峙する第3p型層と、(AlGa1−xIn1−yP(0≦x≦0.2, 0.4≦y≦0.6)とn型不純物とを含み、前記第2n型層に対峙する第3n型層とを有し、前記第1発光部と前記第2発光部とに挟まれるとともに当該第3p型層と当該第3n型層とでトンネル接合を形成するトンネル接合部と
    を備えた発光ダイオード。
  2. 前記トンネル接合部は、前記第3p型層と前記第3n型層との境界部に設けられ、n型不純物を当該第3n型層よりも高い濃度で含む高濃度n型不純物含有層をさらに有していることを特徴とする請求項1記載の発光ダイオード。
  3. 前記高濃度n型不純物含有層は、前記第3n型層および前記第3p型層よりも薄いことを特徴とする請求項2記載の発光ダイオード。
  4. 前記高濃度n型不純物含有層におけるn型不純物の濃度が、1×1020cm−3以上1×1021cm−3以下であることを特徴とする請求項2または3記載の発光ダイオード。
  5. 前記第3n型層におけるn型不純物の濃度は、前記第2n型層と対峙する側よりも前記第3p型層と対峙する側が高いことを特徴とする請求項1乃至4のいずれか1項記載の発光ダイオード。
  6. 前記第3p型層におけるp型不純物の濃度は、前記第1p型層と対峙する側よりも前記第3n型層と対峙する側が高いことを特徴とする請求項1乃至5のいずれか1項記載の発光ダイオード。
  7. 前記第1活性層および前記第2活性層は、ともに、井戸層と障壁層とを含む単一量子井戸構造または多重量子井戸構造を有しており、
    前記井戸層は、(AlGa1−xIn1−yAs1−z(0≦x≦0.2,0.7≦y≦1.0,0.7≦z≦1.0)で構成され、
    前記障壁層は、AlGa1−xAs1−z(0≦x≦0.3,0.7≦z≦1.0)で構成されること
    を特徴とする請求項1乃至6のいずれか1項記載の発光ダイオード。
  8. 前記第1p型層、前記第2p型層および前記第3p型層は、p型不純物としてそれぞれCを含んでおり、
    前記第1n型層、前記第2n型層および前記第3n型層は、n型不純物としてそれぞれTeを含んでいること
    を特徴とする請求項1乃至7のいずれか1項記載の発光ダイオード。
  9. Al、GaおよびAsとp型不純物とを含む第1p型層と、Al、GaおよびAsとn型不純物とを含む第1n型層と、III−V族半導体を含むとともに当該第1p型層と当該第1n型層とに挟まれた第1活性層とを有する第1発光部と、
    Al、GaおよびAsとp型不純物とを含む第2p型層と、Al、GaおよびAsとn型不純物とを含む第2n型層と、III−V族半導体を含むとともに当該第2p型層と当該第2n型層とに挟まれた第2活性層とを有し、前記第1発光部と同一波長で発光する第2発光部と、
    GaおよびAsとp型不純物とを含み、前記第1p型層に対峙する第3p型層と、Ga、InおよびPとn型不純物とを含み、前記第2n型層に対峙する第3n型層とを有し、前記第1発光部と前記第2発光部とに挟まれるとともに当該第3p型層と当該第3n型層とでトンネル接合を形成するトンネル接合部と
    を備えた発光ダイオード。
  10. 前記第3n型層は、前記第3p型層よりもバンドギャップが大きいことを特徴とする請求項9記載の発光ダイオード。
  11. 前記第1p型層および前記第2n型層は、不純物を除いて共通の組成を有することを特徴とする請求項9または10記載の発光ダイオード。
  12. 前記第3p型層および前記第3n型層は、それぞれが直接遷移型半導体で構成されることを特徴とする請求項9乃至11のいずれか1項記載の発光ダイオード。
  13. 前記第3n型層におけるn型不純物の濃度が、1×1020cm−3以上1×1021cm−3以下であることを特徴とする請求項9乃至12のいずれか1項記載の発光ダイオード。
  14. 有機気相成長法を用いたトンネル接合層の製造方法であって、
    前記トンネル接合層の積層対象となる化合物半導体層に対し、III族元素を含む第1原料ガスと、V族元素を含む第2原料ガスと、第1の導電型のドーパントを含む第3原料ガスとを供給する第1工程と、
    前記第1原料ガス、前記第2原料ガスおよび前記第3原料ガスの供給を停止し、前記第1の導電型とは逆の第2の導電型を示すドーパントを含む第4原料ガスを供給する第2工程と、
    前記第4原料ガスの供給を継続するとともに、III族元素を含む第5原料ガスと、V族元素を含む第6原料ガスとをさらに供給する第3工程と
    を有するトンネル接合層の製造方法。
  15. 前記第1原料ガスは、III族元素としてAlおよびGaを含み、
    前記第2原料ガスは、V族元素としてAsを含み、
    前記第3原料ガスは、第1の導電型のドーパントとしてCを含み、
    前記第4原料ガスは、第2の導電型のドーパントとしてTeを含み、
    前記第5原料ガスは、III族元素としてGaおよびInを含み、
    前記第6原料ガスは、V族元素としてPを含む
    ことを特徴とする請求項14記載のトンネル接合層の製造方法。
  16. 前記トンネル接合層の積層対象となる化合物半導体層は、Al、GaおよびAsを含んでいることを特徴とする請求項14または15記載のトンネル接合層の製造方法。
  17. 前記第1工程では、前記第3原料ガスの流量を時間の経過とともに増大させ、
    前記第3工程では、前記第4原料ガスの流量を時間の経過とともに減少させること
    を特徴とする請求項14乃至16のいずれか1項記載のトンネル接合層の製造方法。
  18. 前記第1工程を開始する前に、前記トンネル接合層の積層対象の温度を100℃〜150℃低下させ、前記第3工程が終了した後に、当該トンネル接合層が形成された当該積層対象の温度を100℃〜150℃上昇させることを特徴とする請求項14乃至17のいずれか1項記載のトンネル接合層の製造方法。
JP2018017456A 2017-05-25 2018-02-02 発光ダイオード Active JP7122119B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
TW107116194A TWI673889B (zh) 2017-05-25 2018-05-11 發光二極體及穿隧接合層之製造方法
KR1020180055190A KR102000396B1 (ko) 2017-05-25 2018-05-15 발광 다이오드 및 터널 접합층의 제조 방법
US15/981,988 US10439103B2 (en) 2017-05-25 2018-05-17 Light-emitting diode and method for manufacturing tunnel junction layer
DE102018112228.4A DE102018112228A1 (de) 2017-05-25 2018-05-22 Lichtemissionsdiode und Verfahren zum Herstellen einer Tunnelkontakschicht
CN201810501874.3A CN108933186A (zh) 2017-05-25 2018-05-23 发光二极管和隧道结层的制造方法
US16/401,361 US10693036B2 (en) 2017-05-25 2019-05-02 Method for manufacturing tunnel junction layer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017103197 2017-05-25
JP2017103197 2017-05-25

Publications (2)

Publication Number Publication Date
JP2018201009A true JP2018201009A (ja) 2018-12-20
JP7122119B2 JP7122119B2 (ja) 2022-08-19

Family

ID=64668397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018017456A Active JP7122119B2 (ja) 2017-05-25 2018-02-02 発光ダイオード

Country Status (3)

Country Link
JP (1) JP7122119B2 (ja)
KR (1) KR102000396B1 (ja)
TW (1) TWI673889B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020196739A1 (ja) * 2019-03-28 2020-10-01 ウシオオプトセミコンダクター株式会社 赤外led素子
JP2020167372A (ja) * 2019-12-05 2020-10-08 ウシオオプトセミコンダクター株式会社 赤外led素子
CN113611595A (zh) * 2021-10-09 2021-11-05 材料科学姑苏实验室 一种半导体结构及其制备方法
CN113646907A (zh) * 2019-03-28 2021-11-12 优志旺电机株式会社 红外led元件
JP2022539292A (ja) * 2020-02-19 2022-09-08 天津三安光電有限公司 多接合ledのトンネル接合、多接合led、及びその製作方法
WO2022196374A1 (ja) * 2021-03-18 2022-09-22 日亜化学工業株式会社 発光素子
JP2023040785A (ja) * 2021-09-10 2023-03-23 日亜化学工業株式会社 発光素子の製造方法
JP7397348B2 (ja) 2021-11-22 2023-12-13 日亜化学工業株式会社 発光素子

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024076160A1 (ko) * 2022-10-05 2024-04-11 엘지전자 주식회사 디스플레이 화소용 적색 반도체 발광소자 및 이를 포함하는 디스플레이 장치

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6437060A (en) * 1987-08-03 1989-02-07 Nippon Telegraph & Telephone Semiconductor element
JP2002050790A (ja) * 2000-08-04 2002-02-15 Hitachi Cable Ltd 化合物半導体発光ダイオードアレイ
WO2002023640A1 (en) * 2000-09-14 2002-03-21 Optowell Co., Ltd. Nitride compound semiconductor light emitting device having a tunnel junction structure and fabrication method thereof
JP2004128502A (ja) * 2002-09-30 2004-04-22 Lumileds Lighting Us Llc トンネル接合を含む発光装置
JP2004336039A (ja) * 2003-04-30 2004-11-25 Agilent Technol Inc トンネル接合構造を組み込んだGaAsベースの長波長レーザ
JP2007311632A (ja) * 2006-05-19 2007-11-29 Furukawa Electric Co Ltd:The 面発光レーザ素子
JP2008235878A (ja) * 2007-02-19 2008-10-02 Showa Denko Kk 太陽電池及びその製造方法
JP2011192913A (ja) * 2010-03-16 2011-09-29 Denso Corp 半導体レーザ構造
JP2011198931A (ja) * 2010-03-18 2011-10-06 Showa Denko Kk Iii族窒化物半導体発光素子の製造方法
JP2012521090A (ja) * 2009-03-16 2012-09-10 ザ・ボーイング・カンパニー 太陽電池内のトンネル接合の高濃度ドープ層
JP2013197485A (ja) * 2012-03-22 2013-09-30 Sharp Corp エピタキシャル基板及びこれを用いた半導体素子の製造方法
JP2014229743A (ja) * 2013-05-22 2014-12-08 株式会社デンソー 半導体レーザ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100380536B1 (ko) * 2000-09-14 2003-04-23 주식회사 옵토웰 터널접합 구조를 가지는 질화물반도체 발광소자
US7095052B2 (en) * 2004-10-22 2006-08-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Method and structure for improved LED light output
DE102006039369A1 (de) 2005-12-30 2007-07-05 Osram Opto Semiconductors Gmbh LED-Halbleiterkörper und Verwendung eines LED-Halbleiterkörpers
JP4884810B2 (ja) 2006-03-17 2012-02-29 古河電気工業株式会社 半導体発光素子及びその製造方法
DE102006046037B4 (de) * 2006-09-28 2024-05-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung LED-Halbleiterkörper und Verwendung eines LED-Halbleiterkörpers
KR100887050B1 (ko) * 2007-12-06 2009-03-04 삼성전기주식회사 질화물 반도체 소자
DE102008056371A1 (de) * 2008-11-07 2010-05-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
TWI555226B (zh) * 2011-07-12 2016-10-21 晶元光電股份有限公司 具有多層發光疊層的發光元件
KR101978632B1 (ko) * 2011-12-15 2019-09-03 엘지이노텍 주식회사 발광소자
KR101892124B1 (ko) * 2011-12-23 2018-08-27 소이텍 광활성 장치 및 관련 구조에 이용되는 희석 질화물 물질의 형성방법
TWI597862B (zh) * 2013-08-30 2017-09-01 晶元光電股份有限公司 具阻障層的光電半導體元件

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6437060A (en) * 1987-08-03 1989-02-07 Nippon Telegraph & Telephone Semiconductor element
JP2002050790A (ja) * 2000-08-04 2002-02-15 Hitachi Cable Ltd 化合物半導体発光ダイオードアレイ
WO2002023640A1 (en) * 2000-09-14 2002-03-21 Optowell Co., Ltd. Nitride compound semiconductor light emitting device having a tunnel junction structure and fabrication method thereof
JP2004128502A (ja) * 2002-09-30 2004-04-22 Lumileds Lighting Us Llc トンネル接合を含む発光装置
JP2004336039A (ja) * 2003-04-30 2004-11-25 Agilent Technol Inc トンネル接合構造を組み込んだGaAsベースの長波長レーザ
JP2007311632A (ja) * 2006-05-19 2007-11-29 Furukawa Electric Co Ltd:The 面発光レーザ素子
JP2008235878A (ja) * 2007-02-19 2008-10-02 Showa Denko Kk 太陽電池及びその製造方法
JP2012521090A (ja) * 2009-03-16 2012-09-10 ザ・ボーイング・カンパニー 太陽電池内のトンネル接合の高濃度ドープ層
JP2011192913A (ja) * 2010-03-16 2011-09-29 Denso Corp 半導体レーザ構造
JP2011198931A (ja) * 2010-03-18 2011-10-06 Showa Denko Kk Iii族窒化物半導体発光素子の製造方法
JP2013197485A (ja) * 2012-03-22 2013-09-30 Sharp Corp エピタキシャル基板及びこれを用いた半導体素子の製造方法
JP2014229743A (ja) * 2013-05-22 2014-12-08 株式会社デンソー 半導体レーザ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ENRIQUE BARRIGON, ET AL.: "Highly conductive p++-AlGaAs/n++-GaInP tunnel junctions for ultra-high concentrator solar cells", PROGRESS IN PHOTOVOLTAICS, vol. 22, JPN6022031521, 15 February 2014 (2014-02-15), pages 399 - 404, ISSN: 0004839043 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020196739A1 (ja) * 2019-03-28 2020-10-01 ウシオオプトセミコンダクター株式会社 赤外led素子
CN113646907A (zh) * 2019-03-28 2021-11-12 优志旺电机株式会社 红外led元件
JP2020167372A (ja) * 2019-12-05 2020-10-08 ウシオオプトセミコンダクター株式会社 赤外led素子
JP7201574B2 (ja) 2019-12-05 2023-01-10 ウシオ電機株式会社 赤外led素子
JP2022539292A (ja) * 2020-02-19 2022-09-08 天津三安光電有限公司 多接合ledのトンネル接合、多接合led、及びその製作方法
JP7309920B2 (ja) 2020-02-19 2023-07-18 天津三安光電有限公司 多接合ledのトンネル接合、多接合led、及びその製作方法
WO2022196374A1 (ja) * 2021-03-18 2022-09-22 日亜化学工業株式会社 発光素子
JP2023040785A (ja) * 2021-09-10 2023-03-23 日亜化学工業株式会社 発光素子の製造方法
JP7344434B2 (ja) 2021-09-10 2023-09-14 日亜化学工業株式会社 発光素子の製造方法
CN113611595A (zh) * 2021-10-09 2021-11-05 材料科学姑苏实验室 一种半导体结构及其制备方法
CN113611595B (zh) * 2021-10-09 2021-12-21 材料科学姑苏实验室 一种半导体结构及其制备方法
JP7397348B2 (ja) 2021-11-22 2023-12-13 日亜化学工業株式会社 発光素子

Also Published As

Publication number Publication date
TW201901982A (zh) 2019-01-01
JP7122119B2 (ja) 2022-08-19
KR20180129648A (ko) 2018-12-05
TWI673889B (zh) 2019-10-01
KR102000396B1 (ko) 2019-07-15

Similar Documents

Publication Publication Date Title
JP7122119B2 (ja) 発光ダイオード
JP4895587B2 (ja) 窒化物半導体発光素子
US9281439B2 (en) Nitride semiconductor element and method for producing same
JP4954536B2 (ja) 窒化物半導体発光素子
US20110037049A1 (en) Nitride semiconductor light-emitting device
JP2007042751A (ja) 半導体発光素子
JP2008288248A (ja) 半導体発光素子
US7528417B2 (en) Light-emitting diode device and production method thereof
US10693036B2 (en) Method for manufacturing tunnel junction layer
US7230281B2 (en) Semiconductor light emitting device
WO2014167773A1 (ja) 半導体発光素子及びその製造方法
JP2012129281A (ja) 発光素子
JP6153351B2 (ja) 半導体発光装置
US8742395B2 (en) Semiconductor light emitting device
TW201806180A (zh) 發光二極體
JP3788444B2 (ja) 発光ダイオード及びその製造方法
JP3763303B2 (ja) 半導体発光素子
JP2011165800A (ja) 発光ダイオード及びその製造方法、並びに発光ダイオードランプ
JPH09172198A (ja) 発光ダイオードおよびその製造方法
JPH0945959A (ja) 発光素子
JP3141888B2 (ja) 半導体発光素子
TWI708403B (zh) 半導體發光元件、光傳輸裝置
JP2008166400A (ja) 発光素子、発光素子用エピタキシャルウェハ及びその製造方法
KR20170066365A (ko) 반도체 발광 소자
JP4594993B2 (ja) 半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201118

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20201209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20201209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220808

R150 Certificate of patent or registration of utility model

Ref document number: 7122119

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350