CN108933186A - 发光二极管和隧道结层的制造方法 - Google Patents

发光二极管和隧道结层的制造方法 Download PDF

Info

Publication number
CN108933186A
CN108933186A CN201810501874.3A CN201810501874A CN108933186A CN 108933186 A CN108933186 A CN 108933186A CN 201810501874 A CN201810501874 A CN 201810501874A CN 108933186 A CN108933186 A CN 108933186A
Authority
CN
China
Prior art keywords
layer
type
type layer
tunnel
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810501874.3A
Other languages
English (en)
Inventor
鹈沢旭
濑尾则善
松村笃
粟饭原范行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018017456A external-priority patent/JP7122119B2/ja
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN108933186A publication Critical patent/CN108933186A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/305—Materials of the light emitting region containing only elements of group III and group V of the periodic system characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种发光二极管，其提高介由隧道结部将多个发光部层积而成的发光二极管的发光功率。发光元件层(10)是依次将n型接触层(11)、第1发光层(12)、隧道结层(13)、第2发光层(14)和p型接触层(15)层积而构成，第1发光层(12)和第2发光层(14)在同一波长发光。隧道结层(13)具有由含有p型杂质(C)的AlGaAs构成的p型隧道层(131)和由含有n型杂质(Te)的GaInP构成的n型隧道层(133)，在p型隧道层(131)和n型隧道层(133)之间，设有与n型隧道层(133)相比含有高浓度的n型杂质的高浓度n型杂质含有层(132)。

Description

发光二极管和隧道结层的制造方法
技术领域
本发明涉及发光二极管和隧道结层的制造方法。
背景技术
在含有p型杂质的p型半导体层和含有n型杂质的n型半导体层之间，夹持带隙小于p型半导体层和n型半导体层的活性层而成的发光二极管被广泛使用。
专利文献1记载了一种发光二极管，上述发光二极管将第1放射生成活性层和第2放射生成活性层垂直地相互重叠配置，并且在第1放射生成活性层和第2放射生成活性层之间形成隧道结层而成，上述第1放射生成活性层含有p型半导体层、活性层(放射生成层)和n型半导体层且放射不连贯的光，上述第2放射生成活性层含有p型半导体层、活性层(放射生成层)和n型半导体层且放射与第1放射生成活性层类似的波长的光。
现有技术文献
专利文献
专利文献1日本特表2009－522755号公报。
发明内容
在采用介由隧道结部将多个发光部层积的构成时，能在介由隧道结部而串联连接的多个发光部使正向电流流动，因此能够使多个发光部各自发光。
但是，采用这样的构成时，有时在发光二极管的外部无法提取由各发光部输出的光的一部分，发光二极管的发光功率降低。
本发明的目的在于提高介由隧道结部将多个发光部层积而成的发光二极管的发光功率。
本发明的发光二极管具有第1发光部、第2发光部和隧道结部，上述第1发光部具有第1p型层、第1n型层和第1活性层，上述第1p型层含有化合物半导体和p型杂质，上述第1n型层含有化合物半导体和n型杂质，上述第1活性层含有化合物半导体并被该第1p型层和该第1n型层夹持，上述第2发光部具有第2p型层、第2n型层和第2活性层，上述第2p型层含有化合物半导体和p型杂质，上述第2n型层含有化合物半导体和n型杂质，上述第2活性层含有化合物半导体并被该第2p型层和该第2n型层夹持，上述第2发光部在与上述第1发光部同一波长发光，上述隧道结部具有第3p型层和第3n型层，上述第3p型层含有AlxGa1－xAs(0≤x≤0.3)和p型杂质且与上述第1p型层对峙，上述第3n型层含有(AlxGa1－x)yIn1－yP(0≤x≤0.2，0.4≤y≤0.6)和n型杂质且与上述第2n型层对峙，上述隧道结部被上述第1发光部和上述第2发光部夹持并以该第3p型层和该第3n型层形成隧道结。
在这样的发光二极管中，可具有如下特征：上述隧道结部还具有高浓度n型杂质含有层，上述高浓度n型杂质含有层被设置在上述第3p型层和上述第3n型层的边界部，含有比该第3n型层高的浓度的n型杂质。
另外，可具有如下特征：上述高浓度n型杂质含有层比上述第3n型层和上述第3p型层薄。
再者，上述高浓度n型杂质含有层的n型杂质的浓度为1×1020cm－3～1×1021cm－3。
另外，可具有如下特征：上述第3n型层的n型杂质的浓度在与上述第3p型层对峙的一侧比与上述第2n型层对峙的一侧高。
另外，可具有如下特征：上述第3p型层的p型杂质的浓度在与上述第3n型层对峙的一侧比与上述第1p型层对峙的一侧高。
再者，可具有如下特征：上述第1活性层和上述第2活性层均具有含有阱层和势垒层的单量子阱结构或多量子阱结构，上述阱层由(AlxGa1－x)yIn1－yAszP1－z(0≤x≤0.2，0.7≤y≤1.0，0.7≤z≤1.0)构成，上述势垒层由AlxGa1－xAszP1－z(0≤x≤0.3，0.7≤z≤1.0)构成。
另外，可具有如下特征：上述第1p型层、上述第2p型层和上述第3p型层作为p型杂质各自含有C，上述第1n型层、上述第2n型层和上述第3n型层作为n型杂质各自含有Te。
另外，从其他观点出发，本发明的发光二极管具有第1发光部、第2发光部和隧道结部，上述第1发光部具有第1p型层、第1n型层和第1活性层，上述第1p型层含有Al、Ga和As以及p型杂质，上述第1n型层含有Al、Ga和As以及n型杂质，上述第1活性层含有III－V族半导体并被该第1p型层和该第1n型层夹持，上述第2发光部具有第2p型层、第2n型层和第2活性层，上述第2p型层含有Al、Ga和As以及p型杂质，上述第2n型层含有Al、Ga和As以及n型杂质，上述第2活性层含有III－V族半导体并被该第2p型层和该第2n型层夹持，上述第2发光部在与上述第1发光部同一波长发光，上述隧道结部具有第3p型层和第3n型层，上述第3p型层含有Ga和As以及p型杂质且与上述第1p型层对峙，上述第3n型层含有Ga、In和P以及n型杂质且与上述第2n型层对峙，上述隧道结部被上述第1发光部和上述第2发光部夹持并以该第3p型层和该第3n型层形成隧道结。
在这样的发光二极管中，可具有如下特征：上述第3n型层比上述第3p型层相带隙大。
另外，可具有如下特征：上述第1p型层和上述第2n型层除了杂质具有相同的组成。
再者，可具有如下特征：上述第3p型层和上述第3n型层分别由直接跃迁型半导体构成。
另外，可具有如下特征：上述第3n型层的n型杂质的浓度为1×1020cm－3～1×1021cm－3。
另外，从其他观点出发，本发明为使用有机气相生长法的隧道结层的制造方法，其具有第1工序、第2工序和第3工序，上述第1工序为对成为上述隧道结层的层积对象的化合物半导体层供给含有III族元素的第1原料气体、含有V族元素的第2原料气体和含有第1导电型的掺杂料的第3原料气体，上述第2工序为停止上述第1原料气体、上述第2原料气体和上述第3原料气体的供给，供给含有显示与上述第1的导电型相反的第2导电型的掺杂料的第4原料气体，上述第3工序为继续上述第4原料气体的供给的同时进一步供给含有III族元素的第5原料气体和含有V族元素的第6原料气体。
在这样的隧道结层的制造方法中，可具有如下特征：上述第1原料气体含有Al和Ga作为III族元素，上述第2原料气体含有As作为V族元素，上述第3原料气体含有C作为第1导电型的掺杂料，上述第4原料气体含有Te作为第2导电型的掺杂料，上述第5原料气体含有Ga和In作为III族元素，上述第6原料气体含有P作为V族元素。
另外，可具有如下特征：成为上述隧道结层的层积对象的化合物半导体层含有Al、Ga和As。
再者，可具有如下特征：在上述第1工序中，伴随时间的经过增大上述第3原料气体的流量，在上述第3工序中，伴随时间的经过减少上述第4原料气体的流量。
另外，可具有如下特征：开始上述第1工序前，使上述隧道结层的层积对象的温度降低100℃～150℃，上述第3工序结束后，形成有该隧道结层的该层积对象的温度上升100℃～150℃。
根据本发明，可提高介由隧道结部将多个发光部层积而成的发光二极管的发光功率。
附图说明
图1是表示应用本实施方式的半导体层形成基板的截面构成的图。
图2是用于说明半导体层形成基板的隧道结层的周边的结构的图。
图3是用于说明半导体层形成基板的制造方法的流程图。
图4是用于说明隧道结层的制造方法的时序图。
图5是表示含有发光元件层的半导体发光元件的截面构成的图。
图6是用于说明半导体发光元件的制造方法的流程图。
图7是表示实施例1和比较例的半导体发光元件的正向电流和发光功率的关系的图。
图8是表示实施例1、2的半导体发光元件的发光功率和正向电压的关系的图。
图9(a)、(b)是实施例1、3的隧道结层的TEM照片。
图10是表示实施例1、3的半导体发光元件的正向电压的关系的图。
图11是表示实施例1、3的隧道结层的二次离子质谱(SIMS)的结果的图。
【符号的说明】
1…半导体层形成基板、1a…生长基板、10…发光元件层、11…n型接触层、12…第1发光层、121…第1n型包覆层、122…第1活性层、1221…第1阱层、1222…第1势垒层、123…第1p型包覆层、13…隧道结层、131…p型隧道层、132…高浓度n型杂质含有层、133…n型隧道层、14…第2发光层、141…第2n型包覆层、142…第2活性层、1421…第2阱层、1422…第2势垒层、143…第2p型包覆层、15…p型接触层、20…正电极部、21…p电极层、211…透光层、212…柱状导电层、22…反射层、23…防扩散层、24…接合层、25…内部电极层、26…支撑基板、27…外部电极层、30…负电极部
具体实施方式
以下，参照附图，对本发明的实施方式进行详细说明。应予说明，有时在以下的说明中参照的附图的各部分的大小、厚度等与实际的尺寸不同。另外，以下，关于由3种元素以上构成的III－V族半导体，有时以省略各元素的组成比的(例如“AlGaInAsP”等)形式记述。
＜半导体层形成基板的构成＞
图1是表示应用本实施方式的半导体层形成基板1的截面构成的图。
该半导体层形成基板1具有生长基板1a和发光元件层10，上述发光元件层10在生长基板1a上将多个半导体层层积而成，通过通电发光。应予说明，详细内容将在后文进行描述，该发光元件层10分别将具有pn结的多个发光层(发光二极管)层叠而成，在这些发光层间设置通过隧道效应而在相反方向(从n型层至p型层)流通电流的隧道结层(隧道二极管)而成，作为所谓双栈型的发光二极管发挥功能。
[生长基板]
在本实施方式中，生长基板1a由化合物半导体(III－V族半导体)的单结晶构成。作为这种生长基板1a，可例示GaAs、InP等。
[发光元件层]
发光元件层10具有在生长基板1a上层积的n型接触层11、在n型接触层11上层积的第1发光层12、在第1发光层12上层积的隧道结层13、在隧道结层13上层积的第2发光层14、在第2发光层14上层积的p型接触层15。以下，对于发光元件层10的构成要素，依次进行说明。
(n型接触层)
将电子作为载流子的n型接触层11是用于设置未图示的n电极(负电极部30：参照后述的图5)的层。本实施方式的n型接触层11由与生长基板1a的表面(生长面)晶格匹配的化合物半导体(III－V族半导体)构成。
而且，n型接触层11优选掺杂有n型杂质，如果含有5×1017～2×1019cm－3的浓度的n型杂质，则在能够抑制电阻的上升的同时难以导致结晶性的劣化方面优选。这里，作为n型杂质，没有特别限定，例如可举出Te、Si或Se等。
(第1发光层)
作为第1发光部的一例的第1发光层12是具有所谓双异质结和量子阱结构的通过通电发光的层。
本实施方式的第1发光层12具有在n型接触层11上层积的第1n型包覆层121、在第1n型包覆层121上层积的第1活性层122、在第1活性层122上层积的第1p型包覆层123。另外，第1活性层122具有将多个第1阱层1221和多个第1势垒层1222交替层积的结构。
〔第1n型包覆层〕
作为第1n型层的一例的第1n型包覆层121是与第1p型包覆层123一起进行向第1活性层122的载流子(空穴和电子)的注入和封闭的层。本实施方式的第1n型包覆层121由与n型接触层11晶格匹配的化合物半导体(III－V族半导体)构成。
这里，第1n型包覆层121优选带隙大于n型接触层11。
而且，第1n型包覆层121优选掺杂有n型杂质，如果含有5×1017～1×1019cm－3的浓度的n型杂质，则在容易得到向具有量子阱结构的第1活性层122的载流子注入效果并减少基于第1n型包覆层121内的载流子的光吸收方面优选。此时，第1n型包覆层121优选含有与n型接触层11相同的n型杂质。
〔第1活性层〕
第1活性层122是通过电子和空穴的再结合而发光的层。另外，本实施方式的第1活性层122成为具有将第1阱层1221和第1势垒层1222交替重叠的、所谓多量子阱结构(MQW)的层。应予说明，第1活性层122(第1阱层1221和第1势垒层1222)，基本上不含有n型杂质和p型杂质。但是，制造时，有时n型杂质会从第1n型包覆层121扩散进入，有时p型杂质会从第1p型包覆层123扩散进入。
{第1阱层}
作为阱层的一例的第1阱层1221是被邻接的2个第1势垒层1222夹持的层。但是，在该例中，位于图中最下侧(第1n型包覆层121侧)的第1阱层1221被第1n型包覆层121和第1势垒层1222夹持。另外，在该例中，位于图中最上侧(第1p型包覆层123侧)的第1阱层1221被第1p型包覆层123和第1势垒层1222夹持。因此，在该例中，第1阱层1221的层数比第1势垒层1222的层数仅多1层。本实施方式的第1阱层1221由与第1n型包覆层121和第1p型包覆层123晶格匹配的化合物半导体(III－V族半导体)构成。而且，第1阱层1221优选使用(AlxGa1－x)yIn1－yAszP1－z(0≤x≤0.2，0.7≤y≤1.0，0.7≤z≤1.0)。另外，第1阱层1221优选使用直接跃迁型的化合物半导体(III－V族半导体)。
这里，优选第1阱层1221与第1n型包覆层121和第1p型包覆层123相比膜厚小。另外，优选第1阱层1221与第1n型包覆层121和第1p型包覆层123相比带隙小。
{第1势垒层}
作为势垒层的一例的第1势垒层1222是和与自身邻接的第1势垒层1222一起夹持第1阱层1221的层。本实施方式的第1势垒层1222由与第1阱层1221晶格匹配的化合物半导体(III－V族半导体)构成。而且，第1势垒层1222优选使用AlxGa1－xAszP1－z(0≤x≤0.3，0.7≤z≤1.0)。另外，第1势垒层1222优选使用直接跃迁型的化合物半导体(III－V族半导体)。
这里，优选第1势垒层1222的膜厚小于第1n型包覆层121和第1p型包覆层123。另外，优选第1势垒层1222的膜厚大于第1阱层1221。再者，优选第1势垒层1222的带隙小于第1n型包覆层121和第1p型包覆层123。另外，优选第1势垒层1222的带隙大于第1阱层1221。
〔第1p型包覆层〕
作为第1p型层或者化合物半导体层的一例的第1p型包覆层123是与第1n型包覆层121一起进行向第1活性层122的载流子的注入和封闭的层。本实施方式的第1p型包覆层123由与第1阱层1221晶格匹配的化合物半导体(III－V族半导体)构成。
这里，优选第1p型包覆层123设置为与第1n型包覆层121相同的膜厚。另外，优选第1p型包覆层123设置为与第1n型包覆层121相同的带隙。
而且，优选第1p型包覆层123掺杂有p型杂质，如果含有1×1017～5×1018cm－3的浓度的p型杂质，则在容易得到对具有量子阱结构的第1活性层122的载流子注入效果的同时减少基于第1p型包覆层123内的载流子的光吸收方面优选。这里，作为p杂质，没有特别限定，例如可举出C、Mg或者Zn等。此时，优选第1p型包覆层123的p型杂质的浓度低于第1n型包覆层121的n型杂质的浓度。另外，优选设为第1p型包覆层123除了含有的杂质以外与第1n型包覆层121相同的组成。
(隧道结层)
作为隧道结部的一例的隧道结层13是将第1发光层12和第2发光层14连接的层。另外，隧道结层13是用于向介由其自身连接的第1发光层12和第2发光层14，利用自身的隧道结，流通从第2发光层14侧向第1发光层12侧的正向电流的层。
隧道结层13具有在第1发光层12的第1p型包覆层123上层积的p型隧道层131和成为第2发光层14的第2n型包覆层141(详细内容进行后述)的层积对象的n型隧道层133。另外，隧道结层13还具有在p型隧道层131和n型隧道层133之间设置的、高浓度n型杂质含有层132。因此，本实施方式的隧道结层13具有在第1p型包覆层123上层积的p型隧道层131、在p型隧道层131上层积的高浓度n型杂质含有层132和在高浓度n型杂质含有层132上层积的n型隧道层133。
〔p型隧道层〕
作为第3p型层的一例的p型隧道层131是与n型隧道层133和高浓度n型杂质含有层132一起形成隧道结的层。本实施方式的p型隧道层131由与第1p型包覆层123晶格匹配的、至少含有Ga(III族元素)和As(V族元素)的化合物半导体(III－V族半导体)构成。而且，p型隧道层131优选使用AlxGa1－xAs(0≤x≤0.3)。另外，p型隧道层131优选使用直接跃迁型的化合物半导体(III－V族半导体)。
这里，优选p型隧道层131的膜厚小于第1发光层12的第1p型包覆层123。另外，优选p型隧道层131的带隙小于第1发光层12的第1p型包覆层123。
而且，p型隧道层131掺杂有p型杂质。这里，优选p型隧道层131含有与第1发光层12的第1p型包覆层123相同的p型杂质。另外，优选p型隧道层131的p型杂质的浓度比第1发光层12的第1p型包覆层123的p型杂质的浓度高。
〔n型隧道层〕
作为第3n型层的一例的n型隧道层133是与p型隧道层131和高浓度n型杂质含有层132一起形成隧道结的层。本实施方式的n型隧道层133由与p型隧道层131晶格匹配的、至少含有Ga、In(III族元素)和P(V族元素)的化合物半导体(III－V族半导体)构成。而且，n型隧道层133优选使用(AlxGa1－x)yIn1－yP(0≤x≤0.2，0.4≤y≤0.6)。另外，n型隧道层133优选使用直接跃迁型的化合物半导体(III－V族半导体)。
这里，优选n型隧道层133与p型隧道层131相比膜厚小。另外，n型隧道层133与p型隧道层131相比带隙大。
而且，n型隧道层133掺杂有n型杂质。这里，n型隧道层133优选含有与第1发光层12的第1n型包覆层121相同的n型杂质。另外，优选n型隧道层133的n型杂质的浓度比第2发光层14的第2n型包覆层141(详细内容进行后述)的n型杂质的浓度高。再者，优选n型隧道层133的n型杂质的浓度比p型隧道层131的p型杂质的浓度低。
〔高浓度n型杂质含有层〕
高浓度n型杂质含有层132为介于p型隧道层131和n型隧道层133之间，用于降低隧道结层13的电阻的层。本实施方式的高浓度n型杂质含有层132由与p型隧道层131和n型隧道层133分别晶格匹配的、III－V族半导体构成。而且，高浓度n型杂质含有层132可含有Ga和In作为III族元素，含有As和P作为V族元素。另外，高浓度n型杂质含有层132优选使用直接跃迁型的化合物半导体(III－V族半导体)。
这里，优选高浓度n型杂质含有层132与p型隧道层131相比膜厚小。另外，优选高浓度n型杂质含有层132与n型隧道层133相比膜厚小。
而且，高浓度n型杂质含有层132掺杂有n型杂质。这里，优选高浓度n型杂质含有层132含有与n型隧道层133相同的n型杂质。另外，高浓度n型杂质含有层132的n型杂质的浓度比n型隧道层133的n型杂质的浓度高。再者，高浓度n型杂质含有层132的n型杂质的浓度比p型隧道层131的p型杂质的浓度高。而且，从实现正向电压的降低的观点出发，高浓度n型杂质含有层132的n型杂质的浓度优选为1×1020cm－3～1×1021cm－3。
应予说明，这里，以在p型隧道层131和n型隧道层133之间存在高浓度n型杂质含有层132的情形为例进行了说明，但是不局限与此。例如n型隧道层133自身可以含有高浓度(例如1×1020cm－3～1×1021cm－3)的n型杂质。
(第2发光层)
作为第2发光部的一例的第2发光层14具有所谓双异质结和量子阱结构，是通过通电发光的层。在本实施方式中，第2发光层14在与第1发光层12同一波长发光。应予说明，本实施方式的同一波长是指，例如第2发光层14的发光波长的峰波长，相对于第1发光层12的发光波长的峰波长，位于±10nm(更优选为±5nm)的范围内。因此，第1发光层12和第2发光层14各自的发光波长的峰波长不需要完全一致。
另外，对于第1发光层12和第2发光层14的发光波长，没有特别限制，优选为从红色区域到近红外区域的范围，更优选为近红外区域的范围。
这里，第2发光层14可以采用与第1发光层12不同的结构(材料、组成、厚度、杂质浓度等)，从更容易使第2发光层14的发光波长靠近第1发光层12的发光波长的观点出发，优选将第2发光层14的结构与第1发光层12的结构相同化。以下，以将第2发光层14的结构与第1发光层12的结构相同化的情形为例进行说明。
本实施方式的第2发光层14具有在n型隧道层133上层积的第2n型包覆层141、在第2n型包覆层141上层积的第2活性层142和在第2活性层142上层积的第2p型包覆层143。另外，第2活性层142具有将多个第2阱层1421和多个第2势垒层1422交替层积的结构。
〔第2n型包覆层〕
作为第2n型层的一例的第2n型包覆层141是与第2p型包覆层143一起进行向第2活性层142的载流子(空穴和电子)的注入和封闭的层。本实施方式的第2n型包覆层141由与隧道结层13的n型隧道层133晶格匹配的化合物半导体(III－V族半导体)构成。
这里，优选第2n型包覆层141与隧道结层13的n型隧道层133相比膜厚大。另外，优选第2n型包覆层141与隧道结层13的n型隧道层133相比带隙大。
而且，优选第2n型包覆层141掺杂有n型杂质，如果含有5×1017～1×1019cm－3的浓度的n型杂质，则在容易得到向具有量子阱结构的第2活性层142的载流子注入效果的同时减少基于第2n型包覆层141内的载流子的光吸收方面优选。此时，优选第2n型包覆层141含有与隧道结层13的n型隧道层133相同的n型杂质。另外，优选第2n型包覆层141的n型杂质的浓度比隧道结层13的n型隧道层133的n型杂质的浓度低。再者，优选第2n型包覆层141为与第1n型包覆层121相同的组成。另外，优选第2n型包覆层141，除了含有的杂质以外与第1p型包覆层123相同的组成。
〔第2活性层〕
第2活性层142为通过电子和空穴的再结合发光的层。另外，本实施方式的第2活性层142为将第2阱层1421和第2势垒层1422交替重叠的、具有所谓多量子阱结构(MQW)的层。应予说明，第2活性层142(第2阱层1421和第2势垒层1422)基本上不含有n型杂质和p型杂质。但是，在制造时，有时n型杂质会从第2n型包覆层141扩散而进入，p型杂质会从第2p型包覆层143扩散而进入。
{第2阱层}
作为阱层的一例的第2阱层1421是被邻接的2个第2势垒层1422夹持的层。但是，在该例中，位于图中最下侧(第2n型包覆层141侧)的第2阱层1421被第2n型包覆层141和第2势垒层1422夹持。另外，在该例中，位于图中最上侧(第2p型包覆层143侧)的第2阱层1421被第2p型包覆层143和第2势垒层1422夹持。因此，在该例中，第2阱层1421的层数仅比第2势垒层1422的层数多1层。本实施方式的第2阱层1421由与第2n型包覆层141和第2p型包覆层143晶格匹配的化合物半导体(III－V族半导体)构成。而且，第2阱层1421优选使用(AlxGa1－x)yIn1－yAszP1－z(0≤x≤0.2，0.7≤y≤1.0，0.7≤z≤1.0)。另外，第2阱层1421优选使用直接跃迁型的化合物半导体(III－V族半导体)。
这里，优选第2阱层1421的膜厚小于第2n型包覆层141和第2p型包覆层143。另外，优选第2阱层1421的带隙小于第2n型包覆层141和第2p型包覆层143。而且，第2阱层1421优选为与第1阱层1221相同的构成。
{第2势垒层}
作为势垒层的一例的第2势垒层1422是和与邻接于自身的第2势垒层1422一起夹持第2阱层1421的层。本实施方式的第2势垒层1422由与第2阱层1421晶格匹配的化合物半导体(III－V族半导体)构成。而且，第2势垒层1422优选使用AlxGa1－xAszP1－z(0≤x≤0.3，0.7≤z≤1.0)。另外，第2势垒层1422优选使用直接跃迁型的化合物半导体(III－V族半导体)。
这里，优选第2势垒层1422的膜厚小于第2n型包覆层141和第2p型包覆层143。另外，优选第2势垒层1422的膜厚大于第2阱层1421。再者，优选第2势垒层1422的带隙小于第2n型包覆层141和第2p型包覆层143。另外，优选第2势垒层1422与第2阱层1421相比带隙大。而且，优选第2势垒层1422为与第1势垒层1222相同的构成。
〔第2p型包覆层〕
作为第2p型层的一例的第2p型包覆层143是与第2n型包覆层141一起进行向第2活性层142的载流子的注入和封闭的层。本实施方式的第2p型包覆层143由与第2阱层1421晶格匹配的化合物半导体(III－V族半导体)构成。
这里，优选第2p型包覆层143设为与第2n型包覆层141相同的膜厚。另外，优选第2p型包覆层143设为与第2n型包覆层141相同的带隙。
而且，优选第2p型包覆层143掺杂有p型杂质，如果含有1×1017～5×1018cm－3的浓度的p型杂质，则在容易得到向具有量子阱结构的第2活性层142的载流子注入效果的同时减少基于第2p型包覆层143内的载流子的光吸收方面优选。此时，优选第2p型包覆层143含有与第1p型包覆层123相同的p型杂质。另外，优选第2p型包覆层143的p型杂质的浓度比第2n型包覆层141的n型杂质的浓度低。另外，优选第2p型包覆层143与第2n型包覆层141除了所含的杂质以外为相同的组成。
(p型接触层)
将空穴作为载流子的p型接触层15为用于设置未图示的p电极(正电极部20：参照后述的图5)的层。本实施方式的p型接触层15由与第2p型包覆层143晶格匹配的化合物半导体(III－V族半导体)构成。
这里，优选p型接触层15与第2p型包覆层143相比膜厚大。另外，优选p型接触层15与第2p型包覆层143相比带隙小。
而且，优选p型接触层15掺杂有p型杂质，如果含有5×1017～2×1019cm－3的浓度的p型杂质，则在抑制电阻的上升并难以引起结晶性的劣化方面优选。另外，优选p型接触层15含有与第2p型包覆层143相同的p型杂质。再者，优选p型接触层15的p型杂质的浓度与第2p型包覆层143的p型杂质的浓度相比高。
＜隧道结层的构成＞
图2是用于说明图1示出的隧道结层13周边的结构的图。在图2中，上段表示隧道结层13的层构成，中段表示隧道结层13内的杂质的浓度(掺杂料浓度)分布的第1例，下段表示隧道结层13内的杂质的浓度(掺杂料浓度)分布的第2例。
[厚度的关系]
首先，如图中上段所示，在隧道结层13中，将p型隧道层131的厚度作为p型隧道层厚度ta，将高浓度n型杂质含有层132的厚度作为n型高浓度层厚度tb，将n型隧道层133的厚度作为n型隧道层厚度tc时，优选这些厚度具有tb＜ta、tb＜tc的关系。
[杂质的浓度的关系]
另外，如图中上段所示，在隧道结层13中，p型隧道层131添加有p型杂质(在图中表述为(p))，高浓度n型杂质含有层132和n型隧道层133分别添加有n型杂质(在图中表述为(n))。而且，如图中中段和下段所示，优选高浓度n型杂质含有层132的n型杂质的浓度比n型隧道层133的n型杂质的浓度高。另外，如图中中段和下段所示，优选p型隧道层131的p型杂质的浓度(掺杂料浓度)比n型隧道层133的n型杂质的浓度(掺杂料浓度)高。
这里，如图中中段示出的第1例所示，可将p型隧道层131的p型杂质的浓度设为在厚度方向基本恒定，可将n型隧道层133的n型杂质的浓度设为在厚度方向基本恒定。另外，如图中下段示出的第2例所示，与高浓度n型杂质含有层132的边界部相比，在与第1p型包覆层123的边界部上可将p型隧道层131的p型杂质的浓度设高，与高浓度n型杂质含有层132的边界部相比，在与第2n型包覆层141的边界部上可将n型隧道层133的n型杂质的浓度设高。
应予说明，在图中下段示出的例子中，p型隧道层131的p型杂质的浓度和n型隧道层133的n型杂质的浓度，在厚度方向以直线状变化，但是不局限于此，可以是曲线状，也可以是阶梯状。
＜半导体层形成基板的制造方法＞
图3是用于说明图1示出的半导体层形成基板1的制造方法的流程图。应予说明，本实施方式的半导体层形成基板1使用MOCVD(Metal Organic Chemical Vapor Deposition)法，通过在生长基板1a上形成发光元件层10而得到。但是，不局限于此，例如也可以使用MBE(Molecular Beam Epitaxy)法。
[n型接触层形成工序]
首先，向设置有生长基板1a的腔室内，供给载气和构成n型接触层11的各元素(III族元素、V族元素、构成n型杂质的元素)的原料气体(步骤10)。在步骤10中，在生长基板1a上层积n型接触层11。
[第1n型包覆层形成工序]
接着，向设置有层积了n型接触层11的生长基板1a的腔室内，继续供给载气，同时供给构成第1n型包覆层121的各元素(III族元素、V族元素、构成n型杂质的元素)的原料气体(步骤20)。在步骤20中，在n型接触层11上层积第1n型包覆层121。
[第1活性层形成工序]
继而，向设置有层积至第1n型包覆层121的生长基板1a的腔室内，继续供给载气，同时交替供给构成第1阱层1221的各元素(III族元素、V族元素)的原料气体和构成第1势垒层1222的各元素(III族元素、V族元素)的原料气体(步骤30)。在步骤30中，在第1n型包覆层121上，形成将第1阱层1221和第1势垒层1222交替层积而成的第1活性层122。
[第1p型包覆层形成工序]
然后，向设置有层积至第1活性层122的生长基板1a的腔室内，继续供给载气，同时供给构成第1p型包覆层123的各元素(III族元素、V族元素、构成p型杂质的元素)的原料气体(步骤40)。在步骤40中，在第1活性层122上层积第1p型包覆层123。
通过以上，在n型接触层11上形成第1发光层12。
[p型隧道层形成工序]
接着，向设置有层积至第1p型包覆层123的生长基板1a的腔室内，继续供给载气，同时供给构成p型隧道层131的各元素(III族元素、V族元素、构成p型杂质的元素)的原料气体(步骤50)。在步骤50中，在第1p型包覆层123上层积p型隧道层131。
[n型隧道层形成工序]
继而，向设置有层积至p型隧道层131的生长基板1a的腔室内，继续供给载气，同时供给构成n型隧道层133的各元素(III族元素、V族元素、构成n型杂质的元素)的原料气体(步骤60)。在步骤60中，在p型隧道层131上层积n型隧道层133。
这里，在本实施方式中，在从步骤50移至步骤60的阶段中，对向腔室内供给的原料气体等进行设计。由此，在p型隧道层131和n型隧道层133之间，形成n型杂质的浓度比n型隧道层133高的高浓度n型杂质含有层132，其详细内容将在后文描述。
通过以上，在第1发光层12上形成隧道结层13。
[第2n型包覆层形成工序]
接着，向设置有层积至n型隧道层133的生长基板1a的腔室内，继续供给载气，同时供给构成第2n型包覆层141的各元素(III族元素、V族元素、构成n型杂质的元素)的原料气体(步骤70)。在步骤70中，在n型隧道层133上层积第2n型包覆层141。
[第2活性层形成工序]
继而，向设置有层积至第2n型包覆层141的生长基板1a的腔室内，继续供给载气，同时交替供给构成第2阱层1421的各元素(III族元素、V族元素)的原料气体和构成第2势垒层1422的各元素(III族元素、V族元素)的原料气体(步骤80)。在步骤80中，在第2n型包覆层141上形成将第2阱层1421和第2势垒层1422交替层积而成的第2活性层142。
[第2p型包覆层形成工序]
然后，向设置有层积至第2活性层142的生长基板1a的腔室内，继续供给载气，同时供给构成第2p型包覆层143的各元素(III族元素、V族元素、构成p型杂质的元素)的原料气体(步骤90)。在步骤90中，在第2活性层142上层积第2p型包覆层143。
通过以上，在隧道结层13上形成第2发光层14。
[p型接触层形成工序]
而且，向设置有层积至第2p型包覆层143的生长基板1a的腔室内，继续供给载气，同时供给构成p型接触层15的各元素(III族元素、V族元素、构成p型杂质的元素)的原料气体(步骤100)。在步骤100中，在第2p型包覆层143上层积p型接触层15。
通过以上，得到在生长基板1a上依次层积n型接触层11、第1发光层12、隧道结层13、第2发光层14和p型接触层15而成的半导体层形成基板1。
＜隧道结层的制造方法＞
其中，对于上述的半导体层形成基板1的制造方法中的隧道结层13的制造方法，进行更详细的说明。
图4是用于说明隧道结层13的制造方法的时序图。在图4中，横轴表示经过时间(在图中表述为“生长时间”)。另外，图4表示隧道结层13的制造中实行的3个工序(第1工序～第3工序)与各工序中向腔室内供给的各种原料气体的关系。这里，第1工序与图3的步骤50对应，第3工序与图3的步骤60对应。
应予说明，这里，以由“AlGaAs”构成p型隧道层131，由“GaInP”构成高浓度n型杂质含有层132和n型隧道层133，由“C”构成p型杂质，由“Te”构成n型杂质的情形为例进行说明。
在本实施方式中，如上述所示隧道结层13由MOCVD形成。应予说明，这里，H2(氢)为载气，CBr4(四溴甲烷)为C原料气体，TMG(三甲基镓)为Ga原料气体，TMAl(三甲基铝)为Al原料气体，AsH3(砷化氢)为As原料气体，DETe(二乙基碲)为Te原料气体，TMIn(三甲基铟)为In原料气体，PH3(磷化氢)为P原料气体的形式，进行说明。
[第1工序的前工序]
第1工序的前工序，即，在图3示出的步骤10～步骤40中，腔室内的生长基板1a的温度(基板温度)设定为第1生长温度(例如650℃左右)。而且，从第1工序的前工序(实际上为步骤40)的结束到第1工序的开始时，基板温度由第1生长温度设定为比第1生长温度低100℃～150℃的第2生长温度(例如500℃)。应予说明，在第1工序、第2工序和第3工序中，基板温均被维持在第2生长温度。
[第1工序]
在第1工序中，向腔室内供给载气和成为p型隧道层131的原材料的各种原料气体，即，C原料气体(含有构成p型杂质的元素：与第3原料气体对应)、Ga原料气体(含有III族元素：与第1原料气体对应)、Al原料气体(含有III族元素：与第1原料气体对应)、As原料气体(含有V族：与第2原料气体对应))。
而且，第1工序在从第1工序开始时刻t0至第1工序结束时刻t1的第1期限T1整个中进行。
[第2工序]
在与第1工序相继的第2工序中，全部停止第1工序中供给的、成为p型隧道层131的原材料的各种原料气体的供给，向腔室内供给载气和Te原料气体(含有构成n型杂质的元素：与第4原料气体对应)。
第2工序在从第1工序结束时刻(第2工序开始时刻)t1至第2工序结束时刻t2的第2期限T2整个中进行。在本实施方式中，优选第2期限T2比第1期限T1短。
[第3工序]
在与第2工序相继的第3工序中，向腔室内供给载气和成为高浓度n型杂质含有层132和n型隧道层133的原材料的各种原料气体(Te原料气体(含有构成n型杂质的元素：与第4原料气体对应)、Ga原料气体(含有III族元素：与第5原料气体对应)、In原料气体(含有III族元素：与第5原料气体对应)、P原料气体(含有V族元素：与第6原料气体对应))。
第3工序在从第2工序结束时刻(第3工序开始时刻)t2至第3工序结束时刻t3的第3期限T3的整个中进行。在本实施方式中，优选第3期限T3比第2期限T2长。
[第3工序的后工序]
第3工序的后工序，即，在图3示出的步骤70～步骤100中，腔室内的生长基板1a的温度(基板温度)设定为第1生长温度(例如650℃左右)。因此，在从第3工序(实际上为步骤60)结束转移至步骤70开始时，基板温度由第2生长温度再次设定为比第2生长温度高100℃～150℃的第1生长温度(例如650℃)。
应予说明，在第1工序～第3工序中，与其前后(第1工序的前工序和第3工序的后工序)相比降低生长温度是因为隧道结层13与其他层相比掺杂有大量的杂质(p型杂质或者n型杂质)。
＜半导体发光元件的构成＞
图5是表示含有发光元件层10的半导体发光元件2的截面构成的图。这里，由图5可知，半导体发光元件2含有发光元件层10，但是不包括与发光元件层10一起构成半导体层形成基板1的生长基板1a。
该半导体发光元件2具有上述的发光元件层10、与发光元件层10的p型接触层15连接的正电极部20和与发光元件层10的n型接触层11连接的负电极部30。这里，正电极部20作为发光元件层10的第1发光层12和第2发光层14的p电极发挥功能。另一方面，负电极部30作为发光元件层10的第1发光层12和第2发光层14的n电极发挥功能。另外，正电极部20还作为将由发光元件层10的第1发光层12和第2发光层14输出至正电极部20侧的光，反射至负电极部30侧的反射膜发挥功能。这里，正电极部20在各半导体发光元件2的图中下侧，基本整面上形成。与此相对，负电极部30在各半导体发光元件2的图中上侧，在部分区域以岛状形成。
[正电极部]
正电极部20具有在发光元件层10的p型接触层15上层积的p电极层21、在p电极层21上层积的反射层22和在反射层22上层积的防扩散层23。另外，正电极部20还具有在防扩散层23上层积的接合层24、在接合层24上层积的内部电极层25、在内部电极层25上层积的支撑基板26和在支撑基板26上层积而在外部露出的外部电极层27。
(p电极层)
对于发光元件层10的第1发光层12和第2发光层14，为了使电流在面方向扩散地进行供给，设置p电极层21。而且，p电极层21具有设置有在厚度方向贯通的多个贯通孔的透光层211和为了分别填充这些多个贯通孔而设置的多个柱状电极层212。
〔透光层〕
透光层211具有绝缘性，其透过由发光元件层10的第1发光层12和第2发光层14输出的光。而且，透光层211可使用SiO2等。
〔柱状电极层〕
柱状电极层212具有导电性，其与发光元件层10的p型接触层15进行欧姆接触。而且，柱状电极层212可使用AuBe等。
(反射层)
反射层22具有导电性，其反射由发光元件层10的第1发光层12和第2发光层14输出的光。而且，反射层22可使用AgPdCu(APC)合金、Au、Cu、Ag、Al、Pt等金属或者它们的合金等。
(防扩散层)
为了抑制接合层24、支撑基板26等所含有的金属扩散至反射层22侧并与反射层22反应，设置防扩散层23，其具有导电性。而且，防扩散层23可使用Ni、Ti、Pt、Cr、Ta、W、Mo等金属，另外，也可设为将从这些金属选择的多个金属层层积而成的构成。
(接合层)
为了将在发光元件层10上形成的防扩散层23和在支撑基板26上形成的内部电极层25接合，设置接合层24，其具有导电性。而且，接合层24可使用化学上稳定的、融点低的Au系共晶金属等。应予说明，作为Au系的共晶金属，例如，可举出AuGe、AuSn、AuSi、AuIn等。
(内部电极层)
为了将接合层24和支撑基板26进行电连接，设置内部电极层25，其具有导电性，内部电极层25可使用各种金属材料，另外，也可制成将多个金属层层积而成的构成。
(支撑基板)
为了对通过由半导体层形成基板1分离出生长基板1a而得到的发光元件层10进行物理支撑，设置支撑基板26，其具有导电性。在该例中，由于在发光元件层10(第1发光层12和第2发光层14)和支撑基板26之间设置反射层22，因此作为支撑基板26也可使用吸收由第1发光层12和第2发光层14输出的光的材料。而且，支撑基板26可使用Ge晶圆、Si晶圆、GaAs晶圆、GaP晶圆等。
(外部电极层)
为了与设置于外部的配线(未图示)进行电连，设置外部电极层27，其具有导电性。而且，外部电极层27可使用各种金属材料，另外，也可设为将多个金属层层积而成的构成。
[负电极部]
负电极部30可使用各种金属，另外，也可设为将多个金属层层积而成的构成。
＜半导体发光元件的制造方法＞
接着，举出具体例说明图5示出的半导体发光元件2的制造方法。
图6是用于说明半导体发光元件2的制造方法的流程图。
[正电极部形成工序]
首先，在具有生长基板1a和发光元件层10的半导体层形成基板1的p型接触层15上形成正电极部20(步骤110)。这里，步骤110的正电极部形成工序包括以下说明的多个工序(在该例中为步骤111～步骤117)。
(p电极层形成工序)
在步骤110的正电极部形成工序中，最初在发光元件层10的p型接触层15上形成p电极层21(步骤111)。但是，在步骤111的p电极层形成工序中，首先形成透光层211(步骤111a)，继而形成柱状电极层212(步骤111b)。
〔透光层形成工序〕
在步骤111a的透光层形成工序中，在p型接触层15上利用CVD遍及整面将SiO2层积后，对成为柱状电极层212的形成对象的部位实施基于蚀刻的开孔加工，形成多个贯通孔。此时，SiO2的厚度为0.3μm左右。由此，得到由SiO2构成的透光层211。
〔柱状电极层形成工序〕
在步骤111b的柱状电极层形成工序中，利用蒸汽沉积分别对在透光层211上形成的多个贯通孔充填AuBe，形成多个柱状电极层212。此时，AuBe的厚度与透光层211的厚度为相同。通过以上，得到含有透光层211和多个柱状电极层212的p电极层21。
(反射层形成工序)
接着，利用蒸汽沉积在p电极层21上层积Au，形成反射层22(步骤112)。此时，反射层22的厚度为0.7μm左右。
(防扩散层形成工序)
继而，利用蒸汽沉积在反射层22上依次层积Pt和Ti，形成将Pt层和Ti层层积而成的防扩散层23(步骤113)。此时，防扩散层23的厚度为0.5μm左右。
(接合层形成工序)
接着，利用蒸汽沉积在防扩散层23上层积AuGe，形成接合层24(步骤114)。此时，接合层24的厚度为1.0μm左右。在该时点，在含有生长基板1a的半导体层形成基板1的发光元件层10的p型接触层15中，成为层积有p电极层21、反射层22、防扩散层23和接合层24的状态。以下，将在半导体层形成基板1上层积有p电极层21～接合层24的产品称为“第1层积体”。
(内部电极层形成工序)
另外，与上述第1层积体独立地另行准备由Ge晶圆构成的支撑基板26。而且，利用蒸汽沉积在该支撑基板26的一侧的面(表面)依次层积Pt和Au，形成将Pt层和Au层层积而成的内部电极层25(步骤115)。此时，内部电极层25的厚度是Pt层为0.1μm左右，Au层为0.5μm左右。
(外部电极层形成工序)
接着，利用蒸汽沉积在上述支撑基板26的另一侧的面(背面)依次层积Pt和Au，形成将Pt层和Au层层积而成的外部电极层27(步骤116)。此时，外部电极层27的厚度是Pt层为0.1μm左右，Au层为0.5μm左右。在该时点，在支撑基板26的表面，成为层积有内部电极层25的状态，在其背面成为层积有外部电极层27的状态。以下，将在支撑基板26上层积有内部电极层25和外部电极层27的产品称为“第2层积体”。
(接合工序)
然后，在将上述第1层积体的接合层24和上述第2层积体的内部电极层25对峙且接触的状态下，进行加热和加压，从而将第1层积体和第2层积体接合(步骤117)。此时，加热温度设为400℃左右，施加的压力设为500kgf左右。在该时点，成为层积有含有生长基板1a和发光元件层10的半导体层形成基板1和正电极部20的状态。以下，将层积有半导体层形成基板1和正电极部20的产品称为“第3层积体”。
通过以上，步骤110的正电极部形成工序完成。
[生长基板除去工序]
继而，对上述第3层积体，进行湿式蚀刻，从而将半导体层形成基板1的生长基板1a和发光元件层10分离，由第3层积体将生长基板1a除去(步骤120)。在该时点，成为层积有发光元件层10和正电极部20的状态，发光元件层10的n型接触层11在外部露出。以下，将层积有发光元件层10和正电极部20的产品称为“第4层积体”。
[负电极部形成工序]
接着，在上述第4层积体的发光元件层10的n型接触层11上，形成多个负电极部30(步骤130)。在该例中，利用蒸汽沉积在n型接触层11上顺次层积AuGe－Ni合金、Ti和Au，得到依次层积AuGe－Ni合金层、Ti层和Au层而成的负电极部30。此时，负电极部30的厚度是AuGe－Ni合金层为0.5μm左右，Ti层为0.2μm左右，Au层为1.0μm左右。在该时点，成为在将发光元件层10和正电极部20层积而成的第4层积体中，在形成有发光元件层10的n型接触层11的面，以矩阵状配置多个负电极部30的状态。以下，将在发光元件层10上层积有正电极部20和多个负电极部30的产品称为“第5层积体”。
[分割工序]
最后，对上述第5层积体，进行湿式蚀刻和激光照射，从而将第5层积体分割为多个半导体发光元件2(步骤140)。在步骤140的分割工序中，以各半导体发光元件2分别每个含有1个负电极部30的方式，进行单片化。
通过以上，得到分别具有发光元件层10、正电极部20和负电极部30的半导体发光元件2。
＜半导体发光元件的发光工作＞
接着，对这样得到的半导体发光元件2的发光工作进行说明。
如果对半导体发光元件2的正电极部20和负电极部30施加正向电压，则在发光元件层10中流动从p型接触层15向n型接触层11的电流(正向电流)。此时，在本实施方式中，由于介由隧道结层13将第1发光层12和第2发光层1连接，因此难以妨碍上述正向电流的流动。
而且，通过正向电流分别在第1发光层12和第2发光层14中流动，第1发光层12和第2发光层14输出同一波长的光。此时，从第1发光层12主要是向n型接触层11侧(在图5中为上侧)和隧道结层13侧(在图5中为下侧)输出光。与此相对，从第2发光层14主要是向隧道结层13侧(在图5中为上侧)和p型接触层15侧(在图5中为下侧)输出光。
此时，从第1发光层12和第2发光层14向图5的上侧输出的光，介由n型接触层11被输出至半导体发光元件2的外部(参照图中箭头方向)。与此相对，从第1发光层12和第2发光层14输出至图5的下侧的光，被反射层22反射，朝向n型接触层11侧(在图5中为上侧)。
在此期间，在发光元件层10中，从第1发光层12和第2发光层14输出的光通过隧道结层13。这里，在本实施方式中，由含有P的III－V族半导体(磷化物)构成隧道结层13的n型隧道层133。因此，与由含有As的III－V族半导体(砷化物)构成n型隧道层133的情形相比较，能够增大其带隙。其结果，从第1发光层12和第2发光层14输出的光在n型隧道层133难以被吸收，可提高发光元件层10甚至半导体发光元件2的发光功率。
另外，在本实施方式中，在隧道结层13的p型隧道层131和n型隧道层133的边界部设有高浓度n型杂质含有层132。因此，伴随载流子的増加实现隧道结层13的低电阻化，可抑制半导体发光元件2的正向电压的增大。
再者，在本实施方式中，制造发光元件层10时，对于第1发光层12和第2发光层14，将生长温度设为650℃～700℃，另一方面，对于隧道结层13，将生长温度降低至比上述温度低100℃～150℃。例如在利用MOCVD法形成GaInP的情况下，GaInP的PL峰能量(≈带隙)，在将生长温度设为650℃的情形中变为最小，在其前后与650℃的情形相比变大。因此，认为通过将形成隧道结层13时的生长温度设为低于650℃，可更加提高隧道结层13对由第1发光层12和第2发光层14输出的光的透過率。
＜其他＞
应予说明，在本实施方式中，以介由1个隧道结层13将2个发光层(第1发光层12和第2发光层14)连接的情形为例进行了说明，但是不局限于此。例如可以制成将3个以上的发光层和2个以上的隧道结层13交替连接的构成。
另外，在本实施方式中，在第1发光层12的第1活性层122和第2发光层14的第2活性层142中，各自采用了所谓多量子阱结构，但是不局限于此。例如，可以采用所谓单量子阱结构，也可以仅采用双异质结的结构。
再者，在本实施方式中，作为含有发光元件层10的半导体发光元件2，以具有反射层22的构成为例进行了说明，但是对于半导体发光元件2的结构，可以适当变更设计。
另外，在本实施方式中，在隧道结层13的p型隧道层131和n型隧道层133之间，设置高浓度n型杂质含有层132，但是高浓度n型杂质含有层132并不是必需的。即，隧道结层13可以是直接将p型隧道层131和n型隧道层133层积而成的构成。
实施例
以下，基于实施例对本发明做进一步详细说明。但是，本发明只要没有超出其主旨，就不会受到以下实施例的限定。
本发明人进行了各种不同隧道结层13的构成的半导体层形成基板1的制作，同时关于由这些半导体层形成基板1得到的半导体发光元件2，进行了与各种特性相关的评价。
这里，表1表示实施例1的半导体层形成基板1的制作条件。另外，表2表示实施例1～3和比较例的半导体层形成基板1的隧道结层的关系。
[表1]
[实施例1]
[表2]
＜实施例1的半导体层形成基板＞
接着，一边参照表1，一边对实施例1的半导体层形成基板1进行说明。
[生长基板]
生长基板1a使用作为掺杂料添加n型杂质Si的、由GaAs单结晶构成的晶圆。使用的晶圆的载流子浓度为1.0×1018(/cm3)(在表1中表述为“1.0E+18”。以下相同)。这里，生长基板1a的载流子浓度优选选自5.0×1017～2.0×1018(/cm3)的范围。而且，生长基板1a的厚度为350(μm)，生长基板1a的结晶生长面的偏角设为15°。
[发光元件层]
发光元件层10的构成如以下所示。应予说明，这里，将发光元件层10(更具体而言为第1发光层12和第2发光层14)的发光波长(设计值)设为810nm。
(n型接触层)
n型接触层11使用AlGaAs。n型接触层11作为掺杂料以成为5.0×1017(/cm3)的浓度的方式添加n型杂质Te。n型接触层11的厚度为5.00(μm)。
(第1发光层)
第1发光层12的构成如以下所示。
〔第1n型包覆层〕
第1n型包覆层121使用AlGaAs。第1n型包覆层121以成为1.0×1018(/cm3)的浓度的方式添加n型杂质Te作为掺杂料。第1n型包覆层121的厚度为0.20(μm)。
〔第1活性层〕
第1活性层122的构成如以下所示。应予说明，这里，将第1阱层1221设为18层，将第1势垒层1222设为17层。
{第1阱层}
第1阱层1221使用AlGaInAsP。第1阱层1221不添加掺杂料(未掺杂(在表1中表述为“UN”。以下相同)。第1阱层1221的厚度为0.0033(μm)。因此，全部(18层)的第1阱层1221的厚度的合计值为0.0594(μm)。
{第1势垒层}
第1势垒层1222使用AlGaAsP。第1势垒层1222不添加掺杂料(未掺杂)。第1势垒层1222的厚度为0.007(μm)。因此，全部(17层)的第1势垒层1222的厚度的合计值为0.119(μm)。
〔第1p型包覆层〕
第1p型包覆层123使用Al0.45Ga0.55As(在表1中表述为“Al0.45Ga0.55As”。以下相同)。第1p型包覆层123以成为8.0×1017(/cm3)的浓度的方式添加p型杂质C作为掺杂料。第1p型包覆层123的厚度为0.20(μm)。
(隧道结层)
隧道结层13的构成如以下所示。
〔p型隧道层〕
p型隧道层131使用Al0.25Ga0.75As。p型隧道层131以成为4.0×1019(/cm3)的浓度的方式添加p型杂质C作为掺杂料。p型隧道层131的厚度为0.020(μm)。
〔n型隧道层〕
n型隧道层133使用Ga0.51In0.49P。n型隧道层133以成为2.5×1019(/cm3)的浓度的方式添加n型杂质Te作为掺杂料。n型隧道层133的厚度为0.015(μm)。
〔高浓度n型杂质含有层〕
在实施例1中，按照图4示出的顺序制作隧道结层13。因此，虽然表1没有记载，但是在p型隧道层131和n型隧道层133之间，存在与n型隧道层133相比含有更多的n型杂质Te的高浓度n型杂质含有层132(详细在后文进行描述)。
(第2发光层)
第2发光层14的构成如以下所示。应予说明，这里，将第2发光层14的各层的构成设为基本上与上述第1发光层12相同。
〔第2n型包覆层〕
第2n型包覆层141使用Al0.45Ga0.55As。第2n型包覆层141以成为1.0×1018(/cm3)的浓度的方式添加n型杂质Te作为掺杂料。第2n型包覆层141的厚度为0.20(μm)。
〔第2活性层〕
第2活性层142的构成如以下所示。应予说明，这里，将第2阱层1421设为18层，将第2势垒层1422设为17层。
{第2阱层}
第2阱层1421使用AlGaInAsP。第2阱层1421不添加掺杂料(未掺杂)。第2阱层1421的厚度为0.0033(μm)。因此，全部(18层)的第2阱层1421的厚度的合计值为0.0594(μm)。
{第2势垒层}
第2势垒层1422使用AlGaAsP。第2势垒层1422不添加掺杂料(未掺杂)。第2势垒层1422的厚度为0.007(μm)。因此，全部(17层)的第2势垒层1422的厚度的合计值为0.119(μm)。
〔第2p型包覆层〕
第2p型包覆层143使用AlGaAs。第2p型包覆层143以成为8.0×1017(/cm3)的浓度的方式添加p型杂质C作为掺杂料。第2p型包覆层143的厚度为0.20(μm)。
(p型接触层)
p型接触层15使用AlGaAs。p型接触层15以成为3.0×1018(/cm3)的浓度的方式添加p型杂质C作为掺杂料。p型接触层15的厚度为3.50(μm)。
＜各实施例和比较例的半导体层形成基板的关系＞
继而，一边参照表2，一边对各实施例(实施例1～3)和比较例的半导体层形成基板1的隧道结层13的关系(相同点和区别点)进行说明。这里，表2表示构成p型隧道层131的材料、构成n型隧道层133的材料、高浓度n型杂质含有层132的有无、p型隧道层131和n型隧道层133各自的杂质浓度的分布状态。
最初，对构成p型隧道层131的材料进行说明。在实施例1～3和比较例中，由AlGaAs构成p型隧道层131。
接着，对构成n型隧道层133的材料进行说明。在实施例1～3中，由GaInP构成n型隧道层133。与此相对，在比较例中，由AlGaAs构成n型隧道层133。
继而，对高浓度n型杂质含有层132的有无进行说明。在实施例1、2和比较例中，设有高浓度n型杂质含有层132(记载为“有”)。与此相对，在实施例3中，不设置高浓度n型杂质含有层132(记载为“无”)。
最后，对p型隧道层131和n型隧道层133的各自的杂质浓度的分布状态进行说明。在实施例1、3和比较例中，将p型隧道层131和n型隧道层133各自的杂质浓度设为恒定(参照图2的中段(第1例))。与此相对，在实施例2中，使p型隧道层131和n型隧道层133各自的杂质浓度倾斜(参照图2的下段(第2例))。
因此，在实施例1和比较例中，n型隧道层133的构成材料不同。另外，在实施例1和实施例2中，p型隧道层131和n型隧道层133各自的杂质浓度的分布状态不同。此外在实施例1和实施例3中，高浓度n型杂质含有层132的有无不同。
＜半导体发光元件＞
将这样进行而得到的实施例1～3和比较例的半导体层形成基板1作为起始材料，使用图6示出的制造方法，制作半导体发光元件2。而且，对得到的各半导体发光元件2，进行各种评价。
＜基于构成n型隧道层的材料的差别＞
图7表示实施例1和比较例的半导体发光元件2的正向电流IF和发光功率Po的关系。在图7中，横轴为正向电流IF(mA)，纵轴为发光功率Po(mW)。
根据图7可知实施例1的半导体发光元件2，与比较例的半导体发光元件2相比，发光功率Po提高10％左右。应予说明，虽然没有图示，但是实施例2和实施例3的各半导体发光元件2，与比较例的半导体发光元件2相比，发光功率Po也提高。
根据以上，可明确通过不是砷化物(AlGaAs)而是由磷化物(GaInP)构成隧道结层13的n型隧道层133，发光功率Po提高。
＜基于杂质浓度的分布状态的差别＞
图8表示实施例1、2的半导体发光元件2的发光功率Po和正向电压VF的关系。这里，发光功率Po和正向电压VF为将正向电流IF设为100(mA)的情形的值。
根据图8可知实施例2的半导体发光元件2与实施例1的半导体发光元件2相比，正向电压VF降低。但是，实施例2的半导体发光元件2与实施例1的半导体发光元件2相比发光功率Po稍有降低。
根据以上，可明确通过使隧道结层13的p型隧道层131和n型隧道层133各自的杂质浓度的分布状态倾斜，正向电压VF降低。
＜基于高浓度n型杂质濃含有层的有无的区别＞
图9(a)是实施例1的隧道结层13的TEM照片，图9(b)是实施例3的隧道结层13的TEM照片。
如图9(a)所示，认为在实施例1中，在构成隧道结层13的p型隧道层131和n型隧道层133之间，存在其他层，即，高浓度n型杂质含有层132。与此相对，如图9(b)所示，在实施例3中，认为由于能够看到构成隧道结层13的p型隧道层131和n型隧道层133直接对峙，因此不存在高浓度n型杂质含有层132。
图11是表示实施例1、3的隧道结层13的二次离子质谱(SIMS：Secondary Ion MassSpectrometry)的结果的图。这里，使用CAMECA公司生产的IMS 7f－Auto，一边切削成为对象的试样一边利用进行分析的D－SIMS(动态模式)进行测定。在图11中，横轴为深度(nm)，纵轴为n型杂质(这里为Te)的浓度(atoms/cm3)。这里，在图11中，也一同示出隧道结层13的前后存在的、第1p型包覆层123和第2n型包覆层141的分析结果。而且，图11也表示从深度类推的第1p型包覆层123、p型隧道层131、n型隧道层133和第2n型包覆层141的位置关系。但是，这仅仅是推导，与实际的位置关系存在若干偏差。
在实施例1的情况下，n型杂质的浓度的最大值为1.6×1020(atoms/cm3)。另一方面，在实施例3的情况下，n型杂质的浓度的最大值为3.0×1019(atoms/cm3)。即，n型杂质的浓度的最大值在实施例1中为1020数量级，而在实施例3中为1019数量级。
图10表示实施例1、3的半导体发光元件2的正向电压VF的关系。这里，正向电压VF与图8示出的例子相同，为将正向电流IF作为100(mA)的情形的值。
根据图10，可知实施例1的半导体发光元件2与实施例3的半导体发光元件2相比正向电压VF降低。
根据以上，可明确通过在p型隧道层形成工序(步骤50(第1工序))和n型隧道层形成工序(步骤60(第3工序))之间，设置一边停止供给III族原料气体和V族原料气体一边供给n型杂质原料气体的工序(第2工序)，正向电压VF降低。另外，可明确通过在隧道结层13上设置高浓度n型杂质含有层132，正向电压VF降低。

Claims (18)

1.一种发光二极管，其特征在于，具有：
第1发光部，具有第1p型层、第1n型层和第1活性层，所述第1p型层含有化合物半导体和p型杂质，所述第1n型层含有化合物半导体和n型杂质，第1活性层含有化合物半导体并被该第1p型层和该第1n型层夹持，
第2发光部，具有第2p型层、第2n型层和第2发光部，所述第2p型层含有化合物半导体和p型杂质，所述第2n型层含有化合物半导体和n型杂质，所述第2活性层含有化合物半导体并被该第2p型层和该第2n型层夹持，并且，所述第2发光部与所述第1发光部在同一波长发光，
隧道结部，具有第3p型层和第3n型层，所述第3p型层含有AlxGa1－xAs和p型杂质，其中，0≤x≤0.3，并且，与所述第1p型层对峙，所述第3n型层含有(AlxGa1－x)yIn1－yP和n型杂质，其中，0≤x≤0.2，0.4≤y≤0.6，并且，与所述第2n型层对峙，所述隧道结部被所述第1发光部和所述第2发光部夹持并以该第3p型层和该第3n型层形成隧道结。
2.根据权利要求1所述的发光二极管，其特征在于，所述隧道结部还具有高浓度n型杂质含有层，所述高浓度n型杂质含有层被设置在所述第3p型层与所述第3n型层的边界部，以比该第3n型层高的浓度含有n型杂质。
3.根据权利要求2所述的发光二极管，其特征在于，所述高浓度n型杂质含有层比所述第3n型层和所述第3p型层薄。
4.根据权利要求2或3所述的发光二极管，其特征在于，所述高浓度n型杂质含有层的n型杂质的浓度为1×1020cm－3～1×1021cm－3。
5.根据权利要求1～4中任一项所述的发光二极管，其特征在于，所述第3n型层的n型杂质的浓度在与所述第3p型层对峙的一侧高于与所述第2n型层对峙的一侧。
6.根据权利要求1～5中任一项所述的发光二极管，其特征在于，所述第3p型层的p型杂质的浓度在与所述第3n型层对峙的一侧高于与所述第1p型层对峙的一侧。
7.根据权利要求1～6中任一项所述的发光二极管，其特征在于，所述第1活性层和所述第2活性层均具有含有阱层和势垒层的单量子阱结构或多量子阱结构，
所述阱层由(AlxGa1－x)yIn1－yAszP1－z构成，其中，0≤x≤0.2，0.7≤y≤1.0，0.7≤z≤1.0，
所述势垒层由AlxGa1－xAszP1－z构成，其中，0≤x≤0.3，0.7≤z≤1.0。
8.根据权利要求1～7中任一项所述的发光二极管，其特征在于，所述第1p型层、所述第2p型层和所述第3p型层各自含有C作为p型杂质，
所述第1n型层、所述第2n型层和所述第3n型层各自含有Te作为n型杂质。
9.一种发光二极管，其特征在于，具有：
第1发光部，具有第1p型层、第1n型层和第1活性层，所述第1p型层含有Al、Ga和As以及p型杂质，第1n型层含有Al、Ga和As以及n型杂质，第1活性层含有III－V族半导体并被该第1p型层和该第1n型层夹持，
第2发光部，具有第2p型层、第2n型层和第2活性层，所述第2p型层含有Al、Ga和As以及p型杂质，所述第2n型层含有Al、Ga和As以及n型杂质，所述第2活性层含有III－V族半导体并被该第2p型层和该第2n型层夹持，并且，所述第2发光部与所述第1发光部在同一波长发光，
隧道结部，具有第3p型层和第3n型层，所述第3p型层含有Ga和As以及p型杂质，且与所述第1p型层对峙，所述第3n型层含有Ga、In和P以及n型杂质，且与所述第2n型层对峙，所述隧道结部被所述第1发光部和所述第2发光部被夹持并以该第3p型层和该第3n型层形成隧道结。
10.根据权利要求9所述的发光二极管，其特征在于，所述第3n型层的带隙大于所述第3p型层。
11.根据权利要求9或10所述的发光二极管，其特征在于，所述第1p型层和所述第2n型层除了杂质具有相同的组成。
12.根据权利要求9～11中任一项所述的发光二极管，其特征在于，所述第3p型层和所述第3n型层各自由直接迁移型半导体构成。
13.根据权利要求9～12中任一项所述的发光二极管，其特征在于，所述第3n型层的n型杂质的浓度为1×1020cm－3～1×1021cm－3。
14.一种隧道结层的制造方法，是使用有机气相生长法的隧道结层的制造方法，其特征在于，具有以下工序：
第1工序，向成为所述隧道结层的层积对象的化合物半导体层，供给含有III族元素的第1原料气体、含有V族元素的第2原料气体和含有第1导电型的掺杂料的第3原料气体，
第2工序，停止所述第1原料气体、所述第2原料气体和所述第3原料气体的供给，供给含有显示与所述第1导电型相反的第2导电型的掺杂料的第4原料气体，
第3工序，继续所述第4原料气体的供给，并且还供给含有III族元素的第5原料气体和含有V族元素的第6原料气体。
15.根据权利要求14所述的隧道结层的制造方法，其特征在于，所述第1原料气体含有Al和Ga作为III族元素，
所述第2原料气体含有As作为V族元素，
所述第3原料气体含有C作为第1导电型的掺杂料，
所述第4原料气体含有Te作为第2导电型的掺杂料，
所述第5原料气体含有Ga和In作为III族元素，
所述第6原料气体含有P作为V族元素。
16.根据权利要求14或15所述的隧道结层的制造方法，其特征在于，成为所述隧道结层的层积对象的化合物半导体层含有Al、Ga和As。
17.根据权利要求14～16中任一项所述的隧道结层的制造方法，其特征在于，
在所述第1工序中，伴随时间的经过使所述第3原料气体的流量增大，
在所述第3工序中，伴随时间的经过使所述第4原料气体的流量减少。
18.根据权利要求14～17中任一项所述的隧道结层的制造方法，其特征在于，在开始所述第1工序前，使所述隧道结层的层积对象的温度降低至比所述化合物半导体层的生长温度低100℃～150℃，在所述第3工序结束后，使形成有该隧道结层的该层积对象的温度上升100℃～150℃。
CN201810501874.3A 2017-05-25 2018-05-23 发光二极管和隧道结层的制造方法 Pending CN108933186A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017-103197 2017-05-25
JP2017103197 2017-05-25
JP2018-017456 2018-02-02
JP2018017456A JP7122119B2 (ja) 2017-05-25 2018-02-02 発光ダイオード

Publications (1)

Publication Number Publication Date
CN108933186A true CN108933186A (zh) 2018-12-04

Family

ID=64109337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810501874.3A Pending CN108933186A (zh) 2017-05-25 2018-05-23 发光二极管和隧道结层的制造方法

Country Status (3)

Country Link
US (2) US10439103B2 (zh)
CN (1) CN108933186A (zh)
DE (1) DE102018112228A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112219286A (zh) * 2020-02-19 2021-01-12 天津三安光电有限公司 一种用于多结led的隧穿结、多结led及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI742714B (zh) * 2019-06-11 2021-10-11 全新光電科技股份有限公司 半導體雷射二極體

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200417057A (en) * 2002-09-30 2004-09-01 Lumileds Lighting Llc Light emitting devices including tunnel junctions
CN1780004A (zh) * 2005-10-19 2006-05-31 中国科学院上海微系统与信息技术研究所 一种含隧道结的垂直腔型光电子器件
JP2007251031A (ja) * 2006-03-17 2007-09-27 Furukawa Electric Co Ltd:The 半導体発光素子及びその製造方法
US20130221321A1 (en) * 2012-02-24 2013-08-29 Phostek, Inc. Light-emitting diode device
CN103367574A (zh) * 2012-03-30 2013-10-23 华夏光股份有限公司 发光二极管装置
TW201508945A (zh) * 2013-08-30 2015-03-01 Epistar Corp 具阻障層的光電半導體元件
CN105633226A (zh) * 2015-12-31 2016-06-01 天津三安光电有限公司 一种具有双结的红外光发光二极管
US20170018679A1 (en) * 2015-07-15 2017-01-19 Southern Taiwan University Of Science And Technology Light emitting diode and data transmission and reception apparatus

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043147A (ja) * 2005-07-29 2007-02-15 Samsung Electronics Co Ltd 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法
DE102006039369A1 (de) 2005-12-30 2007-07-05 Osram Opto Semiconductors Gmbh LED-Halbleiterkörper und Verwendung eines LED-Halbleiterkörpers
KR100887050B1 (ko) 2007-12-06 2009-03-04 삼성전기주식회사 질화물 반도체 소자
DE102008056371A1 (de) 2008-11-07 2010-05-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US9722131B2 (en) 2009-03-16 2017-08-01 The Boeing Company Highly doped layer for tunnel junctions in solar cells
KR101583608B1 (ko) * 2009-03-24 2016-01-08 삼성전자 주식회사 무기계 실리콘 전구체를 이용한 실리콘 산화막의 형성 방법및 이를 이용한 반도체 장치의 제조 방법
JP5533744B2 (ja) * 2010-03-31 2014-06-25 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
TWI555226B (zh) 2011-07-12 2016-10-21 晶元光電股份有限公司 具有多層發光疊層的發光元件
US8927958B2 (en) 2011-07-12 2015-01-06 Epistar Corporation Light-emitting element with multiple light-emitting stacked layers
CN109716541B (zh) * 2016-05-20 2021-03-26 亮锐控股有限公司 用于使用远程等离子体化学气相沉积（rp-cvd）和溅射沉积来生长发光器件中的层的方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200417057A (en) * 2002-09-30 2004-09-01 Lumileds Lighting Llc Light emitting devices including tunnel junctions
CN1780004A (zh) * 2005-10-19 2006-05-31 中国科学院上海微系统与信息技术研究所 一种含隧道结的垂直腔型光电子器件
JP2007251031A (ja) * 2006-03-17 2007-09-27 Furukawa Electric Co Ltd:The 半導体発光素子及びその製造方法
US20130221321A1 (en) * 2012-02-24 2013-08-29 Phostek, Inc. Light-emitting diode device
CN103367574A (zh) * 2012-03-30 2013-10-23 华夏光股份有限公司 发光二极管装置
TW201508945A (zh) * 2013-08-30 2015-03-01 Epistar Corp 具阻障層的光電半導體元件
US20170018679A1 (en) * 2015-07-15 2017-01-19 Southern Taiwan University Of Science And Technology Light emitting diode and data transmission and reception apparatus
CN105633226A (zh) * 2015-12-31 2016-06-01 天津三安光电有限公司 一种具有双结的红外光发光二极管

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112219286A (zh) * 2020-02-19 2021-01-12 天津三安光电有限公司 一种用于多结led的隧穿结、多结led及其制备方法
WO2021163924A1 (zh) * 2020-02-19 2021-08-26 天津三安光电有限公司 一种用于多结led的隧穿结、多结led及其制备方法
CN112219286B (zh) * 2020-02-19 2022-11-29 天津三安光电有限公司 一种用于多结led的隧穿结、多结led及其制备方法

Also Published As

Publication number Publication date
US10439103B2 (en) 2019-10-08
US20180342646A1 (en) 2018-11-29
US10693036B2 (en) 2020-06-23
DE102018112228A1 (de) 2018-11-29
US20190259908A1 (en) 2019-08-22

Similar Documents

Publication Publication Date Title
KR102000396B1 (ko) 발광 다이오드 및 터널 접합층의 제조 방법
JP5112511B2 (ja) 放射線放出半導体ボディ
JP2007042751A (ja) 半導体発光素子
TW200924245A (en) Opto-electronic semiconductor chip comprising a multiple quantum well structure
US8093579B2 (en) Semiconductor chip having a reduced band offset in its p-doped region and method for producing the semiconductor chip
CN113224214B (zh) 红光发光二极管外延片及其制备方法
JP2001230447A (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2012129357A (ja) 半導体発光素子
JPH05167101A (ja) 半導体発光素子
CN108933186A (zh) 发光二极管和隧道结层的制造方法
EP2289117B1 (en) Semiconductor light emitting device including graded region
TW202228346A (zh) 垂直共振腔面射雷射元件及其製造方法
US8742395B2 (en) Semiconductor light emitting device
TWI637532B (zh) Light-emitting diode
TWI601308B (zh) Infrared LED
JP2010267776A (ja) 半導体発光装置及び半導体発光装置の製造方法
JP2013243202A (ja) 半導体発光素子の製造方法
JP5590653B2 (ja) 半導体発光装置及び半導体発光装置の製造方法
CN108598235B (zh) GaN基LED结构及其制备方法
JP2006135215A (ja) 半導体発光素子の製造方法
JP2012129388A (ja) 半導体発光装置
JPH09172198A (ja) 発光ダイオードおよびその製造方法
JPH0945959A (ja) 発光素子
TWI763377B (zh) 發光元件
JP2002164569A (ja) 発光素子用エピタキシャルウェハ及び発光素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181204

WD01 Invention patent application deemed withdrawn after publication