CN112219286B - 一种用于多结led的隧穿结、多结led及其制备方法 - Google Patents

一种用于多结led的隧穿结、多结led及其制备方法 Download PDF

Info

Publication number
CN112219286B
CN112219286B CN202080002688.0A CN202080002688A CN112219286B CN 112219286 B CN112219286 B CN 112219286B CN 202080002688 A CN202080002688 A CN 202080002688A CN 112219286 B CN112219286 B CN 112219286B
Authority
CN
China
Prior art keywords
type
junction
layer
heavily doped
led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080002688.0A
Other languages
English (en)
Other versions
CN112219286A (zh
Inventor
萧至宏
彭钰仁
蔡坤煌
王笃祥
张家宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Sanan Optoelectronics Co Ltd
Original Assignee
Tianjin Sanan Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Sanan Optoelectronics Co Ltd filed Critical Tianjin Sanan Optoelectronics Co Ltd
Publication of CN112219286A publication Critical patent/CN112219286A/zh
Application granted granted Critical
Publication of CN112219286B publication Critical patent/CN112219286B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/305Materials of the light emitting region containing only elements of group III and group V of the periodic system characterised by the doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开一种用于多结LED的隧穿结、多结LED及其制备方法,所述隧穿结包括:重掺杂P型AlX1Ga1‑X1As;AlX2Ga1‑X2As渐变层一;重掺杂N型GaYIn1‑YP;AlX3Ga1‑X3As渐变层二。使用重掺杂N型GaYIn1‑YP,能够有效减少长波长红外光的吸光效应,提升器件亮度,并且有效降低串联电阻降低电压;同时加入AlX2Ga1‑X2As渐变层一和AlX3Ga1‑X3As渐变层二,可以有效改善界面质量和晶体生长质量,并且可以实现As、P有效切换,减小串联电阻,降低工作电压,从而提升光电转换效率。

Description

一种用于多结LED的隧穿结、多结LED及其制备方法
技术领域
本发明涉及一种用于多结LED的隧穿结、多结LED及其制备方法,属于半导体光电技术领域。
背景技术
红外发光二极管是一种能发出红外线的二极管,应用于安全监控、穿戴式装置、红外线通信、红外线遥控装置、传感器用光源及夜间照明等领域,特别是气体检测领域。其中安全监控、夜间照明系统对于红外发光二极管的亮度要求较高,常用的解决方案是多结LED串联,即在外延生长过程中利用隧穿结将各个子器件串联起来,其关键技术是高峰值电流密度的隧穿结外延生长。为获得尽可能高的隧穿峰值电流,隧穿结材料的选择、掺杂源的选择、掺杂浓度及材料生长工艺等都是必须考虑的。
由于红外发光二极管主要为AlGaAs材料体系,自身会有吸光效应,同时还会产生较大的串联电阻,故多结LED隧穿结材料的选择相当重要。要完成高效率、低吸光、低电压隧穿结结构必须满足:1、隧穿结p区和n区的厚度应尽可能的薄(小于15 nm)。2. 隧穿结p区和n区的材料带隙必须大于主峰波长(Eg>hv),避免吸光。3. 隧穿结p区和n区浓度必须要大于1E1019cm-3
在多结LED实际应用中,随着大尺寸高亮度产品的需求(例如车灯、舞台灯、虹膜识别等产品),器件的注入电流越来越大,对隧穿结的峰值电流密度的要求也越来越高。由于低带隙隧穿结存在吸光现象,严重影响器件的发光亮度。因此通过降低隧穿结半导体材料的带隙来提高峰值电流密度的方法行不通。
发明内容
根据现有技术中存在的上述问题,本发明旨在提供一种用于多结LED的隧穿结、多结LED及其制备方法。
根据本发明的第一个方面,一种用于多结LED的隧穿结,依次包括:重掺杂P型AlX1Ga1-X1As;AlX2Ga1-X2As 渐变层一;重掺杂N型GaYIn1-YP;Al X3Ga1-X3As渐变层二。
优选地,所述重掺杂P型AlX1Ga1-X1As的 X1的范围为0~0.8。
优选地,所述重掺杂P型AlX1Ga1-X1As的掺杂浓度为1E19 cm-3以上。
更优选地,所述重掺杂P型AlX1Ga1-X1As为C掺杂的P型AlX1Ga1-X1As,其掺杂浓度为1E19~2E20 cm-3
优选地,所述重掺杂P型AlX1Ga1-X1As的厚度范围为10~100nm。
优选地,所述重掺杂N型GaYIn1-YP的Y的范围为0.45~0.7。
优选地,所述重掺杂N型GaYIn1-YP的掺杂浓度为1E19 cm-3以上。
更优选地,所述重掺杂N型GaYIn1-YP为Te掺杂的N型GaYIn1-YP,其Te掺杂浓度为1E19~2E20 cm-3
作为本发明的另一种实施方式,更优选地,所述重掺杂N型GaYIn1-YP为Te 和Si混掺杂的N型GaYIn1-YP,其Te掺杂浓度为1E19~2E20 cm-3,Si掺杂浓度为 5E18~2E19 cm-3。更优选地,所述Te、Si的掺杂浓度比例为5:3~2:1。
优选地,所述重掺杂N型GaYIn1-YP的厚度范围为10~100nm。
优选地,所述AlX2Ga1-X2As渐变层一介于重掺杂P型AlX1Ga1-X1As与重掺杂N 型GaYIn1-YP之间,所述AlX2Ga1-X2As渐变层一的Al相对含量自重掺杂P型AlX1Ga1-X1As往重掺杂N型GaYIn1-YP方向是逐渐递减的。更优选的,所述AlX2Ga1-X2As渐变层一的Al相对含量自重掺杂P型AlX1Ga1-X1As往重掺杂N型GaYIn1-YP方向是线性递减的。
优选地,所述AlX2Ga1-X2As渐变层一为C掺杂的P型AlX2Ga1-X2As渐变层,其掺杂浓度为1E19~5E19 cm-3
优选地,所述AlX2Ga1-X2As渐变层一的厚度范围为10~50nm。
优选地,所述AlX3Ga1-X3As渐变层二位于重掺杂N型GaYIn1-YP之上,所述AlX3Ga1-X3As渐变层二的Al相对含量自远离重掺杂N型GaYIn1-YP方向是逐渐递增的。更优选的,所述AlX3Ga1-X3As渐变层二的Al相对含量自远离重掺杂N型GaYIn1-YP方向是线性递增的。
优选地,所述AlX3Ga1-X3As渐变层二为Te掺杂的N型AlX3Ga1-X3As渐变层,其掺杂浓度为1E19~5E19 cm-3
优选地,所述AlX3Ga1-X3As渐变层二的厚度范围为10~50nm。
根据本发明的第二个方面,一种多结LED结构,至少包括第一LEDⅠ外延结构和第二LEDⅡ外延结构,其特征在于:在所述第一LEDⅠ外延结构和第二LEDⅡ外延结构之间具有满足前述权利要求的隧穿结。
优选地,所述第一LEDⅠ外延结构和第二LEDⅡ外延结构辐射波长为760nm~1100nm的红外光。
本发明同时还提供了一种多结LED结构的制备方法,包括步骤:形成第一LEDⅠ外延结构;在所述第一LEDⅠ外延结构的上方形成隧穿结,其包含重掺杂P型AlX1Ga1-X1As;AlX2Ga1-X2As渐变层一;重掺杂N型GaYIn1-YP;AlX3Ga1-X3As渐变层二;在所述隧穿结结构上方形成第二LEDⅡ外延结构。至此就形成了双结LED结构,可以依据此方法继续外延生长多结LED器件结构。各LED外延子结构一般包括n型半导体层、有源层和P型半导体层,但也可以包含腐蚀截止层、欧姆接触层、透明导电层等功能层。
有益效果:
如上所述,本发明设计的用于多结LED的隧穿结及多结LED,包括以下有益效果:
(1)使用重掺杂N型GaYIn1-YP,因GaYIn1-YP带隙较大,可以有效减小不可见光吸光效应,提升器件亮度,并且有效降低串联电阻,降低电压;
(2) 在重掺杂P型AlX1Ga1-X1As和重掺杂N型GaYIn1-YP之间增加AlX2Ga1-X2As渐变层一,可有效改善重掺杂P型AlX1Ga1-X1As和重掺杂N型GaYIn1-YP之间界面的铝相对含量差异较大引起的晶格失配产生缺陷的问题,可有效改善界面质量和晶体生长质量,并且可以实现As、P有效切换,减小串联电阻,降低工作电压,从而提升光电转换效率;
(3)在重掺杂N型GaYIn1-YP上接续成长AlGaAs 覆盖层,为了防止高Al组分合成时产生凸状及水点(Ga-rich or Al-rich)失配外延层,Al组份及成长速率和温度的变化应有效控制,本发明通过加入AlX3Ga1-X3As渐变层二,使Al组分的相对含量自重掺杂N型GaYIn1-YP往AlGaAs 覆盖层方向逐渐递增,改善AlGaAs 覆盖层晶体生长质量,减小串联电阻,降低工作电压;
(4) N型GaYIn1-YP搭配高Te, 低Si 混合掺杂,有效成长出高掺杂N++GaInP, 制作出高发光效率不可见红光LED发光元件。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明的实施例一起用于解释本发明,并不构成对本发明的限制。此外,附图数据是描述概要,不是按比例绘制。
图1为根据本发明实施的一种多结LED的结构示意图。
图2为图1所示多结LED结构之隧穿结的区域放大示意图。
图3为实施例一中在生长衬底上形成第一LEDⅠ外延结构的示意图。
图4为实施例一中在第一LEDⅠ外延结构上形成隧穿结的示意图。
图5为实施例一中在隧穿结上成第二LEDⅡ外延结构的示意图。
图6为在实施例一的制作方法中,双结LED外延结构经过键合工艺转移至导电基板后获得的结构示意图。
图7为在实施例一的制作方法中,双结LED外延结构经移除衬底,制作第一电极,并通过蚀刻工艺露出AlGaAs窗口层并进行AlGaAs窗口层的表面粗化步骤获得的结构的示意图。
图8为实施例一的制作方法中,在导电基板上制作第二电极的步骤获得的结构示意图。
图中元件标号说明:
001:生长衬底;002:LED I的N型层;003:LED I的有源层;004:LED I的P型层;005:隧穿结;006:LEDⅡ的N型层;007:LED Ⅱ的有源层;008:LEDⅡ的P型层;201:缓冲层;202:腐蚀阻止层;203:N型欧姆接触层;204:N型AlGaAs窗口层;205、601:N型AlGaAs覆盖层;206、602:不掺杂AlGaAs下部空间隔离层;401、801:不掺杂AlGaAs上部空间隔离层;402、802:P型AlGaAs覆盖层;803:P型AlGaAs 窗口层;804:P型GaInP电流阻挡层;805:P型GaP欧姆接触层;501:重掺杂P型AlX1Ga1-X1As ;502:AlX2Ga1-X2As渐变层一;503:重掺杂N型GaYIn1-YP;504:AlX3Ga1-X3As渐变层二;009:反射层;010:导电基板;011:第一电极;012:第二电极。
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施例加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
具体实施方式
实施例一
图1为根据本发明实施的一种多结LED结构的示意图,其至少包括第一LEDⅠ结构和第二LEDⅡ结构,通过隧穿结005连接第一LEDⅠ结构和第二LEDⅡ结构。图2显示了隧穿结005的区域放大示意图,其依次包括重掺杂P型AlX1Ga1-X1As 501, AlX2Ga1-X2As渐变层一 502;重掺杂N型GaYIn1-YP 503;AlX3Ga1-X3As渐变层二 504。
下面结合制作方法对本实施例中的多结LED结构进行说明。
首先,在MOCVD系统中,选用n型掺杂的向(100)晶面偏角为20 GaAs作为生长衬底001,厚度在350微米左右,掺杂浓度在1 E18cm-3~3 E18cm-3之间,在此衬底上生长第一LEDI 的N型层002、有源层003、P型层004,构成第一LED I 外延结构。其中N型层002可以包含N型GaAs欧姆接触层、N型AlGaAs 窗口层、N型 AlGaAs 覆盖层、不掺杂AlGaAs下部空间隔离层;有源层003提供760nm~ 1100nm 的辐射,可以是但不限于是不具有掺杂的多量子阱结构,作为一个实施例,多量子阱为阱层和磊层的重复堆叠结构,具体的,其中阱层为InGaAs, InGaAsP材料,其厚度为 3~15nm,势垒层为 AlGaAs、AlGaAsP, GaAsP,其厚度为5~50nm,量子阱对数介于1对到25对之间,优选对数为3~12对,通过调整阱层的元素含量可以调整有源层的辐射波段;P型层004可包括P型AlGaAs 覆盖层、不掺杂AlGaAs上部空间隔离层。
目前传统隧穿结皆利用GaAs, AlGaAs 材料做成,由于GaAs, AlGaAs 材料自身具有吸光效应,故在不可见光无法达成双结LED特性,故本发明提出利用N型GaInP 高能带隙及重掺杂特性,提供第一LEDⅠ结构和第二LEDⅡ结构及多个LED外延结构有效接合,可有效降低隧穿结的吸光作用。
接着,在LED I的P型层004上方可形成隧穿结005。如图2所示,首先,生长AlX1Ga1- X1As:C或InzAlX1Ga1-X1As:C (X1=0~0.8, Z<0.05) 作为超薄重掺杂P型层 501,其厚度为10nm~100nm,掺杂浓度可为1 E19cm-3~2 E20cm-3之间。
由于在重掺杂P型AlX1Ga1-X1As层直接生长重掺杂N型GaYIn1-YP,As和P直接切换容易在界面处产生缺陷,影响界面质量和后续外延生长的晶体质量,从而影响发光二极管的工作电压,故本发明在重掺杂P型AlX1Ga1-X1As层和重掺杂N型 GaYIn1-YP中引入AlX2Ga1-X2As渐变层一502,可实现As和P有效切换,有效改善界面质量和晶体生长质量,降低串联电阻,从而降低工作电压,提升发光二极管的发光效率。所述 AlX2Ga1-X2As渐变层一502的Al的相对含量自重掺杂P型 AlX1Ga1-X1As往重掺杂N型GaYIn1-YP方向是逐渐递减的。更优选的,所述AlX2Ga1-X2As渐变层一的Al相对含量自重掺杂P型AlX1Ga1-X1As往重掺杂N型GaYIn1-YP方向是线性递减的。所述AlX2Ga1-X2As渐变层一为C掺杂的P型AlX2Ga1-X2As渐变层,其掺杂浓度为1E19~5E19 cm-3。所述AlX2Ga1-X2As渐变层一的厚度为10~50 nm。
接着,在AlX2Ga1-X2As渐变层一502上生长重掺杂N型GaYIn1-YP 503, 所述重掺杂N型GaYIn1-YP的 Y的范围为0.45~0.7,厚度为10 nm~100nm;所述重掺杂N型GaYIn1-YP 503可为Te掺杂的N型GaYIn1-YP,其Te掺杂浓度为1E19~2E20 cm-3
在重掺杂N型GaYIn1-YP上需接续成长AlGaAs 覆盖层,为了防止高Al组分合成时产生凸状及水点(Ga-rich or Al-rich)失配外延层,Al组份及成长速率和温度的变化应有效控制,本发明通过在重掺杂N型GaYIn1-YP 503上生长AlX3Ga1-X3As渐变层二504,使Al组分的相对含量自重掺杂N型GaYIn1-YP往AlGaAs 覆盖层方向逐渐递增,可有效改善重掺杂N型GaYIn1-YP和AlGaAs 覆盖层之间界面的铝相对含量差异较大引起的晶格失配产生缺陷的问题,改善AlGaAs 覆盖层的晶体生长质量,减小串联电阻,降低工作电压。更优选的,所述AlX3Ga1-X3As渐变层二的Al相对含量自远离重掺杂N型GaYIn1-YP方向是线性递增的。所述AlX3Ga1-X3As渐变层二504的厚度为10~50 nm,掺杂浓度可为1 1E19~5E19cm-3
然后,在隧穿结005的上方对称生长LED II 的N型层006、有源层007和P型 层008,构成第二LEDⅡ外延结构。其中,N型层006可以包含N型AlGaAs覆盖层、不掺杂AlGaAs下部空间隔离层;有源层007可以采用InGaAs/AlGaAs分别作为量子阱和势垒构成的多量子阱结构,通过调整MQW阱垒层的组分,可发射峰值波长为760nm~1100nm的红外光,有源层的阱垒层的周期数为1~25个,有源层的总厚度为20~500 nm之间;P型层008可包括P型GaP欧姆接触层、P型GaInP电流阻挡层、P型AlGaAs 窗口层、P型AlGaAs 覆盖层、不掺杂AlGaAs上部空间隔离层。
下面以850nm双结LED为例,结合工艺方法对双结LED结构进行具体的详细说明。
首先,选用n型掺杂的向(100)晶面偏角为20 GaAs作为生长衬底001,厚度在350微米左右,掺杂浓度在1 E18cm-3~3 E18cm-3之间,在此衬底上生长第一LED I外延结构,如图3所示,该第一LED I外延结构包含以下依次层叠的外延层:由掺杂Si的GaAs构成的缓冲层201、由GaInP构成的腐蚀阻止层202、由掺杂Si的GaAs构成的N型的欧姆接触层203、N型AlGaAs窗口层204、N型AlGaAs覆盖层205、不掺杂AlGaAs下部空间隔离层206,由In0.2Ga0.8As阱层/Al0.2Ga0.8As垒层的对构成的有源层003,不掺杂AlGaAs上部空间隔离层401,由掺杂C的AlGaAs构成的P型覆盖层402。
在本实施例中,采用有机金属化学气相沉积装置(MOCVD装置),在直径为100mm、厚度为350微米的GaAs生长衬底上外延生长第一LED I外延结构。在生长外延层时,作为Ⅲ族构成元素的原料,使用三甲基铝((CH3)3Al)、三甲基镓((CH3)3Ga)和三甲基铟((CH3)3In)。掺杂分别使用四溴化碳(Carbon tetrabromide) CBr4、二乙基碲(Diethvl tellurium)Te(C2H5)2 、乙硅烷(Si2H6),二乙基锌 (Diethylzinc) Zn(C2H5)2作为掺杂的原料。另外,作为Ⅴ族构成元素的原料,使用磷烷(PH3)和砷烷(AsH3)。
由GaAs构成的缓冲层201,可改善衬底与半导体外延堆叠层的材料之间的晶格差异导致的生长质量差的问题,其厚度约为0.3um。由GaInP构成的腐蚀阻止层202,其厚度约为100nm,可提供蚀刻截止界面,例如将半导体外延堆叠层转移至另一基板上时,需要去除砷化镓衬底,该蚀刻截止层能够防止蚀刻工艺用的溶液对欧姆接触层进行蚀刻破坏。
由掺杂Si的GaAs构成的欧姆接触层203具有比较高的N型掺杂浓度,例如高于1E18cm-3,较佳的高于2E18 cm-3。欧姆接触层203的厚度低于200nm,较佳的厚度为30~100nm。N型AlGaAs窗口层204为电流扩展层,其掺杂浓度为1E18cm-3、层厚设为约4um~7um。N型AlGaAs覆盖层205,N型掺杂浓度为5E17~ 2E18cm-3,层厚约为0.5um。不掺杂AlGaAs下部空间隔离层206,其层厚约为 300nm~1um。阱层是未掺杂且层厚约为5.5nm的In0.2Ga0.8As,垒层为未掺杂的且层厚约为 15nm 的Al0.2Ga0.8As。MQW的阱垒的对数优选为10对。不掺杂AlGaAs401上部空间隔离层,层厚为300nm~1um。由掺杂C的AlGaAs构成的P型覆盖层402,其载流子浓度为1E18 cm-3、层厚约为0.3um~0.8um。
接着,在第一LEDⅠ外延结构上生长隧穿结005,如图4所示,该隧穿结包括以下依次层叠的结构:重掺杂P型Al0.3Ga0.7As 501,AlX2Ga1-X2As渐变层一502,重掺杂N型Ga0.6In0.4P503和AlX3Ga1-X3As渐变层二504。首先,在第一LEDⅠ外延结构上生长Al0.3Ga0.7As:C作为超薄重掺杂P型层501,其厚度为50nm,掺杂浓度可为8E19cm-3cm-3。接着,在重掺杂P型Al0.3Ga0.7As层上生长AlX2Ga1-X2As渐变层一502,该AlX2Ga1-X2As渐变层一的厚度为30nm,所述AlX2Ga1-X2As渐变层一的Al相对含量自重掺杂P型Al0.3Ga0.7As层往重掺杂N型GaYIn1-YP方向是线性递减的。所述AlX2Ga1-X2As渐变层一501为C掺杂的P型AlX2Ga1-X2As渐变层,其掺杂浓度为3E19 cm-3。然后,在AlX2Ga1-X2As渐变层一上生长重掺杂N型Ga0.6In0.4P503, 所述重掺杂N型Ga0.6In0.4P 503厚度为50nm;所述重掺杂N型GaYIn1-YP可为Te掺杂的N型GaYIn1-YP,其Te掺杂浓度为8E19cm-3。最后,在重掺杂N型Ga0.6In0.4P生长AlX3Ga1-X3As渐变层二504。所述AlX3Ga1-X3As渐变层二504的Al相对含量自远离重掺杂N型GaYIn1-YP方向是线性递增的。所述AlX3Ga1-X3As渐变层二 504的厚度为30nm,掺杂浓度可为3 E19cm-3
然后,在隧穿结005的上方对称生长第二LEDⅡ外延结构。如图5所示,第二LEDⅡ外延结构包括以下依次堆叠的外延生长层:N型覆盖层601,不掺杂AlGaAs下部空间隔离层602,由In0.2Ga0.8As阱层/Al0.2Ga0.8As垒层的对构成的有源层007,不掺杂AlGaAs上部空间隔离层801,由掺杂C的AlGaAs构成的P型覆盖层802,P型AlGaAs窗口层803、P型GaInP电流阻挡层804和P型GaP欧姆接触层805。
N型AlGaAs覆盖层601,N型掺杂浓度为5E17~2E18 cm-3,优选掺杂浓度为 1E18 cm-3,层厚约为0.5um。不掺杂AlGaAs作为空间隔离层602,其层厚约为 80nm。阱层是未掺杂且层厚约为5.5nm的In0.2Ga0.8As,垒层为未掺杂的且层厚约为15nm的Al0.2Ga0.8As。MQW的阱垒的对数优选为10对。不掺杂AlGaAs作为空间隔离层801,层厚为0.2um。由掺杂C的AlGaAs构成的P型覆盖层802,其载流子浓度为1.5 E18cm-3、层厚约为0.4um。P型AlGaAs 窗口层803厚度为1um,掺杂浓度为5E17~1E18cm-3;P型GaInP电流阻档层804厚约为10nm~30nm,其载流子浓度为1E18~3E18cm-3,P型GaP欧姆接触层805的厚度约30~60nm,其载流子浓度为6E19cm-3
接着进行芯片工艺的制程,首先,如图6所示,在P型GaP欧姆接触层805一侧制作反射层009;反射层一侧设置键合层(示意图中未标出),并通过键合工艺将双结LED外延结构键合至一导电性基板010;接着,如图7所示,通过蚀刻工艺移除生长衬底001,直至露出N型欧姆接触层203;在N型欧姆接触层上形成第一电极011,第一电极011与N型欧姆接触层203形成良好的欧姆接触;然后,形成掩膜覆盖在第一电极011上;蚀刻去除第一电极周围的欧姆接触层203,暴露AlGaAS窗口层204,接着蚀刻AlGaAS窗口层204以形成图形化或粗化面,以增大光的提取效率;最后,如图8所示,在导电性基板010的背面侧形成第二电极012,借此在第一电极011和第二电极012以及半导体外延堆叠层之间可以传导电流。
最后根据客户的尺寸需要,通过蚀刻、劈裂等工艺获得单元化的双结LED发光元件。
实施例二
与实施例1的区别在于,本实施例中重掺杂N型GaYIn1-YP为Te和Si混掺杂的 N型GaYIn1-YP,其Te掺杂浓度为1E19~2E20 cm-3,Si掺杂浓度为5E18~2E19 cm-3。更优选地,所述所述Te、Si的掺杂浓度比例为5:3~2:1。除此之外以实施例1相同的条件进行隧穿结合多结LED的制作。
本实施例中,通过高Te、低Si混掺杂的方式实现N型GaYIn1-YP的重掺杂,经研究表明,通过高Te、低Si混掺杂可改善外延层的表面质量。
以42mil芯片为例,在其他结构和条件相同的情况下,隧穿结采用重掺杂N型GaYIn1-YP,相比于隧穿结使用重掺杂N型AlGaAs,在350mA测试电流下,Vf值可降低0.43V,亮度可增幅7.5%。这是因为使用重掺杂N型GaYIn1-YP,能够有效减小不可见光的吸光效应,提升器件亮度,并且有效降低串联电阻降低电压;同时加入AlX2Ga1-X2As渐变层一和Al X3Ga1- X3As渐变层二,可以有效改善界面质量和晶体生长质量,并且可以实现As、P有效切换,减小串联电阻,降低工作电压,从而提升光电转换效率。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (37)

1.一种用于多结LED的隧穿结,包括:
重掺杂P型AlX1Ga1-X1As;
AlX2Ga1-X2As渐变层一;
重掺杂N型GaYIn1-YP;
Al X3Ga1-X3As渐变层二;
所述AlX2Ga1-X2As渐变层一介于重掺杂P型AlX1Ga1-X1As与重掺杂N型GaYIn1-YP之间,所述AlX2Ga1-X2As渐变层一的Al相对含量自重掺杂P型AlX1Ga1-X1As往重掺杂N型GayIn1-yP方向是逐渐递减的。
2.根据权利要求1所述的一种用于多结LED的隧穿结,其特征在于:所述重掺杂P型AlX1Ga1-X1As的 X1的范围为0~0.8。
3.根据权利要求1所述的一种用于多结LED的隧穿结,其特征在于:所述重掺杂P型AlX1Ga1-X1As的掺杂浓度为1E19 cm-3以上。
4.根据权利要求1所述的一种用于多结LED的隧穿结,其特征在于:所述重掺杂P型AlX1Ga1-X1As为C掺杂的P型AlX1Ga1-X1As,其掺杂浓度为1E19~2E20 cm-3
5.根据权利要求1所述的一种用于多结LED的隧穿结,其特征在于:所述重掺杂P型AlX1Ga1-X1As的厚度范围为10~100nm。
6.根据权利要求1所述的一种用于多结LED的隧穿结,其特征在于:所述重掺杂N型GaYIn1-YP的Y的范围为0.45~0.7。
7.根据权利要求1所述的一种用于多结LED的隧穿结,其特征在于:所述重掺杂N型GaYIn1-YP的掺杂浓度为1E19 cm-3以上。
8.根据权利要求1所述的一种用于多结LED的隧穿结,其特征在于:所述重掺杂N型GaYIn1-YP为Te掺杂的N型GaYIn1-YP,其Te掺杂浓度为1E19~2E20 cm-3
9.根据权利要求1所述的一种用于多结LED的隧穿结,其特征在于:所述重掺杂N型GaYIn1-YP为Te和Si混掺杂的N型GaYIn1-YP,其Te掺杂浓度为1E19~2E20 cm-3,Si掺杂浓度为5E18~2E19 cm-3
10.根据权利要求9所述的一种用于多结LED的隧穿结,其特征在于:所述重掺杂N型GaYIn1-YP为Te和Si混掺杂的N型GaYIn1-YP,所述Te、Si的掺杂浓度比例为5:3~2:1。
11.根据权利要求1所述的一种用于多结LED的隧穿结,其特征在于:所述重掺杂N型GaYIn1-YP的厚度范围为10~100nm。
12.根据权利要求1所述的一种用于多结LED的隧穿结,其特征在于:所述AlX2Ga1-X2As渐变层一的Al相对含量自重掺杂P型AlX1Ga1-X1As往重掺杂N型GayIn1-yP方向是线性递减的。
13.根据权利要求1所述的一种用于多结LED的隧穿结,其特征在于:所述AlX2Ga1-X2As渐变层一为C掺杂的P型AlX2Ga1-X2As渐变层,其掺杂浓度为1E19~5E19 cm-3
14.根据权利要求1所述的一种用于多结LED的隧穿结,其特征在于:所述AlX2Ga1-X2As渐变层一的厚度范围为10~50nm。
15.根据权利要求1所述的一种用于多结LED的隧穿结,其特征在于:所述AlX3Ga1-X3As渐变层二位于重掺杂N型GaYIn1-YP之上,所述AlX3Ga1-X3As渐变层二的Al相对含量自远离重掺杂N型GaYIn1-YP方向是逐渐递增的。
16.根据权利要求15所述的一种用于多结LED的隧穿结,其特征在于:所述AlX3Ga1-X3As渐变层二的Al相对含量自远离重掺杂N型GaYIn1-YP方向是线性递增的。
17.根据权利要求1所述的一种用于多结LED的隧穿结,其特征在于:所述AlX3Ga1-X3As渐变层二为Te掺杂的N型AlX3Ga1-X3As渐变层,其掺杂浓度为1E19~5E19 cm-3
18.根据权利要求1所述的一种用于多结LED的隧穿结,其特征在于:所述AlX3Ga1-X3As渐变层二的厚度范围为10~50nm。
19.一种多结LED结构,至少包括第一LEDⅠ外延结构和第二LEDⅡ外延结构,其特征在于:在所述第一LEDⅠ外延结构和第二LEDⅡ外延结构之间具有权利要求1~18所述的一种隧穿结。
20.根据权利要求19所述的一种多结LED结构,其特征在于:所述第一LEDⅠ外延结构和第二LEDⅡ外延结构辐射波长为760nm~1100nm的红外光。
21.一种多结LED结构的制备方法,包括步骤:
形成第一LEDⅠ外延结构;在所述第一LEDⅠ外延结构的上方形成隧穿结,其包含重掺杂P型AlX1Ga1-X1As;AlX2Ga1-X2As渐变层一;重掺杂N型GaYIn1-YP;Al X3Ga1-X3As渐变层二;
在所述隧穿结结构上方形成第二LEDⅡ外延结构;
所述AlX2Ga1-X2As渐变层一介于重掺杂P型AlX1Ga1-X1As与重掺杂N型GaYIn1-YP之间,所述AlX2Ga1-X2As渐变层一的Al相对含量自重掺杂P型AlX1Ga1-X1As往重掺杂N型GayIn1-yP方向是逐渐递减的。
22.根据权利要求21所述的一种多结LED结构的制备方法,其特征在于:所述重掺杂P型AlX1Ga1-X1As的X1的范围为0~0.8。
23.根据权利要求21所述的一种多结LED结构的制备方法,其特征在于:所述重掺杂P型AlX1Ga1-X1As为C掺杂的P型AlX1Ga1-X1As,其掺杂浓度为1E19~2E20 cm-3
24.根据权利要求21所述的一种多结LED结构的制备方法,其特征在于:所述重掺杂P型AlX1Ga1-X1As的厚度范围为10~100nm。
25.根据权利要求21所述的一种多结LED结构的制备方法,其特征在于:所述重掺杂N型GaYIn1-YP的Y的范围为0.45~0.7。
26.根据权利要求21所述的一种多结LED结构的制备方法,其特征在于:所述重掺杂N型GaYIn1-YP为Te掺杂的N型GaYIn1-YP,其Te掺杂浓度为1E19~2E20 cm-3
27.根据权利要求21所述的一种多结LED结构的制备方法,其特征在于:所述重掺杂N型GaYIn1-YP为Te和Si混掺杂的N型GaYIn1-YP,其Te掺杂浓度为1E19~2E20 cm-3,Si掺杂浓度为5E18~2E19 cm-3
28.根据权利要求27所述的一种多结LED结构的制备方法,其特征在于:所述重掺杂N型GaYIn1-YP为Te和Si混掺杂的N型GaYIn1-YP,所述Te、Si的掺杂浓度比例为5:3~2:1。
29.根据权利要求21所述的一种多结LED的制备方法,其特征在于:所述重掺杂N型GaYIn1-YP的厚度范围为10~100nm。
30.根据权利要求21所述的一种多结LED结构的制备方法,其特征在于:所述AlX2Ga1- X2As渐变层一的Al相对含量自重掺杂P型AlX1Ga1-X1As往重掺杂N型GayIn1-yP方向是线性递减的。
31.根据权利要求21所述的一种多结LED结构的制备方法,其特征在于:所述AlX2Ga1- X2As渐变层一为C掺杂的P型AlX2Ga1-X2As渐变层,其掺杂浓度为1E19~5E19 cm-3
32.根据权利要求21所述的一种多结LED结构的制备方法,其特征在于:所述AlX2Ga1- X2As渐变层一的厚度范围为10~50nm。
33.根据权利要求21所述的一种多结LED结构的制备方法,其特征在于:所述AlX3Ga1- X3As渐变层二位于重掺杂N型GaYIn1-YP之上,所述AlX3Ga1-X3As渐变层二的Al相对含量自远离重掺杂N型GaYIn1-YP方向是逐渐递增的。
34.根据权利要求33所述的一种多结LED结构的制备方法,其特征在于:所述AlX3Ga1- X3As渐变层二的Al相对含量自远离重掺杂N型GaYIn1-YP方向是线性递增的。
35.根据权利要求21所述的一种多结LED结构的制备方法,其特征在于:所述AlX3Ga1- X3As渐变层二为Te掺杂的N型AlX3Ga1-X3As渐变层,其掺杂浓度为1E19~5E19 cm-3
36.根据权利要求21所述的一种多结LED结构的制备方法,其特征在于:所述AlX3Ga1- X3As渐变层二的厚度范围为10~50nm。
37.根据权利要求21所述的一种多结LED结构的制备方法,其特征在于: 所述第一LEDⅠ外延结构和第二LEDⅡ外延结构辐射波长为760nm~1100nm的红外光。
CN202080002688.0A 2020-02-19 2020-02-19 一种用于多结led的隧穿结、多结led及其制备方法 Active CN112219286B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/075867 WO2021163924A1 (zh) 2020-02-19 2020-02-19 一种用于多结led的隧穿结、多结led及其制备方法

Publications (2)

Publication Number Publication Date
CN112219286A CN112219286A (zh) 2021-01-12
CN112219286B true CN112219286B (zh) 2022-11-29

Family

ID=74068014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080002688.0A Active CN112219286B (zh) 2020-02-19 2020-02-19 一种用于多结led的隧穿结、多结led及其制备方法

Country Status (4)

Country Link
US (1) US20220209049A1 (zh)
JP (1) JP7309920B2 (zh)
CN (1) CN112219286B (zh)
WO (1) WO2021163924A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114824021B (zh) * 2021-01-19 2023-07-11 东莞市中麒光电技术有限公司 一种微型led显示模块及其制作方法
CN114335215B (zh) * 2022-03-15 2022-06-14 南昌凯迅光电股份有限公司 一种带有渐变隧穿结的砷化镓太阳电池及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950021821A (ko) * 1993-12-08 1995-07-26 양승택 공명 투과광전 소자 및 수직구조
CN103367480A (zh) * 2013-07-19 2013-10-23 中国科学院苏州纳米技术与纳米仿生研究所 GaAs隧道结及其制备方法
CN108933186A (zh) * 2017-05-25 2018-12-04 昭和电工株式会社 发光二极管和隧道结层的制造方法
CN109786531A (zh) * 2019-01-30 2019-05-21 吉林大学 一种基于极化诱导原理的AlGaN基隧穿结结构及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050790A (ja) 2000-08-04 2002-02-15 Hitachi Cable Ltd 化合物半導体発光ダイオードアレイ
US6765238B2 (en) * 2002-09-12 2004-07-20 Agilent Technologies, Inc. Material systems for semiconductor tunnel-junction structures
CN1275337C (zh) * 2003-09-17 2006-09-13 北京工大智源科技发展有限公司 高效高亮度多有源区隧道再生白光发光二极管
JP2009059918A (ja) * 2007-08-31 2009-03-19 Sumitomo Electric Ind Ltd 光半導体デバイス
JP2010080757A (ja) 2008-09-26 2010-04-08 Rohm Co Ltd 半導体発光素子
JP2010232638A (ja) 2009-03-03 2010-10-14 Hitachi Cable Ltd 発光素子用エピタキシャルウェハおよび発光素子
CN201466053U (zh) * 2009-07-07 2010-05-12 扬州乾照光电有限公司 发光二极管
JP5666815B2 (ja) 2010-03-16 2015-02-12 株式会社デンソー 半導体レーザ構造
US20130049034A1 (en) 2011-08-31 2013-02-28 Yi Chieh Lin Light-emitting device
CN103247728B (zh) 2013-05-09 2016-01-13 青岛杰生电气有限公司 一种半导体紫外光源器件
WO2016160720A1 (en) * 2015-03-27 2016-10-06 Ohio State Innovation Foundation Ultraviolet light emitting diodes with tunnel junction
CN105633226A (zh) * 2015-12-31 2016-06-01 天津三安光电有限公司 一种具有双结的红外光发光二极管
JP6708442B2 (ja) 2016-03-01 2020-06-10 学校法人 名城大学 窒化物半導体発光素子
CN106067493B (zh) * 2016-07-26 2018-05-22 中山德华芯片技术有限公司 一种微晶格失配量子阱太阳能电池及其制备方法
JP7122119B2 (ja) 2017-05-25 2022-08-19 昭和電工光半導体株式会社 発光ダイオード

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950021821A (ko) * 1993-12-08 1995-07-26 양승택 공명 투과광전 소자 및 수직구조
CN103367480A (zh) * 2013-07-19 2013-10-23 中国科学院苏州纳米技术与纳米仿生研究所 GaAs隧道结及其制备方法
CN108933186A (zh) * 2017-05-25 2018-12-04 昭和电工株式会社 发光二极管和隧道结层的制造方法
CN109786531A (zh) * 2019-01-30 2019-05-21 吉林大学 一种基于极化诱导原理的AlGaN基隧穿结结构及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
GaAs/AlGaAs resonant tunneling dioxide with a GaInNAs absorption layer for telecommunication light senseing;Hartmann等;《Appled physics letters》;20120423;全文 *

Also Published As

Publication number Publication date
US20220209049A1 (en) 2022-06-30
WO2021163924A1 (zh) 2021-08-26
JP2022539292A (ja) 2022-09-08
CN112219286A (zh) 2021-01-12
JP7309920B2 (ja) 2023-07-18

Similar Documents

Publication Publication Date Title
US7265374B2 (en) Light emitting semiconductor device
CN102959740B (zh) 用于光发射的基于纳米线的光电器件
JP2011135058A (ja) 太陽電池素子、カラーセンサ、ならびに発光素子及び受光素子の製造方法
US7723731B2 (en) Semiconductor light emitting device
KR20100080094A (ko) 방사형 이종접합 구조의 나노 막대를 이용한 발광 다이오드
CN105932121A (zh) 一种三维led外延结构及其制备方法
CN112219286B (zh) 一种用于多结led的隧穿结、多结led及其制备方法
CN114497301B (zh) 一种微发光二极管
CN108091743A (zh) 一种黄光倒装led外延结构及其制备方法
WO2021102834A1 (zh) 一种发光元件
JPH05167101A (ja) 半導体発光素子
CN114447165B (zh) Led外延结构及其制备方法
CN105633229B (zh) 发光二极管及其制作方法
CN108305922B (zh) 氮化物半导体结构及半导体发光元件
US11158666B2 (en) Multiple wavelength light-emitting diode epitaxial structure with asymmetric multiple quantum wells
TWI437731B (zh) 一種具有提升光取出率之半導體光電元件及其製造方法
CN213304155U (zh) 一种降低侧壁缺陷复合的Micro-LED芯片结构
CN206194780U (zh) 一种黄光倒装led外延结构
US20230016028A1 (en) Semiconductor light-emitting component and light-emitting device
US10147840B2 (en) Light emitting diode with light emitting layer containing nitrogen and phosphorus
JP3061653U (ja) 透光基板を有する発光ダイオ―ド
CN115763654A (zh) 一种发光二极管的外延结构及其制备方法
KR101309258B1 (ko) 발광 다이오드 및 그 제조 방법
CN117012869A (zh) 一种GaN基点阵互联μLED及其制备方法
CN112786757A (zh) 一种AlGaInP发光二极管芯片结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant