JP7309920B2 - 多接合ｌｅｄのトンネル接合、多接合ｌｅｄ、及びその製作方法 - Google Patents

多接合ｌｅｄのトンネル接合、多接合ｌｅｄ、及びその製作方法 Download PDF

Info

Publication number
JP7309920B2
JP7309920B2 JP2021568384A JP2021568384A JP7309920B2 JP 7309920 B2 JP7309920 B2 JP 7309920B2 JP 2021568384 A JP2021568384 A JP 2021568384A JP 2021568384 A JP2021568384 A JP 2021568384A JP 7309920 B2 JP7309920 B2 JP 7309920B2
Authority
JP
Japan
Prior art keywords
type
junction
range
heavily doped
graded layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021568384A
Other languages
English (en)
Other versions
JP2022539292A (ja
Inventor
シャオ、チーホン
ポン、イー－レン
ツァイ、クンフアン
ワン、ドゥーシャン
チャン、チア－フン
Original Assignee
天津三安光電有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 天津三安光電有限公司 filed Critical 天津三安光電有限公司
Publication of JP2022539292A publication Critical patent/JP2022539292A/ja
Application granted granted Critical
Publication of JP7309920B2 publication Critical patent/JP7309920B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/305—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、多接合ＬＥＤのトンネル接合、多接合ＬＥＤ、及びその製作方法に関し、半導体の光電技術分野に属する。
赤外発光ダイオードとは、赤外線を発光することができるダイオードであり、安全監視、ウェアラブル装置、赤外線通信、赤外線遠隔制御装置、センサー用光源、及び夜間照明などの分野、特にガス検出の分野に適用されている。その中で、安全監視、夜間照明システムは、赤外発光ダイオードの輝度に対する要求が比較的高いため、多接合ＬＥＤを直列接続することが一般的な解決方法とされ、即ち、エピタキシャル成長を行っている際に、トンネル接合を用いて各サブ素子を直列接続することであり、また、高いピーク電流密度のトンネル接合のエピタキシャル成長がその重要な技術である。できるだけ高いトンネルピーク電流を得るために、トンネル接合材料の選択、ドーピング源の選択、ドーピング濃度、及び成長技術などを考えなければならない。
赤外発光ダイオードは、主にＡｌＧａＡｓの材料系のものであるため、それ自身が光吸収効果を有し、且つ比較的大きな直列接続の電気抵抗が発生するので、多接合ＬＥＤのトンネル接合の材料を選択することは重要である。高効率、低光吸収、低電圧のトンネル接合構造を完成させるために、以下のことを満たさなければならない。１、トンネル接合のｐ型領域及びｎ型領域の厚さは、できる限り薄くすること（１５ｎｍ未満）。２、光吸収を避けるために、トンネル接合のｐ型領域及びｎ型領域の材料のバンドギャップは、主ピークの波長よりも大きい必要があること（Ｅｇ＞ｈｖ）。３、トンネル接合のｐ型領域及びｎ型領域の濃度は、１Ｅ１０１９ｃｍ－３を超える必要があること。
多接合ＬＥＤの実際応用においては、大型且つ高輝度製品のニーズ（例えば、車両用灯具、舞台照明、虹彩認識などの製品）に伴い、素子の注入電流が大きくなって、トンネル接合のピーク電流密度に対する要求が高くなる。低いバンドギャップのトンネル接合は、光吸収現象が存在するので、素子の発光輝度に対して深刻な影響を与える。このため、トンネル接合の半導体材料のバンドギャップを低くして、高いピーク電流密度を高めるという方法は通用しない。
従来技術に存在する上記の問題によって、本発明は、多接合ＬＥＤのトンネル接合、多接合ＬＥＤ、及びその製作方法を提供する。
本発明の第１の形態によれば、多接合ＬＥＤのトンネル接合には、高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓと、ＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層と、高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰと、ＡｌＸ３Ｇａ１－Ｘ３Ａｓの第２のグレーデッド層と、が順に含まれている。
前記高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１ＡｓのＸ１は、０～０．８の範囲内にあることが好ましい。
前記高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓのドーピング濃度は、１Ｅ１９ｃｍ－３以上であることが好ましい。
前記高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓは、ドーピング濃度が１Ｅ１９～２Ｅ２０ｃｍ－３の範囲内にあるＣドーピングのＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓであることが好ましい。
前記高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓの厚さは、１０～１００ｎｍの範囲内にあることが好ましい。
前記高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰのＹは、０．４５～０．７の範囲内にあることが好ましい。
前記高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰのドーピング濃度は、１Ｅ１９ｃｍ－３以上であることが好ましい。
前記高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰは、Ｔｅドーピング濃度が１Ｅ１９～２Ｅ２０ｃｍ－３の範囲内にあるＴｅドーピングのＮ型のＧａＹＩｎ１－ＹＰであることが更に好ましい。
本発明の他の実施形態として、前記高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰは、Ｔｅドーピング濃度が１Ｅ１９～２Ｅ２０ｃｍ－３の範囲内にあり且つＳｉドーピング濃度が５Ｅ１８～２Ｅ１９ｃｍ－３の範囲内にあるＴｅとＳｉとの混合ドーピングのＮ型のＧａＹＩｎ１－ＹＰであることが更に好ましい。前記ＴｅとＳｉとのドーピング濃度の割合が５：３～２：１にあることが更に好ましい。
前記高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰの厚さは、１０～１００ｎｍの範囲内にあることが好ましい。
前記ＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層は、高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓと高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰとの間に介在され、且つ前記ＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層におけるＡｌの相対含有量は、高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓから高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰの方へ徐々に減少することが好ましい。前記ＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層におけるＡｌの相対含有量は、高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓから高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰの方へ直線的に減少することが更に好ましい。
前記ＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層は、ドーピング濃度が１Ｅ１９～５Ｅ１９ｃｍ－３の範囲内にあるＣドーピングのＰ型のＡｌＸ２Ｇａ１－Ｘ２Ａｓのグレーデッド層であることが好ましい。
前記ＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層の厚さは、１０～５０ｎｍの範囲内にあることが好ましい。
前記ＡｌＸ３Ｇａ１－Ｘ３Ａｓの第２のグレーデッド層は、高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰの上にあり、且つ前記ＡｌＸ３Ｇａ１－Ｘ３Ａｓの第２のグレーデッド層におけるＡｌの相対含有量は、高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰから離れる方へ徐々に増加することが好ましい。前記ＡｌＸ３Ｇａ１－Ｘ３Ａｓの第２のグレーデッド層におけるＡｌの相対含有量は、高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰから離れる方へ直線的に増加することが更に好ましい。
前記ＡｌＸ３Ｇａ１－Ｘ３Ａｓの第２のグレーデッド層は、ドーピング濃度が１Ｅ１９～５Ｅ１９ｃｍ－３の範囲内にあるＴｅドーピングのＮ型のＡｌＸ３Ｇａ１－Ｘ３Ａｓのグレーデッド層であることが好ましい。
前記ＡｌＸ３Ｇａ１－Ｘ３Ａｓの第２のグレーデッド層の厚さは、１０～５０ｎｍの範囲内にあることが好ましい。
本発明の第２の形態によれば、多接合ＬＥＤ構造は、第１のＬＥＤＩのエピタキシャル構造と、第２のＬＥＤＩＩのエピタキシャル構造と、を少なくとも含んでいる多接合ＬＥＤ構造であって、前記第１のＬＥＤＩのエピタキシャル構造と前記第２のＬＥＤＩＩのエピタキシャル構造との間に、上記のトンネル接合を具えている。
前記第１のＬＥＤＩのエピタキシャル構造と前記第２のＬＥＤＩＩのエピタキシャル構造の放射波長は、７６０ｎｍ～１１００ｎｍの範囲内にある赤外線であることが好ましい。
同時に、本発明は、第１のＬＥＤＩのエピタキシャル構造を形成するステップと、前記第１のＬＥＤＩのエピタキシャル構造の上に、高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓと、ＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層と、高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰと、ＡｌＸ３Ｇａ１－Ｘ３Ａｓの第２のグレーデッド層と、を含むトンネル接合構造を形成するステップと、前記トンネル接合構造の上に第２のＬＥＤＩＩのエピタキシャル構造を形成するステップと、を含む多接合ＬＥＤ構造の製作方法を提供する。これで、双接合ＬＥＤ構造を形成し、この方法に従って多接合ＬＥＤ素子の構造にエピタキシャル成長を続いて行なうことができる。各ＬＥＤのエピタキシャルのサブ構造には、ｎ型の半導体層と、活性層と、ｐ型の半導体層と、が含まれることは一般的であるが、腐食防止層、オーミックコンタクト層、透明導電層といった機能層を含むこともできる。
上記によれば、本発明で設計の多接合ＬＥＤに用いられるトンネル接合及び多接合ＬＥＤは、以下の有利な効果を有する。
（１）高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰを用いて、そのＧａＹＩｎ１－ＹＰのバンドギャップが比較的に大きいので、不可視光線に対する光吸収効果を効果的に減少して、素子の輝度を向上させることができ、且つ直列接続による電気抵抗を効果的に減らして電圧を減らすことができる。
（２）高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓと高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰとの間にＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層を加えることにより、高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓと高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰとの間の界面にあるアルミニウムの相対含有量の差が比較的大きいことによる格子不整合が発生する欠陥の問題を効果的に改善することができ、界面の品質と結晶体の成長品質とを効果的に向上させることができると共に、ＡｓとＰとの切り替えを効果的に実現し、直列接続による電気抵抗を減らして作業電圧を低くし、ひいては光電変換効率を向上させることもできる。
（３）高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰの上にＡｌＧａＡｓ被覆層を続けて成長させる。ここで、高いＡｌ成分が合成している際に、突起及び水点(Ｇａ－ｒｉｃｈ又はＡｌ－ｒｉｃｈ)が発生してエピタキシャル層と不整合となることを防ぐために、Ａｌの成分、成長速度、温度の変化が有効にコントロールされるべきである。本発明は、ＡｌＸ３Ｇａ１－Ｘ３Ａｓの第２のグレーデッド層を加えることによって、Ａｌ成分の相対含有量が高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰからＡｌＧａＡｓ被覆層の方へ徐々に増加して、ＡｌＧａＡｓ被覆層の結晶体の成長品質を改善して、直列接続による電気抵抗を減らして作業電圧を低くすることができる。
（４）Ｎ型のＧａＹＩｎ１－ＹＰは、高い割合のＴｅと低い割合のＳｉとの混合ドーピングと合わせて、高濃度にドーピングされるＮ＋＋ＧａＩｎＰを効果的に成長し、高い発光効率を有する赤外光ＬＥＤ発光デバイスを製作することができる。
本発明の更なる特徴及び利点は、後続の明細書において説明し、且つ一部が明細書から明らかになり、或いは本発明を実施することにより理解することができる、本発明の目的及び他の利点は、明細書、特許請求の範囲、及び図面に具体的に指されている構造によって、実現且つ取得され得る。
図面は本発明に対する一層の理解のために供するものであり、また明細書の一部を構成し、本発明の実施例と共に本発明の解釈に用いられ得るが、本発明に対して限定するものではない。この他、図面のデータは概要を説明するものであり、比率に応じて描かれたものではない。
本発明に実施される多接合ＬＥＤ構造が示される模式図である。 図１に示される多接合ＬＥＤ構造のトンネル接合の領域を拡大する拡大模式図である。 第１の実施例の成長基板の上に第１のＬＥＤＩのエピタキシャル構造を形成することを説明する模式図である。 第１の実施例において第１のＬＥＤＩのエピタキシャル構造の上にトンネル接合を形成することを説明する模式図である。 第１の実施例においてトンネル接合の上に第２のＬＥＤＩＩのエピタキシャル構造を形成することを説明する模式図である。 第１の実施例の製作方法において、双接合ＬＥＤのエピタキシャル構造がボンディング技術を経て導電基板に移転されて得られた構造が示される模式図である。 第１の実施例の製作方法において、成長基板が取り除かれた双接合ＬＥＤのエピタキシャル構造に、第１の電極を作成し、エッチング技術によりＡｌＧａＡｓ窓層を露出し、ＡｌＧａＡｓ窓層に表面粗化を行なうステップにより得られた構造が示される模式図である。 第１の実施例の製作方法において、導電基板の上に第２の電極を作成するステップにより得られた構造が示される模式図である。
以下は特定の具体的な実施例を通して本発明の実施方式を説明する。通常の知識を有する者は、本明細書に開示される内容により本発明の他の利点および効果を簡単に理解することができる。本発明は、他の異なる具体的な実施方式を通して実施または応用を施すことができ、本明細書における各項の細目は異なる観点および応用に基づいて、本発明の精神から外れない限り、各種の修飾または変更を実行することができる。
なお、本実施例において提供される図示は、模式の方式で基本的な考え方のみ説明する。図中では、本発明に関する部品のみ示しており、実際に実施するときの部品の数、形状、および寸方に従って描くものではない。実際に実施するときに各部品の形態、数量、および比率は、任意の変更にすることができ、且つその部品は構成形態がより複雑であり得る。
第１の実施例
図１は本発明に実施される多接合ＬＥＤ構造が示される模式図であり、その多接合ＬＥＤ構造は、第１のＬＥＤＩのエピタキシャル構造と、第２のＬＥＤＩＩのエピタキシャル構造と、を少なくとも含んでおり、且つ、トンネル接合００５を介して第１のＬＥＤＩのエピタキシャル構造及び第２のＬＥＤＩＩのエピタキシャル構造を連接している。図２はトンネル接合００５の領域を拡大する模式図を示しており、そのトンネル接合５００は、高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓ５０１と、ＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層５０２と、高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰ５０３と、ＡｌＸ３Ｇａ１－Ｘ３Ａｓの第２のグレーデッド層５０４と、を順に含んでいる。
以下、製作方法と合わせて本実施例の多接合ＬＥＤ構造について説明する。
まず、ＭＯＣＶＤのシステムにおいて、Ｎ型のドーピングの方位（１００）の結晶面のずれ角が２°にあるＧａＡｓを採用して成長基板００１とし、その厚さが約３５０μｍにあり、ドーピング濃度が１Ｅ１８ｃｍ－３～３Ｅ１８ｃｍ－３の範囲内にあり、且つこの基板の上に第１のＬＥＤＩのＮ型層００２と、活性層００３と、Ｐ型層００４と、を成長して、第１のＬＥＤＩのエピタキシャル構造とする。その中で、Ｎ型層００２は、Ｎ型のＧａＡｓオーミックコンタクト層と、Ｎ型のＡｌＧａＡｓ窓層と、Ｎ型のＡｌＧａＡｓ被覆層と、ドーピングされていないＡｌＧａＡｓ下空間隔離層と、を含むことができる。活性層００３は、７６０ｎｍ～１１００ｎｍの範囲内にある放射を提供し、且つドーピングされていない多重量子井戸構造であることができるが、それに限定されない。一実施例として、多重量子井戸層とエピタキシャル層との積み重ね構造においては、具体的に、その井戸層は、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ材料であり、厚さが３～１５ｎｍの範囲内にあり、且つ障壁層は、ＡｌＧａＡｓ、ＡｌＧａＡｓＰ、ＧａＡｓＰ材料であり、厚さが５～５０ｎｍの範囲内にあり、量子井戸の対数が１～２５対の範囲内にあるが、対数が３～１２対の範囲内にあることが好ましく、井戸層の元素含有量を調整することによって活性層の放射の波長範囲を調整することができる。Ｐ型層００４は、Ｐ型のＡｌＧａＡｓ被覆層と、ドーピングされていないＡｌＧａＡｓ上空間隔離層と、を含むことができる。
現在、従来のトンネル接合は、ＧａＡｓ、ＡｌＧａＡｓ材料から作成されたものであり、そのＧａＡｓ、ＡｌＧａＡｓ材料の自身が光吸収効果を具えているので、不可視光線において双接合ＬＥＤの特性を達成することができない。そこで、本発明は、Ｎ型のＧａＩｎＰの高バンドギャップ及び高濃度ドーピングの特性により、第１のＬＥＤＩ構造と、第２のＬＥＤＩＩ構造と、複数のＬＥＤエピタキシャル構造と、を効果的に接合することを提供して、トンネル接合の光吸収作用を低減することができる。
次に、ＬＥＤＩのＰ型層００４の上に、トンネル接合００５を形成することができる。図２に示されるように、まず、ＡｌＸ１Ｇａ１－Ｘ１Ａｓ：Ｃ又はＩｎｚＡｌＸ１Ｇａ１－Ｘ１Ａｓ：Ｃ（Ｘ１＝０～０．８、Ｚ＜０．０５）を成長して、超薄型高濃度にドーピングされたＰ型層５０１とし、その厚さが１０ｎｍ～１００ｎｍの範囲内にあり、ドーピング濃度が１Ｅ１９ｃｍ－３～２Ｅ２０ｃｍ－３の範囲内にあることができる。
高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓ層において、高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰを直接に成長するため、ＡｓとＰとを直接に切り替えることで界面の箇所に欠陥が容易に発生するので、界面の品質及び後続のエピタキシャル成長される結晶体の品質に影響を与えて、発光ダイオードの作業電圧に影響を与える。従って、本発明は、高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓと高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰとの間に、ＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層５０２を導入することによって、ＡｓとＰとの効果的な切り替えを実現し、界面の品質及び結晶体の成長品質を効果的に改善し、直列接続による電気抵抗を減らして、作業電圧を低くし、発光ダイオードの発光効率を向上させることができる。また、上記のＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層５０２におけるＡｌの相対含有量は、高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓから高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰの方へ徐々に減少する。上記のＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層におけるＡｌの相対含有量は、高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓから高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰの方へ直線的に減少することが更に好ましい。上記のＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層は、ドーピング濃度が１Ｅ１９～５Ｅ１９ｃｍ－３の範囲内にあるＣドーピングのＰ型のＡｌＸ２Ｇａ１－Ｘ２Ａｓのグレーデッド層である。上記のＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層の厚さは、１０～５０ｎｍの範囲内にある。
次に、ＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層５０２の上に、高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰ５０３を成長する。上記の高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰは、Ｙが０．４５～０，７の範囲内にあり、厚さが１０ｎｍ～１００ｎｍの範囲内にある。上記の高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰは、Ｔｅドーピング濃度が１Ｅ１９～２Ｅ２０ｃｍ－３の範囲内にあるＴｅドーピングのＮ型のＧａＹＩｎ１－ＹＰであることができる。
高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰの上にＡｌＧａＡｓ被覆層を続いて成長する必要がある。ここで、高いＡｌ成分が合成している際に、突起及び水点(Ｇａ－ｒｉｃｈ又はＡｌ－ｒｉｃｈ)がエピタキシャル層との不整合となることを防ぐために、Ａｌの成分、成長速度、温度の変化が有効に控えられるべきである。本発明は、高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰ５０３の上にＡｌＸ３Ｇａ１－Ｘ３Ａｓの第２のグレーデッド層５０４を成長することによって、Ａｌ成分の相対含有量が高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰからＡｌＧａＡｓ被覆層へ徐々に増加して、高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰとＡｌＧａＡｓ被覆層との間の界面にあるアルミニウムの相対含有量の差が比較的大きいことによる格子不整合が発生する欠陥の問題を効果的に改善して、ＡｌＧａＡｓ被覆層における結晶体の成長品質を改善して、直列接続による電気抵抗を減らして、作業電圧を低くすることができる。上記のＡｌＸ３Ｇａ１－Ｘ３Ａｓの第２のグレーデッド層におけるＡｌの相対含有量は、高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰから離れる方へ直線的に増加することが更に好ましい。上記のＡｌＸ３Ｇａ１－Ｘ３Ａｓの第２のグレーデッド層５０４は、厚さが１０～５０ｎｍの範囲内にあり、ドーピング濃度が１１Ｅ１９～５Ｅ１９ｃｍ－３の範囲内にある。
そして、トンネル接合００５の上に、ＬＥＤＩＩのＮ型層００６と活性層００７とＰ型層００８とを対称に成長して、第２のＬＥＤＩＩのエピタキシャル構造とする。その中で、Ｎ型層００６は、Ｎ型のＡｌＧａＡｓ被覆層と、ドーピングされていないＡｌＧａＡｓ下空間隔離層と、を含むことができる。活性層００７は、それぞれが量子井戸及び障壁から構成される多重量子井戸構造とするＩｎＧａＡｓ／ＡｌＧａＡｓを採用することができ、ＭＱＷ障壁層の成分を調整することによって、ピーク値の波長が７６０ｎｍ～１１００ｎｍの範囲内にある赤外線を放射することができ、活性層における障壁層の周期の数が１～２５個の範囲内にあり、活性層の総厚さが２０～５００ｎｍの範囲内にある。Ｐ型層００８は、Ｐ型のＧａＰオーミックコンタクト層と、Ｐ型のＧａＩｎＰ電流障壁層と、Ｐ型のＡｌＧａＡｓ窓層と、Ｐ型のＡｌＧａＡｓ被覆層と、ドーピングされていないＡｌＧａＡｓ上空間隔離層と、を含むことができる。
以下、８５０ｎｍの双接合ＬＥＤを例として、技術方法と合わせて双接合ＬＥＤの構造に対して具体的に説明する。
まず、ｎ型のドーピングの方位（１００）の結晶面のずれ角が２°にあるＧａＡｓを採用して成長基板００１とし、その厚さが約３５０μｍにあり、ドーピング濃度が１Ｅ１８ｃｍ－３～３Ｅ１８ｃｍ－３の範囲内にある。この基板の上に、第１のＬＥＤＩのエピタキシャル構造を成長する。図３に示されるように、該第１のＬＥＤＩのエピタキシャル構造は、以下の順に積み重なったエピタキシャル層を含んでおり、即ち、ＳｉドーピングのＧａＡｓから構成された緩和層２０１と、ＧａＩｎＰから構成された腐食防止層２０２と、ＳｉドーピングのＧａＡｓから構成されたＮ型のオーミックコンタクト層２０３と、Ｎ型のＡｌＧａＡｓ窓層２０４と、Ｎ型のＡｌＧａＡｓ被覆層２０５と、ドーピングされていないＡｌＧａＡｓ下空間隔離層２０６と、Ｉｎ０．２Ｇａ０．８Ａｓ井戸層／Ａｌ０．２Ｇａ０．８Ａｓ障壁層の対から構成される活性層００３と、ドーピングされていないＡｌＧａＡｓ上空間隔離層４０１と、ＣドーピングのＡｌＧａＡｓから構成されたＰ型のＡｌＧａＡｓ被覆層４０２と、を順に含んでいる。
本実施例では、有機金属気相成長装置（ＭＯＣＶＤ装置）を採用して、直径が１００ｍｍにあり且つ厚さが３５０μｍにあるＧａＡｓ成長基板の上に第１のＬＥＤＩのエピタキシャル構造を成長する。エピタキシャル層を成長する際に、ＩＩＩ族元素の構成原料として、トリメチルアルミニウム（（ＣＨ３）３Ａｌ）と、トリメチルガリウム（（ＣＨ３）３Ｇａ）と、トリメチルインジウム（（ＣＨ３）３Ｉｎ）と、を用いる。ドーピングについて、四臭化炭素（Ｃａｒｂｏｎ ｔｅｔｒａｂｒｏｍｉｄｅ）ＣＢｒ４と、ジエチルテルル（Ｄｉｅｔｈｖｌ ｔｅｌｌｕｒｉｕｍ）Ｔｅ（Ｃ２Ｈ５）２と、ジシラン（Ｓｉ２Ｈ６）と、ジエチル亜鉛（Ｄｉｅｔｈｙｌｚｉｎｃ）Ｚｎ（Ｃ２Ｈ５）２と、を用いてドーピングの原料とする。また、Ｖ族元素の構成原料として、ホスフィン（ＰＨ３）及びアルシン（ＡｓＨ３）を用いる。
ＧａＡｓから構成された緩和層２０１は、基板と半導体のエピタキシャル積層材料との間にある結晶格子の差によりエピタキシャル成長の質が悪くなるという問題を改善することができ、且つその厚さが約０．３μｍにある。ＧａＩｎＰから構成された腐食防止層２０２は、厚さが約１００ｎｍにあり、エッチングを止めるための界面を提供することができ、具体的に、例えば半導体のエピタキシャル積層を他の基板の上に転写する場合、ヒ化ガリウム基板を取り除く必要があるため、そのエッチングを止める層はエッチング技術において用いられる溶液がオーミックコンタクト層に対してエッチングを行なうことを防止することができる。
ＳｉドーピングのＧａＡｓから構成されたオーミックコンタクト層２０３は、比較的に高いＮ型のドーピング濃度を有し、例えば１Ｅ１８ｃｍ－３を超え、且つ２Ｅ１８ｃｍ－３を超えることが好ましい。オーミックコンタクト層２０３は、厚さが２００ｎｍ未満にあり、且つ厚さが３０～１００ｎｍの範囲内にあることが好ましい。Ｎ型のＡｌＧａＡｓ窓層２０４は、電流拡張層であり、そのドーピング濃度が１Ｅ１８ｃｍ－３にあり、厚さが約４μｍ～７μｍの範囲内に設定されている。Ｎ型のＡｌＧａＡｓ被覆層２０５は、Ｎ型のドーピング濃度が５Ｅ１７ｃｍ－３～２Ｅ１８ｃｍ－３の範囲内にあり、厚さが約０．５μｍにある。ドーピングされていないＡｌＧａＡｓ下空間隔離層２０６は、厚さが約３００ｎｍ～１μｍの範囲内にある。井戸層は、ドーピングされていない上に厚さが約５．５ｎｍにあるＩｎ０．２Ｇａ０．８Ａｓであり、障壁層は、ドーピングされていない上に厚さが約１５ｎｍにあるＡｌ０．２Ｇａ０．８Ａｓである。ＭＱＷの井戸及び障壁の対数は、１０対であることが好ましい。ドーピングされていないＡｌＧａＡｓ上空間隔離層４０１は、厚さが３００ｎｍ～１μｍの範囲内にある。ＣドーピングのＡｌＧａＡｓから構成されたＰ型のＡｌＧａＡｓ被覆層４０２は、キャリア濃度が１Ｅ１８ｃｍ－３にあり、且つ厚さが約０．３μｍ～０．８μｍの範囲内にある。
次に、第１のＬＥＤＩのエピタキシャル構造の上に、トンネル接合００５を成長し、図４に示されるように、該トンネル接合は、以下の積み重ね構造を順に含んでおり、即ち、高濃度にドーピングされたＰ型のＡｌ０．３Ｇ０．７Ａｓ５０１と、ＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層５０２と、高濃度にドーピングされたＮ型のＧａ０．６Ｉｎ０．４Ｐ５０３と、ＡｌＸ３Ｇａ１－Ｘ３Ａｓの第２のグレーデッド層５０４と、を順に含んでいる。まず、第１のＬＥＤＩのエピタキシャル構造の上に、Ａｌ０．３Ｇａ０．７Ａｓ：Ｃを成長して、超薄型高濃度にドーピングされたＰ型層５０１とし、その厚さが５０ｎｍにあり、ドーピング濃度が８Ｅ１９ｃｍ－３にあることができる。次に、高濃度にドーピングされたＰ型のＡｌ０．３Ｇ０．７Ａｓ層の上に、ＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層５０２を成長し、該ＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層の厚さは３０ｎｍにあり、上記のＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層におけるＡｌの相対含有量は、高濃度にドーピングされたＰ型のＡｌ０．３Ｇａ０．７Ａｓから高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰの方へ直線的に減少する。上記のＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層５０１は、ドーピング濃度が３Ｅ１９ｃｍ－３にあるＣドーピングのＰ型のＡｌＸ２Ｇａ１－Ｘ２Ａｓのグレーデッド層である。そして、ＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層の上に、高濃度にドーピングされたＮ型のＧａ０．６Ｉｎ０．４Ｐ５０３を成長し、上記の高濃度にドーピングされたＮ型のＧａ０．６Ｉｎ０．４Ｐ５０３の厚さが５０ｎｍにある。上記の高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰは、Ｔｅドーピング濃度が８Ｅ１９ｃｍ－３にあるＴｅドーピングのＮ型のＧａＹＩｎ１－ＹＰであることができる。最後に、高濃度にドーピングされたＮ型のＧａ０．６Ｉｎ０．４Ｐの上に、ＡｌＸ３Ｇａ１－Ｘ３Ａｓの第２のグレーデッド層５０４を成長する。上記のＡｌＸ３Ｇａ１－Ｘ３Ａｓの第２のグレーデッド層５０４におけるＡｌの相対含有量は、高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰから離れる方へ直線的に増加する。ＡｌＸ３Ｇａ１－Ｘ３Ａｓの第２のグレーデッド層５０４は、厚さが３０ｎｍにあり、且つドーピング濃度が３Ｅ１９ｃｍ－３にあることができる。
そして、トンネル接合００５の上に、第２のＬＥＤＩＩのエピタキシャル構造を対称に成長する。図５に示されるように、第２のＬＥＤＩＩのエピタキシャル構造は、以下の積み重ねたエピタキシャル層を順に含んでおり、即ち、Ｎ型の被覆層６０１と、ドーピングされていないＡｌＧａＡｓ下空間隔離層６０２と、Ｉｎ０．２Ｇａ０．８Ａｓ井戸層／Ａｌ０．２Ｇａ０．８Ａｓ障壁層の対から構成された活性層００７と、ドーピングされていないＡｌＧａＡｓ上空間隔離層８０１と、ＣドーピングのＡｌＧａＡｓから構成されたＰ型のＡｌＧａＡｓ被覆層８０２と、Ｐ型のＡｌＧａＡｓ窓層８０３と、Ｐ型のＧａＩｎＰ電流障壁層８０４と、Ｐ型のＧａＰオーミックコンタクト層８０５と、を順に含んでいる。
Ｎ型のＡｌＧａＡｓ被覆層６０１は、Ｎ型のドーピング濃度が５Ｅ１７～２Ｅ１８ｃｍ－３の範囲内にあり、ドーピング濃度が１Ｅ１８ｃｍ－３にあることが好ましく、且つ厚さが約０．５μｍにある。ドーピングされていないＡｌＧａＡｓ下空間隔離層６０２は、厚さが約８０ｎｍにある。井戸層は、ドーピングされていなく、且つ厚さが約５．５ｎｍにあるＩｎ０．２Ｇａ０．８Ａｓである。障壁層は、ドーピングされていなく、且つ厚さが約１５ｎｍにあるＡｌ０．２Ｇａ０．８Ａｓである。ＭＱＷの井戸層及び障壁層の対数は１０対であることが好ましい。ドーピングされていないＡｌＧａＡｓ上空間隔離層８０１は、厚さが約０．２μｍにある。ＣドーピングのＡｌＧａＡｓから構成されたＰ型のＡｌＧａＡｓ被覆層８０２は、キャリア濃度が１．５Ｅ１８ｃｍ－３にあり、且つ厚さが約０．４μｍにある。Ｐ型のＡｌＧａＡｓ窓層８０３は、厚さが１μｍにあり、且つドーピング濃度が５Ｅ１７～１Ｅ１８ｃｍ－３の範囲内にある。Ｐ型のＧａＩｎＰ電流障壁層８０４は、厚さが約１０ｎｍ～３０ｎｍの範囲内にあり、且つキャリア濃度が１Ｅ１８～３Ｅ１８ｃｍ－３の範囲内にある。Ｐ型のＧａＰオーミックコンタクト層８０５は、厚さが約３０～６０ｎｍの範囲内にあり、且つキャリア濃度が６Ｅ１９ｃｍ－３にある。
そして、チップ技術のプロセスを実行する。まず、図６に示されるように、Ｐ型のＧａＰオーミックコンタクト層８０５の一側に反射層００９を作成する。反射層の一側にボンディング層（図示せず）を設置し、ボンディング技術を通して双接合ＬＥＤのエピタキシャル構造を導電基板０１０となるようにボンディングを行う。次に、図７に示されるように、エッチング技術を通して成長基板００１をＮ型のオーミックコンタクト層２０３が露出するまで取り除く。Ｎ型のオーミックコンタクト層の上に第１の電極０１１を形成して、第１の電極０１１及びＮ型のオーミックコンタクト層２０３の間に良好なオーミックコンタクトを形成する。そして、第１の電極０１１を覆うマスクフィルムを形成する。第１の電極の周囲にあるオーミックコンタクト層２０３に対してＡｌＧａＡｓ窓層２０４が露出するようにエッチングを行ない、そしてＡｌＧａＡｓ窓層２０４に対してエッチングを行なうことによってパターン化又は粗面化をして、光の抽出効率を高める。最後に、図８に示されるように、導電基板０１０の裏面側に第２の電極０１２を形成し、これによって第１の電極０１１と第２の電極０１２との間、及び半導体のエピタキシャル積層同士の間に電流が流れることができる。
最後に、顧客のサイズに対するニーズに応じて、エッチングや分割などの技術を通して、ユニット化の双接合ＬＥＤの発光ダイオードを取得することができる。
第２の実施例
第１の実施例と異なっているのは、本実施例における高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰが、Ｔｅドーピング濃度が１Ｅ１９～２Ｅ２０ｃｍ－３の範囲内にあり且つＳｉドーピング濃度が５Ｅ１８～２Ｅ１９ｃｍ－３の範囲内にあるＴｅとＳｉの混合ドーピングのＮ型のＧａＹＩｎ１－ＹＰであることである。上記のＴｅとＳｉとのドーピング濃度の割合が５：３～２：１にあることが更に好ましい。それ以外に、第１の実施例と同様な条件で多接合ＬＥＤに対してトンネル接合の作成を行なう。
本実施例では、高い割合のＴｅと低い割合のＳｉとの混合ドーピングの方式によって、Ｎ型のＧａＹＩｎ１－ＹＰの高濃度のドーピングを実現し、研究の結果高い割合のＴｅと低い割合のＳｉとの混合ドーピングがエピタキシャル層の表面の品質を改善することができることがわかっている。
４２ｍｉｌチップを例とすると、他の構造及び条件が同じである場合、トンネル接合として高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰを採用した場合、トンネル接合として高濃度にドーピングされたＮ型のＡｌＧａＡｓを採用した場合と比較すると、３５０ｍＡのテスト電流においてＶｆ値が０．４３Ｖ低下し、輝度が７．５％増大することができる。これは、高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰを採用するからこそ得られたことであり、不可視光線に対する光吸収効果を効果的に減少して、素子の輝度を向上させることができ、且つ直列接続による電気抵抗を効果的に減らして電圧を減らすことができる。同時に、ＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層及びＡｌＸ３Ｇａ１－Ｘ３Ａｓの第２のグレーデッド層を加えることにより、界面の品質と結晶体の成長品質とを効果的に向上させることができると共に、ＡｓとＰとの切り替えを効果的に実現し、直列接続による電気抵抗を減らして作業電圧を低くし、ひいては光電変換効率を向上させることができる。
上記した実施例は、本発明の原理およびその効果を例示的に説明するのみであり、本発明を限定するものではない。通常の知識を有する者であれば、本発明の精神および範疇に違反しない限り、上記した実施例に対して修飾または変更を実行することができる。従って、技術分野に属する通常の知識を有する者により、本発明が開示した精神および技術的思想から逸脱しない限りでなされた一切の同等な修飾または変更も、本発明の特許請求の範囲に包含されるべきである。
００１ 成長基板
００２ ＬＥＤＩのＮ型層
００３ ＬＥＤＩの活性層
００４ ＬＥＤＩのＰ型層
００５ トンネル接合
００６ ＬＥＤＩＩのＮ型層
００７ ＬＥＤＩＩの活性層
００８ ＬＥＤＩＩのＰ型層
２０１ 緩和層
２０２ 腐食防止層
２０３ Ｎ型のオーミックコンタクト層
２０４ Ｎ型のＡｌＧａＡｓ窓層
２０５、６０１ Ｎ型のＡｌＧａＡｓ被覆層
２０６、６０２ ドーピングされていないＡｌＧａＡｓ下空間隔離層
４０１、８０１ ドーピングされていないＡｌＧａＡｓ上空間隔離層
４０２、８０２ Ｐ型のＡｌＧａＡｓ被覆層
８０３ Ｐ型のＡｌＧａＡｓ窓層
８０４ Ｐ型のＧａＩｎＰ電流障壁層
８０５ Ｐ型のＧａＰオーミックコンタクト層
５０１ 高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓ
５０２ ＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層
５０３ 高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰ
５０４ ＡｌＸ３Ｇａ１－Ｘ３Ａｓの第２のグレーデッド層
００９ 反射層
０１０ 導電基板
０１１ 第１の電極
０１２ 第２の電極

以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
高濃度にドーピングされたＰ型のＡｌ Ｘ１ Ｇａ １－Ｘ１ Ａｓと、
Ａｌ Ｘ２ Ｇａ １－Ｘ２ Ａｓの第１のグレーデッド層と、
高濃度にドーピングされたＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐと、
Ａｌ Ｘ３ Ｇａ １－Ｘ３ Ａｓの第２のグレーデッド層と、を含んでいる、ことを特徴とする多接合ＬＥＤのトンネル接合。
［Ｃ２］
前記高濃度にドーピングされたＰ型のＡｌ Ｘ１ Ｇａ １－Ｘ１ ＡｓのＸ１は、０～０．８の範囲内にある、ことを特徴とするＣ１に記載の多接合ＬＥＤのトンネル接合。
［Ｃ３］
前記高濃度にドーピングされたＰ型のＡｌ Ｘ１ Ｇａ １－Ｘ１ Ａｓのドーピング濃度は、１Ｅ１９ｃｍ －３ 以上である、ことを特徴とするＣ１に記載の多接合ＬＥＤのトンネル接合。
［Ｃ４］
前記高濃度にドーピングされたＰ型のＡｌ Ｘ１ Ｇａ １－Ｘ１ Ａｓは、ドーピング濃度が１Ｅ１９～２Ｅ２０ｃｍ －３ の範囲内にあるＣドーピングのＰ型のＡｌ Ｘ１ Ｇａ １－Ｘ１ Ａｓである、ことを特徴とするＣ１に記載の多接合ＬＥＤのトンネル接合。
［Ｃ５］
前記高濃度にドーピングされたＰ型のＡｌ Ｘ１ Ｇａ １－Ｘ１ Ａｓの厚さは、１０～１００ｎｍの範囲内にある、ことを特徴とするＣ１に記載の多接合ＬＥＤのトンネル接合。
［Ｃ６］
前記高濃度にドーピングされたＮ型のＧａ Ｙ Ｉｎ １－Ｙ ＰのＹは、０．４５～０．７の範囲内にある、ことを特徴とするＣ１に記載の多接合ＬＥＤのトンネル接合。
［Ｃ７］
前記高濃度にドーピングされたＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐのドーピング濃度は、１Ｅ１９ｃｍ －３ 以上である、ことを特徴とするＣ１に記載の多接合ＬＥＤのトンネル接合。
［Ｃ８］
前記高濃度にドーピングされたＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐは、Ｔｅドーピング濃度が１Ｅ１９～２Ｅ２０ｃｍ －３ の範囲内にあるＴｅドーピングのＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐである、ことを特徴とするＣ１に記載の多接合ＬＥＤのトンネル接合。
［Ｃ９］
前記高濃度にドーピングされたＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐは、Ｔｅドーピング濃度が１Ｅ１９～２Ｅ２０ｃｍ －３ の範囲内にあり且つＳｉドーピング濃度が５Ｅ１８～２Ｅ１９ｃｍ －３ の範囲内にあるＴｅとＳｉとの混合ドーピングのＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐである、ことを特徴とするＣ１に記載の多接合ＬＥＤのトンネル接合。
［Ｃ１０］
前記高濃度にドーピングされたＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐは、ＴｅとＳｉとのドーピング濃度の割合が５：３～２：１にあるＴｅとＳｉとの混合ドーピングのＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐである、ことを特徴とするＣ９に記載の多接合ＬＥＤのトンネル接合。
［Ｃ１１］
前記高濃度にドーピングされたＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐの厚さは、１０～１００ｎｍの範囲内にある、ことを特徴とするＣ１に記載の多接合ＬＥＤのトンネル接合。
［Ｃ１２］
前記Ａｌ Ｘ２ Ｇａ １－Ｘ２ Ａｓの第１のグレーデッド層は、高濃度にドーピングされたＰ型のＡｌ Ｘ１ Ｇａ １－Ｘ１ Ａｓと高濃度にドーピングされたＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐとの間に介在され、且つ前記Ａｌ Ｘ２ Ｇａ １－Ｘ２ Ａｓの第１のグレーデッド層におけるＡｌの相対含有量は、高濃度にドーピングされたＰ型のＡｌ Ｘ１ Ｇａ １－Ｘ１ Ａｓから高濃度にドーピングされたＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐの方へ徐々に減少する、ことを特徴とするＣ１に記載の多接合ＬＥＤのトンネル接合。
［Ｃ１３］
前記Ａｌ Ｘ２ Ｇａ １－Ｘ２ Ａｓの第１のグレーデッド層におけるＡｌの相対含有量は、高濃度にドーピングされたＰ型のＡｌ Ｘ１ Ｇａ １－Ｘ１ Ａｓから高濃度にドーピングされたＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐの方へ直線的に減少する、ことを特徴とするＣ１２に記載の多接合ＬＥＤのトンネル接合。
［Ｃ１４］
前記Ａｌ Ｘ２ Ｇａ １－Ｘ２ Ａｓの第１のグレーデッド層は、ドーピング濃度が１Ｅ１９～５Ｅ１９ｃｍ －３ の範囲内にあるＣドーピングのＰ型のＡｌ Ｘ２ Ｇａ １－Ｘ２ Ａｓのグレーデッド層である、ことを特徴とするＣ１に記載の多接合ＬＥＤのトンネル接合。
［Ｃ１５］
前記Ａｌ Ｘ２ Ｇａ １－Ｘ２ Ａｓの第１のグレーデッド層の厚さは、１０～５０ｎｍの範囲内にある、ことを特徴とするＣ１に記載の多接合ＬＥＤのトンネル接合。
［Ｃ１６］
前記Ａｌ Ｘ３ Ｇａ １－Ｘ３ Ａｓの第２のグレーデッド層は、高濃度にドーピングされたＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐの上にあり、且つ前記Ａｌ Ｘ３ Ｇａ １－Ｘ３ Ａｓの第２のグレーデッド層におけるＡｌの相対含有量は、高濃度にドーピングされたＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐから離れる方へ徐々に増加する、ことを特徴とするＣ１に記載の多接合ＬＥＤのトンネル接合。
［Ｃ１７］
前記Ａｌ Ｘ３ Ｇａ １－Ｘ３ Ａｓの第２のグレーデッド層におけるＡｌの相対含有量は、高濃度にドーピングされたＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐから離れる方へ直線的に増加する、ことを特徴とするＣ１６に記載の多接合ＬＥＤのトンネル接合。
［Ｃ１８］
前記Ａｌ Ｘ３ Ｇａ １－Ｘ３ Ａｓの第２のグレーデッド層は、ドーピング濃度が１Ｅ１９～５Ｅ１９ｃｍ －３ の範囲内にあるＴｅドーピングのＮ型のＡｌ Ｘ３ Ｇａ １－Ｘ３ Ａｓのグレーデッド層である、ことを特徴とするＣ１に記載の多接合ＬＥＤのトンネル接合。
［Ｃ１９］
前記Ａｌ Ｘ３ Ｇａ １－Ｘ３ Ａｓの第２のグレーデッド層の厚さは、１０～５０ｎｍの範囲内にある、ことを特徴とするＣ１に記載の多接合ＬＥＤのトンネル接合。
［Ｃ２０］
第１のＬＥＤＩのエピタキシャル構造と、第２のＬＥＤＩＩのエピタキシャル構造と、を少なくとも含んでいる多接合ＬＥＤ構造であって、
前記第１のＬＥＤＩのエピタキシャル構造と前記第２のＬＥＤＩＩのエピタキシャル構造との間に、Ｃ１～１９のいずれか一項に記載のトンネル接合を具えている、ことを特徴とする多接合ＬＥＤ構造。
［Ｃ２１］
前記第１のＬＥＤＩのエピタキシャル構造と前記第２のＬＥＤＩＩのエピタキシャル構造の放射波長は、７６０ｎｍ～１１００ｎｍの範囲内にある赤外線である、ことを特徴とするＣ２０に記載の多接合ＬＥＤ構造。
［Ｃ２２］
第１のＬＥＤＩのエピタキシャル構造を形成するステップと、
前記第１のＬＥＤＩのエピタキシャル構造の上に、高濃度にドーピングされたＰ型のＡｌ Ｘ１ Ｇａ １－Ｘ１ Ａｓと、Ａｌ Ｘ２ Ｇａ １－Ｘ２ Ａｓの第１のグレーデッド層と、高濃度にドーピングされたＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐと、Ａｌ Ｘ３ Ｇａ １－Ｘ３ Ａｓの第２のグレーデッド層と、を含むトンネル接合構造を形成するステップと、
前記トンネル接合構造の上に第２のＬＥＤＩＩのエピタキシャル構造を形成するステップと、を含む、ことを特徴とする多接合ＬＥＤ構造の製作方法。
［Ｃ２３］
前記高濃度にドーピングされたＰ型のＡｌ Ｘ１ Ｇａ １－Ｘ１ ＡｓのＸ１は、０～０．８の範囲内にある、ことを特徴とするＣ２２に記載の多接合ＬＥＤ構造の製作方法。
［Ｃ２４］
前記高濃度にドーピングされたＰ型のＡｌ Ｘ１ Ｇａ １－Ｘ１ Ａｓは、ドーピング濃度が１Ｅ１９～２Ｅ２０ｃｍ －３ の範囲内にあるＣドーピングのＰ型のＡｌ Ｘ１ Ｇａ １－Ｘ１ Ａｓである、ことを特徴とするＣ２２に記載の多接合ＬＥＤ構造の製作方法。
［Ｃ２５］
前記高濃度にドーピングされたＰ型のＡｌ Ｘ１ Ｇａ １－Ｘ１ Ａｓの厚さは、１０～１００ｎｍの範囲内にある、ことを特徴とするＣ２２に記載の多接合ＬＥＤ構造の製作方法。
［Ｃ２６］
前記高濃度にドーピングされたＮ型のＧａ Ｙ Ｉｎ １－Ｙ ＰのＹは、０．４５～０．７の範囲内にある、ことを特徴とするＣ２２に記載の多接合ＬＥＤ構造の製作方法。
［Ｃ２７］
前記高濃度にドーピングされたＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐは、Ｔｅドーピング濃度が１Ｅ１９～２Ｅ２０ｃｍ －３ の範囲内にあるＴｅドーピングのＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐである、ことを特徴とするＣ２２に記載の多接合ＬＥＤ構造の製作方法。
［Ｃ２８］
前記高濃度にドーピングされたＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐは、Ｔｅドーピング濃度が１Ｅ１９～２Ｅ２０ｃｍ －３ の範囲内にあり且つＳｉドーピング濃度が５Ｅ１８～２Ｅ１９ｃｍ －３ の範囲内にあるＴｅとＳｉとの混合ドーピングのＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐである、ことを特徴とするＣ２２に記載の多接合ＬＥＤ構造の製作方法。
［Ｃ２９］
前記高濃度にドーピングされたＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐは、ＴｅとＳｉとのドーピング濃度の割合が５：３～２：１にあるＴｅとＳｉとの混合ドーピングのＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐである、ことを特徴とするＣ２８に記載の多接合ＬＥＤ構造の製作方法。
［Ｃ３０］
前記高濃度にドーピングされたＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐの厚さは、１０～１００ｎｍの範囲内にある、ことを特徴とするＣ２２に記載の多接合ＬＥＤ構造の製作方法。
［Ｃ３１］
前記Ａｌ Ｘ２ Ｇａ １－Ｘ２ Ａｓの第１のグレーデッド層は、高濃度にドーピングされたＰ型のＡｌ Ｘ１ Ｇａ １－Ｘ１ Ａｓと高濃度にドーピングされたＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐとの間に介在され、且つ前記Ａｌ Ｘ２ Ｇａ １－Ｘ２ Ａｓの第１のグレーデッド層におけるＡｌの相対含有量は、高濃度にドーピングされたＰ型のＡｌ Ｘ１ Ｇａ １－Ｘ１ Ａｓから高濃度にドーピングされたＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐの方へ徐々に減少する、ことを特徴とするＣ２２に記載の多接合ＬＥＤ構造の製作方法。
［Ｃ３２］
前記Ａｌ Ｘ２ Ｇａ １－Ｘ２ Ａｓの第１のグレーデッド層におけるＡｌの相対含有量は、高濃度にドーピングされたＰ型のＡｌ Ｘ１ Ｇａ １－Ｘ１ Ａｓから高濃度にドーピングされたＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐの方へ直線的に減少する、ことを特徴とするＣ３１に記載の多接合ＬＥＤ構造の製作方法。
［Ｃ３３］
前記Ａｌ Ｘ２ Ｇａ １－Ｘ２ Ａｓの第１のグレーデッド層は、ドーピング濃度が１Ｅ１９～５Ｅ１９ｃｍ －３ の範囲内にあるＣドーピングのＰ型のＡｌ Ｘ２ Ｇａ １－Ｘ２ Ａｓのグレーデッド層である、ことを特徴とするＣ２２に記載の多接合ＬＥＤ構造の製作方法。
［Ｃ３４］
前記Ａｌ Ｘ２ Ｇａ １－Ｘ２ Ａｓの第１のグレーデッド層の厚さは、１０～５０ｎｍの範囲内にある、ことを特徴とするＣ２２に記載の多接合ＬＥＤ構造の製作方法。
［Ｃ３５］
前記Ａｌ Ｘ３ Ｇａ １－Ｘ３ Ａｓの第２のグレーデッド層は、高濃度にドーピングされたＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐの上にあり、且つ前記Ａｌ Ｘ３ Ｇａ １－Ｘ３ Ａｓの第２のグレーデッド層におけるＡｌの相対含有量は、高濃度にドーピングされたＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐから離れる方へ徐々に増加する、ことを特徴とするＣ２２に記載の多接合ＬＥＤ構造の製作方法。
［Ｃ３６］
前記Ａｌ Ｘ３ Ｇａ １－Ｘ３ Ａｓの第２のグレーデッド層におけるＡｌの相対含有量は、高濃度にドーピングされたＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐから離れる方へ直線的に増加する、ことを特徴とするＣ３５に記載の多接合ＬＥＤ構造の製作方法。
［Ｃ３７］
前記Ａｌ Ｘ３ Ｇａ １－Ｘ３ Ａｓの第２のグレーデッド層は、ドーピング濃度が１Ｅ１９～５Ｅ１９ｃｍ －３ の範囲内にあるＴｅドーピングのＮ型のＡｌ Ｘ３ Ｇａ １－Ｘ３ Ａｓのグレーデッド層である、ことを特徴とするＣ２２に記載の多接合ＬＥＤ構造の製作方法。
［Ｃ３８］
前記Ａｌ Ｘ３ Ｇａ １－Ｘ３ Ａｓの第２のグレーデッド層の厚さは、１０～５０ｎｍの範囲内にある、ことを特徴とするＣ２２に記載の多接合ＬＥＤ構造の製作方法。
［Ｃ３９］
前記第１のＬＥＤＩのエピタキシャル構造と前記第２のＬＥＤＩＩのエピタキシャル構造の放射波長は、７６０ｎｍ～１１００ｎｍの範囲内にある赤外線である、ことを特徴とするＣ２２に記載の多接合ＬＥＤ構造の製作方法。

Claims (35)

  1. 高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓと、
    ＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層と、
    高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰと、
    ＡｌＸ３Ｇａ１－Ｘ３Ａｓの第２のグレーデッド層と、を含み、前記高濃度にドーピングされたＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐは、
    高い割合のＴｅと低い割合のＳｉとの混合ドーピングのＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐであり、Ｔｅドーピング濃度が１Ｅ１９～２Ｅ２０ｃｍ －３ の範囲内にあり且つＳｉドーピング濃度が５Ｅ１８～２Ｅ１９ｃｍ －３ の範囲内にあるＴｅとＳｉとの混合ドーピングのＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐである、ことを特徴とする多接合ＬＥＤのトンネル接合。
  2. 前記高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１ＡｓのＸ１は、０～０．８の範囲内にある、ことを特徴とする請求項１に記載の多接合ＬＥＤのトンネル接合。
  3. 前記高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓのドーピング濃度は、１Ｅ１９ｃｍ－３以上である、ことを特徴とする請求項１に記載の多接合ＬＥＤのトンネル接合。
  4. 前記高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓは、ドーピング濃度が１Ｅ１９～２Ｅ２０ｃｍ－３の範囲内にあるＣドーピングのＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓである、ことを特徴とする請求項１に記載の多接合ＬＥＤのトンネル接合。
  5. 前記高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓの厚さは、１０～１００ｎｍの範囲内にある、ことを特徴とする請求項１に記載の多接合ＬＥＤのトンネル接合。
  6. 前記高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰのＹは、０．４５～０．７の範囲内にある、ことを特徴とする請求項１に記載の多接合ＬＥＤのトンネル接合。
  7. 前記高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰのドーピング濃度は、１Ｅ１９ｃｍ－３以上である、ことを特徴とする請求項１に記載の多接合ＬＥＤのトンネル接合。
  8. 前記高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰにおけるＴｅとＳｉとのドーピング濃度の割合が５：３～２：１にあることを特徴とする請求項１に記載の多接合ＬＥＤのトンネル接合。
  9. 前記高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰの厚さは、１０～１００ｎｍの範囲内にある、ことを特徴とする請求項１に記載の多接合ＬＥＤのトンネル接合。
  10. 前記ＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層は、高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓと高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰとの間に介在され、且つ前記ＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層におけるＡｌの相対含有量は、高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓから高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰの方へ徐々に減少する、ことを特徴とする請求項１に記載の多接合ＬＥＤのトンネル接合。
  11. 前記ＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層におけるＡｌの相対含有量は、高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓから高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰの方へ直線的に減少する、ことを特徴とする請求項１０に記載の多接合ＬＥＤのトンネル接合。
  12. 前記ＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層は、ドーピング濃度が１Ｅ１９～５Ｅ１９ｃｍ－３の範囲内にあるＣドーピングのＰ型のＡｌＸ２Ｇａ１－Ｘ２Ａｓのグレーデッド層である、ことを特徴とする請求項１に記載の多接合ＬＥＤのトンネル接合。
  13. 前記ＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層の厚さは、１０～５０ｎｍの範囲内にある、ことを特徴とする請求項１に記載の多接合ＬＥＤのトンネル接合。
  14. 前記ＡｌＸ３Ｇａ１－Ｘ３Ａｓの第２のグレーデッド層は、高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰの上にあり、且つ前記ＡｌＸ３Ｇａ１－Ｘ３Ａｓの第２のグレーデッド層におけるＡｌの相対含有量は、高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰから離れる方へ徐々に増加する、ことを特徴とする請求項１に記載の多接合ＬＥＤのトンネル接合。
  15. 前記ＡｌＸ３Ｇａ１－Ｘ３Ａｓの第２のグレーデッド層におけるＡｌの相対含有量は、高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰから離れる方へ直線的に増加する、ことを特徴とする請求項１４に記載の多接合ＬＥＤのトンネル接合。
  16. 前記ＡｌＸ３Ｇａ１－Ｘ３Ａｓの第２のグレーデッド層は、ドーピング濃度が１Ｅ１９～５Ｅ１９ｃｍ－３の範囲内にあるＴｅドーピングのＮ型のＡｌＸ３Ｇａ１－Ｘ３Ａｓのグレーデッド層である、ことを特徴とする請求項１に記載の多接合ＬＥＤのトンネル接合。
  17. 前記ＡｌＸ３Ｇａ１－Ｘ３Ａｓの第２のグレーデッド層の厚さは、１０～５０ｎｍの範囲内にある、ことを特徴とする請求項１に記載の多接合ＬＥＤのトンネル接合。
  18. 第１のＬＥＤＩのエピタキシャル構造と、第２のＬＥＤＩＩのエピタキシャル構造と、を少なくとも含んでいる多接合ＬＥＤ構造であって、
    前記第１のＬＥＤＩのエピタキシャル構造と前記第２のＬＥＤＩＩのエピタキシャル構造との間に、請求項１～１７のいずれか一項に記載のトンネル接合を具えている、ことを特徴とする多接合ＬＥＤ構造。
  19. 前記第１のＬＥＤＩのエピタキシャル構造と前記第２のＬＥＤＩＩのエピタキシャル構造の放射波長は、７６０ｎｍ～１１００ｎｍの範囲内にある赤外線である、ことを特徴とする請求項１８に記載の多接合ＬＥＤ構造。
  20. 第１のＬＥＤＩのエピタキシャル構造を形成するステップと、
    前記第１のＬＥＤＩのエピタキシャル構造の上に、高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓと、ＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層と、高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰと、ＡｌＸ３Ｇａ１－Ｘ３Ａｓの第２のグレーデッド層と、を含むトンネル接合構造を形成するステップと、
    前記トンネル接合構造の上に第２のＬＥＤＩＩのエピタキシャル構造を形成するステップと、を含み、前記高濃度にドーピングされたＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐは、高い割合のＴｅと低い割合のＳｉとの混合ドーピングのＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐであり、Ｔｅドーピング濃度が１Ｅ１９～２Ｅ２０ｃｍ －３ の範囲内にあり且つＳｉドーピング濃度が５Ｅ１８～２Ｅ１９ｃｍ －３ の範囲内にあるＴｅとＳｉとの混合ドーピングのＮ型のＧａ Ｙ Ｉｎ １－Ｙ Ｐである、ことを特徴とする多接合ＬＥＤ構造の製作方法。
  21. 前記高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１ＡｓのＸ１は、０～０．８の範囲内にある、ことを特徴とする請求項２０に記載の多接合ＬＥＤ構造の製作方法。
  22. 前記高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓは、ドーピング濃度が１Ｅ１９～２Ｅ２０ｃｍ－３の範囲内にあるＣドーピングのＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓである、ことを特徴とする請求項２０に記載の多接合ＬＥＤ構造の製作方法。
  23. 前記高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓの厚さは、１０～１００ｎｍの範囲内にある、ことを特徴とする請求項２０に記載の多接合ＬＥＤ構造の製作方法。
  24. 前記高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰのＹは、０．４５～０．７の範囲内にある、ことを特徴とする請求項２０に記載の多接合ＬＥＤ構造の製作方法。
  25. 前記高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰにおけるＴｅとＳｉとのドーピング濃度の割合が５：３～２：１にあることを特徴とする請求項２０に記載の多接合ＬＥＤ構造の製作方法。
  26. 前記高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰの厚さは、１０～１００ｎｍの範囲内にある、ことを特徴とする請求項２０に記載の多接合ＬＥＤ構造の製作方法。
  27. 前記ＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層は、高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓと高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰとの間に介在され、且つ前記ＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層におけるＡｌの相対含有量は、高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓから高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰの方へ徐々に減少する、ことを特徴とする請求項２０に記載の多接合ＬＥＤ構造の製作方法。
  28. 前記ＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層におけるＡｌの相対含有量は、高濃度にドーピングされたＰ型のＡｌＸ１Ｇａ１－Ｘ１Ａｓから高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰの方へ直線的に減少する、ことを特徴とする請求項２７に記載の多接合ＬＥＤ構造の製作方法。
  29. 前記ＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層は、ドーピング濃度が１Ｅ１９～５Ｅ１９ｃｍ－３の範囲内にあるＣドーピングのＰ型のＡｌＸ２Ｇａ１－Ｘ２Ａｓのグレーデッド層である、ことを特徴とする請求項２０に記載の多接合ＬＥＤ構造の製作方法。
  30. 前記ＡｌＸ２Ｇａ１－Ｘ２Ａｓの第１のグレーデッド層の厚さは、１０～５０ｎｍの範囲内にある、ことを特徴とする請求項２０に記載の多接合ＬＥＤ構造の製作方法。
  31. 前記ＡｌＸ３Ｇａ１－Ｘ３Ａｓの第２のグレーデッド層は、高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰの上にあり、且つ前記ＡｌＸ３Ｇａ１－Ｘ３Ａｓの第２のグレーデッド層におけるＡｌの相対含有量は、高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰから離れる方へ徐々に増加する、ことを特徴とする請求項２０に記載の多接合ＬＥＤ構造の製作方法。
  32. 前記ＡｌＸ３Ｇａ１－Ｘ３Ａｓの第２のグレーデッド層におけるＡｌの相対含有量は、高濃度にドーピングされたＮ型のＧａＹＩｎ１－ＹＰから離れる方へ直線的に増加する、ことを特徴とする請求項３１に記載の多接合ＬＥＤ構造の製作方法。
  33. 前記ＡｌＸ３Ｇａ１－Ｘ３Ａｓの第２のグレーデッド層は、ドーピング濃度が１Ｅ１９～５Ｅ１９ｃｍ－３の範囲内にあるＴｅドーピングのＮ型のＡｌＸ３Ｇａ１－Ｘ３Ａｓのグレーデッド層である、ことを特徴とする請求項２０に記載の多接合ＬＥＤ構造の製作方法。
  34. 前記ＡｌＸ３Ｇａ１－Ｘ３Ａｓの第２のグレーデッド層の厚さは、１０～５０ｎｍの範囲内にある、ことを特徴とする請求項２０に記載の多接合ＬＥＤ構造の製作方法。
  35. 前記第１のＬＥＤＩのエピタキシャル構造と前記第２のＬＥＤＩＩのエピタキシャル構造の放射波長は、７６０ｎｍ～１１００ｎｍの範囲内にある赤外線である、ことを特徴とする請求項２０に記載の多接合ＬＥＤ構造の製作方法。
JP2021568384A 2020-02-19 2020-02-19 多接合ｌｅｄのトンネル接合、多接合ｌｅｄ、及びその製作方法 Active JP7309920B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/075867 WO2021163924A1 (zh) 2020-02-19 2020-02-19 一种用于多结led的隧穿结、多结led及其制备方法

Publications (2)

Publication Number Publication Date
JP2022539292A JP2022539292A (ja) 2022-09-08
JP7309920B2 true JP7309920B2 (ja) 2023-07-18

Family

ID=74068014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021568384A Active JP7309920B2 (ja) 2020-02-19 2020-02-19 多接合ｌｅｄのトンネル接合、多接合ｌｅｄ、及びその製作方法

Country Status (4)

Country Link
US (1) US20220209049A1 (ja)
JP (1) JP7309920B2 (ja)
CN (1) CN112219286B (ja)
WO (1) WO2021163924A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114824021B (zh) * 2021-01-19 2023-07-11 东莞市中麒光电技术有限公司 一种微型led显示模块及其制作方法
CN114335215B (zh) * 2022-03-15 2022-06-14 南昌凯迅光电股份有限公司 一种带有渐变隧穿结的砷化镓太阳电池及其制作方法
CN117638644A (zh) * 2023-12-12 2024-03-01 天津赛米卡尔科技有限公司 具有非均匀折射率分布的多结fp激光器及制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050790A (ja) 2000-08-04 2002-02-15 Hitachi Cable Ltd 化合物半導体発光ダイオードアレイ
JP2010080757A (ja) 2008-09-26 2010-04-08 Rohm Co Ltd 半導体発光素子
JP2010232638A (ja) 2009-03-03 2010-10-14 Hitachi Cable Ltd 発光素子用エピタキシャルウェハおよび発光素子
JP2011192913A (ja) 2010-03-16 2011-09-29 Denso Corp 半導体レーザ構造
US20130049034A1 (en) 2011-08-31 2013-02-28 Yi Chieh Lin Light-emitting device
CN103367480A (zh) 2013-07-19 2013-10-23 中国科学院苏州纳米技术与纳米仿生研究所 GaAs隧道结及其制备方法
US20140332754A1 (en) 2013-05-09 2014-11-13 Qingdao Jason Electric Co., Ltd. Semiconductor light-emitting device
JP2017157667A (ja) 2016-03-01 2017-09-07 学校法人 名城大学 窒化物半導体発光素子
US20180076354A1 (en) 2015-03-27 2018-03-15 Ohio State Innovation Foundation Ultraviolet light emitting diodes with tunnel junction
JP2018201009A (ja) 2017-05-25 2018-12-20 昭和電工株式会社 発光ダイオードおよびトンネル接合層の製造方法
CN109786531A (zh) 2019-01-30 2019-05-21 吉林大学 一种基于极化诱导原理的AlGaN基隧穿结结构及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970011140B1 (ko) * 1993-12-08 1997-07-07 한국전자통신연구원 공명 투과광전 소자의 구조
US6765238B2 (en) * 2002-09-12 2004-07-20 Agilent Technologies, Inc. Material systems for semiconductor tunnel-junction structures
CN1275337C (zh) * 2003-09-17 2006-09-13 北京工大智源科技发展有限公司 高效高亮度多有源区隧道再生白光发光二极管
JP2009059918A (ja) * 2007-08-31 2009-03-19 Sumitomo Electric Ind Ltd 光半導体デバイス
CN201466053U (zh) * 2009-07-07 2010-05-12 扬州乾照光电有限公司 发光二极管
CN105633226A (zh) * 2015-12-31 2016-06-01 天津三安光电有限公司 一种具有双结的红外光发光二极管
CN106067493B (zh) * 2016-07-26 2018-05-22 中山德华芯片技术有限公司 一种微晶格失配量子阱太阳能电池及其制备方法
US10439103B2 (en) * 2017-05-25 2019-10-08 Showa Denko K. K. Light-emitting diode and method for manufacturing tunnel junction layer

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050790A (ja) 2000-08-04 2002-02-15 Hitachi Cable Ltd 化合物半導体発光ダイオードアレイ
JP2010080757A (ja) 2008-09-26 2010-04-08 Rohm Co Ltd 半導体発光素子
JP2010232638A (ja) 2009-03-03 2010-10-14 Hitachi Cable Ltd 発光素子用エピタキシャルウェハおよび発光素子
JP2011192913A (ja) 2010-03-16 2011-09-29 Denso Corp 半導体レーザ構造
US20130049034A1 (en) 2011-08-31 2013-02-28 Yi Chieh Lin Light-emitting device
US20140332754A1 (en) 2013-05-09 2014-11-13 Qingdao Jason Electric Co., Ltd. Semiconductor light-emitting device
CN103367480A (zh) 2013-07-19 2013-10-23 中国科学院苏州纳米技术与纳米仿生研究所 GaAs隧道结及其制备方法
US20180076354A1 (en) 2015-03-27 2018-03-15 Ohio State Innovation Foundation Ultraviolet light emitting diodes with tunnel junction
JP2017157667A (ja) 2016-03-01 2017-09-07 学校法人 名城大学 窒化物半導体発光素子
JP2018201009A (ja) 2017-05-25 2018-12-20 昭和電工株式会社 発光ダイオードおよびトンネル接合層の製造方法
CN109786531A (zh) 2019-01-30 2019-05-21 吉林大学 一种基于极化诱导原理的AlGaN基隧穿结结构及其制备方法

Also Published As

Publication number Publication date
WO2021163924A1 (zh) 2021-08-26
JP2022539292A (ja) 2022-09-08
CN112219286A (zh) 2021-01-12
CN112219286B (zh) 2022-11-29
US20220209049A1 (en) 2022-06-30

Similar Documents

Publication Publication Date Title
JP7309920B2 (ja) 多接合ｌｅｄのトンネル接合、多接合ｌｅｄ、及びその製作方法
CN101540359B (zh) 蓝宝石衬底的AlGaInP发光二极管外延片及其制备方法
US20090159907A1 (en) Textured light emitting diodes
KR101843513B1 (ko) 질화갈륨계 발광 다이오드
JP3152708B2 (ja) 半導体発光素子
CN111819702B (zh) 一种红外发光二极管
JP2008103534A (ja) 半導体発光素子
CN102842660A (zh) 一种氮化镓基发光二极管外延片结构及其制备方法
CN111819703A (zh) 一种发光元件
CN112736174A (zh) 一种深紫外led外延结构及其制备方法
CN112968088A (zh) 一种倒装红外发光二极管及其制备方法
CN114447165B (zh) Led外延结构及其制备方法
CN114122212B (zh) Led外延结构及其制备方法
JPH08102548A (ja) 半導体発光素子及びその製造方法
KR20130099574A (ko) 질화갈륨 기판을 갖는 발광 다이오드
CN113871520A (zh) 一种半导体发光元件及制作方法
WO2017155215A1 (ko) 근자외선 발광 반도체 발광소자 및 이에 사용되는 3족 질화물 반도체 템플릿
CN112259652A (zh) 一种降低侧壁缺陷复合的Micro-LED芯片结构及制备方法
CN113594315B (zh) Led芯片外延结构及其制备方法
JPH04361572A (ja) 半導体発光素子
CN108831972B (zh) GaAs基生长制备复合多量子阱结构的倒装LED方法
CN213304155U (zh) 一种降低侧壁缺陷复合的Micro-LED芯片结构
KR102684466B1 (ko) 에피택셜 구조 및 그 제조 방법, led 장치
CN217955880U (zh) 红光led外延结构
JP2001015805A (ja) ＡｌＧａＩｎＰ系発光素子及び発光素子用エピタキシャルウェハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230117

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20230131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230705

R150 Certificate of patent or registration of utility model

Ref document number: 7309920

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150