JP2013197485A - エピタキシャル基板及びこれを用いた半導体素子の製造方法 - Google Patents

Abstract

【課題】抵抗要素となる汚染層が形成される場合であってもこれを容易に除去することができ、もってエピタキシャル基板上にさらにエピタキシャル層を再成長させる半導体素子製造プロセスに適用したときに、良好な素子特性を示す半導体素子を得ることができるＩＩＩ−Ｖ族化合物半導体系エピタキシャル基板を提供する。
【解決手段】基板１と、基板１上に積層され、ＩＩＩ−Ｖ族化合物半導体から主に構成される第１エピタキシャル層２とを備え、第１エピタキシャル層２が、１×１０²¹ｃｍ^-3以上のＧａ空孔密度を有するＧａＡｓ層又はＧａＰ層からなるＧａ空孔含有層３を含むエピタキシャル基板、及び、これを用いた半導体素子の製造方法である。
【選択図】図１

Description

本発明は、ＩＩＩ−Ｖ族化合物半導体から主に構成される第１エピタキシャル層を基板上に備えるエピタキシャル基板に関する。また本発明は、エピタキシャル基板上にさらにエピタキシャル層を再成長させて半導体素子を製造する方法に関する。

近年、ＩＩＩ−Ｖ族化合物半導体発光素子は民生用として広く用いられ、ＩＩＩ−Ｖ族化合物半導体系太陽電池は、高変換効率である特徴を生かして宇宙用あるいは集光用として用いられている。

従来のＩＩＩ−Ｖ族化合物半導体発光素子（発光ダイオード）の構造の一例を図７に示す。図示されるような構造のＩＩＩ−Ｖ族化合物半導体発光素子は、例えば特許文献１に開示されている。図７に示される半導体発光素子は、例えば、ｎ型ＧａＡｓ基板１０の上に、ｎ型ＧａＡｓバッファ層１１、ｎ型ＡｌＩｎＰクラッド層１２、ｐ型ＡｌＧａＩｎＰ発光層（活性層）１３、ｐ型ＡｌＩｎＰクラッド層１４、ｐ型ＧａＰ保護層１５、ｎ型ＧａＰ電流阻止層１６、及びｐ型ＧａＰ電流拡散層１７を順に積層した構成であることができる。ｐ型ＧａＰ電流拡散層１７の上にはｐ側電極１８が形成され、一方、ｎ型ＧａＡｓ基板１０の裏面にはｎ側電極１９が形成される。図８を参照して、図７に示される半導体発光素子は次の工程を経て作製される。

（１）有機金属気相成長法（ＭＯＣＶＤ法）によって、ｎ型ＧａＡｓ基板１０上に、ｎ型ＧａＡｓバッファ層１１、ｎ型ＡｌＩｎＰクラッド層１２、ｐ型ＡｌＧａＩｎＰ発光層（活性層）１３、ｐ型ＡｌＩｎＰクラッド層１４、ｐ型ＧａＰ保護層１５、ｎ型ＧａＰ電流阻止層１６をこの順で成長させて、エピタキシャル基板を得る工程〔図８（ａ）〕、
（２）得られたエピタキシャル基板を、一旦ＭＯＣＶＤ反応炉から取り出した後、フォトリソグラフィーにより素子中央に円形状のレジストパターンを形成し、硫酸系のエッチング液を用いてｎ型ＧａＰ電流阻止層１６を、中央部（レジストパターン直下の領域）を残して除去する工程〔図８（ｂ）〕、
（３）再度ＭＯＣＶＤ反応炉に投入し、露出したｐ型ＧａＰ保護層１５及びｎ型ＧａＰ電流阻止層１６上に、ＭＯＣＶＤ法によってｐ型ＧａＰ電流拡散層１７を成長させる工程〔図８（ｃ）〕、
（４）再度ＭＯＣＶＤ反応炉から取り出し、ｎ型ＧａＰ電流阻止層１６の直上の位置に円形状のｐ側電極１８を形成するとともに、ｎ型ＧａＡｓ基板１０の裏面全体にｎ側電極１９を形成する工程〔図８（ｄ）〕。

特開２０００−０５８９０８号公報

図７に示されるようなＩＩＩ−Ｖ族化合物半導体発光素子によれば、素子中央部において円形状に形成されたｎ型ＧａＰ電流阻止層１６からなる電流拡散構造を有しているため、図７に示される矢印のように、ｐ側電極１８の直下領域を避けて電流が流れ、ｐ側電極１８の直下領域のｐ型ＡｌＧａＩｎＰ発光層１３は発光しない。従って、ｐ側電極１８によって発光光が遮られ、光取り出し効率が低下することを効果的に抑制することができるため、発光輝度を向上させることができる。

しかしながら、上記方法により作製したＩＩＩ−Ｖ族化合物半導体発光素子は、動作電圧値が比較的高く、その分布が大きいという問題があった。本発明者による検討の結果、この問題が、ｎ型ＧａＰ電流阻止層１６の一部を除去する工程でのエッチングにより、ｐ型ＧａＰ電流拡散層１７を成長させる際の下地となるｐ型ＧａＰ保護層１５の露出表面が汚染されて汚染層が形成され、この汚染層がｐ型ＧａＰ電流拡散層１７を成長させた後も残存して抵抗要素として働いていることに起因していることがわかった。図８（ｂ）〜（ｄ）の「×」で示される表面領域が、汚染層を有する表面（界面）領域である。

本発明は上記の点に鑑みなされたものであり、抵抗要素となる上記のような汚染層が形成される場合であってもこれを容易に除去することができ、もってエピタキシャル基板上にさらにエピタキシャル層を再成長させて半導体素子を作製する製造プロセスに適用したときに、良好な素子特性を示す半導体素子を得ることができるＩＩＩ−Ｖ族化合物半導体系エピタキシャル基板及びその製造方法を提供することを目的とする。

本発明の他の目的は、ＩＩＩ−Ｖ族化合物半導体系エピタキシャル基板上にさらにエピタキシャル層を再成長させて半導体素子を製造する方法において、エピタキシャル基板と再成長エピタキシャル層との間に抵抗要素となる汚染層を介在させることなくエピタキシャル層を再成長させることができ、もって良好な素子特性を示す半導体素子を得ることができる半導体素子の製造方法を提供することにある。

本発明は以下のものを含む。
［１］ 基板と、該基板上に積層され、ＩＩＩ−Ｖ族化合物半導体から主に構成される第１エピタキシャル層とを備え、
前記第１エピタキシャル層が、１×１０²¹ｃｍ^-3以上のＧａ空孔密度を有するＧａＡｓ層又はＧａＰ層からなるＧａ空孔含有層を含むエピタキシャル基板。

［２］ 前記第１エピタキシャル層の最表面に前記Ｇａ空孔含有層を有する［１］に記載のエピタキシャル基板。

［３］ 前記第１エピタキシャル層が発光層をさらに含む［１］又は［２］に記載のエピタキシャル基板。

［４］ 前記第１エピタキシャル層が光電変換層をさらに含む［１］又は［２］に記載のエピタキシャル基板。

［５］ ［１］に記載のエピタキシャル基板の製造方法であって、
前記基板上に、ＩＩＩ−Ｖ族化合物半導体から主に構成される第１エピタキシャル層を成長させる工程を備え、
前記第１エピタキシャル層を成長させる工程が、Ｇａ原料と、Ａｓ原料又はＰ原料とを供給することにより前記Ｇａ空孔含有層を成長させる工程を含み、
前記Ｇａ空孔含有層が有機金属気相成長法によって成長される場合であって、Ａｓ原料を用いる場合においては、Ｇａ原料の供給量に対するＡｓ原料の供給量の比が１００以上であり、Ｐ原料を用いる場合においては、Ｇａ原料の供給量に対するＰ原料の供給量の比が５０００以上であり、
前記Ｇａ空孔含有層が分子線エピタキシー法によって成長される場合であって、Ａｓ原料を用いる場合においては、Ｇａ原料の供給量に対するＡｓ原料の供給量の比が３０以上であり、Ｐ原料を用いる場合においては、Ｇａ原料の供給量に対するＰ原料の供給量の比が１００以上であるエピタキシャル基板の製造方法。

［６］ ［１］に記載のエピタキシャル基板であって、前記Ｇａ空孔含有層の少なくとも一部がエピタキシャル基板の最表面に露出しているエピタキシャル基板を用意する工程と、
最表面に露出している部分のＧａ空孔含有層を蒸発させて除去する工程と、
Ｇａ空孔含有層除去後のエピタキシャル基板の最表面上に、ＩＩＩ−Ｖ族化合物半導体から主に構成される第２エピタキシャル層を成長させる工程と、
を含む半導体素子の製造方法。

［７］ 前記第１エピタキシャル層が発光層をさらに含む［６］に記載の半導体素子の製造方法。

［８］ 前記第１エピタキシャル層が光電変換層をさらに含む［６］に記載の半導体素子の製造方法。

［９］ 前記第１エピタキシャル層が第１光電変換層を含み、前記第２エピタキシャル層が第１光電変換層とは異なるバンドギャップを有する第２光電変換層を含む［８］に記載の半導体素子の製造方法。

本発明のエピタキシャル基板によれば、加温減圧下で容易に蒸発するＧａＡｓ又はＧａＰからなる所定のＧａ空孔密度を有するＧａ空孔含有層を有しているため、エッチングやその他の原因でＧａ空孔含有層表面に形成された汚染層を、Ｇａ空孔含有層とともに容易に除去することができる。

本発明のエピタキシャル基板を、エピタキシャル基板上にさらにエピタキシャル層を再成長させてＩＩＩ−Ｖ族化合物半導体系半導体素子を製造するプロセスに適用すれば、エピタキシャル基板と再成長エピタキシャル層との間に抵抗要素となる汚染層を有しない、良好な素子特性を示す半導体素子を得ることができる。

本発明に係るエピタキシャル基板の一例を示す概略断面図である。 本発明に係るエピタキシャル基板の他の一例を示す概略断面図である。 実施例１で作製したＩＩＩ−Ｖ族化合物半導体発光素子（発光ダイオード）の構造を示す概略断面図である。 図３に示されるＩＩＩ−Ｖ族化合物半導体発光素子の製造方法を示す、各工程における素子の概略断面図である。 実施例２で作製したＩＩＩ−Ｖ族化合物半導体系太陽電池の構造を示す概略断面図である。 図５に示されるＩＩＩ−Ｖ族化合物半導体系太陽電池の製造方法を示す、各工程における素子の概略断面図である。 従来のＩＩＩ−Ｖ族化合物半導体発光素子の構造例を示す概略断面図である。 図７に示される半導体発光素子の製造方法を示す、各工程における素子の概略断面図である。

＜エピタキシャル基板＞
図１及び図２は、本発明に係るエピタキシャル基板の層構成の例を示す概略断面図である。これらの図に示されるように、本発明のエピタキシャル基板は、基板１と、基板１上に積層され、ＩＩＩ−Ｖ族化合物半導体から主に構成される第１エピタキシャル層２とを備えており、第１エピタキシャル層２はＧａ空孔含有層３を少なくとも含む。

Ｇａ空孔含有層３は、１×１０²¹ｃｍ^-3以上のＧａ空孔密度を有するＧａＡｓ層又はＧａＰ層からなる。Ｇａ空孔含有層３の構成材料（ＧａＡｓ又はＧａＰ）は、エピタキシャル基板を用いて作製される半導体素子に応じて適宜選択される。「Ｇａ空孔密度」における「Ｇａ空孔」とは、閃亜鉛鉱型結晶構造を持つＧａＡｓ又はＧａＰにおいて、Ｇａが欠落したＩＩＩ族サイトを意味する。

本発明において「Ｇａ空孔密度」とは、Ｇａ空孔含有層の単位体積当りのＧａ空孔数である。「Ｇａ空孔密度」は次のように見積もる（測定する）ことができる。まずエピタキシャル基板が有するＧａ空孔含有層３を成長させるときと同じ成長方法及び同じ成長条件（すなわち、Ｇａ原料の供給量に対するＡｓ原料又はＰ原料の供給量の比、成長速度、成長温度、成長時の反応炉圧力及び層厚（成長時間）が同じ）で、Ｓｉ₂Ｈ₆ガスを多量に供給することにより、両性不純物であるＳｉを多量にドープしたＧａＡｓ層又はＧａＰ層を半絶縁性のＧａＡｓ基板に形成して評価用試料を作製する。この際、Ｇａ空孔含有層３に本来ドーピングしていた不純物ドープは行わない（不純物材料ガスの供給も行わない）。次に、この評価用試料についてホール測定を行い、ｎ型不純物濃度（ＧａＡｓ層又はＧａＰ層において、単位体積当りＩＩＩ族サイトに存在するＳｉの数）を評価する。Ｓｉ不純物はすべてのＧａ空孔に充填されているとみなすことができ、ホール測定により得られるｎ型不純物の濃度はＧａ空孔密度に対応している。

Ｇａ空孔含有層３は、Ｇａ空孔密度が１×１０²¹ｃｍ^-3以上と大きく、ＩＩＩ族元素であるＧａの含有率よりも、Ｖ族元素であるＡｓ又はＰの含有率が大きく過剰である、ストイキオメトリーから大きく外れたエピタキシャル層である。

１×１０²¹ｃｍ^-3以上のＧａ空孔密度を有するＧａ空孔含有層３は、加温減圧下で、かつＡｓ又はＰの原料〔例えば、アルシンガス（ＡｓＨ₃）又はホスフィンガス（ＰＨ₃）〕が供給されない環境下で容易に蒸発するという特性を示す。従って、Ｇａ空孔含有層３を加温減圧下で、かつＡｓ又はＰの原料ガスが供給されない環境下に置くことにより、エッチングやその他の原因でＧａ空孔含有層３の表面に形成された汚染層を、Ｇａ空孔含有層３とともに容易に除去することができる。「加温減圧下」とは、例えば、エピタキシャル基板上にさらにエピタキシャル層を再成長させる際の成長条件と同程度の圧力であり、該成長条件に至るまでの昇温段階での温度であり得る。

Ｇａ空孔含有層３のＧａ空孔密度は、上記蒸発特性を付与するうえでは、１×１０²¹ｃｍ^-3以上で十分であるが、より蒸発しやすくするためには、例えば１．５×１０²¹ｃｍ^-3以上、さらには２×１０²¹ｃｍ^-3以上とすることもできる。一方、ＧａＡｓ又はＧａＰとしての閃亜鉛鉱型結晶構造を維持させる観点から、Ｇａ空孔密度は、３×１０²¹ｃｍ^-3以下であることが好ましく、２．５×１０²¹ｃｍ^-3以下であることがより好ましい。

Ｇａ空孔含有層３の厚みは特に制限されないが、通常０．００１〜０．０５μｍ程度であり、汚染層をＧａ空孔含有層３の表面のみに形成させる（その下のＧａ空孔含有層を含まない層まで汚染層を拡散させない）観点から、好ましくは０．００３μｍ以上、より好ましくは０．００５μｍ以上である。また、Ｇａ空孔含有層３を蒸発させるための時間を短くする観点から、好ましくは０．０３μｍ以下、より好ましくは０．０１μｍ以下である。

Ｇａ空孔含有層３は、エピタキシャル基板が有する第１エピタキシャル層２内のいずれの位置に配置されてもよく、例えば図１に示されるように、第１エピタキシャル層２の最表面に配置したり、図２に示されるように、第１エピタキシャル層２の内部（最表面以外の位置）に配置したりすることができる。後者の場合において、Ｇａ空孔含有層３上には、１又は２以上の成長層が形成され得る。

第１エピタキシャル層２は、Ｇａ空孔含有層３を含む２層以上の成長層を積層してなるエピタキシャル層積層体である。第１エピタキシャル層２を構成する各成長層は、ＩＩＩ−Ｖ族化合物半導体から主に構成される。「主に」とは、ｐ型あるいはｎ型の導電性を得るための不純物（ｐ型の場合は亜鉛のようなＩＩ族元素、ｎ型の場合はＳｉのようなＩＶ族元素）を除いて母体となる結晶がＩＩＩ−Ｖ族材料で構成されることを意味する。ＩＩＩ−Ｖ族化合物半導体としては特に制限されず、適用する半導体素子に応じて、例えば、ＧａＡｓ、ＧａＰ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＩｎＧａＡｌＰ、ＩｎＡｌＰ等であることができる。

第１エピタキシャル層２は、Ｇａ空孔含有層３のほか、ＩＩＩ−Ｖ族化合物半導体系の発光層を含むことができる。このようなエピタキシャル基板は、ＩＩＩ−Ｖ族化合物半導体発光素子又はレーザ素子作製用として用いられる。また、第１エピタキシャル層２は、ＩＩＩ−Ｖ族化合物半導体系の単一の光電変換層又は互いにバンドギャップが異なる２以上の光電変換層を含むことができる。このようなエピタキシャル基板は、ＩＩＩ−Ｖ族化合物半導体系光電変換素子（太陽電池素子）作製用として用いられる。

基板１は、第１エピタキシャル層２を成長できる基板である限り特に制限されず、例えば、ＧａＡｓ，Ｇｅ，ＩｎＰ，ＧａＡｓＰ等からなる基板であることができる。

＜エピタキシャル基板の製造方法＞
本発明のエピタキシャル基板の製造において、第１エピタキシャル層２を構成する成長層のうち、Ｇａ空孔含有層３以外の層については、有機金属気相成長法（ＭＯＣＶＤ法）、分子線エピタキシー法（ＭＢＥ法）等の一般的なエピタキシャル成長法を用い、標準的な成長条件を採用して形成することができる。

一方、Ｇａ空孔含有層３は、同様に有機金属気相成長法（ＭＯＣＶＤ法）、分子線エピタキシー法（ＭＢＥ法）等の一般的なエピタキシャル成長法によって形成できるが、成長時に供給するＧａ原料の供給量に対するＡｓ原料（Ｇａ空孔含有層３がＧａＡｓ層である場合）又はＰ原料（Ｇａ空孔含有層３がＧａＰ層である場合）の供給量の比を、従来の標準的な供給量比（モル比）よりも大きくする。

より具体的には、Ｇａ空孔含有層３をＭＯＣＶＤ法により形成する場合は、例えばＧａ空孔含有層３の成長速度が０．１μｍ／ｈ、成長温度が７００℃、成長時の反応炉圧力が０．０１ＭＰａである場合、Ｇａ原料ガスの供給量に対するＡｓ原料ガスの供給量のモル比（Ａｓ／Ｇａ供給比）は１００以上であることが好ましく、Ｇａ原料ガスの供給量に対するＰ原料ガスの供給量のモル比（Ｐ／Ｇａ供給比）は５０００以上であることが好ましい。Ｇａ空孔含有層３のＧａ空孔密度をより大きくするために、Ａｓ／Ｇａ供給比を、例えば３００以上、さらには５００以上としたり、Ｐ／Ｇａ供給比を、例えば１００００以上、さらには２００００以上としたりすることもできる。

また、Ｇａ空孔含有層３をＭＢＥ法により形成する場合は、例えばＧａ空孔含有層３の成長速度が０．１μｍ／ｈ、成長温度が６５０℃である場合、Ｇａ原料の供給量に対するＡｓ原料の供給量のモル比（Ａｓ／Ｇａ供給比）は３０以上であることが好ましく、Ｇａ原料の供給量に対するＰ原料の供給量のモル比（Ｐ／Ｇａ供給比）は１００以上であることが好ましい。Ｇａ空孔含有層３のＧａ空孔密度をより大きくするために、Ａｓ／Ｇａ供給比を、例えば５０以上、さらには１００以上としたり、Ｐ／Ｇａ供給比を、例えば２００以上、さらには３００以上としたりすることもできる。

原料の供給比以外の他の成長条件は、採用するエピタキシャル成長法に応じて適宜に調整されるが、加温減圧下で、かつＡｓ原料又はＰ原料ガスが供給されない環境下で容易に蒸発できる結晶状態を形成するために、成長速度は０．０１〜１μｍ／ｈであることが好ましく（より好ましくは０．０２〜０．５μｍ／ｈ）、成長温度は６００〜７５０℃であることが好ましく（より好ましくは６５０〜７２０℃）、ＭＯＣＶＤ法による場合はさらに、成長時の反応炉圧力は０．００５〜０．０２ＭＰａであることが好ましい（より好ましくは０．００７〜０．０１５ＭＰａ）。

＜半導体素子の製造方法＞
本発明のエピタキシャル基板は、ＩＩＩ−Ｖ族化合物半導体発光素子、ＩＩＩ−Ｖ族化合物半導体レーザ素子及びＩＩＩ−Ｖ族化合物半導体系光電変換素子（太陽電池素子）等のＩＩＩ−Ｖ族化合物半導体素子の作製に好適に用いることができる。本発明のエピタキシャル基板の適用により、エピタキシャル基板と再成長エピタキシャル層との間に抵抗要素となる汚染層を有しない、良好な素子特性を示す半導体素子を得ることができる。

本発明のエピタキシャル基板を利用した半導体素子の製造方法は、好ましくは次の工程（Ａ）〜（Ｃ）を含む。

（Ａ）第１エピタキシャル層２が、１×１０²¹ｃｍ^-3以上のＧａ空孔密度を有するＧａＡｓ層又はＧａＰ層からなるＧａ空孔含有層３を含む本発明に係るエピタキシャル基板であって、Ｇａ空孔含有層３の少なくとも一部がエピタキシャル基板の最表面に露出しているエピタキシャル基板を用意する第１工程、
（Ｂ）最表面に露出している部分のＧａ空孔含有層３を蒸発させて除去する第２工程、
（Ｃ）最表面に露出している部分のＧａ空孔含有層３を除去した後のエピタキシャル基板の最表面上に、ＩＩＩ−Ｖ族化合物半導体から主に構成される第２エピタキシャル層を成長させる第３工程。

第１工程で用意されるエピタキシャル基板は、図１に示されるようにＧａ空孔含有層３が第１エピタキシャル層２の最表面に形成されている場合には、何らの処理を要さず、そのままのエピタキシャル基板である。一方、図２に示されるようにＧａ空孔含有層３が第１エピタキシャル層２の内部に形成されている場合には、本工程においてＧａ空孔含有層３の少なくとも一部がエピタキシャル基板の最表面に露出するように、Ｇａ空孔含有層３上に積層されている成長層を、例えばエッチング等により除去する。このようなエッチング等による成長層の除去は、半導体発光素子製造プロセスにおける電流阻止層の形成等に対応する。

上記エッチングにより露出したＧａ空孔含有層３の表面に意図しない汚染層が形成されるが、この汚染層は、第２工程においてＧａ空孔含有層３の蒸発とともに除去することができる。また、エピタキシャル基板を作製した後、一旦、第１反応炉から取り出した後、別の第２反応炉に入れて、エピタキシャル基板上にさらにエピタキシャル層を再成長させて半導体素子を作製するような場合においては、第１反応炉から取り出したときに、表面が大気に触れ、酸化されたり、油脂がついたりする（炭素がつく）ことで、エピタキシャル基板の最表面に汚染層が形成されることがある。しかしこのような場合においても、図１に示されるような最表面にＧａ空孔含有層３を有するエピタキシャル基板を用いれば、第２工程においてＧａ空孔含有層３の蒸発とともに汚染層を除去することができる。

第２工程では、エピタキシャル基板の最表面に露出している部分のＧａ空孔含有層３を蒸発させて除去する。これによりＧａ空孔含有層３の表面に形成された汚染層が同時に除去され、清浄な表面が得られる。Ｇａ空孔含有層３が除去される深さは、汚染層が除去される程度であればよいが、通常は厚み方向全体にわたって除去される。

Ｇａ空孔含有層３の蒸発除去は、エピタキシャル基板を加温減圧下、かつＡｓ原料又はＰ原料が供給されない環境下に置くことで行うことができる。この環境下では、Ｇａ空孔含有層３のＶ族元素であるＡｓ又はＰが蒸発しやすくなることで、Ｇａ空孔含有層３全体が蒸発しやすくなる。Ｇａ空孔含有層３の蒸発のためにエピタキシャル基板が置かれる雰囲気温度は、Ｇａ空孔含有層３のＧａ空孔密度にもよるが、通常は４００〜８００℃であり、好ましくは６００〜８００℃である。また、エピタキシャル基板が置かれる雰囲気圧力は、通常０．０２ＭＰａ以下であり、好ましくは０．０１５ＭＰａ以下である。典型的には、０．０１ＭＰａの圧力下では温度が６５０℃以上であれば、Ｇａ空孔含有層３は、十分に実用的な速度で蒸発除去される。

Ｇａ空孔含有層３の蒸発除去は、例えば、第３工程を実施する反応炉を用いて行うことができる。この場合、典型的には、反応炉を第２エピタキシャル層を成長させる際の圧力に設定し、第２エピタキシャル層の成長を開始するまではＡｓ原料又はＰ原料を供給せずに昇温してＧａ空孔含有層３の蒸発除去を実施する。この昇温操作は、第２エピタキシャル層の成長を行う温度に調整するための昇温操作であり得る。

最後に、第３工程において、第２工程を経たエピタキシャル基板の清浄な最表面上にＩＩＩ−Ｖ族化合物半導体から主に構成される第２エピタキシャル層を成長させる。第２エピタキシャル層は１又は２以上の成長層であることができる。

以上の製造方法により作製される半導体素子は、上記したように、ＩＩＩ−Ｖ族化合物半導体発光素子やＩＩＩ−Ｖ族化合物半導体レーザ素子であることができる。この場合、第１工程で用意するエピタキシャル基板の第１エピタキシャル層２は発光層を含む。また、以上の製造方法により作製される半導体素子は、ＩＩＩ−Ｖ族化合物半導体系光電変換素子（太陽電池素子）であることもでき、この場合、第１工程で用意するエピタキシャル基板の第１エピタキシャル層２は単一の光電変換層又は互いにバンドギャップが異なる２以上の光電変換層を含む。あるいはまた、第１工程で用意するエピタキシャル基板の第１エピタキシャル層２が第１光電変換層を含み、再成長させる第２エピタキシャル層の一部として、第１光電変換層とは異なるバンドギャップを有する第２光電変換層を積層するようにしてもよい。

以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。

＜実施例１＞
（１）ＩＩＩ−Ｖ族化合物半導体発光素子の作製
図３に示される構造を有する黄色帯のＩＩＩ−Ｖ族化合物半導体発光素子（発光ダイオード）を作製した。製造手順を図４を参照して説明すると次のとおりである。

まず、ｎ型ＧａＡｓ基板１０１をＭＯＣＶＤ反応炉に入れ、ＭＯＣＶＤ法により、ｎ型ＧａＡｓ基板１０１上に、ｎ型ＧａＡｓバッファ層１０２（厚さ０．５μｍ、Ｓｉドーピング濃度５×１０¹⁷ｃｍ^-3）、ｎ型ＡｌＩｎＰクラッド層１０３（厚さ１．０μｍ、Ｓｉドーピング濃度５×１０¹⁷ｃｍ^-3）、ｐ型ＡｌＧａＩｎＰ発光層（活性層）１０４（厚さ０．５μｍ、Ｚｎドーピング濃度５×１０¹⁷ｃｍ^-3）、ｐ型ＡｌＩｎＰクラッド層１０５（厚さ１．０μｍ、Ｚｎドーピング濃度５×１０¹⁷ｃｍ^-3）、ｐ型ＧａＰ保護層１０６（厚さ１．０μｍ、Ｚｎドーピング濃度２×１０¹⁸ｃｍ^-3）、ｐ型ＧａＰからなるＧａ空孔含有層２００（厚さ０．０１μｍ、Ｚｎドーピング濃度２×１０¹⁸ｃｍ^-3）、及び、ｎ型ＧａＰ電流阻止層１０７（厚さ０．３μｍ、Ｓｉドーピング濃度５×１０¹⁸ｃｍ^-3）をこの順で成長させて、図４（ａ）に示される構造のエピタキシャル基板を得た。

各層の成長条件は次のとおりである。
〔ａ〕Ｇａ空孔含有層２００以外の層
ＩＩＩ族原料ガスの供給量に対するＶ族原料ガスの供給量のモル比：２０（Ｖ族元素としてＡｓを含む場合）又は１００（Ｖ族元素としてＰを含む場合）、
成長速度：３〜５μｍ／ｈ、
成長温度：７００℃、
反応炉圧力：０．０１ＭＰａ。

〔ｂ〕Ｇａ空孔含有層２００
ＩＩＩ族（Ｇａ）原料ガスの供給量に対するＶ族（Ｐ）原料ガスの供給量のモル比：５０００、
成長速度：０．１μｍ／ｈ、
成長温度：７００℃、
反応炉圧力：０．０１ＭＰａ。

なお、原料ガスとしては、トリメチルガリウム（ＴＭＧａ）、トリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩ）、ジメチル亜鉛（ＤＭＺｎ）、アルシン（ＡｓＨ₃）、ホスフィン（ＰＨ₃）、ジシラン（Ｓｉ₂Ｈ₆）を用いた。

次に、得られたエピタキシャル基板を、一旦ＭＯＣＶＤ反応炉から取り出した後、フォトリソグラフィーにより素子中央に円形状のレジストパターンを形成し、硫酸系のエッチング液を用いてｎ型ＧａＰ電流阻止層１０７を、中央部（レジストパターン直下の領域）を残して除去した〔図４（ｂ）〕。このエッチングにより、Ｇａ空孔含有層２００の露出表面に形成される汚染層を図４（ｂ）に「×」で示した。

次に、再度ＭＯＣＶＤ反応炉に入れ、反応炉圧力を０．０１ＭＰａとし、原料ガスを供給せずに炉内温度が７００℃となるように昇温して最表面に露出している部分のＧａ空孔含有層２００を蒸発除去した。その後、原料ガスを供給して、露出したｐ型ＧａＰ保護層１０６及びｎ型ＧａＰ電流阻止層１０７上に、ＭＯＣＶＤ法によってｐ型ＧａＰ電流拡散層１０８（厚さ７μｍ、Ｚｎドーピング濃度５×１０¹⁸ｃｍ^-3）を成長させた〔図４（ｃ）〕。ｐ型ＧａＰ電流拡散層１０８の成長条件は、上記〔ａ〕と同じである。

最後に、ＭＯＣＶＤ反応炉から取り出し、ｎ型ＧａＰ電流阻止層１０７の直上の位置に、Ａｕ−Ｚｎからなる円形状のｐ側電極１２１を形成するとともに、ｎ型ＧａＡｓ基板１０１の裏面全体に、Ａｕ−Ｇｅからなるｎ側電極１２２を形成した〔図４（ｄ）〕。

（２）Ｇａ空孔密度の測定
前述の測定方法に従って評価用試料を作製し、Ｇａ空孔密度を求めたところ、本実施例のＩＩＩ−Ｖ族化合物半導体発光素子が有するＧａ空孔含有層２００のＧａ空孔密度は１×１０²¹ｃｍ^-3であった。

なお、Ｇａ原料ガスの供給量に対するＰ原料ガスの供給量のモル比を「１００」とすること以外は同じ成長条件で評価用試料を作製し、Ｇａ空孔密度を測定すると、１×１０²⁰ｃｍ^-3であった。上記供給量のモル比「１００」は、従来のＭＯＣＶＤ法における標準的な値である。例えば、「Ｊｏｕｒｎａｌ ｏｆ ＥＬＥＣＴＲＯＮＩＣ ＭＡＴＥＲＩＡＬＳ，Ｖｏｌ．２９，Ｎｏ．１，２０００ Ｐ８０−８５」には、ＭＯＣＶＤ法によるＩｎＧａＰ層の成長において、ＩＩＩ族原料ガスの供給量に対するＶ族原料ガスの供給量のモル比を１１６とすることが記載されている。

＜比較例１＞
Ｇａ空孔含有層２００を形成しなかったこと以外は実施例１と同様にして、黄色帯のＩＩＩ−Ｖ族化合物半導体発光素子（発光ダイオード）を作製した。その層構成は図７と同じである。

実施例１及び比較例１の半導体発光素子１０００個について、２０ｍＡの電流を流したときの動作電圧及び発光輝度を測定したところ、発光輝度はいずれも平均９０ｍｃｄ（ドミナント波長５９５ｎｍ）で同等であったが、比較例１では動作電圧が２．１５〜２．３Ｖと分布が大きかったのに対し、実施例１では２．１〜２．１２Ｖとほぼ一定値を示した。このように、抵抗要素となる汚染層をＧａ空孔含有層の蒸発とともに除去することにより、動作電圧値が低減され、分布の小さい動作電圧値が得られることが確認された。

＜実施例２＞
（１）ＩＩＩ−Ｖ族化合物半導体系太陽電池の作製
図５に示される構造を有するＩＩＩ−Ｖ族化合物半導体系太陽電池を作製した。本実施例で作製した太陽電池は、ｐ型ＧａＡｓ基板５０１上にＩｎＧａＡｓＮセル５１（Ｅｇ（バンドギャップ）＝１．０ｅＶ、厚さ約１．０μｍ）、ＧａＡｓセル５２（Ｅｇ＝１．４４ｅＶ、厚さ約３．３μｍ）、ＩｎＧａＰセル５３（Ｅｇ＝１．８８ｅＶ、厚さ約１．２μｍ）をこの順で直列に積層した３接合型太陽電池である。

ＩｎＧａＡｓＮセル５１は、ｐ型ＧａＡｓ基板５０１上にｐ型ＧａＡｓバッファ層５０２（厚さ０．５μｍ、Ｂｅドーピング濃度１×１０¹⁸ｃｍ^-3）を介して積層され、ｐ型ＩｎＧａＡｓＮベース層５０３（厚さ約０．８μｍ、Ｂｅドーピング濃度１×１０¹⁷ｃｍ^-3）及びｎ型ＩｎＧａＡｓＮエミッタ層５０４（厚さ約０．２μｍ、Ｓｉドーピング濃度１×１０¹⁸ｃｍ^-3）で構成されている。

ＧａＡｓセル５２は、ｐ型ＡｌＧａＡｓ ＢＳＦ（Ｂａｃｋ Ｓｕｒｆａｃｅ Ｆｉｅｌｄ）層５０７（厚さ０．１μｍ、Ｂｅドーピング濃度２×１０¹⁸ｃｍ^-3）、ｐ型ＧａＡｓベース層５０８（厚さ３μｍ、Ｂｅドーピング濃度１×１０¹⁷ｃｍ^-3）、ｎ型ＧａＡｓエミッタ層５０９（厚さ０．１μｍ、Ｓｉドーピング濃度１×１０¹⁸ｃｍ^-3）及びｎ型ＡｌＧａＡｓ窓層５１０（厚さ０．１μｍ、Ｓｉドーピング濃度１×１０¹⁸ｃｍ^-3）で構成されている。ＩｎＧａＰセル５３は、ｐ型ＡｌＩｎＰ ＢＳＦ層５１３（厚さ０．１μｍ、Ｂｅドーピング濃度２×１０¹⁸ｃｍ^-3）、ｐ型ＩｎＧａＰベース層５１４（厚さ０．８μｍ、Ｂｅドーピング濃度１×１０¹⁷ｃｍ^-3）、ｎ型ＩｎＧａＰエミッタ層５１５（厚さ０．２μｍ、Ｓｉドーピング濃度１×１０¹⁸ｃｍ^-3）及びｎ型ＡｌＩｎＰ窓層５１６（厚さ０．１μｍ、Ｓｉドーピング濃度１×１０¹⁸ｃｍ^-3）で構成されている。

ＩｎＧａＡｓＮセル５１とＧａＡｓセル５２との間には、ｎ++−ＧａＡｓ層５０５（厚さ０．０１μｍ、Ｓｉドーピング濃度１×１０¹⁹ｃｍ^-3）及びｐ++−ＧａＡｓ層５０６（厚さ０．０１μｍ、Ｂｅドーピング濃度１×１０¹⁹ｃｍ^-3）のトンネル接合層５４が形成されており、ＧａＡｓセル５２とＩｎＧａＰセル５３との間には、ｎ++−ＩｎＧａＰ層５１１（厚さ０．０１μｍ、Ｔｅドーピング濃度５×１０¹⁹ｃｍ^-3）及びｐ++−ＡｌＧａＡｓ層５１２（厚さ０．０１μｍ、Ｃドーピング濃度１×１０²⁰ｃｍ^-3）のトンネル接合層５５が形成されている。また、ＩｎＧａＰセル５３にはｎ型ＧａＡｓコンタクト層５１７（厚さ０．３μｍ、Ｔｅドーピング濃度５×１０¹⁹ｃｍ^-3）を介してグリッド電極５２１が、ｐ型ＧａＡｓ基板５０１の裏面には全面電極５２２が形成されている。

製造手順を図６を参照して説明すると次のとおりである。
まず、ｐ型ＧａＡｓ基板５０１を分子線エピタキシー（ＭＢＥ）用の反応炉に入れ、ＭＢＥ法により、ｐ型ＧａＡｓ基板５０１上に、ｐ型ＧａＡｓバッファ層５０２、ｐ型ＩｎＧａＡｓＮベース層５０３、ｎ型ＩｎＧａＡｓＮエミッタ層５０４、ｎ++−ＧａＡｓ層５０５、ｐ++−ＧａＡｓ層５０６、ｐ型ＧａＡｓからなるＧａ空孔含有層６００（厚さ０．０１μｍ）をこの順で成長させて、図６（ａ）に示される構造のエピタキシャル基板を得た。

各層の成長条件は次のとおりである。
〔ａ〕Ｇａ空孔含有層６００以外の層
ＩＩＩ族原料の供給量に対するＶ族原料の供給量のモル比：３（Ｖ族元素としてＡｓを含む場合）又は５（Ｖ族元素としてＰを含む場合）、
成長速度：１μｍ／ｈ、
成長温度：６５０℃、
〔ｂ〕Ｇａ空孔含有層６００
ＩＩＩ族（Ｇａ）原料の供給量に対するＶ族（Ａｓ）原料の供給量のモル比：１００、
成長速度：０．１μｍ／ｈ、
成長温度：６５０℃。

なお、原料としては、固体Ａｓ、固体Ｐ、固体ガリウム、固体インジウム、固体シリコン、固体ベリリウム、アンモニアを用いた。

次に、得られたエピタキシャル基板を、一旦ＭＢＥ反応炉から取り出した。その後、ＭＯＣＶＤ反応炉に入れ、反応炉圧力を０．０１ＭＰａとし、原料ガスを供給せずに炉内温度が７００℃となるように昇温して最表面のＧａ空孔含有層６００を蒸発除去した。その後、原料ガスを供給して、エピタキシャル基板上に、ＭＯＣＶＤ法によってＧａＡｓセル５２を構成する各層、トンネル接合層５５を構成する各層、ＩｎＧａＰセル５３を構成する各層、そしてｎ型ＧａＡｓコンタクト層５１７を成長させた〔図６（ｂ）〕。これら各層のＭＯＣＶＤ法による成長条件は次のとおりである。

ＩＩＩ族原料ガスの供給量に対するＶ族原料ガスの供給量のモル比：１０（Ｖ族元素としてＡｓを含む場合）又は５０（Ｖ族元素としてＰを含む場合）、
成長速度：３〜５μｍ／ｈ、
成長温度：７００℃、
反応炉圧力：０．０１ＭＰａ。

最後に、ＭＯＣＶＤ反応炉から取り出し、ｎ型ＧａＡｓコンタクト層５１７をエッチングにより部分的に除去した後、残存したｎ型ＧａＡｓコンタクト層５１７上に、Ａｕ−Ｚｎからなるグリッド電極５２１を形成するとともに、ｐ型ＧａＡｓ基板５０１の裏面全体に、Ａｕ−Ｇｅからなる全面電極５２２を形成した〔図６（ｃ）〕。

本実施例において、ＩｎＧａＡｓＮセル５１をＭＢＥ法で成長したのは、現状、ＭＢＥ法以外の成長法では良質のエピタキシャル層が得ることが困難であるためである。また、ＧａＡｓセル５２、トンネル接合層５５及びＩｎＧａＰセル５３は、ＭＢＥ法でＩｎＧａＡｓＮセル５１及びトンネル接合層５４を形成した後、成長を中断することなく引き続きＭＢＥ法によって形成することも可能ではあるが（この場合には、Ｇａ空孔含有層６００の形成を要しない）、次の理由からＭＯＣＶＤ法を採用した。

第１に、ＭＢＥ法の場合、良質なエピタキシャル層を得るためには成長速度を１μｍ/ｈ程度と遅くする必要があるが、トータル厚さ４μｍ以上のＧａＡｓセル５２及びＩｎＧａＰセル５３をＭＢＥ法で形成すると、時間がかかり非効率である。従って、成長速度を５μｍ/ｈ程度と速くしても良質のエピタキシャル層が得られるＭＯＣＶＤ法でＧａＡｓセル５２及びＩｎＧａＰセル５３を形成することが製造効率上有利である。第２に、太陽電池を集光して用いる場合、直列抵抗が小さくなければならず、そのためにはトンネル接合層５５を構成するｎ++−ＩｎＧａＰ層５１１及びｐ++−ＡｌＧａＡｓ層５１２において１０¹⁹〜１０²⁰ｃｍ^-3のキャリア濃度が必要になるが、ＭＢＥ法ではこのようなキャリア濃度が達成されにくい。

なお本実施例では、基板としてｐ型ＧａＡｓ基板を用いたが、Ｅｇ＝０．６７ｅＶの太陽電池セルとしての機能を有するＧｅセル基板を用いてもよい。

（２）Ｇａ空孔密度の測定
前述の測定方法に従って評価用試料を作製し、Ｇａ空孔密度を求めたところ、本実施例のＩＩＩ−Ｖ族化合物半導体系太陽電池の製造工程で形成されるＧａ空孔含有層６００のＧａ空孔密度は１×１０²¹ｃｍ^-3であった。

＜比較例２＞
Ｇａ空孔含有層６００を成長させる際のＧａ原料の供給量に対するＡｓ原料の供給量のモル比を１００から３に変更したこと以外は実施例２と同様にして、ＩＩＩ−Ｖ族化合物半導体系太陽電池を作製した。前述の測定方法に従って評価用試料を作製し、Ｇａ空孔密度を求めたところ、本比較例のＩＩＩ−Ｖ族化合物半導体系太陽電池の製造工程で形成されるＧａ空孔含有層６００のＧａ空孔密度は１×１０²⁰ｃｍ^-3であった。

実施例２及び比較例２の太陽電池を縦４．５ｍｍ×横４．５ｍｍの大きさに加工し、太陽電池特性を測定した。その結果、実施例２の太陽電池は、１ＳＵＮ（非集光下）で３３．５％、５００倍集光で４３％の変換効率を示した。また、直列抵抗を測定したところ、１００ｍΩであった。これに対し、比較例２の太陽電池は、１ＳＵＮ（非集光下）で３３．５％の変換効率を示したものの、２００倍集光で４２％の変換効率を示すにすぎず、また、直列抵抗も２００ｍΩと高い値であった。

前述した理由から、実施例２のような３接合型太陽電池等の製造においては、異なる２種以上の製膜法（例えばＭＢＥ法とＭＯＣＶＤ法）を用いることが望ましい場合がある。このような場合には、先の製膜法を実施する反応炉（実施例２ではＭＢＥ反応炉）からエピタキシャル基板を一旦取り出す必要が生じるが、このときエピタキシャル基板表面が大気に触れ、酸化されたり、油脂がついたりする（炭素がつく）ことで汚染層が形成される（図６（ａ）において、汚染層が形成される表面を「×」で示している）。この汚染層は抵抗要素となり、太陽電池の直列抵抗を増加させる。しかしながら、エピタキシャル基板の最表面に所定のＧａ空孔密度を有するＧａ空孔含有層を形成しておくことにより、後の反応炉を用いたエピタキシャル層の再成長時における昇温過程で汚染層をＧａ空孔含有層の蒸発とともに除去することができるため、実施例２の電池特性測定結果が示すように、集光時変換効率に優れた太陽電池を得ることができる。

これに対し、比較例２の太陽電池においてＧａ空孔含有層は、Ｇａ空孔密度が低いために、ＭＯＣＶＤ法による成長工程やその昇温過程でも蒸発することはなく、従って汚染層も除去されない。そのため、太陽電池特性測定結果が示すように、直列抵抗の増加に起因して集光時変換効率に劣る。

１ 基板、２ 第１エピタキシャル層、３，２００，６００ Ｇａ空孔含有層、１０，１０１ ｎ型ＧａＡｓ基板、１１，１０２ ｎ型ＧａＡｓバッファ層、１２，１０３ ｎ型ＡｌＩｎＰクラッド層、１３，１０４ ｐ型ＡｌＧａＩｎＰ発光層、１４，１０５ ｐ型ＡｌＩｎＰクラッド層、１５，１０６ ｐ型ＧａＰ保護層、１６，１０７ ｎ型ＧａＰ電流阻止層、１７，１０８ ｐ型ＧａＰ電流拡散層、１８，１２１ ｐ側電極、１９，１２２ ｎ側電極、５１ ＩｎＧａＡｓＮセル、５２ ＧａＡｓセル、５３ ＩｎＧａＰセル、５４，５５ トンネル接合層、５０１ ｐ型ＧａＡｓ基板、５０２ ｐ型ＧａＡｓバッファ層、５０３ ｐ型ＩｎＧａＡｓＮベース層、５０４ ｎ型ＩｎＧａＡｓＮエミッタ層、５０５ ｎ++−ＧａＡｓ層、５０６ ｐ++−ＧａＡｓ層、５０７ ｐ型ＡｌＧａＡｓ ＢＳＦ層、５０８ ｐ型ＧａＡｓベース層、５０９ ｎ型ＧａＡｓエミッタ層、５１０ ｎ型ＡｌＧａＡｓ窓層、５１１ ｎ++−ＩｎＧａＰ層、５１２ ｐ++−ＡｌＧａＡｓ層、５１３ ｐ型ＡｌＩｎＰ ＢＳＦ層、５１４ ｐ型ＩｎＧａＰベース層、５１５ ｎ型ＩｎＧａＰエミッタ層、５１６ ｎ型ＡｌＩｎＰ窓層、５１７ ｎ型ＧａＡｓコンタクト層、５２１ グリッド電極、５２２ 全面電極。

Claims (9)

1. 基板と、該基板上に積層され、ＩＩＩ−Ｖ族化合物半導体から主に構成される第１エピタキシャル層とを備え、
   前記第１エピタキシャル層が、１×１０²¹ｃｍ^-3以上のＧａ空孔密度を有するＧａＡｓ層又はＧａＰ層からなるＧａ空孔含有層を含むエピタキシャル基板。
2. 前記第１エピタキシャル層の最表面に前記Ｇａ空孔含有層を有する請求項１に記載のエピタキシャル基板。
3. 前記第１エピタキシャル層が発光層をさらに含む請求項１又は２に記載のエピタキシャル基板。
4. 前記第１エピタキシャル層が光電変換層をさらに含む請求項１又は２に記載のエピタキシャル基板。
5. 請求項１に記載のエピタキシャル基板の製造方法であって、
   前記基板上に、ＩＩＩ−Ｖ族化合物半導体から主に構成される第１エピタキシャル層を成長させる工程を備え、
   前記第１エピタキシャル層を成長させる工程が、Ｇａ原料と、Ａｓ原料又はＰ原料とを供給することにより前記Ｇａ空孔含有層を成長させる工程を含み、
   前記Ｇａ空孔含有層が有機金属気相成長法によって成長される場合であって、Ａｓ原料を用いる場合においては、Ｇａ原料の供給量に対するＡｓ原料の供給量の比が１００以上であり、Ｐ原料を用いる場合においては、Ｇａ原料の供給量に対するＰ原料の供給量の比が５０００以上であり、
   前記Ｇａ空孔含有層が分子線エピタキシー法によって成長される場合であって、Ａｓ原料を用いる場合においては、Ｇａ原料の供給量に対するＡｓ原料の供給量の比が３０以上であり、Ｐ原料を用いる場合においては、Ｇａ原料の供給量に対するＰ原料の供給量の比が１００以上であるエピタキシャル基板の製造方法。
6. 請求項１に記載のエピタキシャル基板であって、前記Ｇａ空孔含有層の少なくとも一部がエピタキシャル基板の最表面に露出しているエピタキシャル基板を用意する工程と、
   最表面に露出している部分のＧａ空孔含有層を蒸発させて除去する工程と、
   Ｇａ空孔含有層除去後のエピタキシャル基板の最表面上に、ＩＩＩ−Ｖ族化合物半導体から主に構成される第２エピタキシャル層を成長させる工程と、
   を含む半導体素子の製造方法。
7. 前記第１エピタキシャル層が発光層をさらに含む請求項６に記載の半導体素子の製造方法。
8. 前記第１エピタキシャル層が光電変換層をさらに含む請求項６に記載の半導体素子の製造方法。
9. 前記第１エピタキシャル層が第１光電変換層を含み、前記第２エピタキシャル層が第１光電変換層とは異なるバンドギャップを有する第２光電変換層を含む請求項８に記載の半導体素子の製造方法。

Images