JP2013197485A - エピタキシャル基板及びこれを用いた半導体素子の製造方法 - Google Patents
エピタキシャル基板及びこれを用いた半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2013197485A JP2013197485A JP2012065541A JP2012065541A JP2013197485A JP 2013197485 A JP2013197485 A JP 2013197485A JP 2012065541 A JP2012065541 A JP 2012065541A JP 2012065541 A JP2012065541 A JP 2012065541A JP 2013197485 A JP2013197485 A JP 2013197485A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- epitaxial
- vacancy
- substrate
- raw material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
【課題】抵抗要素となる汚染層が形成される場合であってもこれを容易に除去することができ、もってエピタキシャル基板上にさらにエピタキシャル層を再成長させる半導体素子製造プロセスに適用したときに、良好な素子特性を示す半導体素子を得ることができるIII−V族化合物半導体系エピタキシャル基板を提供する。
【解決手段】基板1と、基板1上に積層され、III−V族化合物半導体から主に構成される第1エピタキシャル層2とを備え、第1エピタキシャル層2が、1×1021cm-3以上のGa空孔密度を有するGaAs層又はGaP層からなるGa空孔含有層3を含むエピタキシャル基板、及び、これを用いた半導体素子の製造方法である。
【選択図】図1
【解決手段】基板1と、基板1上に積層され、III−V族化合物半導体から主に構成される第1エピタキシャル層2とを備え、第1エピタキシャル層2が、1×1021cm-3以上のGa空孔密度を有するGaAs層又はGaP層からなるGa空孔含有層3を含むエピタキシャル基板、及び、これを用いた半導体素子の製造方法である。
【選択図】図1
Description
本発明は、III−V族化合物半導体から主に構成される第1エピタキシャル層を基板上に備えるエピタキシャル基板に関する。また本発明は、エピタキシャル基板上にさらにエピタキシャル層を再成長させて半導体素子を製造する方法に関する。
近年、III−V族化合物半導体発光素子は民生用として広く用いられ、III−V族化合物半導体系太陽電池は、高変換効率である特徴を生かして宇宙用あるいは集光用として用いられている。
従来のIII−V族化合物半導体発光素子(発光ダイオード)の構造の一例を図7に示す。図示されるような構造のIII−V族化合物半導体発光素子は、例えば特許文献1に開示されている。図7に示される半導体発光素子は、例えば、n型GaAs基板10の上に、n型GaAsバッファ層11、n型AlInPクラッド層12、p型AlGaInP発光層(活性層)13、p型AlInPクラッド層14、p型GaP保護層15、n型GaP電流阻止層16、及びp型GaP電流拡散層17を順に積層した構成であることができる。p型GaP電流拡散層17の上にはp側電極18が形成され、一方、n型GaAs基板10の裏面にはn側電極19が形成される。図8を参照して、図7に示される半導体発光素子は次の工程を経て作製される。
(1)有機金属気相成長法(MOCVD法)によって、n型GaAs基板10上に、n型GaAsバッファ層11、n型AlInPクラッド層12、p型AlGaInP発光層(活性層)13、p型AlInPクラッド層14、p型GaP保護層15、n型GaP電流阻止層16をこの順で成長させて、エピタキシャル基板を得る工程〔図8(a)〕、
(2)得られたエピタキシャル基板を、一旦MOCVD反応炉から取り出した後、フォトリソグラフィーにより素子中央に円形状のレジストパターンを形成し、硫酸系のエッチング液を用いてn型GaP電流阻止層16を、中央部(レジストパターン直下の領域)を残して除去する工程〔図8(b)〕、
(3)再度MOCVD反応炉に投入し、露出したp型GaP保護層15及びn型GaP電流阻止層16上に、MOCVD法によってp型GaP電流拡散層17を成長させる工程〔図8(c)〕、
(4)再度MOCVD反応炉から取り出し、n型GaP電流阻止層16の直上の位置に円形状のp側電極18を形成するとともに、n型GaAs基板10の裏面全体にn側電極19を形成する工程〔図8(d)〕。
(2)得られたエピタキシャル基板を、一旦MOCVD反応炉から取り出した後、フォトリソグラフィーにより素子中央に円形状のレジストパターンを形成し、硫酸系のエッチング液を用いてn型GaP電流阻止層16を、中央部(レジストパターン直下の領域)を残して除去する工程〔図8(b)〕、
(3)再度MOCVD反応炉に投入し、露出したp型GaP保護層15及びn型GaP電流阻止層16上に、MOCVD法によってp型GaP電流拡散層17を成長させる工程〔図8(c)〕、
(4)再度MOCVD反応炉から取り出し、n型GaP電流阻止層16の直上の位置に円形状のp側電極18を形成するとともに、n型GaAs基板10の裏面全体にn側電極19を形成する工程〔図8(d)〕。
図7に示されるようなIII−V族化合物半導体発光素子によれば、素子中央部において円形状に形成されたn型GaP電流阻止層16からなる電流拡散構造を有しているため、図7に示される矢印のように、p側電極18の直下領域を避けて電流が流れ、p側電極18の直下領域のp型AlGaInP発光層13は発光しない。従って、p側電極18によって発光光が遮られ、光取り出し効率が低下することを効果的に抑制することができるため、発光輝度を向上させることができる。
しかしながら、上記方法により作製したIII−V族化合物半導体発光素子は、動作電圧値が比較的高く、その分布が大きいという問題があった。本発明者による検討の結果、この問題が、n型GaP電流阻止層16の一部を除去する工程でのエッチングにより、p型GaP電流拡散層17を成長させる際の下地となるp型GaP保護層15の露出表面が汚染されて汚染層が形成され、この汚染層がp型GaP電流拡散層17を成長させた後も残存して抵抗要素として働いていることに起因していることがわかった。図8(b)〜(d)の「×」で示される表面領域が、汚染層を有する表面(界面)領域である。
本発明は上記の点に鑑みなされたものであり、抵抗要素となる上記のような汚染層が形成される場合であってもこれを容易に除去することができ、もってエピタキシャル基板上にさらにエピタキシャル層を再成長させて半導体素子を作製する製造プロセスに適用したときに、良好な素子特性を示す半導体素子を得ることができるIII−V族化合物半導体系エピタキシャル基板及びその製造方法を提供することを目的とする。
本発明の他の目的は、III−V族化合物半導体系エピタキシャル基板上にさらにエピタキシャル層を再成長させて半導体素子を製造する方法において、エピタキシャル基板と再成長エピタキシャル層との間に抵抗要素となる汚染層を介在させることなくエピタキシャル層を再成長させることができ、もって良好な素子特性を示す半導体素子を得ることができる半導体素子の製造方法を提供することにある。
本発明は以下のものを含む。
[1] 基板と、該基板上に積層され、III−V族化合物半導体から主に構成される第1エピタキシャル層とを備え、
前記第1エピタキシャル層が、1×1021cm-3以上のGa空孔密度を有するGaAs層又はGaP層からなるGa空孔含有層を含むエピタキシャル基板。
[1] 基板と、該基板上に積層され、III−V族化合物半導体から主に構成される第1エピタキシャル層とを備え、
前記第1エピタキシャル層が、1×1021cm-3以上のGa空孔密度を有するGaAs層又はGaP層からなるGa空孔含有層を含むエピタキシャル基板。
[2] 前記第1エピタキシャル層の最表面に前記Ga空孔含有層を有する[1]に記載のエピタキシャル基板。
[3] 前記第1エピタキシャル層が発光層をさらに含む[1]又は[2]に記載のエピタキシャル基板。
[4] 前記第1エピタキシャル層が光電変換層をさらに含む[1]又は[2]に記載のエピタキシャル基板。
[5] [1]に記載のエピタキシャル基板の製造方法であって、
前記基板上に、III−V族化合物半導体から主に構成される第1エピタキシャル層を成長させる工程を備え、
前記第1エピタキシャル層を成長させる工程が、Ga原料と、As原料又はP原料とを供給することにより前記Ga空孔含有層を成長させる工程を含み、
前記Ga空孔含有層が有機金属気相成長法によって成長される場合であって、As原料を用いる場合においては、Ga原料の供給量に対するAs原料の供給量の比が100以上であり、P原料を用いる場合においては、Ga原料の供給量に対するP原料の供給量の比が5000以上であり、
前記Ga空孔含有層が分子線エピタキシー法によって成長される場合であって、As原料を用いる場合においては、Ga原料の供給量に対するAs原料の供給量の比が30以上であり、P原料を用いる場合においては、Ga原料の供給量に対するP原料の供給量の比が100以上であるエピタキシャル基板の製造方法。
前記基板上に、III−V族化合物半導体から主に構成される第1エピタキシャル層を成長させる工程を備え、
前記第1エピタキシャル層を成長させる工程が、Ga原料と、As原料又はP原料とを供給することにより前記Ga空孔含有層を成長させる工程を含み、
前記Ga空孔含有層が有機金属気相成長法によって成長される場合であって、As原料を用いる場合においては、Ga原料の供給量に対するAs原料の供給量の比が100以上であり、P原料を用いる場合においては、Ga原料の供給量に対するP原料の供給量の比が5000以上であり、
前記Ga空孔含有層が分子線エピタキシー法によって成長される場合であって、As原料を用いる場合においては、Ga原料の供給量に対するAs原料の供給量の比が30以上であり、P原料を用いる場合においては、Ga原料の供給量に対するP原料の供給量の比が100以上であるエピタキシャル基板の製造方法。
[6] [1]に記載のエピタキシャル基板であって、前記Ga空孔含有層の少なくとも一部がエピタキシャル基板の最表面に露出しているエピタキシャル基板を用意する工程と、
最表面に露出している部分のGa空孔含有層を蒸発させて除去する工程と、
Ga空孔含有層除去後のエピタキシャル基板の最表面上に、III−V族化合物半導体から主に構成される第2エピタキシャル層を成長させる工程と、
を含む半導体素子の製造方法。
最表面に露出している部分のGa空孔含有層を蒸発させて除去する工程と、
Ga空孔含有層除去後のエピタキシャル基板の最表面上に、III−V族化合物半導体から主に構成される第2エピタキシャル層を成長させる工程と、
を含む半導体素子の製造方法。
[7] 前記第1エピタキシャル層が発光層をさらに含む[6]に記載の半導体素子の製造方法。
[8] 前記第1エピタキシャル層が光電変換層をさらに含む[6]に記載の半導体素子の製造方法。
[9] 前記第1エピタキシャル層が第1光電変換層を含み、前記第2エピタキシャル層が第1光電変換層とは異なるバンドギャップを有する第2光電変換層を含む[8]に記載の半導体素子の製造方法。
本発明のエピタキシャル基板によれば、加温減圧下で容易に蒸発するGaAs又はGaPからなる所定のGa空孔密度を有するGa空孔含有層を有しているため、エッチングやその他の原因でGa空孔含有層表面に形成された汚染層を、Ga空孔含有層とともに容易に除去することができる。
本発明のエピタキシャル基板を、エピタキシャル基板上にさらにエピタキシャル層を再成長させてIII−V族化合物半導体系半導体素子を製造するプロセスに適用すれば、エピタキシャル基板と再成長エピタキシャル層との間に抵抗要素となる汚染層を有しない、良好な素子特性を示す半導体素子を得ることができる。
<エピタキシャル基板>
図1及び図2は、本発明に係るエピタキシャル基板の層構成の例を示す概略断面図である。これらの図に示されるように、本発明のエピタキシャル基板は、基板1と、基板1上に積層され、III−V族化合物半導体から主に構成される第1エピタキシャル層2とを備えており、第1エピタキシャル層2はGa空孔含有層3を少なくとも含む。
図1及び図2は、本発明に係るエピタキシャル基板の層構成の例を示す概略断面図である。これらの図に示されるように、本発明のエピタキシャル基板は、基板1と、基板1上に積層され、III−V族化合物半導体から主に構成される第1エピタキシャル層2とを備えており、第1エピタキシャル層2はGa空孔含有層3を少なくとも含む。
Ga空孔含有層3は、1×1021cm-3以上のGa空孔密度を有するGaAs層又はGaP層からなる。Ga空孔含有層3の構成材料(GaAs又はGaP)は、エピタキシャル基板を用いて作製される半導体素子に応じて適宜選択される。「Ga空孔密度」における「Ga空孔」とは、閃亜鉛鉱型結晶構造を持つGaAs又はGaPにおいて、Gaが欠落したIII族サイトを意味する。
本発明において「Ga空孔密度」とは、Ga空孔含有層の単位体積当りのGa空孔数である。「Ga空孔密度」は次のように見積もる(測定する)ことができる。まずエピタキシャル基板が有するGa空孔含有層3を成長させるときと同じ成長方法及び同じ成長条件(すなわち、Ga原料の供給量に対するAs原料又はP原料の供給量の比、成長速度、成長温度、成長時の反応炉圧力及び層厚(成長時間)が同じ)で、Si2H6ガスを多量に供給することにより、両性不純物であるSiを多量にドープしたGaAs層又はGaP層を半絶縁性のGaAs基板に形成して評価用試料を作製する。この際、Ga空孔含有層3に本来ドーピングしていた不純物ドープは行わない(不純物材料ガスの供給も行わない)。次に、この評価用試料についてホール測定を行い、n型不純物濃度(GaAs層又はGaP層において、単位体積当りIII族サイトに存在するSiの数)を評価する。Si不純物はすべてのGa空孔に充填されているとみなすことができ、ホール測定により得られるn型不純物の濃度はGa空孔密度に対応している。
Ga空孔含有層3は、Ga空孔密度が1×1021cm-3以上と大きく、III族元素であるGaの含有率よりも、V族元素であるAs又はPの含有率が大きく過剰である、ストイキオメトリーから大きく外れたエピタキシャル層である。
1×1021cm-3以上のGa空孔密度を有するGa空孔含有層3は、加温減圧下で、かつAs又はPの原料〔例えば、アルシンガス(AsH3)又はホスフィンガス(PH3)〕が供給されない環境下で容易に蒸発するという特性を示す。従って、Ga空孔含有層3を加温減圧下で、かつAs又はPの原料ガスが供給されない環境下に置くことにより、エッチングやその他の原因でGa空孔含有層3の表面に形成された汚染層を、Ga空孔含有層3とともに容易に除去することができる。「加温減圧下」とは、例えば、エピタキシャル基板上にさらにエピタキシャル層を再成長させる際の成長条件と同程度の圧力であり、該成長条件に至るまでの昇温段階での温度であり得る。
Ga空孔含有層3のGa空孔密度は、上記蒸発特性を付与するうえでは、1×1021cm-3以上で十分であるが、より蒸発しやすくするためには、例えば1.5×1021cm-3以上、さらには2×1021cm-3以上とすることもできる。一方、GaAs又はGaPとしての閃亜鉛鉱型結晶構造を維持させる観点から、Ga空孔密度は、3×1021cm-3以下であることが好ましく、2.5×1021cm-3以下であることがより好ましい。
Ga空孔含有層3の厚みは特に制限されないが、通常0.001〜0.05μm程度であり、汚染層をGa空孔含有層3の表面のみに形成させる(その下のGa空孔含有層を含まない層まで汚染層を拡散させない)観点から、好ましくは0.003μm以上、より好ましくは0.005μm以上である。また、Ga空孔含有層3を蒸発させるための時間を短くする観点から、好ましくは0.03μm以下、より好ましくは0.01μm以下である。
Ga空孔含有層3は、エピタキシャル基板が有する第1エピタキシャル層2内のいずれの位置に配置されてもよく、例えば図1に示されるように、第1エピタキシャル層2の最表面に配置したり、図2に示されるように、第1エピタキシャル層2の内部(最表面以外の位置)に配置したりすることができる。後者の場合において、Ga空孔含有層3上には、1又は2以上の成長層が形成され得る。
第1エピタキシャル層2は、Ga空孔含有層3を含む2層以上の成長層を積層してなるエピタキシャル層積層体である。第1エピタキシャル層2を構成する各成長層は、III−V族化合物半導体から主に構成される。「主に」とは、p型あるいはn型の導電性を得るための不純物(p型の場合は亜鉛のようなII族元素、n型の場合はSiのようなIV族元素)を除いて母体となる結晶がIII−V族材料で構成されることを意味する。III−V族化合物半導体としては特に制限されず、適用する半導体素子に応じて、例えば、GaAs、GaP、AlGaAs、InGaP、InGaAlP、InAlP等であることができる。
第1エピタキシャル層2は、Ga空孔含有層3のほか、III−V族化合物半導体系の発光層を含むことができる。このようなエピタキシャル基板は、III−V族化合物半導体発光素子又はレーザ素子作製用として用いられる。また、第1エピタキシャル層2は、III−V族化合物半導体系の単一の光電変換層又は互いにバンドギャップが異なる2以上の光電変換層を含むことができる。このようなエピタキシャル基板は、III−V族化合物半導体系光電変換素子(太陽電池素子)作製用として用いられる。
基板1は、第1エピタキシャル層2を成長できる基板である限り特に制限されず、例えば、GaAs,Ge,InP,GaAsP等からなる基板であることができる。
<エピタキシャル基板の製造方法>
本発明のエピタキシャル基板の製造において、第1エピタキシャル層2を構成する成長層のうち、Ga空孔含有層3以外の層については、有機金属気相成長法(MOCVD法)、分子線エピタキシー法(MBE法)等の一般的なエピタキシャル成長法を用い、標準的な成長条件を採用して形成することができる。
本発明のエピタキシャル基板の製造において、第1エピタキシャル層2を構成する成長層のうち、Ga空孔含有層3以外の層については、有機金属気相成長法(MOCVD法)、分子線エピタキシー法(MBE法)等の一般的なエピタキシャル成長法を用い、標準的な成長条件を採用して形成することができる。
一方、Ga空孔含有層3は、同様に有機金属気相成長法(MOCVD法)、分子線エピタキシー法(MBE法)等の一般的なエピタキシャル成長法によって形成できるが、成長時に供給するGa原料の供給量に対するAs原料(Ga空孔含有層3がGaAs層である場合)又はP原料(Ga空孔含有層3がGaP層である場合)の供給量の比を、従来の標準的な供給量比(モル比)よりも大きくする。
より具体的には、Ga空孔含有層3をMOCVD法により形成する場合は、例えばGa空孔含有層3の成長速度が0.1μm/h、成長温度が700℃、成長時の反応炉圧力が0.01MPaである場合、Ga原料ガスの供給量に対するAs原料ガスの供給量のモル比(As/Ga供給比)は100以上であることが好ましく、Ga原料ガスの供給量に対するP原料ガスの供給量のモル比(P/Ga供給比)は5000以上であることが好ましい。Ga空孔含有層3のGa空孔密度をより大きくするために、As/Ga供給比を、例えば300以上、さらには500以上としたり、P/Ga供給比を、例えば10000以上、さらには20000以上としたりすることもできる。
また、Ga空孔含有層3をMBE法により形成する場合は、例えばGa空孔含有層3の成長速度が0.1μm/h、成長温度が650℃である場合、Ga原料の供給量に対するAs原料の供給量のモル比(As/Ga供給比)は30以上であることが好ましく、Ga原料の供給量に対するP原料の供給量のモル比(P/Ga供給比)は100以上であることが好ましい。Ga空孔含有層3のGa空孔密度をより大きくするために、As/Ga供給比を、例えば50以上、さらには100以上としたり、P/Ga供給比を、例えば200以上、さらには300以上としたりすることもできる。
原料の供給比以外の他の成長条件は、採用するエピタキシャル成長法に応じて適宜に調整されるが、加温減圧下で、かつAs原料又はP原料ガスが供給されない環境下で容易に蒸発できる結晶状態を形成するために、成長速度は0.01〜1μm/hであることが好ましく(より好ましくは0.02〜0.5μm/h)、成長温度は600〜750℃であることが好ましく(より好ましくは650〜720℃)、MOCVD法による場合はさらに、成長時の反応炉圧力は0.005〜0.02MPaであることが好ましい(より好ましくは0.007〜0.015MPa)。
<半導体素子の製造方法>
本発明のエピタキシャル基板は、III−V族化合物半導体発光素子、III−V族化合物半導体レーザ素子及びIII−V族化合物半導体系光電変換素子(太陽電池素子)等のIII−V族化合物半導体素子の作製に好適に用いることができる。本発明のエピタキシャル基板の適用により、エピタキシャル基板と再成長エピタキシャル層との間に抵抗要素となる汚染層を有しない、良好な素子特性を示す半導体素子を得ることができる。
本発明のエピタキシャル基板は、III−V族化合物半導体発光素子、III−V族化合物半導体レーザ素子及びIII−V族化合物半導体系光電変換素子(太陽電池素子)等のIII−V族化合物半導体素子の作製に好適に用いることができる。本発明のエピタキシャル基板の適用により、エピタキシャル基板と再成長エピタキシャル層との間に抵抗要素となる汚染層を有しない、良好な素子特性を示す半導体素子を得ることができる。
本発明のエピタキシャル基板を利用した半導体素子の製造方法は、好ましくは次の工程(A)〜(C)を含む。
(A)第1エピタキシャル層2が、1×1021cm-3以上のGa空孔密度を有するGaAs層又はGaP層からなるGa空孔含有層3を含む本発明に係るエピタキシャル基板であって、Ga空孔含有層3の少なくとも一部がエピタキシャル基板の最表面に露出しているエピタキシャル基板を用意する第1工程、
(B)最表面に露出している部分のGa空孔含有層3を蒸発させて除去する第2工程、
(C)最表面に露出している部分のGa空孔含有層3を除去した後のエピタキシャル基板の最表面上に、III−V族化合物半導体から主に構成される第2エピタキシャル層を成長させる第3工程。
(B)最表面に露出している部分のGa空孔含有層3を蒸発させて除去する第2工程、
(C)最表面に露出している部分のGa空孔含有層3を除去した後のエピタキシャル基板の最表面上に、III−V族化合物半導体から主に構成される第2エピタキシャル層を成長させる第3工程。
第1工程で用意されるエピタキシャル基板は、図1に示されるようにGa空孔含有層3が第1エピタキシャル層2の最表面に形成されている場合には、何らの処理を要さず、そのままのエピタキシャル基板である。一方、図2に示されるようにGa空孔含有層3が第1エピタキシャル層2の内部に形成されている場合には、本工程においてGa空孔含有層3の少なくとも一部がエピタキシャル基板の最表面に露出するように、Ga空孔含有層3上に積層されている成長層を、例えばエッチング等により除去する。このようなエッチング等による成長層の除去は、半導体発光素子製造プロセスにおける電流阻止層の形成等に対応する。
上記エッチングにより露出したGa空孔含有層3の表面に意図しない汚染層が形成されるが、この汚染層は、第2工程においてGa空孔含有層3の蒸発とともに除去することができる。また、エピタキシャル基板を作製した後、一旦、第1反応炉から取り出した後、別の第2反応炉に入れて、エピタキシャル基板上にさらにエピタキシャル層を再成長させて半導体素子を作製するような場合においては、第1反応炉から取り出したときに、表面が大気に触れ、酸化されたり、油脂がついたりする(炭素がつく)ことで、エピタキシャル基板の最表面に汚染層が形成されることがある。しかしこのような場合においても、図1に示されるような最表面にGa空孔含有層3を有するエピタキシャル基板を用いれば、第2工程においてGa空孔含有層3の蒸発とともに汚染層を除去することができる。
第2工程では、エピタキシャル基板の最表面に露出している部分のGa空孔含有層3を蒸発させて除去する。これによりGa空孔含有層3の表面に形成された汚染層が同時に除去され、清浄な表面が得られる。Ga空孔含有層3が除去される深さは、汚染層が除去される程度であればよいが、通常は厚み方向全体にわたって除去される。
Ga空孔含有層3の蒸発除去は、エピタキシャル基板を加温減圧下、かつAs原料又はP原料が供給されない環境下に置くことで行うことができる。この環境下では、Ga空孔含有層3のV族元素であるAs又はPが蒸発しやすくなることで、Ga空孔含有層3全体が蒸発しやすくなる。Ga空孔含有層3の蒸発のためにエピタキシャル基板が置かれる雰囲気温度は、Ga空孔含有層3のGa空孔密度にもよるが、通常は400〜800℃であり、好ましくは600〜800℃である。また、エピタキシャル基板が置かれる雰囲気圧力は、通常0.02MPa以下であり、好ましくは0.015MPa以下である。典型的には、0.01MPaの圧力下では温度が650℃以上であれば、Ga空孔含有層3は、十分に実用的な速度で蒸発除去される。
Ga空孔含有層3の蒸発除去は、例えば、第3工程を実施する反応炉を用いて行うことができる。この場合、典型的には、反応炉を第2エピタキシャル層を成長させる際の圧力に設定し、第2エピタキシャル層の成長を開始するまではAs原料又はP原料を供給せずに昇温してGa空孔含有層3の蒸発除去を実施する。この昇温操作は、第2エピタキシャル層の成長を行う温度に調整するための昇温操作であり得る。
最後に、第3工程において、第2工程を経たエピタキシャル基板の清浄な最表面上にIII−V族化合物半導体から主に構成される第2エピタキシャル層を成長させる。第2エピタキシャル層は1又は2以上の成長層であることができる。
以上の製造方法により作製される半導体素子は、上記したように、III−V族化合物半導体発光素子やIII−V族化合物半導体レーザ素子であることができる。この場合、第1工程で用意するエピタキシャル基板の第1エピタキシャル層2は発光層を含む。また、以上の製造方法により作製される半導体素子は、III−V族化合物半導体系光電変換素子(太陽電池素子)であることもでき、この場合、第1工程で用意するエピタキシャル基板の第1エピタキシャル層2は単一の光電変換層又は互いにバンドギャップが異なる2以上の光電変換層を含む。あるいはまた、第1工程で用意するエピタキシャル基板の第1エピタキシャル層2が第1光電変換層を含み、再成長させる第2エピタキシャル層の一部として、第1光電変換層とは異なるバンドギャップを有する第2光電変換層を積層するようにしてもよい。
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
<実施例1>
(1)III−V族化合物半導体発光素子の作製
図3に示される構造を有する黄色帯のIII−V族化合物半導体発光素子(発光ダイオード)を作製した。製造手順を図4を参照して説明すると次のとおりである。
(1)III−V族化合物半導体発光素子の作製
図3に示される構造を有する黄色帯のIII−V族化合物半導体発光素子(発光ダイオード)を作製した。製造手順を図4を参照して説明すると次のとおりである。
まず、n型GaAs基板101をMOCVD反応炉に入れ、MOCVD法により、n型GaAs基板101上に、n型GaAsバッファ層102(厚さ0.5μm、Siドーピング濃度5×1017cm-3)、n型AlInPクラッド層103(厚さ1.0μm、Siドーピング濃度5×1017cm-3)、p型AlGaInP発光層(活性層)104(厚さ0.5μm、Znドーピング濃度5×1017cm-3)、p型AlInPクラッド層105(厚さ1.0μm、Znドーピング濃度5×1017cm-3)、p型GaP保護層106(厚さ1.0μm、Znドーピング濃度2×1018cm-3)、p型GaPからなるGa空孔含有層200(厚さ0.01μm、Znドーピング濃度2×1018cm-3)、及び、n型GaP電流阻止層107(厚さ0.3μm、Siドーピング濃度5×1018cm-3)をこの順で成長させて、図4(a)に示される構造のエピタキシャル基板を得た。
各層の成長条件は次のとおりである。
〔a〕Ga空孔含有層200以外の層
III族原料ガスの供給量に対するV族原料ガスの供給量のモル比:20(V族元素としてAsを含む場合)又は100(V族元素としてPを含む場合)、
成長速度:3〜5μm/h、
成長温度:700℃、
反応炉圧力:0.01MPa。
〔a〕Ga空孔含有層200以外の層
III族原料ガスの供給量に対するV族原料ガスの供給量のモル比:20(V族元素としてAsを含む場合)又は100(V族元素としてPを含む場合)、
成長速度:3〜5μm/h、
成長温度:700℃、
反応炉圧力:0.01MPa。
〔b〕Ga空孔含有層200
III族(Ga)原料ガスの供給量に対するV族(P)原料ガスの供給量のモル比:5000、
成長速度:0.1μm/h、
成長温度:700℃、
反応炉圧力:0.01MPa。
III族(Ga)原料ガスの供給量に対するV族(P)原料ガスの供給量のモル比:5000、
成長速度:0.1μm/h、
成長温度:700℃、
反応炉圧力:0.01MPa。
なお、原料ガスとしては、トリメチルガリウム(TMGa)、トリメチルアルミニウム(TMA)、トリメチルインジウム(TMI)、ジメチル亜鉛(DMZn)、アルシン(AsH3)、ホスフィン(PH3)、ジシラン(Si2H6)を用いた。
次に、得られたエピタキシャル基板を、一旦MOCVD反応炉から取り出した後、フォトリソグラフィーにより素子中央に円形状のレジストパターンを形成し、硫酸系のエッチング液を用いてn型GaP電流阻止層107を、中央部(レジストパターン直下の領域)を残して除去した〔図4(b)〕。このエッチングにより、Ga空孔含有層200の露出表面に形成される汚染層を図4(b)に「×」で示した。
次に、再度MOCVD反応炉に入れ、反応炉圧力を0.01MPaとし、原料ガスを供給せずに炉内温度が700℃となるように昇温して最表面に露出している部分のGa空孔含有層200を蒸発除去した。その後、原料ガスを供給して、露出したp型GaP保護層106及びn型GaP電流阻止層107上に、MOCVD法によってp型GaP電流拡散層108(厚さ7μm、Znドーピング濃度5×1018cm-3)を成長させた〔図4(c)〕。p型GaP電流拡散層108の成長条件は、上記〔a〕と同じである。
最後に、MOCVD反応炉から取り出し、n型GaP電流阻止層107の直上の位置に、Au−Znからなる円形状のp側電極121を形成するとともに、n型GaAs基板101の裏面全体に、Au−Geからなるn側電極122を形成した〔図4(d)〕。
(2)Ga空孔密度の測定
前述の測定方法に従って評価用試料を作製し、Ga空孔密度を求めたところ、本実施例のIII−V族化合物半導体発光素子が有するGa空孔含有層200のGa空孔密度は1×1021cm-3であった。
前述の測定方法に従って評価用試料を作製し、Ga空孔密度を求めたところ、本実施例のIII−V族化合物半導体発光素子が有するGa空孔含有層200のGa空孔密度は1×1021cm-3であった。
なお、Ga原料ガスの供給量に対するP原料ガスの供給量のモル比を「100」とすること以外は同じ成長条件で評価用試料を作製し、Ga空孔密度を測定すると、1×1020cm-3であった。上記供給量のモル比「100」は、従来のMOCVD法における標準的な値である。例えば、「Journal of ELECTRONIC MATERIALS,Vol.29,No.1,2000 P80−85」には、MOCVD法によるInGaP層の成長において、III族原料ガスの供給量に対するV族原料ガスの供給量のモル比を116とすることが記載されている。
<比較例1>
Ga空孔含有層200を形成しなかったこと以外は実施例1と同様にして、黄色帯のIII−V族化合物半導体発光素子(発光ダイオード)を作製した。その層構成は図7と同じである。
Ga空孔含有層200を形成しなかったこと以外は実施例1と同様にして、黄色帯のIII−V族化合物半導体発光素子(発光ダイオード)を作製した。その層構成は図7と同じである。
実施例1及び比較例1の半導体発光素子1000個について、20mAの電流を流したときの動作電圧及び発光輝度を測定したところ、発光輝度はいずれも平均90mcd(ドミナント波長595nm)で同等であったが、比較例1では動作電圧が2.15〜2.3Vと分布が大きかったのに対し、実施例1では2.1〜2.12Vとほぼ一定値を示した。このように、抵抗要素となる汚染層をGa空孔含有層の蒸発とともに除去することにより、動作電圧値が低減され、分布の小さい動作電圧値が得られることが確認された。
<実施例2>
(1)III−V族化合物半導体系太陽電池の作製
図5に示される構造を有するIII−V族化合物半導体系太陽電池を作製した。本実施例で作製した太陽電池は、p型GaAs基板501上にInGaAsNセル51(Eg(バンドギャップ)=1.0eV、厚さ約1.0μm)、GaAsセル52(Eg=1.44eV、厚さ約3.3μm)、InGaPセル53(Eg=1.88eV、厚さ約1.2μm)をこの順で直列に積層した3接合型太陽電池である。
(1)III−V族化合物半導体系太陽電池の作製
図5に示される構造を有するIII−V族化合物半導体系太陽電池を作製した。本実施例で作製した太陽電池は、p型GaAs基板501上にInGaAsNセル51(Eg(バンドギャップ)=1.0eV、厚さ約1.0μm)、GaAsセル52(Eg=1.44eV、厚さ約3.3μm)、InGaPセル53(Eg=1.88eV、厚さ約1.2μm)をこの順で直列に積層した3接合型太陽電池である。
InGaAsNセル51は、p型GaAs基板501上にp型GaAsバッファ層502(厚さ0.5μm、Beドーピング濃度1×1018cm-3)を介して積層され、p型InGaAsNベース層503(厚さ約0.8μm、Beドーピング濃度1×1017cm-3)及びn型InGaAsNエミッタ層504(厚さ約0.2μm、Siドーピング濃度1×1018cm-3)で構成されている。
GaAsセル52は、p型AlGaAs BSF(Back Surface Field)層507(厚さ0.1μm、Beドーピング濃度2×1018cm-3)、p型GaAsベース層508(厚さ3μm、Beドーピング濃度1×1017cm-3)、n型GaAsエミッタ層509(厚さ0.1μm、Siドーピング濃度1×1018cm-3)及びn型AlGaAs窓層510(厚さ0.1μm、Siドーピング濃度1×1018cm-3)で構成されている。InGaPセル53は、p型AlInP BSF層513(厚さ0.1μm、Beドーピング濃度2×1018cm-3)、p型InGaPベース層514(厚さ0.8μm、Beドーピング濃度1×1017cm-3)、n型InGaPエミッタ層515(厚さ0.2μm、Siドーピング濃度1×1018cm-3)及びn型AlInP窓層516(厚さ0.1μm、Siドーピング濃度1×1018cm-3)で構成されている。
InGaAsNセル51とGaAsセル52との間には、n++−GaAs層505(厚さ0.01μm、Siドーピング濃度1×1019cm-3)及びp++−GaAs層506(厚さ0.01μm、Beドーピング濃度1×1019cm-3)のトンネル接合層54が形成されており、GaAsセル52とInGaPセル53との間には、n++−InGaP層511(厚さ0.01μm、Teドーピング濃度5×1019cm-3)及びp++−AlGaAs層512(厚さ0.01μm、Cドーピング濃度1×1020cm-3)のトンネル接合層55が形成されている。また、InGaPセル53にはn型GaAsコンタクト層517(厚さ0.3μm、Teドーピング濃度5×1019cm-3)を介してグリッド電極521が、p型GaAs基板501の裏面には全面電極522が形成されている。
製造手順を図6を参照して説明すると次のとおりである。
まず、p型GaAs基板501を分子線エピタキシー(MBE)用の反応炉に入れ、MBE法により、p型GaAs基板501上に、p型GaAsバッファ層502、p型InGaAsNベース層503、n型InGaAsNエミッタ層504、n++−GaAs層505、p++−GaAs層506、p型GaAsからなるGa空孔含有層600(厚さ0.01μm)をこの順で成長させて、図6(a)に示される構造のエピタキシャル基板を得た。
まず、p型GaAs基板501を分子線エピタキシー(MBE)用の反応炉に入れ、MBE法により、p型GaAs基板501上に、p型GaAsバッファ層502、p型InGaAsNベース層503、n型InGaAsNエミッタ層504、n++−GaAs層505、p++−GaAs層506、p型GaAsからなるGa空孔含有層600(厚さ0.01μm)をこの順で成長させて、図6(a)に示される構造のエピタキシャル基板を得た。
各層の成長条件は次のとおりである。
〔a〕Ga空孔含有層600以外の層
III族原料の供給量に対するV族原料の供給量のモル比:3(V族元素としてAsを含む場合)又は5(V族元素としてPを含む場合)、
成長速度:1μm/h、
成長温度:650℃、
〔b〕Ga空孔含有層600
III族(Ga)原料の供給量に対するV族(As)原料の供給量のモル比:100、
成長速度:0.1μm/h、
成長温度:650℃。
〔a〕Ga空孔含有層600以外の層
III族原料の供給量に対するV族原料の供給量のモル比:3(V族元素としてAsを含む場合)又は5(V族元素としてPを含む場合)、
成長速度:1μm/h、
成長温度:650℃、
〔b〕Ga空孔含有層600
III族(Ga)原料の供給量に対するV族(As)原料の供給量のモル比:100、
成長速度:0.1μm/h、
成長温度:650℃。
なお、原料としては、固体As、固体P、固体ガリウム、固体インジウム、固体シリコン、固体ベリリウム、アンモニアを用いた。
次に、得られたエピタキシャル基板を、一旦MBE反応炉から取り出した。その後、MOCVD反応炉に入れ、反応炉圧力を0.01MPaとし、原料ガスを供給せずに炉内温度が700℃となるように昇温して最表面のGa空孔含有層600を蒸発除去した。その後、原料ガスを供給して、エピタキシャル基板上に、MOCVD法によってGaAsセル52を構成する各層、トンネル接合層55を構成する各層、InGaPセル53を構成する各層、そしてn型GaAsコンタクト層517を成長させた〔図6(b)〕。これら各層のMOCVD法による成長条件は次のとおりである。
III族原料ガスの供給量に対するV族原料ガスの供給量のモル比:10(V族元素としてAsを含む場合)又は50(V族元素としてPを含む場合)、
成長速度:3〜5μm/h、
成長温度:700℃、
反応炉圧力:0.01MPa。
成長速度:3〜5μm/h、
成長温度:700℃、
反応炉圧力:0.01MPa。
最後に、MOCVD反応炉から取り出し、n型GaAsコンタクト層517をエッチングにより部分的に除去した後、残存したn型GaAsコンタクト層517上に、Au−Znからなるグリッド電極521を形成するとともに、p型GaAs基板501の裏面全体に、Au−Geからなる全面電極522を形成した〔図6(c)〕。
本実施例において、InGaAsNセル51をMBE法で成長したのは、現状、MBE法以外の成長法では良質のエピタキシャル層が得ることが困難であるためである。また、GaAsセル52、トンネル接合層55及びInGaPセル53は、MBE法でInGaAsNセル51及びトンネル接合層54を形成した後、成長を中断することなく引き続きMBE法によって形成することも可能ではあるが(この場合には、Ga空孔含有層600の形成を要しない)、次の理由からMOCVD法を採用した。
第1に、MBE法の場合、良質なエピタキシャル層を得るためには成長速度を1μm/h程度と遅くする必要があるが、トータル厚さ4μm以上のGaAsセル52及びInGaPセル53をMBE法で形成すると、時間がかかり非効率である。従って、成長速度を5μm/h程度と速くしても良質のエピタキシャル層が得られるMOCVD法でGaAsセル52及びInGaPセル53を形成することが製造効率上有利である。第2に、太陽電池を集光して用いる場合、直列抵抗が小さくなければならず、そのためにはトンネル接合層55を構成するn++−InGaP層511及びp++−AlGaAs層512において1019〜1020cm-3のキャリア濃度が必要になるが、MBE法ではこのようなキャリア濃度が達成されにくい。
なお本実施例では、基板としてp型GaAs基板を用いたが、Eg=0.67eVの太陽電池セルとしての機能を有するGeセル基板を用いてもよい。
(2)Ga空孔密度の測定
前述の測定方法に従って評価用試料を作製し、Ga空孔密度を求めたところ、本実施例のIII−V族化合物半導体系太陽電池の製造工程で形成されるGa空孔含有層600のGa空孔密度は1×1021cm-3であった。
前述の測定方法に従って評価用試料を作製し、Ga空孔密度を求めたところ、本実施例のIII−V族化合物半導体系太陽電池の製造工程で形成されるGa空孔含有層600のGa空孔密度は1×1021cm-3であった。
<比較例2>
Ga空孔含有層600を成長させる際のGa原料の供給量に対するAs原料の供給量のモル比を100から3に変更したこと以外は実施例2と同様にして、III−V族化合物半導体系太陽電池を作製した。前述の測定方法に従って評価用試料を作製し、Ga空孔密度を求めたところ、本比較例のIII−V族化合物半導体系太陽電池の製造工程で形成されるGa空孔含有層600のGa空孔密度は1×1020cm-3であった。
Ga空孔含有層600を成長させる際のGa原料の供給量に対するAs原料の供給量のモル比を100から3に変更したこと以外は実施例2と同様にして、III−V族化合物半導体系太陽電池を作製した。前述の測定方法に従って評価用試料を作製し、Ga空孔密度を求めたところ、本比較例のIII−V族化合物半導体系太陽電池の製造工程で形成されるGa空孔含有層600のGa空孔密度は1×1020cm-3であった。
実施例2及び比較例2の太陽電池を縦4.5mm×横4.5mmの大きさに加工し、太陽電池特性を測定した。その結果、実施例2の太陽電池は、1SUN(非集光下)で33.5%、500倍集光で43%の変換効率を示した。また、直列抵抗を測定したところ、100mΩであった。これに対し、比較例2の太陽電池は、1SUN(非集光下)で33.5%の変換効率を示したものの、200倍集光で42%の変換効率を示すにすぎず、また、直列抵抗も200mΩと高い値であった。
前述した理由から、実施例2のような3接合型太陽電池等の製造においては、異なる2種以上の製膜法(例えばMBE法とMOCVD法)を用いることが望ましい場合がある。このような場合には、先の製膜法を実施する反応炉(実施例2ではMBE反応炉)からエピタキシャル基板を一旦取り出す必要が生じるが、このときエピタキシャル基板表面が大気に触れ、酸化されたり、油脂がついたりする(炭素がつく)ことで汚染層が形成される(図6(a)において、汚染層が形成される表面を「×」で示している)。この汚染層は抵抗要素となり、太陽電池の直列抵抗を増加させる。しかしながら、エピタキシャル基板の最表面に所定のGa空孔密度を有するGa空孔含有層を形成しておくことにより、後の反応炉を用いたエピタキシャル層の再成長時における昇温過程で汚染層をGa空孔含有層の蒸発とともに除去することができるため、実施例2の電池特性測定結果が示すように、集光時変換効率に優れた太陽電池を得ることができる。
これに対し、比較例2の太陽電池においてGa空孔含有層は、Ga空孔密度が低いために、MOCVD法による成長工程やその昇温過程でも蒸発することはなく、従って汚染層も除去されない。そのため、太陽電池特性測定結果が示すように、直列抵抗の増加に起因して集光時変換効率に劣る。
1 基板、2 第1エピタキシャル層、3,200,600 Ga空孔含有層、10,101 n型GaAs基板、11,102 n型GaAsバッファ層、12,103 n型AlInPクラッド層、13,104 p型AlGaInP発光層、14,105 p型AlInPクラッド層、15,106 p型GaP保護層、16,107 n型GaP電流阻止層、17,108 p型GaP電流拡散層、18,121 p側電極、19,122 n側電極、51 InGaAsNセル、52 GaAsセル、53 InGaPセル、54,55 トンネル接合層、501 p型GaAs基板、502 p型GaAsバッファ層、503 p型InGaAsNベース層、504 n型InGaAsNエミッタ層、505 n++−GaAs層、506 p++−GaAs層、507 p型AlGaAs BSF層、508 p型GaAsベース層、509 n型GaAsエミッタ層、510 n型AlGaAs窓層、511 n++−InGaP層、512 p++−AlGaAs層、513 p型AlInP BSF層、514 p型InGaPベース層、515 n型InGaPエミッタ層、516 n型AlInP窓層、517 n型GaAsコンタクト層、521 グリッド電極、522 全面電極。
Claims (9)
- 基板と、該基板上に積層され、III−V族化合物半導体から主に構成される第1エピタキシャル層とを備え、
前記第1エピタキシャル層が、1×1021cm-3以上のGa空孔密度を有するGaAs層又はGaP層からなるGa空孔含有層を含むエピタキシャル基板。 - 前記第1エピタキシャル層の最表面に前記Ga空孔含有層を有する請求項1に記載のエピタキシャル基板。
- 前記第1エピタキシャル層が発光層をさらに含む請求項1又は2に記載のエピタキシャル基板。
- 前記第1エピタキシャル層が光電変換層をさらに含む請求項1又は2に記載のエピタキシャル基板。
- 請求項1に記載のエピタキシャル基板の製造方法であって、
前記基板上に、III−V族化合物半導体から主に構成される第1エピタキシャル層を成長させる工程を備え、
前記第1エピタキシャル層を成長させる工程が、Ga原料と、As原料又はP原料とを供給することにより前記Ga空孔含有層を成長させる工程を含み、
前記Ga空孔含有層が有機金属気相成長法によって成長される場合であって、As原料を用いる場合においては、Ga原料の供給量に対するAs原料の供給量の比が100以上であり、P原料を用いる場合においては、Ga原料の供給量に対するP原料の供給量の比が5000以上であり、
前記Ga空孔含有層が分子線エピタキシー法によって成長される場合であって、As原料を用いる場合においては、Ga原料の供給量に対するAs原料の供給量の比が30以上であり、P原料を用いる場合においては、Ga原料の供給量に対するP原料の供給量の比が100以上であるエピタキシャル基板の製造方法。 - 請求項1に記載のエピタキシャル基板であって、前記Ga空孔含有層の少なくとも一部がエピタキシャル基板の最表面に露出しているエピタキシャル基板を用意する工程と、
最表面に露出している部分のGa空孔含有層を蒸発させて除去する工程と、
Ga空孔含有層除去後のエピタキシャル基板の最表面上に、III−V族化合物半導体から主に構成される第2エピタキシャル層を成長させる工程と、
を含む半導体素子の製造方法。 - 前記第1エピタキシャル層が発光層をさらに含む請求項6に記載の半導体素子の製造方法。
- 前記第1エピタキシャル層が光電変換層をさらに含む請求項6に記載の半導体素子の製造方法。
- 前記第1エピタキシャル層が第1光電変換層を含み、前記第2エピタキシャル層が第1光電変換層とは異なるバンドギャップを有する第2光電変換層を含む請求項8に記載の半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012065541A JP2013197485A (ja) | 2012-03-22 | 2012-03-22 | エピタキシャル基板及びこれを用いた半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012065541A JP2013197485A (ja) | 2012-03-22 | 2012-03-22 | エピタキシャル基板及びこれを用いた半導体素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013197485A true JP2013197485A (ja) | 2013-09-30 |
Family
ID=49396027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012065541A Pending JP2013197485A (ja) | 2012-03-22 | 2012-03-22 | エピタキシャル基板及びこれを用いた半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013197485A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105667113A (zh) * | 2016-01-04 | 2016-06-15 | 绍兴亿龙激光材料有限公司 | 一种介质冷烫膜及制作工艺 |
JP2018201009A (ja) * | 2017-05-25 | 2018-12-20 | 昭和電工株式会社 | 発光ダイオードおよびトンネル接合層の製造方法 |
-
2012
- 2012-03-22 JP JP2012065541A patent/JP2013197485A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105667113A (zh) * | 2016-01-04 | 2016-06-15 | 绍兴亿龙激光材料有限公司 | 一种介质冷烫膜及制作工艺 |
JP2018201009A (ja) * | 2017-05-25 | 2018-12-20 | 昭和電工株式会社 | 発光ダイオードおよびトンネル接合層の製造方法 |
JP7122119B2 (ja) | 2017-05-25 | 2022-08-19 | 昭和電工光半導体株式会社 | 発光ダイオード |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6300558B1 (en) | Lattice matched solar cell and method for manufacturing the same | |
JP2010118666A (ja) | 反転変性多接合太陽電池の代替基板 | |
JP2010118667A (ja) | 2つの変性層を備えた4接合型反転変性多接合太陽電池 | |
TW200941741A (en) | Heterojunction subcells in inverted metamorphic multijunction solar cells | |
JP2011134952A (ja) | 多接合型化合物半導体太陽電池 | |
US10121933B2 (en) | Semiconductor device and the manufacturing method thereof | |
KR20120100296A (ko) | 수직 성장된 반도체를 포함하는 적층 구조물과 이를 포함하는 pn 접합 소자 및 이들의 제조 방법 | |
JP2015082573A (ja) | エピタキシャルウエハおよびその製造方法 | |
JP2015521365A (ja) | エピタキシャル成長に基づく半導体メソッドデバイスの製造方法 | |
US20220367749A1 (en) | Semiconductor optical device and method of producing the same | |
JP6060652B2 (ja) | 太陽電池及びその製造方法 | |
JP2011224749A (ja) | ナノ構造体およびその製造方法 | |
US20230155061A1 (en) | Semiconductor light-emitting element and method of producing the same | |
JP6335784B2 (ja) | 可変バンドギャップ太陽電池 | |
CN112670378A (zh) | 一种发光二极管及其制造方法 | |
TWI496314B (zh) | Compound semiconductor solar cell manufacturing laminated body, compound semiconductor solar cell and manufacturing method thereof | |
JP2013197485A (ja) | エピタキシャル基板及びこれを用いた半導体素子の製造方法 | |
JPH0964386A (ja) | 多接合太陽電池 | |
JP2011060853A (ja) | Iii−v族化合物半導体受光素子、及びiii−v族化合物半導体受光素子を作製する方法 | |
JP2010225657A (ja) | 半導体レーザ構造 | |
US20220406967A1 (en) | Light-emitting element and method of producing the same | |
JP2000101133A (ja) | 発光素子用エピタキシャルウェハ及びその製造方法 | |
JPH08274358A (ja) | Iii−v族化合物半導体太陽電池 | |
JP5634955B2 (ja) | Iii−v族化合物半導体膜の製造方法および化合物半導体太陽電池の製造方法 | |
JP2017130554A (ja) | 化合物半導体デバイス、およびその製造方法 |