JP2017130554A - 化合物半導体デバイス、およびその製造方法 - Google Patents

Abstract

【課題】 エネルギー変換効率の低下の原因となる、熱応力によるデバイスの劣化および接合界面の界面抵抗を抑制した太陽電池を提供すること。【解決手段】 ＧａＡｓ層２０４とＩｎＰ層２０２を含み、ＧａＡｓ層２０４とＩｎＰ層２０２との間には、ＩｎＰ層２０２のバンドギャップより小さいバンドギャップとなる組成比を有するＧａＩｎＡｓＰ層２０３を備える。また、ＧａＡｓ層２０４、ＩｎＰ層２０２、ＧａＩｎＡｓＰ層２０３のドーピング量は、いずれも１×１０１９ａｔｏｍ／ｃｍ３以上とする。【選択図】 図２

Description

本発明は、化合物半導体デバイス、およびその製造方法に関する。

多接合型太陽電池は、バンドギャップの異なる光電変換セルを積層することで幅広い波長範囲で太陽光を吸収することができ、エネルギー変換効率を高効率化することができる。ＧａＡｓ（ガリウムヒ素）やＩｎＰ（インジウムリン）などの化合物半導体は、材料の組成を変化させることによって、バンドギャップや格子定数などを容易に調整することができるので、光電変換セルの材料に適している。

材料の異なる光電変換セルを積層する方法として、貼り合わせ法による直接接合が挙げられる。貼り合わせ法は、接合する材料の表面を活性化して接合する技術であり、糊剤や金属を使用しないので、光の透過を妨げないことから、太陽電池の製造に好ましい手法である。

例えば、特表２０１４−５０４００２（特許文献１）では、ＧａＡｓとＩｎＰとを貼り合わせ法によって接合する技術が開示されている。しかしながら、ＩｎＰとＧａＡｓの熱膨張係数は、それぞれ４．６×１０^−６／Ｋと５．７３×１０^−６／Ｋであることから、両者を直接接合した光電変換セルは、その後の半導体プロセスで熱処理を加えられると、熱膨張による応力でデバイスが破損する虞があった。

また、非特許文献１によれば、ＧａＡｓとＩｎＰを直接接合した界面には、ポテンシャルバリアが形成され、界面抵抗が生じることが示されている。このような界面抵抗は、光電変換セルのエネルギー変換効率の低下を引き起こす。

本発明は、上記従来技術における課題に鑑みてなされたものであり、貼り合わせ法によって直接接合した化合物半導体デバイス、およびその製造方法を提供することを目的とする。

すなわち、本発明によれば、ＧａＡｓ層とＩｎＰ層を含み、前記ＧａＡｓ層と前記ＩｎＰ層との間には、前記ＩｎＰ層のバンドギャップより小さいバンドギャップとなる組成比を有するＧａＩｎＡｓＰ層を備える化合物半導体デバイスが提供される。

上述したように、本発明によれば、熱応力に対して強く、かつエネルギー変換効率の高い太陽電池が提供される。

太陽電池のバンド図。 化合物半導体ヘテロ構造の断面図。 本実施形態のＧａＩｎＡｓＰ層を含む化合物半導体ヘテロ構造を作製する図。 第１の実施例における太陽電池の断面図。 第２の実施例における太陽電池の断面図。 第３の実施例における太陽電池の断面図。

以下、本発明を、実施形態をもって説明するが、本発明は後述する実施形態に限定されるものではない。なお、以下に参照する各図においては、共通する要素について同じ符号を用い、適宜その説明を省略するものとする。

図１は、太陽電池１００のバンド図である。太陽電池１００は、両端に電極１０３を備えた光電変換セル１０４で構成されており、光電変換セル１０４はｎ型半導体１０５と、ｐ型半導体１０６とのｐｎ接合を含む半導体積層構造である。なお、太陽電池１００に含まれる光電変換セル１０４の数に制限はなく、多接合の太陽電池１００であってもよい。以下では図１を例に、太陽電池１００が発電をする原理を説明する。

太陽電池１００に入射した太陽光は、光電変換セル１０４のｐｎ接合部近傍の価電子帯の電子１０１を励起させる。その結果、伝導帯には電子１０１が、価電子帯には正孔１０２が発生するため、フェルミ準位が屈曲した状態、即ち熱平衡状態が崩れた状態となることから、電極１０３間に電位差が生じ、電池として作用する。

バンドギャップの大きい光電変換セル１０４では、光電変換を行うのに波長が短い光、即ち高エネルギーの光が必要である。一方で、バンドギャップの小さい光電変換セル１０４に高エネルギーの光が入射すると、励起される電子１０１が高いエネルギーを持つ。このため、光電変換セル１０４のバンドギャップと、入射した光のエネルギーとの差分に相当するエネルギー分は熱に変換されてしまい、結果として変換効率が低下する。太陽光は紫外線から赤外線まで幅広い波長のスペクトルが分布していることから、太陽電池１００は、バンドギャップの異なる光電変換セル１０４を備えることで、幅広い波長の光に対応した光電変換を行うことができる。

化合物半導体は、２種類以上の原子によって構成される半導体で、構成する原子の組成によってバンドギャップや格子定数などの物性を制御できることが特徴である。化合物半導体の例としては、ガリウムヒ素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、インジウムリン（ＩｎＰ）などが挙げられる。また、ヘテロ構造は、異なる半導体材料を接合させた構造であり、組み合わせによって種々のデバイスに応用される。したがって太陽電池１００は、化合物半導体のヘテロ構造を採用することで様々なバンドギャップの光電変換セル１０４を作製でき、変換効率を高効率化できる。

図２は、化合物半導体ヘテロ構造の断面図である。図２（ａ）は、ＩｎＰ層２０２とＧａＡｓ層２０４とを直接接合した従来のヘテロ構造を示している。図２（ｂ）は、ＩｎＰ層２０２とＧａＡｓ層２０４の間にＧａＩｎＡｓＰ層２０３を含む、本実施形態のヘテロ構造を示している。

ＩｎＰ系化合物半導体積層構造２０１とは、ＩｎＰ基板上に格子緩和せずにエピタキシャル成長された半導体材料系を指し、ＩｎＰ層２０２を含む。ＧａＡｓ系化合物半導体積層構造２０５とは、ＧａＡｓ基板上に格子緩和せずにエピタキシャル成長された半導体材料系を指し、ＧａＡｓ層２０４を含む。

先に述べたとおりＩｎＰとＧａＡｓの熱膨張係数は、それぞれ４．６×１０^−６／Ｋと５．７３×１０^−６／Ｋであり、図２（ａ）のように両者を直接接合すると、熱応力によってデバイスが破損する可能性がある。そこで本実施形態では図２（ｂ）のように、ＩｎＰ層２０２とＧａＡｓ層２０４の間にＧａＩｎＡｓＰ層２０３を設けることで、熱膨張係数の差を緩和する。ＧａＩｎＡｓＰ層２０３は、例えば組成比をＧａ：０．２４、Ｉｎ：０．７６、Ａｓ：０．５２、Ｐ：０．４８とすると、熱膨張係数は５．２×１０^−６／Ｋで、ＧａＡｓとＩｎＰの熱膨張係数の間の値となる。したがって、ＩｎＰ層２０２、ＧａＩｎＡｓＰ層２０３、ＧａＡｓ層２０４の順で積層することで、熱応力によるデバイスの破損を抑制することができる。

また、バンドギャップが異なる材料のヘテロ接合界面では、ポテンシャルバリアが形成され、界面抵抗となる。例えば、図２（ａ）に示すＩｎＰ層２０２とＧａＡｓ層２０４のバンドギャップは、それぞれ１．３８ｅＶと１．４２ｅＶであることから、ポテンシャルバリアによる界面抵抗が生じる。さらに、上述の組成比におけるＧａＩｎＡｓＰ層２０３のバンドギャップは、１．０ｅＶであることから、図２（ｂ）のような本実施形態の構造でもポテンシャルバリアによる界面抵抗が生じる。

そこで本実施形態では、ＧａＩｎＡｓＰ層２０３に添加するｎ型ドーパントのドーピング量を１×１０^１９ａｔｏｍ／ｃｍ^３以上とした。キャリア濃度はドーピング量に比例し、抵抗率はキャリア濃度に反比例することから、ドーピング量を高くすることでポテンシャルバリアを抑制することができる。本実施形態では、図２（ｂ）の接合界面と同構造の接合界面を有するサンプルを別途作製して、該サンプルにオーミック電極を形成し、半導体パラメータアナライザで界面抵抗を測定したところ、界面抵抗が０．２Ω・ｃｍ^２の界面を形成することが確認できた。

従来例では、ドーピング量が３×１０^１８ａｔｏｍ／ｃｍ^３のｎ−ＧａＡｓ／ｎ−ＩｎＰ界面ではポテンシャルバリアの影響でダイオードライクなＩ−Ｖ特性を示すことが知られていた。しかしながら、本開示における検討の結果、ドーピング量が１×１０^１９ａｔｏｍ／ｃｍ^３のｎ−ＧａＡｓ／ｎ−ＩｎＰ界面の抵抗は、オーミックでポテンシャルバリアの影響が見られなかった。このため、接合をオーミック・コンタクトとするかしないかのドーピング量の閾値は、３×１０^１８ａｔｏｍ／ｃｍ^３〜１×１０^１９ａｔｏｍ／ｃｍ^３の間に存在するものと推定される。

以下では、貼り合わせ法によって図２（ｂ）の構造を作製する方法を説明する。例えば、ＧａＡｓ基板上にＧａＡｓ層をエピタキシャル成長する工程と、ＩｎＰ基板上にＩｎＰ層をエピタキシャル成長する工程と、前記エピタキシャル成長した前記ＧａＡｓ基板の最表面および前記エピタキシャル成長した前記ＩｎＰ基板の最表面を活性化する工程と、前記活性化した前記ＧａＡｓ基板および前記活性化した前記ＩｎＰ基板を貼り合わせる工程を含む製造方法により作製できる。

図３は、本実施形態のＧａＩｎＡｓＰ層２０３を含む化合物半導体ヘテロ構造を作製する図である。図３（ａ）および（ｂ）は、貼り合わせ前にＧａＩｎＡｓＰ層２０３を形成する方法であり、図３（ｃ）は、ＧａＩｎＡｓＰ層２０３を形成せずに貼り合わせる方法である。

まず図３（ａ）では、ＧａＡｓ基板上にＧａＡｓ系化合物半導体積層構造２０５をエピタキシャル成長させる。ＧａＡｓ系化合物半導体積層構造２０５の最表面には、ＧａＡｓ層２０４を５０ｎｍの厚さでエピタキシャル成長させる。また別途にＩｎＰ基板上にＩｎＰ系化合物半導体積層構造２０１をエピタキシャル成長させる。ＩｎＰ系化合物半導体積層構造２０１の最表面にＩｎＰ層２０２を５０ｎｍの厚さでエピタキシャル成長させた後、ＧａＩｎＡｓＰ層２０３を５ｎｍの厚さでエピタキシャル成長させる。またＧａＩｎＡｓＰ層２０３のドーピング量を１×１０^１９ａｔｏｍ／ｃｍ^３以上とすることで、貼り合わせた後の接合界面の界面抵抗を抑制することができる。

なお、ＩｎＰ基板またはＧａＡｓ基板上にエピタキシャル成長させる方法は、有機金属化学気相成長（ＭＯＣＶＤ）や分子線エピタキシー（ＭＢＥ）などが挙げられるが、エピタキシャル成長の方法に制限はない。また、エピタキシャル成長させる厚さは一例であり、これらの厚さに限定されるものではない。

さらにその後、真空中においてＧａＡｓ層２０４とＧａＩｎＡｓＰ層２０３の表面を活性化し、荷重をかけて貼り合わせることで、化合物半導体ヘテロ構造を得る。表面の活性化には、例えば加速したアルゴンイオンを用いることができるが、これに限定されるものではなく、加速した中性原子やプラズマなどを用いて活性化してもよい。また貼り合わせる際には、加熱しながら貼り合わせてもよい。

また、ＩｎＰ系化合物半導体積層構造２０１上にＧａＩｎＡｓＰ層２０３を形成するのではなく、図３（ｂ）に示すように、ＧａＡｓ系化合物半導体積層構造２０５上にＧａＩｎＡｓＰ層２０３を形成してもよい。図３（ｂ）のＧａＩｎＡｓＰ層２０３の形成以外のプロセスは、図３（ａ）と同様であるので、詳細な説明は省略する。

本実施形態の別の作製方法としては、図３（ｃ）に示す方法がある。ＧａＡｓ基板上にＧａＡｓ系化合物半導体積層構造２０５をエピタキシャル成長させる。ＧａＡｓ系化合物半導体積層構造２０５の最表面には、ＧａＡｓ層２０４を５０ｎｍの厚さでエピタキシャル成長させる。また別途にＩｎＰ基板上にＩｎＰ系化合物半導体積層構造２０１をエピタキシャル成長させる。ＩｎＰ系化合物半導体積層構造２０１の最表面には、ＩｎＰ層２０２を５０ｎｍの厚さでエピタキシャル成長させる。

さらにその後、真空中においてＧａＡｓ層２０４とＩｎＰ層２０２の表面を加速したアルゴンイオンで活性化し、荷重をかけて貼り合わせる。活性化する際に接合界面近傍をアモルファス化して、ＧａＡｓとＩｎＰを結合させることで、アモルファス構造のＧａＩｎＡｓＰ層２０３が形成され、図２（ｂ）に示す化合物半導体ヘテロ構造を作製することができる。

なお上記の方法で作製した化合物半導体ヘテロ構造をフォトルミネッセンス法で分析したところ、接合界面付近のアモルファス層から１．０ｅＶのバンドギャップに対応する発光を観測した。ＩｎＰより小さいバンドギャップとなる組成比のＧａＩｎＡｓＰの混晶は、熱膨張係数がＩｎＰとＧａＡｓの間の値となることから、上記の化合物半導体ヘテロ構造は、図２（ｂ）で示したような熱膨張係数の差を緩和した構造である。

上記の方法で形成されたＧａＩｎＡｓＰ層２０３には、ＧａＡｓ層２０４とＩｎＰ層２０２のドーパントが含まれることになる。したがって、ＧａＡｓ層２０４とＩｎＰ層２０２のドーピング量を１×１０^１９ａｔｏｍ／ｃｍ^３以上とすることで、接合界面の界面抵抗を抑制することができる。なお、エピタキシャル成長の方法、成長させる層の厚さ、表面の活性化の方法等には、特に制限はないものとする。

図３に示した方法によれば、熱応力によるデバイスの破損を抑制し、また界面抵抗を抑制した化合物半導体ヘテロ構造を作製することができる。また、ＩｎＰ系化合物半導体積層構造２０１とＧａＡｓ系化合物半導体積層構造２０５に、光電変換セル１０４として作用するｐｎ接合を形成することで太陽電池１００を作製することができる。ここまで本発明の実施形態を説明したが、以下では、より詳細な実施例によって実施形態を説明する。

図４は、第１の実施例における太陽電池１００の断面図であり、図３（ａ）で示した作製方法である。図４（ａ）は、各基板上のＩｎＰ系化合物半導体積層構造２０１とＧａＡｓ系化合物半導体積層構造２０５を示している。図４（ｂ）は、ＩｎＰ系化合物半導体積層構造２０１とＧａＡｓ系化合物半導体積層構造２０５を貼り合わせた構造を示している。図４（ｃ）は、電極１０３等を形成した太陽電池１００を示している。

まず図４（ａ）について説明する。ＩｎＰ系化合物半導体積層構造２０１は、ｐ型ＩｎＰ基板４０１上にｐ型ＩｎＰ層４０２、ｐ型ＧａＩｎＡｓＰ層４０３、ｎ型ＧａＩｎＡｓＰ層４０４、ｎ型ＩｎＰ層４０５、ｎ型ＧａＩｎＡｓＰ層４０６の順でエピタキシャル成長する。

ｐ型ＧａＩｎＡｓＰ層４０３およびｎ型ＧａＩｎＡｓＰ層４０４は、バンドギャップが１．０ｅＶとなる組成比で、ｐ型ＩｎＰ層４０２に格子整合している。またｐ型ＧａＩｎＡｓＰ層４０３とｎ型ＧａＩｎＡｓＰ層４０４は、ｐｎ接合を形成しており、光電変換セル１０４として機能する。ｎ型ＩｎＰ層４０５は、Ｓｅを１×１０^１９ａｔｏｍ／ｃｍ^３でドープし、１００ｎｍの厚さでエピタキシャル成長する。

ｎ型ＧａＩｎＡｓＰ層４０６は、バンドギャップがＩｎＰのバンドギャップより小さくなる組成比で、例えばバンドギャップが１．０ｅＶとなるＧａ：０．２４、Ｉｎ：０．７６、Ａｓ：０．５２、Ｐ：０．４８の組成比で、Ｓｅを１×１０^１９ａｔｏｍ／ｃｍ^３でドープし、５ｎｍの厚さでエピタキシャル成長する。なお、ｎ型ＧａＩｎＡｓＰ層４０６のバンドギャップは一例であり、１．０ｅＶに限定するものではない。

ＧａＡｓ系化合物半導体積層構造２０５は、ｎ型ＧａＡｓ基板４２２上にｎ型ＧａＩｎＰ層４２１、ｎ型ＧａＡｓ層４２０、ｎ型ＡｌＩｎＰ窓層４１９、ｎ型ＧａＩｎＰ層４１８、ｐ型ＧａＩｎＰ層４１７、ｐ型ＡｌＩｎＰ ＢＳＦ層４１６の順でエピタキシャル成長する。ｎ型ＧａＩｎＰ層４２１は、ｎ型ＧａＡｓ基板４２２に格子整合し、同様にｎ型ＧａＡｓ層４２０、ｎ型ＡｌＩｎＰ窓層４１９も順次下部層に格子整合する。ｎ型ＧａＩｎＰ層４１８およびｐ型ＧａＩｎＰ層４１７は、バンドギャップが１．９ｅＶとなる組成比で、ｎ型ＡｌＩｎＰ窓層４１９に格子整合している。またｎ型ＧａＩｎＰ層４１８とｐ型ＧａＩｎＰ層４１７は、ｐｎ接合を形成しており、光電変換セル１０４として機能する。

ｐ型ＡｌＩｎＰ ＢＳＦ層４１６上にはｐ＋＋型ＡｌＧａＡｓ層４１５を、Ｃを１×１０^１９ａｔｏｍ／ｃｍ^３でドープして、２５ｎｍの厚さでエピタキシャル成長する。ｐ＋＋型ＡｌＧａＡｓ層４１５上にはｎ＋＋型ＧａＩｎＰ層４１４を、Ｓｅを１×１０^１９ａｔｏｍ／ｃｍ^３でドープして、２５ｎｍの厚さでエピタキシャル成長する。ｐ＋＋型ＡｌＧａＡｓ層４１５とｎ＋＋型ＧａＩｎＰ層４１４は、トンネル接合を形成し、光電変換セル１０４間の電流を伝導させる役割を持つ。なお本明細書では、トンネル接合を形成するｐ型層とｎ型層を、「ｐ＋＋型」と「ｎ＋＋型」として記載し、光電変換セル１０４のｐｎ接合と区別する。

ｎ＋＋型ＧａＩｎＰ層４１４上にはｎ型ＧａＩｎＰ窓層４１３、ｎ型ＧａＡｓ層４１２、ｐ型ＧａＡｓ層４１１、ｐ型ＧａＩｎＰ ＢＳＦ層４１０の順でエピタキシャル成長する。ｎ型ＧａＡｓ層４１２とｐ型ＧａＡｓ層４１１は、ｐｎ接合を形成しており、光電変換セル１０４として機能する。

ｐ型ＧａＩｎＰ ＢＳＦ層４１０上にはｐ＋＋型ＧａＡｓ層４０９を、Ｃを１×１０^１９ａｔｏｍ／ｃｍ^３でドープして、２５ｎｍの厚さでエピタキシャル成長する。ｐ＋＋型ＧａＡｓ層４０９上にはｎ＋＋型ＧａＡｓ層４０８を、Ｔｅを１×１０^１９ａｔｏｍ／ｃｍ^３でドープして、２５ｎｍの厚さでエピタキシャル成長する。ｐ＋＋型ＧａＡｓ層４０９とｎ＋＋型ＧａＡｓ層４０８は、トンネル接合を形成し、光電変換セル１０４間の電流を伝導させる役割を持つ。ｎ＋＋型ＧａＡｓ層４０８上にはｎ型ＧａＡｓ層４０７を、Ｔｅを１×１０^１９ａｔｏｍ／ｃｍ^３でドープして、２５ｎｍの厚さでエピタキシャル成長する。

上記のように作製したＩｎＰ系化合物半導体積層構造２０１およびＧａＡｓ系化合物半導体積層構造２０５を貼り合わせることで、図４（ｂ）に示す構造を得る。両構造の貼り合わせは、最表面のｎ型ＧａＩｎＡｓＰ層４０６とｎ型ＧａＡｓ層４０７を、加速したアルゴンイオンで活性化して、荷重をかけることで貼り合わせる。

図４（ｂ）のように貼り合わせた後、硫酸系のエッチング溶液でｎ型ＧａＡｓ基板４２２とｎ型ＧａＩｎＰ層４２１を除去する。さらに図４（ｃ）のように、ｐ型電極４００、ｎ型電極４３０、ＡＲコート４４０（Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｖｅコート）を形成して太陽電池１００を作製する。

上記のように作製した太陽電池１００は、ＩｎＰ層２０２とＧａＡｓ層２０４の間に熱膨張係数の差を緩和するためのＧａＩｎＡｓＰ層２０３を設けることで、貼り合わせ接合界面近傍の熱応力を分散させることができる。また、ＧａＩｎＡｓＰ層２０３に高濃度のドーピングを行うことから、界面抵抗を抑制することができる。

図５は、第２の実施例における太陽電池１００の断面図であり、図３（ｃ）で示した作製方法である。図５（ａ）は、各基板上のＩｎＰ系化合物半導体積層構造２０１とＧａＡｓ系化合物半導体積層構造２０５を示している。図５（ｂ）は、ＩｎＰ系化合物半導体積層構造２０１とＧａＡｓ系化合物半導体積層構造２０５を貼り合わせた構造を示している。図５（ｃ）は、電極１０３等を形成した太陽電池１００を示している。

図５（ａ）は、図４（ａ）のＩｎＰ系化合物半導体積層構造２０１からｎ型ＧａＩｎＡｓＰ層４０６を除いた構造と同一である。よってここでは詳細な説明は省略する。

その後、作製したＩｎＰ系化合物半導体積層構造２０１およびＧａＡｓ系化合物半導体積層構造２０５を貼り合わせることで、図５（ｂ）に示す構造を得る。両構造の貼り合わせは、最表面のｎ型ＩｎＰ層４０５とｎ型ＧａＡｓ層４０７を加速したアルゴンイオンで活性化して、荷重をかけることで貼り合わせる。活性化する際にｎ型ＩｎＰ層４０５とｎ型ＧａＡｓ層４０７の接合界面近傍をアモルファス化することで、バンドギャップが１．０ｅＶのアモルファス構造のｎ型ＧａＩｎＡｓＰ層４０６が３ｎｍ形成され、図２（ｂ）に示す化合物半導体ヘテロ構造となる。

図５（ｂ）のように貼り合わせた後、硫酸系のエッチング溶液でｎ型ＧａＡｓ基板４２２とｎ型ＧａＩｎＰ層４２１を除去する。さらに図５（ｃ）のように、ｐ型電極４００、ｎ型電極４３０、ＡＲコート４４０を形成して太陽電池１００を作製する。

上記のように作製した太陽電池１００は、ＩｎＰ層２０２とＧａＡｓ層２０４の間に熱膨張係数の差を緩和するためのＧａＩｎＡｓＰ層２０３を設けることで、貼り合わせ接合界面近傍の熱応力を分散させることができる。また、ＧａＩｎＡｓＰ層２０３に高濃度のドーピングを行うことから、界面抵抗を抑制することができる。

図６は、第３の実施例における太陽電池１００の断面図である。図６（ａ）は、各基板上のＩｎＰ系化合物半導体積層構造２０１とＧａＡｓ系化合物半導体積層構造２０５を示している。図６（ｂ）は、ＩｎＰ系化合物半導体積層構造２０１とＧａＡｓ系化合物半導体積層構造２０５を貼り合わせた構造を示している。図６（ｃ）は、電極１０３等を形成した太陽電池１００を示している。

図６（ａ）のＩｎＰ系化合物半導体積層構造２０１において、ｐ型ＩｎＰ基板４０１からｎ型ＩｎＰ層４０５までの構造は、他の実施例と同一である。ｎ型ＩｎＰ層４０５上には、ｎ＋＋ＧａＩｎＡｓＰ層６０６をエピタキシャル成長する。

また、図６（ａ）のＧａＡｓ系化合物半導体積層構造２０５において、ｎ型ＧａＡｓ基板４２２からｐ型ＧａＩｎＰ ＢＳＦ層４１０までの構造は、他の実施例と同一である。ｐ型ＧａＩｎＰ ＢＳＦ層４１０上には、ｐ型ＧａＡｓ層６０９をエピタキシャル成長する。ｐ型ＧａＡｓ層６０９上にはｐ＋＋型ＧａＡｓ層６０８を、Ｃを１×１０^１９ａｔｏｍ／ｃｍ^３でドープして、２５ｎｍの厚さでエピタキシャル成長する。

上記のように作製したＩｎＰ系化合物半導体積層構造２０１およびＧａＡｓ系化合物半導体積層構造２０５を貼り合わせることで、図６（ｂ）に示す構造を得る。両構造の貼り合わせは、最表面のｎ＋＋ＧａＩｎＡｓＰ層６０６とｐ＋＋型ＧａＡｓ層６０８を、加速したアルゴンイオンで活性化して、荷重をかけることで貼り合わせる。ｎ＋＋ＧａＩｎＡｓＰ層６０６とｐ＋＋型ＧａＡｓ層６０８は、トンネル接合を形成し、光電変換セル１０４間の電流を伝導させる役割を持つ。

図６（ｂ）のように貼り合わせた後、硫酸系のエッチング溶液でｎ型ＧａＡｓ基板４２２とｎ型ＧａＩｎＰ層４２１を除去する。さらに図６（ｃ）のように、ｐ型電極４００、ｎ型電極４３０、ＡＲコート４４０を形成して太陽電池１００を作製する。

上記のように作製した太陽電池１００は、ＩｎＰ層２０２とＧａＡｓ層２０４の間に熱膨張係数の差を緩和するためのＧａＩｎＡｓＰ層２０３を設けることで、貼り合わせ接合界面近傍の熱応力を分散させることができる。また、接合界面がトンネル接合を形成することで、高ドープ領域を減らすことができ、結晶性の向上やフリーキャリア吸収の低減によって、変換効率を向上させることができる。

以上、本発明について実施形態をもって説明してきたが、本発明は上述した実施形態に限定されるものではなく、当業者が推考しうる実施態様の範囲内において、本発明の作用・効果を奏する限り、本発明の範囲に含まれるものである。

１００…太陽電池、１０１…電子、１０２…正孔、１０３…電極、１０４…光電変換セル、１０５…ｎ型半導体、１０６…ｐ型半導体、２０１…ＩｎＰ系化合物半導体積層構造、２０２…ＩｎＰ層、２０３…ＧａＩｎＡｓＰ層、２０４…ＧａＡｓ層、２０５…ＧａＡｓ系化合物半導体積層構造、４００…ｐ型電極、４０１…ｐ型ＩｎＰ基板、４０２…ｐ型ＩｎＰ層、４０３…ｐ型ＧａＩｎＡｓＰ層、４０４…ｎ型ＧａＩｎＡｓＰ層、４０５…ｎ型ＩｎＰ層、４０６…ｎ型ＧａＩｎＡｓＰ層、４０７…ｎ型ＧａＡｓ層、４０８…ｎ＋＋型ＧａＡｓ層、４０９…ｐ＋＋型ＧａＡｓ層、４１０…ｐ型ＧａＩｎＰ ＢＳＦ層、４１１…ｐ型ＧａＡｓ層、４１２…ｎ型ＧａＡｓ層、４１３…ｎ型ＧａＩｎＰ窓層、４１４…ｎ＋＋型ＧａＩｎＰ層、４１５…ｐ＋＋型ＡｌＧａＡｓ層、４１６…ｐ型ＡｌＩｎＰ ＢＳＦ層、４１７…ｐ型ＧａＩｎＰ層、４１８…ｎ型ＧａＩｎＰ層、４１９…ｎ型ＡｌＩｎＰ窓層、４２０…ｎ型ＧａＡｓ層、４２１…ｎ型ＧａＩｎＰ層、４２２…ｎ型ＧａＡｓ基板、４３０…ｎ型電極、４４０…ＡＲコート、６０６…ｎ＋＋ＧａＩｎＡｓＰ層、６０８…ｐ＋＋型ＧａＡｓ層、６０９…ｐ型ＧａＡｓ層

特表２０１４−５０４００２

Applied Physics Express 7, 112301(2014)

Claims (9)

1. ＧａＡｓ層とＩｎＰ層を含み、
   前記ＧａＡｓ層と前記ＩｎＰ層との間には、前記ＩｎＰ層のバンドギャップより小さいバンドギャップとなる組成比を有するＧａＩｎＡｓＰ層を備える
   化合物半導体デバイス。
2. 前記ＧａＡｓ層のドーピング量と、前記ＩｎＰ層のドーピング量と、前記ＧａＩｎＡｓＰ層のドーピング量は、いずれも１×１０^１９ａｔｏｍ／ｃｍ^３以上である請求項１に記載の化合物半導体デバイス。
3. 前記ＧａＩｎＡｓＰ層がアモルファスである請求項１または請求項２に記載の化合物半導体デバイス。
4. ＧａＡｓ基板上にＧａＡｓ層をエピタキシャル成長する工程と、
   ＩｎＰ基板上にＩｎＰ層をエピタキシャル成長する工程と、
   前記エピタキシャル成長した前記ＧａＡｓ基板の最表面および前記エピタキシャル成長した前記ＩｎＰ基板の最表面を活性化する工程と、
   前記活性化した前記ＧａＡｓ基板および前記活性化した前記ＩｎＰ基板を貼り合わせる工程を含む、化合物半導体デバイスの製造方法。
5. 前記ＧａＡｓ層のドーピング量と、前記ＩｎＰ層のドーピング量は、１×１０^１９ａｔｏｍ／ｃｍ^３以上である請求項４に記載の製造方法。
6. 前記貼り合わせる工程で貼り合わせた接合界面には、アモルファスのＧａＩｎＡｓＰ層が形成される、請求項４または請求項５に記載の製造方法。
7. 前記エピタキシャル成長した前記ＧａＡｓ基板の上に、前記ＩｎＰ層のバンドギャップより小さいバンドギャップとなる組成比を有するＧａＩｎＡｓＰ層をエピタキシャル成長する工程を含む
   請求項４または請求項５に記載の製造方法。
8. 前記エピタキシャル成長した前記ＩｎＰ基板の上に、前記ＩｎＰ層のバンドギャップより小さいバンドギャップとなる組成比を有するＧａＩｎＡｓＰ層をエピタキシャル成長する工程を含む
   請求項４または請求項５に記載の製造方法。
9. 前記ＧａＩｎＡｓＰ層のドーピング量は、１×１０^１９ａｔｏｍ／ｃｍ^３以上である
   請求項７または請求項８に記載の製造方法。