JP2018113466A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2018113466A JP2018113466A JP2018045552A JP2018045552A JP2018113466A JP 2018113466 A JP2018113466 A JP 2018113466A JP 2018045552 A JP2018045552 A JP 2018045552A JP 2018045552 A JP2018045552 A JP 2018045552A JP 2018113466 A JP2018113466 A JP 2018113466A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hole
- organic insulating
- main surface
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 230000000149 penetrating effect Effects 0.000 claims abstract description 7
- 238000009413 insulation Methods 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 66
- 229910052710 silicon Inorganic materials 0.000 description 66
- 239000010703 silicon Substances 0.000 description 66
- 239000002184 metal Substances 0.000 description 55
- 238000007747 plating Methods 0.000 description 49
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 20
- 238000004519 manufacturing process Methods 0.000 description 20
- 229910052814 silicon oxide Inorganic materials 0.000 description 20
- 238000001312 dry etching Methods 0.000 description 13
- 238000004544 sputter deposition Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- 239000002245 particle Substances 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- 238000009713 electroplating Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
一主面と、前記一主面とは反対側の他の主面と、前記一主面から前記他の主面までを貫通する貫通孔と、を有する半導体基板と、前記他の主面上に形成された第1導電層と、前記貫通孔の内壁に形成されると共に前記第1導電層を露出する第1開口部を有する絶縁層と、前記貫通孔の内壁に形成された絶縁層を被覆すると共に前記第1導電層の前記第1開口部の外縁に対応する領域に形成された凹部に埋設される有機絶縁層と、前記貫通孔の内壁に形成された有機絶縁層上に形成されると共に、前記有機絶縁層の前記貫通孔の底部に形成された第2開口部から露出する前記第1導電層に接続される第2導電層と、を備える半導体装置が提供される。
図1−5(K)を参照すれば、本発明の好ましい第1の実施の形態の半導体装置1は、半導体シリコン基板10と、酸化シリコン膜12と、TiN膜14と、Al膜16と、貫通孔20と、CVD酸化膜22と、有機絶縁膜24と、シードメタル層26と、Cuめっき層30と、ソルダーレジスト32とを備えている。
次に、図9−1〜9−5を参照して比較例の半導体装置3の製造方法を説明する。
シリコン基板10の主面13上ならびに貫通孔20の側面21および底部にCVD酸化膜22(図1−2(D)、図9−2(D)、図11参照)を形成すると、CVDに使用される原料ガスの回り込みの影響等で、貫通孔20の底部に形成されるCVD酸化膜22よりも、シリコン基板10の主面13上に形成されるCVD酸化膜22の方が膜厚が厚くなり、また、貫通孔20の底部の角部に窪み221が生じる(図11参照)。また、CVD酸化膜22を形成する際に、シリコン基板10の主面13上等でパーティクル221がCVD酸化膜22に取り込まれる場合もある(図10参照)。
比較例のように、スパッタによりシードメタル層26を形成すると、貫通孔20の底部の角部に生じたAl膜16の窪み161には、未スパッタ部分261やピンホールが発生する場合がある(図15参照)。
このような場合には、パーティクル221を介してシリコン基板10とCuめっき層30との間でリークが発生する。
図8−5(K)を参照すれば、本発明の好ましい第2の実施の形態の半導体装置2は、半導体シリコン基板10と、酸化シリコン膜12と、TiN膜14と、Al膜16と、貫通孔20と、CVD酸化膜22と、有機絶縁膜24と、シードメタル層26と、Cuめっき層30と、ソルダーレジスト32とを備えている。
電解めっきでは、主面13上の方が貫通孔20内よりも電流が流れやすいので、主面13上のCuめっき層30の膜厚は、貫通孔20の側面21や底部のCuめっき層30の膜厚よりも大きい。
11 主面
12 酸化シリコン膜
13 主面
14 TiN膜
16 Al膜
20 貫通孔
22 CVD酸化膜
24 有機絶縁膜
25 開孔
26 シードメタル層
28 ドライフィルム
30 Cuめっき層
32 ソルダーレジスト
Claims (5)
- 一主面と、前記一主面とは反対側の他の主面と、前記一主面から前記他の主面までを貫通する貫通孔と、を有する半導体基板と、
前記他の主面上に形成された第1導電層と、
前記貫通孔の内壁に形成されると共に前記第1導電層を露出する第1開口部を有する絶縁層と、
前記貫通孔の内壁に形成された絶縁層を被覆すると共に前記第1導電層の前記第1開口部の外縁に対応する領域に形成された凹部に埋設される有機絶縁層と、
前記貫通孔の内壁に形成された有機絶縁層上に形成されると共に、前記有機絶縁層の前記貫通孔の底部に形成された第2開口部から露出する前記第1導電層に接続される第2導電層と、を備える
半導体装置。 - 前記絶縁層は、前記第1導電層と接する第1領域と、前記有機絶縁層を介して前記第1導電層と接する第2領域と、を有することを特徴とする
請求項1に記載の半導体装置。 - 前記絶縁層は、前記一主面を被覆することを特徴とする
請求項1または2に記載の半導体装置。 - 前記第2導電層は、前記有機絶縁層を介して前記一主面上の前記絶縁層と接する
請求項3に記載の半導体装置。 - 前記第2導電層は、平面視において前記第1開口部に内包される領域の前記第1導電層に接続される
請求項1から4のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018045552A JP6499341B2 (ja) | 2018-03-13 | 2018-03-13 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018045552A JP6499341B2 (ja) | 2018-03-13 | 2018-03-13 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013225826A Division JP6309243B2 (ja) | 2013-10-30 | 2013-10-30 | 半導体装置およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019046323A Division JP2019087768A (ja) | 2019-03-13 | 2019-03-13 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018113466A true JP2018113466A (ja) | 2018-07-19 |
JP6499341B2 JP6499341B2 (ja) | 2019-04-10 |
Family
ID=62912582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018045552A Active JP6499341B2 (ja) | 2018-03-13 | 2018-03-13 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6499341B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005012180A (ja) * | 2003-05-28 | 2005-01-13 | Okutekku:Kk | 半導体装置およびその製造方法 |
JP2005223265A (ja) * | 2004-02-09 | 2005-08-18 | Sharp Corp | 半導体装置の製造方法、半導体装置 |
JP2007305960A (ja) * | 2006-04-14 | 2007-11-22 | Sharp Corp | 半導体装置およびその製造方法 |
JP2008300718A (ja) * | 2007-06-01 | 2008-12-11 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JP2009295676A (ja) * | 2008-06-03 | 2009-12-17 | Oki Semiconductor Co Ltd | 半導体装置及びその製造方法 |
-
2018
- 2018-03-13 JP JP2018045552A patent/JP6499341B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005012180A (ja) * | 2003-05-28 | 2005-01-13 | Okutekku:Kk | 半導体装置およびその製造方法 |
JP2005223265A (ja) * | 2004-02-09 | 2005-08-18 | Sharp Corp | 半導体装置の製造方法、半導体装置 |
JP2007305960A (ja) * | 2006-04-14 | 2007-11-22 | Sharp Corp | 半導体装置およびその製造方法 |
JP2008300718A (ja) * | 2007-06-01 | 2008-12-11 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JP2009295676A (ja) * | 2008-06-03 | 2009-12-17 | Oki Semiconductor Co Ltd | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6499341B2 (ja) | 2019-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10580732B2 (en) | Semiconductor device | |
JP6021441B2 (ja) | 半導体装置 | |
JP6499341B2 (ja) | 半導体装置 | |
JP2019087768A (ja) | 半導体装置 | |
US20050215054A1 (en) | Feed-through process and amplifier with feed-through | |
JP6926294B2 (ja) | 半導体装置の製造方法 | |
JP2006270031A (ja) | 半導体装置およびその製造方法 | |
JP2008085238A (ja) | 貫通電極付き基板の製造方法、及び貫通電極付き基板 | |
JP6272431B2 (ja) | 半導体装置およびその製造方法 | |
JP2008016553A (ja) | 半導体装置の製造方法 | |
JP2019121776A (ja) | バンプ構造を有する半導体装置の製造方法 | |
JP6445672B2 (ja) | 半導体装置 | |
JP2011187969A (ja) | 半導体装置の製造方法 | |
KR100368090B1 (ko) | 비감광성폴리이미드수지절연막의콘택홀형성방법 | |
JP2005129665A (ja) | 半導体装置およびその製造方法 | |
JP2021180333A (ja) | 半導体装置 | |
JP2007317810A (ja) | 金属配線の製造方法 | |
KR101868457B1 (ko) | 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법 | |
JPS6113375B2 (ja) | ||
JP5672668B2 (ja) | 半導体装置の製造方法 | |
JP2010225706A (ja) | 電子デバイス、及びその製造方法 | |
JP2012204495A (ja) | 半導体装置の製造方法 | |
JP2019033299A (ja) | 半導体装置 | |
JP4971960B2 (ja) | 半導体装置の製造方法 | |
TWI390629B (zh) | 乾膜光阻於矽穿孔應用中之用途 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181009 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190314 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6499341 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |