JP2018055748A - メモリシステム - Google Patents
メモリシステム Download PDFInfo
- Publication number
- JP2018055748A JP2018055748A JP2016191391A JP2016191391A JP2018055748A JP 2018055748 A JP2018055748 A JP 2018055748A JP 2016191391 A JP2016191391 A JP 2016191391A JP 2016191391 A JP2016191391 A JP 2016191391A JP 2018055748 A JP2018055748 A JP 2018055748A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- read
- read voltage
- nonvolatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/1202—Word line control
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
Abstract
【解決手段】実施形態のメモリシステムは、不揮発性メモリと、コントローラと、を備える。前記不揮発性メモリは、ワード線と、前記ワード線に接続される複数のメモリセルと、を備える。前記コントローラは、前記不揮発性メモリの前記ワード線に接続される前記複数のメモリセルに対する読み出し電圧を前記不揮発性メモリに探索させるためのコマンドを前記不揮発性メモリに対して送信する。
【選択図】図1
Description
図1は、第1の実施形態に係るメモリシステムの構成例を示すブロック図である。メモリシステム1は、ホスト装置2と通信線で接続され、ホスト装置2の外部記憶装置として機能する。ホスト装置2は、例えば、パーソナルコンピュータなどの情報処理装置、携帯電話、撮像装置であってもよいし、タブレットコンピュータやスマートフォンなどの携帯端末であってもよいし、ゲーム機器であってもよいし、カーナビゲーションシステムなどの車載端末であってもよい。
図17は、第2の実施形態に係るメモリシステムのホスト装置2からの読み出し要求に対する不揮発性メモリ100からのデータの読み出し処理のフローチャートである。図17において、図13の構成と同一部分は同一符号で示す。尚、本実施形態の説明において、第1実施形態と同様の構成および動作については、重複する説明を省略する。また、本実施形態におけるメモリシステム1の外観及び構成等は、図1乃至図12と同様とする。
図18は、第3の実施形態に係るメモリシステムのパトロール処理のフローチャートである。図18において、図13の構成と同一部分は同一符号で示す。尚、本実施形態の説明において、第1実施形態と同様の構成および動作については、重複する説明を省略する。また、本実施形態におけるメモリシステム1の外観及び構成等は、図1乃至図12と同様とする。
2・・・ホスト装置
3・・・システム
4・・・コネクタ
100・・・不揮発性メモリ
110・・・メモリチップ
200・・・メモリコントローラ
210・・・ホストI/F
220・・・制御部
230・・・データバッファ
240・・・符号化部/復号部
250・・・メモリI/F
260・・・内部バス
400・・・基板
Claims (11)
- ワード線と、前記ワード線に接続される複数のメモリセルと、を備える不揮発性メモリと、
前記不揮発性メモリの前記ワード線に接続される前記複数のメモリセルに対する読み出し電圧を前記不揮発性メモリに探索させるためのコマンドを前記不揮発性メモリに対して送信するコントローラと、
を備えるメモリシステム。 - 前記不揮発性メモリはデータ消去単位であるブロックを複数備え、前記ブロックの各々は前記ワード線および前記ワード線に接続される複数のメモリセルを複数備え、
前記送信したコマンドに対して前記不揮発性メモリから応答を受信した場合、前記応答に基づいて、前記不揮発性メモリのワード線に接続される複数のメモリセルが含まれるブロックに保存されるデータを別のブロックに保存するかを判定する請求項1に記載のメモリシステム。 - 前記コントローラは、所定時間内に、前記複数のブロックの各々に含まれる前記複数のワード線に対して前記判定を行う請求項2に記載のメモリシステム。
- 前記コントローラは、前記応答に含まれる読み出し電圧と予め設定された読み出し電圧との差分である第1の差分を算出し、前記第1の差分が所定の第1の値以上の場合、前記不揮発性メモリのワード線に接続される複数のメモリセルが含まれるブロックに保存されるデータを別のブロックに保存する請求項2または請求項3に記載のメモリシステム。
- 前記コントローラは、前記不揮発性メモリからの前記コマンドに対する前記応答が読み出し電圧を算出できなかったことを示す情報である場合、前記不揮発性メモリに読み出し要求を送信することにより読み出しを算出し、前記算出された読み出し電圧と前記予め設定された読み出しとの差分である第2の差分を算出し、前記第2の差分が所定の第2の値以上の場合、前記ワード線に接続される複数のメモリセルが含まれるブロックに保存されるデータを別のブロックに保存する請求項2または請求項3に記載のメモリシステム。
- 前記コントローラは、前記不揮発性メモリからの前記コマンドに対する前記応答が読み出し電圧を算出できなかったことを示す情報である場合であって、前記コントローラが保持する読み出し電圧を使用して前記ワード線に接続された複数のメモリセルからデータを読み出し、前記読み出したデータを復号できなかった場合に、前記不揮発性メモリに読み出し要求を送信することにより読み出し電圧を算出する請求項5に記載のメモリシステム。
- 前記コントローラは、前記不揮発性メモリのワード線に接続される複数のメモリセルの消耗度を算出し、前記算出した消耗度が所定の消耗度以上の場合、前記不揮発性メモリへ前記コマンドを送信しない請求項1乃至請求項6のいずれか1項に記載のメモリシステム。
- 前記コントローラは、前記算出した消耗度が前記所定の消耗度以上の場合、前記不揮発性メモリに読み出し要求を送信することにより読み出し電圧を算出し、前記算出された読み出し電圧と前記予め設定された読み出し電圧との差分である第3の差分を算出し、前記第3の差分が所定の第3の値以上の場合、前記第1のワード線が含まれるブロックに保存されるデータを別のブロックに保存する請求項7に記載のメモリシステム。
- 前記メモリシステムは、ホスト装置に接続可能であって、
前記コントローラは、前記ホスト装置から読み出し要求を受信した場合に、前記読み出し要求に対応するデータを前記不揮発性メモリから読み出し、前記読み出したデータである第1のデータを復号し、前記第1のデータの復号に成功した場合は、前記復号された第1データを前記ホスト装置へ送信し、
前記第1のデータの復号に失敗した場合は、前記コマンドを送信し、前記不揮発性メモリからの前記コマンドに対する応答に含まれる読み出し電圧を使用して前記読み出し要求に対応するデータを前記不揮発性メモリから読み出し、前記応答に含まれる読み出し電圧を使用して読み出したデータである第2のデータを復号し、前記第2のデータの復号に成功した場合は、前記復号された第2データを前記ホスト装置へ送信する請求項1に記載のメモリシステム。 - 前記コントローラは、前記読み出し要求に対応するデータを前記不揮発性メモリから読み出すための読み出し電圧を保持し、前記保持されている読み出し電圧を前記応答に含まれる読み出し電圧で更新する請求項9に記載のメモリシステム。
- 前記コントローラは、前記不揮発性メモリからの前記コマンドに対する応答が読み出し電圧を算出できなかったことを示す情報である場合、前記不揮発性メモリに読み出し要求を送信することにより読み出し電圧を算出し、前記算出された読み出し電圧を使用して前記読み出し要求に対応するデータを前記不揮発性メモリから読み出し、前記算出された読み出し電圧を使用して読み出されたデータである第3のデータを復号し、前記第3のデータの復号に成功した場合は、前記復号された第3データを前記ホスト装置へ送信する請求項9または請求項10に記載のメモリシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016191391A JP6674361B2 (ja) | 2016-09-29 | 2016-09-29 | メモリシステム |
US15/446,952 US10770147B2 (en) | 2016-09-29 | 2017-03-01 | Memory system including a memory device that can determine optimum read voltage applied to a word line |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016191391A JP6674361B2 (ja) | 2016-09-29 | 2016-09-29 | メモリシステム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020038490A Division JP7087013B2 (ja) | 2020-03-06 | 2020-03-06 | メモリシステムおよび不揮発性メモリの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018055748A true JP2018055748A (ja) | 2018-04-05 |
JP6674361B2 JP6674361B2 (ja) | 2020-04-01 |
Family
ID=61685828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016191391A Active JP6674361B2 (ja) | 2016-09-29 | 2016-09-29 | メモリシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US10770147B2 (ja) |
JP (1) | JP6674361B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7471883B2 (ja) | 2020-03-19 | 2024-04-22 | キオクシア株式会社 | メモリシステム |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180111157A (ko) * | 2017-03-31 | 2018-10-11 | 에스케이하이닉스 주식회사 | 컨트롤러 및 컨트롤러의 동작 방법 |
US10546645B1 (en) * | 2017-07-14 | 2020-01-28 | Synopsys, Inc. | Non-volatile memory with single ended read scheme using distributed common mode feedback |
KR102353363B1 (ko) * | 2017-08-14 | 2022-01-20 | 에스케이하이닉스 주식회사 | 메모리 시스템의 동작 방법 |
JP2020035504A (ja) * | 2018-08-30 | 2020-03-05 | キオクシア株式会社 | メモリシステム |
KR20210041656A (ko) * | 2019-10-07 | 2021-04-16 | 삼성전자주식회사 | 온-다이 미러링 기능을 갖는 메모리 칩 및 그것을 테스트하는 방법 |
JP7358279B2 (ja) * | 2020-03-18 | 2023-10-10 | キオクシア株式会社 | メモリシステム |
JP2021190150A (ja) * | 2020-06-02 | 2021-12-13 | キオクシア株式会社 | メモリシステム及びメモリコントローラ |
CN114360628B (zh) * | 2022-03-07 | 2022-08-16 | 阿里巴巴(中国)有限公司 | 闪存的检测方法以及装置 |
CN116825167B (zh) * | 2023-08-25 | 2023-12-19 | 深圳大普微电子科技有限公司 | 获取最佳阈值电压的方法、装置及非易失性存储设备 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090003057A1 (en) * | 2007-06-28 | 2009-01-01 | Samsung Electronics Co., Ltd. | Non-volatile memory devices and systems including multi-level cells using modified read voltages and methods of operating the same |
US20110038205A1 (en) * | 2009-08-17 | 2011-02-17 | Skymedi Corporation | Method Of Reducing Bit Error Rate For A Flash Memory |
JP2012513072A (ja) * | 2008-12-18 | 2012-06-07 | サンディスク コーポレイション | 不揮発性記憶装置のためのデータリフレッシュ |
JP2012133832A (ja) * | 2010-12-20 | 2012-07-12 | Samsung Yokohama Research Institute Co Ltd | 不揮発性半導体記憶装置、及び読み出し電圧検出方法 |
US20130159785A1 (en) * | 2011-12-16 | 2013-06-20 | Daisuke Hashimoto | Semiconductor storage device, method for controlling the same and control program |
JP2014022037A (ja) * | 2012-07-23 | 2014-02-03 | Samsung Electronics Co Ltd | メモリ装置、メモリシステム及び該メモリ装置の読み取り電圧の制御方法 |
JP2014086128A (ja) * | 2012-10-25 | 2014-05-12 | Samsung Electronics Co Ltd | 回帰分析法を使用しているメモリシステム及びそれの読み取り方法 |
JP2014194689A (ja) * | 2013-03-29 | 2014-10-09 | Mega Chips Corp | 不揮発性記憶システム、不揮発性記憶装置、および、メモリコントローラ |
US20160260493A1 (en) * | 2015-03-04 | 2016-09-08 | SK Hynix Inc. | Semiconductor device including memory cells |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6955967B2 (en) * | 2003-06-27 | 2005-10-18 | Freescale Semiconductor, Inc. | Non-volatile memory having a reference transistor and method for forming |
US6973003B1 (en) * | 2003-10-01 | 2005-12-06 | Advanced Micro Devices, Inc. | Memory device and method |
US8060798B2 (en) | 2007-07-19 | 2011-11-15 | Micron Technology, Inc. | Refresh of non-volatile memory cells based on fatigue conditions |
JP5142692B2 (ja) | 2007-12-11 | 2013-02-13 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2009238874A (ja) | 2008-03-26 | 2009-10-15 | Toshiba Corp | 半導体メモリ及びその製造方法 |
JP2009266944A (ja) | 2008-04-23 | 2009-11-12 | Toshiba Corp | 三次元積層不揮発性半導体メモリ |
JP5283960B2 (ja) | 2008-04-23 | 2013-09-04 | 株式会社東芝 | 三次元積層不揮発性半導体メモリ |
US7808831B2 (en) | 2008-06-30 | 2010-10-05 | Sandisk Corporation | Read disturb mitigation in non-volatile memory |
KR101642465B1 (ko) * | 2008-12-12 | 2016-07-25 | 삼성전자주식회사 | 불휘발성 메모리 장치의 액세스 방법 |
US8661184B2 (en) * | 2010-01-27 | 2014-02-25 | Fusion-Io, Inc. | Managing non-volatile media |
US8467249B2 (en) * | 2010-07-06 | 2013-06-18 | Densbits Technologies Ltd. | Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system |
US8310877B2 (en) * | 2011-01-06 | 2012-11-13 | Freescale Semiconductor, Inc. | Read conditions for a non-volatile memory (NVM) |
JP2013122804A (ja) | 2011-12-12 | 2013-06-20 | Toshiba Corp | 半導体記憶装置 |
US8848453B2 (en) | 2012-08-31 | 2014-09-30 | Micron Technology, Inc. | Inferring threshold voltage distributions associated with memory cells via interpolation |
CN103970619B (zh) * | 2013-02-06 | 2017-09-29 | 东芝存储器株式会社 | 控制器 |
TWI521513B (zh) * | 2013-06-28 | 2016-02-11 | 群聯電子股份有限公司 | 讀取電壓設定方法、控制電路與記憶體儲存裝置 |
US20160077913A1 (en) * | 2014-09-11 | 2016-03-17 | Kabushiki Kaisha Toshiba | Method of controlling nonvolatile memory |
US9916237B2 (en) * | 2014-12-12 | 2018-03-13 | Sandisk Technologies Llc | Model based configuration parameter management |
KR102284658B1 (ko) * | 2015-03-19 | 2021-08-02 | 삼성전자 주식회사 | 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 상기 비휘발성 메모리 장치의 동작 방법 |
JP6561747B2 (ja) * | 2015-10-05 | 2019-08-21 | 富士通株式会社 | 温度測定装置、温度測定方法および温度測定プログラム |
KR102609130B1 (ko) * | 2016-02-17 | 2023-12-05 | 삼성전자주식회사 | 읽기 전압 서치 유닛을 포함하는 데이터 저장 장치 |
US9711231B1 (en) * | 2016-06-24 | 2017-07-18 | Sandisk Technologies Llc | System solution for first read issue using time dependent read voltages |
US20170371559A1 (en) * | 2016-06-28 | 2017-12-28 | Sandisk Technologies Llc | Systems and Methods for Optimizing Media Read Times |
JP2018041761A (ja) * | 2016-09-05 | 2018-03-15 | 株式会社村田製作所 | チップ状電子部品 |
-
2016
- 2016-09-29 JP JP2016191391A patent/JP6674361B2/ja active Active
-
2017
- 2017-03-01 US US15/446,952 patent/US10770147B2/en active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090003057A1 (en) * | 2007-06-28 | 2009-01-01 | Samsung Electronics Co., Ltd. | Non-volatile memory devices and systems including multi-level cells using modified read voltages and methods of operating the same |
JP2009016028A (ja) * | 2007-06-28 | 2009-01-22 | Samsung Electronics Co Ltd | 変更された読み出し電圧を用いるマルチレベルセルを含む不揮発性メモリ装置及びシステム、並びにその動作方法 |
JP2012513072A (ja) * | 2008-12-18 | 2012-06-07 | サンディスク コーポレイション | 不揮発性記憶装置のためのデータリフレッシュ |
US20110038205A1 (en) * | 2009-08-17 | 2011-02-17 | Skymedi Corporation | Method Of Reducing Bit Error Rate For A Flash Memory |
JP2012133832A (ja) * | 2010-12-20 | 2012-07-12 | Samsung Yokohama Research Institute Co Ltd | 不揮発性半導体記憶装置、及び読み出し電圧検出方法 |
US20130159785A1 (en) * | 2011-12-16 | 2013-06-20 | Daisuke Hashimoto | Semiconductor storage device, method for controlling the same and control program |
JP2013125527A (ja) * | 2011-12-16 | 2013-06-24 | Toshiba Corp | 半導体記憶装置、半導体記憶装置の制御方法、制御プログラム |
JP2014022037A (ja) * | 2012-07-23 | 2014-02-03 | Samsung Electronics Co Ltd | メモリ装置、メモリシステム及び該メモリ装置の読み取り電圧の制御方法 |
US20150029796A1 (en) * | 2012-07-23 | 2015-01-29 | Myung-Hoon Choi | Memory device, memory system, and method of controlling read voltage of the memory device |
JP2014086128A (ja) * | 2012-10-25 | 2014-05-12 | Samsung Electronics Co Ltd | 回帰分析法を使用しているメモリシステム及びそれの読み取り方法 |
JP2014194689A (ja) * | 2013-03-29 | 2014-10-09 | Mega Chips Corp | 不揮発性記憶システム、不揮発性記憶装置、および、メモリコントローラ |
US20160260493A1 (en) * | 2015-03-04 | 2016-09-08 | SK Hynix Inc. | Semiconductor device including memory cells |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7471883B2 (ja) | 2020-03-19 | 2024-04-22 | キオクシア株式会社 | メモリシステム |
Also Published As
Publication number | Publication date |
---|---|
JP6674361B2 (ja) | 2020-04-01 |
US20180091170A1 (en) | 2018-03-29 |
US10770147B2 (en) | 2020-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6674361B2 (ja) | メモリシステム | |
US10116336B2 (en) | Error correcting code adjustment for a data storage device | |
CN107403636B (zh) | 读取非易失性存储设备的方法 | |
US20180276073A1 (en) | Memory system | |
KR20170097267A (ko) | 읽기 전압 서치 유닛을 포함하는 데이터 저장 장치 | |
KR20120094710A (ko) | 불휘발성 메모리 장치 및 그것의 읽기 방법 | |
KR20120030816A (ko) | 플래시 메모리 및 그것의 셀프 인터리빙 방법 | |
US10706944B2 (en) | Memory controller for controlling memory device based on erase state information and method of operating the memory controller | |
US11231874B2 (en) | Memory system and storage system | |
CN111258793A (zh) | 存储器控制器及其操作方法 | |
JP2018055759A (ja) | メモリシステム | |
KR20220056919A (ko) | 비휘발성 메모리 장치, 그것을 제어하는 제어기, 그것을 갖는 저장 장치, 및 그것의 리드 방법 | |
JP2021047721A (ja) | メモリシステムおよび方法 | |
US20140289454A1 (en) | Storage device and controller | |
KR20220060572A (ko) | 비휘발성 메모리 장치, 그것을 제어하는 제어기, 그것을 갖는 저장 장치, 및 그것의 리드 방법 | |
KR20220055717A (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 | |
KR20160014247A (ko) | 메모리 장치의 독출 방법 | |
JP2023025687A (ja) | メモリ装置およびその動作方法 | |
JP7087013B2 (ja) | メモリシステムおよび不揮発性メモリの制御方法 | |
CN111739573A (zh) | 存储器系统及其操作方法 | |
KR20210071314A (ko) | 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법 | |
US11507509B2 (en) | Memory system, memory controller and method for operating memory system for determining whether to perform direct write based on reference write size | |
US11934701B2 (en) | Storage controller determining distribution type, method of operating the same, and method of operating storage device including the same | |
US11941272B2 (en) | Memory system and operating method of memory system | |
US20240143185A1 (en) | Storage device writing data on the basis of temperatures of memory dies and method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170531 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20170821 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180907 |
|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20180907 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190625 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200306 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6674361 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |