JP2017516289A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2017516289A5 JP2017516289A5 JP2016551164A JP2016551164A JP2017516289A5 JP 2017516289 A5 JP2017516289 A5 JP 2017516289A5 JP 2016551164 A JP2016551164 A JP 2016551164A JP 2016551164 A JP2016551164 A JP 2016551164A JP 2017516289 A5 JP2017516289 A5 JP 2017516289A5
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact layer
- semiconductor device
- multilayer
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000000956 alloy Substances 0.000 claims 1
- 229910045601 alloy Inorganic materials 0.000 claims 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims 1
- -1 gallium nitride alloy Chemical class 0.000 claims 1
- 239000000463 material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Description
図４Ｂは、ｎ−エピ層１０４の上に多層半導体デバイス４１０が設けられた状態で、図４Ａの多層構造を例示する。１つの実施例において、多層半導体デバイス４１０は、ＰＩＮダイオードとすることができ、ＰＩＮダイオード構造を形成するために、非ドープおよび／または低導電性の半導体層によって分離される、異なる導電率および／またはドーパントを持つ１つまたは複数の半導体層を含むことができる。描写されるように、多層半導体デバイス４１０は、例えば、オーム性接触層４１２、オーム性接触層４１２の上に配置されたドリフト層４１４、およびドリフト層４１４の上に配置されたオーム性接触層４１６を含み得る。多層半導体デバイス４１０の層の材料は、ｎ ＋ 基板１０２およびｎ−エピ層１０４の材料と類似または同一とすることができ、（例えば）分子線エピタキシ（ＭＢＥ）、超高真空化学気相成長（ＵＨＶ−ＣＶＤ）などの、さまざまなエピタキシャル成長プロセスによって形成され得る。描写された層４１２、４１４、４１６の厚さは、使われる製造プロセスおよび結果として生じるダイオードの望ましい機能性に応じて、変化し得る。１つの実施例において、ｎ−エピ層１０４は、有利には、本明細書で説明した電気化学エッチング処理の間に、ＰＩＮダイオードの１つまたは複数の高導電性半導体層４１２、４１６をエッチングされることから保護することを容易にする、停止層としての役割を果たし得ることに留意されたい。
図７Ｃは、多層半導体デバイス７１０の上に接触層７１４を設けた後、図７Ｂの多層構造を例示する。接触層７１４は、例えば、半導体層７１２へのオーム性接触としての役割を果たすことができ、接触層５１４（図５Ｃ）の材料と類似とすることができ、例えば、接触層５１４に対して上で述べた析出プロセスの１つを使用して形成され得る。
Claims (1)
- 前記第１の半導体層および前記第２の半導体層は、それぞれ、窒化ガリウムまたは窒化ガリウム合金を含む、請求項５に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201461937736P | 2014-02-10 | 2014-02-10 | |
| US61/937,736 | 2014-02-10 | ||
| PCT/US2015/015112 WO2015120424A1 (en) | 2014-02-10 | 2015-02-10 | Selective, electrochemical etching of a semiconductor |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020019389A Division JP2020107890A (ja) | 2014-02-10 | 2020-02-07 | 半導体の選択的な電気化学エッチング |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017516289A JP2017516289A (ja) | 2017-06-15 |
| JP2017516289A5 true JP2017516289A5 (ja) | 2018-03-15 |
Family
ID=53778530
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016551164A Pending JP2017516289A (ja) | 2014-02-10 | 2015-02-10 | 半導体の選択的な電気化学エッチング |
| JP2020019389A Pending JP2020107890A (ja) | 2014-02-10 | 2020-02-07 | 半導体の選択的な電気化学エッチング |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020019389A Pending JP2020107890A (ja) | 2014-02-10 | 2020-02-07 | 半導体の選択的な電気化学エッチング |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9922838B2 (ja) |
| EP (1) | EP3105777A4 (ja) |
| JP (2) | JP2017516289A (ja) |
| KR (1) | KR20160119808A (ja) |
| CN (1) | CN105981131B (ja) |
| WO (1) | WO2015120424A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10379083B2 (en) * | 2016-01-04 | 2019-08-13 | Farshid Raissi | Electronic device for detection of viruses, bacteria, and pathogens |
| KR102591874B1 (ko) | 2017-09-27 | 2023-10-20 | 캠브리지 엔터프라이즈 리미티드 | 재료를 다공화하기 위한 방법 및 반도체 구조체 |
| JP2020537360A (ja) * | 2017-10-16 | 2020-12-17 | クリスタル アイエス, インコーポレーテッドCrystal Is, Inc. | 電子及び光電子デバイスのための窒化アルミニウム基板の電気化学的除去 |
| GB201801337D0 (en) | 2018-01-26 | 2018-03-14 | Cambridge Entpr Ltd | Method for etching a semiconductor structure |
| CN112098481B (zh) * | 2018-03-30 | 2021-08-27 | 厦门大学 | 一种用于氮化物半导体材料除氢激活的装置 |
| JP7065717B2 (ja) * | 2018-07-13 | 2022-05-12 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板エッチング方法 |
| DE102018129594A1 (de) | 2018-11-23 | 2020-05-28 | Infineon Technologies Ag | Teilweises entfernen eines halbleiterwafers |
| WO2021015816A1 (en) * | 2019-07-19 | 2021-01-28 | Iqe Plc | Semiconductor material having tunable permittivity and tunable thermal conductivity |
| JP7226200B2 (ja) * | 2019-09-06 | 2023-02-21 | 株式会社デンソー | エッチング液およびエッチング方法 |
| CN113178383A (zh) * | 2021-03-10 | 2021-07-27 | 华为技术有限公司 | 一种碳化硅基板、碳化硅器件及其基板减薄方法 |
| WO2024004872A1 (ja) * | 2022-06-30 | 2024-01-04 | 東京応化工業株式会社 | 炭化珪素単結晶基板の処理方法、炭化珪素単結晶基板処理システム、及び補充液 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3088033B2 (ja) * | 1991-08-02 | 2000-09-18 | キヤノン株式会社 | 半導体装置 |
| JP3098811B2 (ja) * | 1991-07-29 | 2000-10-16 | キヤノン株式会社 | 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置 |
| US5454915A (en) * | 1992-10-06 | 1995-10-03 | Kulite Semiconductor Products, Inc. | Method of fabricating porous silicon carbide (SiC) |
| WO1995032524A1 (en) * | 1994-05-24 | 1995-11-30 | Abb Research Ltd. | Semiconductor device in silicon carbide with passivated surface |
| JPH1167616A (ja) * | 1997-08-11 | 1999-03-09 | Sony Corp | 半導体基板および半導体薄膜ならびにそれらの製造方法 |
| DE10054484A1 (de) * | 2000-11-03 | 2002-05-08 | Bosch Gmbh Robert | Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren |
| US6884740B2 (en) * | 2001-09-04 | 2005-04-26 | The Regents Of The University Of California | Photoelectrochemical undercut etching of semiconductor material |
| JP4554180B2 (ja) | 2003-09-17 | 2010-09-29 | ソニー株式会社 | 薄膜半導体デバイスの製造方法 |
| JP4976647B2 (ja) * | 2004-07-29 | 2012-07-18 | 富士電機株式会社 | 炭化珪素半導体基板の製造方法 |
| TWI369009B (en) * | 2007-09-21 | 2012-07-21 | Nat Univ Chung Hsing | Light-emitting chip device with high thermal conductivity |
| EP2272091B1 (en) * | 2008-03-21 | 2012-11-28 | Rise Technology S.r.l. | Method for making microstructures by converting porous silicon into porous metal or ceramics |
| JP5497409B2 (ja) * | 2009-11-09 | 2014-05-21 | 株式会社デンソー | 半導体装置の製造方法 |
| CN105821435B (zh) * | 2010-01-27 | 2018-10-16 | 耶鲁大学 | 用于GaN装置的基于导电性的选择性蚀刻和其应用 |
| CN103081107B (zh) * | 2010-03-09 | 2017-02-08 | 得克萨斯州大学系统董事会 | 多孔和非多孔纳米结构 |
| US20130207237A1 (en) * | 2010-10-15 | 2013-08-15 | The Regents Of The University Of California | Method for producing gallium nitride substrates for electronic and optoelectronic devices |
| JP5774900B2 (ja) * | 2011-04-28 | 2015-09-09 | 学校法人 名城大学 | 発光ダイオード素子及びその製造方法 |
| WO2014004261A1 (en) * | 2012-06-28 | 2014-01-03 | Yale University | Lateral electrochemical etching of iii-nitride materials for microfabrication |
-
2015
- 2015-02-10 CN CN201580007817.4A patent/CN105981131B/zh not_active Expired - Fee Related
- 2015-02-10 KR KR1020167024310A patent/KR20160119808A/ko not_active Application Discontinuation
- 2015-02-10 WO PCT/US2015/015112 patent/WO2015120424A1/en active Application Filing
- 2015-02-10 EP EP15745915.7A patent/EP3105777A4/en not_active Withdrawn
- 2015-02-10 US US15/116,041 patent/US9922838B2/en active Active
- 2015-02-10 JP JP2016551164A patent/JP2017516289A/ja active Pending
-
2020
- 2020-02-07 JP JP2020019389A patent/JP2020107890A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2017516289A5 (ja) | ||
| TWI707975B (zh) | 半導體元件用磊晶基板、半導體元件以及半導體元件用磊晶基板之製造方法 | |
| TWI538056B (zh) | 增強模式氮化物異質場效電晶體元件及其製造方法 | |
| US9536949B2 (en) | Nitride semiconductor device comprising nitride semiconductor regrowth layer | |
| JP2012142629A5 (ja) | ||
| TW202025486A (zh) | 用於矽上iii-v族元件的摻雜緩衝層 | |
| JP2010010584A (ja) | ヘテロ接合電界効果トランジスタおよびヘテロ接合電界効果トランジスタの製造方法 | |
| JP5792922B2 (ja) | ショットキバリアダイオードおよびその製造方法 | |
| TW201810654A (zh) | 半導體結構、hemt結構及其形成方法 | |
| JP2016058546A (ja) | 半導体装置 | |
| US20160013305A1 (en) | Nitride semiconductor device and method for manufacturing nitride semiconductor device | |
| US10115589B2 (en) | Epitaxial substrate for electronic devices, electronic device, method for producing the epitaxial substrate for electronic devices, and method for producing the electronic device | |
| US10332975B2 (en) | Epitaxial substrate for semiconductor device and method for manufacturing same | |
| TW201330324A (zh) | Ⅲ族氮化物半導體元件及其製造方法 | |
| US10541135B2 (en) | Source and drain formation using self-aligned processes | |
| TWI488303B (zh) | 增強型氮化鎵電晶體元件 | |
| JP2015164185A5 (ja) | ||
| JP6266490B2 (ja) | 半導体装置およびその製造方法 | |
| JP6160501B2 (ja) | 半導体装置の製造方法 | |
| JP6447231B2 (ja) | 半導体装置およびその製造方法 | |
| CN109524308A (zh) | 半导体装置及其制造方法 | |
| RU2610346C1 (ru) | Способ изготовления омических контактов к нитридным гетероструктурам AlGaN/GaN | |
| JP2015061060A5 (ja) | ||
| JP2014056998A (ja) | ＩｎＡｌＮ層とＧａＮ層を含む積層型窒化物半導体装置 | |
| JP2015142020A (ja) | ロッド型発光素子の製造方法、及びロッド型発光素子 |