JP2017516289A - 半導体の選択的な電気化学エッチング - Google Patents

半導体の選択的な電気化学エッチング Download PDF

Info

Publication number
JP2017516289A
JP2017516289A JP2016551164A JP2016551164A JP2017516289A JP 2017516289 A JP2017516289 A JP 2017516289A JP 2016551164 A JP2016551164 A JP 2016551164A JP 2016551164 A JP2016551164 A JP 2016551164A JP 2017516289 A JP2017516289 A JP 2017516289A
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor
substrate
layer
porosity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016551164A
Other languages
English (en)
Other versions
JP2017516289A5 (ja
Inventor
ピー． ダハル，ラジェンドラ
ピー． ダハル，ラジェンドラ
ビー． バト，イシュワラ
ビー． バト，イシュワラ
チョウ，タシン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rensselaer Polytechnic Institute
Original Assignee
Rensselaer Polytechnic Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rensselaer Polytechnic Institute filed Critical Rensselaer Polytechnic Institute
Publication of JP2017516289A publication Critical patent/JP2017516289A/ja
Publication of JP2017516289A5 publication Critical patent/JP2017516289A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H01L21/30635—Electrolytic etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3228—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of AIIIBV compounds, e.g. to make them semi-insulating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Abstract

半導体構造を製造することを容易にするための方法であって、半導体層を含む多層構造を設けるステップであって、半導体層が、ドーパントを含みそして増加した導電率を有する前記ステップと、少なくとも部分的に、半導体層の気孔率を、電気化学処理を使用して、選択的に増加させるステップであって、気孔率を選択的に増加させるステップが、半導体層の増加した導電率を利用する前記ステップと、多層構造から選択的に増加された気孔率を持つ半導体層を、少なくとも部分的に、除去するステップとを含む方法が提供される。例として、気孔率を選択的に増加させるステップは、多層構造の半導体層を、少なくとも部分的に、選択的に陽極酸化するステップを含み得る。

Description

関連出願の相互参照
本出願は、全体として参照により本明細書に援用される、２０１４年２月１０日に提出された、米国仮特許出願第６１／９３７，７３６号明細書の利益を主張する。
多種多様な用途で高性能および低消費電力が可能な半導体デバイスに対する要求に対処するために、半導体産業における進歩は望まれ続けている。１つまたは複数の用途において、強化されたショットキーダイオード、ＰＩＮダイオード、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）、バイポーラ・ジャンクション・トランジスタ（ＢＪＴ）などの、強化された高電圧半導体デバイスは、例えば、高速電力スイッチング用途のために望まれる場合がある。
例として、高電圧半導体デバイスは、製造の間に半導体デバイスの構造的支持のために設けられる、比較的厚い半導体基板上で製造することができる。不都合なことに、このような比較的厚い半導体基板は、例えば、半導体デバイスの過度の加熱さらには過熱をもたらす、半導体基板における低いキャリア移動度などの、最終的なデバイスの性能問題の一因となり得る。
したがって、大電力デバイスなどの、半導体デバイスのための製造技術におけるさらなる改良が望まれ続けている。
半導体層を含む多層構造を設けるステップであって、半導体層が、ドーパントを含みそして増加した導電率を有する前記ステップと、少なくとも部分的に、半導体層の気孔率を、電気化学処理を使用して、選択的に増加させるステップであって、気孔率を選択的に増加させるステップが、半導体層の増加した導電率を利用する前記ステップと、多層構造から選択的に増加された気孔率を持つ半導体層を、少なくとも部分的に、除去するステップとを含む方法の、１つの実施態様における、提供を通じて先行技術の欠点が克服されさらなる利点が提供される。
さらなる特徴および利点が本発明の技術を通じて実現される。本発明の他の実施形態および実施態様は、本明細書で詳細に説明され、特許請求された発明の一部とみなされる。
本発明の１つまたは複数の実施態様は、明細書の結びで特許請求の範囲における実施例として具体的に指摘され明確に主張される。本発明の、前述のおよび他の目的、特徴、および利点は、添付の図面に関連してなされる次の詳細な説明から明らかである。
本発明の１つまたは複数の実施態様に従って、例えば、第２の半導体層から第１の半導体層を除去することを容易にするように、第１の半導体層の気孔率を選択的に増加させるための電気化学プロセスの１つの実施形態を描写する。
本発明の１つまたは複数の実施態様に従って、電解質溶液の中で第１の半導体層を電気化学的に処理するための図１Ｂのアセンブリの代替描写である。
本発明の１つまたは複数の実施態様による、半導体層の電気化学処理の間に取得される電流密度−電圧プロファイルグラフである。
本発明の１つまたは複数の実施態様に従って、例えば、図１Ａ〜図１Ｃの選択的半導体層除去処理を利用する、例示的な半導体構造を製造するためのプロセスの１つの実施形態を描写する。
本発明の１つまたは複数の実施態様に従って、例えば、図１Ａ〜図１Ｃの選択的半導体層除去処理を利用する、別の半導体構造を製造するためのプロセスの１つの実施形態を描写する。
本発明の１つまたは複数の実施態様に従って、多層構造から半導体基板を分離することを容易にするように、半導体層の気孔率を選択的に増加させるための電気化学プロセスの１つの実施形態を描写する。
本発明の１つまたは複数の実施態様に従って、図６Ａ〜図６Ｃの選択的半導体層除去処理を、部分的に、利用する半導体構造を製造するためのプロセスの１つの実施形態を描写する。
本発明の１つまたは複数の実施態様に従って、半導体基板を薄くするように多層構造の半導体基板の気孔率を選択的に増加させるための電気化学プロセスの１つの実施形態を描写する。
本発明の１つまたは複数の実施態様に従って、図８Ａ〜図８Ｃの選択的半導体基板薄化処理を、部分的に、使用する半導体構造を製造するためのプロセスの１つの実施形態を描写する。
発明の詳細な説明
本発明の実施態様ならびにその一定の特徴、利点、および詳細は、添付の図面に例示される非限定的実施形態を参照して以下により完全に解説される。周知の材料、製造ツール、加工技術などの説明は、本発明を不必要に不明瞭にしないように詳細を省略する。しかしながら、詳細な説明および具体的な実施例は、本発明の実施形態を指し示すが、限定としてではなく、例示としてのみ与えられることを理解されたい。基礎をなす発明の概念の精神および／または範囲の中のさまざまな代替、変更、付加および／または配列は、本開示から当業者に明らかであろう。
１つまたは複数の特定の実装において、高濃度ドープ半導体層の気孔率を、電気化学処理を使用して、選択的に増加させることによって、ショットキーダイオード、ＰＩＮダイオードなどの、高電圧電源デバイスから、炭化ケイ素（ＳｉＣ）基板などの、高濃度ドープ半導体層を選択的に除去するための方法が本明細書で開示される。慣習的に、そして述べたように、ショットキーダイオード、ＰＩＮダイオード、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）、バイポーラ・ジャンクション・トランジスタ（ＢＪＴ）などの、高電圧半導体デバイスは、比較的厚い単結晶シリコン半導体ウェーハなどの、比較的厚い半導体基板上で製造されてきた。改良として、ＩＩＩ−Ｖおよび／またはＩＩ−ＶＩ化合物（例えば、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）など）などの、広バンドギャップ半導体材料は、製造される半導体デバイスの速度を向上させるために使用することができる。例えば、炭化ケイ素および／または窒化ガリウムなどの広バンドギャップ半導体材料は、それらの比較的広いバンドギャップ、高い破壊電界強度、高い電子移動度、および高い熱伝導特性に起因して、トランジスタ性能を強化するために望ましい場合がある。有利には、このような半導体材料上に形成された大電力半導体デバイスは、より高い温度、より高い電力レベルおよび／またはより低いオン抵抗で動作することができ、それによってトランジスタ性能および効率を改善することができる。
エピタキシャル層の結晶品質および輸送特性に劣化をもたらさない、それぞれ、エピタキシャルな炭化ケイ素または窒化ガリウム層からの、炭化ケイ素または窒化ガリウム基板などの広バンドギャップ半導体基板の除去は、エピタキシャルな炭化ケイ素または窒化ガリウム層の両側上でのバイポーラ電源デバイスの製造に特に有利であると考えられている。しかしながら、エピタキシャル層からの、例えば、３５０ミクロン以上の厚さの、厚い広バンドギャップ基板の除去は、簡単ではない。例えば、炭化ケイ素および窒化ガリウム結晶は硬質基板であり、したがって、これらの基板に対する機械研磨速度は非常に遅くなる。例えば、炭化ケイ素または窒化ガリウム結晶基板の化学機械研磨は、１時間当たりわずか数ミクロンの速度で進むことができる。より速い研削は、可能であるが、エピタキシャル薄膜上に機械的ストレスをもたらしエピタキシャル薄膜をやがて破壊する場合があり、それは、この手法を使用する処理に対してウェーハサイズを限定する。さらに、この構造で、機械研磨プロセスを停止させるためにエピタキシャル層と基板の界面に明白な「エッチング停止」層がない。加えるに、ウェーハは、エピタキシャル層成長後に曲率を有する場合があり、したがって、研磨速度は全ウェーハ上で一様ではない場合がある。
さらに、炭化ケイ素基板で、Ｃ面基板上の炭化ケイ素のエピタキシャル成長は、Ｓｉ面基板上のエピタキシャル成長と比較して簡単ではない。有利には、本明細書に開示される処理を使用して炭化ケイ素基板から剥離されるエピタキシャル炭化ケイ素層は、さらなるデバイス製造のために準備ができている、高品質のＣ面およびＳｉ面両方を有する。したがって、Ｓｉ面炭化ケイ素基板上で炭化ケイ素薄膜を成長させ、そして次に基板からエピタキシャル炭化ケイ素薄膜を剥離することによって、高品質のＣ面エピタキシャル層はデバイス製造のために有利に取得される。
本開示は、例えば、高濃度ドープ半導体層の電気化学処理を使用して高濃度ドープ半導体層の気孔率を選択的に増加させることによって、低濃度ドープエピタキシャル成長半導体層から、炭化ケイ素（ＳｉＣ）基板などの、高濃度ドープ半導体層を選択的に除去するための技術を（１つまたは複数の実施態様で）提供する。本明細書で開示される方法は、有利には、ショットキーダイオード、ＰＩＮダイオード、ＩＧＢＴ、ＢＪＴなどの、高電圧電源デバイスを製造するために使用され得る、エピタキシャル成長半導体層の結晶性を高めることを容易にする。さらに、低濃度ドープされた、エピタキシャル成長半導体層は、エピタキシャル成長半導体層の任意の利用可能な結晶面上でデバイスを製造するために使うことができる。さらに、一度除去されると、増加した気孔率の高濃度ドープ半導体層は、例えば、非常に効率的なガスセンサ、分子フィルタ、電子フィールドエミッタ用電極などを製造することにおいてを含む、さまざまな目的のために使用することができる。
したがって、半導体構造を製造することを容易にするための方法であって、例えば、半導体層を含む多層構造を設けるステップであって、半導体層はドーパントを含み、増加した導電率を有する、ステップと、少なくとも部分的に、半導体層の気孔率を、電気化学処理を使用して、選択的に増加させるステップであって、気孔率を選択的に増加させるステップは半導体層の増加した導電率を利用する、ステップと、多層構造から選択的に増加された気孔率を持つ半導体層を、少なくとも部分的に、除去するステップとを含む方法が、１つまたは複数の実施態様で、概説され、本明細書で開示される。
１つまたは複数の実施形態において、気孔率を選択的に増加させるステップは、半導体層を、少なくとも部分的に、陽極酸化するステップを含む。例えば、気孔率を選択的に増加させるステップは、半導体層を、少なくとも部分的に、選択的に陽極酸化するために無機酸および酸化種を含む電解質溶液の中で半導体層を電気化学処理するステップを含むことができ、半導体層のドーパントは、半導体層の気孔率を選択的に増加させ、多層構造から半導体層を、少なくとも部分的に、除去するステップを容易にするために、半導体層の陽極酸化を強化する。電気化学処理するステップは、電解質溶液および半導体層を通して印加される電流密度を制御するステップを含むことができ、気孔率を選択的に増加させるステップは、少なくとも部分的に、印加される電流密度の関数である。
１つまたは複数の実装において、半導体層は第１の半導体層であり、方法は、第１の半導体層の気孔率を選択的に増加させるステップの前に、第１の半導体層の上に第２の半導体層をエピタキシャル成長させるステップをさらに含む。例として、第１の半導体層および第２の半導体層は、それぞれ広バンドギャップ半導体材料を含み得る。例えば、第１の半導体層および第２の半導体層は、それぞれ炭化ケイ素または炭化ケイ素合金を含み得る。あるいは、第１の半導体層および第２の半導体層は、それぞれ窒化ガリウムまたは窒化ガリウム合金を含んでもよい。
ある一定の実施形態において、第１の半導体層の増加した導電率は第１の導電率とすることができ、第２の半導体層は第２の導電率を有することができ、第１の半導体層の第１の導電率は第２の半導体層の第２の導電率より大きく、第１の半導体層の陽極酸化は、第２の半導体層の気孔率を増加させることなく、少なくとも部分的に、第１の半導体層の気孔率を選択的に増加させるために、第１の半導体層のより大きい導電率を利用することができる。例として、第１の半導体層の第１の導電率は、第２の半導体層の第２の導電率より１０倍以上大きくすることができる。
１つまたは複数の実施形態において、多層構造を設けるステップは、半導体基板として半導体層を設けるステップを含むことができ、気孔率を選択的に増加させるステップは、半導体基板を、少なくとも部分的に、除去することを容易にする。この手法で、方法は、半導体層の気孔率を選択的に増加させるステップの前に、半導体層の上に多層半導体デバイスを設けるステップをさらに含み得る。例として、多層半導体デバイスは、ＰＩＮダイオードまたはショットキーダイオードなどの、ダイオードとするかまたはこれを含むことができる。
１つまたは複数の他の実施形態において、多層構造を設けるステップは、半導体基板の上に半導体層を設けるステップを含むことができ、気孔率を選択的に増加させるステップは、多層構造から半導体基板を除去することを容易にすることができる。加えるに、多層構造を設けるステップは、半導体層の気孔率を選択的に増加させるステップの前に、半導体層の上に多層半導体デバイスを設けるステップを含み得る。１つまたは複数の実装において、方法は、多層構造の半導体基板の除去の前に支持基板に多層構造を接着するステップを含み得る。１つまたは複数のさらなる実施形態において、除去するステップは、多層構造の一部として薄化された半導体層を残して、多層構造から半導体層を部分的にのみ除去するステップを含み得る。これらの実施形態とともに、多層構造を設けるステップは、半導体層の上に多層半導体デバイスを設けるステップを同様に含み得る。同様に、多層構造を設けるステップは、多層構造の半導体基板として半導体層を設けるステップを含むことができ、薄化された半導体層は、多層構造の薄化された半導体基板である。
図面に以下で言及するが、図面は理解の容易さのため原寸に比例して描写されておらず、異なる図面を通じて使用される同じ参照番号は、同じまたは類似の層または構成要素を指定する。
述べたように、１つまたは複数の実施態様において、紫外線照射なしで、電気化学エッチング（ＥＣＥ）プロセスを使用して、半導体材料を多孔質にすることによって、炭化ケイ素および窒化ガリウム、ならびにそれらの合金を含む、高濃度ドープされた、ｎ型広バンドギャップ半導体などの、高濃度ドープされた、広バンドギャップ半導体を選択的にエッチングする方法が本明細書で開示される。ＥＣＥプロセスにおいて、（例えば、異なる導電率を持つ２つ以上の層を有する炭化ケイ素または窒化ガリウムウェーハを含む）多層構造は、作用電極としての役割を果たし、例えば、白金（Ｐｔ）電線が対電極として設けられる。電解液セルで、作用電極は正にバイアスされ得るが、高濃度ドープ炭化ケイ素または窒化ガリウム基板と電解液との間の接合部は逆バイアスされる。印加電圧がショットキー接合の降伏電圧（例えば、５〜２０Ｖ）より大きいとき電流が流れることができ、高濃度ドープ炭化ケイ素または窒化ガリウム層は、酸化物形成を経て選択的に多孔質になり、その後分離して、電解液の中で（１つの実施形態で）溶解する。この手法で、無機酸の酸化剤との混合物を電解液として使用することができる。例えば、電解液として酸化物を溶解する酸を用いて、炭化ケイ素は多孔質になり、５０〜１００ミクロンの厚さの（またはより大きい）多孔質炭化ケイ素は単一層として基板から剥離することができる。１つまたは複数の実装において、この自己剥離プロセスは、格子不整合に起因する多孔質炭化ケイ素における大きな応力成長に関連している。プロセスは、例えば、実質的にすべての高導電性の、広バンドギャップ基板材料が分離され消費されるまで、繰り返すことができる。有利には、このプロセスは、高導電性基板と（より低い導電率を持つ）エピタキシャル層の界面で自己限定的である。さらに、高導電層が、例えば、半絶縁性基板と低濃度ドープエピタキシャル層との中間に埋め込まれる場合、半絶縁性基板および低濃度ドープエピタキシャル層は、説明したＥＣＥプロセスを介して埋め込まれた導電層を多孔質にすることによって分離することができる。これは、有利には、デバイス製造のためのエピタキシャル層の除去の後に、高価な半絶縁性の炭化ケイ素または窒化ガリウム基板の潜在的な再利用を容易にする。
例として、図１Ａ〜図１Ｃは、本発明の１つまたは複数の実施態様に従って、例えば、第２の半導体層から第１の半導体層を（少なくとも部分的に）除去することを容易にするように、第１の半導体層の気孔率を、電気化学処理を使用して、選択的に増加させるためのプロセスの１つの実施形態を描写する。
図１Ａは、本発明の１つまたは複数の実施態様に従って、高電圧電源デバイス（例えば、ＩＧＢＴまたはＢＪＴデバイス、ショットキーまたはＰＩＮダイオード、など）などの、半導体デバイスの製造の間に取得される中間の多層構造１００の１つの実施形態を例示する。示されているように、半導体構造１００は、第１の半導体層１０２および第１の半導体層１０２の上に配置された第２の半導体層１０４を含む。１つまたは複数の実装において、第１の半導体層１０２は、より高濃度でドープされた、より高い導電性のｎ＋層を含み、第２の半導体層１０４は、より低濃度でドープされた、より低い導電性のｎ−層である。
より具体的には、１つまたは複数の実施形態において、第１の半導体層１０２は、バルク半導体材料などの、半導体基板とすることができる。例えば、第１の半導体層１０２は、ＩＩＩ−Ｖおよび／またはＩＩ−ＶＩ化合物（例えば、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）など）などの、広バンドギャップ半導体材料とするかまたはこれを含むことができ、ｎ型ドーパントまたはｐ型ドーパントをドープされ得る。本明細書で使用される、広バンドギャップ半導体材料は、約１ｅＶより大きいバンドギャップエネルギーを有する半導体材料を意味することに留意されたい。ただ例として、第１の半導体層１０２は、高導電性ｎ＋半導体層１０２（あるいは本明細書では、実装に応じて、ｎ＋基板１０２またはｎ＋層１０２と呼ばれる）を作るために高濃度のｎ型ドーパントを注入されると想定される。ｎ型ドーピングは、例えば、真性（非ドープ）半導体材料への、ｎ型ドーパント不純物の付加を意味することに留意されたい。不純物は、真性材料に比べてより多くの電子が、部分的に、ドープ半導体層の電気伝導率を規定することに寄与する。可能なｎ型ドーパントの実施例は、（例えば）リン、ヒ素またはアンチモンを含む。１つの実施例において、炭化ケイ素半導体層は、例えば、ｎ＋基板１０２の中に望ましい濃度のｎ型ドーパントを供給するために１つまたは複数のイオン注入プロセスおよび／または拡散プロセスを使用してｎ型ドーパントを、注入され得る。特定の実施例において、ｎ＋基板１０２の中に注入されるｎ型ドーパントの濃度は、約１０１７ａｔｏｍｓ／ｃｍ３以上とすることができ、それは述べたように、基板の電気伝導率を増加させる。ｎ＋基板１０２の厚さは、第２の半導体層１０４に、そしてある一定の実施形態において、その後のデバイス処理の間に形成されるさらなる半導体デバイス層に、構造安定性を提供するのに十分である。１つの実施例で、ｎ＋基板１０２の厚さは３００から６００ミクロンの範囲内、またはそれ以上とすることができる。あるいは、基板は、特定の用途のために所望される場合、高導電性ｐ＋基板を作るためにｐ型ドーパントを注入され得ることに留意されたい。
述べたように、この実施例で、多層構造１００は、ｎ＋基板１０２の上にエピタキシャル成長または析出することができる、第２の半導体層１０４を同様に含む。例えば、１つまたは複数の実施形態において、第２の半導体層１０４は、エピタキシャル単結晶半導体層とすることができる。第２の半導体層１０４の材料は、ｎ＋基板１０２の材料と類似とすることができ、（例えば）超高真空化学気相成長（ＵＨＶ−ＣＶＤ）、分子線エピタキシ（ＭＢＥ）などの、さまざまなエピタキシャル成長プロセスによって形成され得る。さらに、第２の半導体層１０４は、より低い導電性のｎ−半導体層（あるいは本明細書ではｎ−エピ層１０４と呼ばれる）を作るために、同様に、しかしより低い濃度で、ｎ型ドーパントを注入され得ることに留意されたい。例として、述べたように、ｎ−エピ層１０４の導電率を規定する、ｎ−エピ層１０４の中に注入されるｎ型ドーパントの濃度は、約１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。当業者はしたがって、ｎ＋基板１０２は、ｎ−エピ層１０４と比較して高濃度にｎ型ドーパントをドープされ、例えば、（例として）ｎ＋基板１０２の導電率はｎ−エピ層１０４の導電率より約１０倍以上大きいことを理解するであろう。
図１Ｂに例示されるように、多層構造１００、そして特にｎ＋基板１０２は、本発明の１つまたは複数の実施態様に従って、電気化学処理を受けることができる。例として、ｎ＋基板１０２の電気化学処理は、例えば、電気化学セル１０６、そして特に、陽極セルの中に配置された電解質溶液１０７を利用して達成することができ、多層構造１００は、電解質溶液１０７の中に、導電性電極１０８とともに、浸されるまたは少なくとも部分的に沈められる。１つの実施形態において、ｎ＋基板１０２およびｎ−エピ層１０４を含む、多層構造１００は、作用電極としての役割を果たし、一方、（例えば、白金などの金属とするかまたはこれを含むことができる）導電性電極１０８は、対電極としての役割を果たすことに留意されたい。１つの実施形態において、電解質溶液１０７は、電気が通過し得る液体とすることができ、無機酸および酸化種を含み得る。特定の実施例において、無機酸は、（ＳｉＬまたはＧａＮ除去のための）フッ化水素酸（ＨＦ）、または（ＧａＮ除去のための）塩酸（ＨＣｌ）などの、酸とするかまたはこれを含むことができ、一方酸化種は、過酸化水素（Ｈ２Ｏ２）または硝酸カリウム（ＫＮＯ２）などの酸素含有酸化剤とするかまたはこれを含むことができる。多層構造１００は、例えば、電源１１０を、使用して導電性電極１０８に電気的に接続することができ、電源１１０は、構造、そして特に、ｎ＋基板１０２を、ｎ＋基板１０２が陽極エッチングされ得るように導電性電極１０８に対して望ましいバイアス電圧にバイアスする。
例として、ｎ＋基板１０２を含む、多層構造１００は、電源１１０によって正にバイアスすることができ、一方ｎ＋基板１０２と電解質溶液１０７との間の接合部は逆バイアスされる。印加される電圧がショットキー接合の降伏電圧より大きいとき、電流フローは、例えば、電解質溶液１０７からｎ＋基板１０２へ、方向を示すことができ、ｎ＋基板１０２の露出した表面の陽極酸化をもたらし得る。ｎ＋基板１０２がｎ＋炭化ケイ素層であると想定すると、１つの実施例において、ｎ＋基板１０２の露出した表面は、酸化ケイ素および二酸化炭素を形成するように酸化され得る。このような酸化は、有利には、例えば、ショットキーダイオード効果に起因する移動性キャリアの枯渇により、ｎ＋基板１０２の表面の気孔率を増加させる。上で論じたように、ｎ−エピ層１０４の導電率と比較してより大きいｎ＋基板１０２の導電率は、電流が基板を選択的に通過することを可能にし、それによって、ｎ−エピ層１０４の気孔率を変更することまたは著しく変更することなく、ｎ＋基板１０２の気孔率を変更することに留意されたい。１つまたは複数の実施形態において、ｎ＋基板１０２の酸化表面の厚さは、電解質溶液１０７を通して印加される電流密度を制御することによって制御され得ることに留意されたい。これは、今度は、酸化表面の気孔率における増加を制御することを容易にし、ｎ＋基板１０２の増加する気孔率は、少なくとも部分的に、電解質溶液を通して印加される電流密度の関数である。１つまたは複数の実装において、印加される電流密度は、０．１Ａ／ｃｍ２から１Ａ／ｃｍ２の範囲内とすることができる。
述べたように、ｎ＋基板１０２の電気化学処理は、例えば、ｎ＋基板１０２の酸化部分と未酸化部分との間の格子不整合により、ｎ＋基板１０２の酸化された多孔質表面／層内で固有応力を引き起こし得る。酸化された多孔質表面内の固有応力は、望ましい臨界値に到達することができ、結果として、例えば、酸化された多孔質層は、ｎ＋基板１０２の未酸化部分から剥離し、１つまたは複数の実施形態においては、その後電解質溶液１０７に溶解する。ｎ＋基板の未酸化部分からの酸化された多孔質部分の除去の速度は、印加される電流密度、電解質溶液中の無機酸の濃度および／または酸化時間などのプロセスパラメータに依存し得るが、酸化された多孔質部分の除去の速度は、１つの実施例において、約２００μｍ／時以上とすることができ、それは化学機械研磨手法を用いる基板除去より著しく速い。気孔率を増加させるためのｎ＋基板の電気化学処理と酸化された多孔質部分の剥離は、例えば、ｎ＋基板が完全に消費され、および／または酸化された多孔質ｎ＋基板が臨界の厚さに到達するまで、１つまたは複数の反復サイクルで継続することができ、図１Ｃに描写されるように、多孔質ｎ＋基板１０２’をｎ−エピ層１０４から完全に除去することを可能にし得ることに同様に留意されたい。１つの実施例で、多孔質ｎ＋基板１０２’の臨界の厚さは約５０から１００μｍの範囲内、またはそれ以上とすることができる。描写されるように、ｎ−エピ層１０４は、ｎ＋基板の電気化学処理の間影響されないままであり、結果として、例えば、独立のエピタキシャル成長ｎ−エピ層１０４となることに留意されたい。有利には、この独立のｎ−エピ層１０４は、ｎ−エピ層１０４の任意の利用可能な結晶面（例えば、炭化ケイ素材料のＳｉ面またはＣ面、または窒化ガリウム材料のＧａ面またはＮ面）上で、強化された半導体デバイス、例えば、電子デバイスまたは光電子デバイスを製造するために使用することができる。さらに、独立のエピタキシャル成長ｎ−エピ層１０４は、本明細書で論じたように、ＰＩＮダイオード、ショットキーダイオード、ＩＧＢＴデバイスなどの、高電圧電源デバイスを製造するために、それ自体で半導体基板として使用することができる。このような用途において、より薄い半導体基板層は、有利には、大電力デバイスの動作の間により良好な熱放散を容易にすることができる。さらに、多孔質ｎ＋基板１０２’は、有利には、例えば、非常に効率的なガスセンサ、分子フィルタ、電子フィールドエミッタ用電極などを製造することにおいてなど、他の用途に再利用することができる。
さらなる例として、ｎ＋基板１０２およびｎ−エピ層１０４を含む、多層構造１００は、図２の電気化学プロセスアセンブリで描写されるように、キャリア基板１１２に取り付けることができる。例示されるように、例えば、インジウムなどの、非導電性金属を含むかまたはこれで製造され得る、キャリア基板１１２は、台座１１４（例えば、真鍮基板などの金属基板）の上に置いて、多層構造１００が電解質溶液１０７の中に浸されるまたは少なくとも部分的に沈められるように電気化学セル１０６に差し込むことができる。半導体層はｎ＋炭化ケイ素基板およびｎ−炭化ケイ素エピ層であると想定すると、１つの実施例において、電解質溶液は、約９０ｍＬの、過酸化水素（Ｈ２Ｏ２）などの酸化種の中に、約１０ｍＬの、ＨＣｌなどの無機酸を含むことができる。さらに、例えば、台座１１４を、例えば、蝋または他の適切な保護材料などの、不活性保護材料１１６の中に封入することによって、電気化学処理の間に望ましくないエッチングから任意の露出した表面を保護するように注意することができる。
述べたように、描写された多層構造は、本明細書に記載のようにｎ＋基板１０２が陽極酸化およびエッチングされ得るように、導電性電極１０８に対して望ましいバイアス電圧に多層構造、そして特に、ｎ＋基板１０２をバイアスするために、例えば、電源１１０を使用して、導電性電極１０８に電気的に接続することができる。１つの実施形態において、望ましい電流密度を印加すると、多層構造の電気化学処理は、ｎ＋基板１０２の露出した表面を陽極酸化するという結果をもたらし、陽極酸化は、ｎ−エピ層１０４に向かって進み、ｎ＋基板１０２とｎ−エピ層１０４の界面で終了し、ｎ−エピ層１０４の気孔率を変更するおよび／またはこれに影響を与えることはない。図３に描写された電流密度−電圧プロファイル（ここで縦軸は電流密度（Ａ／Ｃｍ２）を表し、横軸は印加電圧（Ｖ）を表す）によって証明されるように、適当な電流密度（例えば、約０．１アンペアまたは０．２アンペア）を確立すると、多層構造は陽極酸化を受け、結果として多孔質ｎ＋基板１０２の酸化およびエッチングが生じる。図３において、曲線Ａは、電解質溶液を通して最初に印加される電流密度を描写し、曲線Ｂは、ｎ＋基板１０２が消費された後、例えば、ゼロに接近して、著しく減少する電流密度を描写し、エッチングプロセスがｎ＋基板１０２とｎ−エピ層１０４の界面で自己限定すること、およびｎ＋基板１０２の増加する気孔率が電解質溶液を通して印加される電流密度の関数であることを示す。
例として、図４Ａ〜図４Ｇは、本明細書で説明した処理を（部分的に）利用する、ＰＩＮダイオードなどの、多層半導体デバイスを含む半導体構造を製造するためのプロセスの１つの実施形態を描写する。
図４Ａを参照すると、多層構造４００は、上述の処理フローの図１Ａの構造１００と最初は類似または同一で例示される。簡単に、構造４００は、ｎ＋基板１０２およびｎ−エピ層１０４を含む。述べたように、ｎ＋基板１０２およびｎ−エピ層１０４は、図１Ａ〜図１Ｃに関連して上述したような、半導体材料とするかまたはこれらを含むことができる。例として、ｎ＋基板１０２は、ｎ＋炭化ケイ素層を作るためにｎ型ドーパントをドープされた半導体層（例えば、炭化ケイ素）とするかまたはこれを含むことができる。特定の実施例において、ｎ＋基板１０２の中に注入されるｎ型ドーパントの濃度は、約１０１７ａｔｏｍｓ／ｃｍ３以上とすることができる。さらに、ｎ−エピ層１０４は、エピタキシャル成長し、例えば、より低い導電性のｎ−半導体層を作るためにｎ型ドーパントを、より少なくドープされた半導体層（例えば、炭化ケイ素）を含むかまたはこれで製造され得る。例えば、図１Ａ〜図１Ｃに関連して上述したように、ｎ−エピ層１０４は、例えば、ｎ＋基板１０２の上にエピタキシャル成長または析出することができ、ｎ−エピ層１０４に注入されるｎ型ドーパントの濃度は、約１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
図４Ｂは、ｎ−エピ層１０４の上に多層半導体デバイス４１０が設けられた状態で、図４Ａの多層構造を例示する。１つの実施例において、多層半導体デバイス４１０は、ＰＩＮダイオードとすることができ、ＰＩＮダイオード構造を形成するために、非ドープおよび／または低導電性の半導体層によって分離される、異なる導電率および／またはドーパントを持つ１つまたは複数の半導体層を含むことができる。描写されるように、多層半導体デバイス４１０は、例えば、オーム性接触層４１２、オーム性接触層４１２の上に配置されたドリフト層４１４、およびドリフト層４１４の上に配置されたオーム性接触層４１６を含み得る。多層半導体デバイス４１０の層の材料は、ｎ＋基板１０２およびｎ−エピ層１０４の材料と類似または同一とすることができ、（例えば）分子線エピタキシ（ＭＢＥ）、超高真空化学気相成長（ＵＨＶ−ＣＶＤ）などの、さまざまなエピタキシャル成長プロセスによって形成され得る。描写された層４１２、４１４、４１６の厚さは、使われる製造プロセスおよび結果として生じるダイオードの望ましい機能性に応じて、変化し得る。１つの実施例において、ｎ−エピ層１０４は、有利には、本明細書で説明した電気化学エッチング処理の間に、ＰＩＮダイオードの１つまたは複数の高導電性半導体層４１２、４１６をエッチングされることから保護することを容易にする、停止層としての役割を果たし得ることに留意されたい。
１つまたは複数の特定の実施形態において、例えば、広バンドギャップ半導体材料（例えば、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ））を含むかまたはこれで製造され得る、オーム性接触層４１２は、ｎ−エピ層１０４の上にエピタキシャル成長または析出することができ、高導電性ｎ＋オーム性接触層４１２を作るためにｎ型ドーパントを注入され得る。ドリフト層４１４は、オーム性接触層４１２の上にエピタキシャル成長または析出することができる。理解されるように、ドリフト層は、ＰＩＮダイオードに対するドリフト領域としての役割を果たし、したがって、オーム性接触層４１２、４１６と比べて、ドーパント、例えば、ｎ型ドーパントおよび／またはｐ型ドーパントを低濃度にドープされ得る。あるいは、ドリフト層４１４は、ＰＩＮダイオード構造の真性領域とすることができ、したがって実質的に非ドープの、または意図せずドープされた半導体層とすることができる。さらに、例えば、オーム性接触層４１２の導電率と異なる導電率を有する、オーム性接触層４１６は、ドリフト層４１４の上にエピタキシャル成長または析出することができる。例として、そして述べたように、オーム性接触層４１２にｎ型ドーパントを注入することができ、一方オーム性接触層４１６にｐ型ドーパントをドープすることができ、またはその逆も同様である。
図４Ｃは、接触層４１８が多層半導体デバイス４１０の上に設けられた後、図４Ｂの半導体構造を例示する。接触層４１８は、オーム性接触層４１６へのオーム性接触としての役割を果たし、例えば、タンタル、タングステンまたはそれらの組み合わせもしくは合金などの、金属を含むかまたはこれで製造され得る。１つの実施形態において、接触層４１８は、スパッタリング、蒸着などの１つまたは複数の加工技術を使用して形成され得る。
１つまたは複数の実装において、多層構造４００は、反転されて、例えば、適当な接着材料４２０を使用して、支持基板４２２に取り付けられる。例として、支持基板４２２は、例えば、真鍮、銅、アルミニウム、または、窒化アルミニウム（ＡｌＮ）などの金属合金で、製造される金属基板とすることができ、接着材料４２０は、例えば、支持基板４２２を接触層４１８に接着することを容易にする、インジウムなどの接着金属とすることができる。
本明細書で開示されたように、多層構造４００、そして特に、ｎ＋基板１０２は、上述のように、電気化学セルの中に配置された電解質溶液の中でｎ＋基板を陽極酸化するように電気化学処理を受ける。述べたように、電気化学処理は、有利には、陽極酸化によってｎ＋基板１０２の気孔率を選択的に増加させることを容易にし、そしてそれは、多層構造からｎ＋基板１０２を除去することを容易にし、例示された残っている多層構造４００と同様に、多孔質ｎ＋基板１０２’（図４Ｅに描写される）を作り出す。１つの実施例において、ｎ−エピ層１０４は、電気化学処理の間にエッチング停止層として機能し、多層半導体デバイス４１０のより高導電性の半導体層を保護することを容易にすることに留意されたい。述べたように、多孔質ｎ＋基板１０２’は、有利には、所望される場合、例えば、非常に効率的なガスセンサ、分子フィルタ、および／または電子線エミッタ用電極を製造することなどの、他の用途に再利用することができる。
図４Ｆに示されるように、ｎ−エピ層１０４（図４Ｅ）は、例示される独立の多層デバイス構造を残して、除去することができる。例として、ｎ−エピ層は、化学機械研磨、または、エッチング停止として多層半導体デバイス４１０のオーム性接触層４１２を（１つの実施形態で）使用する反応性イオンエッチング（ＲＩＥ）などの１つまたは複数のエッチングプロセスを使って除去することができる。図４Ｇに描写されるように、露出したオーム性接触層４１２をパターン形成し、その上に接触構造４２４を形成するために、１つまたは複数のリソグラフィプロセスをその後行うことができる。接触構造４２４は、オーム性接触層４１２へのオーム性接触としての役割を果たすことができ、例えば、タンタル、タングステンまたはそれらの組み合わせもしくは合金などの、金属を含むかまたはこれで製造され得る。
さらなる例として、図５Ａ〜図５Ｆは、本明細書で説明した処理を（部分的に）利用する、ショットキーダイオードなどの、多層半導体デバイスを含む半導体構造を製造するためのプロセスの１つの実施形態を描写する。
図５Ａを参照すると、多層構造５００は、上述の処理フローの図１Ａの構造１００と最初は類似または同一で例示される。簡単に、構造５００は、ｎ＋基板１０２、およびその上に配置されたｎ−エピ層１０４を含む。述べたように、ｎ＋基板１０２およびｎ−エピ層１０４は、図１Ａ〜図１Ｃに関連して上述したような、半導体材料とするかまたはこれらを含むことができる。例として、ｎ＋基板１０２は、ｎ＋炭化ケイ素層を作るためにｎ型ドーパントをドープされた（炭化ケイ素などの）半導体層とするかまたはこれを含むことができる。特定の実施例において、ｎ＋基板１０２の中に注入されるｎ型ドーパントの濃度は、約１０１７ａｔｏｍｓ／ｃｍ３以上とすることができる。さらに、ｎ−エピ層１０４は、エピタキシャル成長し、例えば、より低い導電性のｎ−半導体層を作るためにｎ型ドーパントを、より少なくドープされた半導体層（例えば、炭化ケイ素）を含むかまたはこれで製造され得る。例えば、図１Ａ〜図１Ｃに関連して上述したように、ｎ−エピ層１０４は、例えば、ｎ＋基板１０２の上にエピタキシャル成長または析出することができ、ｎ−エピ層１０４に注入されるｎ型ドーパントの濃度は、約１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
図５Ｂに例示されるように、さらなる半導体層５１２は、任意選択で、例えば、ショットキーダイオードなどの多層半導体デバイス５１０を規定することを容易にするように、ｎ−エピ層１０４の上にエピタキシャル成長または析出することができる。半導体層５１２の材料は、ｎ−エピ層１０４の材料と類似または同一とすることができ、層は（例えば）、例えばＭＢＥ、ＵＨＶ−ＣＶＤなどの、さまざまなエピタキシャル成長プロセスによって形成され得る。さらに、（１つまたは複数の実施形態において）半導体層５１２は、例えば、ｎ−エピ層１０４の導電率より実質的に大きい導電率を持つ、高導電性ｎ＋エピ層を作るためにｎ型ドーパントを、注入され得ることに留意されたい。この実施例において、多層半導体デバイス５１０は、デバイスの一部としてｎ−エピ層１０４を含むことに同様に留意されたい。
図５Ｃは、多層半導体デバイス５１０の上に接触層５１４を設けた後、図５Ｂの多層構造５００を例示する。接触層５１４は、半導体層５１２へのオーム性接触としての役割を果たすことができ、例えば、タンタル、タングステンまたはそれらの組み合わせもしくは合金などの、金属を含むかまたはこれで製造され得る。１つの実施形態において、接触層５１４は、スパッタリング、蒸着などの１つまたは複数の加工技術を使用して形成され得る。
図４Ａ〜図４Ｇに関連して上述した処理と類似して、多層構造５００は、反転して、例えば、適当な接着材料４２０を介して、支持基板４２２に取り付けることができる。１つまたは複数の実装において、支持基板４２２は、真鍮、銅、アルミニウム基板などの金属基板、または窒化アルミニウム基板などの金属合金基板を含むことができ、接着材料４２０は、例えば、支持基板４２２を半導体構造の接触層５１４に接着する、インジウムなどの非導電性金属を含むことができる。
一度構造が支持基板４２２に接着されると、電気化学処理は、図１Ａ〜図１Ｃに関連して上述したような、電解質溶液の中でｎ＋基板１０２を少なくとも部分的に陽極酸化するために、使うことができる。ｎ＋基板１０２の陽極酸化は、ｎ＋基板１０２の気孔率を選択的に増加させるという結果をもたらし、そしてそれは、今度は、多層構造５００から多孔質ｎ＋基板１０２’（図５Ｅ）を除去することを容易にする。
図５Ｆに例示されるように、ショットキー接触５２０は、任意選択で、例えば、結果として生じるショットキーダイオードの逆阻止電圧を最大化し順電圧降下を最小化するために、露出したｎ−エピ層１０４の上に形成され得る。ショットキー接触層５２０は、低導電性ｎ−エピ層１０４と金属−半導体界面を形成し、ショットキー接合をもたらす。ショットキー接触５２０は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）または金（Ａｕ）などの、１つまたは複数の低仕事関数金属を含むかまたはこれらで製造され得る。
例として、図６Ａ〜図６Ｃは、本発明の１つまたは複数の実施態様に従って、半導体基板とエピタキシャル成長層を分離することを容易にするように、半導体層の気孔率を選択的に増加させるプロセスの代替実施形態を描写する。
図６Ａを参照すると、一般に６００と表示された、多層構造の１つの実施形態が描写されており、これは、例えば、本明細書に記載のような、高電圧電源デバイス用の製造プロセスで、使用することができる。例示されるように、多層構造６００は、バルク半導体材料、例えば、バルク・シリコン・ウェーハ、などの半導体基板６０１を含む。別の実施例として、半導体基板６０１は、単結晶Ｓｉ、多結晶Ｓｉ、非晶質Ｓｉ基板などを含むがこれらに限定されない、任意のケイ素含有基板を含むことができ、特定の用途のために所望されるように、低濃度ドープされたｎ型またはｐ型材料とすることができる。
示されているように、多層構造６００は、薄いｎ＋層１０２、およびその上に配置された低導電性ｎ−エピ層１０４をさらに含む。述べたように、ｎ＋層１０２およびｎ−エピ層１０４は、図１Ａ〜図１Ｃに関連して上述したような、半導体材料とするかまたはこれらを含むことができる。例として、ｎ＋層１０２は、（炭化ケイ素または窒化ガリウムなどの）半導体層とするかまたはこれを含むことができ、半導体基板６０１の上にエピタキシャル成長または析出することができる。ｎ＋層１０２の厚さは、使われる製造プロセスおよび望ましい機能性に依存し得るが、１つの実施例において、ｎ＋層１０２は、（ウェーハ層の末端への電流フローを容易にするように）約１０から３０μｍの範囲内の厚さを持つ、薄い半導体層として形成することができる。１つの実施例において、ｎ＋層１０２の中に注入されるｎ型ドーパントの濃度は、約１０１７ａｔｏｍｓ／ｃｍ３以上とすることができる。さらに、ｎ−エピ層１０４は、エピタキシャル成長し、例えば、より低い導電性のｎ−半導体層を作るためにｎ型ドーパントを、より少なくドープされた半導体層（例えば、炭化ケイ素または窒化ガリウム）を含むかまたはこれで製造され得る。例えば、図１Ａ〜図１Ｃに関連して上述したように、ｎ−エピ層１０４は、例えば、ｎ＋層１０２の上にエピタキシャル成長または析出することができ、ｎ−エピ層１０４に注入されるｎ型ドーパントの濃度は、約１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
図６Ｂに例示されるように、多層構造６００は、上述のように電気化学セルの中に配置された電解質溶液を、部分的に、利用して、本明細書に記載のように、電気化学処理を受けることができる。例として、多層構造の電気化学処理は、有利には、説明したように、ｎ＋層１０２を選択的に陽極酸化することを容易にし、その気孔率を選択的に増加させる。この選択的に増加した気孔率は、今度は、（図６Ｃに描写されるように）半導体基板６０１およびｎ−エピ層１０４を、ｎ＋層１０２（図６Ｂ）とのそれらのそれぞれの界面に沿って、多層構造から分離することを容易にする。１つまたは複数の実装において、分離された層が電解質溶液１０７の中で溶解され、結果として生じる酸化多孔質層がさらなる使用のために回復され得ないように、ｎ＋層１０２の厚さは、十分に薄くすることができることに留意されたい。論じたように、ｎ＋層１０２の陽極酸化の速度は、印加される電流密度および／または酸化時間などのプロセスパラメータに依存することができ、所望される場合、プロセスパラメータは、半導体基板６０１とｎ−エピ層１０４との間に挟まれたｎ＋層１０２を完全に酸化するように選択または延長することができる。有利には、このプロセスで、半導体基板６０１は、さらなる、繰り返されるエピタキシャル成長プロセスのために再利用することができる。
例として、図７Ａ〜図７Ｆは、図６Ａ〜図６Ｃに関連して上述した処理を、部分的に、使用して、ショットキーダイオードなどの、半導体構造を製造するためのプロセスの１つの実施形態を描写する。この点に関して、図７Ａ〜図７Ｆはショットキーダイオードを製造する１つの実施例を描写するが、説明される処理は、例えば、ＰＩＮダイオードなどの他のダイオード構造、または、ＩＧＢＴまたはＢＪＴなどのトランジスタ構造を含む、他の多層半導体デバイスを製造するために、当業者によって使われ得ることに留意されたい。ショットキーダイオードを製造するための図７Ａ〜図７Ｆで描写された例示的なプロセスは、ただ例として提示されるにすぎない。
図７Ａを参照すると、多層構造７００は、図６Ａの多層構造６００と最初は類似または同一で例示される。簡単に、多層構造７００は、半導体基板６０１、半導体基板６０１の上に配置された薄いｎ＋層１０２、およびｎ＋層１０２の上に配置されたｎ−エピ層１０４を含む。述べたように、描写された層の材料は、図６Ａに関連して上述したような、半導体材料とするかまたはこれらを含むことができる。
多層半導体デバイス７１０は、ｎ−エピ層１０４の上にさらなる半導体層７１２を設けることによって形成され得る。このさらなる半導体層７１２は、任意選択で、例えば、ショットキーダイオードを、規定することを容易にするようにｎ−エピ層１０４の上にエピタキシャル成長または析出することができる。半導体層７１２の材料は、半導体層５１２（図５Ｂ）の材料と類似または同一とすることができ、上述の析出プロセスのいずれかを使用して形成され得る。半導体層７１２およびｎ−エピ層１０４は、ともに多層半導体デバイス７１０の１つの実施例を規定する。所望される場合、半導体層７１２は、例えば、ｎ−エピ層１０４の導電率より実質的に大きい導電率を持つ、高導電性ｎ＋エピ層を作る、ｎ型ドーパントを含み得る。
図７Ｃは、多層半導体デバイス７１０の上に接触層７１２を設けた後、図７Ｂの多層構造を例示する。接触層７１４は、例えば、半導体層７１２へのオーム性接触としての役割を果たすことができ、接触層５１４（図５Ｃ）の材料と類似とすることができ、例えば、接触層５１４に対して上で述べた析出プロセスの１つを使用して形成され得る。
図７Ｄに例示されるように、上述の処理と類似して、多層構造７００は、反転して、例えば、上述のような接着材料４２０を使用して、支持基板４２２に取り付けることができる。１つまたは複数の実装において、支持基板４２２は、真鍮、銅、アルミニウムなどの金属、または、窒化アルミニウム（ＡｌＮ）などの金属合金を含むかまたはこれで製造され得る。接着材料４２０は、非導電性接着用金属、例えば、インジウムなどの、接着用金属とすることができる。
多層構造に付着した支持基板４２２で、電気化学処理は、図７Ｅに例示されるように、そして図６Ａ〜図６Ｃに関連して上述したように、多層構造７００から半導体基板６０１を分離することを容易にするようにｎ＋層１０２の気孔率を選択的に増加させるために、使うことができる。述べたように、一度酸化されると、多孔質層が電気化学処理の間に電解質溶液の中で溶解され得るように、ｎ＋層１０２の厚さは十分に薄くなるよう選択することができる。
所望される場合、ショットキー接触７２０（図７Ｆ）は、任意選択で、例えば、結果として生じるショットキーダイオードの逆阻止電圧を最大化し順電圧降下を最小化するために、露出したｎ−エピ層１０４の上に形成され得る。ショットキー接触７２０の材料および形成プロセスは、図５Ｆに関して上述した、ショットキー接触５２０の材料および形成プロセスと類似とすることができる。
さらなる例として、図８Ａ〜図８Ｃは、本発明の１つまたは複数の実施態様に従って、半導体基板を部分的に薄くすることを容易にするように、半導体基板の気孔率を選択的に増加させるプロセスの１つの実施形態を描写する。
図８Ａを参照すると、多層構造８００は、上述の図１Ａの構造１００と類似または同一で例示される。簡単に、多層構造８００は、ｎ＋基板１０２、およびその上に配置されたｎ−エピ層１０４を含む。述べたように、ｎ＋基板１０２およびｎ−エピ層１０４は、図１Ａ〜図１Ｃに関連して上述したような、半導体材料とするかまたはこれらを含むことができる。例として、ｎ＋基板１０２は、例えば、ｎ＋炭化ケイ素層基板を作るためにｎ型ドーパントをドープされた炭化ケイ素基板などの、半導体層またはウェーハとするかまたはこれを含むことができる。特定の実施例において、ｎ＋基板１０２の中のｎ型ドーパントの濃度は、約１０１７ａｔｏｍｓ／ｃｍ３以上とすることができる。さらに、ｎ−エピ層１０４は、エピタキシャル成長し、例えば、低導電性のｎ−半導体層を作るためにｎ型ドーパントを、より少なくドープされた半導体層（例えば、炭化ケイ素）を含むかまたはこれで製造され得る。例えば、図１Ａ〜図１Ｃに関連して上述したように、ｎ−エピ層１０４は、例えば、ｎ＋基板１０２の上にエピタキシャル成長または析出することができ、ｎ−エピ層１０４に注入されるｎ型ドーパントの濃度は、約１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
上述のように、そして図８Ｂに例示されるように、多層構造８００、そして特に、ｎ＋基板１０２は、電解質溶液の中でｎ＋基板１０２を陽極酸化するように電気化学処理を受ける。１つまたは複数の実施形態において、ｎ＋基板１０２の気孔率における増加が、ｎ−エピ層１０４からｎ＋基板１０２を部分的にのみ除去するまたは薄くするために使用される、望ましい厚さに制御されるように、この電気化学処理の間に使われるプロセスパラメータが調整され得ることに留意されたい。例えば、電気化学プロセスは、ｎ＋基板１０２の規定されたまたは望ましい量が酸化したまたは気孔率において増加した後、電流密度を増加させることによって、調整され得る。増加した電流密度は、図８Ｃに描写されるように、ｎ−エピ層１０４に付着した未酸化の薄化されたｎ＋基板１０２を残して、多孔質のまたは酸化された層が外れるという結果をもたらし得る。薄化されたｎ＋基板の減少した厚さは、望ましい機能性に応じて、変化し得るが、１つの実施例において、ｎ＋基板１０２の厚さは、約５０％から９０％減少させることができる。さらに、上述のように、ｎ＋基板１０２の除去された多孔質部分は、有利には、他の用途に再利用することができる。
例として、図９Ａ〜図９Ｄは、図８Ａ〜図８Ｃの上述の処理を（部分的に）利用して、ＰＩＮダイオードなどの、半導体構造を製造するためのプロセスの１つの実施形態を描写する。図９Ａ〜図９Ｄの実施例は、ただ例として提供されるにすぎないことに留意されたい。他の多層デバイス構造は、本明細書に記載のように、上で開示された処理概念を使用して製造することができる。
これらの図に例示されるように、図８Ａ〜図８Ｃの薄化プロセスの変形形態を使うことができ、ここでは、半導体構造９００は、多層半導体デバイス９１０がｎ＋基板１０２上に直接配置されている状態で、上述のような、ｎ＋基板１０２を含む。すなわち、この実施例においては、ｎ＋基板１０２の一部が最終的な構造の中に残存し、したがって、電気化学処理の間にエッチングから多層半導体デバイス９１０を保護するので、上で論じた実施例の第２の半導体層（１０４）は、省略することができる。
例として、半導体層（またはｎ＋基板）１０２は、バルク半導体材料とすることができる。例えば、半導体層１０２は、ＩＩＩ−Ｖおよび／またはＩＩ−ＶＩ半導体化合物（例えば、炭化ケイ素、窒化ガリウム）などの、広バンドギャップ半導体材料とするかまたはこれを含むことができ、ｎ型ドーパントまたはｐ型ドーパントをドープされ得る。描写されるように、半導体層１０２は、高導電性ｎ＋半導体層または基板１０２（すなわち、ｎ＋基板１０２）を作るためにｎ型ドーパントを注入され得る。例として、ｎ＋基板１０２の中に注入されるｎ型ドーパントの濃度は、約１０１７ａｔｏｍｓ／ｃｍ３以上とすることができる。
述べたように、多層半導体デバイス９１０は、例として、ＰＩＮダイオードを規定する。多層半導体デバイス９１０の多数の層は、図４Ｂに関連して上述した多層半導体デバイス４１０の層と類似または同一とすることができる。例えば、多層半導体デバイス９１０は、ＰＩＮダイオード構造を形成するために、非ドープおよび／またはより低い導電性の半導体層によって分離された、（例えば、オーム性接触層としての役割を果たす）異なる導電率および／またはドーパントを持つ１つまたは複数の半導体層を含み得る。１つの実施例において、多層半導体デバイス９１０は、オーム性接触層９１２、オーム性接触層９１２の上に配置されたドリフト層９１４、およびドリフト層９１４の上に配置されたオーム性接触層９１６を含み得る。１つの実施例において、オーム性接触層９１２にｎ型ドーパントを大量に注入することができ、オーム性接触層９１６にｐ型ドーパントを大量に注入することができ、またはその逆も同様である。さらに、ドリフト層９１４は、ドリフト領域としての役割を果たすように低濃度にドープしてもよく、または真性領域としての役割を果たすように非ドープのままであってもよい。
図９Ｂは、多層半導体デバイス９１０の上に接触層９１８を設けた後、図９Ａの構造を例示する。接触層９１８は、例えば、タンタル、タングステンまたはそれらの組み合わせもしくは合金などの、金属を含むかまたはこれで製造され得る。１つの実施形態において、接触層９１８は、スパッタリング、蒸着などの１つまたは複数の加工技術を使用して形成され得る。
図９Ｃに示されるように、多層構造９００は、上述のように、電解質溶液の中でｎ＋基板１０２を陽極酸化するように電気化学処理を受けることができる。述べたように、電気化学処理は、有利には、陽極酸化によってｎ＋基板１０２の気孔率を選択的に増加させることを容易にし、そしてそれは、多層構造９００からのｎ＋基板１０２の一部の選択的な除去を容易にする。この実施形態において、ｎ＋基板１０２の増加した気孔率が、ｎ＋基板１０２を部分的にのみ除去するまたは薄くするために、望ましい厚さに制御されるように、電気化学処理の間に使われるプロセスパラメータが調整されることに留意されたい。これは、今度は、図９Ｃに描写されるように、減少した厚さの薄化されたｎ＋基板１０２の上に多層半導体デバイス９１０を残す。有利には、上述のように、所望される場合、除去された多孔質ｎ＋基板１０２’は、他の用途に再利用することができる。
図９Ｄに描写されるように、１つまたは複数のリソグラフィプロセスは、多層半導体デバイス９１０の接触層９１８をパターン形成するために行うことができ、オーム性接触９２０は、多層半導体デバイスへの電気接続を容易にするように薄化されたｎ＋基板１０２に付加することができる。接触層９１８、９２０は、オーム性接触としての役割を果たすことができ、それぞれ、ｎドープまたはｐドープされた、例えば、タンタル、タングステンまたはそれらの組み合わせもしくは合金などの金属を含むかまたはこれで製造され得る。
本明細書で使用される専門用語は、ただ特定の実施形態を説明する目的のために使用されるにすぎず、本発明を限定しているように意図されない。本明細書で使用される、単数形「１つの（ａ）」、「１つの（ａｎ）」および「この（ｔｈｅ）」は、文脈が別途明らかに示さない限り、同様に複数形を含むように意図される。用語「含む（ｃｏｍｐｒｉｓｅ）」（および「含む（ｃｏｍｐｒｉｓｅｓ）」および「含む（ｃｏｍｐｒｉｓｉｎｇ）」などの、含む（ｃｏｍｐｒｉｓｅ）の任意の形態）、「有する（ｈａｖｅ）」（および「有する（ｈａｓ）」および「有する（ｈａｖｉｎｇ）」などの、有する（ｈａｖｅ）の任意の形態）、「含む（ｉｎｃｌｕｄｅ）」（および「含む（ｉｎｃｌｕｄｅｓ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」などの含む（ｉｎｃｌｕｄｅ）の任意の形態）、および「含む（ｃｏｎｔａｉｎ）」（および「含む（ｃｏｎｔａｉｎｓ）」および「含む（ｃｏｎｔａｉｎｉｎｇ）」などの含む（ｃｏｎｔａｉｎ）の任意の形態）が非限定的な連結動詞であることは、さらに理解されるであろう。結果として、１つまたは複数のステップまたは要素を「含む（ｃｏｍｐｒｉｓｅｓ）」、「有する（ｈａｓ）」、「含む（ｉｎｃｌｕｄｅｓ）」または「含む（ｃｏｎｔａｉｎｓ）」方法またはデバイスは、それらの１つまたは複数のステップまたは要素を保有するが、それらの１つまたは複数のステップまたは要素だけを保有するように限定されない。同様に、１つまたは複数の特徴を「含む（ｃｏｍｐｒｉｓｅｓ）」、「有する（ｈａｓ）」、「含む（ｉｎｃｌｕｄｅｓ）」または「含む（ｃｏｎｔａｉｎｓ）」方法のステップまたはデバイスの要素は、それらの１つまたは複数の特徴を保有するが、それらの１つまたは複数の特徴だけを保有するように限定されない。さらに、ある一定の方法で構成されるデバイスまたは構造は、少なくともその方法で構成されるが、列挙されていない方法で同様に構成され得る。
以下の特許請求の範囲におけるすべてのミーンズ・プラス・ファンクション要素またはステップ・プラス・ファンクション要素の、対応する構造、材料、作用、および均等物は、もしあれば、具体的に特許請求された他の請求の要素とともに機能を行うための、任意の構造、材料または作用を含むように意図される。本発明の説明は、例示および説明の目的のために提示されたが、網羅的であるようにまたは開示された形での発明に限定されるように意図されない。多くの変更および変形形態は、本発明の範囲および精神から逸脱することなく、当業者に明らかであろう。実施形態は、本発明の１つまたは複数の実施態様の原理および実用的応用を最もよく解説するために、および当業者が企図される特定の使用に適するようなさまざまな変更を伴うさまざまな実施形態のために本発明の１つまたは複数の実施態様を理解することを可能にするために、選択され説明された。

Claims (20)

  1. 半導体層を含む多層構造を設けるステップと、ここで、前記半導体層が、ドーパントを含みそして増加した導電率を有しており、
    少なくとも部分的に、前記半導体層の気孔率を、電気化学処理を使用して、選択的に増加させるステップと、ここで、気孔率を選択的に増加させる前記ステップが、前記半導体層の前記増加した導電率を利用しており、
    前記多層構造から前記選択的に増加された気孔率を持つ前記半導体層を、少なくとも部分的に、除去するステップと、
    を含む、方法。
  2. 気孔率を選択的に増加させる前記ステップは、前記半導体層を、少なくとも部分的に、選択的に陽極酸化するステップを含む、請求項１に記載の方法。
  3. 気孔率を選択的に増加させる前記ステップは、前記半導体層を、少なくとも部分的に、選択的に陽極酸化するために無機酸および酸化種を含む電解質溶液の中で前記半導体層を電気化学処理するステップを含み、前記半導体層の前記ドーパントは、前記半導体層の前記気孔率を選択的に増加させ、前記多層構造から前記半導体層を、少なくとも部分的に、除去する前記ステップを容易にするために、前記半導体層の前記陽極酸化を強化する、請求項２に記載の方法。
  4. 電気化学処理する前記ステップは、前記電解質溶液および前記半導体層を通して印加される電流密度を制御するステップを含み、そして、気孔率を選択的に増加させる前記ステップは、少なくとも部分的に、前記印加される電流密度の関数である、請求項３に記載の方法。
  5. 前記半導体層は第１の半導体層であり、そして、前記方法は、前記第１の半導体層の気孔率を選択的に増加させる前記ステップの前に、前記第１の半導体層の上に第２の半導体層をエピタキシャル成長させるステップをさらに含む、請求項２に記載の方法。
  6. 前記第１の半導体層および前記第２の半導体層は、それぞれ、広バンドギャップ半導体材料を含む、請求項５に記載の方法。
  7. 前記第１の半導体層および前記第２の半導体層は、それぞれ、炭化ケイ素または炭化ケイ素合金を含む、請求項５に記載の方法。
  8. 前記第１の半導体層および前記第２の半導体各層は、窒化ガリウムまたは窒化ガリウム合金を含む、請求項５に記載の方法。
  9. 前記第１の半導体層の前記増加した導電率は第１の導電率を含み、そして、前記第２の半導体層は第２の導電率を含み、前記第１の半導体層の前記第１の導電率は前記第２の半導体層の前記第２の導電率より大きく、そして、前記第１の半導体層の前記陽極酸化は、前記第２の半導体層の気孔率を増加させることなく、少なくとも部分的に、前記第１の半導体層の気孔率を選択的に増加させるために、前記第１の半導体層の前記より大きい導電率を利用する、請求項５に記載の方法。
  10. 前記第１の半導体層の前記第１の導電率は、前記第２の半導体層の前記第２の導電率より１０倍以上大きい、請求項９に記載の方法。
  11. 前記設けるステップは、前記多層構造の半導体基板として前記半導体層を設けるステップを含み、気孔率を選択的に増加させる前記ステップは、前記半導体基板を、少なくとも部分的に、除去することを容易にする、請求項１〜１０のいずれか一項に記載の方法。
  12. 前記多層構造を設ける前記ステップは、前記半導体層の気孔率を選択的に増加させる前記ステップの前に、前記半導体層の上に多層半導体デバイスを設けるステップをさらに含む、請求項１１に記載の方法。
  13. 前記多層半導体デバイスは、ＰＩＮダイオードを含む、請求項１２に記載の方法。
  14. 前記多層半導体デバイスは、ショットキーダイオードを含む、請求項１２に記載の方法。
  15. 前記多層構造を設ける前記ステップは、半導体基板の上に前記半導体層を設けるステップを含み、気孔率を前記選択的に増加させるステップおよび前記半導体層を、少なくとも部分的に、除去する前記ステップは、前記多層構造から前記半導体基板を除去することを容易にする、請求項１〜１０のいずれか一項に記載の方法。
  16. 前記多層構造を設ける前記ステップは、前記半導体層の気孔率を選択的に増加させる前記ステップの前に、前記半導体層の上に多層半導体デバイスを設けるステップをさらに含む、請求項１５に記載の方法。
  17. 前記多層構造の前記半導体基板の前記除去の前に支持基板に前記多層構造を接着するステップをさらに含む、請求項１６に記載の方法。
  18. 除去する前記ステップは、前記多層構造の一部として前記薄化された半導体層を残して、前記多層構造から前記半導体層を部分的にのみ除去するステップを含む、請求項１〜１０のいずれか一項に記載の方法。
  19. 前記多層構造を設ける前記ステップは、前記半導体層の上に多層半導体デバイスを設けるステップをさらに含む、請求項１８に記載の方法。
  20. 前記設けるステップは、前記多層構造の半導体基板として前記半導体層を設けるステップを含み、前記薄化された半導体層は、前記多層構造の薄化された半導体基板である、請求項１８に記載の方法。
JP2016551164A 2014-02-10 2015-02-10 半導体の選択的な電気化学エッチング Pending JP2017516289A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201461937736P 2014-02-10 2014-02-10
US61/937,736 2014-02-10
PCT/US2015/015112 WO2015120424A1 (en) 2014-02-10 2015-02-10 Selective, electrochemical etching of a semiconductor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020019389A Division JP2020107890A (ja) 2014-02-10 2020-02-07 半導体の選択的な電気化学エッチング

Publications (2)

Publication Number Publication Date
JP2017516289A true JP2017516289A (ja) 2017-06-15
JP2017516289A5 JP2017516289A5 (ja) 2018-03-15

Family

ID=53778530

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016551164A Pending JP2017516289A (ja) 2014-02-10 2015-02-10 半導体の選択的な電気化学エッチング
JP2020019389A Pending JP2020107890A (ja) 2014-02-10 2020-02-07 半導体の選択的な電気化学エッチング

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020019389A Pending JP2020107890A (ja) 2014-02-10 2020-02-07 半導体の選択的な電気化学エッチング

Country Status (6)

Country Link
US (1) US9922838B2 (ja)
EP (1) EP3105777A4 (ja)
JP (2) JP2017516289A (ja)
KR (1) KR20160119808A (ja)
CN (1) CN105981131B (ja)
WO (1) WO2015120424A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020013815A (ja) * 2018-07-13 2020-01-23 株式会社Ｓｃｒｅｅｎホールディングス 基板エッチング方法
JP2020537360A (ja) * 2017-10-16 2020-12-17 クリスタル アイエス, インコーポレーテッドCrystal Is, Inc. 電子及び光電子デバイスのための窒化アルミニウム基板の電気化学的除去
JP2021044271A (ja) * 2019-09-06 2021-03-18 株式会社豊田中央研究所 エッチング液およびエッチング方法
JP2022140396A (ja) * 2021-03-10 2022-09-26 ファーウェイ デジタル パワー テクノロジーズ カンパニー リミテッド 炭化シリコン基板、炭化シリコンデバイス、及びその基板薄化方法
WO2024004872A1 (ja) * 2022-06-30 2024-01-04 東京応化工業株式会社 炭化珪素単結晶基板の処理方法、炭化珪素単結晶基板処理システム、及び補充液

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10379083B2 (en) * 2016-01-04 2019-08-13 Farshid Raissi Electronic device for detection of viruses, bacteria, and pathogens
KR20230152152A (ko) 2017-09-27 2023-11-02 캠브리지 엔터프라이즈 리미티드 재료를 다공화하기 위한 방법 및 반도체 구조체
GB201801337D0 (en) 2018-01-26 2018-03-14 Cambridge Entpr Ltd Method for etching a semiconductor structure
CN108519411A (zh) * 2018-03-30 2018-09-11 厦门大学 一种氮化物半导体材料除氢激活提升p型导电性的方法
DE102018129594A1 (de) 2018-11-23 2020-05-28 Infineon Technologies Ag Teilweises entfernen eines halbleiterwafers
US11355340B2 (en) * 2019-07-19 2022-06-07 Iqe Plc Semiconductor material having tunable permittivity and tunable thermal conductivity

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536916A (ja) * 1991-07-29 1993-02-12 Canon Inc 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置
US5454915A (en) * 1992-10-06 1995-10-03 Kulite Semiconductor Products, Inc. Method of fabricating porous silicon carbide (SiC)
JPH1167616A (ja) * 1997-08-11 1999-03-09 Sony Corp 半導体基板および半導体薄膜ならびにそれらの製造方法
JP2010541209A (ja) * 2007-09-21 2010-12-24 ブリッジラックス インコーポレイテッド 高い光取り出しの発光ダイオードチップとその製造方法
JP2013518447A (ja) * 2010-01-27 2013-05-20 イェイル ユニヴァーシティ ＧａＮデバイスのための導電率ベースの選択的エッチング及びその用途

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3088033B2 (ja) * 1991-08-02 2000-09-18 キヤノン株式会社 半導体装置
WO1995032524A1 (en) 1994-05-24 1995-11-30 Abb Research Ltd. Semiconductor device in silicon carbide with passivated surface
DE10054484A1 (de) * 2000-11-03 2002-05-08 Bosch Gmbh Robert Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
US6884740B2 (en) * 2001-09-04 2005-04-26 The Regents Of The University Of California Photoelectrochemical undercut etching of semiconductor material
JP4554180B2 (ja) 2003-09-17 2010-09-29 ソニー株式会社 薄膜半導体デバイスの製造方法
JP4976647B2 (ja) * 2004-07-29 2012-07-18 富士電機株式会社 炭化珪素半導体基板の製造方法
WO2009115551A1 (en) * 2008-03-21 2009-09-24 Rise Technology S.R.L. Method for making microstructures by converting porous silicon into porous metal or ceramics
JP5497409B2 (ja) * 2009-11-09 2014-05-21 株式会社デンソー 半導体装置の製造方法
WO2011156028A2 (en) * 2010-03-09 2011-12-15 Board Of Regents Of The University Of Texas System Porous and non-porous nanostructures
US20130207237A1 (en) 2010-10-15 2013-08-15 The Regents Of The University Of California Method for producing gallium nitride substrates for electronic and optoelectronic devices
JP5774900B2 (ja) * 2011-04-28 2015-09-09 学校法人 名城大学 発光ダイオード素子及びその製造方法
WO2014004261A1 (en) * 2012-06-28 2014-01-03 Yale University Lateral electrochemical etching of iii-nitride materials for microfabrication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536916A (ja) * 1991-07-29 1993-02-12 Canon Inc 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置
US5454915A (en) * 1992-10-06 1995-10-03 Kulite Semiconductor Products, Inc. Method of fabricating porous silicon carbide (SiC)
JPH1167616A (ja) * 1997-08-11 1999-03-09 Sony Corp 半導体基板および半導体薄膜ならびにそれらの製造方法
JP2010541209A (ja) * 2007-09-21 2010-12-24 ブリッジラックス インコーポレイテッド 高い光取り出しの発光ダイオードチップとその製造方法
JP2013518447A (ja) * 2010-01-27 2013-05-20 イェイル ユニヴァーシティ ＧａＮデバイスのための導電率ベースの選択的エッチング及びその用途

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020537360A (ja) * 2017-10-16 2020-12-17 クリスタル アイエス, インコーポレーテッドCrystal Is, Inc. 電子及び光電子デバイスのための窒化アルミニウム基板の電気化学的除去
JP2020013815A (ja) * 2018-07-13 2020-01-23 株式会社Ｓｃｒｅｅｎホールディングス 基板エッチング方法
JP7065717B2 (ja) 2018-07-13 2022-05-12 株式会社Ｓｃｒｅｅｎホールディングス 基板エッチング方法
JP2021044271A (ja) * 2019-09-06 2021-03-18 株式会社豊田中央研究所 エッチング液およびエッチング方法
JP2022140396A (ja) * 2021-03-10 2022-09-26 ファーウェイ デジタル パワー テクノロジーズ カンパニー リミテッド 炭化シリコン基板、炭化シリコンデバイス、及びその基板薄化方法
WO2024004872A1 (ja) * 2022-06-30 2024-01-04 東京応化工業株式会社 炭化珪素単結晶基板の処理方法、炭化珪素単結晶基板処理システム、及び補充液

Also Published As

Publication number Publication date
WO2015120424A1 (en) 2015-08-13
CN105981131A (zh) 2016-09-28
KR20160119808A (ko) 2016-10-14
EP3105777A1 (en) 2016-12-21
US9922838B2 (en) 2018-03-20
CN105981131B (zh) 2019-12-03
EP3105777A4 (en) 2017-09-13
US20170170025A1 (en) 2017-06-15
JP2020107890A (ja) 2020-07-09

Similar Documents

Publication Publication Date Title
JP2020107890A (ja) 半導体の選択的な電気化学エッチング
CN111033758B (zh) 二极管
CN110326115B (zh) 肖特基势垒二极管
WO2016013658A1 (ja) 半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体
US8981432B2 (en) Method and system for gallium nitride electronic devices using engineered substrates
CN110832644B (zh) 肖特基势垒二极管
US9123533B2 (en) Method and system for in-situ etch and regrowth in gallium nitride based devices
WO2013146444A1 (ja) 炭化珪素半導体素子およびその製造方法
JP2017011060A (ja) ショットキーバリアダイオード
JP5140998B2 (ja) ワイドバンドギャップ半導体装置およびその製造方法
CN111801804A (zh) 沟槽mos型肖特基二极管及其制造方法
JP2019012836A (ja) 半導体素子
JP2016197737A (ja) 半導体素子及びその製造方法、並びに結晶積層構造体
JP2005026408A (ja) 半導体素子およびその製造方法
JP2015076506A (ja) 半導体装置及びその製造方法
JP2006128492A (ja) エピタキシャル基板、および半導体素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180131

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190425

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191008