JP2022140396A - 炭化シリコン基板、炭化シリコンデバイス、及びその基板薄化方法 - Google Patents

炭化シリコン基板、炭化シリコンデバイス、及びその基板薄化方法 Download PDF

Info

Publication number
JP2022140396A
JP2022140396A JP2022037005A JP2022037005A JP2022140396A JP 2022140396 A JP2022140396 A JP 2022140396A JP 2022037005 A JP2022037005 A JP 2022037005A JP 2022037005 A JP2022037005 A JP 2022037005A JP 2022140396 A JP2022140396 A JP 2022140396A
Authority
JP
Japan
Prior art keywords
substrate
silicon carbide
silicon
ion implantation
thinning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022037005A
Other languages
English (en)
Inventor
ハン，シヤオビヤオ
Xiaobiao Han
ホワーン，ボーニーン
Boning Huang
ワン，ユイシイ
Yuxi Wan
ワーン，イーユイ
Yiyu Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Digital Power Technologies Co Ltd
Original Assignee
Huawei Digital Power Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Digital Power Technologies Co Ltd filed Critical Huawei Digital Power Technologies Co Ltd
Publication of JP2022140396A publication Critical patent/JP2022140396A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】 この出願は、炭化シリコン基板、炭化シリコンデバイス、及びその基板薄化方法を提供する。【解決手段】 当該方法は、炭化シリコン基板である第１の基板を用意し、該第１の基板は、互いに反対側のシリコン表面及び炭素表面を持ち、第１の基板のシリコン表面上に炭化シリコンデバイスを形成し、炭化シリコンデバイス上に保護層を形成し、第１の基板の炭素表面にイオン注入を実行し、第２の基板を用意し、イオン注入された第１の基板を第２の基板に接合し、接合された第１の基板及び第２の基板に高温アニールを実行して、第１の基板に注入されたイオンを気体へと結合させ、第１の基板のイオン注入位置で分離を実行して、薄くされた第１の基板及び分離された第１の基板を得ることを含む。この出願の実施形態における基板薄化方法によれば、炭化シリコンデバイスの基板を研削する必要がない。当該基板薄化方法は処理しやすい。さらに、基板を薄くした後の分離された第１の基板を再利用することができ、経済的利益がより高い。【選択図】 図１

Description

この出願は、半導体技術の分野に関し、特に、炭化シリコン基板、炭化シリコンデバイス、及びその基板薄化方法に関する。
半導体技術の継続的発展に伴い、炭化シリコン（Silicon Carbide、ＳｉＣ）技術が半導体産業における最先端技術になっている。炭化シリコンデバイスの性能を向上させるためには、炭化シリコン基板を薄くする必要がある。
関連技術においては、炭化シリコン基板を指定厚さまで減らすために、一般に、研削装置を用いて炭化シリコン基板の裏面が研削される。しかしながら、炭化シリコン基板のモース硬度は非常に高い。研削装置を用いることによって炭化シリコン基板の裏面が研削されると、研削装置が多量の摩耗を生じるとともに、研削された炭化シリコン基板が完全に無駄になり、経済的利益が低い。
この出願の実施形態は、炭化シリコン基板、炭化シリコンデバイス、及び炭化シリコン基板の薄化を実施するためのその基板薄化方法を提供する。基板が薄くされた後に分離された第１の基板を再利用することができ、それにより、研削された炭化シリコン基板の完全なる無駄を回避し、経済的利益を改善する。
第１の態様によれば、この出願の一実施形態は、炭化シリコンデバイスの基板薄化方法を提供する。当該基板薄化方法は、炭化シリコン基板である第１の基板を用意する工程であり、該第１の基板は、互いに反対側のシリコン表面及び炭素表面を持つ、工程と、第１の基板のシリコン表面上に炭化シリコンデバイスを形成し、且つ炭化シリコンデバイス上に保護層を形成する工程と、第１の基板の炭素表面にイオン注入を実行する工程と、第２の基板を用意する工程と、イオン注入された第１の基板を第２の基板に接合する工程と、接合された第１の基板及び第２の基板に高温アニールを実行して、第１の基板に注入されたイオンを気体へと結合させる工程と、第１の基板のイオン注入位置で分離を実行して、薄くされた第１の基板及び分離された第１の基板を得る工程と、を有含む。
この出願のこの実施形態では、第１の基板にイオン注入が行われ、イオン注入された第１の基板が第２の基板に接合され、そして、接合された第１の基板及び第２の基板に高温アニールが行われる。高温アニールプロセス中に、第１の基板内のイオンが気体へと結合し、それにより第１の基板内に内部応力を発生させて、イオン注入の位置で第１の基板を分離する。関連技術では、研削装置を用いて炭化シリコン基板を薄くすることが、研削装置に多量の摩耗を生じさせるとともに、研削された炭化シリコン基板が完全に無駄になる。こ出願のこの実施形態で提供される炭化シリコンデバイスのための基板薄化方法によれば、炭化シリコンデバイスの基板を研削する必要がない。当該基板薄化方法は処理しやすいとともに、基板が薄化された後に分離された第１の基板を再利用することができ、それにより、研削された炭化シリコン基板の完全なる無駄を回避し得る。従って、経済的利益がより高い。
取り得る一実装において、第１の基板のシリコン表面上に炭化シリコンデバイスを形成することは、第１の基板のシリコン表面上にエピタキシャル層を形成し、該エピタキシャル層をパターニングして炭化シリコンデバイスを形成することを含み得る。例えば、パターニングは、炭化シリコンデバイスを形成するように、エピタキシャル層に、例えばエッチングなどのプロセスを用いることによって行われ得る。一般に、第１の基板の抵抗率は、形成すべき炭化シリコンデバイスの抵抗率とは異なる。従って、形成すべき炭化シリコンデバイスの電気的要件を満たすように、エピタキシャル層を第１の基板のシリコン表面上に形成する必要がある。実際の適用では、第１の基板のシリコン表面にＮ型粒子又はＰ型粒子をドープして、第１の基板のシリコン表面上にエピタキシャル層を形成し得る。エピタキシャル層の阻止電圧及び抵抗率は、厚さ及びドーピング濃度を調節することによって調節され得る。
取り得る一実装において、第１の基板の炭素表面にイオン注入を行うことには水素イオン（Ｈ＋）又はアルゴンイオン（Ａｒ＋）が使用され得る。水素イオン又はアルゴンイオンの小さいサイズにより、水素イオン又はアルゴンイオンは、第１の基板に容易に注入される。さらに、高温の作用下で、水素イオンは水素ガスへと容易に結合し、第１の基板内に内部応力が生成され、それ故に、イオン注入の位置で第１の基板が分離される。同様に、高温の作用下で、アルゴンイオンはアルゴンガスへと容易に結合し、第１の基板内に内部応力が生成される。また、第１の基板の炭素表面にイオン注入を行うことには他のイオンを使用してもよく、注入されるイオンの種類はここで限定されることではない。
この出願のこの実施形態で提供される基板薄化方法は、複数の方式で実施され得る。以下、この出願のこの実施形態における基板薄化方法の幾つかの方式を詳細に説明する。
方式１：
取り得る一実装において、第２の基板は炭化シリコン基板であり、第２の基板は、互いに反対側のシリコン表面及び炭素表面を持ち、第２の基板は、より低レベルの炭化シリコン基板であってもよい。イオン注入された第１の基板を第２の基板に接合することは、第１の基板の炭素表面を第２の基板のシリコン表面に接合することを含み得る。斯くして、より容易に第１の基板と第２の基板とを接合することができる。さらに、その後の高温の作用下で、シリコン原子と炭素原子とが結合して共有結合を形成することができ、その結果、第１の基板と第２の基板とがしっかりと接合される。
方式１において、薄くされた第１の基板の厚さを測定することができ、薄くされた第１の基板の厚さが所定の閾値と比較される。所定の閾値は、薄くする前の第１の基板の厚さよりも小さいとし得る。所定の閾値は、炭化シリコンデバイスの電気的要件を満たすことができる厚さ値であり、炭化シリコンデバイスの電気的要件に基づいて設定され得る。薄くされた第１の基板の厚さが所定の閾値に達していない場合、最終的に得られた薄くされた第１の基板の厚さが所定の閾値に達するまで、第１の基板の炭素表面にイオン注入を実行する工程から第１の基板のイオン注入位置で分離を実行する工程までの工程が繰り返し実行され得る。繰り返しの都度、第３の基板が得られる。得られた第３の基板の品質は、第２の基板の品質よりも高いため、特定の経済的利益が生み出すことができる。繰り返しの回数が多いほど、生み出される経済的便益が大きいことを示す。
オプションで、薄くされた第１の基板の厚さが所定の閾値に達した後、当該方法は更に、保護層を除去することを含み得る。保護層が除去された後に後続工程が実行され得る。例えば、炭化シリコン基板を切断して、複数のディスクリート炭化シリコンデバイスを得ることができる。当該方法は更に、各炭化シリコンデバイスをパッケージングすることを含み得る。
取り得る一実装において、イオン注入は、比較的小さいエネルギーを用いることによって、第１の基板の炭素表面に行われ得る。斯くして、イオン注入の深さは比較的小さく、得られる分離された第１の基板の厚さは比較的小さい。第１の基板の炭素表面にイオン注入を実行する工程から第１の基板のイオン注入位置で分離を実行する工程までの工程は、更に何度か繰り返す必要があり、また、当該基板薄化方法は、より大きい経済的利益を有する。オプションで、イオン注入は、１００ｋｅＶから１ＭｅＶのエネルギーを用いて第１の基板の炭素表面に行われ得る。
方式２：
取り得る一実装において、第１の基板上の保護層を第２の基板に接合してもよい。第１の基板のイオン注入位置で分離を行った後、当該基板薄化方法は更に、薄くされた第１の基板の保護層と第２の基板とを剥離することを含み得る。換言すれば、第１の基板上の保護層が第２の基板に接合される。例えば、保護層を第２の基板に接合することには、接着剤又はワックスなどの材料を使用し得る。方式１での第１の基板の炭素表面と第２の基板のシリコン表面との間の接合力と比較して、方式２での保護層と第２の基板との間の接合力は比較的小さい。斯くして、続く工程において、第１の基板上の保護層と第２の基板とを剥離し、剥離した第２の基板を再利用することができ、それによりプロセスコストを低減させ得る。
取り得る一実装において、イオン注入は、比較的大きいエネルギーを用いることによって、第１の基板の炭素表面に行われ得る。斯くして、イオン注入の深さは比較的大きく、後続工程で得られる分離された第１の基板の厚さは比較的大きい。オプションで、第１の基板の炭素表面にイオン注入を行うことには、１ＭｅＶから１０ＭｅＶのエネルギーを用い得る。
取り得る一実装において、薄くされた第１の基板の厚さが所定の閾値に達していない場合、第１の基板の炭素表面にイオン注入を実行する工程から第１の基板のイオン注入位置で分離を実行する工程までの工程が繰り返し行われる。第１の基板の厚さ及び減らす必要がある第１の基板の厚さに基づいて、イオン注入のエネルギーを調節することができ、また、上記工程を繰り返し実行する回数を決定し得る。薄くされた第１の基板の厚さが所定の閾値に達した後、後続工程を行うことを続けるために、保護層が除去される。
方式３：
この出願のこの実施形態では、方式１と方式２とを組み合わせ得る。例えば、方式２を用いて、比較的厚い第１の基板を分離し得る。このケースにおいて薄くされた第１の基板の厚さが所定の閾値に達していない場合、方式１を用いて、第１の基板を薄くすることを続け得る。また、最初に方式１を用いて第１の基板を薄くし、次いで方式２を用いて第１の基板を薄くしてもよい。これは、ここで限定されることではない。実際のプロセスでは、例えば第１の基板の厚さ、減らす必要がある第１の基板の厚さ、及びプロセスコストなどのファクタに基づいて、方式１と方式２とのシーケンス、並びに方式１及び方式２を用いて第１の基板を繰り返し薄くする回数が設計される。
第２の態様によれば、この出願の一実施形態は更に、炭化シリコンデバイスを提供し、当該炭化シリコンデバイスの基板は、以上の基板薄化方法のいずれか１つによって得られる。関連技術において研削装置を用いて炭化シリコン基板を薄くするのと比較して、この出願のこの実施形態では、前述の基板薄化方法を用いることによって炭化シリコンデバイスの基板が得られる。炭化シリコンデバイスの基板を研削する必要がなく、炭化シリコンデバイスの基板の表面ダメージが比較的小さい。得られる炭化シリコンデバイスの基板は良好な表面平坦度を持つ。
第３の態様によれば、この出願の一実施形態は更に炭化シリコン基板を提供し、当該炭化シリコン基板は、第１の基板及び第２の基板を含み得る。第１の基板は炭化シリコン基板とすることができ、第１の基板は、互いに反対側のシリコン表面及び炭素表面を持つ。第２の基板は炭化シリコン基板であり、第２の基板は、互いに反対側のシリコン表面及び炭素表面を持つ。第１の基板の炭素表面が、第２の基板のシリコン表面に固定接続されている。オプションで、第１の基板の炭素表面及び第２の基板のシリコン表面は、接合プロセスを通じて固定接続されることができ、第１の基板の炭素表面の炭素原子と第２の基板のシリコン表面のシリコン原子とが接合されて共有結合を形成することができ、その結果、第１の基板と第２の基板との間の接続は比較的堅固であることができる。
この出願のこの実施形態において、第１の基板のレベルは、第２の基板のレベルよりも高いとし得る。高めのレベルの第１の基板を当該炭化シリコン基板は持つため、当該炭化シリコン基板は、炭化シリコンデバイスを製造するための高温耐性要求及び導通性要求を満たすことができる。特定の一実装において、第１の基板のシリコン表面上にエピタキシャル層が作製され得る。該エピタキシャル層をパターニングして炭化シリコンデバイスを形成し得る。
この出願の一実施形態に従った炭化シリコンデバイスのための基板薄化方法の概略フローチャートである。 図１の工程に対応する構造を示す概略図である。 この出願の一実施形態に従った炭化シリコンデバイスのための基板薄化方法の別の概略フローチャートである。 図３の工程に対応する構造を示す概略図である。 この出願の一実施形態に従った炭化シリコン基板の構造を示す概略図である。
参照符号：
２０１－第１の基板；２０２－炭化シリコンデバイス；２０３－保護層；２０４－第２の基板；３０１－第３の基板。
この出願の目的、技術的ソリューション、及び利点をよりいっそう明瞭にするために、以下にて更に、添付の図面を参照してこの出願を詳細に説明する。
この出願の実施形態で提供される炭化シリコンデバイスのための基板薄化方法は、様々な炭化シリコンデバイス製造プロセスに適用され得る。この出願の実施形態における炭化シリコンデバイスは、ショットキーバリアダイオード（schottky barrier diode、ＳＢＤ）、金属酸化膜半導体電界効果トランジスタ（metal-oxide-semiconductor field-effect transistor、ＭＯＳＦＥＴ）、又は接合型電界効果トランジスタ（junction field-effect transistor、ＪＦＥＴ）とし得る。確かなことには、この出願の実施形態における炭化シリコンデバイスは代わりに別のタイプのデバイスであってもよい。これは、ここで限定されることではない。
炭化シリコンデバイスの製造プロセスにおいて、生産効率を改善するために、この出願の実施形態では、同一の炭化シリコン基板上に複数の炭化シリコンデバイスが形成される。製造を経て炭化シリコン基板を切断することによって複数の個別の粒が得られ、そして、それらの粒が別々にパッケージングされて複数の炭化シリコンデバイスが得られる。一般に、炭化シリコンデバイスは縦型構造のデバイスである。従って、炭化シリコンデバイスの性能は、炭化シリコン基板を薄くすることによって改善され得る。例えば、炭化シリコンデバイスの抵抗を低減させることができ、その結果、その炭化シリコンデバイスは、より良好な順方向導通能力を持つ。炭化シリコンデバイスの熱伝導経路が短縮され、その結果、炭化シリコンデバイスの放熱が容易になる。さらに、炭化シリコン基板を薄くした後に炭化シリコン基板を切断し得る。炭化シリコン基板の厚さが減らされているので、切断工程の加工量を減らすことができ、炭化シリコンデバイスにおける例えばエッジチッピングなどの欠陥を防止することができる。
なお、この明細書において、参照符号及び文字は以下の複数の添付図中で同様のアイテムを表す。従って、あるアイテムをある添付図中で定義した後に、そのアイテムを後続の添付図中で更に定義したり解釈したりする必要はない。
この出願の説明において留意すべきことには、“中心”、“上”、“下”、“左”、“右”、“縦”、“横”、“内側”、“外側”、及びこれらに類する用語によって示される向き又は位置の関係は、添付図に基づく向き又は位置の関係であり、問題としている装置又は要素が特定の向きを持つ必要があったり特定の向きで構築及び処理される必要があったりすることを示したり意味したりするのではなく、単にこの出願を簡便に説明すること及び説明を単純化することを意図したものであり、それ故に、この出願に対する限定として解釈することはできない。さらに、“第１の”及び“第２の”という用語は、単に説明の目的で使用されるに過ぎず、相対的な重要性を示したり意味したりするものとして理解されるものではない。
図１は、この出願の一実施形態に従った炭化シリコンデバイスのための基板薄化方法の概略フローチャートである。図２は、図１の工程に対応する構造の概略図である。図１及び図２に示すように、この出願の一実施形態に従った炭化シリコンデバイスのための基板薄化方法は、以下の工程を含み得る。
Ｓ１０１：図２の（ａ）に示すように、第１の基板２０１を用意し、第１の基板２０１は炭化シリコン基板とすることができ、第１の基板は、互いに反対側のシリコン表面及び炭素表面を持つ。
Ｓ１０２：図２の（ｂ）に示すように、第１の基板２０１のシリコン表面上に炭化シリコンデバイス２０２を形成し、そして、図２の（ｃ）に示すように、炭化シリコンデバイス２０２上に保護層２０３を形成し、保護層２０３は、後続処理によって生じる炭化シリコンデバイス２０２へのダメージを回避すべく炭化シリコンデバイス２０２を保護し得る。オプションで、保護層２０３は、フォトレジスト、接着テープ、又はこれらに類するものとし得る。
Ｓ１０３：図２の（ｄ）に示すように、第１の基板２０１の炭素表面にイオン注入を実行し、ここで、図中の矢印Ｔはイオン注入を表し、破線Ｓはイオン注入の位置を表す。
Ｓ１０４：図２の（ｅ）に示すように、第２の基板２０４を用意する。
Ｓ１０５：図２の（ｆ）に示すように、イオン注入された第１の基板２０１を第２の基板２０４に接合する。
Ｓ１０６：図２の（ｇ）に示すように、接合された第１の基板２０１及び第２の基板２０４に高温アニールを実行して、第１の基板２０１に注入されたイオンを気体へと結合させ、ここでは黒色の点を用いて気体を表している。
Ｓ１０７：図２の（ｇ）に示すように、第１の基板２０１のイオン注入位置（破線Ｓの位置）で分離を実行して、図２の（ｉ）に示すような薄くされた第１の基板２０１を得るとともに、図２の（ｈ）に示すような分離された第１の基板２０１を得る。
この出願のこの実施形態では、第１の基板にイオン注入が行われ、イオン注入された第１の基板が第２の基板に接合され、そして、接合された第１の基板及び第２の基板に高温アニールが行われる。高温アニールプロセス中に、第１の基板内のイオンが気体へと結合し、それにより第１の基板内に内部応力を発生させて、イオン注入の位置で第１の基板を分離する。関連技術では、研削装置を用いて炭化シリコン基板を薄くすることが研削装置に多量の摩耗を生じさせるとともに、研削された炭化シリコン基板が完全に無駄になる。こ出願のこの実施形態で提供される炭化シリコンデバイスのための基板薄化方法によれば、炭化シリコンデバイスの基板を研削する必要がない。当該基板薄化方法は処理しやすいとともに、基板が薄化された後に分離された第１の基板を再利用することができ、それにより、研削された炭化シリコン基板の完全なる無駄を回避し得る。従って、経済的利益がより高い。
前述の工程Ｓ１０１において、第１の基板は炭化シリコン基板とすることができ、炭化シリコンはシリコン原子及び炭素原子を含む。炭化シリコン基板は、交互に配置されたシリコン原子層及び炭素原子層を含む。従って、炭化シリコン基板の一方側の表面はシリコン原子層、すなわち、シリコン表面である。炭化シリコン基板の他方側の表面は炭素原子層、すなわち、炭素表面である。
前述の工程Ｓ１０２において、第１の基板のシリコン表面上に炭化シリコンデバイスを形成することは、図２の（ｂ）に示すように、第１の基板２０１のシリコン表面上にエピタキシャル層を形成し、該エピタキシャル層をパターニングして炭化シリコンデバイスを形成することを含み得る。例えば、パターニングは、炭化シリコンデバイス２０２を形成するように、エピタキシャル層に、例えばエッチングなどのプロセスを用いることによって行われ得る。一般に、第１の基板の抵抗率は、形成すべき炭化シリコンデバイスの抵抗率とは異なる。従って、形成すべき炭化シリコンデバイスの電気的要件を満たすように、エピタキシャル層を第１の基板のシリコン表面上に形成する必要がある。実際の適用では、第１の基板のシリコン表面にＮ型粒子又はＰ型粒子をドープして、第１の基板のシリコン表面上にエピタキシャル層を形成し得る。エピタキシャル層の阻止電圧及び抵抗率は、厚さ及びドーピング濃度を調節することによって調節され得る。
前述の工程Ｓ１０３において、図２の（ｄ）に示すように、第１の基板２０１の炭素表面にイオン注入を行うことには水素イオン（Ｈ＋）又はアルゴンイオン（Ａｒ＋）が使用され得る。水素イオン又はアルゴンイオンの小さいサイズにより、水素イオン又はアルゴンイオンは、第１の基板２０１に容易に注入される。さらに、後続の工程Ｓ１０６において、図２の（ｇ）に示すように、高温の作用下で、水素イオンは水素ガスへと容易に結合し、第１の基板２０１内に内部応力が生成され、それ故に、イオン注入の位置で第１の基板２０１が分離される。同様に、高温の作用下で、アルゴンイオンはアルゴンガスへと容易に結合し、第１の基板２０１内に内部応力が生成される。また、第１の基板の炭素表面にイオン注入を行うことには他のイオンを使用してもよく、注入されるイオンの種類はここで限定されることではない。この出願のこの実施形態において、イオン注入の位置は、イオン注入が行われた後の第１の基板２０１内でイオン濃度が相対的に高い位置として理解され得る。特定の実装において、イオン注入の位置は、イオン注入のエネルギーを調節することによって制御され得る。
前述の工程Ｓ１０５において、イオン注入された第１の基板２０１は、図２の（ｆ）に示すように第２の基板２０４に接合される。第２の基板２０４は第１の基板２０１を支持し得る。続く工程Ｓ１０７において、図２の（ｇ）に示すように、第２の基板２０４の支持作用により、第１の基板２０１をイオン注入位置でいっそう容易に分離することができ、分離された第１の基板２０１又は薄くされた第１の基板２０１が分離プロセスにおいてダメージを受けることを防止することができる。前述の工程Ｓ１０７で、第１の基板２０１は、イオン注入位置（破線Ｓ）で比較的大きい内部応力を持つので、実際の処理プロセスでは、第１の基板２０１のイオン注入位置ではない側壁に横方向の推力を印加するだけでよい。斯くして、第１の基板２０１をイオン注入位置で分離することができる。例えば、エジェクタピンに似た装置を用いて第１の基板２０１の側壁に推力を印加し得る。
この出願のこの実施形態で提供される基板薄化方法は、複数の方式で実施され得る。以下、添付の図面を参照して、この出願のこの実施形態における基板薄化方法の幾つかの方式を詳細に説明する。
方式１：
前述の工程Ｓ１０４において、図２の（ｅ）に示すように、第２の基板２０４が用意される。第２の基板２０４は炭化シリコン基板であり、第２の基板は、互いに反対側のシリコン表面及び炭素表面を持つ。前述の工程Ｓ１０５において、図２の（ｆ）に示すように、イオン注入された第１の基板２０１の炭素表面が、第２の基板２０４のシリコン表面に接合される。
この出願の方式１では、第２の基板も炭化シリコン基板である。斯くして、工程Ｓ１０５において、第１の基板の炭素表面と第２の基板のシリコン表面とが接合され、その結果、第１の基板と第２の基板とがより容易に接合される。さらに、続く工程Ｓ１０６での高温の作用下で、シリコン原子と炭素原子とが結合して共有結合を形成することができ、その結果、第１の基板と第２の基板とがしっかりと接合される。
実際の適用において、炭化シリコン基板は、結晶中の内部欠陥の程度、表面処理品質、及びこれらに類するものなどに基づいて、複数のレベルに分類され得る。より高いレベルの炭化シリコン基板は、より良い品質の炭化シリコン基板及びより高価格の炭化シリコン基板を指し示す。方式１の工程Ｓ１０１において、第１の基板は比較的高いレベルの炭化シリコン基板とすることができ、方式１の工程Ｓ１０４において、第２の基板は比較的低いレベルの炭化シリコン基板とすることができる。換言すれば、第１の基板のレベルは、第２の基板のレベルよりも高い。
工程Ｓ１０７において、図２の（ｈ）に示すように、第１の基板２０１がイオン注入位置で分離された後、得られた分離された第１の基板２０１及び第２の基板２０４は依然としてしっかりと接合されたままである。説明を容易にするために、分離された第１の基板２０１及び分離された第２の基板２０４を第３の基板３０１と称することがある。第３の基板３０１は、より高いレベルの炭化シリコン基板（すなわち、第１の基板２０１）を有し、第３の基板３０１内の第２の基板２０４も炭化シリコン基板である。従って、第３の基板３０１は、炭化シリコンデバイスを製造するための高温耐性要求及び導通性要求を満たすことができる。従って、第３の基板３０１内の第１の基板２０１のシリコン表面上にエピタキシャル層を形成して炭化シリコンデバイスを製造し得る。また、方式１において、工程Ｓ１０４で用意される第２の基板２０４は、低レベルの炭化シリコン基板である。第２の基板２０４と比較して、工程Ｓ１０７で得られた第３の基板３０１は、より高いレベルの炭化シリコン基板を持つ。第３の基板３０１の品質の方が良く、第３の基板３０１は炭化シリコンデバイスを製造し続けることができる。従って、工程Ｓ１０５から工程Ｓ１０７の後、炭化シリコン基板の品質を改善することができ、炭化シリコン基板の経済的利益を向上させることができる。
方式１において、工程Ｓ１０７の後、薄くされた第１の基板の厚さを測定することができ、薄くされた第１の基板の厚さが所定の閾値と比較される。所定の閾値は、薄くする前の第１の基板の厚さよりも小さいとし得る。所定の閾値は、炭化シリコンデバイスの電気的要件を満たすことができる厚さ値であり、炭化シリコンデバイスの電気的要件に基づいて設定され得る。薄くされた第１の基板の厚さが所定の閾値に達していない場合、薄くされた第１の基板の最終的に得られた厚さが所定の閾値に達するように、図１の工程Ｓ１０３から工程Ｓ１０７までの工程が繰り返し実行され得る。図２の（ｊ）に示すように、薄くされた第１の基板２０１の厚さが所定の閾値に達した後、当該方法は更に、保護層を除去することを含むことができ、図２の（ｋ）に示す構造を得ることができる。保護層を除去した後、後続工程を容易に実行し得る。例えば、炭化シリコン基板を切断して複数のk別の炭化シリコンデバイスを得ることができ、各炭化シリコンデバイスをパッケージングし得る。
この出願のこの実施形態の方式１では、図１のＳ１０３からＳ１０７が繰り返される度に、工程Ｓ１０７にて第３の基板が得られる。得られた第３の基板の品質の方が、工程Ｓ１０４で用意された第２の基板の品質よりも高いので、特定の経済的利益を生み出すことができる。Ｓ１０３からＳ１０７を実行する回数が多いほど、生み出される経済的利益が大きいことを示す。オプションで、方式１の工程Ｓ１０３において、図２の（ｄ）に示すように、比較的小さいエネルギーを用いることによって、第１の基板２０１の炭素表面にイオン注入が行われ得る。斯くして、イオン注入の深さは比較的小さい。図２の（ｈ）に示すように、工程Ｓ１０７で得られる分離された第１の基板２０１の厚さは比較的小さい。実際の適用では、第１の基板２０１の炭素表面にイオン注入を行うことには、１００ｋｅＶから１ＭｅＶのエネルギーを使用し得る。イオン注入の深さは、０．５μｍから１０μｍの範囲内であることができ、得られる分離された第１の基板２０１の厚さも０．５μｍから１０μｍの範囲内となり得る。例えば、約２００ｋｅＶのエネルギーを用いて第１の基板２０１の炭素表面にイオン注入を行うことで、イオン注入の深さが約１μｍであるように及び得られる分離された第１の基板２０１の厚さが約１μｍであるようにし得る。従って、比較的小さいエネルギーで第１の基板２０１にイオン注入が行われ、得られる分離された第１の基板２０１の厚さは比較的小さく、それ故に、工程Ｓ１０３からＳ１０７をさらに繰り返す必要がある。また、当該基板薄化方法の経済的利益は比較的大きい。方式１の工程Ｓ１０３において、イオン注入の濃度は１０１６／ｃｍ２から１０１８／ｃｍ２の範囲内とし得る。イオン活性を高めるとともに注入ダメージを減らすために、イオン注入は高温で実行され得る。例えば、イオン注入は、約５００℃の温度で行われ得る。
例えば、薄くする前の第１の基板の厚さが約３５０μｍであり且つ所定の閾値が１００μｍである場合、工程Ｓ１０３において、イオン注入の深さが約１μｍとなり得るように、２００ｋｅＶのエネルギーを用いてイオン注入を実行し得る。また、工程Ｓ１０７で得られる薄くされた第１の基板の表面は比較的粗く、薄くされた第１の基板の表面を、例えば研磨などの表面処理プロセスを用いて処理してもよい。該表面処理プロセスにて、第１の基板の厚さが特定の量まで失われる。従って、工程Ｓ１０３から工程Ｓ１０７までの工程が繰り返される度に、第１の基板は約１０μｍだけ薄くなり得る。故に、工程Ｓ１０３から工程Ｓ１０７までの工程を数十回繰り返す必要があり、数十の第３の基板が得られ、経済的利益がより大きい。
オプションで、図１に示すように、この出願のこの実施形態における基板薄化方法は更に、Ｓ１０８：図２の（ｉ）に示す薄くされた第１の基板２０１の厚さが所定の閾値に達した後に、保護層を除去して、図２の（ｋ）に示す構造を得る、ことを含み得る。
方式２：
図３は、この出願の一実施形態に従った炭化シリコンデバイスのための基板薄化方法の別の概略フローチャートである。図４は、図３の工程に対応する構造の概略図である。図３及び図４に示すように、この出願の一実施形態における基板薄化方法は、以下の工程を含み得る。
Ｓ３０１：図４の（Ａ）に示すように、第１の基板２０１を用意し、第１の基板２０１は炭化シリコン基板とすることができ、第１の基板は、互いに反対側のシリコン表面及び炭素表面を持つ。
Ｓ３０２：図４の（Ｂ）に示すように、第１の基板２０１のシリコン表面上に炭化シリコンデバイス２０２を形成し、そして、図４の（Ｃ）に示すように、炭化シリコンデバイス２０２上に保護層２０３を形成する。
Ｓ３０３：図４の（Ｄ）に示すように、第１の基板２０１の炭素表面にイオン注入を実行し、ここで、図中の矢印Ｔはイオン注入を表し、破線Ｓはイオン注入の位置を表す。
Ｓ３０４：図４の（Ｅ）に示すように、第２の基板２０４を用意し、第２の基板２０４が第１の基板を支持する。第２の基板２０４は炭化シリコン基板であってもよいし、あるいは、第２の基板２０４は別のタイプの基板であってもよい。これは、ここで限定されることではない。
Ｓ３０５：図４の（Ｆ）に示すように、イオン注入された第１の基板２０１を第２の基板２０４に接合する。オプションで、第１の基板２０１上の保護層２０３と第２の基板２０４とを接合し得る。
Ｓ３０６：図４の（Ｇ）に示すように、接合された第１の基板２０１及び第２の基板２０４に高温アニールを実行して、第１の基板２０１に注入されたイオンを気体へと結合させ、ここでは黒色の点を用いて気体を表している。
Ｓ３０７：図４の（Ｇ）に示すように、第１の基板２０１のイオン注入位置（破線Ｓの位置）で分離を実行して、図４の（Ｉ）に示す薄くされた第１の基板２０１を得るとともに、図４の（Ｈ）に示すような分離された第１の基板２０１を得る。
Ｓ３０７’：図４の（Ｉ）に示すような薄くされた第１の基板２０１上の保護層２０３と第２の基板２０４とを剥離して、図４の（Ｊ）に示す第２の基板２０４を得るとともに、図４の（Ｋ）に示す第１の基板２０１を得る。
Ｓ３０８：図４の（Ｉ）に示す薄くされた第１の基板２０１の厚さが所定の閾値に達した後、保護層２０３を除去して、図４の（Ｌ）に示す構造を得る。
この出願の方式２では、工程Ｓ３０５において、図４の（Ｆ）に示すように、第１の基板２０１のシリコン表面が第２の基板２０４に接合される。換言すれば、第１の基板２０１上の保護層２０３が第２の基板２０４に接合される。例えば、保護層２０３は、例えば接着剤又はワックスなどの材料を用いることによって第２の基板２０４に接合され得る。方式１での第１の基板の炭素表面と第２の基板のシリコン表面との間の接合力と比較して、方式２での保護層２０３と第２の基板２０４との間の接合力は比較的小さい。斯くして、続く工程Ｓ３０７’において、図４の（Ｊ）に示すように、第１の基板上の保護層と第２の基板とを剥離することができ、剥離した第２の基板を、工程Ｓ３０４が実行されるときに再利用することができ、それによりプロセスコストを低減させ得る。
さらに、方式２の工程Ｓ３０３において、図４の（Ｄ）に示すように、比較的大きいエネルギーを用いることによって、第１の基板２０１の炭素表面にイオン注入は行われ得る。斯くして、イオン注入の深さは比較的大きい。図４の（Ｈ）に示すように、後続工程Ｓ３０７で得られる分離された第１の基板２０１の厚さは比較的大きい。実際の適用では、第１の基板の炭素表面にイオン注入を行うことには、１ＭｅＶから１０ＭｅＶのエネルギーを用い得る。イオン注入の深さは、１０μｍから４５０μｍの範囲内であることができ、得られる分離された第１の基板２０１の厚さも１０μｍから４５０μｍの範囲内となり得る。例えば、約４ＭｅＶのエネルギーを用いて第１の基板の炭素表面にイオン注入を行うことで、イオン注入の深さが約１００μｍであるように及び得られる分離された第１の基板２０１の厚さが約１００μｍであるようにし得る。斯くして、工程Ｓ３０７で得られた分離された第１の基板２０１を、炭化シリコンデバイスを製造するために使用し続け得る。換言すれば、得られた分離された第１の基板２０１を再利用することができ、それにより、炭化シリコン基板の利用性を改善し、製造コストを低減させ得る。方式２の工程Ｓ３０３において、イオン注入の濃度は１０１６／ｃｍ２から１０１８／ｃｍ２の範囲内とし得る。方式２でのイオン注入の濃度は、方式１でのイオン注入の濃度よりも高くてもよい。また、イオン活性を高めるとともに注入ダメージを減らすために、イオン注入は高温で実行され得る。例えば、イオン注入は、約５００℃の温度で行われ得る。
この出願の方法２では、工程Ｓ３０３から工程Ｓ３０７までが実行される度に、図４の（Ｈ）に示す１つの分離された第１の基板２０１を得ることができる。特定の実装において、薄くされた第１の基板の厚さが所定の閾値に達していない場合、工程Ｓ３０３から工程Ｓ３０７が繰り返し実行され得る。工程Ｓ３０３でのイオン注入のエネルギーは、第１の基板の厚さ及び薄くする必要がある第１の基板の厚さに基づいて調節され得る。工程Ｓ３０３から工程Ｓ３０７を繰り返し実行する回数は、第１の基板の厚さ及び減らす必要がある第１の基板の厚さに基づいて決定される。
方式３：
この出願のこの実施形態では、方式１と方式２とを組み合わせ得る。例えば、方式２を用いて、比較的厚い第１の基板を分離し得る。このケースにおいて薄くされた第１の基板の厚さが所定の閾値に達していない場合、方式１を用いて、第１の基板を薄くすることを続け得る。また、最初に方式１を用いて第１の基板を薄くし、次いで方式２を用いて第１の基板を薄くしてもよい。これは、ここで限定されることではない。実際のプロセスでは、例えば第１の基板の厚さ、減らす必要がある第１の基板の厚さ、及びプロセスコストなどのファクタに基づいて、方式１と方式２とのシーケンス、並びに方式１及び方式２を用いて第１の基板を繰り返し薄くすることの数が設計される。
同じ技術的概念に基づき、この出願の一実施形態は更に、炭化シリコンデバイスを提供し、当該炭化シリコンデバイスの基板は、以上の基板薄化方法のいずれか１つによって得られる。関連技術において研削装置を用いて炭化シリコン基板を薄くするのと比較して、この出願のこの実施形態では、前述の基板薄化方法を用いることによって炭化シリコンデバイスの基板が得られる。炭化シリコンデバイスの基板を研削する必要がなく、炭化シリコンデバイスの基板の表面ダメージが比較的小さい。得られる炭化シリコンデバイスの基板は良好な表面平坦度を持つ。
同じ技術的概念に基づき、この出願の一実施形態は更に炭化シリコン基板を提供する。図５は、この出願の一実施形態に従った炭化シリコン基板の構造を示す概略図である。図５に示すように、当該炭化シリコン基板は、第１の基板２０１及び第２の基板２０４を含み得る。第１の基板２０１は炭化シリコン基板とすることができ、第１の基板２０１は、互いに反対側のシリコン表面及び炭素表面を持つ。第２の基板２０４は炭化シリコン基板であり、第２の基板２０４は、互いに反対側のシリコン表面及び炭素表面を持つ。第１の基板２０１の炭素表面が、第２の基板２０４のシリコン表面に固定接続されている。オプションで、第１の基板２０１の炭素表面及び第２の基板２０４のシリコン表面は、接合プロセスを通じて固定接続されることができ、第１の基板２０１の炭素表面の炭素原子と第２の基板２０４のシリコン表面のシリコン原子とが接合されて共有結合を形成することができ、その結果、第１の基板２０１と第２の基板２０４との間の接続は比較的堅固であることができる。
この出願のこの実施形態において、炭化シリコン基板は、前述の方式１の工程Ｓ１０７で得られた第３の基板とし得る。換言すれば、第１の基板２０１のレベルは、第２の基板２０４のレベルよりも高いとし得る。高めのレベルの第１の基板２０１を当該炭化シリコン基板は持つため、当該炭化シリコン基板は、炭化シリコンデバイスを製造するための高温耐性要求及び導通性要求を満たすことができる。特定の一実装において、第１の基板２０１のシリコン表面上にエピタキシャル層が作製され得る。該エピタキシャル層をパターニングして炭化シリコンデバイスを形成し得る。
以上の説明は、単にこの出願の特定の実装であり、この出願の保護範囲はそれに限定されるものではない。この出願にて開示された技術的範囲内で当業者が容易に考え付くことができる如何なる変更又は置換もこの出願の保護範囲に入るものである。従って、この出願の保護範囲は請求項の保護範囲に従うものである。

Claims (12)

  1. 炭化シリコンデバイスのための基板薄化方法であって、
    炭化シリコン基板である第１の基板を用意する工程であり、該第１の基板は、互いに反対側のシリコン表面及び炭素表面を持つ、工程と、
    前記第１の基板の前記シリコン表面上に炭化シリコンデバイスを形成し、且つ前記炭化シリコンデバイス上に保護層を形成する工程と、
    前記第１の基板の前記炭素表面にイオン注入を実行する工程と、
    第２の基板を用意する工程と、
    イオン注入された前記第１の基板を前記第２の基板に接合する工程と、
    接合された前記第１の基板及び前記第２の基板に高温アニールを実行して、前記第１の基板に注入されたイオンを気体へと結合させる工程と、
    前記第１の基板のイオン注入位置で分離を実行して、薄くされた第１の基板及び分離された第１の基板を得る工程と、
    を有する基板薄化方法。
  2. 前記第２の基板は炭化シリコン基板であり、前記第２の基板は、互いに反対側のシリコン表面及び炭素表面を持ち、
    イオン注入された前記第１の基板を前記第２の基板に接合する工程は、
    前記第１の基板の前記炭素表面を前記第２の基板の前記シリコン表面に接合する、
    ことを有する、
    請求項１に記載の基板薄化方法。
  3. 前記薄くされた第１の基板の厚さが所定の閾値に達していない場合、最終的に得られた薄くされた第１の基板の厚さが前記所定の閾値に達するまで、前記第１の基板の前記炭素表面にイオン注入を実行する工程から前記第１の基板のイオン注入位置で分離を実行する工程までの工程が繰り返し実行される、請求項１又は２に記載の基板薄化方法。
  4. 前記第１の基板の前記炭素表面にイオン注入を実行する工程は、
    １００ｋｅＶから１ＭｅＶのエネルギーを用いて前記第１の基板の前記炭素表面にイオン注入を実行する、
    ことを有する、請求項１乃至３のいずれか一項に記載の基板薄化方法。
  5. イオン注入された前記第１の基板を前記第２の基板に接合する工程は、
    前記第１の基板上の前記保護層を前記第２の基板に接合する、
    ことを有する、請求項１に記載の基板薄化方法。
  6. 前記第１の基板のイオン注入位置で分離を実行した後、当該方法は更に、
    前記薄くされた第１の基板上の保護層と前記第２の基板とを剥離する工程、
    を有する、請求項５に記載の基板薄化方法。
  7. 前記第１の基板の前記炭素表面にイオン注入を実行する工程は、
    １ＭｅＶから１０ＭｅＶのエネルギーを用いて前記第１の基板の前記炭素表面にイオン注入を実行する、
    ことを有する、請求項５に記載の基板薄化方法。
  8. 前記薄くされた第１の基板の厚さが前記所定の閾値に達した後、当該方法は更に、
    前記保護層を除去する工程、
    を有する、請求項１乃至７のいずれか一項に記載の基板薄化方法。
    保護層の除去
  9. 前記第１の基板の前記炭素表面にイオン注入を実行する工程は、
    水素イオン又はアルゴンイオンを用いて前記第１の基板の前記炭素表面にイオン注入を実行する、
    ことを有する、請求項１乃至７のいずれか一項に記載の基板薄化方法。
  10. 前記第１の基板の前記シリコン表面上に炭化シリコンデバイスを形成する工程は、
    前記第１の基板の前記シリコン表面上にエピタキシャル層を形成し、
    前記エピタキシャル層をパターニングして前記炭化シリコンデバイスを形成する、
    ことを有する、請求項１乃至７のいずれか一項に記載の基板薄化方法。
  11. 炭化シリコンデバイスであって、請求項１乃至１０のいずれか一項に記載の基板薄化方法を用いることによって当該炭化シリコンデバイスの基板が得られた炭化シリコンデバイス。
  12. 第１の基板及び第２の基板を有する炭化シリコン基板であって、
    前記第１の基板は炭化シリコン基板であり、前記第１の基板は、互いに反対側のシリコン表面及び炭素表面を持ち、
    前記第２の基板は炭化シリコン基板であり、前記第２の基板は、互いに反対側のシリコン表面及び炭素表面を持ち、
    前記第１の基板の前記炭素表面が前記第２の基板の前記シリコン表面に固定接続されている、
    炭化シリコン基板。
JP2022037005A 2021-03-10 2022-03-10 炭化シリコン基板、炭化シリコンデバイス、及びその基板薄化方法 Pending JP2022140396A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110260645.9A CN113178383A (zh) 2021-03-10 2021-03-10 一种碳化硅基板、碳化硅器件及其基板减薄方法
CN202110260645.9 2021-03-10

Publications (1)

Publication Number Publication Date
JP2022140396A true JP2022140396A (ja) 2022-09-26

Family

ID=76921952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022037005A Pending JP2022140396A (ja) 2021-03-10 2022-03-10 炭化シリコン基板、炭化シリコンデバイス、及びその基板薄化方法

Country Status (4)

Country Link
US (1) US20220293737A1 (ja)
EP (1) EP4057323B1 (ja)
JP (1) JP2022140396A (ja)
CN (1) CN113178383A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113871488A (zh) * 2021-09-28 2021-12-31 西安电子科技大学 一种复合结构的垂直氧化镓异质结二极管及其制作方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012151177A (ja) * 2011-01-17 2012-08-09 Denso Corp 化合物半導体基板およびその製造方法
JP2014110305A (ja) * 2012-11-30 2014-06-12 Toyota Motor Corp 半導体装置の製造方法
JP2014179605A (ja) * 2013-03-08 2014-09-25 Infineon Technologies Austria Ag 半導体デバイスおよびそれを製造するための方法
WO2015157054A1 (en) * 2014-04-07 2015-10-15 Gtat Corporation Method of preparing a power electronic device
JP2017034254A (ja) * 2015-07-31 2017-02-09 インフィネオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ ウェハ構造体の形成方法、半導体デバイスの形成方法およびウェハ構造体
JP2017034255A (ja) * 2015-07-31 2017-02-09 インフィネオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ 半導体デバイスの形成方法および半導体デバイス
JP2017516289A (ja) * 2014-02-10 2017-06-15 レンセラール ポリテクニック インスティチュート 半導体の選択的な電気化学エッチング
WO2018151189A1 (ja) * 2017-02-16 2018-08-23 信越化学工業株式会社 化合物半導体積層基板及びその製造方法、並びに半導体素子
JP2020010020A (ja) * 2018-05-28 2020-01-16 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 炭化ケイ素ウェハを処理するための方法および炭化ケイ素半導体デバイス
US20200058542A1 (en) * 2018-08-17 2020-02-20 Bing Hu Method of forming engineered wafers
JP2021020827A (ja) * 2019-07-26 2021-02-18 住友金属鉱山株式会社 炭化ケイ素積層体の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2877491B1 (fr) * 2004-10-29 2007-01-19 Soitec Silicon On Insulator Structure composite a forte dissipation thermique
US20100044827A1 (en) * 2008-08-22 2010-02-25 Kinik Company Method for making a substrate structure comprising a film and substrate structure made by same method
CA2758266A1 (en) * 2009-11-24 2011-06-03 Sumitomo Electric Industries, Ltd. Method of manufacturing semiconductor substrate
JP2012124473A (ja) * 2010-11-15 2012-06-28 Ngk Insulators Ltd 複合基板及び複合基板の製造方法
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
US9627249B2 (en) * 2015-09-17 2017-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for manufacturing the same
CN105551943A (zh) * 2016-02-26 2016-05-04 上海华力微电子有限公司 晶圆背面减薄方法
CN109686656A (zh) * 2018-11-13 2019-04-26 中国科学院上海微系统与信息技术研究所 一种硅基异质集成碳化硅薄膜结构的制备方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012151177A (ja) * 2011-01-17 2012-08-09 Denso Corp 化合物半導体基板およびその製造方法
JP2014110305A (ja) * 2012-11-30 2014-06-12 Toyota Motor Corp 半導体装置の製造方法
JP2014179605A (ja) * 2013-03-08 2014-09-25 Infineon Technologies Austria Ag 半導体デバイスおよびそれを製造するための方法
JP2017516289A (ja) * 2014-02-10 2017-06-15 レンセラール ポリテクニック インスティチュート 半導体の選択的な電気化学エッチング
WO2015157054A1 (en) * 2014-04-07 2015-10-15 Gtat Corporation Method of preparing a power electronic device
JP2017034254A (ja) * 2015-07-31 2017-02-09 インフィネオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ ウェハ構造体の形成方法、半導体デバイスの形成方法およびウェハ構造体
JP2017034255A (ja) * 2015-07-31 2017-02-09 インフィネオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ 半導体デバイスの形成方法および半導体デバイス
WO2018151189A1 (ja) * 2017-02-16 2018-08-23 信越化学工業株式会社 化合物半導体積層基板及びその製造方法、並びに半導体素子
JP2020010020A (ja) * 2018-05-28 2020-01-16 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 炭化ケイ素ウェハを処理するための方法および炭化ケイ素半導体デバイス
US20200058542A1 (en) * 2018-08-17 2020-02-20 Bing Hu Method of forming engineered wafers
JP2021020827A (ja) * 2019-07-26 2021-02-18 住友金属鉱山株式会社 炭化ケイ素積層体の製造方法

Also Published As

Publication number Publication date
CN113178383A (zh) 2021-07-27
EP4057323A1 (en) 2022-09-14
EP4057323B1 (en) 2023-08-30
US20220293737A1 (en) 2022-09-15

Similar Documents

Publication Publication Date Title
US8163630B2 (en) Method of manufacturing a semiconductor device
KR102109292B1 (ko) 다결정 ＳｉＣ 기판 및 그 제조방법
JP6179530B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
US9219049B2 (en) Compound structure and method for forming a compound structure
JP7256120B2 (ja) 半導体装置の製造方法およびウエハ貼着構造体
US20150214040A1 (en) Thin epitaxial silicon carbide wafer fabrication
US9779968B2 (en) Method for processing semiconductor substrate and method for manufacturing semiconductor device in which said processing method is used
JP2010016188A (ja) 半導体装置の製造方法および半導体装置
JP2023503496A (ja) 酸化ガリウム半導体構造、縦型酸化ガリウムベースのパワーデバイス及び製造方法
US20180076090A1 (en) Methods for producing semiconductor devices
JP2022140396A (ja) 炭化シリコン基板、炭化シリコンデバイス、及びその基板薄化方法
JP7302953B2 (ja) シリコンカーバイド部品とシリコンカーバイド部品を製造する方法
JP7163575B2 (ja) 炭化珪素半導体基板および炭化珪素半導体基板の製造方法
CN107146758B (zh) 带有载流子俘获中心的衬底的制备方法
JP2015119062A (ja) ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び黒鉛炭化珪素複合基板
JP7416935B2 (ja) 半導体基板、その製造方法、及び半導体装置
US20180082898A1 (en) Methods for Splitting Semiconductor Devices and Semiconductor Device
WO2013011759A1 (ja) 半導体装置の製造方法
JP2017112335A (ja) 半導体素子の製造方法
JP2017168675A (ja) 半導体装置およびその製造方法
JP4572529B2 (ja) 半導体素子の製造方法
JP2011054914A (ja) 半導体装置の製造方法および半導体ウエハ
JP2017112336A (ja) 半導体基板の製造方法
CN117577518A (zh) 金刚石基氧化镓半导体结构及其制备方法
JP7382804B2 (ja) 半導体装置、半導体装置の製造方法、及び、電界効果型トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230413

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231114