TWI538056B - 增強模式氮化物異質場效電晶體元件及其製造方法 - Google Patents

增強模式氮化物異質場效電晶體元件及其製造方法 Download PDF

Info

Publication number
TWI538056B
TWI538056B TW100149705A TW100149705A TWI538056B TW I538056 B TWI538056 B TW I538056B TW 100149705 A TW100149705 A TW 100149705A TW 100149705 A TW100149705 A TW 100149705A TW I538056 B TWI538056 B TW I538056B
Authority
TW
Taiwan
Prior art keywords
layer
nitride
effect transistor
transistor device
enhanced mode
Prior art date
Application number
TW100149705A
Other languages
English (en)
Other versions
TW201301400A (zh
Inventor
郭威宏
宣融
林素芳
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW100149705A priority Critical patent/TWI538056B/zh
Priority to US13/686,935 priority patent/US9111851B2/en
Publication of TW201301400A publication Critical patent/TW201301400A/zh
Application granted granted Critical
Publication of TWI538056B publication Critical patent/TWI538056B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

增強模式氮化物異質場效電晶體元件及其製造方法
本申請案是有關於一種電晶體元件及其製造方法，且特別是有關於一種異質場效電晶體(hetero-structure field effect transistor，HFET)及其製造方法。
高電子遷移率元件(high electron mobility transistor，HEMT)一般又稱為異質場效電晶體(HFET)，其結構可獲得高電子遷移率的二維電子氣(2-dimensional electron gas，2DEG)。近年來，由於氮化鎵異質場效電晶體具有高功率效能表現，因此已逐漸受到矚目。
如美國專利公開US 2011/0068371 A1所述，一般水平式金屬絕緣體半導體異質場效電晶體(metal insulator semiconductor HFET，MIS-HFET)元件結構為一種增強型(enhancement-mode)氮化鎵異質場效電晶體(HFET)元件，其利用蝕刻方式在閘極區域形成凹槽，藉以破壞閘極區域的二維電子氣(2DEG)分佈，而達到常關(normally-off)的特性。但是，由於此一方式會影響到導通時載子的遷移率，因此對於蝕刻界面的要求相對嚴苛，否則會影響元件操作的導通電阻及電流輸出。所以，此公開案所述之元件結構雖然有較高的臨界電壓(threshold voltage，Vth)，但會犧牲電流的輸出。
此外，美國專利US 7,576,373 B1揭露一種增強型氮化鎵異質場效電晶體(HFET)元件，其在不破壞二維電子氣(2DEG)結構下以選擇性成長(selectivity area growth)的方式在閘極區域成長P型氮化鋁鎵(P-AlGaN)，且其利用空乏區的原理，使閘極區域下方的二維電子氣(2DEG)分佈空乏，而達到常關的元件特性。雖然，此專利所述之元件對於導通時電流的影響較小，但其臨界電壓受限於P型氮化鋁鎵(P-AlGaN)的濃度是否能有效空乏二維電子氣，因此通常會導致其臨界電壓較低。
本申請案提供一種電晶體元件及其製造方法，其可在對導通電流影響不大的狀態下提升臨界電壓。
本申請案提出一種電晶體元件的製造方法，其包括下列步驟。成長磊晶堆疊結構於第一基板上，磊晶堆疊結構具有第一表面與第二表面，其中磊晶堆疊結構的第一表面為阻障層的表面，第二表面連接第一基板。形成奈米圖案於阻障層中，奈米圖案位於閘極區域內。形成閘極於閘極區域內的阻障層上。形成源極以及汲極於阻障層上，閘極位於源極與汲極之間。
本申請案另提出一種電晶體元件，其包括磊晶堆疊結構、閘極、源極以及汲極。磊晶堆疊結構具有第一表面與第二表面，且包括阻障層。阻障層具有第一表面，且包括奈米圖案，奈米圖案位於第一表面上之閘極區域內。閘極配置於阻障層上且位於閘極區域內，且包括P型氮化物層以及金屬層。P型氮化物層覆蓋奈米圖案。源極以及汲極配置於阻障層上，其中閘極位於源極與汲極之間。
基於上述，本申請案之電晶體元件及其製造方法於閘極區域內結合形成奈米圖案與選擇性成長P型氮化物層之技術，以在提升臨界電壓的同時，仍舊可以達到元件高導通電流輸出的特性，且對於二維電子氣(2DEG)濃度的影響不大。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1G是依照本發明之第一實施例之一種電晶體元件的製造流程剖面示意圖。圖2A至圖2D分別是依照本發明實施例之閘極區域內奈米圖案的上視示意圖。
請參照圖1A，首先提供基板100，基板100例如是矽基板或藍寶石基板(sapphire)。於基板100上成長磊晶堆疊結構108。磊晶堆疊結構108的材質為半導體，例如是III-V族化合物半導體。在第一實施例中，磊晶堆疊結構108包括緩衝層102、未摻雜之GaN(u-GaN)層104及阻障層106依序堆疊於基板100上，但並不以此為限。此磊晶堆疊結構108為可形成二維電子氣(2DEG)的氮化鎵異質磊晶結構。
承上述，緩衝層102的材質可以是III-V族化合物半導體，其例如是GaN型的緩衝層(GaN-based buffer layer)，且其厚度約為1~9 μm。上述緩衝層102的形成方法例如是有機金屬化學氣相沉積法(metal-organic chemical vapor deposition，MOCVD)或是分子束磊晶(molecular beam epitaxy，MBE)。上述u-GaN層104的厚度約為1~5 μm，且其形成方法例如是MOCVD或是MBE。在一實施例中，上述阻障層106包括未摻雜之AlGaN(u-AlGaN)層106a以及AlN層106b，其中u-AlGaN層106a中的Al含量例如是約為10~40 at%。u-AlGaN層106a的厚度約為5~40 nm，而AlN層106b的厚度約為2~20 nm，且u-AlGaN層106a及AlN層106b的形成方法例如是MOCVD或是MBE。磊晶堆疊結構108具有第一表面108a與第二表面108b，其中第一表面108a為阻障層106的AlN層106b表面，第二表面108b為緩衝層102表面而與基板100連接接觸。
請參照圖1B，於阻障層106上形成圖案化硬罩幕層110。圖案化硬罩幕層110例如是由下列步驟所形成：先採用物理氣相沈積法或濺鍍法於阻障層106上形成一層硬罩幕材料；於硬罩幕材料上形成光阻層；接著利用電子束微影(e-beam lithography)或奈米壓印(nano imprint)的方式於光阻層中對應閘極區域的位置定義出奈米圖案；以此圖案化光阻層作為罩幕，利用如SF6氣體電漿對上述硬罩幕材料進行乾式蝕刻，而形成圖案化硬罩幕層110；隨之移除圖案化光阻層。圖案化硬罩幕層110的材質例如是二氧化矽或氮化矽，且其厚度約為厚度為100~300 nm。
請參照圖1C，以圖案化硬罩幕層110作為罩幕，移除部分AlN層106b，以暴露出u-AlGaN層106a的部分表面，而於阻障層106中形成奈米圖案112。奈米圖案112位於閘極區域內，且奈米圖案112貫穿AlN層106b。形成奈米圖案112的方法可利用u-AlGaN層106a及AlN層106b之間具有選擇性蝕刻的特性而進行濕式蝕刻製程，其中濕式蝕刻製程例如是使用加熱至85~90℃的AZ400K顯影液作為蝕刻液以去除閘極區域內的部分AlN層106b。藉由在阻障層106中形成奈米圖案112可以使閘極區域內所具有的二維電子氣(2DEG)濃度不同於其他區域，因而達到具有不同二維電子氣(2DEG)濃度分布的效果。接著，移除圖案化硬罩幕層110，其例如可使用緩衝氧化蝕刻液(buffer oxide etchant，BOE)進行濕式蝕刻。
在此說明的是，如圖1C所示，奈米圖案112包括多個奈米結構114，而奈米結構114例如是條狀(stripe)或柱狀(rod)。可對應於閘極長度Lg之奈米圖案112的剖面寬度例如約為1~10 μm，且在閘極區域內每個奈米結構114之間的最小寬度約為50~100 nm。具體而言，當閘極區域為帶狀時，奈米圖案112例如是包含多個條狀奈米結構114之奈米條狀(nano-stripe)圖案(如圖2A所示)，或包含多個柱狀奈米結構114之奈米柱狀(nano-rod)圖案(如圖2B所示)。另一方面，當閘極區域為封閉帶狀(如環狀)時，奈米圖案112例如是包含多個封閉條狀(如環狀)奈米結構114之奈米條狀圖案(如圖2C所示)，或包含多個柱狀奈米結構114之奈米柱狀圖案(如圖2D所示)。
請參照圖1D，於AlN層106b上形成保護層116，保護層具有開口116a。開口116a例如是對應於閘極區域，以暴露出奈米圖案112。保護層116的材質例如是氧化矽、氮化矽或氧化鋁(Al2O3)，且其厚度約為100~300 nm。在一實施例中，具有開口116a之保護層116的形成方法可利用剝除(lift-off)製程而選擇性沈積保護層材料。具體而言，剝除製程是先在欲形成閘極的閘極區域上形成圖案化光阻層，以裸露出閘極區域以外的區域，然後全面性地沈積保護層材料，之後再剝除圖案化光阻層，而一併剝除位於閘極區域的保護層材料，以形成開口116a。上述沈積保護層材料的方式例如是PECVD或濺鍍或電子束蒸鍍。
請參照圖1E，以保護層116作為罩幕，於被暴露出的閘極區域內形成P型氮化物層118。P型氮化物層118形成於開口116a中，並填入奈米圖案112的間隙且覆蓋奈米圖案112，而與u-AlGaN層106a相接觸。在一實施例中，P型氮化物層118可為P型氮化鎵(P-GaN)層或P型氮化鋁鎵(P-AlGaN)層，其中P型氮化物層118中P型雜質的摻雜濃度例如是約為1×1017~1×1019/cm，且P-AlGaN層的鋁含量約為10~40 at%。P型氮化物層118的厚度約為50~200 nm，且其形成方法例如是MOCVD或MBE。
請參照圖1F，於保護層116中形成開口116b，開口116b例如是對應於後續預定形成源極S、汲極D的位置而暴露出AlN層106b的部分表面。接著，於開口116b中形成歐姆金屬層120，以分別作為源極S、汲極D。歐姆金屬層120例如是填滿開口116b，並與AlN層106b相接觸。歐姆金屬層120的材質包括合金，其組成例如是Ti(100 nm)/Al(300 nm)或Ti(100 nm)/Al(300 nm)/Ni(40 nm)/Au(300 nm)或Ti(100 nm)/Al(300 nm)/Pt(40 nm)/Au(300 nm)。舉例來說，此處的Ti(100 nm)/Al(300 nm)表示具有Ti層與Al層的堆疊層，其中Ti層的厚度約為100 nm，而Al層的厚度約為300 nm；其他以類似此方式所表示的組成，其所代表的意義皆可由此推得，故之後不再贅述。
在一實施例中，歐姆金屬層120可以利用剝除製程來製作。詳細地說，剝除製程是先在欲形成源極S、汲極D以外的區域上形成圖案化光阻層，裸露出欲形成源極S、汲極D的區域，然後在圖案化光阻層以及欲形成源極S、汲極D之區域上全面性地形成金屬鍍膜，之後再剝除圖案化光阻層，而在預定形成源極S、汲極D的區域上留下金屬鍍膜。在將光阻層剝除之後，可對金屬鍍膜進行回火處理，回火處理的合金溫度(alloy temperature)例如是約為600~1000℃。上述金屬鍍膜的形成方式可採用電子束蒸鍍或濺鍍形成金屬膜。
請參照圖1G，於P型氮化物層118上形成金屬層122，而與P型氮化物層118共同作為閘極G。金屬層122的材質包括功函數較高的金屬或其合金等，此處所述之功函數較高的金屬例如是指功函數大於5 eV的金屬。金屬層122的組成例如是Ni(20 nm)/Au(300 nm)或Pd(20 nm)/Au(300 nm)或Pt(20 nm)/Au(300 nm)。在一實施例中，金屬層122可以利用剝除製程來製作。詳細地說，剝除製程係先在欲形成閘極G以外的區域上形成圖案化光阻層，裸露出欲形成閘極G的區域，然後在圖案化光阻層以及欲形成閘極G之區域上全面性地形成金屬鍍膜，之後再剝除圖案化光阻層，而在預定形成閘極G的區域上留下金屬鍍膜。在將光阻層剝除之後，可對金屬鍍膜進行回火處理，回火處理的合金溫度(alloy temperature)例如是約為500~700℃。金屬層122可採用任何已知的金屬鍍膜方式形成金屬膜，如是電子束蒸鍍或濺鍍。至此，本發明實施例之電晶體元件10已大致完成。
圖3A至圖3D是依照本發明之第二實施例之一種電晶體元件的製造流程剖面示意圖。須注意的是，圖3A至圖3F所示之製程步驟及順序與圖1A至圖1G所示之方法大致相似，因此相同的構件則使用相同的標號並省略其說明。
請參照圖3A，依照上述實施例之方法在基板100上形成磊晶堆疊結構308。在此實施例中，磊晶堆疊結構308包括緩衝層102、未摻雜之GaN(u-GaN)層104及阻障層306依序堆疊於基板100上，因此磊晶堆疊結構308為具有二維電子氣(2DEG)的氮化鎵異質磊晶結構。磊晶堆疊結構308具有第一表面308a與第二表面308b，其中第一表面308a為阻障層306表面，第二表面308b為緩衝層102表面而與基板100接觸。上述阻障層306例如是未摻雜之AlGaN(u-AlGaN)層，且u-AlGaN中的Al含量例如是約為10~40 at%。此阻障層306的厚度約為5~40 nm，且其形成方法例如是MOCVD或MBE。之後，於阻障層306上形成圖案化硬罩幕層110。
請參照圖3B，以圖案化硬罩幕層110作為罩幕，移除部分阻障層306，以暴露出下方的u-GaN層104的部分表面，而於阻障層306中形成奈米圖案312。奈米圖案312位於閘極區域內，且奈米圖案312貫穿阻障層306。在一實施例中，奈米圖案312中的奈米結構314及其排列方式皆可以相同或類似於上述實施例所述之奈米圖案112(如圖2A至圖2D所示)，故於此不再贅述。在形成奈米圖案312之後，移除圖案化硬罩幕層110。
承上述，形成奈米圖案312的方法可採用乾式蝕刻製程來移除被暴露出的阻障層306，其中蝕刻深度可以是完全移除被暴露出的阻障層306，或是未完全移除被暴露出的阻障層306，其中可使用含氟離子電漿來進行蝕刻，產生上述含氟離子電漿例如可使用SF6或SF6/Cl2氣體。值得一提的是，使用含氟離子電漿進行乾式蝕刻製程不僅能夠在形成奈米圖案312時對蝕刻深度的控制有較大的空間，還可在蝕刻的同時將氟離子植入到蝕刻區域。利用含氟離子電漿對蝕刻區域植入氟離子，能夠使氟離子分布在奈米圖案312下方部分表面及/或其下方深度約為數奈米處，因而可以使閘極區域內所具有的二維電子氣(2DEG)濃度不同於其他區域，且達到具有不同二維電子氣(2DEG)濃度分布的效果。
請參照圖3C，利用剝除製程於阻障層306上形成保護層116，保護層116具有對應於閘極區域之開口116a以暴露出奈米圖案312。之後，於被保護層116暴露出的閘極區域內形成P型氮化物層118。P型氮化物層118形成於開口116a中，並填入奈米圖案312的間隙，而與表面分布有氟離子的u-GaN層104相接觸。
請參照圖3D，於保護層116中形成開口116b以暴露出阻障層306的部分表面，且對應於後續預定形成源極S、汲極D的位置。之後，利用剝除製程於開口116b中形成歐姆金屬層120，以分別作為源極S、汲極D。接著，再利用剝除製程於P型氮化物層118上形成金屬層122，以作為閘極G。至此，本發明實施例之電晶體元件30已大致完成。
值得一提的是，上述方法藉由在閘極區域先形成奈米條狀或奈米柱狀的結構圖案，再利用選擇性成長方式於閘極區域內成長P型氮化物層。因此，所形成的電晶體元件不僅可以提供較高的臨界電壓，且對於二維電子氣(2DEG)濃度的影響不大，因而不容易影響導通時的電流。另外，上述方法可以提供較大的製程空間，並在提升臨界電壓的同時，仍舊可以達到元件高導通電流輸出的特性。
在此說明的是，雖然上述實施例所形成的電晶體元件是以增強模式(enhancement mode)氮化鎵異質場效電晶體(HFET)或稱為常關(normally-off)氮化鎵異質場效電晶體(HFET)為例來進行說明，但本發明並不限於此。在其他實施例中，上述電晶體元件更可具有雙面場板(double-side field plates)以增加元件的縱向耐壓能力，以下將詳細說明。
圖4A至圖4C是依照本發明之第三實施例之一種電晶體元件的製造流程剖面示意圖，其中圖4A是接續在圖1F之後所進行的製程步驟，且與前述相同的構件則使用相同的標號並省略其說明。
請參照圖4A，在形成源極S、汲極D之後，於P型氮化物層118上形成金屬層422，而與P型氮化物層118共同作為閘極G。金屬層422覆蓋P型氮化物層118的上表面及一側的側壁，並至少延伸覆蓋在閘極G與汲極D之間的保護層116上。其中，被金屬層422所覆蓋的側壁對汲極D的距離小於被金屬層422所覆蓋的側壁對源極S的距離，且金屬層422為連續的金屬層。如此一來，藉由使作為閘極G之金屬層422略往汲極D方向偏移，金屬層422能夠同時作為場板。此外，金屬層422的材料及其形成方法例如是類似或相同於圖1G所示之金屬層122，故於此不再贅述。
請參照圖4B，將磊晶堆疊結構108的第一表面108a連接至另一基板400。在一實施例中，可以利用金屬接合(metal bonding)的方式將電晶體元件10黏著在基板400上。具體而言，基板400例如是絕緣散熱承載基板。基板400上例如是蒸鍍有金屬阻絕層402及黏著層404，其中各個黏著層404連接對應的金屬阻絕層402，且分別對應連接電晶體元件10的閘極G、源極S以及汲極D。
承上述，基板400例如是矽基板或氮化鋁基板(AlN)。金屬阻絕層402之材質例如是Ti(20 nm)/Pt(300 nm)/Au(300 nm)。黏著層404之材質例如是AuSn(2000 nm)或Au(2000 nm)。金屬阻絕層402以及黏著層404的形成方法可以利用剝除製程來製作，且用來沈積金屬阻絕層材料以及黏著層材料的方式可以是任何已知的鍍膜方式，例如濺鍍或是蒸鍍(如電子束蒸鍍)。
接著，將底膠層406(underfill)填入基板400與電晶體元件10之間。填入底膠層406的方法可以利用虹吸原理。底膠層406包括絕緣散熱材質，其例如是摻雜BN或AlN的樹脂材料。
請參照圖4B，移除基板100。在一實施例中，若基板100為藍寶石基板，則移除的方法可以使用高能光束照射在基板100，以使基板100與電晶體元件10分離，上述高能光束例如是雷射，如KrF雷射，但並不以此為限。在另一實施例中，若基板100為矽基板，則移除的方法可以對基板100側使用研磨或蝕刻方式，以去除基板100。
之後，可選擇性地將殘留在緩衝層102表面的Ga去除。去除Ga的方法可以使用化學溶液，例如是鹽酸溶液。接著，可選擇性地去除表面的損傷層(damage layer)及/或部分磊晶品質較差的緩衝層102。去除的方法可以使用蝕刻法，例如是乾式蝕刻法，所使用的蝕刻氣體例如是氯氣。蝕刻深度例如是約為20 nm~100nm。
請參照圖4C，在磊晶堆疊結構108中形成接觸窗開口408。在一實施例中，接觸窗開口408分別與源極S以及汲極D相對應，且裸露出源極S以及汲極D。接觸窗開口408的形成方法例如是採用微影製程以及蝕刻製程，其中蝕刻製程例如是乾式蝕刻製程，且蝕刻的氣體例如是氯氣。之後，在磊晶堆疊結構108的第二表面108b上形成保護層410。保護層410共形地覆蓋磊晶堆疊結構108的第二表面108b以及覆蓋接觸窗開口408的側壁。保護層410的材質例如是氧化矽或是氮化矽，其厚度例如是約為100 nm~2000 nm。保護層410可以利用沈積方式來形成，例如電漿增強型化學氣相沈積法或是濺鍍法。
接著，在接觸窗開口408中以及磊晶堆疊結構108的第二表面108b上形成場板結構412、414。場板結構412與場板結構414互不接觸。詳言之，場板結構412電性連接至源極S，且至少延伸覆蓋在閘極G與汲極D之間的緩衝層102上。場板結構414電性連接至汲極D，且延伸覆蓋在閘極G與汲極D之間的緩衝層102上，但不與場板結構412電性連接。場板結構412與場板結構414之間的間隔I例如是約為1~5 μm。
場板結構412、414的材質分別例如是Ni(20 nm)/Au(300 nm)或Ti(20 nm)/Au(300 nm)，但不以此為限。場板結構412、414的形成方法可以利用剝除製程，且其中用來沈積場板材料的方式可以是濺鍍或是蒸鍍(如電子束蒸鍍)，或是其他任何已知的方式。
在本實施例中，由於形成在磊晶堆疊結構108的第一表面108a上之金屬層422可同時作為場板，因此可與形成在磊晶堆疊結構108的第二表面108b上之場板結構412、414共同構成雙面場板，而完成具有雙面場板之電晶體元件的製作。
圖5A至圖5B是依照本發明之第四實施例之一種電晶體元件的製造流程剖面示意圖，其中圖5A是接續在圖3D之後所進行的製程步驟，且與前述相同的構件則使用相同的標號並省略其說明。
請參照圖5A，不同於圖3D所示之於P型氮化物層118上形成金屬層122，本實施例在形成源極S、汲極D之後，於P型氮化物層118上形成金屬層422。金屬層422覆蓋P型氮化物層118的上表面及一側的側壁，並至少延伸覆蓋閘極G與汲極D之間的保護層116上，而略往汲極D方向偏移。其中，被金屬層422所覆蓋的側壁對汲極D的距離小於被金屬層422所覆蓋的側壁對源極S的距離，且金屬層422為連續的金屬層。
請參照圖5B，以類似或相同於上述圖4B至圖4C所述之方法，將電晶體元件30黏著在另一基板400上，並移除基板100。之後，在磊晶堆疊結構308中形成接觸窗開口408，並在磊晶堆疊結構308的第二表面308b上形成保護層410。接著，在接觸窗開口408中以及磊晶堆疊結構308的第二表面308b上形成互不接觸之場板結構412、414。
在本實施例中，由於形成在磊晶堆疊結構308的第一表面308a上之金屬層422可同時作為場板，因此可與形成在磊晶堆疊結構308的第二表面308b上之場板結構412、414共同構成雙面場板，而完成具有雙面場板之電晶體元件的製作。
綜上所述，本發明實施例之電晶體元件及其製造方法藉由在閘極區域內的阻障層中先形成具有多個奈米結構的奈米圖案，而使得二維電子氣(2DEG)濃度分布不同，接著再於閘極區域內形成P型氮化物層。如此一來，本發明實施例之電晶體元件可以提供較高的臨界電壓(Vth)，且在導通時對於導通電流變動的影響較小。此外，本發明實施例之電晶體元件的製造方法還可以提供較大的製程空間。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、30．．．電晶體元件
100、400．．．基板
102．．．緩衝層
104．．．未摻雜之GaN(u-GaN)層
106、306．．．阻障層
106a．．．未摻雜之AlGaN(u-AlGaN)層
106b．．．AlN層
108、308．．．磊晶堆疊結構
108a、308a．．．第一表面
108b、308b．．．第二表面
110．．．圖案化硬罩幕層
112、312．．．奈米圖案
114、314．．．奈米結構
116、410．．．保護層
116a、116b．．．開口
118．．．P型氮化物層
120．．．歐姆金屬層
122、422．．．金屬層
402．．．金屬阻絕層
404．．．黏著層
406．．．底膠層
408．．．接觸窗開口
412、414．．．場板結構
D．．．汲極
G．．．閘極
I．．．間隔
Lg．．．閘極長度
S．．．源極
圖1A至圖1G是依照本發明之第一實施例之一種電晶體元件的製造流程剖面示意圖。
圖2A至圖2D分別是依照本發明實施例之閘極區域內奈米圖案的上視示意圖。
圖3A至圖3D是依照本發明之第二實施例之一種電晶體元件的製造流程剖面示意圖。
圖4A至圖4C是依照本發明之第三實施例之一種電晶體元件的製造流程剖面示意圖。
圖5A至圖5B是依照本發明之第四實施例之一種電晶體元件的製造流程剖面示意圖。
10‧‧‧電晶體元件
100‧‧‧基板
102‧‧‧緩衝層
104‧‧‧未摻雜之GaN(u-GaN)層
106‧‧‧阻障層
106a‧‧‧未摻雜之AlGaN(u-AlGaN)層
106b‧‧‧AlN層
108‧‧‧磊晶堆疊結構
108a‧‧‧第一表面
108b‧‧‧第二表面
112‧‧‧奈米圖案
114‧‧‧奈米結構
116‧‧‧保護層
116a、116b‧‧‧開口
118‧‧‧P型氮化物層
120．．．歐姆金屬層
122．．．金屬層
D．．．汲極
G．．．閘極
S．．．源極

Claims (37)

  1. 一種增強模式氮化物異質場效電晶體元件的製造方法，包括：成長一氮化物磊晶堆疊結構於一第一矽基板上，該氮化物磊晶堆疊結構具有一第一表面與一第二表面，其中該氮化物磊晶堆疊結構的該第一表面為一阻障層的表面，該第二表面連接該第一矽基板；形成多個規則的奈米圖案於該阻障層中，該些奈米圖案僅位於一閘極區域內；形成一閘極於該閘極區域內的該阻障層上，其中該閘極包括一P型氮化物層與一金屬層，該P型氮化物層覆蓋該些奈米圖案並填滿該些奈米圖案的間隙，且該金屬層配置於該P型氮化物層上；以及形成一源極以及一汲極於該阻障層上，該閘極位於該源極與該汲極之間。
  2. 如申請專利範圍第1項所述之增強模式氮化物異質場效電晶體元件的製造方法，其中形成該氮化物磊晶堆疊結構的方法包括：形成一緩衝層於該第一矽基板上；形成一未摻雜之GaN(u-GaN)層於該緩衝層上；以及形成該阻障層於該未摻雜之GaN層上。
  3. 如申請專利範圍第2項所述之增強模式氮化物異質場效電晶體元件的製造方法，其中形成該阻障層的方法 包括：形成一未摻雜之AlGaN(u-AlGaN)層於該未摻雜之GaN層上；以及形成一AlN層於該未摻雜之AlGaN層上。
  4. 如申請專利範圍第3項所述之增強模式氮化物異質場效電晶體元件的製造方法，其中於該阻障層中形成該些奈米圖案的方法包括：形成一圖案化硬罩幕層於該阻障層上；以及以該圖案化硬罩幕層作為罩幕，移除部分該AlN層，以暴露出該未摻雜之AlGaN層的部分表面，其中該些奈米圖案貫穿該AlN層。
  5. 如申請專利範圍第4項所述之增強模式氮化物異質場效電晶體元件的製造方法，其中移除部分該AlN層的方法包括進行一濕式蝕刻製程。
  6. 如申請專利範圍第5項所述之增強模式氮化物異質場效電晶體元件的製造方法，其中使用緩衝氧化蝕刻液(buffer oxide etchant，BOE)進行該濕式蝕刻製程。
  7. 如申請專利範圍第2項所述之增強模式氮化物異質場效電晶體元件的製造方法，其中形成該阻障層的方法包括：形成一未摻雜之AlGaN(u-AlGaN)層於該未摻雜之GaN層上。
  8. 如申請專利範圍第7項所述之增強模式氮化物異質場效電晶體元件的製造方法，其中於該阻障層中形成該些奈米圖案的方法包括： 形成一圖案化硬罩幕層於該阻障層上；以及以該圖案化硬罩幕層作為罩幕，移除部分該未摻雜之AlGaN層，以暴露出該未摻雜之GaN層的部分表面，其中該些奈米圖案貫穿該未摻雜之AlGaN層。
  9. 如申請專利範圍第8項所述之增強模式氮化物異質場效電晶體元件的製造方法，其中移除部分該未摻雜之AlGaN層的方法包括進行一乾式蝕刻製程。
  10. 如申請專利範圍第9項所述之增強模式氮化物異質場效電晶體元件的製造方法，其中使用含氟離子電漿進行該乾式蝕刻製程。
  11. 如申請專利範圍第2項所述之增強模式氮化物異質場效電晶體元件的製造方法，其中該緩衝層的材質包括GaN。
  12. 如申請專利範圍第1項所述之增強模式氮化物異質場效電晶體元件的製造方法，其中形成該閘極、該源極以及該汲極的方法包括：形成一保護層於該阻障層上，該保護層具有一第一開口以暴露出該些奈米圖案；形成該P型氮化物層於該第一開口中，該P型氮化物層覆蓋該些奈米圖案；形成兩第二開口於該保護層中；形成一歐姆金屬層於該些第二開口中，分別作為該閘極與該源極；以及形成該金屬層於該P型氮化物層上，以作為該閘極。
  13. 如申請專利範圍第12項所述之增強模式氮化物異質場效電晶體元件的製造方法，其中該P型氮化物層包括P型氮化鎵(P-GaN)層或P型氮化鋁鎵(P-AlGaN)層。
  14. 如申請專利範圍第1項所述之增強模式氮化物異質場效電晶體元件的製造方法，其中該些奈米圖案包括多個奈米條狀結構或多個奈米柱狀結構。
  15. 如申請專利範圍第1項所述之增強模式氮化物異質場效電晶體元件的製造方法，其中該閘極區域為帶狀或封閉式帶狀。
  16. 如申請專利範圍第12項所述之增強模式氮化物異質場效電晶體元件的製造方法，更包括：連接該氮化物磊晶堆疊結構的該第一表面至一第二基板；移除該第一矽基板，以暴露出該氮化物磊晶堆疊結構的該第二表面；以及形成一第一場板結構以及一第二場板結構於該氮化物磊晶堆疊結構的該第二表面上，該第一場板結構與該第二場板結構互不電性連接，其中該第一場板結構電性連接至該源極，且該第二場板結構電性連接至該汲極。
  17. 如申請專利範圍第12項所述之增強模式氮化物異質場效電晶體元件的製造方法，其中形成該金屬層以作為閘極包括： 形成該金屬層覆蓋該P型氮化物層的上表面及一側壁，其中該側壁對汲極的距離小於該側壁對源極的距離，且該金屬層為連續的金屬層。
  18. 如申請專利範圍第16項所述之增強模式氮化物異質場效電晶體元件的製造方法，其中該第一場板結構至少延伸覆蓋在該閘極與該汲極之間的該第二表面上。
  19. 如申請專利範圍第16項所述之增強模式氮化物異質場效電晶體元件的製造方法，其中該第一場板結構與該第二場板結構之間的間隔為1~5μm。
  20. 一種增強模式氮化物異質場效電晶體元件，包括：一氮化物磊晶堆疊結構，具有一第一表面與一第二表面，且包括：一阻障層，具有該第一表面，且包括多個規則的奈米圖案，該些奈米圖案僅位於該第一表面上之一閘極區域內；一閘極，配置於該阻障層上且位於該閘極區域內，且包括：一P型氮化物層，覆蓋該些奈米圖案並填滿該些奈米圖案的間隙；以及一金屬層，配置於該P型氮化物層上；以及一源極以及一汲極，配置於該阻障層上，其中該閘極位於該源極與該汲極之間。
  21. 如申請專利範圍第20項所述之增強模式氮化物 異質場效電晶體元件，其中該氮化物磊晶堆疊結構更包括：一緩衝層；一未摻雜之GaN(u-GaN)層，配置於該緩衝層上；以及該阻障層，配置於該未摻雜之GaN層上。
  22. 如申請專利範圍第20項所述之增強模式氮化物異質場效電晶體元件，其中該阻障層包括：一未摻雜之AlGaN(u-AlGaN)層；以及一AlN層，配置於該未摻雜之AlGaN層上，具有該第一表面。
  23. 如申請專利範圍第22項所述之增強模式氮化物異質場效電晶體元件，其中該些奈米圖案貫穿該AlN層，且暴露出該未摻雜之AlGaN層的部分表面。
  24. 如申請專利範圍第21項所述之增強模式氮化物異質場效電晶體元件，其中該阻障層包括一未摻雜之AlGaN(u-AlGaN)層，配置於該未摻雜之GaN層上。
  25. 如申請專利範圍第24項所述之增強模式氮化物異質場效電晶體元件，其中該些奈米圖案貫穿該未摻雜之AlGaN層，且暴露出該未摻雜之GaN層的部分表面。
  26. 如申請專利範圍第25項所述之增強模式氮化物異質場效電晶體元件，其中該未摻雜之GaN層於該些奈米圖案下方的部分表面中摻雜有氟離子。
  27. 如申請專利範圍第21項所述之增強模式氮化物異質場效電晶體元件，其中該緩衝層的材質包括GaN。
  28. 如申請專利範圍第20項所述之增強模式氮化物異質場效電晶體元件，更包括一保護層，配置於該阻障層上，該保護層具有：一第一開口，暴露出該些奈米圖案；以及二第二開口，該源極以及該汲極分別配置於該些第二開口中。
  29. 如申請專利範圍第20項所述之增強模式氮化物異質場效電晶體元件，其中該源極以及該汲極分別包括一歐姆金屬層。
  30. 如申請專利範圍第20項所述之增強模式氮化物異質場效電晶體元件，其中該P型氮化物層包括P型氮化鎵(P-GaN)層或P型氮化鋁鎵(P-AlGaN)層。
  31. 如申請專利範圍第20項所述之增強模式氮化物異質場效電晶體元件，其中該些奈米圖案包括多個奈米條狀結構或多個奈米柱狀結構。
  32. 如申請專利範圍第20項所述之增強模式氮化物異質場效電晶體元件，其中該閘極區域為帶狀或封閉式帶狀。
  33. 如申請專利範圍第20項所述之增強模式氮化物異質場效電晶體元件，更包括：一第一場板結構，配置於該氮化物磊晶堆疊結構的該第二表面上，且電性連接至該源極；以及一第二場板結構，配置於該氮化物磊晶堆疊結構的該第二表面上，且電性連接至該汲極，其中該第一場板結構 與該第二場板結構互不電性連接。
  34. 如申請專利範圍第33項所述之增強模式氮化物異質場效電晶體元件，其中該金屬層覆蓋該P型氮化物層的上表面及一側壁，其中該側壁對汲極的距離小於該側壁對源極的距離，且該金屬層為連續的金屬層。
  35. 如申請專利範圍第33項所述之增強模式氮化物異質場效電晶體元件，其中該第一場板結構至少延伸覆蓋在該閘極與該汲極之間的該第二表面上。
  36. 如申請專利範圍第33項所述之增強模式氮化物異質場效電晶體元件，其中該第一場板結構與該第二場板結構之間的間隔為1~5μm。
  37. 如申請專利範圍第33項所述之增強模式氮化物異質場效電晶體元件，更包括形成一保護層，配置於該第一場板結構與該第二表面之間以及配置於該第二場板結構與該第二表面之間。
TW100149705A 2011-06-29 2011-12-30 增強模式氮化物異質場效電晶體元件及其製造方法 TWI538056B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100149705A TWI538056B (zh) 2011-06-29 2011-12-30 增強模式氮化物異質場效電晶體元件及其製造方法
US13/686,935 US9111851B2 (en) 2011-06-29 2012-11-28 Enhancement mode gallium nitride based transistor device having a P type metal oxide layer comprising plurality of extension parts extending into the epitaxial stacked layer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100122888 2011-06-29
TW100149705A TWI538056B (zh) 2011-06-29 2011-12-30 增強模式氮化物異質場效電晶體元件及其製造方法

Publications (2)

Publication Number Publication Date
TW201301400A TW201301400A (zh) 2013-01-01
TWI538056B true TWI538056B (zh) 2016-06-11

Family

ID=47402777

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100149705A TWI538056B (zh) 2011-06-29 2011-12-30 增強模式氮化物異質場效電晶體元件及其製造方法

Country Status (3)

Country Link
US (1) US9111851B2 (zh)
CN (1) CN102856361B (zh)
TW (1) TWI538056B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI820979B (zh) * 2022-10-25 2023-11-01 世界先進積體電路股份有限公司 半導體裝置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6145895B2 (ja) * 2012-08-03 2017-06-14 パナソニックＩｐマネジメント株式会社 窒化物半導体装置および窒化物半導体装置の製造方法
CN104051522B (zh) * 2014-07-02 2018-05-11 苏州晶湛半导体有限公司 一种增强型氮化物半导体器件及其制造方法
CN104409431B (zh) * 2014-10-24 2017-07-04 苏州能讯高能半导体有限公司 一种半导体器件
US9653462B2 (en) * 2014-12-26 2017-05-16 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
US9985121B1 (en) * 2015-04-13 2018-05-29 Hrl Laboratories, Llc P-type diamond gate-GaN heterojunction FET structure
CN105070701B (zh) * 2015-08-23 2018-09-14 华南理工大学 一种GaN基倒装HEMT器件结构及其制备方法
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
TWI612662B (zh) * 2017-01-09 2018-01-21 國立臺灣師範大學 半導體裝置及其製造方法
US10170580B2 (en) 2017-05-23 2019-01-01 Industrial Technology Research Institute Structure of GaN-based transistor and method of fabricating the same
TWI681561B (zh) * 2017-05-23 2020-01-01 財團法人工業技術研究院 氮化鎵電晶體元件之結構及其製造方法
IT201700064147A1 (it) 2017-06-09 2018-12-09 St Microelectronics Srl Transistore hemt normalmente spento con generazione selettiva del canale 2deg e relativo metodo di fabbricazione
JP7113233B2 (ja) * 2017-06-13 2022-08-05 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
US10388746B2 (en) * 2017-07-06 2019-08-20 Teledyne Scientific & Imaging, Llc FET with buried gate structure
DE102017125803B4 (de) * 2017-11-06 2021-04-29 Institut Für Mikroelektronik Stuttgart Halbleiterbauelement mit einer Transistorstruktur vom Anreicherungstyp
US10700190B2 (en) 2018-01-23 2020-06-30 Vanguard International Semiconductor Corporation Semiconductor devices and methods for manufacturing the same
CN108447899A (zh) * 2018-02-09 2018-08-24 江苏如高第三代半导体产业研究院有限公司 一种垂直结构GaN功率器件的制备方法
TWI678731B (zh) * 2018-08-28 2019-12-01 世界先進積體電路股份有限公司 半導體裝置及其製造方法
TWI714909B (zh) * 2018-11-13 2021-01-01 新唐科技股份有限公司 高電子遷移率電晶體元件及其製造方法
CN110797390B (zh) * 2019-09-30 2021-12-28 西安交通大学 一种增强型GaNHEMT集成结构及其制备方法
US20220069113A1 (en) * 2019-11-26 2022-03-03 Enkris Semiconductor, Inc. Semiconductor structures and manufacturing methods thereof
CN112993018A (zh) * 2019-12-02 2021-06-18 吴俊鹏 一种降低三五族半导体器件寄生电容的方法及三五族半导体器件结构
CN113823675B (zh) * 2021-08-23 2023-09-29 华南理工大学 一种具有新型源漏场板结构的hemt器件及制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003071607A1 (fr) * 2002-02-21 2003-08-28 The Furukawa Electric Co., Ltd. Transistor a effet de champ gan
EP1739736A1 (en) 2005-06-30 2007-01-03 Interuniversitair Microelektronica Centrum ( Imec) Method of manufacturing a semiconductor device
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
JP2007220895A (ja) 2006-02-16 2007-08-30 Matsushita Electric Ind Co Ltd 窒化物半導体装置およびその製造方法
US7388236B2 (en) * 2006-03-29 2008-06-17 Cree, Inc. High efficiency and/or high power density wide bandgap transistors
US8212290B2 (en) * 2007-03-23 2012-07-03 Cree, Inc. High temperature performance capable gallium nitride transistor
US7859021B2 (en) * 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
CN100557815C (zh) 2008-03-24 2009-11-04 西安电子科技大学 InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
JP2010114219A (ja) * 2008-11-05 2010-05-20 Toshiba Corp 半導体装置及びその製造方法
JP5566670B2 (ja) * 2008-12-16 2014-08-06 古河電気工業株式会社 ＧａＮ系電界効果トランジスタ
JP5487615B2 (ja) * 2008-12-24 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP5589329B2 (ja) 2009-09-24 2014-09-17 豊田合成株式会社 Ｉｉｉ族窒化物半導体からなる半導体装置、電力変換装置
KR101092467B1 (ko) 2009-12-14 2011-12-13 경북대학교 산학협력단 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법
US8344418B2 (en) * 2009-12-23 2013-01-01 Intel Corporation Materials for interfacing high-K dielectric layers with III-V semiconductors
JP2011210785A (ja) * 2010-03-29 2011-10-20 Furukawa Electric Co Ltd:The 電界効果トランジスタ、およびその製造方法
TWI421947B (zh) 2010-11-12 2014-01-01 Univ Nat Chiao Tung 氮化鎵電晶體的製作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI820979B (zh) * 2022-10-25 2023-11-01 世界先進積體電路股份有限公司 半導體裝置

Also Published As

Publication number Publication date
TW201301400A (zh) 2013-01-01
CN102856361B (zh) 2015-07-01
US9111851B2 (en) 2015-08-18
CN102856361A (zh) 2013-01-02
US20130168687A1 (en) 2013-07-04

Similar Documents

Publication Publication Date Title
TWI538056B (zh) 增強模式氮化物異質場效電晶體元件及其製造方法
JP5323527B2 (ja) ＧａＮ系電界効果トランジスタの製造方法
US9536949B2 (en) Nitride semiconductor device comprising nitride semiconductor regrowth layer
WO2013008422A1 (ja) 窒化物半導体装置およびその製造方法
JP5841417B2 (ja) 窒化物半導体ダイオード
CN105914232B (zh) T栅N面GaN/AlGaN鳍式高电子迁移率晶体管
JP2010103425A (ja) 窒化物半導体装置
JP2011238931A (ja) エンハンスメントモード電界効果デバイスおよびそれを製造する方法
US9634133B1 (en) Method of forming fin structure on patterned substrate that includes depositing quantum well layer over fin structure
US11335797B2 (en) Semiconductor devices and methods for fabricating the same
JP6343807B2 (ja) 電界効果トランジスタおよびその製造方法
JP2006210725A (ja) 半導体装置
JP2009231458A (ja) 電界効果トランジスタ
JP4889203B2 (ja) 窒化物半導体装置及びその製造方法
TWI488303B (zh) 增強型氮化鎵電晶體元件
JP5158470B2 (ja) 窒化物半導体デバイスの作製方法
TW202017181A (zh) 增強型高電子移動率電晶體與相關之製造方法
CN112652659A (zh) 高电子迁移率晶体管及其制作方法
TW202329461A (zh) 高電子遷移率電晶體及其製作方法
JP2015119028A (ja) 半導体装置、電界効果トランジスタ、およびダイオード
JP2008227432A (ja) 窒化物化合物半導体素子およびその製造方法
TWI740058B (zh) 半導體裝置及其製造方法
JP2012256719A (ja) 電界効果型トランジスタおよびその製造方法
JP2007329154A (ja) 窒化物半導体装置の製造方法
KR102113253B1 (ko) 질화물계 반도체 소자