JP2012256719A - 電界効果型トランジスタおよびその製造方法 - Google Patents
電界効果型トランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2012256719A JP2012256719A JP2011128904A JP2011128904A JP2012256719A JP 2012256719 A JP2012256719 A JP 2012256719A JP 2011128904 A JP2011128904 A JP 2011128904A JP 2011128904 A JP2011128904 A JP 2011128904A JP 2012256719 A JP2012256719 A JP 2012256719A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier layer
- semiconductor
- cap
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】ゲート電極104を挟んで各々離間して障壁層103の上に接して形成された2つの電流トンネル層105と、各々の電流トンネル層105の上に形成された2つのキャップ層106とを備える。電流トンネル層105の分極電荷は、障壁層103の分極電荷よりも大きい。
【選択図】 図1
Description
はじめに、本発明の実施の形態1について図1を用いて説明する。図1は、本発明の実施の形態1における電界効果型トランジスタの構成を模式的に示す断面図(a)および各層の積層方向のバンドポテンシャルの変化を示すバンド図(b)である。
次に、本発明の実施の形態2について図5を用いて説明する。図5は、本発明の実施の形態2における電界効果型トランジスタの構成を模式的に示す断面図である。この電界効果型トランジスタは、半導体からなる各層は、C軸方向に結晶成長することで基板501の上に形成されたウルツ鉱型結晶構造の半導体から構成されている。まず、基板501の側より、緩衝層502および障壁層503が積層されている。また、障壁層503の上には、ゲート電極504が形成されている。ゲート電極504は、例えば、障壁層503にショットキー接続して形成されている。
次に、本発明の実施の形態3について図6を用いて説明する。図6は、本発明の実施の形態3における電界効果型トランジスタの構成を模式的に示す断面図である。この電界効果型トランジスタは、半導体からなる各層は、C軸方向に結晶成長することで基板101の上に形成されたウルツ鉱型結晶構造の半導体から構成されている。まず、基板101の側より、緩衝層102および障壁層103が積層されている。また、障壁層103の上には、ゲート電極104が形成されている。
次に、本発明の実施の形態4について図7を用いて説明する。図7は、本発明の実施の形態4における電界効果型トランジスタの構成を模式的に示す断面図である。この電界効果型トランジスタは、半導体からなる各層は、C軸方向に結晶成長することで基板701の上に形成されたウルツ鉱型結晶構造の半導体から構成されている。まず、基板701の側より、緩衝層702および障壁層703が積層されている。また、障壁層703の上には、ゲート電極704が形成されている。ゲート電極704は、例えば、障壁層703にショットキー接続して形成されている。
次に、本発明の実施の形態における電界効果型トランジスタの製造方法例1について、図8A〜図8Gを用いて説明する。図8A〜図8Gは、本発明の実施の形態における電界効果型トランジスタの製造方法例1を説明するための各工程における状態を模式的に示す断面図である。
次に、本発明の実施の形態における電界効果型トランジスタの製造方法例2について、図9A〜図9Dを用いて説明する。図9A〜図9Dは、本発明の実施の形態における電界効果型トランジスタの製造方法例2を説明するための各工程における状態を模式的に示す断面図である。
Claims (6)
- C軸方向に結晶成長することで基板の上に形成されたウルツ鉱型結晶構造の半導体からなる緩衝層と、
C軸方向に結晶成長することで前記緩衝層の上に形成されたウルツ鉱型結晶構造の半導体からなる障壁層と、
前記障壁層の上に形成されたゲート電極と、
C軸方向に結晶成長することで前記ゲート電極を挟んで各々離間して前記障壁層の上に接して形成されたウルツ鉱型結晶構造の半導体からなる2つの電流トンネル層と、
C軸方向に結晶成長することで各々の前記電流トンネル層の上に形成されたウルツ鉱型結晶構造の半導体からなる2つのキャップ層と、
一方の前記キャップ層の上に形成されたソース電極と、
他方の前記キャップ層の上に形成されたドレイン電極と
を少なくとも備え、
前記障壁層の伝導帯ポテンシャルは、前記緩衝層の伝導帯ポテンシャルより高く、
前記キャップ層の伝導帯ポテンシャルは、前記障壁層の伝導帯ポテンシャルより低く、
前記電流トンネル層の分極電荷は、前記障壁層の分極電荷よりも大きいことを特徴とする電界効果型トランジスタ。 - 請求項1記載の電界効果型トランジスタにおいて、
前記キャップ層は、n型とされていることを特徴とする電界効果型トランジスタ。 - 請求項1または2記載の電界効果型トランジスタにおいて、
前記半導体は、窒化物半導体であることを特徴とする電界効果型トランジスタ。 - 請求項3記載の電界効果型トランジスタにおいて、
前記緩衝層は、GaNおよびGaInNより選択された窒化物半導体から構成され、
前記障壁層は、AlN,AlGaN,AlInN,およびAlGaInNより選択されて前記緩衝層より伝導帯ポテンシャルが高い範囲の組成とされた窒化物半導体から構成され、
前記電流トンネル層は、AlN,AlGaN,AlInN,およびAlGaInNより選択されて前記障壁層より分極電荷の大きい組成とされた窒化物半導体から構成され、
前記キャップ層は、GaN,AlGaN,AlGaInN,およびGaInNより選択されて前記障壁層より伝導帯ポテンシャルが低い範囲の組成とされた窒化物半導体から構成されている
ことを特徴とする電界効果型トランジスタ。 - C軸方向に結晶成長することで基板の上にウルツ鉱型結晶構造の半導体からなる緩衝層を形成する工程と、
C軸方向に結晶成長することで前記緩衝層の上にウルツ鉱型結晶構造の半導体からなる障壁層を形成する工程と、
C軸方向に結晶成長することで前記障壁層の上に接してウルツ鉱型結晶構造の半導体からなる電流トンネル層を形成する工程と、
C軸方向に結晶成長することで前記電流トンネル層の上にウルツ鉱型結晶構造の半導体からなるキャップ層を形成する工程と、
前記キャップ層および前記電流トンネル層に溝を形成して前記障壁層の上に2つの電流トンネル層および2つのキャップ層が形成された状態とする工程と、
2つの前記電流トンネル層の間の前記障壁層の上にゲート電極を形成する工程と、
一方の前記キャップ層の上にソース電極を形成し、他方の前記キャップ層の上にドレイン電極を形成する工程と
を少なくとも備え、
前記障壁層は、前記緩衝層よりも伝導帯ポテンシャルが高い半導体から構成し、
前記キャップ層は、前記障壁層よりも伝導帯ポテンシャルが低い半導体から構成し、
前記電流トンネル層は、前記障壁層よりも分極電荷が大きい半導体から構成することを特徴とする電界効果型トランジスタの製造方法。 - C軸方向に結晶成長することで基板の上にウルツ鉱型結晶構造の半導体からなる緩衝層を形成する工程と、
C軸方向に結晶成長することで前記緩衝層の上にウルツ鉱型結晶構造の半導体からなる障壁層を形成する工程と、
前記障壁層の上のゲート電極形成領域に選択成長マスクを形成する工程と、
前記選択成長マスクで覆われていない前記障壁層の上に、C軸方向に選択的に結晶成長することで前記障壁層の上に接してウルツ鉱型結晶構造の半導体からなる2つの電流トンネル層を形成する工程と、
C軸方向に結晶成長することで各々の前記電流トンネル層の上にウルツ鉱型結晶構造の半導体からなる2つのキャップ層を形成する工程と、
前記キャップ層を形成した後で前記選択成長マスクを除去する工程と、
前記障壁層の上の前記ゲート電極形成領域にゲート電極を形成する工程と、
一方の前記キャップ層の上にソース電極を形成し、他方の前記キャップ層の上にドレイン電極を形成する工程と
を少なくとも備え、
前記障壁層は、前記緩衝層よりも伝導帯ポテンシャルが高い半導体から構成し、
前記キャップ層は、前記障壁層よりも伝導帯ポテンシャルが低い半導体から構成し、
前記電流トンネル層は、前記障壁層よりも分極電荷が大きい半導体から構成することをすることを特徴とする電界効果型トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011128904A JP5666992B2 (ja) | 2011-06-09 | 2011-06-09 | 電界効果型トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011128904A JP5666992B2 (ja) | 2011-06-09 | 2011-06-09 | 電界効果型トランジスタおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012256719A true JP2012256719A (ja) | 2012-12-27 |
JP5666992B2 JP5666992B2 (ja) | 2015-02-12 |
Family
ID=47528035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011128904A Active JP5666992B2 (ja) | 2011-06-09 | 2011-06-09 | 電界効果型トランジスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5666992B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015167220A (ja) * | 2014-02-12 | 2015-09-24 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP2017041543A (ja) * | 2015-08-20 | 2017-02-23 | 住友電気工業株式会社 | 高電子移動度トランジスタ |
JPWO2016181441A1 (ja) * | 2015-05-08 | 2018-02-22 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001274375A (ja) * | 2000-03-28 | 2001-10-05 | Nec Corp | ヘテロ接合電界効果トランジスタ |
JP2011044455A (ja) * | 2009-08-19 | 2011-03-03 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置、半導体装置の製造方法 |
JP2011082552A (ja) * | 2010-12-08 | 2011-04-21 | Fujitsu Ltd | 化合物半導体積層構造 |
-
2011
- 2011-06-09 JP JP2011128904A patent/JP5666992B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001274375A (ja) * | 2000-03-28 | 2001-10-05 | Nec Corp | ヘテロ接合電界効果トランジスタ |
JP2011044455A (ja) * | 2009-08-19 | 2011-03-03 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置、半導体装置の製造方法 |
JP2011082552A (ja) * | 2010-12-08 | 2011-04-21 | Fujitsu Ltd | 化合物半導体積層構造 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015167220A (ja) * | 2014-02-12 | 2015-09-24 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JPWO2016181441A1 (ja) * | 2015-05-08 | 2018-02-22 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2017041543A (ja) * | 2015-08-20 | 2017-02-23 | 住友電気工業株式会社 | 高電子移動度トランジスタ |
Also Published As
Publication number | Publication date |
---|---|
JP5666992B2 (ja) | 2015-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5084262B2 (ja) | 半導体装置 | |
JP5487615B2 (ja) | 電界効果半導体装置及びその製造方法 | |
JP5487550B2 (ja) | 電界効果半導体装置及びその製造方法 | |
JP5595685B2 (ja) | 半導体装置 | |
JP5383652B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
US8405125B2 (en) | Semiconductor device and method for producing the same | |
JP5190923B2 (ja) | GaNをチャネル層とする窒化物半導体トランジスタ及びその作製方法 | |
JP5388839B2 (ja) | Iii族窒化物半導体電界効果トランジスタ | |
JP5825017B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2006261642A (ja) | 電界効果トランジスタおよびその製造方法 | |
JP2010103425A (ja) | 窒化物半導体装置 | |
JP2006190991A (ja) | 電界効果トランジスタ及びその製造方法 | |
JP4474292B2 (ja) | 半導体装置 | |
JP6343807B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
JP5510325B2 (ja) | 電界効果トランジスタ | |
JP5991000B2 (ja) | 半導体装置およびその製造方法 | |
JP5666992B2 (ja) | 電界効果型トランジスタおよびその製造方法 | |
JP5418482B2 (ja) | 化合物半導体積層構造 | |
JP2010245240A (ja) | ヘテロ接合型電界効果半導体装置及びその製造方法 | |
US20190035922A1 (en) | Semiconductor device, electronic part, electronic apparatus, and method for fabricating semiconductor device | |
JP2023503944A (ja) | Iii族窒化物半導体集積回路構造、その製造方法および使用 | |
JP5730505B2 (ja) | 化合物半導体装置 | |
JP2006173241A (ja) | 電界効果トランジスタ及びその製造方法 | |
JP2007088186A (ja) | 半導体装置及びその製造方法 | |
JP5673725B2 (ja) | 化合物半導体積層構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140909 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141211 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5666992 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |