JP2017041543A - 高電子移動度トランジスタ - Google Patents
高電子移動度トランジスタ Download PDFInfo
- Publication number
- JP2017041543A JP2017041543A JP2015162602A JP2015162602A JP2017041543A JP 2017041543 A JP2017041543 A JP 2017041543A JP 2015162602 A JP2015162602 A JP 2015162602A JP 2015162602 A JP2015162602 A JP 2015162602A JP 2017041543 A JP2017041543 A JP 2017041543A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electron supply
- composition
- inaln
- algan layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 101
- 239000000203 mixture Substances 0.000 claims abstract description 58
- 239000012535 impurity Substances 0.000 claims abstract description 24
- 230000007423 decrease Effects 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 274
- 230000000052 comparative effect Effects 0.000 description 20
- 239000004065 semiconductor Substances 0.000 description 18
- 239000000758 substrate Substances 0.000 description 12
- 239000010408 film Substances 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 8
- 239000002994 raw material Substances 0.000 description 8
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 8
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 230000009467 reduction Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910021074 Pd—Si Inorganic materials 0.000 description 1
- -1 SiN Chemical class 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】逆ピエゾ電荷による影響を抑えてソース電極のコンタクト抵抗を低減することが可能なＧａＮ系のＨＥＭＴを提供する。
【解決手段】ＨＥＭＴ１Ａは、ＧａＮチャネル層１４と、ＧａＮチャネル層１４上に設けられたＩｎＡｌＮ電子供給層１５と、ＩｎＡｌＮ電子供給層１５の表面に含まれる第１及び第２の領域上に設けられ、ｎ型不純物がドープされたＡｌＧａＮ層１６と、ＩｎＡｌＮ電子供給層１５上であって第１の領域と第２の領域との間の領域上に設けられたゲート電極３３と、第１の領域上のＡｌＧａＮ層１６上に設けられたソース電極３１と、第２の領域上のＡｌＧａＮ層１６上に設けられたドレイン電極３２とを備える。ＡｌＧａＮ層１６におけるＩｎＡｌＮ電子供給層１５との界面を含む領域のＡｌ組成は、２０％以上であり、ＡｌＧａＮ層１６の界面とは反対側の表面を含む領域のＡｌ組成よりも大きい。
【選択図】図１
【解決手段】ＨＥＭＴ１Ａは、ＧａＮチャネル層１４と、ＧａＮチャネル層１４上に設けられたＩｎＡｌＮ電子供給層１５と、ＩｎＡｌＮ電子供給層１５の表面に含まれる第１及び第２の領域上に設けられ、ｎ型不純物がドープされたＡｌＧａＮ層１６と、ＩｎＡｌＮ電子供給層１５上であって第１の領域と第２の領域との間の領域上に設けられたゲート電極３３と、第１の領域上のＡｌＧａＮ層１６上に設けられたソース電極３１と、第２の領域上のＡｌＧａＮ層１６上に設けられたドレイン電極３２とを備える。ＡｌＧａＮ層１６におけるＩｎＡｌＮ電子供給層１５との界面を含む領域のＡｌ組成は、２０％以上であり、ＡｌＧａＮ層１６の界面とは反対側の表面を含む領域のＡｌ組成よりも大きい。
【選択図】図１
Description
本発明は、高電子移動度トランジスタに関するものである。
特許文献１には、電界効果トランジスタ及びその製造方法が記載されている。図５は、この文献に記載された電界効果トランジスタの構造を示す断面図である。同図に示されるように、この電界効果トランジスタ１００は、サファイア基板１０１上に順に形成された、アンドープＧａＮバッファ層１０２、ｎ型ＡｌＧａＮ電子供給層１０３、及びｎ型ＩｎＡｌＧａＮキャップ層１０４を備える。ｎ型ＩｎＡｌＧａＮキャップ層１０４の上には、ｎ型ＩｎＡｌＧａＮキャップ層１０４と接し且つソース電極及びドレイン電極となるＴｉ／Ａｌオーミック電極１０５が形成されている。ｎ型ＡｌＧａＮ電子供給層１０３の一部はｎ型ＩｎＡｌＧａＮキャップ層１０４の開口から露出しており、その露出表面上には、ｎ型ＡｌＧａＮ電子供給層１０３と接し且つゲート電極となるＰｄ−Ｓｉショットキー電極１０６が形成されている。
特許文献２には、ＩｎＡｌＮを用いた半導体装置及びその製造方法が記載されている。図６は、この文献に記載された高電子移動度トランジスタ（High Electron Mobility Transistor；ＨＥＭＴ）の構造を示す断面図である。同図に示されるように、このＨＥＭＴ２００は、基板２１０上に形成されたＧａＮ電子走行層２２１と、電子走行層２２１上に形成されたＩｎＡｌＮ電子供給層２２２と、電子供給層２２２上に形成されたＡｌＧａＮ上面層２２３と、上面層２２３の開口から露出した電子供給層２２２の表面上に形成されたゲート電極２４１と、上面層２２３上に形成されたソース電極２４２及びドレイン電極２４３とを備える。ソース電極２４２及びドレイン電極２４３が形成される領域の直下における上面層２２３及び電子供給層２２２には、Ｓｉ等の不純物元素をイオン注入して形成された第１導電型領域２２０ａが設けられている。
ＧａＮなどのIII族窒化物半導体は、広いバンドギャップを有すると共に、極めて大きな絶縁破壊電圧及び飽和電子速度を有するので、電子デバイスの高出力且つ高速な動作を実現するための材料として注目されている。特に、ＧａＮ層上にＡｌＧａＮ層やＩｎＡｌＮ層が積層されたいわゆるヘテロ接合構造においては、ＧａＮ層中のヘテロ接合界面近傍に電子が高濃度に蓄積し、いわゆる二次元電子ガスが形成される。この二次元電子ガスは高い電子移動度を示すので、ＨＥＭＴ構造に有用である。
ところで、トランジスタの動作周波数を高めることは即ち遮断周波数（ｆｔ）を大きくすることであり、その為にはゲート容量を低減して相互コンダクタンス（ｇｍ）を増大させるとよい。相互コンダクタンスを増大させるためには、ソース−ゲート間のアクセス抵抗を低減することが効果的である。ソース−ゲート間のアクセス抵抗の低減のためには、電子供給層の厚さを薄くすること、及びソース電極のコンタクト抵抗を低減することが望ましい。
電子供給層の厚さに関しては、例えば薄い膜厚で高い電子濃度を得ることができるＩｎＡｌＮを電子供給層に用いるとよい。これにより、電子供給層の厚さを薄くし、ソース−ゲート間のアクセス抵抗を低減することができる。
これに対し、ソース電極のコンタクト抵抗の低減は容易ではない。例えば、ＧａＡｓ系のＨＥＭＴでは、電子供給層（例えばＡｌＧａＡｓ）の上に形成された高濃度のｎ型ＧａＡｓ層の上にソース電極を形成することにより、ソース電極のコンタクト抵抗を低減し得る。しかしながら、ＧａＮ系のＨＥＭＴにおいて、ＩｎＡｌＮ電子供給層の上に成長させた高濃度のｎ型ＧａＮ層の上にソース電極を形成した場合、ｎ型ＧａＮ層と電子供給層とのヘテロ界面に逆ピエゾ電荷が生じ、伝導帯の底エネルギーＥｃとフェルミ準位エネルギーＥｆとの差が広がる。これにより、当該界面のバンド不連続量が大きくなってポテンシャルバリアが形成される。このことは、ソース電極のコンタクト抵抗を増大する方向に作用するので、ソース−ゲート間のアクセス抵抗の低減を妨げる要因となる。
なお、特許文献１に記載されているように、ｎ型ＧａＮ層ではなくｎ型ＩｎＡｌＧａＮ層を電子供給層上に形成することも考えられる。しかし、ｎ型ＩｎＡｌＧａＮ層はＩｎを含むので成長温度を低くしなければならず、炭素原子の混入（コンタミネーション）が増すので、ｎ型不純物を高濃度でドープすることが難しいという問題がある。
また、特許文献２に記載されているように、Ｓｉ等の不純物をイオン注入することによってソース電極のコンタクト抵抗を低減することも考えられる。しかしながら、電子供給層とチャネル層との界面よりも深い領域に注入された不純物による低抵抗化がバッファリーク電流を増大させ、デバイスのピンチオフ特性を劣化させてしまうという問題がある。
本発明は、逆ピエゾ電荷による影響を抑えてソース電極のコンタクト抵抗を低減することが可能なＧａＮ系の高電子移動度トランジスタを提供することを目的とする。
上述した課題を解決するために、本発明の一実施形態に係る高電子移動度トランジスタは、ＧａＮチャネル層と、ＧａＮチャネル層上に設けられたＩｎＡｌＮ電子供給層と、ＩｎＡｌＮ電子供給層の表面に含まれる第１及び第２の領域上に設けられ、ｎ型不純物がドープされたＡｌＧａＮ層と、ＩｎＡｌＮ電子供給層上であって第１の領域と第２の領域との間の領域上に設けられたゲート電極と、第１の領域上のＡｌＧａＮ層上に設けられたソース電極と、第２の領域上のＡｌＧａＮ層上に設けられたドレイン電極とを備え、ＡｌＧａＮ層におけるＩｎＡｌＮ電子供給層との界面を含む領域のＡｌ組成が、２０％以上であり、ＡｌＧａＮ層の界面とは反対側の表面を含む領域のＡｌ組成よりも大きい。
本発明による高電子移動度トランジスタによれば、逆ピエゾ電荷による影響を抑えてソース−ゲート間のアクセス抵抗を小さくすることができる。
本発明の実施形態に係る高電子移動度トランジスタの具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
（第１実施形態）
図１は、本発明の一実施形態に係る高電子移動度トランジスタ（ＨＥＭＴ）１Ａの構成を示す断面図である。ＨＥＭＴ１Ａは、基板１１、窒化物半導体層１２、ソース電極３１、ドレイン電極３２、及びゲート電極３３を備える。窒化物半導体層１２は、バッファ層１３、ＧａＮチャネル層１４、ＩｎＡｌＮ電子供給層１５、及びｎ型ＡｌＧａＮ層１６がこの順に積層されて成る。このＨＥＭＴ１Ａは、絶縁性の表面保護膜４１によって覆われている。
図１は、本発明の一実施形態に係る高電子移動度トランジスタ（ＨＥＭＴ）１Ａの構成を示す断面図である。ＨＥＭＴ１Ａは、基板１１、窒化物半導体層１２、ソース電極３１、ドレイン電極３２、及びゲート電極３３を備える。窒化物半導体層１２は、バッファ層１３、ＧａＮチャネル層１４、ＩｎＡｌＮ電子供給層１５、及びｎ型ＡｌＧａＮ層１６がこの順に積層されて成る。このＨＥＭＴ１Ａは、絶縁性の表面保護膜４１によって覆われている。
基板１１は、結晶成長用の基板である。基板１１の構成材料としては、例えばＳｉＣやサファイア等が挙げられる。バッファ層１３は、基板１１上にエピタキシャル成長した層である。バッファ層１３の厚さは、例えば１０ｎｍ以上３０ｎｍ以下である。バッファ層１３は、例えばＡｌＮ又はＡｌＧａＮといった、Ａｌを含むIII族窒化物半導体からなる。ＧａＮチャネル層１４は、バッファ層１３上にエピタキシャル成長した層である。ＧａＮチャネル層１４の厚さは、例えば４００ｎｍ以上２０００ｎｍ以下である。
ＩｎＡｌＮ電子供給層１５は、ＧａＮチャネル層１４上にエピタキシャル成長した層である。ＩｎＡｌＮ電子供給層１５の厚さは、例えば９ｎｍ以上１２ｎｍ以下である。ＨＥＭＴ１Ａが動作する際には、ＧａＮチャネル層１４とＩｎＡｌＮ電子供給層１５との界面に２次元電子ガス（2 Dimensional Electron Gas；２ＤＥＧ）が生じることにより、ＧａＮチャネル層１４におけるＩｎＡｌＮ電子供給層１５側の表面近傍に、チャネル領域が形成される。好適なＩｎ組成は例えば１５％以上１９％以下であり、ＧａＮチャネル層１４との格子整合を考慮して定められる。一例では、ＩｎＡｌＮ電子供給層１５のＩｎ組成は１７％である。
ｎ型ＡｌＧａＮ層１６は、ＩｎＡｌＮ電子供給層１５上にエピタキシャル成長した高濃度ｎ型半導体層であって、ＩｎＡｌＮ電子供給層１５の表面に含まれる第１の領域１５ａ上に設けられた第１部分１６ａと、第２の領域１５ｂ上に設けられた第２部分１６ｂとを含む。第１部分１６ａと第２部分１６ｂとの間の部分はエッチングにより除去され、開口部１６ｃが形成されている。ｎ型ＡｌＧａＮ層１６は、ｎ型不純物（例えばＳｉ）が高濃度でドープされたＡｌＧａＮからなる。ｎ型ＡｌＧａＮ層１６の厚さは例えば５０ｎｍ以上１００ｎｍ以下であり、ｎ型不純物濃度は例えば１×１０18ｃｍ-3以上５×１０18ｃｍ-3以下である。
ここで、本実施形態のｎ型ＡｌＧａＮ層１６においては、ＩｎＡｌＮ電子供給層１５との界面を含む領域のＡｌ組成が２０％以上である。このＡｌ組成は、ｎ型ＡｌＧａＮ層１６の該界面とは反対側の表面（すなわち、後述するソース電極３１との接触面）を含む領域のＡｌ組成よりも大きい。例えば、ｎ型ＡｌＧａＮ層１６のＡｌ組成は、ＩｎＡｌＮ電子供給層１５との界面において最も大きく、該界面とは反対側の表面において最も小さい。一実施例を挙げると、ＩｎＡｌＮ電子供給層１５との界面におけるＡｌ組成は３０％であり、該界面とは反対側の表面におけるＡｌ組成は１５％である。そして、ｎ型ＡｌＧａＮ層１６のＡｌ組成は、該界面から該界面とは反対側の表面に近づくに従って次第に（連続的に）小さくなっている。
ソース電極３１、ゲート電極３３、及びドレイン電極３２は、窒化物半導体層１２上においてこの順に並んで形成されている。ソース電極３１はｎ型ＡｌＧａＮ層１６の第１部分１６ａ上に設けられて第１部分１６ａとオーミック接触を成し、ドレイン電極３２はｎ型ＡｌＧａＮ層１６の第２部分１６ｂ上に設けられて第２部分１６ｂとオーミック接触を成す。なお、ソース電極３１及びドレイン電極３２それぞれは、第１部分１６ａ及び第２部分１６ｂそれぞれの一部がエッチングされて形成された凹部上に設けられてもよい。ゲート電極３３は、ＩｎＡｌＮ電子供給層１５上であって第１の領域１５ａと第２の領域１５ｂとの間の領域（すなわち開口部１６ｃから露出した領域）上に設けられ、ＩｎＡｌＮ電子供給層１５と接している。
表面保護膜４１は、窒化物半導体層１２及びゲート電極３３を覆う絶縁性の無機膜である。表面保護膜４１は、例えばＳｉＮ、ＳｉＯ2、或いはＳｉＯＮといったシリコン化合物からなる。
以上の構成を備える本実施形態のＨＥＭＴ１Ａによって得られる効果について説明する。前述したように、ＧａＮ系のＨＥＭＴにおいて、ＩｎＡｌＮ電子供給層の上に高濃度のｎ型ＧａＮ層を成長させた場合、ＩｎＡｌＮ電子供給層とｎ型ＧａＮ層とのヘテロ界面に逆ピエゾ電荷が生じ、ソース−ゲート間のアクセス抵抗の低減を妨げてしまう。具体的には、ＩｎＡｌＮ電子供給層とｎ型ＧａＮ層とのヘテロ界面では、ＧａＮチャネル層とＩｎＡｌＮ電子供給層との界面と反対向きに、高濃度の負のピエゾ電荷が生成され、この負のピエゾ電荷がＩｎＡｌＮ電子供給層とｎ型ＧａＮ層との界面の伝導帯準位を押し上げることとなり、ｎ型ＧａＮ層とＩｎＡｌＮ電子供給層との間のチャネル領域と、ソース電極３１との間の障壁として作用する。
これに対し、本実施形態では、ｎ型ＧａＮ層に代えてｎ型ＡｌＧａＮ層１６がＩｎＡｌＮ電子供給層１５上に設けられている。これにより、ｎ型ＡｌＧａＮ層１６のＡｌ組成を十分に大きくすることでＩｎＡｌＮ電子供給層１５との格子定数差に起因した正のピエゾ電荷が発生し、負のピエゾ電荷と相殺することで、ヘテロ界面に生じる逆ピエゾ電荷を低減することが可能となる。
また、このような作用を効果的に奏するためには、ＩｎＡｌＮ電子供給層１５との界面近傍においてｎ型ＡｌＧａＮ層１６が十分なＡｌ組成を有することが望ましい。本実施形態では、ｎ型ＡｌＧａＮ層１６におけるＩｎＡｌＮ電子供給層１５との界面を含む領域のＡｌ組成が２０％以上とされている。このようなＡｌ組成によれば、例えばＩｎ組成１７％といった通常のＩｎＡｌＮ電子供給層１５に対して、ヘテロ界面に生じる逆ピエゾ電荷を効果的に低減することができる。
以上に説明したように、本実施形態のＨＥＭＴ１Ａによれば、逆ピエゾ電荷による影響を抑えてソース電極３１のコンタクト抵抗を低減することが可能となる。言い換えれば、ソース電極３１のコンタクト抵抗を増大させることなく、ＧａＮ系のＨＥＭＴにおいて高濃度ｎ型半導体層を設けることが可能となる。
なお、ｎ型ＡｌＧａＮ層１６のＡｌ組成を更に大きくして例えばＡｌＮ（すなわちＡｌ組成１００％）に近づけることにより、上記の逆ピエゾ電荷を顕著に低減できる。しかしながら、この場合、ｎ型ＡｌＧａＮ層１６が絶縁体に近づいてしまうという問題がある。ＡｌＮは、窒化物半導体群の中で最大のバンドギャップを有する材料であり、一般には絶縁材料として用いられるからである。また、ｎ型ＡｌＧａＮ層１６のＡｌ組成が大きくなるほど、ＧａＮチャネル層１４上にエピタキシャル成長したＩｎＡｌＮ電子供給層１５との格子不整合が増大することとなり、ｎ型ＡｌＧａＮ層１６にクラックが発生しやすくなり、ｎ型ＡｌＧａＮ層１６の厚さを十分に確保できなくなる。これらを鑑みて、ｎ型ＡｌＧａＮ層１６のＡｌ組成は、４０％以下であることが好ましい。
また、ソース−ゲート間のアクセス抵抗は、ソース電極３１のコンタクト抵抗だけでなく、ｎ型ＡｌＧａＮ層１６のシート抵抗値にも依存する。ここで、図２は、ｎ型ＡｌＧａＮ層の厚さとシート抵抗との関係の一例を示すグラフである。なお、このグラフにおいて、ｎ型ＡｌＧａＮ層１６の平均Ａｌ組成は２５％であり、Ｓｉ濃度は３×１０18ｃｍ-3である。図２に示されるように、ｎ型ＡｌＧａＮ層１６が厚くなるほどシート抵抗値は小さくなる。そして、例えば図中の破線Ａで囲まれた範囲、すなわちｎ型ＡｌＧａＮ層１６の厚さが５０ｎｍ以上であれば、シート抵抗が２６５Ω／□以下となり、従来のＨＥＭＴと比較してシート抵抗を十分に低減できる。
しかしながら、ｎ型ＡｌＧａＮ層１６の臨界膜厚は、Ａｌ組成に起因する内部応力により制限される。すなわち、ｎ型ＡｌＧａＮ層１６の臨界膜厚はＡｌ組成が大きいほど小さくなるので、例えば２０％以上といった大きなＡｌ組成ではｎ型ＡｌＧａＮ層１６の厚さが制限されてしまうという問題がある。そのため、ｎ型ＡｌＧａＮ層の厚さは、例えば１００ｎｍ以下といった厚さに制限されてしまう。
上記の問題に対し、本実施形態では、ｎ型ＡｌＧａＮ層１６におけるＩｎＡｌＮ電子供給層１５との界面を含む領域のＡｌ組成が、ｎ型ＡｌＧａＮ層１６の該界面とは反対側の表面（すなわちソース電極３１との接触面）を含む領域のＡｌ組成よりも大きい。言い換えれば、ｎ型ＡｌＧａＮ層１６のＡｌ組成は、ＩｎＡｌＮ電子供給層１５との界面からソース電極３１との接触面に近づくほど小さくなっている。このような構成によれば、ＩｎＡｌＮ電子供給層１５との界面における高いＡｌ組成にかかわらず、ｎ型ＡｌＧａＮ層１６の総合的なＡｌ組成を小さくすることができる。従って、ｎ型ＡｌＧａＮ層１６をより厚くすることができ、シート抵抗値を低減してソース−ゲート間のアクセス抵抗を小さくできる。
また、ｎ型ＡｌＧａＮ層１６が例えば２０％以上といった大きなＡｌ組成を有することによって、ｎ型ＡｌＧａＮ層１６とＩｎＡｌＮ電子供給層１５との界面におけるＡｌ組成差が５０％以上と高くなる。従って、ｎ型ＡｌＧａＮ層１６をエッチングして開口部１６ｃを形成する際に、ＩｎＡｌＮ電子供給層１５をエッチング停止層として用いることができる。これにより、閾値電圧（Ｖｔｈ）の安定性を向上させることができる。
また、特許文献１に記載された構成とは異なり、本実施形態ではｎ型ＡｌＧａＮ層１６にＩｎを含まない。従って、ｎ型ＡｌＧａＮ層１６の成長温度を高くする（例えば８００℃以上１１００℃以下）ことが可能となり、ｎ型ＡｌＧａＮ層１６のｎ型不純物（本実施形態ではＳｉ）を高濃度にすることができる。これにより、ソース−ゲート間のシート抵抗を効果的に低減し、ソース−ゲート間のアクセス抵抗を更に低減できる。
また、特許文献２に記載された構成とは異なり、本実施形態ではｎ型不純物をイオン注入することを要しない。従って、低抵抗化によるバッファリーク電流の増大を回避して、デバイスのピンチオフ特性の劣化を抑制できる。
また、本実施形態のように、ＩｎＡｌＮ電子供給層１５の厚さは９ｎｍ以上１２ｎｍ以下であってもよい。このようにＩｎＡｌＮ電子供給層１５を薄くすることにより、ゲート−ソース間のアクセス抵抗を効果的に低減できる。
（第２実施形態）
続いて、本発明の第２実施形態に係るＨＥＭＴについて説明する。図３は、本実施形態のＨＥＭＴ１Ｂの構成を示す断面図である。このＨＥＭＴ１Ｂは、第１実施形態のｎ型ＡｌＧａＮ層１６に代えて、ｎ型ＡｌＧａＮ層２６を備える。なお、ｎ型ＡｌＧａＮ層２６を除く他の構成は、第１実施形態のＨＥＭＴ１Ａと同様である。
続いて、本発明の第２実施形態に係るＨＥＭＴについて説明する。図３は、本実施形態のＨＥＭＴ１Ｂの構成を示す断面図である。このＨＥＭＴ１Ｂは、第１実施形態のｎ型ＡｌＧａＮ層１６に代えて、ｎ型ＡｌＧａＮ層２６を備える。なお、ｎ型ＡｌＧａＮ層２６を除く他の構成は、第１実施形態のＨＥＭＴ１Ａと同様である。
ｎ型ＡｌＧａＮ層２６は、ＩｎＡｌＮ電子供給層１５上に形成された高濃度ｎ型半導体層であって、ＩｎＡｌＮ電子供給層１５の表面に含まれる第１の領域１５ａ上に設けられた第１部分２６ａと、第２の領域１５ｂ上に設けられた第２部分２６ｂとを含む。第１部分２６ａと第２部分２６ｂとの間の部分はエッチングにより除去され、開口部２６ｃが形成されている。また、ｎ型ＡｌＧａＮ層２６は、第１層２６ｄ及び第２層２６ｅを有する。第１層２６ｄは、ＩｎＡｌＮ電子供給層１５上にエピタキシャル成長した層であって、ＩｎＡｌＮ電子供給層１５との界面を含む。第２層２６ｅは、第１層２６ｄ上にエピタキシャル成長した層であって、ｎ型ＡｌＧａＮ層２６におけるＩｎＡｌＮ電子供給層１５との界面とは反対側の表面（すなわち、ソース電極３１との接触面）を含む。第１層２６ｄ及び第２層２６ｅは、ｎ型不純物（例えばＳｉ）が高濃度でドープされたＡｌＧａＮからなる。
第１層２６ｄのＡｌ組成は第２層２６ｅのＡｌ組成よりも大きく、２０％以上３０％以下であり、一例では２５％である。第２層２６ｅのＡｌ組成は例えば０％以上２０％以下であり、一例では１５％である。ｎ型ＡｌＧａＮ層２６の厚さは、第１実施形態と同様に、例えば５０ｎｍ以上１００ｎｍ以下である。但し、第１層２６ｄ及び第２層２６ｅの厚さは、共に４０ｎｍ以上であることが好ましい。第１層２６ｄのｎ型不純物濃度は例えば１×１０18ｃｍ-3以上５×１０18ｃｍ-3以下である。第２層２６ｅのｎ型不純物濃度は例えば１×１０18ｃｍ-3以上５×１０18ｃｍ-3以下である。
以上の構成を備える本実施形態のＨＥＭＴ１Ｂによれば、第１実施形態と同様の効果を奏することができる。すなわち、本実施形態においてもｎ型ＡｌＧａＮ層２６がＩｎＡｌＮ電子供給層１５上に設けられている。これにより、ｎ型ＡｌＧａＮ層２６のＡｌ組成を適切に調整することでＩｎＡｌＮ電子供給層１５との格子定数差を小さくし、ヘテロ界面に生じる逆ピエゾ電荷を低減することが可能となる。本実施形態では、ｎ型ＡｌＧａＮ層２６の第１層２６ｄのＡｌ組成が２０％以上とされている。このようなＡｌ組成によれば、例えばＩｎ組成１７％といった通常のＩｎＡｌＮ電子供給層１５に対して、ヘテロ界面に生じる逆ピエゾ電荷を効果的に低減することができる。従って、本実施形態のＨＥＭＴ１Ｂによれば、逆ピエゾ電荷による影響を抑えてソース電極３１のコンタクト抵抗を低減することが可能となる。
また、本実施形態においても、ｎ型ＡｌＧａＮ層２６におけるＩｎＡｌＮ電子供給層１５との界面を含む領域（すなわち第１層２６ｄ）のＡｌ組成は、ｎ型ＡｌＧａＮ層２６の該界面とは反対側の表面（すなわちソース電極３１との接触面）を含む領域（すなわち第２層２６ｅ）のＡｌ組成よりも大きい。このような構成によれば、ＩｎＡｌＮ電子供給層１５との界面における高いＡｌ組成にかかわらず、ｎ型ＡｌＧａＮ層２６の総合的なＡｌ組成を小さくすることができる。従って、ｎ型ＡｌＧａＮ層２６をより厚くすることができ、シート抵抗値を低減してソース−ゲート間のアクセス抵抗を小さくできる。
続いて、上記第１及び第２実施形態の実施例について説明する。なお、比較例として、高濃度ｎ型半導体層をｎ型ＧａＮ層とした場合についても説明する。
（第１実施例）
まず、半絶縁性のＳｉＣ基板上に、ＭＯＣＶＤ法においてＴＭＡ（トリメチルアルミニウム）及びＮＨ3（アンモニア）を原料とし、成長温度１０８０℃、圧力１３．３ｋＰａにて、バッファ層１３としてのＡｌＮ層を成長させた。成長後のＡｌＮ層の厚さは、３０ｎｍであった。
まず、半絶縁性のＳｉＣ基板上に、ＭＯＣＶＤ法においてＴＭＡ（トリメチルアルミニウム）及びＮＨ3（アンモニア）を原料とし、成長温度１０８０℃、圧力１３．３ｋＰａにて、バッファ層１３としてのＡｌＮ層を成長させた。成長後のＡｌＮ層の厚さは、３０ｎｍであった。
次に、ＴＭＧ（トリメチルガリウム）及びＮＨ3を原料とし、ＴＭＧの流量を１２０μｍｏｌ／分とし、ＮＨ3の流量を０．５ｍｏｌ／分とし、成長温度１０８０℃、圧力１３．３ｋＰａ、成長速度０．４ｎｍ／秒にて、バッファ層１３の上にＧａＮチャネル層１４を成長させた。成長後のＧａＮチャネル層１４の厚さは６００ｎｍであった。
続いて、ＴＭＡ、ＴＭＩ（トリメチルインジウム）及びＮＨ3を原料として、成長温度８００℃、圧力１３．３ｋＰａにて、ＧａＮチャネル層１４の上にＩｎＡｌＮ電子供給層１５を成長させた。成長後のＩｎＡｌＮ電子供給層１５の厚さは１０ｎｍであり、Ｉｎ組成はＧａＮに格子整合可能な１７％である。
続いて、ＴＭＡ、ＴＭＧ、及びＮＨ3を原料として、成長温度９００℃、圧力１３．３ｋＰａにて、ｎ型不純物をドープしながらＩｎＡｌＮ電子供給層１５の上に高濃度ｎ型ＡｌＧａＮ層１６を成長させた。ｎ型不純物はＳｉであり、その濃度は３×１０18ｃｍ-3である。成長後のｎ型ＡｌＧａＮ層１６の厚さは５０ｎｍであった。ｎ型ＡｌＧａＮ層１６のＡｌ組成は、ＩｎＡｌＮ電子供給層１５との界面で３０％、該界面とは反対側の表面で１５％とし、該界面から該表面に近づくに従って次第にＡｌ組成を低くした。ｎ型ＡｌＧａＮ層１６の成長後、その一部をドライエッチングにより除去することによって、開口部１６ｃを形成してＩｎＡｌＮ電子供給層１５を露出させた。
続いて、ｎ型ＡｌＧａＮ層１６の上に、ソース電極３１及びドレイン電極３２としてそれぞれＴｉ／Ａｌからなるオーミック電極を形成した。また、開口部１６ｃにおいて露出したＩｎＡｌＮ電子供給層１５の上に、Ｎｉ／Ａｕからなるゲート電極３３を形成した。その後、ソース電極３１、ドレイン電極３２、及びゲート電極３３に接続される金属配線を通常のフォトリソグラフィ技術及びリフトオフ技術を用いて形成したのち、ＳｉＮからなる表面保護膜４１を成膜することにより、本実施例のＨＥＭＴ１Ａを完成させた。なお、本実施例のＨＥＭＴ１Ａにおいて、高周波特性を実現する為にゲート長（Ｌｇ）を０．２μｍとし、ソース−ドレイン電極間隔を３．０μｍとし、開口部１６ｃの幅を０．６μｍとした。
（第２実施例）
第１実施例と同様にして、半絶縁性のＳｉＣ基板上に、バッファ層１３、ＧａＮチャネル層１４、及びＩｎＡｌＮ電子供給層１５をＭＯＣＶＤ法により成長させた。続いて、ＴＭＡ、ＴＭＧ、及びＮＨ3を原料として、成長温度９００℃、圧力１３．３ｋＰａにて、ｎ型不純物をドープしながらＩｎＡｌＮ電子供給層１５の上にｎ型ＡｌＧａＮ層２６の第１層２６ｄを成長させた。ｎ型不純物はＳｉであり、その濃度は３×１０18ｃｍ-3である。成長後の第１層２６ｄの厚さは４０ｎｍであった。第１層２６ｄのＡｌ組成を２５％とした。続いて、ＴＭＡ、ＴＭＧ、及びＮＨ3を原料として、成長温度９００℃、圧力１３．３ｋＰａにて、ｎ型不純物をドープしながら第１層２６ｄの上にｎ型ＡｌＧａＮ層２６の第２層２６ｅを成長させた。ｎ型不純物はＳｉであり、その濃度は３×１０18ｃｍ-3である。成長後の第２層２６ｅの厚さは４０ｎｍであった。第２層２６ｅのＡｌ組成を１５％とした。第２層２６ｅの成長後、ｎ型ＡｌＧａＮ層２６の一部をドライエッチングにより除去することによって、開口部２６ｃを形成してＩｎＡｌＮ電子供給層１５を露出させた。
第１実施例と同様にして、半絶縁性のＳｉＣ基板上に、バッファ層１３、ＧａＮチャネル層１４、及びＩｎＡｌＮ電子供給層１５をＭＯＣＶＤ法により成長させた。続いて、ＴＭＡ、ＴＭＧ、及びＮＨ3を原料として、成長温度９００℃、圧力１３．３ｋＰａにて、ｎ型不純物をドープしながらＩｎＡｌＮ電子供給層１５の上にｎ型ＡｌＧａＮ層２６の第１層２６ｄを成長させた。ｎ型不純物はＳｉであり、その濃度は３×１０18ｃｍ-3である。成長後の第１層２６ｄの厚さは４０ｎｍであった。第１層２６ｄのＡｌ組成を２５％とした。続いて、ＴＭＡ、ＴＭＧ、及びＮＨ3を原料として、成長温度９００℃、圧力１３．３ｋＰａにて、ｎ型不純物をドープしながら第１層２６ｄの上にｎ型ＡｌＧａＮ層２６の第２層２６ｅを成長させた。ｎ型不純物はＳｉであり、その濃度は３×１０18ｃｍ-3である。成長後の第２層２６ｅの厚さは４０ｎｍであった。第２層２６ｅのＡｌ組成を１５％とした。第２層２６ｅの成長後、ｎ型ＡｌＧａＮ層２６の一部をドライエッチングにより除去することによって、開口部２６ｃを形成してＩｎＡｌＮ電子供給層１５を露出させた。
続いて、第１実施例と同様にしてｎ型ＡｌＧａＮ層２６の上にソース電極３１及びドレイン電極３２を形成し、開口部２６ｃにおいて露出したＩｎＡｌＮ電子供給層１５の上にゲート電極３３を形成した。その後、ソース電極３１、ドレイン電極３２、及びゲート電極３３に接続される金属配線を形成したのち、ＳｉＮからなる表面保護膜４１を成膜することにより、本実施例のＨＥＭＴ１Ｂを完成させた。なお、本実施例のＨＥＭＴ１Ｂにおいても、ゲート長（Ｌｇ）を０．２μｍとし、ソース−ドレイン電極間隔を３．０μｍとし、開口部２６ｃの幅を０．６μｍとした。
（第１比較例）
第１実施例と同様にして、半絶縁性のＳｉＣ基板上に、バッファ層１３、ＧａＮチャネル層１４、及びＩｎＡｌＮ電子供給層１５をＭＯＣＶＤ法により成長させた。そして、ＴＭＧ及びＮＨ3を原料として、成長温度９００℃、圧力１３．３ｋＰａにて、ｎ型不純物をドープしながらＩｎＡｌＮ電子供給層１５の上に高濃度ｎ型ＧａＮ層を成長させた。ｎ型不純物はＳｉであり、その濃度は３×１０18ｃｍ-3である。成長後のｎ型ＧａＮ層の厚さは５０ｎｍであった。ｎ型ＧａＮ層の成長後、ｎ型ＧａＮ層の一部をドライエッチングにより除去することによって、開口部を形成してＩｎＡｌＮ電子供給層１５を露出させた。
第１実施例と同様にして、半絶縁性のＳｉＣ基板上に、バッファ層１３、ＧａＮチャネル層１４、及びＩｎＡｌＮ電子供給層１５をＭＯＣＶＤ法により成長させた。そして、ＴＭＧ及びＮＨ3を原料として、成長温度９００℃、圧力１３．３ｋＰａにて、ｎ型不純物をドープしながらＩｎＡｌＮ電子供給層１５の上に高濃度ｎ型ＧａＮ層を成長させた。ｎ型不純物はＳｉであり、その濃度は３×１０18ｃｍ-3である。成長後のｎ型ＧａＮ層の厚さは５０ｎｍであった。ｎ型ＧａＮ層の成長後、ｎ型ＧａＮ層の一部をドライエッチングにより除去することによって、開口部を形成してＩｎＡｌＮ電子供給層１５を露出させた。
続いて、ｎ型ＧａＮ層の上にソース電極３１及びドレイン電極３２を形成し、開口部において露出したＩｎＡｌＮ電子供給層１５の上にゲート電極３３を形成した。その後、ソース電極３１、ドレイン電極３２、及びゲート電極３３に接続される金属配線を形成したのち、ＳｉＮからなる表面保護膜４１を成膜することにより、第１比較例に係るＨＥＭＴを完成させた。なお、第１比較例のＨＥＭＴにおいても、ゲート長（Ｌｇ）を０．２μｍとし、ソース−ドレイン電極間隔を３．０μｍとし、開口部の幅を０．６μｍとした。
（第２比較例）
第１実施例と同様にして、半絶縁性のＳｉＣ基板上に、バッファ層１３、ＧａＮチャネル層１４、及びＩｎＡｌＮ電子供給層１５をＭＯＣＶＤ法により成長させた。そして、ＴＭＧ、ＴＭＡ及びＮＨ3を原料として、成長温度９００℃、圧力１３．３ｋＰａにて、ｎ型不純物をドープしながらＩｎＡｌＮ電子供給層１５の上に高濃度ｎ型ＡｌＧａＮ層を成長させた。ｎ型不純物はＳｉであり、その濃度は３×１０18ｃｍ-3である。成長後のｎ型ＡｌＧａＮ層の厚さは５０ｎｍであった。ｎ型ＡｌＧａＮ層のＡｌ組成を、厚さ方向に一定（２０％）とした。ｎ型ＡｌＧａＮ層の成長後、ｎ型ＡｌＧａＮ層の一部をドライエッチングにより除去することによって、開口部を形成してＩｎＡｌＮ電子供給層１５を露出させた。
第１実施例と同様にして、半絶縁性のＳｉＣ基板上に、バッファ層１３、ＧａＮチャネル層１４、及びＩｎＡｌＮ電子供給層１５をＭＯＣＶＤ法により成長させた。そして、ＴＭＧ、ＴＭＡ及びＮＨ3を原料として、成長温度９００℃、圧力１３．３ｋＰａにて、ｎ型不純物をドープしながらＩｎＡｌＮ電子供給層１５の上に高濃度ｎ型ＡｌＧａＮ層を成長させた。ｎ型不純物はＳｉであり、その濃度は３×１０18ｃｍ-3である。成長後のｎ型ＡｌＧａＮ層の厚さは５０ｎｍであった。ｎ型ＡｌＧａＮ層のＡｌ組成を、厚さ方向に一定（２０％）とした。ｎ型ＡｌＧａＮ層の成長後、ｎ型ＡｌＧａＮ層の一部をドライエッチングにより除去することによって、開口部を形成してＩｎＡｌＮ電子供給層１５を露出させた。
続いて、ｎ型ＧａＮ層の上にソース電極３１及びドレイン電極３２を形成し、開口部において露出したＩｎＡｌＮ電子供給層１５の上にゲート電極３３を形成した。その後、ソース電極３１、ドレイン電極３２、及びゲート電極３３に接続される金属配線を形成したのち、ＳｉＮからなる表面保護膜４１を成膜することにより、第２比較例に係るＨＥＭＴを完成させた。なお、第２比較例のＨＥＭＴにおいても、ゲート長（Ｌｇ）を０．２μｍとし、ソース−ドレイン電極間隔を３．０μｍとし、開口部の幅を０．６μｍとした。
（実施例及び比較例の検証）
上記のようにして作製された第１実施例のＨＥＭＴ１Ａ、第１比較例及び第２比較例のＨＥＭＴの各ドレイン電極３２に１０Ｖの電圧を印加しつつ、ゲート電極３３への印加電圧を調整することにより、ドレイン電流を２００ｍＡ／ｍｍに設定した。そして、Ｓパラメータの測定（高周波測定）を行った。高周波利得の値は測定周波数６０ＧＨｚの結果を用いている。
上記のようにして作製された第１実施例のＨＥＭＴ１Ａ、第１比較例及び第２比較例のＨＥＭＴの各ドレイン電極３２に１０Ｖの電圧を印加しつつ、ゲート電極３３への印加電圧を調整することにより、ドレイン電流を２００ｍＡ／ｍｍに設定した。そして、Ｓパラメータの測定（高周波測定）を行った。高周波利得の値は測定周波数６０ＧＨｚの結果を用いている。
その結果、第１実施例のＨＥＭＴ１Ａでは、遮断周波数ｆｔ＝１１５ＧＨｚならびに高周波利得（ゲイン）８．５ｄＢを得た。これに対し、第１比較例のＨＥＭＴでは、遮断周波数ｆｔ＝６０ＧＨｚならびに高周波利得（ゲイン）５．０ｄＢであった。また、第２比較例のＨＥＭＴでは、遮断周波数ｆｔ＝９０ＧＨｚならびに高周波利得（ゲイン）７．０ｄＢであった。
図４は、従来例（すなわち高濃度ｎ型半導体層を備えないもの）、第１比較例、第２比較例、及び第１実施例における、シート抵抗、ゲート電極のコンタクト抵抗、ゲート−ソース間のアクセス抵抗、及び遮断周波数ｆｔを示す図表である。図４に示されるように、シート抵抗に関しては、高濃度ｎ型半導体層を設けない場合（従来例）では３００Ω／□であったが、高濃度ｎ型半導体層を設けた場合（第１比較例、第２比較例、及び第１実施例）では、２００Ω／□に低減された。但し、第１比較例では、シート抵抗が低減されたにもかかわらず、逆ピエゾ電荷の影響によってゲート−ソース間のアクセス抵抗が大きくなり、その結果、遮断周波数ｆｔが従来例よりも劣化している。これに対し、第２比較例および第１実施例では、高濃度ｎ型半導体層がｎ型ＡｌＧａＮからなることにより逆ピエゾ電荷が抑制された結果、シート抵抗の低下がそのままアクセス抵抗の低下に結び付いており、結果として遮断周波数ｆｔの増加に繋がっている。
具体的には、第２比較例では、遮断周波数ｆｔが９０ＧＨｚとなり、第１比較例の６０ＧＨｚよりも向上している。これは、シート抵抗値が等しくても、高濃度ｎ型半導体層がｎ型ＡｌＧａＮからなることにより逆ピエゾ電荷が抑制された結果、アクセス抵抗値が０．５１Ω／ｍｍから０．２６Ω／ｍｍへ低減したことに因る。また、第１実施例では、遮断周波数ｆｔが１１５ＧＨｚとなり、更に向上している。これは、シート抵抗値が等しくても、ソース電極３１との接触面におけるＡｌ組成が低いことにより、コンタクト抵抗が０．１６Ωｍｍ（第１実施例）から０．１０Ωｍｍ（第２実施例）へと改善したことに因る。
本発明による高電子移動度トランジスタは、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上述した各実施形態を、必要な目的及び効果に応じて互いに組み合わせてもよい。また、第２実施形態では高濃度ｎ型ＡｌＧａＮ層が第１層及び第２層からなる場合を例示したが、ｎ型ＡｌＧａＮ層は３層以上によって構成されてもよい。その場合、ＩｎＡｌＮ電子供給層に接する層のＡｌ組成が最も大きく、反対側の表面に近い層ほどＡｌ組成が小さくなっていることが望ましい。
１Ａ，１Ｂ…ＨＥＭＴ、１１…基板、１２…窒化物半導体層、１３…バッファ層、１４…ＧａＮチャネル層、１５…ＩｎＡｌＮ電子供給層、１５ａ…第１の領域、１５ｂ…第２の領域、１６，２６…ｎ型ＡｌＧａＮ層、１６ａ，２６ａ…第１部分、１６ｂ，２６ｂ…第２部分、１６ｃ，２６ｃ…開口部、２６ｄ…第１層、２６ｅ…第２層、３１…ソース電極、３２…ドレイン電極、３３…ゲート電極、４１…表面保護膜。
Claims (6)
- ＧａＮチャネル層と、
前記ＧａＮチャネル層上に設けられたＩｎＡｌＮ電子供給層と、
前記ＩｎＡｌＮ電子供給層の表面に含まれる第１及び第２の領域上に設けられ、ｎ型不純物がドープされたＡｌＧａＮ層と、
前記ＩｎＡｌＮ電子供給層上であって前記第１の領域と前記第２の領域との間の領域上に設けられたゲート電極と、
前記第１の領域上の前記ＡｌＧａＮ層上に設けられたソース電極と、
前記第２の領域上の前記ＡｌＧａＮ層上に設けられたドレイン電極と、
を備え、
前記ＡｌＧａＮ層における前記ＩｎＡｌＮ電子供給層との界面を含む領域のＡｌ組成が、２０％以上であり、前記ＡｌＧａＮ層の前記界面とは反対側の表面を含む領域のＡｌ組成よりも大きい、高電子移動度トランジスタ。 - 前記ＡｌＧａＮ層は、前記界面を含む第１層と、前記第１層上に設けられ前記表面を含む第２層とを有し、
前記第１層のＡｌ組成が、２０％以上であり、前記第２層のＡｌ組成よりも大きい、請求項１に記載の高電子移動度トランジスタ。 - 前記第１層及び前記第２層の厚さが共に４０ｎｍ以上である、請求項２に記載の高電子移動度トランジスタ。
- 前記ＡｌＧａＮ層のＡｌ組成が、前記界面から前記表面に近づくに従って次第に小さくなっている、請求項１に記載の高電子移動度トランジスタ。
- 前記ＡｌＧａＮ層の厚さが５０ｎｍ以上１００ｎｍ以下である、請求項１〜４のいずれか一項に記載の高電子移動度トランジスタ。
- 前記ＩｎＡｌＮ電子供給層の厚さが９ｎｍ以上１２ｎｍ以下である、請求項１〜５のいずれか一項に記載の高電子移動度トランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015162602A JP6597046B2 (ja) | 2015-08-20 | 2015-08-20 | 高電子移動度トランジスタ |
| US15/241,924 US9865720B2 (en) | 2015-08-20 | 2016-08-19 | High electron-mobility transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015162602A JP6597046B2 (ja) | 2015-08-20 | 2015-08-20 | 高電子移動度トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017041543A true JP2017041543A (ja) | 2017-02-23 |
| JP6597046B2 JP6597046B2 (ja) | 2019-10-30 |
Family
ID=58158067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015162602A Active JP6597046B2 (ja) | 2015-08-20 | 2015-08-20 | 高電子移動度トランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9865720B2 (ja) |
| JP (1) | JP6597046B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7448314B2 (ja) | 2019-04-19 | 2024-03-12 | 株式会社東芝 | 半導体装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018056319A (ja) * | 2016-09-28 | 2018-04-05 | 富士通株式会社 | 半導体装置、半導体装置の製造方法、電源装置及び増幅器 |
| CN110034186B (zh) * | 2018-01-12 | 2021-03-16 | 中国科学院苏州纳米技术与纳米仿生研究所 | 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法 |
| US11594625B2 (en) * | 2019-02-26 | 2023-02-28 | The Regents Of The University Of California | III-N transistor structures with stepped cap layers |
| CN112331719B (zh) * | 2020-04-30 | 2022-09-13 | 英诺赛科(苏州)半导体有限公司 | 半导体器件以及制造半导体器件的方法 |
| CN111969045B (zh) * | 2020-08-13 | 2022-07-22 | 西安电子科技大学 | 低欧姆接触电阻的GaN基高电子迁移率晶体管及制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274375A (ja) * | 2000-03-28 | 2001-10-05 | Nec Corp | ヘテロ接合電界効果トランジスタ |
| JP2006190991A (ja) * | 2004-12-09 | 2006-07-20 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ及びその製造方法 |
| US20090267078A1 (en) * | 2008-04-23 | 2009-10-29 | Transphorm Inc. | Enhancement Mode III-N HEMTs |
| JP2010153493A (ja) * | 2008-12-24 | 2010-07-08 | Sanken Electric Co Ltd | 電界効果半導体装置及びその製造方法 |
| JP2012256719A (ja) * | 2011-06-09 | 2012-12-27 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果型トランジスタおよびその製造方法 |
| JP2015037105A (ja) * | 2013-08-12 | 2015-02-23 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7834380B2 (en) * | 2004-12-09 | 2010-11-16 | Panasonic Corporation | Field effect transistor and method for fabricating the same |
| US7714359B2 (en) | 2005-02-17 | 2010-05-11 | Panasonic Corporation | Field effect transistor having nitride semiconductor layer |
| JP2006261642A (ja) | 2005-02-17 | 2006-09-28 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタおよびその製造方法 |
| US7566918B2 (en) * | 2006-02-23 | 2009-07-28 | Cree, Inc. | Nitride based transistors for millimeter wave operation |
| US20130087803A1 (en) * | 2011-10-06 | 2013-04-11 | Epowersoft, Inc. | Monolithically integrated hemt and schottky diode |
-
2015
- 2015-08-20 JP JP2015162602A patent/JP6597046B2/ja active Active
-
2016
- 2016-08-19 US US15/241,924 patent/US9865720B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274375A (ja) * | 2000-03-28 | 2001-10-05 | Nec Corp | ヘテロ接合電界効果トランジスタ |
| JP2006190991A (ja) * | 2004-12-09 | 2006-07-20 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ及びその製造方法 |
| US20090267078A1 (en) * | 2008-04-23 | 2009-10-29 | Transphorm Inc. | Enhancement Mode III-N HEMTs |
| JP2010153493A (ja) * | 2008-12-24 | 2010-07-08 | Sanken Electric Co Ltd | 電界効果半導体装置及びその製造方法 |
| JP2012256719A (ja) * | 2011-06-09 | 2012-12-27 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果型トランジスタおよびその製造方法 |
| JP2015037105A (ja) * | 2013-08-12 | 2015-02-23 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7448314B2 (ja) | 2019-04-19 | 2024-03-12 | 株式会社東芝 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20170054015A1 (en) | 2017-02-23 |
| US9865720B2 (en) | 2018-01-09 |
| JP6597046B2 (ja) | 2019-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9343542B2 (en) | Method for fabricating enhancement mode transistor | |
| US7956383B2 (en) | Field effect transistor | |
| US10229992B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP6597046B2 (ja) | 高電子移動度トランジスタ | |
| US9911843B2 (en) | Semiconductor device | |
| JP5577681B2 (ja) | 半導体装置 | |
| KR101365302B1 (ko) | 화합물 반도체 장치 및 그 제조 방법 | |
| JP2013055148A (ja) | 半導体装置 | |
| JP2008112868A (ja) | 半導体装置およびその製造方法 | |
| US20100148184A1 (en) | Gan-based field effect transistor | |
| JP2017073499A (ja) | 窒化物半導体装置およびその製造方法 | |
| JP2015177063A (ja) | 半導体装置 | |
| US20120274402A1 (en) | High electron mobility transistor | |
| WO2017113484A1 (zh) | 高电子迁移率晶体管及其制造方法 | |
| US10622469B2 (en) | Compound semiconductor device and method for manufacturing the same | |
| JP2012049170A (ja) | 窒化物半導体装置 | |
| JP5666992B2 (ja) | 電界効果型トランジスタおよびその製造方法 | |
| US20190035922A1 (en) | Semiconductor device, electronic part, electronic apparatus, and method for fabricating semiconductor device | |
| JP2018117023A (ja) | 半導体素子及びその製造方法 | |
| JP2014175339A (ja) | 半導体素子および電子機器 | |
| JP7074282B2 (ja) | 高電子移動度トランジスタ | |
| JP7069486B2 (ja) | 高電子移動度トランジスタ | |
| JP6163956B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP2012049169A (ja) | 窒化物半導体装置およびその製造方法 | |
| JP2024062415A (ja) | 窒化ガリウムベースの高電子移動度トランジスタの改良型バックバリア |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190409 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190605 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190903 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190916 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6597046 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |