JP2017175154A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017175154A
JP2017175154A JP2017099049A JP2017099049A JP2017175154A JP 2017175154 A JP2017175154 A JP 2017175154A JP 2017099049 A JP2017099049 A JP 2017099049A JP 2017099049 A JP2017099049 A JP 2017099049A JP 2017175154 A JP2017175154 A JP 2017175154A
Authority
JP
Japan
Prior art keywords
transistor
semiconductor layer
oxide semiconductor
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017099049A
Other languages
English (en)
Other versions
JP6363258B2 (ja
Inventor
将志 津吹
Masashi Tsubuki
将志 津吹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017175154A publication Critical patent/JP2017175154A/ja
Application granted granted Critical
Publication of JP6363258B2 publication Critical patent/JP6363258B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】酸化物半導体層にチャネルが形成されるトランジスタのスイッチング特性を改善する。【解決手段】酸化物半導体層の端部に寄生チャネルが形成されるのは、当該端部と電気的に接続されるトランジスタのソース及びドレインが存在するからである。すなわち、当該端部とトランジスタのソース及びドレインの少なくとも一方が電気的に接続されていなければ当該端部に寄生チャネルは形成されない。よって、トランジスタのソース及びドレインの少なくとも一方と、酸化物半導体層の端部とが電気的に接続されない又は接続される蓋然性を低減することが可能な構造のトランジスタを提供する。【選択図】図１

Description

本発明は、トランジスタに関する。特に、チャネルが酸化物半導体層に形成されるトラ
ンジスタに関する。また、本発明は、当該トランジスタを有する半導体装置に関する。例
えば、当該トランジスタを各画素に有するアクティブマトリクス型の表示装置に関する。
なお、本明細書において半導体装置とは、半導体特性を利用して機能する全ての装置を指
す。
近年、トランジスタの構成材料として、酸化物半導体と呼ばれる半導体特性を示す金属
酸化物に注目が集まっている。金属酸化物は様々な用途に用いられている。例えば、酸化
インジウムは、液晶表示装置において画素電極の材料として用いられている。半導体特性
を示す金属酸化物としては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化
亜鉛などがあり、このような半導体特性を示す金属酸化物層にチャネルが形成されるトラ
ンジスタが、既に知られている（特許文献１及び特許文献２）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
酸化物半導体層にチャネルが形成されるトランジスタは、加工条件又は熱処理条件によ
って電気的特性が変化することがある。当該変化は、当該酸化物半導体層の形成工程時に
低抵抗化元素（塩素（Ｃｌ）、フッ素（Ｆ）、硼素（Ｂ）、又は水素（Ｈ）など）が混入
する、又は当該酸化物半導体層から酸素（Ｏ）が脱離することなどに起因するものと考え
られる。そして、当該変化は、酸化物半導体層の端部において顕在化しやすいことが分か
った。すなわち、酸化物半導体層にチャネルが形成されるトランジスタにおいては、当該
酸化物半導体層の端部が低抵抗領域となり、当該領域にトランジスタの寄生チャネルが形
成されやすいことが分かった。なお、当該トランジスタにおいては、ゲートとソース間の
電圧に応じて形成されるチャネル（第１のチャネルともいう）と、当該寄生チャネル（第
２のチャネルともいう）との２種のチャネルが形成されうることになる。
２種のチャネルが形成されうるトランジスタにおいては、多くの場合、それぞれのチャ
ネルが形成されるゲートとソース間のしきい値電圧が異なる。典型的には、第１のチャネ
ルが形成されるしきい値電圧は、第２のチャネルが形成されるしきい値電圧よりも高い。
そして、第１のチャネルの電流駆動能力は、第２のチャネルの電流駆動能力よりも高い。
よって、オフ状態にある当該トランジスタのゲートとソース間の電圧を上昇させていった
場合、ソースとドレイン間の電流が２段階の変化をすることになる。具体的には、第２の
チャネルが形成されるしきい値電圧の近傍において１段階目の変化（ソースとドレイン間
の電流の増加）が確認され、さらに、第１のチャネルが形成されるしきい値電圧の近傍に
おいて２段階目の変化（ソースとドレイン間の電流の増加）が確認される。
デジタル回路において、トランジスタはスイッチとして活用されている。当該スイッチ
として２段階の変化をする素子が好ましくないことは言うまでもない。この点に鑑み、本
発明の一態様では、酸化物半導体層にチャネルが形成されるトランジスタのスイッチング
特性を改善することを目的の一とする。
酸化物半導体層の端部に寄生チャネルが形成されるのは、当該端部と電気的に接続され
るトランジスタのソース及びドレインが存在するからである。すなわち、当該端部とトラ
ンジスタのソース及びドレインの少なくとも一方が電気的に接続されていなければ当該端
部に寄生チャネルは形成されない。よって、本発明の一態様は、トランジスタのソース及
びドレインの少なくとも一方と、酸化物半導体層の端部とが電気的に接続されない又は接
続される蓋然性を低減することが可能な構造のトランジスタを提供することを要旨とする
。
例えば、本発明の一態様は、トランジスタのソース及びドレインの少なくとも一方が酸
化物半導体層の端部と接していないトランジスタである。さらに、本発明の一態様におい
ては、酸化物半導体層の端部と接していないソース及びドレインの少なくとも一方と酸化
物半導体層の端部間の距離が、ソースとドレイン間の距離よりも長い構成とすることが好
ましい。
本発明の一態様のトランジスタにおいては、トランジスタのソース及びドレインが酸化
物半導体層の端部を介して電気的に接続されない又は接続される（当該端部に寄生チャネ
ルが形成される）蓋然性を低減することが可能である。よって、当該トランジスタにおい
ては、ゲートとソース間の電圧に応じてソースとドレイン間の電流が２段階に変化するこ
とがない又は変化する蓋然性を低減することが可能である。すなわち、本発明の一態様に
おいては、酸化物半導体層にチャネルが形成されるトランジスタのスイッチング特性を改
善することが可能である。
トランジスタの構造例を示す（Ａ）平面図、（Ｂ）断面図。 トランジスタの構造例を示す平面図。 トランジスタの構造例を示す（Ａ）平面図、（Ｂ）断面図。 （Ａ）液晶表示装置の構成例を示す図、（Ｂ）画素の構成例を示す図、（Ｃ）画素が有するトランジスタの構造例を示す図。 トランジスタのＶｇ−Ｉｄ曲線を示す図。 トランジスタの構造例を示す平面図。 トランジスタのＶｇ−Ｉｄ曲線を示す図。
以下では、本発明の一態様について詳細に説明する。ただし、本発明は以下の説明に限
定されず、本発明の趣旨およびその範囲から逸脱することなくその形態を様々に変更し得
る。したがって、本発明は以下に示す記載内容に限定して解釈されるものではない。
＜トランジスタの構造例＞
本発明の一態様に係るトランジスタの構造について図１を参照して説明する。図１（Ａ
）は、本発明の一態様に係るトランジスタの平面図であり、図１（Ｂ）は、図１（Ａ）に
示す平面図中のＡ−Ｂ線における断面図である。
図１（Ａ）、（Ｂ）に示すトランジスタは、絶縁表面を有する基板１０上に設けられた
ゲート１１と、ゲート１１上に設けられたゲート絶縁層１２と、ゲート絶縁層１２を介し
てゲート１１と重畳する酸化物半導体層１３と、酸化物半導体層１３上のソース１４及び
ドレイン１５とを有する。さらに、当該トランジスタ上には、絶縁層１６と、絶縁層１６
に設けられた開口部においてドレイン１５と接する導電層１７とが設けられている。なお
、ソース１４及びドレイン１５は、置換することが可能である。すなわち、本発明の一態
様は、図１（Ａ）、（Ｂ）に示すようにドレイン１５がソース１４に囲まれる構成に限定
されず、ソースがドレインに囲まれる構成とすることも可能である。
図１（Ａ）、（Ｂ）に示すトランジスタにおいては、ソース１４と接触する領域におけ
る酸化物半導体層１３及びドレイン１５と接触する領域における酸化物半導体層１３の少
なくとも一方に含まれる低抵抗化元素の濃度が、酸化物半導体層１３の端部に含まれる当
該低抵抗化元素の濃度よりも低くなることがある。なお、当該低抵抗化元素としては、塩
素（Ｃｌ）、フッ素（Ｆ）、硼素（Ｂ）、水素（Ｈ）などが挙げられる。
また、図１（Ａ）、（Ｂ）に示すトランジスタにおいては、ソース１４と接触する領域
における酸化物半導体層１３及びドレイン１５と接触する領域における酸化物半導体層１
３の少なくとも一方に含まれる酸素の濃度が、酸化物半導体層１３の端部に含まれる酸素
の濃度よりも高くなることがある。
ただし、図１（Ａ）、（Ｂ）に示すトランジスタにおいては、ソース１４及びドレイン
１５の双方が酸化物半導体層１３の端部に接することがない。具体的には、当該トランジ
スタにおいては、ソース１４が開口部を有する円形状（内周及び外周が共に円状）であり
、ドレイン１５が当該開口部に存在する。よって、図１（Ａ）、（Ｂ）に示すトランジス
タにおいては、酸化物半導体層１３の端部が低抵抗化した場合であっても当該端部に寄生
チャネルが形成されることがない。その結果、図１（Ａ）、（Ｂ）に示すトランジスタに
おいては、寄生チャネルの存在に起因するスイッチング特性の劣化が生じない。
なお、このことは、ソース及びドレインの一方によってソース及びドレインの他方が囲
まれている構造を有するトランジスタにおいて共通する。すなわち、ソース及びドレイン
の一方の内周及び外周が閉曲線若しくは多角形又は一部が曲線且つ残部が折れ線であり、
且つソース及びドレインの他方がソース及びドレインの一方の内側に存在するトランジス
タにおいては、酸化物半導体層１３の端部が低抵抗化した場合であっても当該端部に寄生
チャネルが形成されることがない。
（基板）
絶縁表面を有する基板１０としては、後の熱処理に耐えうる程度の耐熱性を有している
基板であればどのような基板を適用してもよい。例えば、ガラス基板、セラミック基板、
石英基板、サファイア基板などの基板を用いることができる。また、基板１０として、可
撓性基板を用いてもよい。なお、基板１０に含まれる元素が後に形成される酸化物半導体
層に混入することを防ぐため、基板１０上に絶縁層を形成することも可能である。
（導電体）
ゲート１１、ソース１４、及びドレイン１５、並びに導電層１７としては、アルミニウ
ム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モ
リブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ば
れた元素、上述した元素を成分とする合金、または上述した元素を成分とする窒化物を適
用することができる。また、これらの材料の積層構造を適用することもできる。
（絶縁体）
ゲート絶縁層１２及び絶縁層１６としては、酸化シリコン、窒化シリコン、酸化窒化シ
リコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタルなどの絶縁体を適用するこ
とができる。また、これらの材料の積層構造を適用することもできる。なお、酸化窒化シ
リコンとは、その組成として、窒素よりも酸素の含有量が多いものであり、濃度範囲とし
て酸素が５５〜６５原子％、窒素が１〜２０原子％、シリコンが２５〜３５原子％、水素
が０．１〜１０原子％の範囲において、合計１００原子％となるように各元素を任意の濃
度で含むものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の
含有量が多いものであり、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原
子％、シリコンが２５〜３５原子％、水素が１５〜２５原子％の範囲において、合計１０
０原子％となるように各元素を任意の濃度で含むものをいう。
（半導体）
酸化物半導体層１３としては、少なくともインジウム（Ｉｎ）又は亜鉛（Ｚｎ）を含む
酸化物を適用することができる。特に、インジウム（Ｉｎ）及び亜鉛（Ｚｎ）を含む酸化
物を適用することが好ましい。また、酸化物半導体層１３中の酸素欠損を減らすためのス
タビライザーとして、酸化物半導体層１３にガリウム（Ｇａ）が含まれることが好ましい
。また、酸化物半導体層１３が、スタビライザーとして、スズ（Ｓｎ）、ハフニウム（Ｈ
ｆ）、アルミニウム（Ａｌ）、若しくはジルコニウム（Ｚｒ）、又は、ランタノイドであ
る、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、
サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ
）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔ
ｍ）、イッテルビウム（Ｙｂ）、若しくはルテチウム（Ｌｕ）のいずれか一種あるいは複
数種を含む構成としてもよい。
例えば、酸化物半導体層１３としては、酸化インジウム、酸化スズ、若しくは酸化亜鉛
、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸
化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、若しくはＩｎ−
Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ
系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系
酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸
化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化
物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物
、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、
Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、若
しくはＩｎ−Ｌｕ−Ｚｎ系酸化物、又は四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚ
ｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ
−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、若しくはＩｎ−Ｈｆ−
Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分と
して有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、Ｉｎと
ＧａとＺｎ以外の金属元素が入っていてもよい。
酸化物半導体層１３は、単結晶、多結晶（ポリクリスタルともいう）、微結晶又は非晶
質などの状態をとる。
好ましくは、酸化物半導体層１３は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）層とする。
ＣＡＡＣ−ＯＳ層は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ
層は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体層である。なお、
当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また
、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒ
ｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ層に含まれる非晶質部と結晶部との境
界は、明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ層には粒界（グレインバウン
ダリーともいう）は確認できない。そのため、ＣＡＡＣ−ＯＳ層は、粒界に起因する電子
移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ層に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ層の被形成面の法線ベク
トル又は表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角
形状又は六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状又は金属
原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸及びｂ
軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以
上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上
５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ層において、結晶部の分布が一様でなくてもよい。例えば、ＣＡ
ＡＣ−ＯＳ層の形成過程において、酸化物半導体層１３の表面側から結晶成長させる場合
、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また
、ＣＡＡＣ−ＯＳ層へ不純物を添加することにより、当該不純物添加領域において結晶部
が非晶質化することもある。
ＣＡＡＣ−ＯＳ層に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ層の被形成面の法線ベク
トル又は表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ層の形状（被形成
面の断面形状又は表面の断面形状）によっては互いに異なる方向を向くことがある。なお
、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ層が形成されたときの被形成面の法線ベクトル
又は表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成
膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ層を用いたトランジスタは、可視光や紫外光の照射による電気特性の変
動が小さい。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体層１３を構成する酸素の一部は窒素で置換されてもよい。
さらに、酸化物半導体層１３において、銅（Ｃｕ）、アルミニウム（Ａｌ）、塩素（Ｃ
ｌ）などの不純物がほとんど含まれない高純度化されたものであることが望ましい。トラ
ンジスタの製造工程において、これらの不純物が混入または酸化物半導体層１３表面に付
着する恐れのない工程を適宜選択することが好ましく、酸化物半導体層１３表面に付着し
た場合には、リン酸、シュウ酸、又は希フッ酸などに曝す、またはプラズマ処理（Ｎ２Ｏ
プラズマ処理など）を行うことにより、酸化物半導体層１３表面の不純物を除去すること
が好ましい。具体的には、酸化物半導体層１３の銅（Ｃｕ）濃度は１×１０１８ａｔｏｍ
ｓ／ｃｍ３以下、好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物
半導体層１３のアルミニウム（Ａｌ）濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以下とする
。また、酸化物半導体層１３の塩素（Ｃｌ）濃度は２×１０１８ａｔｏｍｓ／ｃｍ３以下
とする。
酸化物半導体層１３は水素などの不純物が十分に除去されることにより、または、十分
な酸素が供給されて酸素が過飽和の状態とされることにより、高純度化されたものである
ことが望ましい。具体的には、酸化物半導体層１３の水素濃度は５×１０１９ａｔｏｍｓ
／ｃｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１
０１７ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体層１３中の水素濃度は
、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃ
ｔｒｏｍｅｔｒｙ）で測定されるものである。また、十分な酸素が供給されて酸素が過飽
和の状態とするため、酸化物半導体層１３を包みこむように過剰酸素を含む絶縁層（Ｓｉ
Ｏｘなど）を接して設ける。
また、過剰酸素を含む絶縁層の水素濃度もトランジスタの特性に影響を与えるため重要
である。
＜トランジスタの変形例＞
本発明の一態様に係るトランジスタは、図１（Ａ）、（Ｂ）に示すトランジスタの構造
に限定されない。例えば、図２、３に示すトランジスタも本発明の一態様のトランジスタ
である。なお、図２及び図３（Ａ）は、トランジスタの平面図であり、図３（Ｂ）は、図
３（Ａ）に示す平面図中のＣ−Ｄ線における断面図である。
（変形例１）
図２に示すトランジスタは、図１（Ａ）、（Ｂ）に示すトランジスタが有するソース１
４が導電層１７と重畳する領域に間隙が設けられているソース２４に置換されている点を
除き、図１（Ａ）、（Ｂ）に示すトランジスタと同様の構造を有する。図２に示すトラン
ジスタは、図１（Ａ）、（Ｂ）に示すトランジスタと同様の作用を奏するとともにソース
２４と導電層１７の間に生じる寄生容量に起因する負荷を緩和することが可能である。
なお、このことは、間隙を有するソース及びドレインの一方によってソース及びドレイ
ンの他方が囲まれ、且つ当該間隙が設けられている領域にソース及びドレインの他方と電
気的に接続する導電層が存在する構造のトランジスタにおいて共通する。すなわち、ソー
ス及びドレインの一方が間隙を有し且つ内壁の描線及び外壁の描線が曲線若しくは折れ線
又は一部が曲線且つ残部が折れ線であり、且つソース及びドレインの他方がソース及びド
レインの一方の内側に存在し、且つ、ソース及びドレインの他方に電気的に接続する導電
層が当該間隙が設けられている領域に存在するトランジスタにおいては、図１（Ａ）、（
Ｂ）に示すトランジスタと同様の作用を奏するとともにソース及びドレインの一方と当該
導電層の間に生じる寄生容量に起因する負荷を緩和することが可能である。
また、ソース２４としては、上述したゲート１１、ソース１４、及びドレイン１５、並
びに導電層１７と同様の導電体を適用することができる。
（変形例２）
図３に示すトランジスタは、絶縁表面を有する基板３０上に設けられたゲート３１と、
ゲート３１上に設けられたゲート絶縁層３２と、ゲート絶縁層３２を介してゲート３１と
重畳する酸化物半導体層３３と、酸化物半導体層３３の端部上に設けられたソース３４と
、酸化物半導体層３３上の絶縁層３５に設けられた開口部において酸化物半導体層３３と
接するドレイン３６とを有する。図３（Ａ）、（Ｂ）に示すトランジスタにおいては、ド
レイン３６が酸化物半導体層３３の端部と接することがない。よって、図１（Ａ）、（Ｂ
）に示すトランジスタと同様に酸化物半導体層３３の端部に寄生チャネルが形成されるこ
とがない又は当該端部に寄生チャネルが形成される蓋然性を低減することが可能である。
その結果、図３（Ａ）、（Ｂ）に示すトランジスタにおいては、スイッチング特性の改善
を図ることが可能である。
なお、ソース３４及びドレイン３６は、置換することが可能である。すなわち、本発明
の一態様は、図３（Ａ）、（Ｂ）に示すようにソース３４が酸化物半導体層３３の端部上
に設けられ、且つドレイン３６が絶縁層３５に設けられた開口部において酸化物半導体層
３３と接する構成に限定されず、ソースが絶縁層３５に設けられた開口部において酸化物
半導体層３３と接し、且つドレインが酸化物半導体層３３の端部上に設けられる構成とす
ることも可能である。
また、基板３０としては、上述した基板１０と同様の基板を適用することができる。ま
た、ゲート３１、ソース３４、及びドレイン３６としては、上述したゲート１１、ソース
１４、及びドレイン１５、並びに導電層１７と同様の導電体を適用することができる。ま
た、ゲート絶縁層３２及び絶縁層３５としては、上述したゲート絶縁層１２及び絶縁層１
６と同様の絶縁体を適用することができる。また、酸化物半導体層３３としては、上述し
た酸化物半導体層１３と同様の半導体を適用することができる。
＜応用例＞
上述したトランジスタは、各種半導体装置を構成する素子として適用することが可能で
ある。例えば、当該トランジスタをアクティブマトリクス型の表示装置の各画素に設けら
れるトランジスタとして適用することが可能である。以下では、アクティブマトリクス型
の液晶表示装置について図４を参照して説明する。
図４（Ａ）は、液晶表示装置の構成例を示す図である。図４（Ａ）に示す液晶表示装置
は、画素部１００と、走査線駆動回路１１０と、信号線駆動回路１２０と、各々が平行又
は略平行に配設され、且つ走査線駆動回路１１０によって電位が制御されるｍ本の走査線
１３０と、各々が平行又は略平行に配設され、且つ信号線駆動回路１２０によって電位が
制御されるｎ本の信号線１４０と、を有する。さらに、画素部１００は、マトリクス状に
配設された複数の画素１５０を有する。なお、各走査線１３０は、画素部１００において
ｍ行ｎ列に配設された複数の画素１５０のうち、いずれかの行に配設されたｎ個の画素１
５０に電気的に接続されている。また、各信号線１４０は、ｍ行ｎ列に配設された複数の
画素１５０のうち、いずれかの列に配設されたｍ個の画素１５０に電気的に接続されてい
る。
図４（Ｂ）は、図４（Ａ）に示す液晶表示装置が有する画素１５０の回路図の一例を示
す図である。図４（Ｂ）に示す画素１５０は、ゲートが走査線１３０に電気的に接続され
、ソース及びドレインの一方が信号線１４０に電気的に接続されているトランジスタ１５
１と、一方の電極がトランジスタ１５１のソース及びドレインの他方に電気的に接続され
、他方の電極が容量電位を供給する配線（容量線ともいう）に電気的に接続されている容
量素子１５２と、一方の電極がトランジスタ１５１のソース及びドレインの他方及び容量
素子１５２の一方の電極に電気的に接続され、他方の電極が共通電位を供給する配線（共
通電位線ともいう）に電気的に接続されている液晶素子１５３と、を有する。なお、容量
電位と共通電位は、同一の電位とすることが可能である。
上述したトランジスタは、図４（Ｂ）に示すトランジスタ１５１として適用することが
可能である。図４（Ｃ）は、トランジスタ１５１として、図１（Ａ）、（Ｂ）に示すトラ
ンジスタを適用した場合の構造例を示す平面図である。図４（Ｃ）に示すトランジスタ１
５１は、ゲート１１が走査線１３０に電気的に接続され、ソース１４が信号線１４０に電
気的に接続され、ドレイン１５が透明導電層１６０に電気的に接続されている。なお、図
４（Ｃ）に示すトランジスタ１５１において、ゲート１１は走査線１３０の一部であり、
ソース１４は信号線１４０の一部であると表現することも可能である。
なお、図４においては、上述したトランジスタを画素に有する液晶表示装置について例
示したが、当該トランジスタを図４（Ａ）に示す走査線駆動回路１１０を構成する素子と
して適用することも可能である。
また、上述したトランジスタを有機エレクトロルミネッセンス（ＥＬ）を利用して表示
を行う表示装置（有機ＥＬ表示装置ともいう）の画素を構成する素子として適用すること
も可能である。
本実施例では、本発明の一態様に係るトランジスタについて説明する。具体的には、本
実施例では、図１に示すトランジスタを作製し、当該トランジスタの特性を評価した結果
について説明する。
＜作製工程＞
まず、当該トランジスタの作製工程について説明する。
始めに、当該トランジスタの下地層を形成した。具体的には、ガラス基板上に厚さ１０
０ｎｍの窒素珪素（ＳｉＮ）膜と、当該窒素珪素（ＳｉＮ）膜上の厚さ１５０ｎｍの酸化
窒化珪素膜との積層膜をプラズマＣＶＤ法を用いて成膜した。
次いで、フッ化水素（ＨＦ）を用いて当該下地層表面を洗浄した。
次いで、ゲートを形成した。具体的には、当該下地層上に厚さ１００ｎｍのタングステ
ン（Ｗ）膜をスパッタリング法を用いて成膜した。そして、当該タングステン（Ｗ）膜を
フォトリソグラフィ法を用いて加工することによりゲートを形成した。
次いで、ゲート絶縁層を形成した。具体的には、当該下地層及び当該ゲート上に厚さ１
００ｎｍの酸化窒化珪素（ＳｉＯＮ）膜をマイクロ波ＣＶＤ法を用いて成膜した。
次いで、酸化物半導体層を形成した。具体的には、当該ゲート絶縁層上に厚さ３５ｎｍ
の少なくともインジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、及び酸素（Ｏ）を
含む膜をスパッタリング法を用いて成膜した。そして、当該膜をフォトリソグラフィ法を
用いて加工することにより酸化物半導体層を形成した。
次いで、窒素（Ｎ２）雰囲気下で３５０℃、１時間の熱処理、及び窒素（Ｎ２）及び酸
素（Ｏ２）の混合雰囲気下で３５０℃、１時間の熱処理を行った。
次いで、ソース及びドレインを形成した。具体的には、当該ゲート絶縁層及び当該酸化
物半導体層上に厚さ１００ｎｍのチタン（Ｔｉ）膜と、当該チタン（Ｔｉ）膜上の厚さ４
００ｎｍのアルミニウム（Ａｌ）膜と、当該アルミニウム（Ａｌ）膜上の厚さ１００ｎｍ
のチタン（Ｔｉ）膜との積層膜をスパッタリング法を用いて成膜した。そして、当該積層
膜をフォトリソグラフィ法を用いて加工することにより、ソース及びドレインを形成した
。
次いで、窒素（Ｎ２）及び酸素（Ｏ２）の混合雰囲気下で３００℃、１時間の熱処理を
行った。
次いで、２２０℃、１２０秒の亜酸化窒素（Ｎ２Ｏ）プラズマ処理を行った。
次いで、絶縁層を形成した。具体的には、当該ゲート絶縁層、当該酸化物半導体層、並
びに当該ソース及び当該ドレイン上に厚さ６００ｎｍの酸化窒化珪素（ＳｉＯＮ）膜をプ
ラズマＣＶＤ法を用いて成膜した。
次いで、窒素（Ｎ２）及び酸素（Ｏ２）の混合雰囲気下で３００℃、１時間の熱処理を
行った。
次いで、当該絶縁層上に厚さ１５００ｎｍのアクリルを形成した後、窒素（Ｎ２）雰囲
気下で２５０℃、１時間の熱処理を行うことで当該アクリルを焼成した。
次いで、透明導電層を形成した。具体的には、当該アクリル上に少なくともインジウム
（Ｉｎ）、錫（Ｓｎ）、珪素（Ｓｉ）、及び酸素（Ｏ）を含む膜をスパッタリング法を用
いて成膜した。なお、当該膜が上述のドレインと接するように予め当該ドレイン上の絶縁
層及びアクリルには開口部を設けた。
最後に、窒素（Ｎ２）雰囲気下で２５０℃、１時間の熱処理を行った。
＜電気特性＞
上述の工程によって得られたトランジスタに対して、光照射条件下におけるプラスゲー
トＢＴ試験を行った。なお、本実施例において、プラスゲートＢＴ試験とは、８０℃にお
いてゲートとソースの間の電圧が３０Ｖの状態を特定の時間に渡って保持させる試験を指
す。本実施例では、上述のトランジスタを複数用意し、それぞれのトランジスタに対して
、２０００秒以下の各種の時間に渡って当該試験を行った。
図５は、当該試験後の本実施例に係る複数のトランジスタのそれぞれのＶｇ−Ｉｄ曲線
を示す図である。図５より、本実施例に係るトランジスタは、当該試験後であってもスイ
ッチング特性が大きくばらつかないことが分かった。
＜比較例＞
以下では、比較例として、ソース及びドレインが酸化物半導体層の端部と接するトラン
ジスタについて説明する。
図６は、本比較例に係るトランジスタの構造を示す平面図である。図６に示すトランジ
スタは、ゲート１００１と、ゲート１００１上に設けられたゲート絶縁層と、ゲート絶縁
層上の酸化物半導体層１００３と、酸化物半導体層１００３上のソース１００４及びドレ
イン１００６とを有する。図６に示すようにソース１００４及びドレイン１００６は、酸
化物半導体層１００３の端部に接している。
なお、本比較例に係るトランジスタは、上記実施例に係るトランジスタの各構成要素と
同じ材料、作製工程を用いて形成した。そして、本比較例に係るトランジスタを複数用意
し、それぞれのトランジスタに対して、２０００秒以下の各種の時間に渡って光照射条件
下におけるプラスゲートＢＴ試験を行った。
図７は、当該試験後の本比較例に係る複数のトランジスタのそれぞれのＶｇ−Ｉｄ曲線
を示す図である。図７より、本比較例に係るトランジスタは、当該試験後においてスイッ
チング特性が大きくばらつくことが分かった。
１０ 基板
１１ ゲート
１２ ゲート絶縁層
１３ 酸化物半導体層
１４ ソース
１５ ドレイン
１６ 絶縁層
１７ 導電層
２４ ソース
３０ 基板
３１ ゲート
３２ ゲート絶縁層
３３ 酸化物半導体層
３４ ソース
３５ 絶縁層
３６ ドレイン
１００ 画素部
１１０ 走査線駆動回路
１２０ 信号線駆動回路
１３０ 走査線
１４０ 信号線
１５０ 画素
１５１ トランジスタ
１５２ 容量素子
１５３ 液晶素子
１６０ 透明導電層
１００１ ゲート
１００３ 酸化物半導体層
１００４ ソース
１００６ ドレイン

Claims (1)

  1. トランジスタを有し、
    前記トランジスタは、酸化物半導体層と、ゲート電極と、ゲート絶縁層と、ソース電極と、ドレイン電極と、を有し、
    前記ゲート絶縁層上の前記酸化物半導体層は、前記ゲート電極と重畳し、
    前記ソース電極及び前記ドレイン電極は、前記酸化物半導体層の上面と接し、
    前記ソース電極または前記ドレイン電極の一方と前記酸化物半導体層が接する領域は、形状が環状であり、
    前記環状の内側に、前記ソース電極または前記ドレイン電極の他方と前記酸化物半導体層が接する領域があり、
    前記ソース電極及び前記ドレイン電極は、前記酸化物半導体層の端部とは接しないことを特徴とする半導体装置。
JP2017099049A 2011-11-30 2017-05-18 半導体装置 Active JP6363258B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011262234 2011-11-30
JP2011262234 2011-11-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012255559A Division JP6147992B2 (ja) 2011-11-30 2012-11-21 半導体装置

Publications (2)

Publication Number Publication Date
JP2017175154A true JP2017175154A (ja) 2017-09-28
JP6363258B2 JP6363258B2 (ja) 2018-07-25

Family

ID=48465998

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012255559A Expired - Fee Related JP6147992B2 (ja) 2011-11-30 2012-11-21 半導体装置
JP2017099049A Active JP6363258B2 (ja) 2011-11-30 2017-05-18 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012255559A Expired - Fee Related JP6147992B2 (ja) 2011-11-30 2012-11-21 半導体装置

Country Status (5)

Country Link
US (2) US8872179B2 (ja)
JP (2) JP6147992B2 (ja)
KR (2) KR20130061069A (ja)
CN (1) CN103137701B (ja)
TW (1) TWI608623B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9362417B2 (en) 2012-02-03 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102101167B1 (ko) 2012-02-03 2020-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9112037B2 (en) 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9461066B2 (en) * 2012-08-10 2016-10-04 Boe Technology Group Co., Ltd. Thin film transistor and method of manufacturing the same, array substrate and display device
US10529740B2 (en) * 2013-07-25 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including semiconductor layer and conductive layer
US9722090B2 (en) 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
US10978489B2 (en) * 2015-07-24 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, method for manufacturing semiconductor device, method for manufacturing display panel, and information processing device
KR102390441B1 (ko) * 2015-10-15 2022-04-26 삼성디스플레이 주식회사 유기발광 표시장치
US10580798B2 (en) 2016-01-15 2020-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2019175704A1 (ja) 2018-03-16 2019-09-19 株式会社半導体エネルギー研究所 電気モジュール、表示パネル、表示装置、入出力装置、情報処理装置、電気モジュールの作製方法
JP7055535B2 (ja) * 2018-09-20 2022-04-18 株式会社東芝 半導体装置
CN110797395A (zh) * 2019-09-18 2020-02-14 华南理工大学 掺杂型金属氧化物半导体及薄膜晶体管与应用
CN110767745A (zh) * 2019-09-18 2020-02-07 华南理工大学 复合金属氧化物半导体及薄膜晶体管与应用
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
CN111081160B (zh) * 2019-12-31 2022-01-04 上海天马微电子有限公司 显示面板、显示装置及显示面板的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08160469A (ja) * 1994-08-31 1996-06-21 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2005084416A (ja) * 2003-09-09 2005-03-31 Sharp Corp アクティブマトリクス基板およびそれを用いた表示装置
JP2006286772A (ja) * 2005-03-31 2006-10-19 Toppan Printing Co Ltd 薄膜トランジスタ装置及びその製造方法並びに薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ
JP2006286773A (ja) * 2005-03-31 2006-10-19 Toppan Printing Co Ltd 薄膜トランジスタ装置およびその製造方法並びに薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ

Family Cites Families (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP2006093597A (ja) * 2004-09-27 2006-04-06 Shin Etsu Handotai Co Ltd 半導体ウェーハの評価方法
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP5243686B2 (ja) 2005-04-28 2013-07-24 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ
JP5116251B2 (ja) * 2005-05-20 2013-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7537976B2 (en) * 2005-05-20 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
KR101189279B1 (ko) 2006-01-26 2012-10-09 삼성디스플레이 주식회사 표시장치와 이의 제조방법
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101381251B1 (ko) * 2007-06-14 2014-04-04 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 갖는 표시패널
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5436017B2 (ja) * 2008-04-25 2014-03-05 株式会社半導体エネルギー研究所 半導体装置
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2010047077A1 (ja) * 2008-10-23 2010-04-29 出光興産株式会社 薄膜トランジスタ及びその製造方法
JP2010123595A (ja) * 2008-11-17 2010-06-03 Sony Corp 薄膜トランジスタおよび表示装置
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2010272568A (ja) * 2009-05-19 2010-12-02 Hitachi Displays Ltd 表示装置及びその製造方法
TWI512997B (zh) 2009-09-24 2015-12-11 Semiconductor Energy Lab 半導體裝置，電源電路，和半導體裝置的製造方法
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
TW201314782A (zh) * 2011-09-23 2013-04-01 Hon Hai Prec Ind Co Ltd 薄膜電晶體的製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08160469A (ja) * 1994-08-31 1996-06-21 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2005084416A (ja) * 2003-09-09 2005-03-31 Sharp Corp アクティブマトリクス基板およびそれを用いた表示装置
JP2006286772A (ja) * 2005-03-31 2006-10-19 Toppan Printing Co Ltd 薄膜トランジスタ装置及びその製造方法並びに薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ
JP2006286773A (ja) * 2005-03-31 2006-10-19 Toppan Printing Co Ltd 薄膜トランジスタ装置およびその製造方法並びに薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ

Also Published As

Publication number Publication date
TW201327840A (zh) 2013-07-01
US9093543B2 (en) 2015-07-28
JP2013138185A (ja) 2013-07-11
US8872179B2 (en) 2014-10-28
TWI608623B (zh) 2017-12-11
KR20130061069A (ko) 2013-06-10
US20130134422A1 (en) 2013-05-30
JP6363258B2 (ja) 2018-07-25
US20150041819A1 (en) 2015-02-12
CN103137701A (zh) 2013-06-05
CN103137701B (zh) 2018-01-19
KR20190110977A (ko) 2019-10-01
JP6147992B2 (ja) 2017-06-14

Similar Documents

Publication Publication Date Title
JP6363258B2 (ja) 半導体装置
US11843004B2 (en) Semiconductor device having specified relative material concentration between In—Ga—Zn—O films
JP5608520B2 (ja) トランジスタの作製方法
US9437741B2 (en) Semiconductor device
US9385114B2 (en) Non-linear element, display device including non-linear element, and electronic device including display device
TWI497611B (zh) 半導體裝置及其製造方法
US8932903B2 (en) Method for forming wiring, semiconductor device, and method for manufacturing semiconductor device
JP6426942B2 (ja) 半導体装置
JP6004308B2 (ja) 薄膜デバイス
US20110127526A1 (en) Non-linear element, display device including non-linear element, and electronic device including display device
JP6659255B2 (ja) 薄膜トランジスタ
JP2014225626A (ja) 薄膜トランジスタおよび表示装置
KR101422322B1 (ko) 반도체 장치
JP6260992B2 (ja) 薄膜トランジスタおよびその製造方法
JP6179912B2 (ja) 薄膜デバイス及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180627

R150 Certificate of patent or registration of utility model

Ref document number: 6363258

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250