JP2017152460A - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP2017152460A
JP2017152460A JP2016031656A JP2016031656A JP2017152460A JP 2017152460 A JP2017152460 A JP 2017152460A JP 2016031656 A JP2016031656 A JP 2016031656A JP 2016031656 A JP2016031656 A JP 2016031656A JP 2017152460 A JP2017152460 A JP 2017152460A
Authority
JP
Japan
Prior art keywords
semiconductor
light emitting
semiconductor light
emitting element
structure layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016031656A
Other languages
English (en)
Other versions
JP6636357B2 (ja
Inventor
フィリップ ラコ
Rackow Philip
フィリップ ラコ
啓次郎 ▲高▼島
啓次郎 ▲高▼島
Keijiro Takashima
裕介 横林
Yusuke Yokobayashi
裕介 横林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2016031656A priority Critical patent/JP6636357B2/ja
Priority to US15/439,583 priority patent/US10164409B2/en
Publication of JP2017152460A publication Critical patent/JP2017152460A/ja
Application granted granted Critical
Publication of JP6636357B2 publication Critical patent/JP6636357B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2202—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure by making a groove in the upper laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/24—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a grooved structure, e.g. V-grooved, crescent active layer in groove, VSIS laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320275—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth semi-polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0203—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】半極性面上に形成され、高い平行度と平滑性を備えた共振器端面を有する半導体構造層を有し、閾値電流が大幅に低減された半導体発光素子及びその製造方法を提供する。【解決手段】半導体構造層１２の表面から半導体基板１１に向かって窪み、複数のライン電極１３の伸張方向に垂直な方向に沿って整列して伸張する複数のガイド溝を形成する工程と、複数のガイド溝の各々に、ガイド溝の底面から半導体基板に向かって窪み、ガイド溝の伸張方向に沿って伸張するスクライブ溝を形成する工程と、複数のガイド溝に沿って半導体ウェハを分割する工程と、を含み、ガイド溝及びスクライブ溝は、スクライブ溝の伸張方向において互いの方向に内壁が突き出た端部形状を有するように形成される。【選択図】図１

Description

本発明は、半導体発光素子及びその製造方法に関する。
半導体発光素子は、通常、成長用基板上に、ｎ型半導体層、活性層及びｐ型半導体層からなる半導体構造層を成長し、それぞれｎ型半導体層及びｐ型半導体層に電圧を印加するｎ電極及びｐ電極を形成して作製される。また、例えば、半導体構造層が共振器を構成する半導体レーザが知られている。
特許文献１には、半極性面上にエピタキシャル層が設けられた生産基板のスクライブライン上に割断ガイド溝を形成するステップと、当該スクライブラインに沿って当該生産基板を割断するステップとを含む半導体レーザ素子の製造方法が開示されている。特許文献２には、半極性主面を有する支持基体及び当該支持基体上に設けられたレーザ構造体を備えた半導体レーザ素子が開示されている。また、特許文献３には、基板及び当該基板の上に形成された半導体層積層体を切り出したチップを備えた半導体レーザ装置が開示されている。
特許第5451724号明細書 特開2011-211244号公報 特開2008-060478号公報
半導体発光素子は、電極から素子内に注入された電子と正孔（ホール）とが活性層において再結合することによって発光する。また、例えば半導体レーザなどの共振器構造を有する半導体発光素子は、半導体構造層の互いに対向する端面が共振器を構成する。例えば、半導体レーザの発振閾値を下げることを考慮すると、この対向する２つの端面が平行かつ平滑な面で、共に活性層とは垂直に形成されていることが求められる。
また、上記した特許文献に記載されているように、例えば六方晶系半導体材料を用いて発光素子を作製する場合、成長用基板の半極性面を結晶成長面とし、当該半極性面上に半導体構造層を成長することが知られている。半極性面に成長された半導体構造層を用いると、例えば極性面であるｃ面（（０００１）面）上に成長された半導体構造層を用いる場合に比べて発光層内における内部電界の発生による発光効率の低下が抑制され、発光効率を向上させることができるからである。従って、半極性面上に成長された半導体構造層を用いて発光素子を作製すると閾値電流を下げることができる。
本発明は上記した点に鑑みてなされたものであり、半極性面上に形成され、高い平行度と平滑性を備えた共振器端面を有する半導体構造層を有し、閾値電流が大幅に低減された半導体発光素子及びその製造方法を提供することを目的としている。
本発明による半導体発光素子の製造方法は、半導体基板の半極性面上に形成された半導体構造層を有する半導体ウェハにおいて、半導体構造層上に、互いに平行にかつ直線状に複数のライン電極を形成する工程と、複数のライン電極間において半導体構造層の表面から半導体基板に向かって窪み、複数のライン電極の伸張方向に垂直な方向に沿って整列して伸張する複数のガイド溝を形成する工程と、複数のガイド溝の各々に、ガイド溝の底面から半導体基板に向かって窪み、ガイド溝の伸張方向に沿って伸張するスクライブ溝を形成する工程と、複数のガイド溝に沿って半導体ウェハを分割する工程と、を含み、ガイド溝及びスクライブ溝は、スクライブ溝の伸張方向において互いの方向に内壁が突き出た端部形状を有するように形成されることを特徴としている。
また、本発明による半導体発光素子は、半極性面を有する半導体基板と、半極性面上に形成され、互いに対向する端面によって共振器を構成する半導体構造層と、半導体構造層上において互いに対向する端面間に線状に伸張するライン電極と、互いに対向する端面の各々において半導体構造層の表面から半導体基板に向かって凹み、ライン電極の側部から互いに対向する端面の各々に沿って伸張する第１の凹部と、互いに対向する端面の各々において第１の凹部の底面に形成され、互いに対向する端面の各々に沿って伸張する第２の凹部と、を有し、第１及び第２の凹部は、端面の面内方向において互いの方向に内壁が突き出た端部形状を有することを特徴としている。
（ａ）は実施例１に係る半導体発光素子の模式的な斜視図であり、（ｂ）は実施例１に係る半導体発光素子の断面図である。 （ａ）は実施例１に係る半導体発光素子における基板の結晶成長面を模式的に示す図であり、（ｂ）は実施例１に係る半導体発光素子の上面図である。 （ａ）及び（ｂ）はそれぞれ実施例１に係る半導体発光素子における共振器端面の部分的な側面図及び上面図であり、（ｃ）は実施例１に係る半導体発光素子の共振器長方向に沿った断面図である。 実施例１に係る半導体発光素子の製造方法を示すフロー図である。 （ａ）は実施例１に係る半導体発光素子の製造途中におけるウェハの模式的な上面図であり、（ｂ）は実施例１に係る半導体発光素子の製造途中におけるウェハの部分的な断面図である。 （ａ）は実施例１に係る半導体発光素子の製造途中におけるウェハの模式的な上面図であり、（ｂ）は実施例１に係る半導体発光素子の製造途中におけるウェハの部分的な断面図である。 （ａ）は実施例１に係る半導体発光素子の製造途中におけるウェハの模式的な拡大上面図であり、（ｂ）は実施例１に係る半導体発光素子の製造完了時における模式的な上面図である。 （ａ）は実施例１に係る半導体発光素子の製造方法における分割ステップを模式的に示す図であり、（ｂ）は実施例１に係る半導体発光素子の製造途中におけるガイド溝及びスクライブ溝を拡大して示す上面図である。 実施例１に係る半導体発光素子の製造途中における分割ステップ直後のウェハの上面の観察画像である。 （ａ）は実施例１の変形例１に係る半導体発光素子の製造途中におけるウェハの模式的な上面図であり、（ｂ）は実施例１の変形例１に係る半導体発光素子の模式的な上面図である。 （ａ）は実施例１の変形例２に係る半導体発光素子の製造途中におけるウェハの模式的な上面図であり、（ｂ）は実施例１の変形例２に係る半導体発光素子の模式的な上面図である。
以下に本発明の実施例について詳細に説明する。本明細書においては、同一の構成要素に同一の参照符号を付している。
図１（ａ）は、実施例１の半導体発光素子１０の斜視図である。半導体発光素子１０は、半導体基板（以下、単に基板と称する場合がある）１１上に半導体構造層１２が形成された構造を有している。本実施例においては、半導体発光素子１０は、六方晶系の半導体材料からなる。例えば、半導体発光素子１０は、ＧａＮの組成を有する基板１１上に、ＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成を有する半導体構造層１２が積層された構造を有する。
基板１１は、半極性面１１Ｓを結晶成長面として有する。すなわち、本実施例においては、基板１１は、半極性面１１Ｓの主面を有する半極性基板である。半導体構造層１２は、基板１１の半極性面１１Ｓ上に形成されている。また、図１（ａ）に示すように、半導体構造層１２は、互いに対向する端面１２Ａ及び１２Ｂを有する。半導体構造層１２は、互いに対向する端面１２Ａ及び１２Ｂによって共振器を構成する。本実施例においては、端面１２Ａ及び１２Ｂは、基板１１及び半導体構造層１２の分割面として形成されている。
半導体構造層１２上には、互いに対向する端面１２Ａ及び１２Ｂ間に亘って直線状に形成されたライン電極（第１の電極）１３が形成されている。また、基板１１の結晶成長面（半極性面１１Ｓ）とは反対側の主面上には、裏面電極（第２の電極）１４が形成されている。なお、本実施例においては、ライン電極１３上にパッド電極（図示せず）が形成され、パッド電極及び裏面電極１４は電源（図示せず）に接続される。
また、図１（ａ）に示すように、半導体発光素子１０は、各端面１２Ａ及び１２Ｂに沿って半導体構造層１２から基板１１に向かって形成された第１の凹部１５を有する。また、半導体発光素子１０は、各端面１２Ａ及び１２Ｂに沿って第１の凹部１５から基板１１に向かって形成された第２の凹部１６を有する。第１及び第２の凹部１５及び１６は、ライン電極１３を挟んでライン電極１３の両側に形成されている。
図１（ｂ）は、半導体発光素子１０の断面図である。図１（ｂ）は、図１（ａ）のＶ−Ｖ線に沿った断面図である。図１（ｂ）に示すように、本実施例においては、半導体構造層１２は、基板１１の半極性面１１Ｓ上に、第１のクラッド層ＣＬ１、第１の光ガイド層ＧＵ１、活性層ＡＣ、キャリアブロック層ＣＢ、第２の光ガイド層ＧＵ２及び第２のクラッド層ＣＬ２が順次積層された構造を有する。
また、半導体構造層１２は、半導体構造層１２の表面１２Ｓから突出したリッジ部１２Ｒを有する。本実施例においては、リッジ部１２Ｒは、第２のクラッド層ＣＬ２の他の表面よりも突出した部分である。ライン電極１３は、リッジ部１２Ｒ上に形成されている。リッジ部１２Ｒ及びライン電極１３は、半導体構造層１２内に流れる電流を、ライン電極１３の直下の活性層ＡＣの領域に狭窄する（集中させる）機能を有している。半導体構造層１２に印加された電流は、ライン電極１３及びリッジ部１２Ｒの近傍の活性層ＡＣの部分に狭窄されて流れる。
図２（ａ）は、基板１１の結晶成長面である半極性面１１Ｓを模式的に示す図である。本実施例においては、基板１１の半極性面１１Ｓは、（２０−２−１）面である。図２（ａ）は、半極性面１１Ｓ（（２０−２−１）面）の極性面（（０００１）面、ｃ面）及び非極性面（（−１０１０）面及び（０−１１０）面、ｍ面）との関係を模式的に示す図である。図２（ａ）に示すように、本実施例における半極性面１１Ｓは、ｃ面及びｍ面に対して傾斜した結晶面であり、半極性を有する面である。半導体構造層１２は、この半極性面１１Ｓ上に成長されている。
図２（ｂ）は、半導体発光素子１０の上面図である。なお、図２（ｂ）は、半導体発光素子１０を半極性面１１Ｓに垂直な方向から見たときの平面図である。まず、図２（ｂ）に示すように、端面１２Ａ及び１２Ｂは、互いに平行に形成されている。また、本実施例においては、リッジ部１２Ｒは端面１２Ａから端面１２Ｂに伸張している。また、ライン電極１３はリッジ部１２Ｒに沿って端面１２Ａ及び１２Ｂ間に伸張している。リッジ部１２Ｒ及びライン電極１３の伸張方向（長手方向）は、端面１２Ａ及び１２Ｂに垂直な方向である。
ここで、半極性面１１Ｓを（２０−２−１）面とした場合、リッジ部１２Ｒ及びライン電極１３は、共振器長方向ＲＤが半導体基板１１のｃ軸方向（［０００１］方向）と平行となるように形成することが好ましい。換言すれば、図２（ｂ）に示すように、共振器長方向ＲＤを半導体基板１１のａ軸方向（［０１００］方向）と垂直な方向とすることが好ましい。
半導体構造層１２は、活性層ＡＣにおいて放出された光が、互いに対向する端面１２Ａ及び１２Ｂ間において共振するように構成されている。半導体構造層１２の共振器構造の長さは端面１２Ａ及び１２Ｂ間の距離に対応し、共振器構造の幅はリッジ部１２Ｒ又はライン電極１３の幅に対応する。また、図２（ｂ）に示すように、半導体構造層１２が構成する共振器の共振器長方向ＲＤは、リッジ部１２Ｒ及びライン電極１３の伸張方向に平行な方向である。また、図２（ｂ）に示すように、第１の凹部１５は、リッジ部１２Ｒの側部から端面１２Ａ及び１２Ｂに沿って伸張している。また、第２の凹部１６は、第１の凹部１５内において端面１２Ａ及び１２Ｂに沿って伸張している。
図３（ａ）は、半導体発光素子１０の端面１２Ａを示す側面図である。なお、図３（ａ）は、半導体発光素子１０の端面１２Ａを含む側面において、その一部のみを示している。図３（ａ）に示すように、本実施例においては、第１の凹部１５は、半導体構造層１２の表面１２Ｓから基板１１に向かって形成されている。第１の凹部１５は平坦な底面１５Ｂを有する。また、第２の凹部１６は、第１の凹部１５の底面１５Ｂからさらに基板１１内に深く形成された凹部である。第１及び第２の凹部１５及び１６は、全体としては、半導体構造層１２の表面１２Ｓから２段階で形成された凹部である。
図３（ｂ）は、半導体発光素子１０の第１及び第２の凹部１５及び１６の近傍の上面図である。図３（ｂ）は、図２（ｂ）の破線で囲まれた部分を拡大して示す部分拡大上面図である。なお、図の明確さのため、図３（ｂ）においては、第１及び第２の凹部１５及び１６にハッチングを施している。図３（ｂ）に示すように、第１の凹部１５は、ライン電極１３の側部に端部（第１の端部）１５Ｅを有し、端面１２Ａに沿って半導体構造層１２の側面まで伸張している。また、第２の凹部１６は、第１の凹部１５の端部１５Ｅよりもライン電極１３から離れた位置に端部（第２の端部）１６Ｅを有し、端面１２Ａに沿って半導体構造層１２の側面まで伸張している。
また、第１の凹部１５の端部１５Ｅは、上面視において第２の凹部１６の端部１６Ｅに向かって内壁が突出した尖端部（第１の尖端部）１５Ｅ１を有している。また、第２の凹部１６は、上面視において第１の凹部１５の尖端部１５Ｅ１に向かって内壁が突出した尖端部（第２の尖端部）１６Ｅを有している。本実施例においては、第１の凹部１５の端部１５Ｅは、尖端部１５Ｅ１と基端部１５Ｅ２とを有する。
換言すれば、第１及び第２の凹部１５及び１６は、端面１２Ａ又は１２Ｂの面内方向において互いの方向に内壁が突き出た端部形状を有している。本実施例においては、図３（ｂ）に示すように、第１の凹部１５の尖端部１５Ｅ１と第２の凹部１６の尖端部１６Ｅとは、端面１２Ａにおいて互いに頂点が向かい合うＶ字形状を有している。従って、第１及び第２の凹部１５及び１６は、両者の内壁間の距離が端面１２Ａ及び１２Ｂにおいて近づくように構成されている。
図３（ｃ）は、半導体発光素子１０の共振器長方向ＲＤに沿った断面図である。図３（ｃ）は、図２（ｂ）のＷ−Ｗ線に沿った断面図である。図３（ｃ）に示すように、第１の凹部１５は、半導体構造層１２の表面１２Ｓから基板１１内に達している。すなわち、第１の凹部１５は半導体構造層１２の表面１２Ｓから半導体構造層１２を越えて基板１１内に至る深さを有する。従って、第１の凹部１５の底面１５Ｂは基板１１の一部である。また、第２の凹部１６は、第１の凹部１５の底面１５Ｂから端面１２Ａ又は１２Ｂに向かって傾斜した内壁面１６Ｓを有する。換言すれば、第２の凹部１６は、第１の凹部１５の底面１５Ｂ及び端面１２Ａ又は１２Ｂ間に面取り部のように形成された傾斜面として形成されている。また、第２の凹部１６の傾斜した内壁面１６Ｓは、第１の凹部１５の底面１５Ｂと端面１２Ａ又は１２Ｂとの間を接続するように形成されている。
図４は、半導体発光素子１０の製造方法を示すフロー図である。また、図５〜図８は、半導体発光素子１０が作製されるまでのウェハＷＨを模式的に示す図である。半導体発光素子１０は、例えば、図４に示す工程を経て作製することができる。まず、半導体基板１１の半極性面１１Ｓ上に半導体構造層１２が形成された半導体ウェハＷＨを準備する。より具体的には、まず、半極性面１１Ｓを主面として有する半導体基板１１を準備する（工程Ｓ１０）。本実施例においては、半極性面１１Ｓとして（２０−２−１）面を主面に有し、ｎ型の導電型を有するＧａＮ基板１１を準備した。
次に、半極性面１１Ｓ上に半導体構造層１２を成長する（工程Ｓ２０）。本実施例においては、半導体構造層１２として、半極性面１１Ｓ上に、ＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成を有する第１のクラッド層ＣＬ１、第１の光ガイド層ＧＵ１、活性層ＡＣ、キャリアブロック層ＣＢ、第２の光ガイド層ＧＵ２及び第２のクラッド層ＣＬ２を順次成長した。また、本実施例においては、第１のクラッド層ＣＬ１としてｎ型層を、第２のクラッド層ＣＬ２としてｐ型層を成長した。このようにして、半導体基板１１の半極性面１１Ｓ上に半導体構造層１２が形成された半導体ウェハＷＨを用意する。
次に、半導体構造層１２上に、互いに平行にかつ直線状に複数のライン電極（第１の電極）１３を形成する（工程Ｓ３０）。続いて、半導体構造層１２にリッジ部１２Ｒを形成する（工程Ｓ４０）。また、裏面電極（第２の電極）１４を形成する（工程Ｓ５０）。図５（ａ）は、半導体構造層１２及びライン電極１３が形成された半導体ウェハＷＨの上面図である。また、図５（ｂ）は、半導体構造層１２、ライン電極１３、裏面電極１４及びリッジ部１２Ｒが形成された半導体ウェハＷＨの断面図である。なお、図５（ｂ）は、図５（ａ）のＸ−Ｘ線に沿った断面図である。
本実施例においては、図５（ａ）に示すように、第２のクラッド層ＣＬ２上に、ｃ軸方向に平行な方向に伸張し、等間隔にかつ互いに平行に配置された複数の金属層を形成することで、ライン電極１３を形成した。また、ライン電極１３が形成されていない第２のクラッド層ＣＬ２の表面にエッチングを行った。これによって、図５（ｂ）に示すように、ライン電極１３が形成されていない第２のクラッド層ＣＬ２の領域を部分的に除去した。このようにして、ライン電極１３が形成された第２のクラッド層ＣＬ２の領域を他の領域より突出させ、リッジ部１２Ｒとその他の半導体構造層１２の表面１２Ｓとを形成した。また、基板１１における半導体構造層１２が形成されていない側の主面上に金属層を形成することで、裏面電極１４を形成した。
続いて、図４に示すように、半導体構造層１２の表面１２Ｓから基板１１に向かってガイド溝（第１の溝）ＧＲ１及びスクライブ溝（第２の溝）ＧＲ２を形成する（工程Ｓ６０及びＳ７０）。図６（ａ）及び（ｂ）は、それぞれ、ガイド溝ＧＲ１及びスクライブ溝ＧＲ２が形成された半導体ウェハＷＨの上面図及び断面図である。図６（ｂ）は、図６（ａ）のＹ−Ｙ線に沿った断面図である。
まず、半導体構造層１２の表面１２Ｓ上において、ライン電極１３の長手方向に垂直な方向（［０１００］方向）に沿って、隣接するライン電極１３間にガイド溝（第１の溝）ＧＲ１を形成する（工程Ｓ６０）。本実施例においては、半導体構造層１２の表面１２Ｓに塗布したフォトレジストをフォトリソグラフィにより所定形状にパターニングした後、ドライエッチングを行うことで、ガイド溝ＧＲ１を形成した。
また、図６（ａ）に示すように、ガイド溝ＧＲ１は、半導体構造層１２の表面１２Ｓ上において［０１００］方向に整列するように直線状に配置した。また、図６（ｂ）に示すように、ガイド溝ＧＲ１は、半導体構造層１２の表面１２Ｓから基板１１に至る深さで形成した。また、ガイド溝ＧＲ１は平坦な底面ＧＢ１を有するように形成した。
換言すれば、工程Ｓ６０において、ガイド溝ＧＲ１は、ライン電極１３間において半導体構造層１２の表面１２Ｓから基板１１に向かって窪み、かつライン電極１３の伸張方向に垂直な方向に沿って整列して伸張するように形成される。各ガイド溝ＧＲ１は、全体として、ライン電極１３を挟んで断続的にかつ直線状に形成される。
次に、ガイド溝ＧＲ１の長手方向（［０１００］方向）に沿って、ガイド溝ＧＲ１内にスクライブ溝ＧＲ２を形成する（工程Ｓ７０）。本実施例においては、各ガイド溝ＧＲ１の底面ＧＢ１から半導体基板１１に向かって窪み、各ガイド溝ＧＲ１の伸張方向に沿って伸張する複数のスクライブ溝ＧＲ２を形成した。スクライブ溝ＧＲ２は、ガイド溝ＧＲ１の底面ＧＢ１にレーザスクライブ又はポイントスクライブを行うことによって形成した。このようにして、半導体構造層１２の表面１２Ｓに２段階の溝を形成した。
次に、図４に示すように、各ガイド溝ＧＲ１に沿って基板１１（ウェハＷＨ）を分割する（工程Ｓ８０）。また、ライン電極１３の伸張方向に沿って半導体ウェハＷＨを切断し、半導体ウェハＷＨを素子毎に個片化する（工程Ｓ９０）。これらの工程については、図７（ａ）及び（ｂ）を用いて説明する。図７（ａ）はガイド溝ＧＲ１及びスクライブ溝ＧＲ２が形成された半導体ウェハＷＨの上面を拡大して示す図である。図７（ａ）は、図６（ａ）の破線で囲まれた領域Ａ１を拡大して示す図である。また、図７（ｂ）は、個片化後の半導体ウェハＷＨ（作製された半導体発光素子１０）の上面を示す図である。
本実施例においては、図７（ａ）に示すように、スクライブ溝ＧＲ２を結んだ直線を分割線ＢＲとして定め、この分割線ＢＲに沿って基板１１及び半導体構造層１２を分割した。また、ライン電極１３間においてライン電極１３の長手方向に平行な線を切断線ＣＴとして定め、この切断線ＣＴに沿ってダイシングを行った。
半導体ウェハＷＨを分割及び切断することで、図７（ｂ）に示すように、分割線ＢＲ及び切断線ＣＴに沿って個片化（切断）された基板１１及び半導体構造層１２が半導体発光素子１０として得られる。このようにして得られた半導体発光素子１０は、分割線ＢＲに沿って分割された半導体構造層１２の２つの側面をそれぞれ共振器端面（ミラー面）１２Ａ及び１２Ｂとして有している。また、半導体発光素子１０の側面は切断線ＣＴに沿って切断された基板１１及び半導体構造層１２の切断面である。
なお、本実施例においては、切断線ＣＴに沿ってダイシングを行って半導体ウェハＷＨを個片化する場合について説明した。しかし、半導体基板１１の半極性面１１Ｓが（２０−２−１）面である場合、切断線ＣＴと同一方向のａ軸に沿って劈開することで半導体ウェハＷＨを切断（個片化）することができる。なお、ａ軸に沿って分割する場合、半極性面１１Ｓの側面にａ面（（１−２１０）面）が表出する（半導体構造層１２の側面となる）。
また、両端面１２Ａ及び１２Ｂにおいてガイド溝ＧＲ１及びスクライブ溝ＧＲ２が残存する。この残存したガイド溝ＧＲ１及びスクライブ溝ＧＲ２の部分は、図７（ｂ）に示すように、それぞれ、半導体発光素子１０の第１及び第２の凹部１５及び１６となる。
ここで、図８（ａ）及び（ｂ）を参照して、ガイド溝ＧＲ１及びスクライブ溝ＧＲ２について説明する。図８（ａ）は、分割工程Ｓ８０中におけるウェハＷＨを模式的に示す斜視図である。また、図８（ｂ）は、分割工程Ｓ８０前におけるウェハＷＨの上面を拡大して示す図である。図８（ｂ）は、図７（ａ）の破線で囲まれた領域Ａ２を拡大して示す図である。
本実施例においては、まず、分割工程Ｓ８０においては、図８（ａ）に示すように、例えば、分割線ＢＲに沿って基板１１の裏面にブレードＢＬを押し当てることで、半導体ウェハＷＨを分割する。なお、本実施例においては、分割線ＢＲの一端から他端に向かって経時的にブレードＢＬが基板１１に接触していくように、基板１１の裏面に対して傾斜した角度でブレードＢＬを押し当てた。
また、ガイド溝ＧＲ１及びスクライブ溝ＧＲ２は、図８（ｂ）に示すように、スクライブ溝ＧＲ２の伸張方向において互いの方向に内壁（側壁）が突き出た端部形状を有する。本実施例においては、ガイド溝ＧＲ１は、スクライブ溝ＧＲ２の端部に向かって内壁が突出した尖端部（第１の尖端部）ＧＲ１１を有する。また、スクライブ溝ＧＲ２は、ガイド溝ＧＲ１の尖端部ＧＲ１１に向かって内壁が突出した尖端部（第２の尖端部）ＧＲ２を有する。このようにガイド溝ＧＲ１及びスクライブ溝ＧＲ２を形成することで、両溝の先端間の部分が分割開始点ＢＰとなり、ライン電極１３を挟んで隣接する尖端部ＧＥ１１の頂点間を結ぶ線分上で半導体構造層１２が分割され、共振器端面１２Ａ及び１２Ｂを得ることができる。
より具体的には、図８（ｂ）に示すように、ガイド溝ＧＲ１の端部ＧＥ１はライン電極１３の側部に設けられている。また、スクライブ溝ＧＲ２の端部（尖端部）ＧＥ２は、ガイド溝ＧＲ１の端部ＧＥ１よりもライン電極１３から離れた位置に設けられている。また、図８（ｂ）に示すように、ガイド溝ＧＲ１の端部ＧＥ１は、上面視においてスクライブ溝ＧＲ２に向かって内壁が突出した尖端部ＧＥ１１と、ライン電極１３の伸張方向に平行に設けられた基端部ＧＥ１２とを有する。また、スクライブ溝ＧＲ２の端部ＧＥ２は、ガイド溝ＧＲ１に向かう尖端形状を有する。
また、本実施例においては、ガイド溝ＧＲ１の尖端部ＧＥ１１及びスクライブ溝ＧＲ２の尖端部ＧＥ２は、スクライブ溝ＧＲ２の伸張方向において互いに頂点が向かい合うＶ字形状を有している。これによって、ガイド溝ＧＲ１及びスクライブ溝ＧＲ２は、両内壁間の距離が、尖端部ＧＥ１１の頂部と尖端部ＧＥ２の頂部との間で近づくように形成される。具体的には、図８（ｂ）に示すように、尖端部ＧＥ２における尖端部ＧＥ１１の頂点との間の距離Ｄ１は、基端部ＧＥ１２の各角部との間の距離Ｄ２１及びＤ２２よりも短い。
なお、ガイド溝ＧＲ１に沿ったブレイキングによる分割時においては、尖端部ＧＥ１１及びＧＥ２のみならず、ガイド溝ＧＲ１の各角部にもブレードＢＬの押圧力が集中しやすい。このとき、上記したように尖端部ＧＥ１１及びＧＥ２の頂部間の距離Ｄ１を近づける（Ｄ１＜Ｄ２１及びＤ２２とする）ことで、他の角部を起点に分割される（他の角部が分割開始点となる）ことを防止することができる。
両溝間に設けられたこの頂部間の部分は、半導体ウェハＷＨ内において最も強度が弱い応力集中部分、すなわち分割工程Ｓ８０において分割が開始される分割開始点ＢＰとなる。また、分割開始点ＢＰにおいて分割され始めた半導体ウェハＷＨの半導体構造層１２は、分割開始点ＢＰ（尖端部ＧＥ１１の頂部）を結ぶ線分に沿って確実に分割される。従って、質の高い分割面を再現性よく形成することができ、高い反射率を有する共振器端面となる。従って、閾値電流が低減され、省電力な半導体発光素子１０を得ることができる。
なお、本実施例においては、半導体構造層１２は半導体基板１１の半極性面１１Ｓ上に成長されている。従って、この半導体構造層１２に共振器端面１２Ａ及び１２Ｂを形成する際には、半極性面１１Ｓに垂直な方向に分割する必要がある。しかし、この分割されるべき垂直面の近傍には、例えばｃ面（（０００１）面）やｍ面（（１０−１０）面）が存在している。従って、分割時には、半導体ウェハＷＨが意図しない面に沿って割れたり、分割面の一部が欠けたりしてしまう可能性がある。従って、端面における平行度や平滑性、反射率が落ちる可能性があり、閾値電流が上昇する可能性やレーザ発振に至らない可能性がある。
これに対し、本実施例においては、互いに向かい合う端部形状を有するガイド溝ＧＲ１及びスクライブ溝ＧＲ２を形成することで、所望の面で確実に半導体ウェハＷＨを分割することができる。従って、高品質な共振器端面を作製することができるのである。また、半極性面１１Ｓ上に半導体構造層１２を成長することで、半導体構造層１２内に生ずる内部電界による影響を抑え、発光効率を向上させることができる。これによって、閾値電流が大幅に低減された省消費電力な半導体発光素子１０を提供することができる。
なお、本願の発明者らは、実際にガイド溝ＧＲ１及びスクライブ溝ＧＲ２を形成し、分割を行う試験を行った。図９は、当該試験の結果を示す画像である。図９は、分割工程Ｓ８０後の半導体ウェハＷＨの上面の観察画像である。図９に示すように、尖端部ＧＥ１１の頂部の配列方向に沿ってほぼ一直線に半導体ウェハＷＨが分割されていることがわかる。なお、本願の発明者らは、比較として、ガイド溝及びスクライブ溝の両方がライン電極１３に向かう尖端形状を有する構成の半導体ウェハを準備して分割を行った。しかし、スクライブ溝の先端間において直線状に分割されず、屈曲した分割面が形成された。従って、本実施例における効果は大きいことが分かる。
また、ガイド溝ＧＲ１及びスクライブ溝ＧＲ２を形成して作製した半導体発光素子１０は、高品質な分割面、すなわち共振器端面１２Ａ及び１２Ｂを有し、低閾値電流の半導体レーザとなる。また、半導体発光素子１０には、ガイド溝ＧＲ１及びスクライブ溝ＧＲ２がそれぞれ第１及び第２の凹部１５及び１６として残存する。従って、半導体発光素子１０は、端面１２Ａ又は１２Ｂにおいて互いに内壁が向かい合う端部形状を有する第１及び第２の凹部１５及び１６を有する。半導体発光素子１０は、半極性面１１Ｓ上に形成され、高い反射率の共振器端面１２Ａ及び１２Ｂを有する半導体構造層１２を有し、閾値電流が大幅に低減された半導体発光素子となる。
なお、本実施例においては、基板１１の半極性面１１Ｓとして（２０−２−１）面を用いたが、基板１１の半極性面１１Ｓとしては、他の半極性を有する面を使用することもできる。例えば、半極性面１１Ｓとして、（２０−２１）面、（１１−２２）面、（１１−２０）面などを用いることができる。
また、半導体発光素子１０は、例えば端面１２Ａ及び１２Ｂの反射率を調節する目的で、端面１２Ａ又は１２Ｂ上に、例えば誘電体多層膜からなる反射鏡（図示せず）を有していてもよい。当該反射鏡は、分割工程Ｓ８０以降に端面１２Ａ又は１２Ｂ上に誘電体多層膜を成膜することで形成することができる。また、半導体発光素子１０は、半導体構造層１２の表面１２Ｓ上に保護膜（図示せず）を有していてもよい。また、半導体構造層１２の層構成は一例に過ぎない。例えば、半導体構造層１２は、第２のクラッド層ＣＬ２とライン電極１３との間にコンタクト層（図示せず）を有していてもよい。
また、本実施例においては、第１の凹部１５及びガイド溝ＧＲ１を半導体構造層１２の表面１２Ｓから基板１１内に達するように形成する場合について説明した。しかし、第１の凹部１５及びガイド溝ＧＲ１の深さはこれに限定されない。第１の凹部１５及びガイド溝ＧＲ１は、半導体構造層１２の表面１２Ｓから基板１１に向かって形成されていればよい。
なお、第１の凹部１５及びガイド溝ＧＲ１は、半導体構造層１２の活性層ＡＣよりも深く形成されていることが好ましい。これにより、活性層ＡＣに含まれる内部応力の影響を受けずに半導体構造層１２を分割することができる。なお、高品質な分割面を作製することを考慮すると、第１の凹部１５及びガイド溝ＧＲ１が基板１１に達する深さを有していることが好ましい。
また、本実施例においては、半導体構造層１２にリッジ部１２Ｒを形成する場合について説明したが、半導体構造層１２にリッジ部１２Ｒを形成することは必須の工程及び構成ではない。例えば、半導体構造層１２内の電流を狭窄することができれば、リッジ部１２Ｒは設けられていなくてもよい。例えば、半導体構造層１２が平坦面のみからなり、その平坦面上にライン電極１３が形成されていてもよい。
また、図８（ｂ）に示すように、ガイド溝ＧＲ１の尖端部ＧＥ１１における内角（Ｖ字部の頂角）ＡＧは、３０°〜１５０°の範囲内とすることで、安定した分割を行うことができる。
図１０（ａ）及び（ｂ）は、実施例１の変形例１に係る半導体発光素子１０Ａ及びその製造途中の半導体ウェハＷＨ１の上面を模式的に示す図である。図１０（ａ）は、半導体ウェハＷＨ１における図８（ｂ）に対応する上面図である。また、図１０（ｂ）は、半導体発光素子１０Ａにおける図３（ｂ）に対応する上面図である。
本変形例においては、半導体発光素子１０Ａは、第１の凹部１５Ｍ１の構成を除いては半導体発光素子１０と同様の構成を有している。また、半導体発光素子１０Ａは、例えば、ガイド溝ＧＲ３の形成工程（工程Ｓ６０に対応する工程）の詳細を除いては、半導体発光素子１０の製造方法と同様の工程を経ることで製造することができる。
本変形例においては、裏面電極１４の形成工程Ｓ５０後において、ガイド溝ＧＲ１に代えて、尖端部ＧＥ１１のみからなる端部形状のガイド溝ＧＲ３を形成する。実施例１においては尖端部ＧＥ１１及び基端部ＧＥ１２を有する端部ＧＥ１を有するガイド溝ＧＲ１を形成する場合について説明した。しかし、本変形例のように、尖端部ＧＥ１１のみからなるガイド溝ＧＲ３を形成しても、十分に高品質な分割面を形成することができる。また、半導体発光素子１０Ａにおいては、ガイド溝ＧＲ３の残存部である第１の凹部１５Ｍ１は、尖端部１５Ｅ１のみからなる端部を有する。半導体発光素子１０Ａにおいても低閾値電流の半導体発光素子となる。
図１１（ａ）及び（ｂ）は、実施例１の変形例２に係る半導体発光素子１０Ｂ及びその製造途中の半導体ウェハＷＨ２の上面を模式的に示す図である。図１１（ａ）は、半導体ウェハＷＨ２における図８（ｂ）に対応する上面図である。また、図１１（ｂ）は、半導体発光素子１０Ｂにおける図３（ｂ）に対応する上面図である。
本変形例においては、半導体発光素子１０Ｂは、第１の凹部１５Ｍ２の構成を除いては半導体発光素子１０と同様の構成を有している。また、半導体発光素子１０Ｂは、例えば、ガイド溝ＧＲ４の形成工程（工程Ｓ６０に対応する工程）の詳細を除いては、半導体発光素子１０の製造方法と同様の工程を経ることで製造することができる。
本変形例においては、裏面電極１４の形成工程Ｓ５０後において、ガイド溝ＧＲ１に代えて、Ｕ字形状の突端部（突出した端部）ＧＥ３１及び基端部ＧＥ１２からなる端部ＧＥ３を有するガイド溝ＧＲ４を形成する。実施例１においては尖端部ＧＥ１１がＶ字形状を有する場合について説明した。しかし、本変形例においては、ガイド溝ＧＲ４は、スクライブ溝ＧＲ２の端部（尖端部）ＧＥ１に向かって内壁が突出したＵ字形状の突端部ＧＥ３１有する。このようにガイド溝ＧＲを形成しても、十分に高品質な分割面を形成することができる。
また、半導体発光素子１０Ｂにおいては、ガイド溝ＧＲ４の残存部である第１の凹部１５Ｍ２の端部１５ＥＭは、第２の凹部１６の端部１６Ｅに向かって内壁が突出したＵ字形状の突端部１５Ｅ３及び基端部１５Ｅ２からなる。半導体発光素子１０Ｂにおいても平行度、平滑性の良い共振器端面を得ることができる。
本実施例及びその変形例においては、半極性面を結晶成長面とする半導体ウェハの分割前において、ガイド溝ＧＲ１（又はガイド溝ＧＲ３もしくはＧＲ４）及びスクライブ溝ＧＲ２を形成し、その後スクライブ溝ＧＲ２（ガイド溝ＧＲ１）に沿って分割を行う。従って、平面度が高く、高反射率な共振器端面１２Ａ及び１２Ｂを有する半導体発光素子１０（又は半導体発光素子１０Ａもしくは１０Ｂ）を製造することができる。
また、半導体発光素子１０（又は半導体発光素子１０Ａもしくは１０Ｂ）は、端面１２Ａ又は１２Ｂに沿って形成された第１の凹部１５（又は第１の凹部１５Ｍ１もしくは１５Ｍ２）及び第２の凹部１６を有する。従って、半極性面上に形成され、高反射率な共振器端面１２Ａ及び１２Ｂを有する半導体構造層１２を有する半導体発光素子（例えば半導体レーザ）を提供することができる。
１０、１０Ａ、１０Ｂ 半導体発光素子
１１ 基板
１１Ｓ 半極性面
１２ 半導体構造層
１２Ｓ 表面
１２Ａ、１２Ｂ 端面
１５ 第１の凹部
１６ 第２の凹部
ＧＲ１ ガイド溝
ＧＲ２ スクライブ溝

Claims (12)

  1. 半導体基板の半極性面上に形成された半導体構造層を有する半導体ウェハにおいて、前記半導体構造層上に、互いに平行にかつ直線状に複数のライン電極を形成する工程と、
    前記複数のライン電極間において前記半導体構造層の表面から前記半導体基板に向かって窪み、前記複数のライン電極の伸張方向に垂直な方向に沿って整列して伸張する複数のガイド溝を形成する工程と、
    前記複数のガイド溝の各々に、前記ガイド溝の底面から前記半導体基板に向かって窪み、前記ガイド溝の伸張方向に沿って伸張するスクライブ溝を形成する工程と、
    前記複数のガイド溝に沿って前記半導体ウェハを分割する工程と、を含み、
    前記ガイド溝及び前記スクライブ溝は、前記スクライブ溝の伸張方向において互いの方向に内壁が突き出た端部形状を有するように形成されることを特徴とする半導体発光素子の製造方法。
  2. 前記ガイド溝は、前記スクライブ溝の端部に向かって内壁が突出した第１の尖端部を有し、
    前記スクライブ溝は、前記第１の尖端部に向かって内壁が突出した第２の尖端部を有することを特徴とする請求項１に記載の半導体発光素子の製造方法。
  3. 前記第１及び第２の尖端部は、前記スクライブ溝の伸張方向において互いに頂点が向かい合うＶ字形状を有することを特徴とする請求項２に記載の半導体発光素子の製造方法。
  4. 前記ガイド溝は、前記スクライブ溝の端部に向かって内壁が突出したＵ字形状の突端部を有することを特徴とする請求項１に記載の半導体発光素子の製造方法。
  5. 前記半導体基板は、（２０−２−１）面を前記半極性面として有する六方晶系半導体からなることを特徴とする請求項１乃至４のいずれか１つに記載の半導体発光素子の製造方法。
  6. 前記ライン電極の伸張方向に沿って前記半導体ウェハを切断し、前記半導体ウェハを半導体発光素子毎に個片化する工程を含むことを特徴とする請求項１乃至５のいずれか１つに記載の半導体発光素子の製造方法。
  7. 半極性面を有する半導体基板と、
    前記半極性面上に形成され、互いに対向する端面によって共振器を構成する半導体構造層と、
    前記半導体構造層上において前記互いに対向する端面間に線状に伸張するライン電極と、
    前記互いに対向する端面の各々において前記半導体構造層の表面から前記半導体基板に向かって凹み、前記ライン電極の側部から前記互いに対向する端面の各々に沿って伸張する第１の凹部と、
    前記互いに対向する端面の各々において前記第１の凹部の底面に形成され、前記互いに対向する端面の各々に沿って伸張する第２の凹部と、を有し、
    前記第１及び第２の凹部は、前記端面の面内方向において互いの方向に内壁が突き出た端部形状を有することを特徴とする半導体発光素子。
  8. 前記第１の凹部は、前記第２の凹部の端部に向かって内壁が突出した第１の尖端部を有し、
    前記第２の凹部は、前記第１の尖端部に向かって内壁が突出した第２の尖端部を有することを特徴とする請求項７に記載の半導体発光素子。
  9. 前記第１及び前記第２の尖端部は、前記端面において互いに頂点が向かい合うＶ字形状を有することを特徴とする請求項８に記載の半導体発光素子。
  10. 前記第１の凹部は、前記第２の凹部の端部に向かって内壁が突出したＵ字形状の突端部を有することを特徴とする請求項７に記載の半導体発光素子。
  11. 前記第１の凹部の底部は前記半導体基板内に達していることを特徴とする請求項７乃至１０に記載の半導体発光素子。
  12. 前記半導体基板は、（２０−２−１）面を前記半極性面として有する六方晶系半導体からなることを特徴とする請求項７乃至１１のいずれか１つに記載の半導体発光素子。
JP2016031656A 2016-02-23 2016-02-23 半導体発光素子及びその製造方法 Active JP6636357B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016031656A JP6636357B2 (ja) 2016-02-23 2016-02-23 半導体発光素子及びその製造方法
US15/439,583 US10164409B2 (en) 2016-02-23 2017-02-22 Semiconductor light-emitting device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016031656A JP6636357B2 (ja) 2016-02-23 2016-02-23 半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017152460A true JP2017152460A (ja) 2017-08-31
JP6636357B2 JP6636357B2 (ja) 2020-01-29

Family

ID=59629545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016031656A Active JP6636357B2 (ja) 2016-02-23 2016-02-23 半導体発光素子及びその製造方法

Country Status (2)

Country Link
US (1) US10164409B2 (ja)
JP (1) JP6636357B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020017223A1 (ja) * 2018-07-20 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 半導体発光素子および半導体発光素子の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311547A (ja) * 2007-06-18 2008-12-25 Panasonic Corp 半導体レーザ素子及び製造方法
JP2009200478A (ja) * 2008-01-21 2009-09-03 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法
JP2010129763A (ja) * 2008-11-27 2010-06-10 Sony Corp 半導体レーザおよびその製造方法
JP2012243866A (ja) * 2011-05-17 2012-12-10 Sharp Corp 半導体発光素子及びその製造方法
US20130134434A1 (en) * 2011-11-30 2013-05-30 Sumitomo Electric Industries, Ltd. Nitride semiconductor substrate
JP2013120891A (ja) * 2011-12-08 2013-06-17 Sony Corp 半導体レーザ素子の製造方法、及び、半導体レーザ素子
JP2013171883A (ja) * 2012-02-17 2013-09-02 Sony Corp 半導体レーザおよびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3822976B2 (ja) * 1998-03-06 2006-09-20 ソニー株式会社 半導体装置およびその製造方法
JP2003017791A (ja) * 2001-07-03 2003-01-17 Sharp Corp 窒化物半導体素子及びこの窒化物半導体素子の製造方法
JP4346598B2 (ja) * 2005-10-06 2009-10-21 株式会社東芝 化合物半導体素子及びその製造方法
JP4948307B2 (ja) * 2006-07-31 2012-06-06 三洋電機株式会社 半導体レーザ素子およびその製造方法
JP4832221B2 (ja) 2006-09-01 2011-12-07 パナソニック株式会社 半導体レーザ装置の製造方法
JP2011211244A (ja) 2011-07-27 2011-10-20 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体レーザ素子、及びｉｉｉ族窒化物半導体レーザ素子を作製する方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311547A (ja) * 2007-06-18 2008-12-25 Panasonic Corp 半導体レーザ素子及び製造方法
JP2009200478A (ja) * 2008-01-21 2009-09-03 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法
JP2010129763A (ja) * 2008-11-27 2010-06-10 Sony Corp 半導体レーザおよびその製造方法
JP2012243866A (ja) * 2011-05-17 2012-12-10 Sharp Corp 半導体発光素子及びその製造方法
US20130134434A1 (en) * 2011-11-30 2013-05-30 Sumitomo Electric Industries, Ltd. Nitride semiconductor substrate
JP2013120891A (ja) * 2011-12-08 2013-06-17 Sony Corp 半導体レーザ素子の製造方法、及び、半導体レーザ素子
JP2013171883A (ja) * 2012-02-17 2013-09-02 Sony Corp 半導体レーザおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020017223A1 (ja) * 2018-07-20 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 半導体発光素子および半導体発光素子の製造方法
JP7387604B2 (ja) 2018-07-20 2023-11-28 ソニーセミコンダクタソリューションズ株式会社 半導体発光素子および半導体発光素子の製造方法

Also Published As

Publication number Publication date
US10164409B2 (en) 2018-12-25
JP6636357B2 (ja) 2020-01-29
US20170244220A1 (en) 2017-08-24

Similar Documents

Publication Publication Date Title
JP4637534B2 (ja) 発光ダイオード素子およびその製造方法
JP2009283912A (ja) 窒化物系半導体素子およびその製造方法
JP5234130B2 (ja) 光半導体素子
JP2004193555A (ja) 窒化物半導体素子およびその製造方法
JP5471256B2 (ja) 半導体素子、半導体ウェハ、半導体ウェハの製造方法、半導体素子の製造方法
US20090122822A1 (en) Semiconductor device having trench extending perpendicularly to cleaved plane and manufacturing method of the same
KR101262226B1 (ko) 반도체 발광 소자의 제조방법
US9368940B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5451724B2 (ja) 半導体レーザ素子の製造方法
JP2012243866A (ja) 半導体発光素子及びその製造方法
JP2008244121A (ja) 窒化物半導体素子の製造方法
JP6636357B2 (ja) 半導体発光素子及びその製造方法
JP2012124273A (ja) 半導体レーザ素子
JP2008244080A (ja) 半導体素子の製造方法
JP2008078340A (ja) 半導体レーザ素子及びその製造方法
WO2020121767A1 (ja) 半導体装置及び半導体装置の製造方法
WO2018020793A1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP5689297B2 (ja) 半導体レーザ素子およびその製造方法
JP4890509B2 (ja) 半導体発光素子の製造方法
JP2009105184A (ja) 窒化物系半導体レーザ素子とその製造方法
JP5277762B2 (ja) 窒化物半導体レーザ素子の製造方法及び窒化物半導体レーザ素子
JP2016127231A (ja) 半導体レーザ素子およびその製造方法
JP4964026B2 (ja) 窒化物系半導体レーザ素子の作製方法
JP2010129581A (ja) 窒化物系半導体レーザ素子及びその作製方法
KR101323778B1 (ko) 반도체 발광소자용 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191218

R150 Certificate of patent or registration of utility model

Ref document number: 6636357

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250