JP2008244080A - 半導体素子の製造方法 - Google Patents

Abstract

【課題】ウエハからチップへの分割における工数を低減して簡易なものにするとともに、歩留りを高い状態で維持することのできる半導体素子の製造方法を提供する。
【解決手段】リッジストライプ１２と略垂直な方向にウエハ２０を劈開してバーを得るために形成される一次分割溝２２と、リッジストライプ１２と略平行な方向にバーを分割してチップを得るために形成される二次分割溝２１と、をウエハ２０に形成した後に、ウエハ２０をバー、チップへと分割を行う。このように構成することで、複数のバーのそれぞれに二次分割溝２１を形成する必要が無くなるため、大幅に工数の削減をすることができる。
【選択図】図５

Description

本発明は、半導体素子の製造方法に関するものであり、特に窒化物系半導体から成る半導体素子の製造方法に関する。

III族元素のＡｌ、Ｇａ、Ｉｎ等と、Ｖ族元素のＮとの化合物である窒化物系半導体（例えば、ＡｌＮ、ＧａＮ、ＩｎＮなど、またこれらの固溶体であるＡｌＧａＮ、ＩｎＧａＮなどを含む。なお、本願においてはこれらをまとめて窒化物系半導体と表現する。）は、そのバンド構造や化学的安定性から、発光素子やパワーデバイス用の材料としての応用が期待されており、特に情報記録用装置用光源に窒化物系半導体を適用することが注目されている。

窒化物系半導体を用いた素子の作製には、これまで良質な窒化物系半導体の基板が得られなかったために、例えばサファイア基板のような異種基板の上に窒化物系半導体を成長させる必要があった。しかし、基板と基板上に成長させる窒化物系半導体との間の格子不整合や、熱膨張係数の差によって成長プロセスにおいて窒化物系半導体に応力が発生しやすくなるために、窒化物系半導体層に転位などの結晶欠陥が生じやすく、素子寿命が短くなることや高出力化が図れないことが問題となっていた。

これに対し、近年になって窒化物系半導体との格子の整合性が良く熱膨張係数の差も小さい良質な窒化ガリウム基板が得られるようになり、この窒化ガリウム基板を用いることで、基板上に成長させる窒化物系半導体素子の結晶欠陥を低減し、素子寿命を長くすることや高出力化が図れるようになった。そして現在では、製造工程において歩留りを改善することや工数を低減させることが次なる課題となっている。

特に、製造工程の中でも基板上に窒化物系半導体を積層したり電極を形成したりしてウエハを作製した後の、ウエハから複数のチップを分割する工程が重要視されている。そして、このウエハからチップに分割する工程においてウエハを平行に分割して得られるバーが、目標とする分割方向と異なる方向に割れることがあり、これがチップの歩留りを低下させる要因となっている。

この課題を解決するために、本願出願人は、長手方向が平行な導波路となるリッジストライプを複数備えた窒化物系半導体の積層構造を窒化物系半導体基板の表面に備えたウエハを得た後に、リッジストライプと垂直な方向に断続的に複数の一次分割溝を形成するとともに一次分割溝に沿って劈開することによってレーザの共振器長を幅としたバーを得て、このバーのリッジストライプ間に二次分割溝を形成するとともに分割することでチップを得る分割方法を提案している（特許文献１参照）。

このウエハからチップへの分割方法について具体的に以下に図９（ａ）〜（ｃ）を用いて説明する。図９（ａ）はウエハを基板の表面側から見た平面図であり、図９（ｂ）ウエハを分割して得られるバーを基板の表面側から見た平面図であり、図９（ｃ）はバーを分割して得られるチップの斜視図を示している。また、それぞれの図中に示す矢印及び結晶方位は、それぞれ基板の結晶方位と対応している。

図９（ａ）〜（ｃ）に示すように、ウエハ１００は、窒化ガリウム基板１０１の表面であるＣ面（｛０００１｝面）に窒化物系半導体層の積層構造１０２を形成してその上にｐ電極１０３を形成するとともに、基板１０１の裏面にｎ電極１０４を形成し、レーザ素子１２０を作製したものである。そして、図９（ａ）に示すように、導波路となるリッジストライプ１０５が基板１０１の＜１−１００＞方向と略平行となるように複数設けられている。また、一次分割溝１０６はリッジストライプ１０５と略垂直な方向に形成され、劈開方向である＜１１−２０＞方向と略平行となるように断続的に設けられており、これに刃を当てて劈開することで、図９（ｂ）に示すようなリッジストライプ１０５と略垂直な方向に複数のリッジストライプ１０５を備えたバー１１０が複数得られる。そして、これらのバー１１０のｐ電極１０３側及びｎ電極１０４側のいずれかにおいて、リッジストライプ１０５の間に相当する位置に二次分割溝１０６を形成し、これに刃を当てて押し割るようにして図９（ｃ）に示すようなそれぞれのチップ１２０を得る。そして、このような分割方法を採用してウエハ１００を分割することで、チップ１２０を歩留りよく得ることができる。
特開２００３−１７７９１号公報

しかしながら、特許文献１に示された工程の順序に従ってチップを作製した場合、ウエハから得られたそれぞれのバーに対して二次分割溝を形成する工程を必要とするため、非常に工数が多くなってしまうという問題があった。

また、一般に良く知られたダイヤモンドポイントなどのスクライバを用いてウエハを直接削って分割溝を形成する場合、ダイヤモンドポイントを取り付けた直後などの初期の状態では非常に分割溝の状態が良く、極めて割れやすいものの、窒化物系半導体が非常に硬いことや、ウエハとダイヤモンドポイントとが接触／非接触を繰り返すことによってダイヤモンドポイントがすぐに消耗したり破損したりしてしまう。そして、ダイヤモンドポイントの消耗または破損を制御することは現実的に難しいことから、所望の分割溝を継続して得ることが困難となるためにチップ切り出しの歩留りが安定せず、場合によっては歩留りが極端に低下してしまう。

一方、エッチングによって安定な形状の分割溝を形成して分割することも可能であるが、この場合、分割溝の底が平坦なものとなるために分割時の圧力が分散されやすくなってしまい、分割溝の方向とずれて割れる割合が高くなる問題がある。上記のように成長させた窒化物系半導体の結晶構造が六方晶であり、＜０００１＞を軸として六回対称性を有することにより、劈開方向である＜１１−２０＞に含まれる等価な方向が（０００１）面内において６０度毎に存在し、分割を行う＜１−１００＞方向と３０度ずれた方向に劈開方向が存在することとなる。このため、二次分割溝をエッチングによって形成した場合においては、この劈開方向に引っ張られてバーが曲がって割れやすくなってしまう。また、分割時の圧力が分散しているため、ウエハ表面方向への分割の伝播がずれ、切りしろから外れた位置にまで分割ラインが到達してしまうことがある。

これに対し、分割溝の底をＶ字状などの圧力が集中しやすい形状にするか、分割溝を深く形成することによって意図する方向に分割しやすくすることは可能であるが、エッチングによってこのような溝を形成することは非常に困難である。また、ダイシングなどによれば深い分割溝を形成することは可能であるが、ダイシングによると分割溝の幅が大きくなってしまう問題があり、一つのウエハから得られるチップの数が減少してしまう。また、このような幅が大きい分割溝を形成した場合、分割溝の幅の分だけ得られるチップの大きさや形にばらつきが生じやすく、チップの形状が統一されにくくなるという問題が生じる。

以上の方法に対し、レーザスクライブによって分割溝を形成する方法では、ダイヤモンドポイントなどを用いて分割溝を形成するよりも５〜１０倍もの高速で溝を形成する能力があり、直接的に削ることがないのでスクライバの消耗による歩留りの不安定さを低減させることができる。さらに、分割溝の底をＶ字状にして深く形成することができるため、
分割溝に刃を当てて分割する際に圧力を集中させることが可能となる。

しかしながら、レーザスクライブはレーザを照射することで物質を蒸発させて溝を形成するものであるため、溝の両側に溶融物や飛散物などであるデブリが付着してしまう。また、溝の深さ当りの割れやすさはスクライバを用いた場合よりかなり劣るために分割溝を深く形成する必要があるが、深く形成すればするほどデブリが増加してしまうこととなる。このため、分割溝をバーの表面、即ちｐ電極側に形成すると、レーザ装置を作製する際にｐ電極に付着したデブリを避けてワイヤボンディングを施す必要があり、作業が困難となる問題が生じる。反対に、分割溝をバーの裏面、即ちｎ電極側に形成すると、ｎ電極側に付着したデブリによってチップをサブマウントに接続して固定する際の接続強度が低下して信頼性を悪化させる問題が生じる。

そこで、本発明はこれらの問題を解決し、ウエハからチップへの分割おける工数を大幅に低減して簡易なものにするとともに、歩留りおよび信頼性を高い状態で維持することのできる半導体素子の製造方法を提供することを目的とする。

上記目的を達成するために、本発明の半導体素子の製造方法は、基板の第一主面に長手方向が略平行となる複数のストライプ状の導波路を有する半導体の積層構造を備えたウエハを作製するとともに、当該ウエハを分割してチップを得る半導体素子の製造方法において、前記基板の前記第一主面に前記積層構造を形成して前記ウエハを作製する第一工程と、前記第一工程より後に、前記ウエハに前記導波路の長手方向と略平行な方向の第一分割溝を形成する第二工程と、前記第二工程より後に、前記ウエハに前記導波路の長手方向と略垂直な方向の第二分割溝を形成する第三工程と、前記第三工程より後に、前記第二分割溝に沿って前記ウエハを分割し、バーを得る第四工程と、前記第四工程より後に、前記バーを前記第一分割溝に沿って分割し、前記チップを得る第五工程と、を備えることを特徴とする。

また、上記の半導体素子の製造方法において、前記第一分割溝が、前記ウエハの一方の面に形成される溝であるとともに、前記第二分割溝が、前記ウエハの前記一方の面の反対側の他方の面に形成される溝であるとしても構わない。また、前記第一分割溝が形成される前記ウエハの前記一方の面が、前記基板の前記第一主面の反対側の第二主面であることとしても構わない。

このように第一分割溝と第二分割溝とを形成することによって、第四工程において第二分割溝に沿ってウエハをバーに分割する際の衝撃波が第一分割溝に伝播しにくくなり、意図しない方向へウエハが割れることを低減することができる。

また、上記の半導体素子の製造方法において、前記第二工程が、前記第一分割溝をレーザを照射することによって形成するものであることとしても構わない。このように第一分割溝を形成することによって、スクライバを用いて削るよりも速く第一分割溝を形成することができる。

また、上記の半導体素子の製造方法において、前記第二工程と前記第三工程との間に、前記ウエハを酸またはアルカリを含む溶液によって洗浄する第六工程をさらに備えることとしても構わないし、前記溶液が、硝酸、硫酸、塩酸及び燐酸の少なくとも一つを含むものであっても、水酸化ナトリウム及び水酸化カリウムの少なくとも一つを含むものであっても構わない。

このようにウエハを洗浄することによって、第一分割溝を形成した際にデブリが生じたとしても、除去することが可能となる。特に、レーザスクライブによって第一分割溝を形成した場合にはデブリが生じるため、このような洗浄を行うと効果が大きい。また、ウエハを分割する前に第一分割溝の形成及び洗浄を行うため、洗浄によって半導体素子の端面が汚染されることを防止することができる。

また、上記の半導体素子の製造方法において、前記第三工程が、前記ウエハをスクライバで削ることによって前記第二分割溝を形成するものであっても構わないし、前記スクライバがダイヤモンドポイントであっても構わない。このように第二分割溝を形成することによって、第二分割溝がＶ字状になるとともに底部および先端にクラックが発生しやすくなるため、割れやすくすることが可能となる。また、第二分割溝は基板の劈開方向と略等しい方向であるためにスクライブ回数が少なくて済み、ダイヤモンドポイントを用いたとしても消耗が激しくならないため大きな影響を受けない。

また、上記の半導体素子の製造方法において、前記第一分割溝が、当該第一分割溝が形成される前記ウエハの面の一方の端部から他方の端部まで連続して形成される溝であることとしても構わない。このように第一分割溝を形成することによって、第五工程において第一分割溝に沿ってバーを分割する際に、意図しない方向にバーが割れることを低減することができる。

また、上記の半導体素子の製造方法において、前記第一分割溝が、当該第一分割溝が形成される前記ウエハの面の一方の端部から他方の端部まで断続して形成される溝であり、当該溝が形成されない部分の長さが、前記バーの前記リッジストライプの長手方向と略垂直な方向の長さ以下としても構わない。このように第一分割溝を形成することによって、ウエハをハンドリングする際に破損しにくくすることができる。また、バーにした際に、確実に第一分割溝がバーに含まれるようになる。

また、上記の半導体素子の製造方法において、前記第二分割溝が、当該第二分割溝が形成される前記ウエハの面の一方の端部に形成される溝であることとしても構わないし、当該第二分割溝が形成される前記ウエハの面の一方の端部から他方の端部にかけて断続的に形成される溝であることとしても構わない。

このように第二分割溝を形成することによって、一方の端部に形成することとすれば第二分割溝を形成するための工数を大幅に削減することが可能となるとともにスクライバの消耗や破損を抑制することができるため安定して第二分割溝を形成することができる。また、一方の端部から他方の端部にかけて断続的に第二分割溝を形成することとすれば、意図しない方向にウエハが割れることを低減させることができる。

また、上記の半導体素子の製造方法において、前記第一分割溝が、５μｍ以上６０μｍ以下の深さの溝であるとしても構わない。このように構成することによって、第一分割溝が浅すぎてバーからチップに分割できないことが生じたり、第一分割溝が深すぎてウエハが割れてしまったりすることを低減することができる。

また、上記の半導体素子の製造方法において、前記積層構造が、窒化物系半導体から成ることしても構わないし、前記基板が窒化ガリウムから成ることとしても構わない。

また、上記の半導体素子の製造方法において、前記第二工程が、前記ウエハの一方の面である前記基板の前記第一主面の反対側の面に前記第一分割溝を形成するものであるとともに、前記ウエハの前記第一主面に電極層を形成する第七工程をさらに備えることとしても構わないし、前記ウエハを酸またはアルカリを含む溶液によって洗浄する第六工程を、前記第七工程と前記第二工程との間に行うこととしても構わない。このように構成することによって、溶液によって電極層が腐食されることを防止することができる。

本発明における半導体素子の製造方法は、ウエハのまま第一分割溝及び第二分割溝を形成することとしているため、従来のような第二分割溝に沿って劈開して複数のバーを得た後にそれぞれのバーに第一分割溝を形成する場合と比較して大幅に工数を減少させることができる。

さらに、第二分割溝をダイヤモンドポイントなどのスクライバを用いてウエハに形成することによって、正確に意図した方向に沿って分割溝を形成することが可能となり、得られるチップの共振器長のばらつきを抑制することができる。また、第一分割溝をレーザ照射によりウエハに形成することによって、従来のようにスクライバが消耗したり破損したりして歩留まりが低下することを防ぐことができる。また、レーザスクライブによってデブリを生じたとしても、レーザ端面を形成する前のウエハの状態であるので、レーザ端面を汚染することなくデブリをウェットエッチングなどによって除去することができる。

以下、本発明における実施形態について図１〜図８に基づき説明する。まずウエハの作製方法について具体例を示して説明し、その後にウエハからチップへの分割方法について説明する。なお、図１〜図７に記載する矢印及び結晶方位は図９と同様に基板の結晶方位とそれぞれ対応している。

（ウエハの作製方法）
まず、本発明の実施形態におけるウエハの作製方法の一例について図１及び図２を用いて説明する。図１及び図２はウエハの模式的な断面図である。

最初に、図１（ａ）に示すようにｎ型のＧａＮ基板１の表面である（０００１）面上に、膜厚が０．１〜１０μｍ（例えば４μｍ）のｎ型のＧａＮから成る下部コンタクト層２を成長させ、その上に、膜厚が０．５〜３．０μｍ（例えば２μｍ）のｎ型のＡｌ_0.5Ｇａ_0.95Ｎから成る下部クラッド層３を成長させる。そして、その上に膜厚が０〜０．２μｍ（例えば０．１μｍ）のｎ型のＧａＮから成る下部ガイド層４を成長させ、その上にＩｎ_x1Ｇａ_1-x1Ｎの量子井戸層とＩｎ_x2Ｇａ_1-x2Ｎ障壁層（ただし、ｘ１＞ｘ２）の交互積層構造からなる多重量子井戸構造を有する活性層５を成長させる。

図１（ｂ）は図１（ａ）の活性層５を拡大したものであるが、本例においては活性層５を、障壁層５ａ／量子井戸層５ｂ／障壁層５ａ／量子井戸層５ｂ／障壁層５ａ／量子井戸層５ｂ／障壁層５ａの構成としている。また、障壁層５ａの膜厚を例えば８ｎｍ、量子井戸層５ｂの膜厚を例えば４ｎｍとする。

そして、図１（ａ）に示すように、この活性層５の上に膜厚が０〜０．０２μｍ（例えば０．０１μｍ）ｐ型のＡｌ_0.3Ｇａ_0.7Ｎから成る蒸発防止層６を成長させ、その上に膜厚が０〜０．２μｍ（例えば０．１μｍ）のｐ型のＧａＮからなる上部ガイド層７を成長させる。また、この上に膜厚が０．１〜１．０μｍ（例えば０．５μｍ）のｐ型Ａｌ_0.05Ｇａ_0.95Ｎからなる上部クラッド層８を成長させ、さらにこの上に膜厚が０．０１〜１．０μｍ（例えば０．０５μｍ）のｐ型のＧａＮからなる上部コンタクト層９を成長させる。

次に、図２を用いて基板の表面に窒化物系半導体の各層を積層した後の、電極の形成方法及びストライプ状の導波路であるリッジストライプの形成方法について説明する。図２（ａ）に示すように、図１（ａ）に示したような各窒化物系半導体層２〜９の積層を行った後に上部コンタクト層９の上にＰｄやＮｉを主成分とする第一のｐ電極１０を真空蒸着などにより形成する。そして、第一のｐ電極１０の上のリッジストライプを形成する予定の部分にのみフォトリソグラフィによってレジスト１１を形成するとともに、ＳｉＣｌ₄やＣｌ₂、Ａｒガスなどによって反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：以下、ＲＩＥとする）を行う。

このとき、レジスト１１が形成されなかった部分がエッチングされて、図２（ｂ）に示すように、上部クラッド層８の一部と上部コンタクト層９と第一のｐ電極１０とがストライプ状になるように形成される。そして、この部分がリッジストライプ１２となるが、このエッチングの工程は、ＲＩＥのようなドライエッチングによって行っても構わないし、ウェットエッチングによって行っても構わない。

このようにリッジストライプ１２を形成した後に、上部クラッド層８のストライプ状の部分を除く上部と、レジスト１１を含むリッジストライプ１２の上部及び周囲と、に膜厚０．１〜０．３μｍ（例えば０．１５μｍ）のＳｉＯ₂を主成分とする埋め込み層１３をスパッタリングなどによって成膜する。そして、リッジストライプ１２の頂上のレジスト１１上にかかった埋め込み層１３をレジスト１１とともに除去し、図２（ｃ）に示すように第一のｐ電極１０を露出させる。

そして、リッジストライプ１２の頂上にある第一のｐ電極１０及び埋め込み層１３の上に、パターン化された第二のｐ電極１４を形成する。この第二のｐ電極１４は、例えばＭｏ／Ａｕや、Ｔｉ／Ｐｔ／Ａｕから成り、この順に第一のｐ電極１０及び埋め込み層１３上に形成する。そして、この第二のｐ電極１４を形成後、後述するウエハの分割を容易にするために基板１を研磨して厚みを８０〜１５０μｍ（例えば１３０μｍ）程度に減少させる。そして、従来では基板１の裏面にｎ電極やパッド電極を形成した後に、分割溝を形成してバー、チップへのそれぞれの分割を行うが、本願ではｎ電極やパッド電極を形成する前に後述するような分割溝の形成を行う。

また、図１及び図２はウエハの一部のみを示しているが、ウエハ全体においてはリッジストライプ１２及び第二のｐ電極１４が複数形成されている。特にリッジストライプ１２は、長手方向が平行となるように形成され、かつ＜１−１００＞方向と平行となっている。

なお、リッジストライプ１２の形成において、第一のｐ電極１０の上にレジスト１１を形成する代わりに、例えばＳｉＯ₂のマスク層を形成することとしても構わない。この場合マスク層は、フォトリソグラフィによってレジストを形成した後にＳｉＯ₂を成膜するとともに、レジスト及びレジスト上のＳｉＯ₂を除去することによって形成しても構わない。また、マスク層がＳｉＯ₂から成る場合には、マスク層の除去に例えばバッファードフッ酸などのエッチャントを使用しても構わない。

また、上記ウエハの作製方法の一例においては、第一のｐ電極１０を形成することとしているが、第一のｐ電極１０を形成しない構成としても構わない。ただし、第一のｐ電極１０を形成しない場合はこの第二のｐ電極１４をＰｄ／Ｍｏ／Ａｕや、Ｎｉ／Ａｕから成るものとして、この順に埋め込み層１３及びストライプ状の上部コンタクト層９上に形成する。また、これらの電極は真空蒸着やスパッタリングなどによって形成することができる。また、第二のｐ電極１４を形成した後の基板１の研磨においては、物理的な手法を用いても構わないし化学的な手法を用いても構わない。

また、窒化物系半導体の各層の成長の一部または全てにおいて、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：以下、ＭＯＣＶＤとする）法を用いることとしても構わない。このＭＯＣＶＤ法を用いる場合、原料として、トリメチルガリウム、アンモニア、トリメチルアルミニウム、トリメチルインジウム、シラン、ビスシクロペンタジエニルマグネシウムを用いることが可能であり、キャリアガスとしては水素や窒素を用いることができる。

また、上記ウエハの作製方法については一例に過ぎず、基板や基板上に成長させる各層については自由に追加、削除しても構わない。また、各層の組成を変更したり導電性を変更したりしても構わなく、レーザとしての基本特性が得られる限り自由に設計しても構わない。埋め込み層や電極についても、レーザの基本特性に支障がなければ変更して良い。

また、使用する基板の材質をＳｉＣ等に変えても構わないし、基板の成長面をＧａＮのＭ面（｛１−１００｝面）やＡ面（｛１１−２０｝面）などに変更しても良い。この場合、リッジストライプを作成する結晶面や方向などの方位などが変わることがあることは言うまでもない。さらに、基板のＧａＮに、各元素１％以下程度の不純物が混入していても良い。

（ウエハからチップへの分割方法）
次に、本発明の実施形態におけるウエハからチップへの分割方法について図３〜図７を用いて説明する。分割対象となるウエハは、上述したような基板の表面に平行に形成されたリッジストライプ及び第二のｐ電極を複数備えたウエハであり、ウエハの裏面、即ち基板の裏面に電極が形成されていないものである。

まず、図３を用いて二次分割溝の形成方法について説明する。図３（ａ）は、リッジストライプや第二のｐ電極が形成される面である表面を底面としたウエハの模式的な斜視図であり、図３（ｂ）は裏面側からウエハを見た場合の模式的な平面図である。図３（ａ）、（ｂ）に示すように、本発明の実施形態における分割方法においては、最初にウエハ２０の裏面にレーザスクライブによって二次分割溝２１を形成する。このとき、この二次分割溝２１がリッジストライプ１２と略平行な方向となるように形成する。

この二次分割溝２１は後述する一次分割溝に沿ってウエハ２０を劈開して複数のバーに分割した後に、それぞれのバーをチップに分割するために使用する溝である。そのため、例えばリッジストライプ１２間の真中に二次分割溝２１を形成するように、リッジストライプ１２との位置関係を基準にして二次分割溝２１の位置を決めておくと、バーからチップに分割する際に歩留りよく所望のチップを得ることができるため好ましい。

また、二次分割溝２１は基板の裏面から５μｍ〜６０μｍ程度の深さであると、溝が浅すぎて分割が困難となったり、溝が深すぎてハンドリング中にウエハ２０が破損したりすることを低減することができるため好ましい。また、二次分割溝２１は、バーからチップに分割する際に意図しない方向に割れることを低減させるために、図３（ａ）、（ｂ）に示すようにウエハ２０の端から端まで直線状となるように形成する。

二次分割溝２１をウエハ２０の裏面に形成した後は、レーザスクライブを用いて二次分割溝２１を形成したことにより発生したデブリの除去を行う。このとき、デブリは二次分割溝２１の周囲、即ちウエハ２０の裏面の基板上に付着しており、ＧａやＡｌ、ＩｎなどのIII族の金属を主とした成分から成っている。そして、これらのデブリを酸またはアルカリのエッチャントに溶解させるウェットエッチングを用いて除去する。

このとき用いるエッチャントはどのようなものでもよく無数に存在するが、例えば、硝酸、硫酸、塩酸、燐酸などの酸を含むものや、水酸化ナトリウムや水酸化カリウムなどのアルカリを含むものがある。また、これらのエッチャントが、例えばウエハの表面に形成した第二のｐ電極１４などを腐食する場合は、その部分をレジストで覆うなどの工程が必要となるが、腐食することがない場合や影響が無視できるような程度であれば、そのままデブリを除去しても構わない。

デブリの除去が終了すると、図４に示すように、二次分割溝２１を形成したウエハ２０の裏面の基板１上に電極１５、１６を形成する。図４はウエハの模式的な断面図であり、ウエハの作製方法について説明した図１及び図２に相当するものである。

図４に示すように、まずウエハ２０の裏面の基板１上にｎ電極１５を形成する。このｎ電極１５はＨｆ／Ａｌや、Ｔｉ／Ａｌから成り、この順に基板１の裏面上に形成する。また、ｎ電極１５の形成後、基板１とｎ電極１５との接触抵抗を低減しオーミック接触を保証するために熱処理を施す。そして、分割後のチップを例えばステム上のサブマウントに容易に接続及び固定するために、パッド電極１６をウエハ２０の裏面に形成したｎ電極１５の上に形成する。このパッド電極１６はＭｏ／Ｐｔ／Ａｕからなり、この順にｎ電極１５上に形成する。これらの電極１５、１６も、第一のｐ電極１０及び第二のｐ電極１４と同様に、真空蒸着やスパッタリングなどによって形成する。

そして、ｎ電極１５及びパッド電極１６を形成した後に、ウエハ２０の表面に一次分割溝２２を形成するとともにウエハ２０からバーへ劈開する。この一次分割溝の形成及びウエハ２０からバーへの劈開について、図５及び図６を用いて説明する。図５（ａ）は、ｎ電極やパッド電極が形成される裏面を底面としたウエハの模式的な斜視図であり、図５（ｂ）は表面側からウエハを見た場合の平面図である。また、図６（ａ）及び（ｂ）は、図５（ａ）及び（ｂ）に示したウエハを劈開して得られるバーの一つをそれぞれ示すものであり、図６（ａ）は図５（ａ）に相当する斜視図、図６（ｂ）は図５（ｂ）に相当する平面図である。

図５（ａ）、（ｂ）に示すように、一次分割溝２２をウエハ２０の表面に形成された第二のｐ電極１４の間、例えば真中などにリッジストライプ１２と略垂直な方向となるように形成する。このとき、一次分割溝２２をダイヤモンドポイントなどを用いて直接的にウエハ２０に形成する。また、図５（ａ）、（ｂ）に示すように、一次分割溝２２をウエハ２０の一方の端部にのみ形成することとすると、ウエハ２０全体に一次分割溝２２を形成するよりも工数を削減することができる。そして、一次分割溝２２に沿って刃を当てて劈開を行い、図６（ａ）及び（ｂ）に示すようなバー３０を複数得る。

また、この一次分割溝のリッジストライプ１２と略垂直な方向における間隔によって、バー３０の幅、即ち最終的に得られるチップの共振器長が決定される。なお、この共振器長を、例えば４１５μｍ程度の大きさとしても構わない。

そして、図６（ａ）、（ｂ）に示すようなバー３０の光を出射する側の端面と反対側の端面にコーティング（不図示）を施す。また、これらのコーティングが施されるバー３０のどちらの端面も、一次分割溝に沿って劈開したときの端面である。

光を出射する側の端面には、例えば、Ａｌ₂Ｏ₃１層からなる低反射コーティングを施し、反対側の端面には、例えば、Ａｌ₂Ｏ₃およびＴａ₂Ｏ₅層が交互に積層（例えば、９層程度）された高反射コーティングを形成する。このようなコーティングは、光を出射する側の端面から効率よく光を出射する目的のために形成されるとともに、端面の表面を保護する目的でも形成される。そして、このようなコーティングをバー３０に施した後に、二次分割溝２１に沿ってバーを分割することで、図７の斜視図に示すようなチップ４０を得ることができる。

このような本発明の実施形態における分割方法を用いることによって、ウエハ状態で一次分割溝と二次分割溝とを形成することが可能となる。そのため、従来のような一次分割溝に沿ってウエハを劈開して複数のバーを得るとともに、それぞれのバーに二次分割溝を形成、分割してチップを得る方法を用いるよりも大幅に工数を削減することができる。

また、工数を大幅に削減するとともにレーザスクライブによって確実に二次分割溝を形成することができるようになるため、従来のように、ダイヤモンドポイントが消耗または破損して二次分割溝が意図しない形状や深さになるとともに、バーからチップを得る際に意図しない方向へと割れてチップの歩留りが極端に低下することを抑制することができる。

また、レーザ端面を形成する前のウエハに対して、レーザスクライブによって二次分割溝を形成し、レーザスクライブによって発生するデブリをウェットエッチングによって除去することとしているため、レーザ端面を汚染することなくデブリを除去することができる。特に、窒化物系半導体の半導体レーザ素子においては、レーザ端面が汚染されることにより形成される表面準位を介して電子と正孔とが非発光再結合するとともに出射される光を吸収して発熱する。そして、発熱することでバンドギャップが狭くなり、さらなる光吸収及び発熱を招来して発光強度の低下やレーザ端面の破壊を引き起こすため、レーザ端面の汚染を防ぐことは重要な課題となる。

また、レーザスクライブで二次分割溝を形成することによって、従来のようにダイヤモンドポイントなどを用いてウエハを直接削る方法を用いるよりも速く二次分割溝を形成することができる。

また、基板の裏面にｎ電極やパッド電極を形成する前に、レーザスクライブによる二次分割溝の形成及びデブリの除去を行うことによって、デブリがｎ電極やパッド電極に付着することを防ぐことができる。また、デブリを除去する際のエッチャントによってｎ電極やパッド電極が腐食される可能性を排除することができる。

なお、図５に示すように一次分割溝２２をウエハ２０の一方の端部にだけ形成することとすれば、更なる工数の削減化を図ることができるが、図９（ａ）のように一方の端部から他方の端部にかけて断続的に一次分割溝１０６を形成することとしてもよく、このように断続的に一次分割溝１０６を形成することとすれば、容易かつ確実に意図した方向に劈開を行うことができる。また、図９（ａ）ではリッジストライプ１０５間の全てに一次分割溝１０６を入れることとしているが、一次分割溝１０６の数を減らし、複数のリッジストライプ１０５毎に一次分割溝１０６を形成することとして工数の削減化を図ってもよい。また、一次分割溝をウエハの裏面側に形成してもよい。

また、図３及び図５において二次分割溝２１を直線状となるように形成するとしたが、一次分割溝と同様に、破線状であっても構わない。そして、このように破線状にすることによって、ウエハが割れるおそれを低減させることができる。ただし、一次分割溝に沿って劈開を行いバーを得た際に、バーに二次分割溝が含まれていないとチップに分割する際に新たに二次分割溝を形成する必要が生じるため、少なくとも二次分割溝の形成されない間隔をバーの幅以下にする必要がある。

また、二次分割溝を形成する際にレーザスクライブを用いることとしたが、例えばダイヤモンドポイントなどを用いて直接的に削って二次分割溝を形成しても構わなく、そのように構成しても従来の方法よりは工数を削減することが可能となる。ただし、その場合はダイヤモンドポイントでの二次分割溝形成時に、ウエハが割れないようにするための条件をレーザスクライブを用いた場合よりも数段厳しく選択する必要があると共に、ダイヤモンドポイントの交換頻度を上げて歩留りの不安定性を低減させる必要がある。

また、一次分割溝を形成する際にレーザスクライブを用いても、本発明の実施形態における半導体素子の製造方法による工数低減の効果を妨げるものではないが、レーザスクライブを用いて一次分割溝を形成する場合、溝の底部はＶ字状になるが溝の開口部が数μｍ程度の大きさになってしまうため、分割位置がずれやすくなってしまう。また、形成した分割溝がレーザの照射による溶融の影響を受けて曲がることもあるため、一次分割溝にレーザスクライブを採用するとチップによって共振器長がばらついてしまう場合がある。

一方、ダイヤモンドポイントなどのスクライバを用いて直接削る方法を用いると、分割溝が意図した方向に沿って形成されやすい。そして、溝の底部や先端にクラックなどが発生するため割れやすく、分割位置もずれにくい。したがって、一次分割溝を形成する際には、ダイヤモンドポイントなどのスクライバを用いて直接削る方法を採用した方が、共振器長のばらつきを低減することができるため好ましい。

また、二次分割溝を形成する際にレーザスクライブを用いた場合において、デブリを除去するためにウェットエッチングを行うこととしたが、ＳｉＣｌ₄やＣｌ₂のような塩素系のガスやＡｒなどによるドライエッチングによってデブリを除去することとしても構わない。

また、一次分割溝と二次分割溝とをウエハの同一面上に形成しても構わないが、このように構成すると、一次分割溝に沿って刃を当てて劈開する際の衝撃波がウエハの上記同一面上を走るとともに二次分割溝に伝播することによって、ウエハが意図しない方向に割れてバーの歩留りが低下するおそれがある。そのため、一次分割溝は二次分割溝を形成した面と反対側の面に形成することが好ましい。

そして、本発明の実施形態における分割方法においては、図５に示すように一次分割溝２２と二次分割溝２１とをそれぞれウエハ２０の反対の面に形成することによって、一次分割溝２２に沿って劈開したときの衝撃波が与える二次分割溝２１への影響を低減している。そのため、ウエハ２０に一次分割溝２２及び二次分割溝２１を形成して大幅に工数を削減しても、バーの歩留りを低下させずに維持することができる。

また、図１〜図７に示す本発明の実施形態において、上部クラッド層８及び上部コンタクト層９をストライプ状に形成してその両端をＳｉＯ₂などの埋め込み層１３で挟むリッジ型のレーザ構造に適用する場合について説明したが、本発明の実施形態における分割方法はリッジ型のレーザ構造に適用するだけに限らない。例えば、上部クラッド層にストライプ状のマスクを施すとともに、マスクの隙間から上部クラッド層を再成長させてリッジストライプを形成するＲｉＳ（Ｒｉｄｇｅ ｂｙ Ｓｅｌｅｃｔｉｖｅ ｒｅ−ｇｒｏｗｔｈ）型に適用しても構わないし、下部クラッド層、活性層、上部クラッド層をストライプ状に形成してその両端をＳｉＯ₂などの埋め込み層で挟むＢＨ（Ｂｕｒｉｅｄ Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）型に適用しても構わない。

これらの構造を備えたウエハに本実施形態における分割方法を適用する場合、ウエハのそれぞれのストライプ状の構造が、本実施形態におけるリッジストライプに相当するように一次分割溝と二次分割溝とを形成して、チップに分割することとしても構わない。

また、本発明の実施形態における分割方法によって得られたチップを用いて、例えば図８のレーザ装置の斜視図に示すようなレーザ装置５０を構成しても構わない。このようなレーザ装置５０を構成する場合、得られたチップ４０の裏面をステム５１上に設けられたサブマウント５２に接するように配置するとともに、例えばはんだによってチップ４０をサブマウント５２に固定及び接続する。そして、サブマウント５２及びチップ４０の第二の電極１４にそれぞれワイヤボンディングを施す。

また、サブマウント５２及びチップ４０の第二の電極１４にボンディングされるワイヤ５３ａ、５３ｂは、ステム５１を貫通するピン５４ａ、５４ｂにそれぞれ接続されており、ピン５４ａ、５４ｂとステム５１とは絶縁リング５５ａ、５５ｂによって絶縁されている。そして、チップ４０から出射される光を透過するための窓部５６ａを備えたキャップ５６をステム５１に装着してステム５１とキャップ５６とでチップ４０を封止し、ピン５４ａ、５４ｂ及びワイヤ５３ａ、５３ｂを介してチップ４０に電流を流すことでレーザ発振させ、窓部５６ａから光を出射させる。

そして、このように構成されるレーザ装置５０は、一例として閾値電流２５ｍＡ、スロープ効率１．０Ｗ／Ａ、発振波長４０５ｎｍで発振させることができ、１０ｍＷの出力において２０００時間以上の寿命を有することを確認することができた。

以上、本発明の実施形態に係る半導体素子の製造方法として、窒化ガリウム基板上に窒化物系半導体の積層構造を形成した場合について具体的に説明したが、本発明の範囲はこれに限定されるものではなく、他の材料系の半導体素子においても本発明の製造方法を適用することが可能である。また、他の材料系の半導体素子に適用する場合は、基板や各半導体層、電極、絶縁膜等について、それぞれに適した材料を使用する必要があることは言うまでもない。

本発明は、レーザダイオードに代表される半導体素子の製造方法に関するものであり、特に、窒化物系半導体から成る半導体素子の製造方法に適用すると好適である。

は、本発明の実施形態におけるウエハの断面図である。 は、本発明の実施形態におけるウエハの断面図である。 は、本発明の実施形態におけるウエハの斜視図及び平面図である。 は、本発明の実施形態におけるウエハの断面図である。 は、本発明の実施形態におけるウエハの斜視図及び平面図である。 は、本発明の実施形態におけるバーの斜視図及び平面図である。 は、本発明の実施形態におけるチップの斜視図である。 は、本発明の実施形態におけるチップを用いたレーザ装置の斜視図である。 は、従来のウエハ、バー及びチップの平面図及び斜視図である。

符号の説明

１ 基板
２ 下部コンタクト層
３ 下部クラッド層
４ 下部ガイド層
５ 活性層
５ａ 障壁層
５ｂ 量子井戸層
６ 蒸発防止層
７ 上部ガイド層
８ 上部クラッド層
９ 上部コンタクト層
１０ 第一のｐ電極
１１ レジスト
１２ リッジストライプ
１３ 埋め込み層
１４ 第二のｐ電極
１５ ｎ電極
１６ パッド電極
２０ ウエハ
２１ 二次分割溝
２２ 一次分割溝
３０ バー
４０ チップ

Claims (16)

1. 基板の第一主面に長手方向が略平行となる複数のストライプ状の導波路を有する半導体の積層構造を備えたウエハを作製するとともに、当該ウエハを分割してチップを得る半導体素子の製造方法において、
   前記基板の前記第一主面に前記積層構造を形成して前記ウエハを作製する第一工程と、
   前記第一工程より後に、前記ウエハに前記導波路の長手方向と略平行な方向の第一分割溝を形成する第二工程と、
   前記第二工程より後に、前記ウエハに、前記導波路の長手方向と略垂直な方向の第二分割溝を形成する第三工程と、
   前記第三工程より後に、前記第一分割溝に沿って前記ウエハを分割し、バーを得る第四工程と、
   前記第四工程より後に、前記バーを前記第二分割溝に沿って分割し、前記チップを得る第五工程と、を備えることを特徴とする半導体素子の製造方法。
2. 前記第一分割溝が、前記ウエハの一方の面に形成される溝であるとともに、前記第二分割溝が、前記ウエハの前記一方の面の反対側の他方の面に形成される溝であることを特徴とする請求項１に記載の半導体素子の製造方法。
3. 前記第一分割溝が形成される前記ウエハの前記一方の面が、前記基板の前記第一主面の反対側の第二主面であることを特徴とする請求項２に記載の半導体素子の製造方法。
4. 前記第二工程が、前記第一分割溝をレーザを照射することによって形成するものであることを特徴とする請求項１〜請求項３のいずれかに記載の半導体素子の製造方法。
5. 前記第二工程と前記第三工程との間に、前記ウエハを酸またはアルカリを含む溶液によって洗浄する第六工程をさらに備えることを特徴とする請求項１〜請求項４のいずれかに記載の半導体素子の製造方法。
6. 前記溶液が、硝酸、硫酸、塩酸及び燐酸の少なくとも一つを含むものであることを特徴とする請求項５に記載の半導体素子の製造方法。
7. 前記溶液が、水酸化ナトリウム及び水酸化カリウムの少なくとも一つを含むものであることを特徴とする請求項５に記載の半導体素子の製造方法。
8. 前記第三工程が、前記ウエハをスクライバで削ることによって前記第二分割溝を形成するものであることを特徴とする請求項１〜請求項７のいずれかに記載の半導体素子の製造方法。
9. 前記スクライバがダイヤモンドポイントであることを特徴とする請求項８に記載の半導体素子の製造方法。
10. 前記第一分割溝が、当該第一分割溝が形成される前記ウエハの面の一方の端部から他方の端部まで連続して形成される溝であることを特徴とする請求項１〜請求項９のいずれかに記載の半導体素子の製造方法。
11. 前記第一分割溝が、当該第一分割溝が形成される前記ウエハの面の一方の端部から他方の端部まで断続して形成される溝であり、当該溝が形成されない部分の長さが、前記バーの前記リッジストライプの長手方向と略垂直な方向の長さ以下であることを特徴とする請求項１〜請求項９のいずれかに記載の半導体素子の製造方法。
12. 前記第二分割溝が、当該第二分割溝が形成される前記ウエハの面の一方の端部に形成される溝であることを特徴とする請求項１〜請求項１１のいずれかに記載の半導体素子の製造方法。
13. 前記第二分割溝が、当該第二分割溝が形成される前記ウエハの面の一方の端部から他方の端部にかけて断続的に形成される溝であることを特徴とする請求項１〜請求項１１のいずれかに記載の半導体素子の製造方法。
14. 前記第一分割溝が、５μｍ以上６０μｍ以下の深さの溝であることを特徴とする請求項１〜請求項１３のいずれかに記載の半導体素子の製造方法。
15. 前記積層構造が、窒化物系半導体から成ることを特徴とする請求項１〜請求項１４のいずれかに記載の半導体素子の製造方法。
16. 前記基板が窒化ガリウムから成ることを特徴とする請求項１〜請求項１５のいずれかに記載の半導体素子の製造方法。

Images