JP6894761B2 - 半導体レーザ素子及びその製造方法 - Google Patents

Description

本発明は、レーザ光を出射する半導体レーザ素子及びその製造方法に関する。

ＩＩＩ族元素であるＡｌ、Ｇａ、Ｉｎ等とＶ族元素であるＮとの化合物である窒化物系半導体を有したレーザダイオードに代表される半導体レーザ素子はバンド構造や化学的安定性から発光素子やパワーデバイス等に用いられる。光ディスクドライブ等の光学式情報記録装置の光源用途では、ＧａＮ基板の採用、結晶成長技術の向上、素子構造やウエハプロセス技術の改善等により信頼性確保とコスト削減が行われ、広く用いられるに至っている。また、窒化物系半導体は発振波長が短いため、蛍光体の励起光源として白色ＬＥＤ等に用いられている。

近年、指向性のライト、プロジェクタ、テレビ等の次世代用途として窒化物系半導体による青色レーザ光や緑色レーザ光を用いることが注目を集めている。これらの用途では視認性が要求されるため、レーザ光の高い放射品質が必要になる。しかしながら、通常の窒化物系半導体では基板が透明であるため、活性層からの迷光により基板から光が漏れる。このため、特に垂直横モードのＦＦＰ（Far Field Pattern、遠視野像）においてリップルが発生する問題がある。

リップルを防止する半導体レーザ素子は特許文献１に開示される。図２５はこの半導体レーザ素子の側面断面図を示している。半導体レーザ素子１０１は基板１０２上に窒化物系半導体を積層した活性領域１１４を含む半導体積層膜１１０を有している。半導体積層膜１１０の上部にはストライプ状のリッジストライプ（不図示）が設けられる。リッジストライプから電流注入される活性領域１１４によってストライプ状の導波路が形成される。半導体積層膜１１０上及び基板１０２の裏面上にはそれぞれ電極１２３、電極１２４が設けられる。

また、半導体レーザ素子１０１は導波路の出射部を含む端面上にフィルタ構造部１０６を有している。フィルタ構造部１０６は電磁ビームに対する角度依存性や波長依存性を有した多層膜により形成されている。

活性領域１１４は動作モード中に第１の波長領域のコヒーレントな第１の電磁ビーム１０７と、第２の波長領域のインコヒーレントな第２の電磁ビーム１０８とを発生する。活性領域１１４から成る導波路の出射部から放射されるコヒーレントな第１の電磁ビーム１０７はフィルタ構造部１０６を透過する。

第２の電磁ビーム１０８は第１の電磁ビーム１０７の出射部と異なる領域であって基板１０２を含む領域から出射される。この時、第２の電磁ビーム１０８はフィルタ構造部１０６により減衰する。これにより、半導体レーザ素子１０１からコヒーレントな第１の電磁ビーム１０７のみが出射され、ＦＦＰのリップルを防止することができる。

半導体レーザ素子１０１はウエハ状の基板１０２の第１主面上に半導体積層膜１１０が積層され、半導体積層膜１１０上にリッジストライプ及び電極１２３が形成される。また、ウエハ状の基板１０２の第２主面上に電極１２４が形成される。次に、リッジストライプに直交する方向に基板１０２を切断してバー状の中間体を形成する。次に、導波路の端面を形成する中間体の端面にフィルタ構造部１０６を形成した後、リッジストライプに平行に切断して個片化される。

特開２０１５−１１１７２４号公報（第２１頁〜第３０頁、図３Ａ）

しかしながら、上記従来の半導体レーザ素子１０１によると、バー状の中間体に対して複雑な構造のフィルタ構造部１０６を形成するため、工数が大きくなる問題があった。また、バー状の中間体に対する工程が増えるため中間体のハンドリングによる不良が増加し、半導体レーザ素子１０１の歩留りが低下する問題もあった。

本発明は、工数を削減して歩留りを向上できる半導体レーザ素子及びその製造方法を提供することを目的とする。

上記目的を達成するために本発明は、基板の上面に積層される半導体積層膜によってストライプ状の導波路を形成し、前記導波路の一端面からレーザ光を出射する半導体レーザ素子において、前記基板の下面に前記導波路に交差する方向に延びる溝を設けたことを特徴としている。

また本発明は上記構成の半導体レーザ素子において、前記基板の下面に電極を設け、前記溝の内壁上に前記電極を形成する金属膜が配されることを特徴としている。

また本発明は上記構成の半導体レーザ素子において、前記溝の内壁上の前記金属膜と前記基板との間に酸化物を含む被膜が設けられることを特徴としている。

また本発明は上記構成の半導体レーザ素子において、前記溝の側壁上に凹凸部を設けたことを特徴としている。

また本発明は上記構成の半導体レーザ素子において、前記溝が前記導波路の端面から前記導波路の長手方向に１０μｍ以上離れることを特徴としている。

また本発明は上記構成の半導体レーザ素子において、前記溝の深さが前記基板の厚みよりも小さく、前記基板の厚みの１／１０よりも大きいことを特徴としている。

また本発明は上記構成の半導体レーザ素子において、前記溝の深さが前記基板の厚みの１／３よりも大きいことを特徴としている。

また本発明は、基板上に積層した半導体積層膜によって形成されるストライプ状の導波路の一端面からレーザ光を出射する半導体レーザ素子の製造方法において、
ウエハ状の前記基板の第１主面に前記半導体積層膜をエピタキシャル成長させるエピタキシャル成長工程と、
前記半導体積層膜にストライプ状のストライプ部を形成するストライプ部形成工程と、
前記ストライプ部上に第１電極を形成する第１電極形成工程と、
ウエハ状の前記基板の前記第１主面に対向する第２主面上にレーザスクライブにより前記ストライプ部に交差する方向に延びる溝を形成する溝形成工程と、
前記溝を形成した前記第２主面上に第２電極を形成する第２電極形成工程と、
前記基板を前記溝と異なる位置で前記ストライプ部に直交する方向に切断してバー状の中間体を形成する第１切断工程と、
前記第１切断工程の切断面上に端面コート膜を形成する端面コート膜形成工程と、
前記端面コート膜を形成した前記中間体を前記ストライプ部に平行に切断する第２切断工程と、
を備えたことを特徴としている。

また本発明は上記構成の半導体レーザ素子の製造方法において、前記第２主面上に前記ストライプ部に平行なチップ分割溝を形成するチップ分割溝形成工程と、前記第１主面上に前記ストライプ部に直交するバー分割溝を形成するバー分割溝形成工程とを備え、前記第１切断工程により前記基板を前記バー分割溝上で劈開により切断し、前記第２切断工程により前記基板を前記チップ分割溝上で劈開により切断することを特徴としている。

また本発明は上記構成の半導体レーザ素子の製造方法において、前記チップ分割溝形成工程で前記チップ分割溝をレーザスクライブにより形成するとともに、前記チップ分割溝形成工程及び前記溝形成工程を連続して行い、前記第２電極形成工程の前にレーザスクライブによるデブリを除去するデブリ除去工程を備えたことを特徴としている。

また本発明は上記構成の半導体レーザ素子の製造方法において、前記溝が前記バー分割溝から前記ストライプ部の長手方向に１０μｍ以上離れることを特徴としている。

また本発明は上記構成の半導体レーザ素子の製造方法において、前記溝形成工程により前記溝の内壁上に酸化物を含む被膜を形成し、前記第２電極形成工程により前記被膜上に前記第２電極の金属が配されることを特徴としている。

また本発明は上記構成の半導体レーザ素子の製造方法において、レーザスクライブの掃引速度を可変して前記溝の側壁に凹凸部を形成することを特徴としている。

本発明の半導体レーザ素子によると、基板の上面に半導体積層膜を積層し、下面に導波路に交差する方向に延びる溝を設けたので、垂直横モードのＦＦＰのリップルを防止することができる。この時、溝をウエハ状の基板に形成できるため、半導体レーザ素子の工数を削減するとともに歩留りを向上することができる。

本発明の半導体レーザ素子の製造によると、ウエハ状の基板の第１主面に半導体積層膜をエピタキシャル成長させるエピタキシャル成長工程と、半導体積層膜にストライプ状のストライプ部を形成するストライプ部形成工程と、ウエハ状の基板の第２主面上にレーザスクライブによりストライプ部に交差する方向に延びる溝を形成する溝形成工程とを備えている。このため、ウエハ状の基板の第２主面に溝を形成して垂直横モードのＦＦＰのリップルを防止することができる。従って、半導体レーザ素子の工数を削減するとともに歩留りを向上することができる。

本発明の第１実施形態の半導体レーザ素子を示す斜視図 本発明の第１実施形態の半導体レーザ素子を示す上面図 本発明の第１実施形態の半導体レーザ素子の活性層の積層構造を示す正面図 本発明の第１実施形態の半導体レーザ素子の遮光溝を示す側面断面図 本発明の第１実施形態の半導体レーザ素子の製造工程を示す工程図 本発明の第１実施形態の半導体レーザ素子のエピタキシャル成長工程を示す正面図 本発明の第１実施形態の半導体レーザ素子のｐ側下層電極形成工程を示す正面図 本発明の第１実施形態の半導体レーザ素子のストライプ部形成工程を示す正面図 本発明の第１実施形態の半導体レーザ素子の製造方法の埋め込み層形成工程を示す正面図 本発明の第１実施形態の半導体レーザ素子のｐ側上層電極形成工程を示す正面図 本発明の第１実施形態の半導体レーザ素子のチップ分割溝形成工程を示す斜視図 本発明の第１実施形態の半導体レーザ素子のチップ分割溝形成工程を示す底面図 本発明の第１実施形態の半導体レーザ素子の遮光溝形成工程を示す斜視図 本発明の第１実施形態の半導体レーザ素子の遮光溝形成工程を示す底面図 本発明の第１実施形態の半導体レーザ素子のｎ側電極形成工程を示す正面図 本発明の第１実施形態の半導体レーザ素子のバー分割溝形成工程を示す斜視図 本発明の第１実施形態の半導体レーザ素子のバー分割溝形成工程を示す上面図 本発明の第１実施形態の半導体レーザ素子の第１切断工程を示す斜視図 本発明の第１実施形態の半導体レーザ素子の第１切断工程を示す上面図 本発明の第１実施形態の半導体レーザ素子の端面コート膜形成工程を示す斜視図 本発明の第２実施形態の半導体レーザ素子のバー分割溝形成工程を示す斜視図 本発明の第２実施形態の半導体レーザ素子のバー分割溝形成工程を示す上面図 本発明の第３実施形態の半導体レーザ素子の遮光溝形成工程後のウエハを示す斜視図 本発明の第３実施形態の半導体レーザ素子の遮光溝形成工程後のウエハを示す底面図 従来の半導体レーザ素子を示す側面断面図

＜第１実施形態＞
以下、本発明における実施形態について図面を参照して説明する。各図面に記載する矢印及び結晶方位は基板２の結晶方位にそれぞれ対応している。図１、図２は第１実施形態の半導体レーザ素子の斜視図及び上面図を示している。半導体レーザ素子１は例えば、１３０μｍの厚みのｎ型ＧａＮから成る基板２の（０００１）面から成る上面２ｃにエピタキシャル成長した窒化物系の半導体積層膜１０を有している。基板２には各元素の含有率が１％以下の不純物を混入してもよい。

基板２の上面２ｃの成長面を（０００１）面（Ｃ面）にしているが、（１−１００）面（Ｍ面）または（１１−２０）面（Ａ面）を成長面にしてもよい。また、基板２をＳｉＣ等の他の材料により形成してもよい。

半導体積層膜１０は基板２の上面２ｃに下部コンタクト層１１、下部クラッド層１２、下部ガイド層１３、活性層１４、蒸発防止層１５、上部ガイド層１６、上部クラッド層１７、上部コンタクト層１８を順に積層して形成される。

下部コンタクト層１１は膜厚０．１〜１０μｍ（例えば、４μｍ）のｎ型のＧａＮにより形成される。下部クラッド層１２は膜厚０．５〜３．０μｍ（例えば、２μｍ）のｎ型のＡｌ_ｘ１Ｇａ_１−ｘ１Ｎ（０＜ｘ１＜１）により形成される。下部ガイド層１３は膜厚０．２μｍ以下（例えば、０．１μｍ）のｎ型のＡｌ_ｘ２Ｇａ_１−ｘ２Ｎ（０≦ｘ２＜１、ｘ２＜ｘ１）により形成される。

活性層１４は図３に示すように、４つの障壁層１４ａと３つの量子井戸層１４ｂとが交互に積層された多重量子井戸（ＭＱＷ）構造を有する。量子井戸層１４ｂは例えば膜厚４ｎｍのＩｎ_ｘ３Ｇａ_１−ｘ３Ｎにより形成される。障壁層１４ａは例えば膜厚８ｎｍのＩｎ_ｘ４Ｇａ_１−ｘ４Ｎ（但し、ｘ３＞ｘ４）により形成される。ｘ３、ｘ４の例としてｘ３＝０．０５〜０．１５、ｘ４＝０〜０．１とすることができる。

図２において、活性層１４上に設けられる蒸発防止層１５は膜厚０．０２μｍ以下（例えば、０．０１μｍ）のｐ型のＡｌ_ｙ１Ｇａ_１−ｙ１Ｎ（０＜ｙ１＜１）により形成される。上部ガイド層１６は膜厚０．２μｍ以下（例えば、０．０１μｍ）のｐ型のＡｌ_ｙ２Ｇａ_１−ｙ２Ｎ（０≦ｙ２＜１、ｙ２＜ｙ１）により形成される。上部クラッド層１７は膜厚０．０１〜１μｍ（例えば、０．０５μｍ）のｐ型のＡｌ_ｙ３Ｇａ_１−ｙ３Ｎ（０＜ｙ３＜１、ｙ３＞ｙ２）により形成される。

上部コンタクト層１８は後述するリッジストライプ３０を形成する上部クラッド層１７の凸部上に設けられ、膜厚０．０１〜１μｍ（例えば、０．０５μｍ）のｐ型のＧａＮにより形成される。

半導体積層膜１０の上部には出射面１ａに垂直な＜１−１００＞方向に延びるストライプ状のリッジストライプ３０（ストライプ部）が設けられる。リッジストライプ３０は上部クラッド層１７の厚み方向の中間位置まで掘り込まれて形成される。活性層１４のリッジストライプ３０に面した領域により、ストライプ状の導波路３１が形成される。

リッジストライプ３０の上面にはｐ側下層電極２２が設けられる。ｐ側下層電極２２はＰｄやＮｉを主成分とし、上部コンタクト層１８に対してオーミック接触する。リッジストライプ３０上を除く半導体積層膜１０上には埋め込み層２１が設けられる。埋め込み層２１は例えば膜厚０．１〜０．３μｍ（例えば０．１５μｍ）のＳｉＯ_２等の絶縁性材料により形成される。埋め込み層２１によりリッジストライプ３０の両側面が覆われ、動作モード時の光閉じ込めを行うことができる。

上部コンタクト層１８及び埋め込み層２１上にはリッジストライプ３０の上面からキャリアを注入するためのｐ側上層電極２３が形成されている。ｐ側上層電極２３は例えば、Ｍｏ／Ａｕの積層体、Ｔｉ／Ｐｔ／Ａｕの積層体等により形成される。

尚、ｐ側下層電極２２を省いてもよい。この時、ｐ側上層電極２３が上部コンタクト層１８に対してオーミック接触するために、例えばＰｄ／Ｍｏ／Ａｕの積層体、Ｎｉ／Ａｕの積層体等により形成される。

基板２の下面２ｄにはキャリアを注入するためのｎ側電極２４が形成されている。ｎ側電極２４は基板２に対してオーミック接触されている。ｎ側電極２４は例えば、Ｈｆ／Ａｌの積層体、Ｔｉ／Ａｌの積層体等により形成される。ｎ側電極２４上には半導体レーザ素子１をサブマウントに対する接続及び固定を容易にするためにパッド電極２５が設けられる。パッド電極２５は例えば、Ｍｏ／Ｐｔ／Ａｕの積層体等により形成される。

半導体レーザ素子１の＜１−１００＞方向に対向する出射面１ａ及び対向面１ｂ上には端面コート膜２６（図２０参照）が設けられる。出射面１ａ上の端面コート膜２６はＡｌ_２Ｏ_３等の低反射膜により形成される。対向面１ｂ上の端面コート膜２６はＡｌ_２Ｏ_３及びＴａ_２Ｏ_５を交互に例えば９層積層した高反射膜により形成される。出射面１ａ及び対向面１ｂ上の端面コート膜２６によって導波路３１が共振器を構成する。これにより、ｐ側上層電極２３からリッジストライプ３０を介して活性層１４に電流が注入されると、導波路３１の端面の出射部３１ａからレーザ光が出射される。

また、基板２の下面２ｄには詳細を後述するようにレーザスクライブによって複数の遮光溝４３（溝）が設けられる。遮光溝４３はリッジストライプ３０により形成されるストライプ状の導波路３１に直交した＜１１−２０＞方向に延びる。

尚、遮光溝４３はリッジストライプ３０及び導波路３１に対して交差する方向であれば、直交しない方向に延びてもよい。また、遮光溝４３を１本にしてもよい。

図４は遮光溝４３の側面断面図を示している。遮光溝４３の内壁上にはｎ側電極２４及びパッド電極２５を形成する金属膜２４ａ及び金属膜２５ａが配される。また、金属膜２４ａと基板２との間には遮光溝４３のレーザスクライブ時に形成される酸化物を含む被膜２７が配される。

遮光溝４３によって導波路３１から基板２に入射した迷光が遮光され、基板２から漏れるレーザ光を低減することができる。この時、遮光溝４３の内壁上に金属膜２４ａ、２５ａが配されるため迷光を反射または吸収し、基板２から漏れるレーザ光を低減することができる。また、遮光溝４３の内壁に酸化物を含む被膜２７が設けられるため、ｎ側電極２４の付着強度を向上することができる。

尚、遮光溝４３の内壁上に金属膜２４ａ、２５ａが設けられなくてもよい。この時、基板２に入射した迷光は遮光溝４３上で屈折し、出射面１ａに到達するレーザ光を低減することができる。

遮光溝４３の深さを基板２の厚みの１／１０よりも大きくすると、約１０％の迷光を遮光できる。また、遮光溝４３の深さを基板２の厚みの１／３よりも大きくすると、３０％以上の迷光を遮光できるためより望ましい。この時、遮光溝４３の深さを基板２の厚みよりも大きくすると、基板２が分割されて半導体レーザ素子１の強度が著しく低下する。従って、遮光溝４３の深さを基板２の厚みよりも小さくしている。

図５は半導体レーザ素子１の製造工程を示す工程図である。半導体レーザ素子１はエピタキシャル成長工程、ｐ側下層電極形成工程、ストライプ部形成工程、埋め込み層形成工程、ｐ側上層電極形成工程、研磨工程、チップ分割溝形成工程、遮光溝形成工程、デブリ除去工程、ｎ側電極形成工程、パッド電極形成工程、バー分割溝形成工程、第１切断工程、端面コート膜形成工程、第２切断工程を順に行って形成される。

以下の説明において、ウエハ状の工程途中の中間体を単に「ウエハ５０」という場合がある。また、ウエハ５０を分割したバー状の工程途中の中間体を単に「バー５１」という場合がある。

図６はエピタキシャル成長工程を示す正面図である。エピタキシャル成長工程ではｎ型ＧａＮから成るウエハ状の基板２の第１主面２ａ上にＭＯＣＶＤ法（Metal Organic Chemical Vapor Deposition）等により半導体積層膜１０をエピタキシャル成長させる。

即ち、基板２の第１主面２ａに、下部コンタクト層１１、下部クラッド層１２、下部ガイド層１３を順次成長させる。そして、下部ガイド層１３の上に４つの障壁層１４ａと３つの量子井戸層１４ｂ（図３参照）とを交互に成長させて活性層１４を得る。続いて、活性層１４の上に蒸発防止層１５、上部ガイド層１６、上部クラッド層１７、上部コンタクト層１８を順次成長させる。

ＭＯＣＶＤ法により半導体積層膜１０を形成する場合は、原料としてトリメチルガリウム、アンモニア、トリメチルアルミニウム、トリメチルインジウム、シラン、ビスシクロペンタジエニルマグネシウムを用いることでき、キャリアガスとして水素、窒素を用いることができる。

尚、半導体レーザ素子１の基板２の上面２ｃ（図１参照）は第１主面２ａと同一面であり、下面２ｄ（図１参照）は第１主面２ａに対向する第２主面２ｂと同一面である。

図７はｐ側下層電極形成工程を示す正面図である。ｐ側下層電極形成工程ではウエハ５０の上部コンタクト層１８上に真空蒸着やスパッタリング等によってｐ側下層電極２２を形成する。

図８はストライプ部形成工程を示す正面図である。ストライプ部形成工程ではウエハ５０のｐ側下層電極２２上のリッジストライプ３０の形成予定領域にフォトリソグラフィによってレジスト５を形成する。レジスト５は出射面１ａ（図１参照）に垂直な方向（＜１−１００＞方向）に延びるストライプ状に形成される。

次に、ＳｉＣｌ_４ガス、Ｃｌ_２ガス、Ａｒガス等によってＲＩＥ（Reactive Ion Etching、反応性イオンエッチング）を行い、レジスト５の非形成部分がエッチングされる。これにより、上部クラッド層１７の上端の凸部、上部コンタクト層１８及びｐ側下層電極２２から成るストライプ状のリッジストライプ３０（ストライプ部）が形成される。リッジストライプ３０の形成により、リッジストライプ３０の下方にストライプ状の導波路３１（図１参照）が得られる。

尚、ストライプ部形成工程を上記のＲＩＥのようなドライエッチングにより行ってもよく、ウェットエッチングにより行ってもよい。

また、リッジストライプ３０の形成領域に例えばＳｉＯ_２のマスク層をレジスト５に替えて設けてもよい。この時、リッジストライプ３０の非形成領域にフォトリソグラフィによりレジストを設け、ＳｉＯ_２の成膜後にレジスト及びレジスト上のＳｉＯ_２を除去してマスク層を形成することができる。マスク層の除去は例えばバッファードフッ酸等のエッチャントを使用して行うことができる。

図９は埋め込み層形成工程を示す正面図である。埋め込み層形成工程ではレジスト５（図８参照）の上面、リッジストライプ３０の両側壁及び上部クラッド層１７上にＳｉＯ_２等の埋め込み層２１をスパッタリング等により成膜する。そして、レジスト５上の埋め込み層２１をレジスト５とともに除去し、ｐ側下層電極２２を露出させる。

図１０はｐ側上層電極形成工程を示す正面図である。ｐ側上層電極形成工程ではリッジストライプ３０の頂上に配されたｐ側下層電極２２及び埋め込み層２１の上面に真空蒸着やスパッタリング等によりｐ側上層電極２３（第１電極）を形成する。ｐ側上層電極２３はウエハ５０を分割してチップ状に形成される半導体レーザ素子１の配置に応じてパターン化して複数設けられる。

次に、研磨工程では基板２の第２主面２ｂを研磨し、基板２の厚みを８０〜１５０μｍ（例えば１３０μｍ）程度に減少させる。これにより、後述する第１切断工程及び第２切断工程においてウエハ５０及びバー５１（図１８参照）の分割を容易に行うことができる。尚、基板２を研磨材により物理的に研磨してもよく、薬剤により化学的に研磨してもよい。

図１１、図１２はチップ分割溝形成工程を示す斜視図及び底面図である。チップ分割溝形成工程ではウエハ５０の基板２の第２主面２ｂ上に複数のチップ分割溝４２をレーザスクライブにより形成する。チップ分割溝４２はリッジストライプ３０に平行な＜１−１００＞方向に延び、リッジストライプ３０間に配される。

チップ分割溝４２は後述する第１切断工程でウエハ５０を複数のバー５１（図１８参照）に分割した後に、第２切断工程でバー５１をチップ状に個片化するために使用される。このため、チップ分割溝４２は例えばリッジストライプ３０間の中央等のリッジストライプ３０を基準にした位置に配置される。これにより、バー５１からチップ状に分割する際に歩留りよく所望のチップを得ることができる。

また、チップ分割溝４２は基板２の第２主面２ｂから５〜６０μｍ程度の深さに形成されるとより好ましい。これにより、チップ分割溝４２が浅すぎて分割が困難となったり、深すぎてハンドリング中にウエハ５０が破損したりすることを防止できる。また、チップ分割溝４２はウエハ５０の＜１−１００＞方向の両端面間に延びる直線に形成される。これにより、バー５１（図１８参照）からチップ状の半導体レーザ素子１に分割する際に意図しない方向に割れることを低減できる。

図１３、図１４は遮光溝形成工程（溝形成工程）を示す斜視図及び底面図である。遮光溝形成工程ではウエハ５０の基板２の第２主面２ｂ上に複数の遮光溝４３をレーザスクライブにより形成する。遮光溝４３はリッジストライプ３０に直交する＜１１−２０＞方向に延び、チップ状に個片化される各半導体レーザ素子１に対応して一または複数設けられる。

上記したように遮光溝４３の深さは基板２の厚みよりも小さく、基板２の厚みの１／１０以上が望ましく、１／３以上にするとより望ましい。また、レーザスクライブにおけるレーザ出力または掃引速度を適切に選択することにより、遮光溝４３のアスペクト比を小さくして遮光溝４３上の割れを低減することができる。更に、遮光溝４３の幅をチップ分割溝４２の幅よりも大きくすると、遮光溝４３上の割れをより低減することができる。

また、遮光溝４３をレーザスクライブにより形成する際に、パルス幅がナノ秒オーダーのレーザを用いることによって遮光溝４３の内壁上に酸化物や金属を含む被膜２７（図４参照）が形成される。

更に、ナノ秒オーダーのパルス幅であるレーザパルスを数十ｋＨｚの繰り返し周波数にて掃引速度を変化させると、遮光溝４３の幅を周期的に可変することができる。これにより、遮光溝４３の側壁に長手方向に周期的な波状等の凹凸部（不図示）を形成することができる。凹凸部を設けることにより、基板２に進入した迷光を拡散反射させることができ、基板２から漏れる光をより低減することができる。

次に、デブリ除去工程では、チップ分割溝４２及び遮光溝４３をレーザスクライブにより形成したことにより発生したデブリの除去を行う。デブリはチップ分割溝４２及び遮光溝４３に沿って基板２の第２主面２ｂ上に付着しており、Ｇａ、Ａｌ、Ｉｎ等のＩＩＩ族の金属を主成分としている。

デブリ除去工程はウェットエッチングにより行われ、ウエハ５０を酸またはアルカリのエッチャントに浸漬し、デブリを溶解して除去する。エッチャントに特に制限はないが、例えば硝酸、硫酸、塩酸、燐酸等の酸を含むものや、水酸化ナトリウム、水酸化カリウム等のアルカリを含むものが挙げられる。また、エッチャントがｐ側上層電極２３等を腐食する場合は、その部分をレジスト等で覆った後にウエハ５０をエッチャントに浸漬すればよい。

尚、塩素系ガス（ＳｉＣｌ_４、Ｃｌ_２等）、Ａｒガス等によるドライエッチングによってデブリを除去してもよい。

図１５はｎ側電極形成工程及びパッド電極形成工程を示す正面図である。ｎ側電極形成工程ではウエハ５０の基板２の第２主面２ｂ上に真空蒸着またはスパッタリングによりｎ側電極２４（第２電極）を形成する。

第２主面２ｂ上に上記したＨｆ／ＡｌやＴｉ／Ａｌ等のｎ側電極２４を形成した際に、遮光溝４３の内壁上にもＨｆ／ＡｌやＴｉ／Ａｌの金属膜２４ａ（図４参照）が形成される。ｎ側電極２４が形成されると、基板２とｎ側電極２４との接触抵抗を低減してオーミック接触を保証するために熱処理が施される。

パッド電極形成工程ではｎ側電極２４上に真空蒸着またはスパッタリングによりパッド電極２５を形成する。ｎ側電極２４上に上記したＭｏ／Ｐｔ／Ａｕ等のパッド電極２５を形成した際に、遮光溝４３の内壁にもＭｏ／Ｐｔ／Ａｕの金属膜２５ａ（図４参照）が形成される。

図１６、図１７はバー分割溝形成工程を示す斜視図及び上面図である。バー分割溝形成工程ではウエハ５０の半導体積層膜１０上に複数のバー分割溝４１をダイヤモンドポイントにより形成する。バー分割溝４１は基板２の＜１１−２０＞方向の一方の端部に形成され、リッジストライプ３０に直交する＜１１−２０＞方向に延びてｐ側上層電極２３間に配される。

バー分割溝４１を基板２の一方の端部にのみ形成することにより、ウエハ５０全体にバー分割溝４１を形成するよりも工数を削減することができる。後述する第１切断工程においてウエハ５０はバー分割溝４１上で分割され、バー分割溝４１の側壁は半導体レーザ素子１の出射面１ａ及び対向面１ｂ（図２参照）を形成する。このため、バー分割溝４１の間隔は半導体レーザ素子１の導波路３１（図２参照）の共振器長になり、共振器長は例えば４１５μｍ程度に形成される。

尚、レーザスクライブによりバー分割溝４１を形成してもよい。この時、前述のデブリ除去工程をバー分割溝形成工程の後に行うとより望ましい。

図１８、図１９は第１切断工程を示す斜視図及び上面図を示している。第１切断工程ではウエハ５０の各バー分割溝４１内に刃を当てて劈開を行い、バー状の中間体である複数のバー５１を形成する。これにより、上記したように、劈開面により導波路３１（図２参照）の共振器端面が形成される。

この時、ウエハ５０の上面のバー分割溝４１から下面の遮光溝４３に向かって劈開が発生すると、共振器端面が平坦に形成されない。このため、遮光溝４３はバー分割溝４１と重ならない位置に形成される。遮光溝４３がバー分割溝４１からリッジストライプ３０の長手方向に１０μｍ以上離れると、バー分割溝４１から（０００１）面に垂直に確実に劈開させることができる。これにより、半導体レーザ素子１を個片化した際に遮光溝４３は導波路３１の端面から導波路３１の長手方向に１０μｍ以上離れる。

また、遮光溝４３をｐ側上層電極２３に平面視重なる位置に形成するとより望ましい。これにより、個片化された半導体レーザ素子１の外観検査を容易に行うことができる。

図２０は端面コート膜形成工程を示す斜視図である。端面コート膜形成工程はバー５１の両端の共振器端面上に端面コート膜２６を真空蒸着またはスパッタリングにより形成する。上記したように、出射面１ａ（図２参照）上の端面コート膜２６は低反射膜により形成され、対向面１ｂ（図２参照）上の端面コート膜２６は高反射膜により形成される。これにより、出射部３１ａ（図１参照）から効率よく光を出射するとともに、両端面の表面を保護することができる。

次に、第２切断工程ではバー５１の各チップ分割溝４２内に刃を当てて劈開を行い、複数のチップ状に個片化する。これにより、前述の図１に示す半導体レーザ素子１が得られる。

本実施形態によると、基板２の上面２ｃに半導体積層膜１０を積層し、下面２ｄに導波路３１に交差する方向に延びる遮光溝４３（溝）を設けたので、垂直横モードのＦＦＰのリップルを防止することができる。この時、遮光溝４３をウエハ状の基板２に形成することができ、従来例のようなバー状態でフィルタ構造部１０６（図２５参照）を形成する工程を省くことができる。従って、半導体レーザ素子１の工数を削減するとともに歩留りを向上することができ、半導体レーザ素子１のコストを削減することができる。

また、遮光溝４３の内壁上にｎ側電極２４を形成する金属膜２４ａが配されるので、導波路３１から基板２に入射した迷光を金属膜２４ａで反射または吸収して基板２から漏れるレーザ光を低減することができる。

また、遮光溝４３の内壁上の金属膜２４ａと基板２との間に酸化物を含む被膜２７が設けられるので、ｎ側電極２４の付着強度を向上することができる。

また、遮光溝４３の側壁上に凹凸部を設けると、基板２に入射した迷光を拡散反射して基板２から漏れるレーザ光をより低減することができる。

また、遮光溝４３が導波路３１の端面から導波路３１の長手方向に１０μｍ以上離れるので、共振器端面を平坦に形成することができる。

また、遮光溝４３の深さを基板２の厚みよりも小さく、基板２の厚みの１／１０よりも大きくすることにより、基板２から漏れるレーザ光を確実に低減することができる。

また、遮光溝４３の深さを基板２の厚みの１／３よりも大きくすることにより、基板２から漏れるレーザ光をより確実に低減することができる。

また、ウエハ状の基板２の第１主面２ａに半導体積層膜１０をエピタキシャル成長させるエピタキシャル成長工程と、半導体積層膜１０にストライプ状のリッジストライプ３０（ストライプ部）を形成するストライプ部形成工程と、ウエハ状の基板２の第２主面２ｂ上にレーザスクライブによりリッジストライプ３０に交差する方向に延びる遮光溝４３を形成する遮光溝形成工程（溝形成工程）とを備えている。

これにより、ウエハ状の基板２の第２主面２ｂに遮光溝４３を形成して垂直横モードのＦＦＰのリップルを防止することができる。このため、従来例のようなバー状態でフィルタ構造部１０６（図２５参照）を形成する工程を省くことができる。従って、半導体レーザ素子１の工数を削減するとともに歩留りを向上することができる。

また、基板２の第２主面２ｂ上にリッジストライプ３０に平行なチップ分割溝４２を形成するチップ分割溝形成工程と、基板２の第１主面２ａ上にリッジストライプ３０に直交するバー分割溝４１を形成するバー分割溝形成工程とを備える。これにより、ウエハ５０をバー分割溝４１上の劈開により容易に分割することができ、バー５１をチップ分割溝４２上の劈開により容易に分割することができる。

この時、バー分割溝４１及びチップ分割溝４２をウエハ５０の同じ面に設けてもよいが、本実施形態のように異なる面に設けるとより望ましい。バー分割溝４１及びチップ分割溝４２をウエハ５０の同じ面に設けると、第１切断工程で劈開する際の衝撃波がチップ分割溝４２に伝播してウエハ５０が意図しない方向に割れる可能性がある。このため、バー分割溝４１及びチップ分割溝４２をウエハ５０の異なる面に設けることにより、半導体レーザ素子１の歩留りを向上することができる。

また、チップ分割溝４２をレーザスクライブにより形成してチップ分割溝形成工程及び遮光溝形成工程を連続して行い、第２電極形成工程の前にレーザスクライブによるデブリを除去するデブリ除去工程を備えている。これにより、チップ分割溝４２及び遮光溝４３を連続して容易に形成できるとともに、チップ分割溝４２をダイヤモンドポイントにより形成するよりも工数を削減できる。尚、遮光溝形成工程をチップ分割溝形成工程の前に行ってもよい。

また、ウエハ５０に対してデブリ除去工程が行われるため、共振器端面を汚染することなくデブリを除去することができる。特に、窒化物系半導体の半導体レーザ素子１では共振器端面の汚染により形成される表面準位を介して電子と正孔とが非発光再結合するとともに出射される光を吸収して発熱する。そして、発熱することでバンドギャップが狭くなり、更なる光吸収及び発熱を招来して発光強度の低下や共振器端面の破壊を引き起こす。このため、共振器端面の汚染を防止し、半導体レーザ素子１の信頼性を向上することができる。

加えて、ｎ側電極２４やパッド電極２５を形成する前に基板２の第２主面２ｂ上のデブリが除去されるため、ｎ側電極２４やパッド電極２５に対するデブリの付着を防止することができる。また、デブリを除去する際のエッチャントによるｎ側電極２４やパッド電極２５の腐食の可能性を排除することができる。

また、遮光溝４３がバー分割溝４１からリッジストライプ３０の長手方向に１０μｍ以上離れるので、共振器端面を平坦に形成することができる。

また、遮光溝形成工程により遮光溝４３の内壁上に酸化物を含む被膜２７を形成し、第２電極形成工程により被膜２７上にｎ側電極２４の金属が配される。これにより、基板２に入射した迷光が金属膜２４ａで反射し、基板２から漏れるレーザ光を低減できるとともに、ｎ側電極２４の付着強度を向上することができる。

また、遮光溝形成工程において、レーザスクライブの掃引速度を可変して遮光溝４３の側壁に凹凸部を容易に形成することができる。

＜第２実施形態＞
次に、図２１、図２２は第２実施形態の半導体レーザ素子１のバー分割溝形成工程を示す斜視図及び上面図である。説明の便宜上、前述の図１〜図２０に示す第１実施形態と同様の部分には同一の符号を付している。本実施形態はバー分割溝４１の構成が第１実施形態と異なっている。その他の部分は第１実施形態と同様である。

バー分割溝形成工程ではウエハ５０の半導体積層膜１０上に複数のバー分割溝４１をダイヤモンドポイントにより形成する。バー分割溝４１は基板２の＜１−１００＞方向のｐ側上層電極２３間に配され、＜１１−２０＞方向にリッジストライプ３０を避けて断続的に複数設けられる。

これにより、第１実施形態よりも工数は増加するが、第１切断工程で容易かつ確実に意図した方向に劈開を行うことができる。尚、バー分割溝４１を各リッジストライプ３０間に配しているが、複数のリッジストライプ３０毎に設けて工数を削減してもよい。

＜第３実施形態＞
次に、図２３、図２４は第３実施形態の半導体レーザ素子１の遮光溝形成工程後のウエハ５０を示す斜視図及び底面図である。説明の便宜上、前述の図１〜図２０に示す第１実施形態と同様の部分には同一の符号を付している。本実施形態はチップ分割溝４２の構成が第１実施形態と異なっている。その他の部分は第１実施形態と同様である。

チップ分割溝４２はリッジストライプ３０に平行な＜１−１００＞方向に断続的に延び、リッジストライプ３０間に配される。これにより、第１実施形態よりもウエハ５０が割れる可能性を低減することができる。

この時、チップ分割溝４２の非形成部分の間隔がバー分割溝４１（図１６参照）の間隔よりも小さく形成される。これにより、バー５１（図１８参照）上にチップ分割溝４２を確実に設けることができる。

また、遮光溝４３を避けてチップ分割溝４２を設けることにより、遮光溝４３上の割れを低減することができる。

第１〜第３実施形態において、半導体レーザ素子１がストライプ状のリッジストライプ３０の側面を埋め込み層で挟むリッジ型に形成されるが、活性層１４に電流を注入するストライプ状のストライプ部を有する構造であれば他の構造の半導体レーザ素子１であってもよい。

例えば、上部クラッド層上にストライプ状の窓部を有したＳｉＯ_２等のマスクを設け、窓部内に上部クラッド層を再成長させるＲｉＳ（Ridge by Selective re-growth）型の半導体レーザ素子であってもよい。また、下部クラッド層、活性層及び上部クラッド層をストライプ状に形成してＳｉＯ_２等の埋め込み層で挟むＢＨ（Buried Heterostructure：埋め込みへテロ構造）型の半導体レーザ素子であってもよい。

以上、窒化ガリウム基板上に窒化物系半導体の積層構造を形成した半導体レーザ素子について具体的に説明したが、本発明の範囲はこれに限定されるものではない。他の材料系の半導体レーザ素子においても本発明の製造方法を適用することが可能である。また、他の材料系の半導体レーザ素子に適用する場合は、基板、半導体積層膜、電極、絶縁膜等について、それぞれに適した材料を使用する必要があることは言うまでもない。

本発明によると、レーザダイオードに代表される半導体レーザ素子に利用することができる。特に、窒化物系半導体から成る半導体レーザ素子に適用し、指向性ライト、プロジェクタ、テレビ等の光源に利用することができる。

１、１０１ 半導体レーザ素子
１ａ 出射面
１ｂ 対向面
２、１０２ 基板
２ａ 第１主面
２ｂ 第２主面
２ｃ 上面
２ｄ 下面
５ レジスト
１０ 半導体積層膜
１１ 下部コンタクト層
１２ 下部クラッド層
１３ 下部ガイド層
１４ 活性層
１４ａ 障壁層
１４ｂ 量子井戸層
１５ 蒸発防止層
１６ 上部ガイド層
１７ 上部クラッド層
１８ 上部コンタクト層
２１ 埋め込み層
２２ ｐ側下層電極
２３ ｐ側上層電極
２４ ｎ側電極
２４ａ、２５ａ 金属膜
２５ パッド電極
２６ 端面コート膜
２７ 被膜
３０ リッジストライプ
３１ 導波路
３１ａ 出射部
４１ バー分割溝
４２ チップ分割溝
４３ 遮光溝
５０ ウエハ
５１ バー
１０６ フィルタ構造部
１０７、１０８ 電磁ビーム
１１０ 半導体積層膜
１１４ 活性領域
１２３、１２４ 電極

Claims (10)

1. 基板の上面に積層される半導体積層膜によってストライプ状の導波路を形成し、前記導波路の一端面からレーザ光を出射する半導体レーザ素子において、前記基板の下面に設けられるとともに前記導波路に交差する方向に延びる溝と、前記基板の下面に設けられる電極とを備え、前記溝の内壁上に前記電極を形成する金属膜が配され、前記溝の内壁上の前記金属膜と前記基板との間に酸化物を含む被膜が設けられることを特徴とする半導体レーザ素子。
2. 前記溝の側壁上に凹凸部を設けたことを特徴とする請求項１に記載の半導体レーザ素子。
3. 前記溝が前記導波路の端面から前記導波路の長手方向に１０μｍ以上離れることを特徴とする請求項１または請求項２に記載の半導体レーザ素子。
4. 前記溝の深さが前記基板の厚みよりも小さく、前記基板の厚みの１／１０よりも大きいことを特徴とする請求項１〜請求項３のいずれかに記載の半導体レーザ素子。
5. 前記溝の深さが前記基板の厚みの１／３よりも大きいことを特徴とする請求項４に記載の半導体レーザ素子。
6. 基板上に積層した半導体積層膜によって形成されるストライプ状の導波路の一端面からレーザ光を出射する半導体レーザ素子の製造方法において、
   ウエハ状の前記基板の第１主面に前記半導体積層膜をエピタキシャル成長させるエピタキシャル成長工程と、
   前記半導体積層膜にストライプ状のストライプ部を形成するストライプ部形成工程と、
   前記ストライプ部上に第１電極を形成する第１電極形成工程と、
   ウエハ状の前記基板の前記第１主面に対向する第２主面上にレーザスクライブにより前記ストライプ部に交差する方向に延びる溝を形成する溝形成工程と、
   前記溝を形成した前記第２主面上に第２電極を形成する第２電極形成工程と、
   前記基板を前記溝と異なる位置で前記ストライプ部に直交する方向に切断してバー状の中間体を形成する第１切断工程と、
   前記第１切断工程の切断面上に端面コート膜を形成する端面コート膜形成工程と、
   前記端面コート膜を形成した前記中間体を前記ストライプ部に平行に切断する第２切断工程と、
   を備え、
   前記溝形成工程により前記溝の内壁上に酸化物を含む被膜を形成し、前記第２電極形成工程により前記被膜上に前記第２電極の金属が配されることを特徴とする半導体レーザ素子の製造方法。
7. 前記第２主面上に前記ストライプ部に平行なチップ分割溝を形成するチップ分割溝形成工程と、前記第１主面上に前記ストライプ部に直交するバー分割溝を形成するバー分割溝形成工程とを備え、前記第１切断工程により前記基板を前記バー分割溝上で劈開により切断し、前記第２切断工程により前記基板を前記チップ分割溝上で劈開により切断することを特徴とする請求項６に記載の半導体レーザ素子の製造方法。
8. 前記チップ分割溝形成工程で前記チップ分割溝をレーザスクライブにより形成するとともに、前記チップ分割溝形成工程及び前記溝形成工程を連続して行い、前記第２電極形成工程の前にレーザスクライブによるデブリを除去するデブリ除去工程を備えたことを特徴とする請求項７に記載の半導体レーザ素子の製造方法。
9. 前記溝が前記バー分割溝から前記ストライプ部の長手方向に１０μｍ以上離れることを特徴とする請求項７または請求項８に記載の半導体レーザ素子の製造方法。
10. 前記溝形成工程において、レーザスクライブの掃引速度を可変して前記溝の側壁に凹凸部を形成することを特徴とする請求項６〜請求項９のいずれかに記載の半導体レーザ素子の製造方法。

Images