JP2016127231A - 半導体レーザ素子およびその製造方法 - Google Patents

Abstract

【課題】閾値電流を安定して低くすることが可能な半導体レーザ素子およびその製造方法を提供する。
【解決手段】半導体レーザ素子１は、ｃ面に対してｍ軸方向に傾斜した第１主面２Ａを有する基板と、第１主面２Ａ上にエピタキシャル成長により形成される半導体層３と、を備える。半導体層３は、電子と正孔とが再結合して発光する層である活性層３１を含む。基板２を構成する六方晶系ＩＩＩ族窒化物のｃ軸を第１主面２Ａに投影した場合にｃ軸が延在する方向であるｃ軸投影方向における一対の端部のそれぞれには、活性層３１の共振面３１Ｂ，３１Ｃを含むように割断面３Ａ，３Ｂが形成されている。割断面３Ａ，３Ｂにおいて基板２を含む領域には、複数の段差部２Ｄを含む段差部群２Ｃが形成されている。段差部群２Ｃ内の隣り合う段差部２Ｄ間の間隔の平均値は３μｍ以上である。
【選択図】図４

Description

本発明は半導体レーザ素子およびその製造方法に関するものである。

窒化ガリウム（ＧａＮ）基板のｃ面（｛０００１｝面）に対して傾斜した面である半極性面上に活性層を含む半導体層を形成して得られる半導体レーザ素子が知られている（たとえば、非特許文献１参照）。また、ＩＩＩ族窒化物基板のｃ面に対してｍ軸方向に傾斜した主面上に活性層を含む半導体層を形成し、活性層の共振面を割断により形成する技術が提案されている（たとえば、特許文献１〜３参照）。これにより、レーザ発振の閾値電流を低くすることができる。

特許第４４７５３５７号公報 特開２０１１−１４６６５３号公報 特開２０１１−２５８７１６号公報

Ａ．ＴＹＡＧＩ，ｅｔ ａｌ．、"Ｓｅｍｉｐｏｌａｒ （１０−１−１）ＩｎＧａＮ／ＧａＮ Ｌａｓｅｒ Ｄｉｏｄｅｓ ｏｎ Ｂｕｌｋ ＧａＮ Ｓｕｂｓｔｒａｔｅｓ"、Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ、ＶＯＬ．４６，ＮＯ．１９、２００７、ｐｐ．Ｌ４４４−Ｌ４４５

上記特許文献１〜３に開示された技術では、閾値電流を低くすることができるものの、そのばらつきは比較的大きいという問題がある。

そこで、閾値電流を安定して低くすることが可能な半導体レーザ素子およびその製造方法を提供することを目的の１つとする。

本発明に従った半導体レーザ素子は、六方晶系ＩＩＩ族窒化物からなり、ｃ面に対してｍ軸方向に傾斜した第１主面を有する基板と、第１主面上にエピタキシャル成長により形成され、六方晶系ＩＩＩ族窒化物からなる半導体層と、を備える。半導体層は、電子と正孔とが再結合して発光する層である活性層を含む。基板を構成する六方晶系ＩＩＩ族窒化物のｃ軸を第１主面に投影した場合にｃ軸が延在する方向であるｃ軸投影方向における一対の端部のそれぞれには、活性層の共振面を含むように割断面が形成されている。割断面において基板を含む領域には、複数の段差部を含む段差部群が形成されている。そして、段差部群内の隣り合う段差部間の間隔の平均値は３μｍ以上である。

本発明に従った半導体レーザ素子の製造方法は、六方晶系ＩＩＩ族窒化物からなり、ｃ面に対してｍ軸方向に傾斜した第１主面を有する基板を準備する工程と、第１主面上に、六方晶系ＩＩＩ族窒化物からなり、電子と正孔とが再結合して発光する層である活性層を含む半導体層をエピタキシャル成長により形成して半導体積層体を作製する工程と、半導体積層体を構成する六方晶系ＩＩＩ族窒化物のｃ軸を第１主面に投影した場合にｃ軸が延在する方向であるｃ軸投影方向に交差し、活性層の共振面を含むように割断面を形成する工程と、を備える。割断面を形成する工程は、半導体積層体の一方の主面に、ｃ軸投影方向に交差する方向に延在するスクライブ溝を形成する工程と、スクライブ溝が形成された半導体積層体を、スクライブ溝を挟んで配置される一対の保持部により上記一方の主面側において保持しつつ、上記一方の主面とは反対側の主面である他方の主面側から押圧部材により押圧することにより割断する工程と、を含む。そして、半導体積層体を割断する工程では、スクライブ溝から見てｃ軸投影方向において−ｃ側に離れた上記他方の主面の領域が押圧部材により押圧される。

上記半導体レーザ素子によれば、閾値電流を安定して低くすることが可能な半導体レーザ素子を提供することができる。上記半導体レーザ素子の製造方法によれば、閾値電流を安定して低くすることが可能な半導体レーザ素子を製造することができる。

半導体レーザ素子の構造の一例を示す概略断面図である。 図１の線分ＩＩ−ＩＩに沿う断面を矢印の向きに見た状態に対応する概略断面図である。 半導体レーザ素子をｐ側電極側から見た状態に対応する概略平面図である。 割断面に形成された段差部を示す概略端面図である。 半導体レーザ素子の製造方法の一例を概略的に示すフローチャートである。 半導体レーザ素子の製造方法の一例を説明するための概略断面図である。 半導体レーザ素子の製造方法の一例を説明するための概略断面図である。 半導体レーザ素子の製造方法の一例を説明するための概略断面図である。 図８の線分ＩＸ−ＩＸに沿う断面を矢印の向きに見た状態に対応する概略断面図である。 スクライブ溝の形成状態を示す概略斜視図である。 割断時の押圧部位を説明するための概略断面図である。 共振器長とずれ角との関係を示す図である。 押圧部位を変更した場合のずれ角の分布を示す図である。 段差部の形成状態を示すレーザ顕微鏡写真である。 ずれ角と段差部の間隔との関係を示す模式図である。 Ｉ−Ｌ特性の実験結果を示す図である。

［本願発明の実施形態の説明］
最初に本願発明の実施態様を列記して説明する。本願の半導体レーザ素子は、六方晶系ＩＩＩ族窒化物からなり、ｃ面に対してｍ軸方向に傾斜した第１主面を有する基板と、第１主面上にエピタキシャル成長により形成され、六方晶系ＩＩＩ族窒化物からなる半導体層と、を備える。半導体層は、電子と正孔とが再結合して発光する層である活性層を含む。基板を構成する六方晶系ＩＩＩ族窒化物のｃ軸を第１主面に投影した場合にｃ軸が延在する方向であるｃ軸投影方向における一対の端部のそれぞれには、活性層の共振面を含むように割断面が形成されている。割断面において基板を含む領域には、複数の段差部を含む段差部群が形成されている。そして、段差部群内の隣り合う段差部間の間隔の平均値は３μｍ以上である。

六方晶系ＩＩＩ族窒化物からなる活性層のｃ軸投影方向における両端に共振面として割断面を形成することで、導波路がｃ軸投影方向に沿って延在する。このようにすることにより、レーザ発振の閾値電流を下げることができる。ここで、割断面とは、劈開によって形成されるｃ面、ｍ面、ａ面などの劈開面や、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により形成される面とは異なる面である。この割断面は、共振面として機能する。しかしながら、上述のように、閾値電流のばらつきは比較的大きい。この閾値電流のばらつきを低減する方策について、本発明者は検討を行った。その結果、段差部間の間隔の平均値が３μｍ以上である段差部群が割断面に形成されるようにすることで、閾値電流のばらつきを低減できることを見出した。

本願の半導体レーザ素子においては、割断面において基板を含む領域には、複数の段差部を含む段差部群が形成され、段差部間の間隔の平均値は３μｍ以上である。これにより、閾値電流が安定して低くなる。このように、本願の半導体レーザ素子によれば、閾値電流を安定して低くすることが可能な半導体レーザ素子を提供することができる。

上記半導体レーザ素子において、上記一対の端部のそれぞれに形成される共振面間の距離である共振器長は８００μｍ以上であってもよい。共振器長が大きい場合、閾値電流のばらつきが大きくなりやすい。そのため、閾値電流のばらつきを抑制可能な本願の半導体レーザ素子は、共振器長が８００μｍ以上という長い共振器長を有する半導体レーザ素子に有効に適用することができる。

上記半導体レーザ素子において、上記半導体層の、基板とは反対側の主面には、ｃ軸投影方向に沿って延在するリッジ部が形成されており、第１主面に平行な面内でのｃ軸投影方向に垂直な方向である素子幅方向におけるリッジ部の幅は１０μｍ以上２０μｍ以下であってもよい。このようにすることにより、半導体レーザ素子の出力を向上させることができる。

上記半導体レーザ素子において、上記第１主面に平行な面内においてｃ軸投影方向に垂直な面と上記割断面とのなす角は０．５°以下であってもよい。このようにすることにより、閾値電流のばらつきを一層低減することができる。

上記半導体レーザ素子において、上記素子幅方向に垂直な面内においてｃ軸投影方向に垂直な面と上記割断面とのなす角は５°以下であってもよい。このようにすることにより、閾値電流のばらつきを一層低減することができる。

上記半導体レーザ素子において、上記第１主面はｃ面に対してｍ軸方向に４５°以上８０°以下、または１００°以上１３５°以下の角度で傾斜していてもよい。このようにすることにより、共振面として十分な平坦性および垂直性を割断面に付与することが容易となる。なお、上記第１主面はｃ面に対してｍ軸方向に６３°以上８０°以下、または１００°以上１１７°以下の角度で傾斜していてもよい。

本願の半導体レーザ素子の製造方法は、六方晶系ＩＩＩ族窒化物からなり、ｃ面に対してｍ軸方向に傾斜した第１主面を有する基板を準備する工程と、第１主面上に、六方晶系ＩＩＩ族窒化物からなり、電子と正孔とが再結合して発光する層である活性層を含む半導体層をエピタキシャル成長により形成して半導体積層体を作製する工程と、半導体積層体を構成する六方晶系ＩＩＩ族窒化物のｃ軸を第１主面に投影した場合にｃ軸が延在する方向であるｃ軸投影方向に交差し、活性層の共振面を含むように割断面を形成する工程と、を備える。割断面を形成する工程は、半導体積層体の一方の主面に、ｃ軸投影方向に交差する方向に延在するスクライブ溝を形成する工程と、スクライブ溝が形成された半導体積層体を、スクライブ溝を挟んで配置される一対の保持部により上記一方の主面側において保持しつつ、上記一方の主面とは反対側の主面である他方の主面側から押圧部材により押圧することにより割断する工程と、を含む。そして、半導体積層体を割断する工程では、スクライブ溝から見てｃ軸投影方向において−ｃ側に離れた上記他方の主面の領域が押圧部材により押圧される。

本願の半導体レーザ素子の製造方法においては、スクライブ溝から見てｃ軸投影方向において−ｃ側に離れた上記他方の主面の領域が押圧部材により押圧されて割断が実施される。これにより、段差部間の間隔の平均値が３μｍ以上である段差部群が形成されるように割断面を形成することが容易となる。そのため、本願の半導体レーザ素子の製造方法によれば、閾値電流を安定して低くすることが可能な半導体レーザ素子を容易に製造することができる。ここで、＋ｃ側とは、六方晶系ＩＩＩ族窒化物のｃ軸に沿って窒素面側からＩＩＩ族元素面側に向かう向きをいい、−ｃ側とは、六方晶系ＩＩＩ族窒化物のｃ軸に沿ってＩＩＩ族元素面側から窒素面側に向かう向きをいう。

上記半導体レーザ素子の製造方法において、上記一方の主面は半導体層側の主面であり、上記他方の主面は基板側の主面であってもよい。半導体層側の主面にスクライブ溝を形成することにより、割断面を精度よく形成することが容易となる。

上記半導体レーザ素子の製造方法において、上記半導体積層体を割断する工程では、半導体積層体において上記一対の保持部間の中間位置よりもスクライブ溝がｃ軸投影方向において−ｃ側に位置するように、半導体積層体が上記一対の保持部により保持されてもよい。このようにすることにより、段差部間の間隔の平均値が３μｍ以上である段差部群が形成されるように割断面を形成することが一層容易となる。

上記半導体レーザ素子の製造方法において、半導体積層体を割断する工程では、押圧部材は０．１ｍｍ／ｓ以下の速さで半導体積層体を押圧してもよい。このようにすることにより、段差部間の間隔の平均値が３μｍ以上である段差部群が形成されるように割断面を形成することが一層容易となる。押圧部材の速さは０．０５ｍｍ／ｓ以下とすることがより好ましい。

上記半導体レーザ素子の製造方法において、上記第１主面はｃ面に対してｍ軸方向に４５°以上８０°以下、または１００°以上１３５°以下の角度で傾斜していてもよい。このようにすることにより、共振面として十分な平坦性および垂直性を割断面に付与することが容易となる。なお、上記第１主面はｃ面に対してｍ軸方向に６３°以上８０°以下、または１００°以上１１７°以下の角度で傾斜していてもよい。

［本願発明の実施形態の詳細］
次に、本発明にかかる半導体レーザ素子の一実施の形態を、以下に図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。

図１および図２は、本願の一実施の形態における半導体レーザ素子の構造の一例を示す概略断面図である。図１は、図２の線分Ｉ−Ｉに沿う断面を矢印の向きに見た状態に対応する概略断面図である。また、図２は、図１の線分ＩＩ−ＩＩに沿う断面を矢印の向きに見た状態に対応する概略断面図である。すなわち、図１および図２は、互いに直交する面における断面図である。また、図３は、半導体レーザ素子をｐ側電極側から見た状態に対応する概略平面図である。

図１〜図３を参照して、本実施の形態における半導体レーザ素子１は、基板２と、半導体層３と、絶縁膜７１と、ｐ側電極８１と、ｎ側電極８２と、前側誘電体多層膜６０Ａと、後側誘電体多層膜６０Ｂと、を備えている。基板２は、六方晶系ＩＩＩ族窒化物半導体からなっている。基板２を構成するＩＩＩ族窒化物半導体としては、たとえばＧａＮを採用することができる。基板２は、半極性面である第１の主面２Ａを有している。基板２は、第１の主面２Ａとは反対側の主面である第２の主面２Ｂを有している。第１の主面２Ａは、基板２を構成するＩＩＩ族窒化物半導体のｃ面に対してｍ軸方向に傾斜した面である。

半導体層３は、基板２の第１の主面２Ａ上に接触するように配置されている。半導体層３は、基板２の第１の主面２Ａ上にエピタキシャル成長により形成された層である。半導体層３は、六方晶系ＩＩＩ族窒化物半導体からなっている。半導体層３は、バッファ層２１と、ｎ側クラッド層２２と、第１ｎ側ガイド層２３と、第２ｎ側ガイド層２４と、活性層３１と、第１ｐ側ガイド層４１と、電子ブロック層４２と、第２ｐ側ガイド層４３と、ｐ側クラッド層４４と、コンタクト層４５と、を含んでいる。

バッファ層２１は、基板２の第１の主面２Ａ上に接触するように配置されている。バッファ層２１は、ＩＩＩ族窒化物半導体からなっている。バッファ層２１を構成するＩＩＩ族窒化物半導体としては、たとえば導電型がｎ型であるＧａＮなどを採用することができる。バッファ層２１は、基板２の第１の主面２Ａ上にエピタキシャル成長により形成された層である。

ｎ側クラッド層２２は、バッファ層２１の基板２とは反対側の主面２１Ａ上に接触するように配置されている。ｎ側クラッド層２２は、ＩＩＩ族窒化物半導体からなっている。ｎ側クラッド層２２を構成するＩＩＩ族窒化物半導体としては、たとえば導電型がｎ型であるＩｎＡｌＧａＮ（窒化インジウムアルミニウムガリウム）を採用することができる。ｎ側クラッド層２２は、バッファ層２１の主面２１Ａ上にエピタキシャル成長により形成された層である。

第１ｎ側ガイド層２３は、ｎ側クラッド層２２のバッファ層２１とは反対側の主面２２Ａ上に接触するように配置されている。第１ｎ側ガイド層２３は、ＩＩＩ族窒化物半導体からなっている。第１ｎ側ガイド層２３は、たとえば導電型がｎ型であるＧａＮからなっている。第１ｎ側ガイド層２３は、ｎ側クラッド層２２の主面２２Ａ上にエピタキシャル成長により形成された層である。

第２ｎ側ガイド層２４は、第１ｎ側ガイド層２３のｎ側クラッド層２２とは反対側の主面２３Ａ上に接触するように配置されている。第２ｎ側ガイド層２４は、ＩＩＩ族窒化物半導体からなっている。第２ｎ側ガイド層２４は、たとえばアンドープのＩｎＧａＮ（窒化インジウムガリウム）からなっている。第２ｎ側ガイド層２４は、第１ｎ側ガイド層２３の主面２３Ａ上にエピタキシャル成長により形成された層である。

活性層３１は、第２ｎ側ガイド層２４の第１ｎ側ガイド層２３とは反対側の主面２４Ａ上に接触するように配置されている。活性層３１は、ＩＩＩ族窒化物半導体からなっている。活性層３１は、たとえばＩｎＧａＮからなる井戸層とＧａＮからなる障壁層とが交互に３周期積層された構造を有する。活性層３１は、第２ｎ側ガイド層２４の主面２４Ａ上にエピタキシャル成長により形成された層である。活性層３１は、その内部において電子と正孔とが再結合して光を発生するＭＱＷ（Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）を構成する。

第１ｐ側ガイド層４１は、活性層３１の第２ｎ側ガイド層２４とは反対側の主面３１Ａ上に接触するように配置されている。第１ｐ側ガイド層４１は、ＩＩＩ族窒化物半導体からなっている。第１ｐ側ガイド層４１を構成するＩＩＩ族窒化物半導体としては、たとえばアンドープのＩｎＧａＮを採用することができる。第１ｐ側ガイド層４１は、活性層３１の主面３１Ａ上にエピタキシャル成長により形成された層である。

電子ブロック層４２は、第１ｐ側ガイド層４１の活性層３１とは反対側の主面４１Ａ上に接触するように配置されている。電子ブロック層４２は、ＩＩＩ族窒化物半導体からなっている。電子ブロック層４２を構成するＩＩＩ族窒化物半導体としては、たとえば導電型がｐ型であるＡｌＧａＮなどを採用することができる。電子ブロック層４２は、第１ｐ側ガイド層４１の主面４１Ａ上にエピタキシャル成長により形成された層である。

第２ｐ側ガイド層４３は、電子ブロック層４２の第１ｐ側ガイド層４１とは反対側の主面４２Ａ上に接触するように配置されている。第２ｐ側ガイド層４３は、ＩＩＩ族窒化物半導体からなっている。第２ｐ側ガイド層４３を構成するＩＩＩ族窒化物半導体としては、たとえば導電型がｐ型であるＧａＮを採用することができる。第２ｐ側ガイド層４３は、電子ブロック層４２の主面４２Ａ上にエピタキシャル成長により形成された層である。

ｐ側クラッド層４４は、第２ｐ側ガイド層４３の電子ブロック層４２とは反対側の主面４３Ａ上に接触するように配置されている。ｐ側クラッド層４４は、ＩＩＩ族窒化物半導体からなっている。ｐ側クラッド層４４を構成するＩＩＩ族窒化物半導体としては、たとえば導電型がｐ型であるＩｎＡｌＧａＮ、導電型がｐ型であるＡｌＧａＮなどを採用することができる。ｐ側クラッド層４４は、第２ｐ側ガイド層４３の主面４３Ａ上にエピタキシャル成長により形成された層である。

コンタクト層４５は、ｐ側クラッド層４４の第２ｐ側ガイド層４３とは反対側の主面４４Ａ上に接触するように配置されている。コンタクト層４５は、ＩＩＩ族窒化物半導体からなっている。コンタクト層４５を構成するＩＩＩ族窒化物半導体としては、たとえば導電型がｐ型であるＧａＮなどを採用することができる。コンタクト層４５は、ｐ側クラッド層４４の主面４４Ａ上にエピタキシャル成長により形成された層である。

バッファ層２１の主面２１Ａ、ｎ側クラッド層２２の主面２２Ａ、第１ｎ側ガイド層２３の主面２３Ａ、第２ｎ側ガイド層２４の主面２４Ａ、活性層３１の主面３１Ａ、第１ｐ側ガイド層４１の主面４１Ａ、電子ブロック層４２の主面４２Ａ、第２ｐ側ガイド層４３の主面４３Ａ、ｐ側クラッド層４４の主面４４Ａおよびコンタクト層４５の主面４５Ａは、基板２の第１の主面２Ａと同じ面方位を有している。すなわち、バッファ層２１の主面２１Ａ、ｎ側クラッド層２２の主面２２Ａ、第１ｎ側ガイド層２３の主面２３Ａ、第２ｎ側ガイド層２４の主面２４Ａ、活性層３１の主面３１Ａ、第１ｐ側ガイド層４１の主面４１Ａ、電子ブロック層４２の主面４２Ａ、第２ｐ側ガイド層４３の主面４３Ａ、ｐ側クラッド層４４の主面４４Ａおよびコンタクト層４５の主面４５Ａは、いずれもｃ面に対してｍ軸方向に傾斜した面である。

ここで、図１は、基板２を構成する六方晶系ＩＩＩ族窒化物のｃ軸を第１主面２Ａに投影した場合にｃ軸が延在する方向であるｃ軸投影方向に垂直な断面に対応する。また、図２は、ｃ軸投影方向に沿った断面に対応する。

図１を参照して、半導体層３には、ｃ軸投影方向に沿うように延在する溝部５１が形成されている。溝部５１は、コンタクト層４５の主面４５Ａにおいて開口するとともに、コンタクト層４５、ｐ側クラッド層４４および第２ｐ側ガイド層４３を貫通し、電子ブロック層４２内に底壁を有している。つまり、溝部５１の側壁には、コンタクト層４５、ｐ側クラッド層４４および第２ｐ側ガイド層４３が露出している。溝部５１は、ｃ軸投影方向に垂直な方向において、等間隔に複数形成されている。その結果、隣り合う溝部５１に挟まれた領域は、リッジ部５２を構成する。リッジ部５２には、コンタクト層４５、ｐ側クラッド層４４および第２ｐ側ガイド層４３が含まれる。

半導体層３上に接触するように、絶縁膜７１が形成されている。絶縁膜７１は、たとえば二酸化珪素（ＳｉＯ_２）などの絶縁体からなっている。絶縁膜７１は、溝部５１の底壁および側壁を覆うとともに、コンタクト層４５の主面４５Ａ上にまで延在している。絶縁膜７１には、絶縁膜７１を貫通する開口部７１Ａが形成されている。開口部７１Ａにおいて、コンタクト層４５の主面４５Ａが露出している。そして、開口部７１Ａを充填し、絶縁膜７１上にまで延在するように、ｐ側電極８１が形成されている。ｐ側電極８１は、たとえばＮｉ／Ａｕ（ニッケル／金）など、コンタクト層４５とオーミックコンタクトを形成可能な金属などの導電体からなっている。ｐ側電極８１は、開口部７１Ａにおいて露出するコンタクト層４５と接触している。ｐ側電極８１とコンタクト層４５とは、オーミックコンタクトを形成している。一方、基板２の第２の主面２Ｂ上に接触するように、ｎ側電極８２が配置されている。ｎ側電極８２は、たとえばＴｉ／Ａｌ／Ｔｉ／Ａｕ（チタン／アルミニウム／チタン／金）など、基板２とオーミックコンタクト可能な金属などの導電体からなっている。ｎ側電極８２と基板２とは、オーミックコンタクトを形成している。

図２を参照して、半導体レーザ素子１を構成する半導体層３のｃ軸投影方向における一対の端部のそれぞれには、活性層３１の共振面３１Ｂ，３１Ｃを含むように割断面３Ａ，３Ｂが形成されている。ｃ軸投影方向における半導体層３の一方の端面である前側割断面３Ａ上に接触するように前側誘電体多層膜６０Ａが配置され、他方の端面である後側割断面３Ｂに接触するように後側誘電体多層膜６０Ｂが配置されている。前側誘電体多層膜６０Ａおよび後側誘電体多層膜６０Ｂは、それぞれ半導体層３の前側割断面３Ａおよび後側割断面３Ｂを全域にわたって覆うように形成されている。

図４を参照して、割断面３Ａ，３Ｂにおいて基板２を含む領域には、複数の段差部２Ｄを含む段差部群２Ｃが形成されている。そして、各段差部群２Ｃ内の隣り合う段差部２Ｄ間の間隔の平均値は３μｍ以上である。

次に、本実施の形態における半導体レーザ素子１の動作について説明する。図１〜図３を参照して、ｐ側電極８１とｎ側電極８２との間に電圧が印加されると、ｐ側電極８１とｎ側電極８２との間に電流が流れる。このとき、活性層３１には、ｐ側電極８１側から正孔が、ｎ側電極８２側から電子が注入される。そして、活性層３１内において、正孔と電子とが再結合し、光が発生する。発生した光は、厚み方向において活性層３１内に閉じ込められる。一方、図２を参照して、前側誘電体多層膜６０Ａおよび後側誘電体多層膜６０Ｂが形成されることにより、活性層３１の前側共振面３１Ｂにおける上記光の反射率は後側共振面３１Ｃにおける反射率に比べて小さく調整される。たとえば、上記光の前側共振面３１Ｂにおける反射率は４０％程度、後側共振面３１Ｃにおける反射率は９５％程度と設定される。厚み方向において活性層３１内に閉じ込められた光は、前側共振面３１Ｂと後側共振面３１Ｃとの間で反射を繰り返す。その結果、位相の揃った光が増幅され、レーザ発振が達成される。そして、前側共振面３１Ｂから、レーザ光が放出される。

ここで、本実施の形態の半導体レーザ素子１においては、図４に示すように、割断面３Ａ，３Ｂにおいて基板２を含む領域には、複数の段差部２Ｄを含む段差部群２Ｃが形成され、段差部２Ｄ間の間隔の平均値は３μｍ以上である。これにより、閾値電流が安定して低くなる。このような構造を有することにより、本実施の形態の半導体レーザ素子１は、閾値電流が安定して低い半導体レーザ素子となっている。なお、割断面３Ａ，３Ｂにおいて基板２を含む領域には、複数の段差部群２Ｃが間隔をおいて形成されていてもよい。

半導体レーザ素子１において、前側共振面３１Ｂと後側共振面３１Ｃとの間の距離である共振器長は８００μｍ以上であってもよい。このように共振器長が長い場合であっても、本実施の形態の半導体レーザ素子においては閾値電流のばらつきが抑制される。

また、図１および図３を参照して、半導体レーザ素子１において、第１主面２Ａに平行な面内でのｃ軸投影方向に垂直な方向である素子幅方向におけるリッジ部５２の幅は１０μｍ以上２０μｍ以下であることが好ましい。これにより、半導体レーザ素子１の出力を向上させることができる。

さらに、図２および図３を参照して、第１主面２Ａに平行な面内においてｃ軸投影方向に垂直な面Ｐ_２と割断面３Ａ，３Ｂとのなす角αは０．５°以下であることが好ましい。これにより、閾値電流のばらつきを一層低減することができる。

また、素子幅方向（リッジ部５２の幅方向）に垂直な面内においてｃ軸投影方向に垂直な面Ｐ_１と割断面３Ａ，３Ｂとのなす角βは５°以下であることが好ましい。これにより、閾値電流のばらつきを一層低減することができる。

さらに、基板２の第１主面２Ａはｃ面に対してｍ軸方向に４５°以上８０°以下、または１００°以上１３５°以下の角度で傾斜していることが好ましい。これにより、共振面として十分な平坦性および垂直性を割断面３Ａ，３Ｂに付与することが容易となる。第１主面２Ａはｃ面に対してｍ軸方向に６３°以上８０°以下、または１００°以上１１７°以下の角度で傾斜していてもよい。

次に、半導体レーザ素子１の製造方法の一例について説明する。図５を参照して、本実施の形態における半導体レーザ素子の製造方法では、まず工程（Ｓ１０）として基板準備工程が実施される。この工程（Ｓ１０）では、図６を参照して、ＩＩＩ族窒化物半導体からなり、半極性面、たとえばｃ面に対してｍ軸方向に４５°以上８０°以下、または１００°以上１３５°以下の角度で傾斜した第１の主面２Ａを有する基板２が準備される。第１の主面２Ａは、たとえば｛２０−２１｝面である。具体的には、たとえばｃ軸方向の結晶成長により得られたＧａＮからなるインゴットをｃ面に対してｍ軸方向に７５°の角度をなす平面でスライスし、洗浄、乾燥などの手順を経て、基板２が準備される。

次に、工程（Ｓ２０）としてエピタキシャル成長工程が実施される。この工程（Ｓ２０）では、工程（Ｓ１０）において準備された基板２上にエピタキシャル成長により半導体層３が形成される。具体的には、図６を参照して、基板２の第１の主面２Ａ上に、バッファ層２１、ｎ側クラッド層２２、第１ｎ側ガイド層２３、第２ｎ側ガイド層２４、活性層３１、第１ｐ側ガイド層４１、電子ブロック層４２、第２ｐ側ガイド層４３、ｐ側クラッド層４４およびコンタクト層４５がエピタキシャル成長により順次形成される。この半導体層３の形成は、基板２を成長炉内に設置し、成長炉内に適切な原料ガスを供給しつつ、成長炉内の温度および圧力を適切に調整することにより実施することができる。このとき、Ｇａ（ガリウム）の原料ガスとしては、たとえばＴＭＧ（Ｔｒｉｍｅｔｈｙｌ Ｇａｌｌｉｕｍ）、Ａｌ（アルミニウム）の原料ガスとしては、たとえばＴＭＡ（Ｔｒｉｍｅｔｈｙｌ Ａｌｕｍｉｎｕｍ）、Ｉｎ（インジウム）の原料ガスとしては、たとえばＴＭＩ（Ｔｒｉｍｅｔｈｙｌ Ｉｎｄｉｕｍ）、Ｎ（窒素）の原料ガスとしては、たとえばアンモニアを採用することができる。これらの原料ガスの流量などを適切に調整することにより、所望の成分組成を有するバッファ層２１、ｎ側クラッド層２２、第１ｎ側ガイド層２３、第２ｎ側ガイド層２４、活性層３１、第１ｐ側ガイド層４１、電子ブロック層４２、第２ｐ側ガイド層４３、ｐ側クラッド層４４およびコンタクト層４５を成長させることができる。これにより、図６に示す半導体積層体９を得ることができる。

次に、図５を参照して、工程（Ｓ３０）としてリッジ形成工程が実施される。この工程（Ｓ３０）では、工程（Ｓ２０）において作製された半導体積層体にリッジ部が形成される。具体的には、図６および図７を参照して、コンタクト層４５の主面４５Ａ上に溝部５１の形状に対応する開口を有するマスク層９１を形成する。そして、当該マスク層９１をマスクとしてエッチングを行うことにより、コンタクト層４５、ｐ側クラッド層４４および第２ｐ側ガイド層４３を貫通し、底面を電子ブロック層４２内に有する溝部５１が形成される。その結果、隣り合う溝部５１間に挟まれた領域がリッジ部５２となる。つまり、リッジ部５２には、コンタクト層４５、ｐ側クラッド層４４および第２ｐ側ガイド層４３が含まれることとなる。エッチングは、たとえばドライエッチングを採用することができる。ドライエッチングとしては、たとえばＩＣＰ−ＲＩＥ（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍ − Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を採用することができる。

次に、図５を参照して、工程（Ｓ４０）として電極形成工程が実施される。この工程では、工程（Ｓ３０）においてリッジ部が形成された半導体積層体に、電極が形成される。具体的には、図７〜図９を参照して、まず、溝部５１の底壁および側壁を覆い、コンタクト層４５の主面４５Ａ上にまで延在する絶縁膜７１が形成される。このとき、絶縁膜７１の形成に先立って、マスク層９１においてコンタクト層４５に接触する領域をサイドエッチングし、絶縁膜７１を形成した後、マスク層９１を除去する。その後、ｐ側電極８１を所望の領域に形成する。ｐ側電極８１は、たとえばｐ側電極８１の所望の形状に応じた開口を有するレジストからなるマスクを形成し、その後ｐ側電極８１を構成する金属の膜を形成したうえで、レジストを除去することにより形成することができる。また、ｎ側電極８２は、ｐ側電極８１の形成後、基板２の第２の主面２Ｂ側を研削により除去して基板２を所望の厚みに調整した後、第２の主面２Ｂ上にｎ側電極８２を構成する金属の膜を成膜することにより形成することができる。また、ｐ側電極８１およびｎ側電極８２の形成後、適切なアニールを実施することにより、ｐ側電極８１とコンタクト層４５との間、およびｎ側電極８２と基板２との間の接触抵抗を低減することができる。

次に、図５を参照して、工程（Ｓ５０）としてスクライブ工程が実施される。この工程（Ｓ５０）では、図１０を参照して、たとえば半導体積層体９の半導体層側の主面９Ａに、ｃ軸投影方向に交差する方向に延在するスクライブ溝９Ｃが形成される。具体的には、たとえば波長３５５ｎｍのＹＡＧレーザを照射可能なレーザスクライバを用いてスクライブ溝９Ｃを形成することができる。半導体層側の主面９Ａに、互いに平行な複数のスクライブ溝９Ｃが形成される。レーザスクライバのレーザビームの走査速度は、たとえば５ｍｍ／ｓである。レーザパワーは、たとえば１００ｍＷである。スクライブ溝９Ｃは、半導体層側の主面９Ａの外周部と外周部から所定の距離だけ離れた主面９Ａ内の点とを結ぶように形成される。スクライブ溝９Ｃは、ｃ軸投影方向に交差する方向に延在するように、より具体的にはｃ軸投影方向に直行する方向に延在するように形成される。

次に、図５を参照して、工程（Ｓ６０）として割断工程が実施される。この工程（Ｓ６０）では、工程（Ｓ５０）において形成されたスクライブ溝９Ｃに沿って半導体積層体９が割断される。具体的には、図１１を参照して、まずスクライブ溝９Ｃが形成された半導体積層体９を、スクライブ溝９Ｃを挟んで配置される一対の保持部１０１により半導体層側の主面９Ａ側において保持する。一対の保持部１０１上に保護シート１０２が載置され、保護シート１０２上に半導体層側の主面９Ａが接触するように半導体積層体９が載置される。一対の保持部１０１間にスクライブ溝９Ｃが形成された領域が位置するように、半導体積層体９は配置される。このとき、図１１に示すように、一対の保持部１０１間の中間位置よりもスクライブ溝９Ｃがｃ軸投影方向において−ｃ側に位置するように（図１１において＋ｃ側を示す矢印の向きとは反対側に位置するように）、半導体積層体９が一対の保持部１０１により保持される。

次に、半導体層側の主面９Ａとは反対側の主面である基板側の主面９Ｂ側から押圧部材１０３により押圧することにより、半導体積層体９が割断される。具体的には、押圧部材１０３が半導体積層体９の基板側の主面９Ｂに対して交差する方向、たとえば垂直な方向に相対的に移動し、基板側の主面９Ｂを押圧する。押圧部材１０３は、たとえば０．１ｍｍ／ｓ以下の速さで半導体積層体９を押圧する。このとき、本実施の形態においては、スクライブ溝９Ｃから見てｃ軸投影方向において−ｃ側に離れた基板側の主面９Ｂの領域が押圧部材１０３により押圧される。これにより、ｃ軸投影方向に交差し、活性層３１の共振面３１Ｂ，３１Ｃを含むように割断面３Ａ，３Ｂが形成される。割断面３Ａ，３Ｂは、単一の結晶面（劈開面）から構成されるのではなく、微視的に見て複数の結晶面が互いに接続されて構成される。

次に、図５を参照して、工程（Ｓ６０）として誘電体多層膜形成工程が実施される。この工程（Ｓ６０）では、工程（Ｓ５０）において形成された前側割断面３Ａおよび後側割断面３Ｂ上に、それぞれ前側誘電体多層膜６０Ａおよび後側誘電体多層膜６０Ｂが形成される。前側誘電体多層膜６０Ａおよび後側誘電体多層膜６０Ｂは、たとえばＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）スパッタにより形成することができる。その後、チップ化、ダイボンディング、ワイヤボンディング、パッケージングなどが実施されて本実施の形態の半導体レーザ素子１が完成する。

本実施の形態の半導体レーザ素子の製造方法においては、上記工程（Ｓ６０）において、スクライブ溝９Ｃから見てｃ軸投影方向において−ｃ側に離れた基板側の主面９Ｂの領域が押圧部材１０３により押圧されて割断が実施される。これにより、段差部２Ｄ間の間隔の平均値が３μｍ以上である段差部群２Ｃが形成されるように割断面３Ａ，３Ｂを形成することが容易となる。そのため、本実施の形態の半導体レーザ素子の製造方法によれば、閾値電流を安定して低くすることが可能な半導体レーザ素子１を容易に製造することができる。

上記本願の半導体レーザ素子およびその製造方法について、その有効性を確認する実験を行った。まず、上記実施の形態と同様の手順で工程（Ｓ１０）〜（Ｓ５０）を実施し、工程（Ｓ６０）に代えて特許文献３に記載の従来の方法（スクライブ溝の片側のみを保持部により保持する方法）により割断して共振器長の異なるレーザバーを作製し、割断面のずれ角（第１主面２Ａに平行な面内においてｃ軸投影方向に垂直な面Ｐ_２と割断面３Ａ，３Ｂとのなす角α；図３参照）を測定する実験を行った。実験の結果を図１２に示す。

図１２において横軸は共振器長、縦軸はずれ角αである。図１２を参照して、共振器長が大きくなるにしたがって、ずれ角が大きくなることが分かる。そして、共振器長が８００μｍ以上である場合、ずれ角αが０．５°以上となっている。このようなずれ角は、閾値電流の増大を招来する。このことから、共振器長が８００μｍ以上である場合に、閾値電流を安定して低くすることが可能な本願の半導体レーザ素子およびその製造方法の適用が特に好適であるといえる。

次に、上記実施の形態と同様の手順で工程（Ｓ１０）〜（Ｓ６０）を実施してレーザバーを作製し、これを複数のチップに分離してずれ角αの分布を検証した（条件Ｂ；本願の半導体レーザ素子の製造方法に対応）。一方、比較のため、工程（Ｓ６０）において基板側の主面９Ｂのスクライブ溝９Ｃに対応する領域を押圧部材１０３により押圧してレーザバーを作製した場合（条件Ａ；本願の半導体レーザ素子の製造方法の範囲外の製造方法）、スクライブ溝９Ｃから見てｃ軸投影方向において＋ｃ側に離れた基板側の主面９Ｂの領域を押圧部材１０３により押圧してレーザバーを作製した場合（条件Ｃ；本願の半導体レーザ素子の製造方法の範囲外の製造方法）についても、同様にずれ角αの分布を検証した。

より詳細には、条件Ａでは、間隔が７５０μｍとなるように一対の保持部１０１を配置し、その中間位置（一対の保持部１０１からの距離が３７５μｍである位置）にスクライブ溝９Ｃが位置するように半導体積層体９を保持部１０１上に載置して、基板側の主面９Ｂのスクライブ溝９Ｃに対応する領域を押圧部材１０３により押圧した。押圧部材１０３の押し込み量は５０μｍとした。条件Ｂでは、間隔が９００μｍとなるように一対の保持部１０１を配置し、その中間位置よりもスクライブ溝９Ｃがｃ軸投影方向において−ｃ側、より具体的には−ｃ側の保持部から１７５μｍの距離に位置するように半導体積層体９を保持部１０１上に載置して、基板側の主面９Ｂのスクライブ溝９Ｃに対応する領域から−ｃ側に１００μｍ離れた領域を押圧部材１０３により押圧した。押圧部材１０３の押し込み量は６０μｍとした。条件Ｃでは、間隔が９００μｍとなるように一対の保持部１０１を配置し、その中間位置よりもスクライブ溝９Ｃがｃ軸投影方向において＋ｃ側、より具体的には＋ｃ側の保持部から１７５μｍの距離に位置するように半導体積層体９を保持部１０１上に載置して、基板側の主面９Ｂのスクライブ溝９Ｃに対応する領域から＋ｃ側に１００μｍ離れた領域を押圧部材１０３により押圧した。押圧部材１０３の押し込み量は６０μｍとした。実験の結果を図１３に示す。

図１３において、横軸は、ずれ角、縦軸は確率密度である。図１３を参照して、本願の半導体レーザ素子の製造方法に対応する条件Ｂの場合が、ずれ角αが最も０°に近く、かつばらつきも抑制されていることが分かる。

図１４は、条件Ｂで作製された半導体レーザ素子の割断面のレーザ顕微鏡写真である。図１４に示すように、条件Ｂで作製された半導体レーザ素子の割断面３Ａ，３Ｂにおいて基板２を含む領域には、複数の段差部２Ｄを含む段差部群２Ｃが形成されている。段差部２Ｄの高さは、０．５μｍ程度である。

図１５は、ずれ角αと段差部の間隔との関係を示す図である。図１５において、横軸はずれ角α、縦軸は段差部群内における段差部の間隔の平均値である。図１５を参照して、段差部の間隔の平均値が３μｍ以上である条件の下では、ずれ角αが−０．３°〜０．１°という好ましい範囲となっている。

さらに、条件Ｂで作製されたレーザバーに対して工程（Ｓ７０）と同様の手順で誘電体多層膜６０Ａ，６０Ｂを形成し、室温での電流−光出力特性（Ｉ−Ｌ特性）を調査する実験を行った。電源には、パルス幅５００ｎｓ、デューティ比０．１％のパルス電源を用い、表面電極に針をあてて通電した。そして、レーザバー端面からの発光をフォトダイオードによって検出した。実験結果を図１６に示す。

図１６において、横軸は電流値、縦軸は光出力である。図１６には、同一のレーザバーから作製された１６個のレーザチップのＩ−Ｌ特性が重ねて表示されている。閾値電流の標準偏差は５．７ｍＡとなっており、閾値電流のばらつきが十分に低減されている。

以上の実験結果から、本願の半導体レーザ素子およびその製造方法によれば、閾値電流を安定して低くすることが可能であることが確認される。

今回開示された実施の形態および実施例はすべての点で例示であって、どのような面からも制限的なものではないと理解されるべきである。本発明の範囲は上記した説明ではなく、特許請求の範囲によって規定され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本願の半導体レーザ素子およびその製造方法は、閾値電流を安定して低くすることが求められる半導体レーザ素子およびその製造方法に、特に有利に適用され得る。

１ 半導体レーザ素子
２ 基板
２Ａ，２Ｂ 主面
２Ｃ 段差部群
２Ｄ 段差部
３ 半導体層
３Ａ 前側割断面
３Ｂ 後側割断面
９ 半導体積層体
９Ａ，９Ｂ 主面
９Ｃ スクライブ溝
２１ バッファ層
２１Ａ，２２Ａ，２３Ａ，２４Ａ 主面
２２ ｎ側クラッド層
２３ 第１ｎ側ガイド層
２４ 第２ｎ側ガイド層
３１ 活性層
３１Ａ 主面
３１Ｂ 前側共振面
３１Ｃ 後側共振面
４１ 第１ｐ側ガイド層
４１Ａ，４２Ａ，４３Ａ，４４Ａ，４５Ａ 主面
４２ 電子ブロック層
４３ 第２ｐ側ガイド層
４４ ｐ側クラッド層
４５ コンタクト層
５１ 溝部
５２ リッジ部
６０Ａ 前側誘電体多層膜
６０Ｂ 後側誘電体多層膜
７１ 絶縁膜
７１Ａ 開口部
８１ ｐ側電極
８２ ｎ側電極
９１ マスク層
１０１ 保持部
１０２ 保護シート
１０３ 押圧部材

Claims (11)

1. 六方晶系ＩＩＩ族窒化物からなり、ｃ面に対してｍ軸方向に傾斜した第１主面を有する基板と、
   前記第１主面上にエピタキシャル成長により形成され、六方晶系ＩＩＩ族窒化物からなる半導体層と、を備え、
   前記半導体層は、電子と正孔とが再結合して発光する層である活性層を含み、
   前記基板を構成する六方晶系ＩＩＩ族窒化物のｃ軸を前記第１主面に投影した場合に前記ｃ軸が延在する方向であるｃ軸投影方向における一対の端部のそれぞれには、前記活性層の共振面を含むように割断面が形成されており、
   前記割断面において前記基板を含む領域には、複数の段差部を含む段差部群が形成されており、
   前記段差部群内の隣り合う前記段差部間の間隔の平均値は３μｍ以上である、半導体レーザ素子。
2. 前記一対の端部のそれぞれに形成される前記共振面間の距離である共振器長は８００μｍ以上である、請求項１に記載の半導体レーザ素子。
3. 前記半導体層の、前記基板とは反対側の主面には、前記ｃ軸投影方向に沿って延在するリッジ部が形成されており、
   前記第１主面に平行な面内での前記ｃ軸投影方向に垂直な方向である素子幅方向における前記リッジ部の幅は１０μｍ以上２０μｍ以下である、請求項１または２に記載の半導体レーザ素子。
4. 前記第１主面に平行な面内において前記ｃ軸投影方向に垂直な面と前記割断面とのなす角は０．５°以下である、請求項１〜３のいずれか１項に記載の半導体レーザ素子。
5. 前記素子幅方向に垂直な面内において前記ｃ軸投影方向に垂直な面と前記割断面とのなす角は５°以下である、請求項１〜４のいずれか１項に記載の半導体レーザ素子。
6. 前記第１主面はｃ面に対してｍ軸方向に４５°以上８０°以下、または１００°以上１３５°以下の角度で傾斜している、請求項１〜５のいずれか１項に記載の半導体レーザ素子。
7. 六方晶系ＩＩＩ族窒化物からなり、ｃ面に対してｍ軸方向に傾斜した第１主面を有する基板を準備する工程と、
   前記第１主面上に、六方晶系ＩＩＩ族窒化物からなり、電子と正孔とが再結合して発光する層である活性層を含む半導体層をエピタキシャル成長により形成して半導体積層体を作製する工程と、
   前記半導体積層体を構成する六方晶系ＩＩＩ族窒化物のｃ軸を前記第１主面に投影した場合に前記ｃ軸が延在する方向であるｃ軸投影方向に交差し、前記活性層の共振面を含むように割断面を形成する工程と、を備え、
   前記割断面を形成する工程は、
   前記半導体積層体の一方の主面に、前記ｃ軸投影方向に交差する方向に延在するスクライブ溝を形成する工程と、
   前記スクライブ溝が形成された前記半導体積層体を、前記スクライブ溝を挟んで配置される一対の保持部により前記一方の主面側において保持しつつ、前記一方の主面とは反対側の主面である他方の主面側から押圧部材により押圧することにより割断する工程と、を含み、
   前記半導体積層体を割断する工程では、前記スクライブ溝から見て前記ｃ軸投影方向において−ｃ側に離れた前記他方の主面の領域が前記押圧部材により押圧される、半導体レーザ素子の製造方法。
8. 前記一方の主面は前記半導体層側の主面であり、前記他方の主面は前記基板側の主面である、請求項７に記載の半導体レーザ素子の製造方法。
9. 前記半導体積層体を割断する工程では、前記半導体積層体において前記一対の保持部間の中間位置よりも前記スクライブ溝が前記ｃ軸投影方向において−ｃ側に位置するように、前記半導体積層体が前記一対の保持部により保持される、請求項７または８に記載の半導体レーザ素子の製造方法。
10. 前記半導体積層体を割断する工程では、前記押圧部材は０．１ｍｍ／ｓ以下の速さで前記半導体積層体を押圧する、請求項７〜９のいずれか１項に記載の半導体レーザ素子の製造方法。
11. 前記第１主面はｃ面に対してｍ軸方向に４５°以上８０°以下、または１００°以上１３５°以下の角度で傾斜している、請求項７〜１０のいずれか１項に記載の半導体レーザ素子の製造方法。