JP2016127231A - 半導体レーザ素子およびその製造方法 - Google Patents

半導体レーザ素子およびその製造方法 Download PDF

Info

Publication number
JP2016127231A
JP2016127231A JP2015002199A JP2015002199A JP2016127231A JP 2016127231 A JP2016127231 A JP 2016127231A JP 2015002199 A JP2015002199 A JP 2015002199A JP 2015002199 A JP2015002199 A JP 2015002199A JP 2016127231 A JP2016127231 A JP 2016127231A
Authority
JP
Japan
Prior art keywords
main surface
layer
semiconductor
semiconductor laser
axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015002199A
Other languages
English (en)
Inventor
高木 慎平
Shimpei Takagi
慎平 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2015002199A priority Critical patent/JP2016127231A/ja
Publication of JP2016127231A publication Critical patent/JP2016127231A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】閾値電流を安定して低くすることが可能な半導体レーザ素子およびその製造方法を提供する。
【解決手段】半導体レーザ素子1は、c面に対してm軸方向に傾斜した第1主面2Aを有する基板と、第1主面2A上にエピタキシャル成長により形成される半導体層3と、を備える。半導体層3は、電子と正孔とが再結合して発光する層である活性層31を含む。基板2を構成する六方晶系III族窒化物のc軸を第1主面2Aに投影した場合にc軸が延在する方向であるc軸投影方向における一対の端部のそれぞれには、活性層31の共振面31B,31Cを含むように割断面3A,3Bが形成されている。割断面3A,3Bにおいて基板2を含む領域には、複数の段差部2Dを含む段差部群2Cが形成されている。段差部群2C内の隣り合う段差部2D間の間隔の平均値は3μm以上である。
【選択図】図4

Description

本発明は半導体レーザ素子およびその製造方法に関するものである。
窒化ガリウム(GaN)基板のc面({0001}面)に対して傾斜した面である半極性面上に活性層を含む半導体層を形成して得られる半導体レーザ素子が知られている(たとえば、非特許文献1参照)。また、III族窒化物基板のc面に対してm軸方向に傾斜した主面上に活性層を含む半導体層を形成し、活性層の共振面を割断により形成する技術が提案されている(たとえば、特許文献1〜3参照)。これにより、レーザ発振の閾値電流を低くすることができる。
特許第4475357号公報 特開2011−146653号公報 特開2011−258716号公報
A.TYAGI,et al.、"Semipolar (10−1−1)InGaN/GaN Laser Diodes on Bulk GaN Substrates"、Japanese Journal of Applied Physics、VOL.46,NO.19、2007、pp.L444−L445
上記特許文献1〜3に開示された技術では、閾値電流を低くすることができるものの、そのばらつきは比較的大きいという問題がある。
そこで、閾値電流を安定して低くすることが可能な半導体レーザ素子およびその製造方法を提供することを目的の1つとする。
本発明に従った半導体レーザ素子は、六方晶系III族窒化物からなり、c面に対してm軸方向に傾斜した第1主面を有する基板と、第1主面上にエピタキシャル成長により形成され、六方晶系III族窒化物からなる半導体層と、を備える。半導体層は、電子と正孔とが再結合して発光する層である活性層を含む。基板を構成する六方晶系III族窒化物のc軸を第1主面に投影した場合にc軸が延在する方向であるc軸投影方向における一対の端部のそれぞれには、活性層の共振面を含むように割断面が形成されている。割断面において基板を含む領域には、複数の段差部を含む段差部群が形成されている。そして、段差部群内の隣り合う段差部間の間隔の平均値は3μm以上である。
本発明に従った半導体レーザ素子の製造方法は、六方晶系III族窒化物からなり、c面に対してm軸方向に傾斜した第1主面を有する基板を準備する工程と、第1主面上に、六方晶系III族窒化物からなり、電子と正孔とが再結合して発光する層である活性層を含む半導体層をエピタキシャル成長により形成して半導体積層体を作製する工程と、半導体積層体を構成する六方晶系III族窒化物のc軸を第1主面に投影した場合にc軸が延在する方向であるc軸投影方向に交差し、活性層の共振面を含むように割断面を形成する工程と、を備える。割断面を形成する工程は、半導体積層体の一方の主面に、c軸投影方向に交差する方向に延在するスクライブ溝を形成する工程と、スクライブ溝が形成された半導体積層体を、スクライブ溝を挟んで配置される一対の保持部により上記一方の主面側において保持しつつ、上記一方の主面とは反対側の主面である他方の主面側から押圧部材により押圧することにより割断する工程と、を含む。そして、半導体積層体を割断する工程では、スクライブ溝から見てc軸投影方向において−c側に離れた上記他方の主面の領域が押圧部材により押圧される。
上記半導体レーザ素子によれば、閾値電流を安定して低くすることが可能な半導体レーザ素子を提供することができる。上記半導体レーザ素子の製造方法によれば、閾値電流を安定して低くすることが可能な半導体レーザ素子を製造することができる。
半導体レーザ素子の構造の一例を示す概略断面図である。 図1の線分II−IIに沿う断面を矢印の向きに見た状態に対応する概略断面図である。 半導体レーザ素子をp側電極側から見た状態に対応する概略平面図である。 割断面に形成された段差部を示す概略端面図である。 半導体レーザ素子の製造方法の一例を概略的に示すフローチャートである。 半導体レーザ素子の製造方法の一例を説明するための概略断面図である。 半導体レーザ素子の製造方法の一例を説明するための概略断面図である。 半導体レーザ素子の製造方法の一例を説明するための概略断面図である。 図8の線分IX−IXに沿う断面を矢印の向きに見た状態に対応する概略断面図である。 スクライブ溝の形成状態を示す概略斜視図である。 割断時の押圧部位を説明するための概略断面図である。 共振器長とずれ角との関係を示す図である。 押圧部位を変更した場合のずれ角の分布を示す図である。 段差部の形成状態を示すレーザ顕微鏡写真である。 ずれ角と段差部の間隔との関係を示す模式図である。 I−L特性の実験結果を示す図である。
[本願発明の実施形態の説明]
最初に本願発明の実施態様を列記して説明する。本願の半導体レーザ素子は、六方晶系III族窒化物からなり、c面に対してm軸方向に傾斜した第1主面を有する基板と、第1主面上にエピタキシャル成長により形成され、六方晶系III族窒化物からなる半導体層と、を備える。半導体層は、電子と正孔とが再結合して発光する層である活性層を含む。基板を構成する六方晶系III族窒化物のc軸を第1主面に投影した場合にc軸が延在する方向であるc軸投影方向における一対の端部のそれぞれには、活性層の共振面を含むように割断面が形成されている。割断面において基板を含む領域には、複数の段差部を含む段差部群が形成されている。そして、段差部群内の隣り合う段差部間の間隔の平均値は3μm以上である。
六方晶系III族窒化物からなる活性層のc軸投影方向における両端に共振面として割断面を形成することで、導波路がc軸投影方向に沿って延在する。このようにすることにより、レーザ発振の閾値電流を下げることができる。ここで、割断面とは、劈開によって形成されるc面、m面、a面などの劈開面や、RIE(Reactive Ion Etching)により形成される面とは異なる面である。この割断面は、共振面として機能する。しかしながら、上述のように、閾値電流のばらつきは比較的大きい。この閾値電流のばらつきを低減する方策について、本発明者は検討を行った。その結果、段差部間の間隔の平均値が3μm以上である段差部群が割断面に形成されるようにすることで、閾値電流のばらつきを低減できることを見出した。
本願の半導体レーザ素子においては、割断面において基板を含む領域には、複数の段差部を含む段差部群が形成され、段差部間の間隔の平均値は3μm以上である。これにより、閾値電流が安定して低くなる。このように、本願の半導体レーザ素子によれば、閾値電流を安定して低くすることが可能な半導体レーザ素子を提供することができる。
上記半導体レーザ素子において、上記一対の端部のそれぞれに形成される共振面間の距離である共振器長は800μm以上であってもよい。共振器長が大きい場合、閾値電流のばらつきが大きくなりやすい。そのため、閾値電流のばらつきを抑制可能な本願の半導体レーザ素子は、共振器長が800μm以上という長い共振器長を有する半導体レーザ素子に有効に適用することができる。
上記半導体レーザ素子において、上記半導体層の、基板とは反対側の主面には、c軸投影方向に沿って延在するリッジ部が形成されており、第1主面に平行な面内でのc軸投影方向に垂直な方向である素子幅方向におけるリッジ部の幅は10μm以上20μm以下であってもよい。このようにすることにより、半導体レーザ素子の出力を向上させることができる。
上記半導体レーザ素子において、上記第1主面に平行な面内においてc軸投影方向に垂直な面と上記割断面とのなす角は0.5°以下であってもよい。このようにすることにより、閾値電流のばらつきを一層低減することができる。
上記半導体レーザ素子において、上記素子幅方向に垂直な面内においてc軸投影方向に垂直な面と上記割断面とのなす角は5°以下であってもよい。このようにすることにより、閾値電流のばらつきを一層低減することができる。
上記半導体レーザ素子において、上記第1主面はc面に対してm軸方向に45°以上80°以下、または100°以上135°以下の角度で傾斜していてもよい。このようにすることにより、共振面として十分な平坦性および垂直性を割断面に付与することが容易となる。なお、上記第1主面はc面に対してm軸方向に63°以上80°以下、または100°以上117°以下の角度で傾斜していてもよい。
本願の半導体レーザ素子の製造方法は、六方晶系III族窒化物からなり、c面に対してm軸方向に傾斜した第1主面を有する基板を準備する工程と、第1主面上に、六方晶系III族窒化物からなり、電子と正孔とが再結合して発光する層である活性層を含む半導体層をエピタキシャル成長により形成して半導体積層体を作製する工程と、半導体積層体を構成する六方晶系III族窒化物のc軸を第1主面に投影した場合にc軸が延在する方向であるc軸投影方向に交差し、活性層の共振面を含むように割断面を形成する工程と、を備える。割断面を形成する工程は、半導体積層体の一方の主面に、c軸投影方向に交差する方向に延在するスクライブ溝を形成する工程と、スクライブ溝が形成された半導体積層体を、スクライブ溝を挟んで配置される一対の保持部により上記一方の主面側において保持しつつ、上記一方の主面とは反対側の主面である他方の主面側から押圧部材により押圧することにより割断する工程と、を含む。そして、半導体積層体を割断する工程では、スクライブ溝から見てc軸投影方向において−c側に離れた上記他方の主面の領域が押圧部材により押圧される。
本願の半導体レーザ素子の製造方法においては、スクライブ溝から見てc軸投影方向において−c側に離れた上記他方の主面の領域が押圧部材により押圧されて割断が実施される。これにより、段差部間の間隔の平均値が3μm以上である段差部群が形成されるように割断面を形成することが容易となる。そのため、本願の半導体レーザ素子の製造方法によれば、閾値電流を安定して低くすることが可能な半導体レーザ素子を容易に製造することができる。ここで、+c側とは、六方晶系III族窒化物のc軸に沿って窒素面側からIII族元素面側に向かう向きをいい、−c側とは、六方晶系III族窒化物のc軸に沿ってIII族元素面側から窒素面側に向かう向きをいう。
上記半導体レーザ素子の製造方法において、上記一方の主面は半導体層側の主面であり、上記他方の主面は基板側の主面であってもよい。半導体層側の主面にスクライブ溝を形成することにより、割断面を精度よく形成することが容易となる。
上記半導体レーザ素子の製造方法において、上記半導体積層体を割断する工程では、半導体積層体において上記一対の保持部間の中間位置よりもスクライブ溝がc軸投影方向において−c側に位置するように、半導体積層体が上記一対の保持部により保持されてもよい。このようにすることにより、段差部間の間隔の平均値が3μm以上である段差部群が形成されるように割断面を形成することが一層容易となる。
上記半導体レーザ素子の製造方法において、半導体積層体を割断する工程では、押圧部材は0.1mm/s以下の速さで半導体積層体を押圧してもよい。このようにすることにより、段差部間の間隔の平均値が3μm以上である段差部群が形成されるように割断面を形成することが一層容易となる。押圧部材の速さは0.05mm/s以下とすることがより好ましい。
上記半導体レーザ素子の製造方法において、上記第1主面はc面に対してm軸方向に45°以上80°以下、または100°以上135°以下の角度で傾斜していてもよい。このようにすることにより、共振面として十分な平坦性および垂直性を割断面に付与することが容易となる。なお、上記第1主面はc面に対してm軸方向に63°以上80°以下、または100°以上117°以下の角度で傾斜していてもよい。
[本願発明の実施形態の詳細]
次に、本発明にかかる半導体レーザ素子の一実施の形態を、以下に図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
図1および図2は、本願の一実施の形態における半導体レーザ素子の構造の一例を示す概略断面図である。図1は、図2の線分I−Iに沿う断面を矢印の向きに見た状態に対応する概略断面図である。また、図2は、図1の線分II−IIに沿う断面を矢印の向きに見た状態に対応する概略断面図である。すなわち、図1および図2は、互いに直交する面における断面図である。また、図3は、半導体レーザ素子をp側電極側から見た状態に対応する概略平面図である。
図1〜図3を参照して、本実施の形態における半導体レーザ素子1は、基板2と、半導体層3と、絶縁膜71と、p側電極81と、n側電極82と、前側誘電体多層膜60Aと、後側誘電体多層膜60Bと、を備えている。基板2は、六方晶系III族窒化物半導体からなっている。基板2を構成するIII族窒化物半導体としては、たとえばGaNを採用することができる。基板2は、半極性面である第1の主面2Aを有している。基板2は、第1の主面2Aとは反対側の主面である第2の主面2Bを有している。第1の主面2Aは、基板2を構成するIII族窒化物半導体のc面に対してm軸方向に傾斜した面である。
半導体層3は、基板2の第1の主面2A上に接触するように配置されている。半導体層3は、基板2の第1の主面2A上にエピタキシャル成長により形成された層である。半導体層3は、六方晶系III族窒化物半導体からなっている。半導体層3は、バッファ層21と、n側クラッド層22と、第1n側ガイド層23と、第2n側ガイド層24と、活性層31と、第1p側ガイド層41と、電子ブロック層42と、第2p側ガイド層43と、p側クラッド層44と、コンタクト層45と、を含んでいる。
バッファ層21は、基板2の第1の主面2A上に接触するように配置されている。バッファ層21は、III族窒化物半導体からなっている。バッファ層21を構成するIII族窒化物半導体としては、たとえば導電型がn型であるGaNなどを採用することができる。バッファ層21は、基板2の第1の主面2A上にエピタキシャル成長により形成された層である。
n側クラッド層22は、バッファ層21の基板2とは反対側の主面21A上に接触するように配置されている。n側クラッド層22は、III族窒化物半導体からなっている。n側クラッド層22を構成するIII族窒化物半導体としては、たとえば導電型がn型であるInAlGaN(窒化インジウムアルミニウムガリウム)を採用することができる。n側クラッド層22は、バッファ層21の主面21A上にエピタキシャル成長により形成された層である。
第1n側ガイド層23は、n側クラッド層22のバッファ層21とは反対側の主面22A上に接触するように配置されている。第1n側ガイド層23は、III族窒化物半導体からなっている。第1n側ガイド層23は、たとえば導電型がn型であるGaNからなっている。第1n側ガイド層23は、n側クラッド層22の主面22A上にエピタキシャル成長により形成された層である。
第2n側ガイド層24は、第1n側ガイド層23のn側クラッド層22とは反対側の主面23A上に接触するように配置されている。第2n側ガイド層24は、III族窒化物半導体からなっている。第2n側ガイド層24は、たとえばアンドープのInGaN(窒化インジウムガリウム)からなっている。第2n側ガイド層24は、第1n側ガイド層23の主面23A上にエピタキシャル成長により形成された層である。
活性層31は、第2n側ガイド層24の第1n側ガイド層23とは反対側の主面24A上に接触するように配置されている。活性層31は、III族窒化物半導体からなっている。活性層31は、たとえばInGaNからなる井戸層とGaNからなる障壁層とが交互に3周期積層された構造を有する。活性層31は、第2n側ガイド層24の主面24A上にエピタキシャル成長により形成された層である。活性層31は、その内部において電子と正孔とが再結合して光を発生するMQW(Multi Quantum Well)を構成する。
第1p側ガイド層41は、活性層31の第2n側ガイド層24とは反対側の主面31A上に接触するように配置されている。第1p側ガイド層41は、III族窒化物半導体からなっている。第1p側ガイド層41を構成するIII族窒化物半導体としては、たとえばアンドープのInGaNを採用することができる。第1p側ガイド層41は、活性層31の主面31A上にエピタキシャル成長により形成された層である。
電子ブロック層42は、第1p側ガイド層41の活性層31とは反対側の主面41A上に接触するように配置されている。電子ブロック層42は、III族窒化物半導体からなっている。電子ブロック層42を構成するIII族窒化物半導体としては、たとえば導電型がp型であるAlGaNなどを採用することができる。電子ブロック層42は、第1p側ガイド層41の主面41A上にエピタキシャル成長により形成された層である。
第2p側ガイド層43は、電子ブロック層42の第1p側ガイド層41とは反対側の主面42A上に接触するように配置されている。第2p側ガイド層43は、III族窒化物半導体からなっている。第2p側ガイド層43を構成するIII族窒化物半導体としては、たとえば導電型がp型であるGaNを採用することができる。第2p側ガイド層43は、電子ブロック層42の主面42A上にエピタキシャル成長により形成された層である。
p側クラッド層44は、第2p側ガイド層43の電子ブロック層42とは反対側の主面43A上に接触するように配置されている。p側クラッド層44は、III族窒化物半導体からなっている。p側クラッド層44を構成するIII族窒化物半導体としては、たとえば導電型がp型であるInAlGaN、導電型がp型であるAlGaNなどを採用することができる。p側クラッド層44は、第2p側ガイド層43の主面43A上にエピタキシャル成長により形成された層である。
コンタクト層45は、p側クラッド層44の第2p側ガイド層43とは反対側の主面44A上に接触するように配置されている。コンタクト層45は、III族窒化物半導体からなっている。コンタクト層45を構成するIII族窒化物半導体としては、たとえば導電型がp型であるGaNなどを採用することができる。コンタクト層45は、p側クラッド層44の主面44A上にエピタキシャル成長により形成された層である。
バッファ層21の主面21A、n側クラッド層22の主面22A、第1n側ガイド層23の主面23A、第2n側ガイド層24の主面24A、活性層31の主面31A、第1p側ガイド層41の主面41A、電子ブロック層42の主面42A、第2p側ガイド層43の主面43A、p側クラッド層44の主面44Aおよびコンタクト層45の主面45Aは、基板2の第1の主面2Aと同じ面方位を有している。すなわち、バッファ層21の主面21A、n側クラッド層22の主面22A、第1n側ガイド層23の主面23A、第2n側ガイド層24の主面24A、活性層31の主面31A、第1p側ガイド層41の主面41A、電子ブロック層42の主面42A、第2p側ガイド層43の主面43A、p側クラッド層44の主面44Aおよびコンタクト層45の主面45Aは、いずれもc面に対してm軸方向に傾斜した面である。
ここで、図1は、基板2を構成する六方晶系III族窒化物のc軸を第1主面2Aに投影した場合にc軸が延在する方向であるc軸投影方向に垂直な断面に対応する。また、図2は、c軸投影方向に沿った断面に対応する。
図1を参照して、半導体層3には、c軸投影方向に沿うように延在する溝部51が形成されている。溝部51は、コンタクト層45の主面45Aにおいて開口するとともに、コンタクト層45、p側クラッド層44および第2p側ガイド層43を貫通し、電子ブロック層42内に底壁を有している。つまり、溝部51の側壁には、コンタクト層45、p側クラッド層44および第2p側ガイド層43が露出している。溝部51は、c軸投影方向に垂直な方向において、等間隔に複数形成されている。その結果、隣り合う溝部51に挟まれた領域は、リッジ部52を構成する。リッジ部52には、コンタクト層45、p側クラッド層44および第2p側ガイド層43が含まれる。
半導体層3上に接触するように、絶縁膜71が形成されている。絶縁膜71は、たとえば二酸化珪素(SiO)などの絶縁体からなっている。絶縁膜71は、溝部51の底壁および側壁を覆うとともに、コンタクト層45の主面45A上にまで延在している。絶縁膜71には、絶縁膜71を貫通する開口部71Aが形成されている。開口部71Aにおいて、コンタクト層45の主面45Aが露出している。そして、開口部71Aを充填し、絶縁膜71上にまで延在するように、p側電極81が形成されている。p側電極81は、たとえばNi/Au(ニッケル/金)など、コンタクト層45とオーミックコンタクトを形成可能な金属などの導電体からなっている。p側電極81は、開口部71Aにおいて露出するコンタクト層45と接触している。p側電極81とコンタクト層45とは、オーミックコンタクトを形成している。一方、基板2の第2の主面2B上に接触するように、n側電極82が配置されている。n側電極82は、たとえばTi/Al/Ti/Au(チタン/アルミニウム/チタン/金)など、基板2とオーミックコンタクト可能な金属などの導電体からなっている。n側電極82と基板2とは、オーミックコンタクトを形成している。
図2を参照して、半導体レーザ素子1を構成する半導体層3のc軸投影方向における一対の端部のそれぞれには、活性層31の共振面31B,31Cを含むように割断面3A,3Bが形成されている。c軸投影方向における半導体層3の一方の端面である前側割断面3A上に接触するように前側誘電体多層膜60Aが配置され、他方の端面である後側割断面3Bに接触するように後側誘電体多層膜60Bが配置されている。前側誘電体多層膜60Aおよび後側誘電体多層膜60Bは、それぞれ半導体層3の前側割断面3Aおよび後側割断面3Bを全域にわたって覆うように形成されている。
図4を参照して、割断面3A,3Bにおいて基板2を含む領域には、複数の段差部2Dを含む段差部群2Cが形成されている。そして、各段差部群2C内の隣り合う段差部2D間の間隔の平均値は3μm以上である。
次に、本実施の形態における半導体レーザ素子1の動作について説明する。図1〜図3を参照して、p側電極81とn側電極82との間に電圧が印加されると、p側電極81とn側電極82との間に電流が流れる。このとき、活性層31には、p側電極81側から正孔が、n側電極82側から電子が注入される。そして、活性層31内において、正孔と電子とが再結合し、光が発生する。発生した光は、厚み方向において活性層31内に閉じ込められる。一方、図2を参照して、前側誘電体多層膜60Aおよび後側誘電体多層膜60Bが形成されることにより、活性層31の前側共振面31Bにおける上記光の反射率は後側共振面31Cにおける反射率に比べて小さく調整される。たとえば、上記光の前側共振面31Bにおける反射率は40%程度、後側共振面31Cにおける反射率は95%程度と設定される。厚み方向において活性層31内に閉じ込められた光は、前側共振面31Bと後側共振面31Cとの間で反射を繰り返す。その結果、位相の揃った光が増幅され、レーザ発振が達成される。そして、前側共振面31Bから、レーザ光が放出される。
ここで、本実施の形態の半導体レーザ素子1においては、図4に示すように、割断面3A,3Bにおいて基板2を含む領域には、複数の段差部2Dを含む段差部群2Cが形成され、段差部2D間の間隔の平均値は3μm以上である。これにより、閾値電流が安定して低くなる。このような構造を有することにより、本実施の形態の半導体レーザ素子1は、閾値電流が安定して低い半導体レーザ素子となっている。なお、割断面3A,3Bにおいて基板2を含む領域には、複数の段差部群2Cが間隔をおいて形成されていてもよい。
半導体レーザ素子1において、前側共振面31Bと後側共振面31Cとの間の距離である共振器長は800μm以上であってもよい。このように共振器長が長い場合であっても、本実施の形態の半導体レーザ素子においては閾値電流のばらつきが抑制される。
また、図1および図3を参照して、半導体レーザ素子1において、第1主面2Aに平行な面内でのc軸投影方向に垂直な方向である素子幅方向におけるリッジ部52の幅は10μm以上20μm以下であることが好ましい。これにより、半導体レーザ素子1の出力を向上させることができる。
さらに、図2および図3を参照して、第1主面2Aに平行な面内においてc軸投影方向に垂直な面Pと割断面3A,3Bとのなす角αは0.5°以下であることが好ましい。これにより、閾値電流のばらつきを一層低減することができる。
また、素子幅方向(リッジ部52の幅方向)に垂直な面内においてc軸投影方向に垂直な面Pと割断面3A,3Bとのなす角βは5°以下であることが好ましい。これにより、閾値電流のばらつきを一層低減することができる。
さらに、基板2の第1主面2Aはc面に対してm軸方向に45°以上80°以下、または100°以上135°以下の角度で傾斜していることが好ましい。これにより、共振面として十分な平坦性および垂直性を割断面3A,3Bに付与することが容易となる。第1主面2Aはc面に対してm軸方向に63°以上80°以下、または100°以上117°以下の角度で傾斜していてもよい。
次に、半導体レーザ素子1の製造方法の一例について説明する。図5を参照して、本実施の形態における半導体レーザ素子の製造方法では、まず工程(S10)として基板準備工程が実施される。この工程(S10)では、図6を参照して、III族窒化物半導体からなり、半極性面、たとえばc面に対してm軸方向に45°以上80°以下、または100°以上135°以下の角度で傾斜した第1の主面2Aを有する基板2が準備される。第1の主面2Aは、たとえば{20−21}面である。具体的には、たとえばc軸方向の結晶成長により得られたGaNからなるインゴットをc面に対してm軸方向に75°の角度をなす平面でスライスし、洗浄、乾燥などの手順を経て、基板2が準備される。
次に、工程(S20)としてエピタキシャル成長工程が実施される。この工程(S20)では、工程(S10)において準備された基板2上にエピタキシャル成長により半導体層3が形成される。具体的には、図6を参照して、基板2の第1の主面2A上に、バッファ層21、n側クラッド層22、第1n側ガイド層23、第2n側ガイド層24、活性層31、第1p側ガイド層41、電子ブロック層42、第2p側ガイド層43、p側クラッド層44およびコンタクト層45がエピタキシャル成長により順次形成される。この半導体層3の形成は、基板2を成長炉内に設置し、成長炉内に適切な原料ガスを供給しつつ、成長炉内の温度および圧力を適切に調整することにより実施することができる。このとき、Ga(ガリウム)の原料ガスとしては、たとえばTMG(Trimethyl Gallium)、Al(アルミニウム)の原料ガスとしては、たとえばTMA(Trimethyl Aluminum)、In(インジウム)の原料ガスとしては、たとえばTMI(Trimethyl Indium)、N(窒素)の原料ガスとしては、たとえばアンモニアを採用することができる。これらの原料ガスの流量などを適切に調整することにより、所望の成分組成を有するバッファ層21、n側クラッド層22、第1n側ガイド層23、第2n側ガイド層24、活性層31、第1p側ガイド層41、電子ブロック層42、第2p側ガイド層43、p側クラッド層44およびコンタクト層45を成長させることができる。これにより、図6に示す半導体積層体9を得ることができる。
次に、図5を参照して、工程(S30)としてリッジ形成工程が実施される。この工程(S30)では、工程(S20)において作製された半導体積層体にリッジ部が形成される。具体的には、図6および図7を参照して、コンタクト層45の主面45A上に溝部51の形状に対応する開口を有するマスク層91を形成する。そして、当該マスク層91をマスクとしてエッチングを行うことにより、コンタクト層45、p側クラッド層44および第2p側ガイド層43を貫通し、底面を電子ブロック層42内に有する溝部51が形成される。その結果、隣り合う溝部51間に挟まれた領域がリッジ部52となる。つまり、リッジ部52には、コンタクト層45、p側クラッド層44および第2p側ガイド層43が含まれることとなる。エッチングは、たとえばドライエッチングを採用することができる。ドライエッチングとしては、たとえばICP−RIE(Inductive Coupled Plasm − Reactive Ion Etching)を採用することができる。
次に、図5を参照して、工程(S40)として電極形成工程が実施される。この工程では、工程(S30)においてリッジ部が形成された半導体積層体に、電極が形成される。具体的には、図7〜図9を参照して、まず、溝部51の底壁および側壁を覆い、コンタクト層45の主面45A上にまで延在する絶縁膜71が形成される。このとき、絶縁膜71の形成に先立って、マスク層91においてコンタクト層45に接触する領域をサイドエッチングし、絶縁膜71を形成した後、マスク層91を除去する。その後、p側電極81を所望の領域に形成する。p側電極81は、たとえばp側電極81の所望の形状に応じた開口を有するレジストからなるマスクを形成し、その後p側電極81を構成する金属の膜を形成したうえで、レジストを除去することにより形成することができる。また、n側電極82は、p側電極81の形成後、基板2の第2の主面2B側を研削により除去して基板2を所望の厚みに調整した後、第2の主面2B上にn側電極82を構成する金属の膜を成膜することにより形成することができる。また、p側電極81およびn側電極82の形成後、適切なアニールを実施することにより、p側電極81とコンタクト層45との間、およびn側電極82と基板2との間の接触抵抗を低減することができる。
次に、図5を参照して、工程(S50)としてスクライブ工程が実施される。この工程(S50)では、図10を参照して、たとえば半導体積層体9の半導体層側の主面9Aに、c軸投影方向に交差する方向に延在するスクライブ溝9Cが形成される。具体的には、たとえば波長355nmのYAGレーザを照射可能なレーザスクライバを用いてスクライブ溝9Cを形成することができる。半導体層側の主面9Aに、互いに平行な複数のスクライブ溝9Cが形成される。レーザスクライバのレーザビームの走査速度は、たとえば5mm/sである。レーザパワーは、たとえば100mWである。スクライブ溝9Cは、半導体層側の主面9Aの外周部と外周部から所定の距離だけ離れた主面9A内の点とを結ぶように形成される。スクライブ溝9Cは、c軸投影方向に交差する方向に延在するように、より具体的にはc軸投影方向に直行する方向に延在するように形成される。
次に、図5を参照して、工程(S60)として割断工程が実施される。この工程(S60)では、工程(S50)において形成されたスクライブ溝9Cに沿って半導体積層体9が割断される。具体的には、図11を参照して、まずスクライブ溝9Cが形成された半導体積層体9を、スクライブ溝9Cを挟んで配置される一対の保持部101により半導体層側の主面9A側において保持する。一対の保持部101上に保護シート102が載置され、保護シート102上に半導体層側の主面9Aが接触するように半導体積層体9が載置される。一対の保持部101間にスクライブ溝9Cが形成された領域が位置するように、半導体積層体9は配置される。このとき、図11に示すように、一対の保持部101間の中間位置よりもスクライブ溝9Cがc軸投影方向において−c側に位置するように(図11において+c側を示す矢印の向きとは反対側に位置するように)、半導体積層体9が一対の保持部101により保持される。
次に、半導体層側の主面9Aとは反対側の主面である基板側の主面9B側から押圧部材103により押圧することにより、半導体積層体9が割断される。具体的には、押圧部材103が半導体積層体9の基板側の主面9Bに対して交差する方向、たとえば垂直な方向に相対的に移動し、基板側の主面9Bを押圧する。押圧部材103は、たとえば0.1mm/s以下の速さで半導体積層体9を押圧する。このとき、本実施の形態においては、スクライブ溝9Cから見てc軸投影方向において−c側に離れた基板側の主面9Bの領域が押圧部材103により押圧される。これにより、c軸投影方向に交差し、活性層31の共振面31B,31Cを含むように割断面3A,3Bが形成される。割断面3A,3Bは、単一の結晶面(劈開面)から構成されるのではなく、微視的に見て複数の結晶面が互いに接続されて構成される。
次に、図5を参照して、工程(S60)として誘電体多層膜形成工程が実施される。この工程(S60)では、工程(S50)において形成された前側割断面3Aおよび後側割断面3B上に、それぞれ前側誘電体多層膜60Aおよび後側誘電体多層膜60Bが形成される。前側誘電体多層膜60Aおよび後側誘電体多層膜60Bは、たとえばECR(Electron Cyclotron Resonance)スパッタにより形成することができる。その後、チップ化、ダイボンディング、ワイヤボンディング、パッケージングなどが実施されて本実施の形態の半導体レーザ素子1が完成する。
本実施の形態の半導体レーザ素子の製造方法においては、上記工程(S60)において、スクライブ溝9Cから見てc軸投影方向において−c側に離れた基板側の主面9Bの領域が押圧部材103により押圧されて割断が実施される。これにより、段差部2D間の間隔の平均値が3μm以上である段差部群2Cが形成されるように割断面3A,3Bを形成することが容易となる。そのため、本実施の形態の半導体レーザ素子の製造方法によれば、閾値電流を安定して低くすることが可能な半導体レーザ素子1を容易に製造することができる。
上記本願の半導体レーザ素子およびその製造方法について、その有効性を確認する実験を行った。まず、上記実施の形態と同様の手順で工程(S10)〜(S50)を実施し、工程(S60)に代えて特許文献3に記載の従来の方法(スクライブ溝の片側のみを保持部により保持する方法)により割断して共振器長の異なるレーザバーを作製し、割断面のずれ角(第1主面2Aに平行な面内においてc軸投影方向に垂直な面Pと割断面3A,3Bとのなす角α;図3参照)を測定する実験を行った。実験の結果を図12に示す。
図12において横軸は共振器長、縦軸はずれ角αである。図12を参照して、共振器長が大きくなるにしたがって、ずれ角が大きくなることが分かる。そして、共振器長が800μm以上である場合、ずれ角αが0.5°以上となっている。このようなずれ角は、閾値電流の増大を招来する。このことから、共振器長が800μm以上である場合に、閾値電流を安定して低くすることが可能な本願の半導体レーザ素子およびその製造方法の適用が特に好適であるといえる。
次に、上記実施の形態と同様の手順で工程(S10)〜(S60)を実施してレーザバーを作製し、これを複数のチップに分離してずれ角αの分布を検証した(条件B;本願の半導体レーザ素子の製造方法に対応)。一方、比較のため、工程(S60)において基板側の主面9Bのスクライブ溝9Cに対応する領域を押圧部材103により押圧してレーザバーを作製した場合(条件A;本願の半導体レーザ素子の製造方法の範囲外の製造方法)、スクライブ溝9Cから見てc軸投影方向において+c側に離れた基板側の主面9Bの領域を押圧部材103により押圧してレーザバーを作製した場合(条件C;本願の半導体レーザ素子の製造方法の範囲外の製造方法)についても、同様にずれ角αの分布を検証した。
より詳細には、条件Aでは、間隔が750μmとなるように一対の保持部101を配置し、その中間位置(一対の保持部101からの距離が375μmである位置)にスクライブ溝9Cが位置するように半導体積層体9を保持部101上に載置して、基板側の主面9Bのスクライブ溝9Cに対応する領域を押圧部材103により押圧した。押圧部材103の押し込み量は50μmとした。条件Bでは、間隔が900μmとなるように一対の保持部101を配置し、その中間位置よりもスクライブ溝9Cがc軸投影方向において−c側、より具体的には−c側の保持部から175μmの距離に位置するように半導体積層体9を保持部101上に載置して、基板側の主面9Bのスクライブ溝9Cに対応する領域から−c側に100μm離れた領域を押圧部材103により押圧した。押圧部材103の押し込み量は60μmとした。条件Cでは、間隔が900μmとなるように一対の保持部101を配置し、その中間位置よりもスクライブ溝9Cがc軸投影方向において+c側、より具体的には+c側の保持部から175μmの距離に位置するように半導体積層体9を保持部101上に載置して、基板側の主面9Bのスクライブ溝9Cに対応する領域から+c側に100μm離れた領域を押圧部材103により押圧した。押圧部材103の押し込み量は60μmとした。実験の結果を図13に示す。
図13において、横軸は、ずれ角、縦軸は確率密度である。図13を参照して、本願の半導体レーザ素子の製造方法に対応する条件Bの場合が、ずれ角αが最も0°に近く、かつばらつきも抑制されていることが分かる。
図14は、条件Bで作製された半導体レーザ素子の割断面のレーザ顕微鏡写真である。図14に示すように、条件Bで作製された半導体レーザ素子の割断面3A,3Bにおいて基板2を含む領域には、複数の段差部2Dを含む段差部群2Cが形成されている。段差部2Dの高さは、0.5μm程度である。
図15は、ずれ角αと段差部の間隔との関係を示す図である。図15において、横軸はずれ角α、縦軸は段差部群内における段差部の間隔の平均値である。図15を参照して、段差部の間隔の平均値が3μm以上である条件の下では、ずれ角αが−0.3°〜0.1°という好ましい範囲となっている。
さらに、条件Bで作製されたレーザバーに対して工程(S70)と同様の手順で誘電体多層膜60A,60Bを形成し、室温での電流−光出力特性(I−L特性)を調査する実験を行った。電源には、パルス幅500ns、デューティ比0.1%のパルス電源を用い、表面電極に針をあてて通電した。そして、レーザバー端面からの発光をフォトダイオードによって検出した。実験結果を図16に示す。
図16において、横軸は電流値、縦軸は光出力である。図16には、同一のレーザバーから作製された16個のレーザチップのI−L特性が重ねて表示されている。閾値電流の標準偏差は5.7mAとなっており、閾値電流のばらつきが十分に低減されている。
以上の実験結果から、本願の半導体レーザ素子およびその製造方法によれば、閾値電流を安定して低くすることが可能であることが確認される。
今回開示された実施の形態および実施例はすべての点で例示であって、どのような面からも制限的なものではないと理解されるべきである。本発明の範囲は上記した説明ではなく、特許請求の範囲によって規定され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本願の半導体レーザ素子およびその製造方法は、閾値電流を安定して低くすることが求められる半導体レーザ素子およびその製造方法に、特に有利に適用され得る。
1 半導体レーザ素子
2 基板
2A,2B 主面
2C 段差部群
2D 段差部
3 半導体層
3A 前側割断面
3B 後側割断面
9 半導体積層体
9A,9B 主面
9C スクライブ溝
21 バッファ層
21A,22A,23A,24A 主面
22 n側クラッド層
23 第1n側ガイド層
24 第2n側ガイド層
31 活性層
31A 主面
31B 前側共振面
31C 後側共振面
41 第1p側ガイド層
41A,42A,43A,44A,45A 主面
42 電子ブロック層
43 第2p側ガイド層
44 p側クラッド層
45 コンタクト層
51 溝部
52 リッジ部
60A 前側誘電体多層膜
60B 後側誘電体多層膜
71 絶縁膜
71A 開口部
81 p側電極
82 n側電極
91 マスク層
101 保持部
102 保護シート
103 押圧部材

Claims (11)

  1. 六方晶系III族窒化物からなり、c面に対してm軸方向に傾斜した第1主面を有する基板と、
    前記第1主面上にエピタキシャル成長により形成され、六方晶系III族窒化物からなる半導体層と、を備え、
    前記半導体層は、電子と正孔とが再結合して発光する層である活性層を含み、
    前記基板を構成する六方晶系III族窒化物のc軸を前記第1主面に投影した場合に前記c軸が延在する方向であるc軸投影方向における一対の端部のそれぞれには、前記活性層の共振面を含むように割断面が形成されており、
    前記割断面において前記基板を含む領域には、複数の段差部を含む段差部群が形成されており、
    前記段差部群内の隣り合う前記段差部間の間隔の平均値は3μm以上である、半導体レーザ素子。
  2. 前記一対の端部のそれぞれに形成される前記共振面間の距離である共振器長は800μm以上である、請求項1に記載の半導体レーザ素子。
  3. 前記半導体層の、前記基板とは反対側の主面には、前記c軸投影方向に沿って延在するリッジ部が形成されており、
    前記第1主面に平行な面内での前記c軸投影方向に垂直な方向である素子幅方向における前記リッジ部の幅は10μm以上20μm以下である、請求項1または2に記載の半導体レーザ素子。
  4. 前記第1主面に平行な面内において前記c軸投影方向に垂直な面と前記割断面とのなす角は0.5°以下である、請求項1〜3のいずれか1項に記載の半導体レーザ素子。
  5. 前記素子幅方向に垂直な面内において前記c軸投影方向に垂直な面と前記割断面とのなす角は5°以下である、請求項1〜4のいずれか1項に記載の半導体レーザ素子。
  6. 前記第1主面はc面に対してm軸方向に45°以上80°以下、または100°以上135°以下の角度で傾斜している、請求項1〜5のいずれか1項に記載の半導体レーザ素子。
  7. 六方晶系III族窒化物からなり、c面に対してm軸方向に傾斜した第1主面を有する基板を準備する工程と、
    前記第1主面上に、六方晶系III族窒化物からなり、電子と正孔とが再結合して発光する層である活性層を含む半導体層をエピタキシャル成長により形成して半導体積層体を作製する工程と、
    前記半導体積層体を構成する六方晶系III族窒化物のc軸を前記第1主面に投影した場合に前記c軸が延在する方向であるc軸投影方向に交差し、前記活性層の共振面を含むように割断面を形成する工程と、を備え、
    前記割断面を形成する工程は、
    前記半導体積層体の一方の主面に、前記c軸投影方向に交差する方向に延在するスクライブ溝を形成する工程と、
    前記スクライブ溝が形成された前記半導体積層体を、前記スクライブ溝を挟んで配置される一対の保持部により前記一方の主面側において保持しつつ、前記一方の主面とは反対側の主面である他方の主面側から押圧部材により押圧することにより割断する工程と、を含み、
    前記半導体積層体を割断する工程では、前記スクライブ溝から見て前記c軸投影方向において−c側に離れた前記他方の主面の領域が前記押圧部材により押圧される、半導体レーザ素子の製造方法。
  8. 前記一方の主面は前記半導体層側の主面であり、前記他方の主面は前記基板側の主面である、請求項7に記載の半導体レーザ素子の製造方法。
  9. 前記半導体積層体を割断する工程では、前記半導体積層体において前記一対の保持部間の中間位置よりも前記スクライブ溝が前記c軸投影方向において−c側に位置するように、前記半導体積層体が前記一対の保持部により保持される、請求項7または8に記載の半導体レーザ素子の製造方法。
  10. 前記半導体積層体を割断する工程では、前記押圧部材は0.1mm/s以下の速さで前記半導体積層体を押圧する、請求項7〜9のいずれか1項に記載の半導体レーザ素子の製造方法。
  11. 前記第1主面はc面に対してm軸方向に45°以上80°以下、または100°以上135°以下の角度で傾斜している、請求項7〜10のいずれか1項に記載の半導体レーザ素子の製造方法。
JP2015002199A 2015-01-08 2015-01-08 半導体レーザ素子およびその製造方法 Pending JP2016127231A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015002199A JP2016127231A (ja) 2015-01-08 2015-01-08 半導体レーザ素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015002199A JP2016127231A (ja) 2015-01-08 2015-01-08 半導体レーザ素子およびその製造方法

Publications (1)

Publication Number Publication Date
JP2016127231A true JP2016127231A (ja) 2016-07-11

Family

ID=56359789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015002199A Pending JP2016127231A (ja) 2015-01-08 2015-01-08 半導体レーザ素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP2016127231A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106760719A (zh) * 2016-12-30 2017-05-31 天津环宇阳光新能源科技有限公司 一种具有太阳能发电功能的停车棚

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106760719A (zh) * 2016-12-30 2017-05-31 天津环宇阳光新能源科技有限公司 一种具有太阳能发电功能的停车棚

Similar Documents

Publication Publication Date Title
US8389312B2 (en) Group-III nitride semiconductor laser device, and method of fabricating group-III nitride semiconductor laser device
US20090101927A1 (en) Method of manufacturing light emitting device
JP4971508B1 (ja) Iii族窒化物半導体レーザ素子、及びiii族窒化物半導体レーザ素子を作製する方法
JP5234130B2 (ja) 光半導体素子
JP2003017791A (ja) 窒化物半導体素子及びこの窒化物半導体素子の製造方法
US8686432B2 (en) Semiconductor light emitting device with laser scribed end faces
JP2011077418A (ja) 半導体素子、半導体ウェハ、半導体ウェハの製造方法、半導体素子の製造方法
EP3493338B1 (en) Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element
JP2008244121A (ja) 窒化物半導体素子の製造方法
US8871612B2 (en) Method for forming a cleaved facet of semiconductor device
US9231370B2 (en) Group III nitride semiconductor light emitting device
WO2004086580A1 (ja) 半導体レーザおよびその製造方法
JP4190297B2 (ja) 窒化物系半導体レーザ素子およびその製造方法
JP2016127231A (ja) 半導体レーザ素子およびその製造方法
JP4644955B2 (ja) 窒化物系半導体素子の作製方法
JP3933637B2 (ja) 窒化ガリウム系半導体レーザ素子
JP5658433B2 (ja) 窒化物半導体ウェハ及び窒化物半導体素子の製造方法
JP2014090090A (ja) Iii族窒化物半導体レーザ素子、iii族窒化物半導体レーザ素子を作製する方法
JP5624166B2 (ja) 窒化物半導体ウェハ
US20220059994A1 (en) Semiconductor apparatus and method for manufacturing semiconductor apparatus
US10164409B2 (en) Semiconductor light-emitting device and method for manufacturing the same
JP5689297B2 (ja) 半導体レーザ素子およびその製造方法
JP2009088270A (ja) 半導体素子の製造方法
US8912528B2 (en) Method for forming a cleaved facet of semiconductor device
JP2006179565A (ja) 半導体レーザ素子