JP2017108282A - 周波数校正回路および周波数校正方法 - Google Patents

周波数校正回路および周波数校正方法 Download PDF

Info

Publication number
JP2017108282A
JP2017108282A JP2015240400A JP2015240400A JP2017108282A JP 2017108282 A JP2017108282 A JP 2017108282A JP 2015240400 A JP2015240400 A JP 2015240400A JP 2015240400 A JP2015240400 A JP 2015240400A JP 2017108282 A JP2017108282 A JP 2017108282A
Authority
JP
Japan
Prior art keywords
frequency
oscillator
clock signal
calibration
calibration operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015240400A
Other languages
English (en)
Other versions
JP2017108282A5 (ja
JP6567403B2 (ja
Inventor
英俊 坪田
Hidetoshi Tsubota
英俊 坪田
秀幸 佐藤
Hideyuki Sato
秀幸 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MegaChips Corp
Original Assignee
MegaChips Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MegaChips Corp filed Critical MegaChips Corp
Priority to JP2015240400A priority Critical patent/JP6567403B2/ja
Priority to CN201611121749.7A priority patent/CN107026645B/zh
Priority to US15/374,008 priority patent/US10389370B2/en
Publication of JP2017108282A publication Critical patent/JP2017108282A/ja
Publication of JP2017108282A5 publication Critical patent/JP2017108282A5/ja
Application granted granted Critical
Publication of JP6567403B2 publication Critical patent/JP6567403B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/366—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device and comprising means for varying the frequency by a variable voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/028—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only of generators comprising piezoelectric resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Abstract

【課題】価格や消費電力を増大させることなく、発振器から出力されるクロック信号の発振周波数を校正し、その周波数精度を向上させることができる周波数校正回路および周波数構成方法を提供する。【解決手段】周波数校正回路では、デジタルＰＬＬ回路が、第１の発振器から入力される、第１の周波数精度の第１のクロック信号と、第２の発振器から入力される、第１の周波数精度よりも低い第２の周波数精度の第２のクロック信号との間の時間差に対応するデジタル制御信号を出力する。そして、第２の発振器をデジタル制御発振器として用いて、デジタル制御信号に応じて離散型容量バンクの容量値を変化させ、離散型容量バンクの容量値に応じて第２のクロック信号の発振周波数を変化させる校正動作を繰り返すことにより、第２のクロック信号の位相を第１のクロック信号の位相に校正させる。【選択図】図１

Description

本発明は、発振器から出力されるクロック信号の発振周波数を校正する周波数校正回路および周波数校正方法に関するものである。
一部の通信規格等では、通信装置の内部回路の動作を制御するクロック信号に対して、±１０ｐｐｍ（part per million：10-6）等の非常に高い周波数精度を要求するものが存在する。この周波数精度を実現するためには、通常、ＭＨｚ（メガヘルツ：106Ｈｚ）帯のクロック信号を出力するＴＣＸＯ（Temperature Compensated Crystal Oscillator：温度補償水晶発振器）が必要となる。しかし、ＴＣＸＯは、価格面および消費電力において課題がある。
クロック信号の発振周波数が変動するのは、周囲温度の変化が最大の原因である。しかし、±１０ｐｐｍの周波数精度を実現する場合、発振子そのものの経時劣化等もあり、周波数精度が２〜３年で±１〜２ｐｐｍずれるという問題もある。
以下、通信装置について説明する。
一般的な通信装置では、発振周波数が異なるクロック信号を出力する２種類の発振器が併用されている場合が多い。この２つの発振器から出力されるクロック信号は、通常、別々の用途のために用いられている。
１つ目の発振器は、２６ＭＨｚ、３２ＭＨｚ、３５ＭＨｚ等のように、通信装置の内部回路の動作を制御するために用いられる、２桁台のＭＨｚ帯のクロック信号を出力するものである。２つ目の発振器は、現在時刻を計測するＲＴＣ（Real-Time Clock：リアルタイムクロック）の動作を制御するために用いられる、３２．７６８ｋＨｚ（キロヘルツ：103Ｈｚ）のクロック信号を出力するものである。
通信装置の内部回路の動作を制御するクロック信号は、前述のように、非常に高い周波数精度を要求される場合がある。一方、ＲＴＣの動作を制御するクロック信号は、現在時刻の計測にのみ使用されるため、高い周波数精度は要求されない。また、ＲＴＣは非常に普及しているため、例えば、ＴＣＸＯを用いて、±１０ｐｐｍ以下の周波数精度のクロック信号を出力し、かつ、消費電流が１μＡ以下の安価なものが存在する。
次に、通信装置の内部回路の動作を制御するクロック信号を出力する発振器について説明する。
図１０は、水晶発振器の構成を表す一例の回路図である。同図に示す水晶発振器４０は、３２ＭＨｚの水晶発振子２２の他、水晶発振子２２を発振させる発振回路となる、ロードキャパシタ２５，２７、抵抗素子２８，３０、インバータ３２およびバッファ３４によって構成されている。水晶発振子２２、ロードキャパシタ２５，２７および抵抗素子２８，３０は通信用ＬＳＩ（large scale integration：大規模集積回路）３６の外部に配置され、インバータ３２およびバッファ３４は通信用ＬＳＩ３６の内部に配置されている。
この水晶発振器４０を、通信装置の内部回路の動作を制御するクロック信号を出力する発振器として使用した場合、消費電流は２００μＡ程度であるが、クロック信号の周波数精度は±２０ｐｐｍ程度となり、±１０ｐｐｍの周波数精度を実現することはできない。
続いて、図１１は、水晶発振器の構成を表す別の例の回路図である。同図に示す水晶発振器４２は、図１０に示す水晶発振器４０において、ロードキャパシタ２５，２７を、離散型容量バンクに置き換えて、さらに抵抗素子２８，３０を通信用ＬＳＩ３６の内部に配置したものである。
この場合、離散型容量バンク２４，２６のレイアウト面積が比較的大きいため、通信用ＬＳＩ３６のレイアウト面積が増大するが、外付け部品の数を減らすことができるため、近年、この構成の水晶発振器４２を採用する場合が増えている。
図１２は、ＴＣＸＯの構成を表す一例の回路図である。同図に示すように、３２ＭＨｚのＴＣＸＯ１８が通信用ＬＳＩ３６の外部で構成され、ＴＣＸＯ１８から出力されるクロック信号が、通信用ＬＳＩ３６の内部に配置されたバッファ３４に入力されている。
このＴＣＸＯ１８を、通信装置の内部回路の動作を制御するクロック信号を出力する発振器として使用した場合、クロック信号の周波数精度を±１０ｐｐｍ以下とすることができるが、価格は水晶発振器４０，４２よりも高く、消費電流も２ｍＡ程度と多くなる。
ここで、本発明に関連性のある先行技術文献として、特許文献１〜５がある。
特許文献１には、基準水晶振動子からの、湿度に対して安定な基準周波数信号と、湿度センサからの、湿度に応じて変動する周波数信号との周波数の差分を検出し、差分に応じた補正電圧値を記憶しておき、検出された差分に対応する補正電圧値を出力し、補正電圧値をディジタル／アナログ変換して補正電圧を生成し、補正電圧を負荷容量回路に出力して、補正電圧によって水晶振動子の発振周波数を調整する水晶発振器が記載されている。
特許文献２には、発振周波数が温度に対して安定的な温度特性を有する第１の水晶振動子を用いて生成された信号の発振周波数と、発振周波数が温度に対して大きく変化する温度特性を有する第２の水晶振動子を用いて生成された信号の発振周波数との差の周波数成分の信号を生成し、生成された信号の周波数が予め設定された測定温度範囲内で１０ｋＨｚ以下となる組み合わせである水晶温度計測用プローブが記載されている。
特許文献３には、第１の発振回路の発振周波数ｆ１とその基準温度における発振周波数ｆ１ｒとの差分に対応する値と、第２の発振回路の発振周波数ｆ２とその基準温度における発振周波数ｆ２ｒとの差分に対応する値との差分値に対応する温度検出値を求め、水晶振動子が置かれる雰囲気の温度の温度設定値と温度検出値との偏差分に基づいて、温度の一定化を図る加熱部に供給される電力を制御する水晶発振器が記載されている。
特許文献４には、電圧制御発振器の出力をそれぞれ２つの基準クロックと比較し、各周波数の差成分を検出し、各周波数の差成分をそれぞれ設定された異なる分周比で分周し、各分周された周波数を比較しその周波数差に比例した電圧信号を作り電圧制御発振器を制御する二重比較形シンセサイザ発振器が記載されている。
特許文献５には、受信信号の周波数を変換する周波数変換手段用の局部発振周波数を発振する局部発振手段の発振周波数と、局部発振手段の基準となる周波数を発振する基準発振手段の発振周波数と、周波数変換手段で周波数変換された受信信号の信号処理を行う信号処理手段のクロック信号を発振するクロック発振手段のクロック発振周波数とから、基準発振手段の発振周波数を補正するＧＰＳ受信機が記載されている。
特開２０１４−１９７７４６号公報 特開２０１４−０６２８１６号公報 特開２０１３−０５１６７７号公報 特開平９−２１４３３６号公報 特開平９−１３３７５３号公報
本発明の目的は、従来技術の問題点を解消し、価格や消費電力を増大させることなく、発振器から出力されるクロック信号の発振周波数を校正し、その周波数精度を向上させることができる周波数校正回路および周波数校正方法を提供することにある。
上記目的を達成するために、本発明は、第１の周波数精度の第１のクロック信号を出力する第１の発振器と、
第２の周波数精度の第２のクロック信号を出力する第２の発振器と、
デジタルＰＬＬ回路とを備え、
前記第２の発振器は、各々の容量値が２値で変化する複数の離散型容量を有し、デジタル制御信号を保持し、前記保持されたデジタル制御信号に応じて前記複数の離散型容量の容量値が変化することにより全体の容量値が変化する離散型容量バンクを備え、
前記デジタルＰＬＬ回路は、前記第１のクロック信号と前記第２のクロック信号との間の時間差に対応する前記デジタル制御信号を出力し、前記第２の発振器をデジタル制御発振器として用いて、前記デジタル制御信号に応じて前記離散型容量バンクの容量値を変化させ、前記離散型容量バンクの容量値に応じて前記第２のクロック信号の発振周波数を変化させる校正動作を繰り返すことにより、前記第２のクロック信号の位相を前記第１のクロック信号の位相に校正させることを特徴とする周波数校正回路を提供するものである。
ここで、前記第１の発振器は、温度補償水晶発振器であることが好ましい。
また、前記第２の発振器は、
発振子と、
前記発振子を発振させる発振回路であって、前記離散型容量バンクを含み、前記デジタル制御信号に応じて前記離散型容量バンクの容量値が変化し、前記離散型容量バンクの容量値に応じて発振周波数が変化する前記第２のクロック信号を出力する発振回路とを備えることが好ましい。
また、前記デジタルＰＬＬ回路は、
前記第１のクロック信号を分周して第１の分周信号を出力する第１の分周器と、
前記第２のクロック信号を分周して第２の分周信号を出力する第２の分周器と、
前記第１の分周信号と前記第２の分周信号との間の時間差をデジタル値に変換してデジタル時間差信号を出力する時間差デジタル変換器と、
前記デジタル時間差信号をフィルタリングして高周波成分が除去された前記デジタル制御信号を出力するデジタルループフィルタと、
前記デジタル制御発振器として前記第２の発振器とを備えることが好ましい。
また、前記第１の分周器および前記第２の分周器は、前記第１の分周信号および前記第２の分周信号が整数分周されるように、前記第１のクロック信号および前記第２のクロック信号を分周することが好ましい。
また、前記第１の分周器および前記第２の分周器は、前記第１の分周信号および前記第２の分周信号の少なくとも一方が分数分周されるように、前記第１のクロック信号および前記第２のクロック信号を分周することが好ましい。
さらに、前記第２の発振器が初めてスタンバイ状態からアクティブ状態になった場合に、前記デジタルＰＬＬ回路をクローズループに設定して前記校正動作を開始させ、前記第２のクロック信号の位相が前記第１のクロック信号の位相に校正された後、前記デジタルＰＬＬ回路をオープンループに設定して前記校正動作を終了させる校正動作制御回路を備えることが好ましい。
また、前記校正動作制御回路は、前記第２の発振器がスタンバイ状態からアクティブ状態になる毎に、前記校正動作を開始させることが好ましい。
さらに、前記周波数校正回路の周囲温度を計測する温度センサを備え、
前記校正動作制御回路は、前記第２の発振器がスタンバイ状態からアクティブ状態になった場合に、前記周囲温度があらかじめ設定された一定範囲内の温度ではない場合のみに、前記校正動作を開始させることが好ましい。
さらに、前記周波数校正回路の周囲温度を計測する温度センサを備え、
前記校正動作制御回路は、前記第２の発振器がアクティブ状態の期間に、前記周囲温度があらかじめ設定された一定範囲内の温度ではなくなる毎に、前記校正動作を開始させることが好ましい。
さらに、前記周波数校正回路の周囲温度を計測する温度センサを備え、
前記校正動作制御回路は、前記第２の発振器がスタンバイ状態からアクティブ状態になった場合に、前記周囲温度があらかじめ設定された一定範囲内の温度であり、かつ、前回の校正動作からあらかじめ設定された時間が経過している場合のみに、前記校正動作を開始させることが好ましい。
さらに、前記周波数校正回路の周囲温度を計測する温度センサを備え、
前記校正動作制御回路は、前記第２の発振器がアクティブ状態の期間に、前記周囲温度があらかじめ設定された一定範囲内の温度であり、かつ、前回の校正動作からあらかじめ設定された時間が経過する毎に、前記校正動作を開始させることが好ましい。
また、本発明は、第１の発振器が、第１の周波数精度の第１のクロック信号を出力するステップと、
各々の容量値が２値で変化する複数の離散型容量を有する離散型容量バンクが、デジタル制御信号を保持し、前記保持されたデジタル制御信号に応じて前記複数の離散型容量の容量値が変化することにより全体の容量値が変化するステップと、
前記離散型容量バンクを備える第２の発振器が、前記離散型容量バンクの容量値に応じて第２の周波数精度の第２のクロック信号を出力するステップと、
前記デジタルＰＬＬ回路が、前記第１のクロック信号と前記第２のクロック信号との間の時間差に対応する前記デジタル制御信号を出力し、前記第２の発振器をデジタル制御発振器として用いて、前記デジタル制御信号に応じて前記離散型容量バンクの容量値を変化させ、前記離散型容量バンクの容量値に応じて前記第２のクロック信号の発振周波数を変化させる校正動作を繰り返すことにより、前記第２のクロック信号の位相を前記第１のクロック信号の位相に校正させるステップとを含むことを特徴とする周波数校正方法を提供する。
さらに、前記第２の発振器が初めてスタンバイ状態からアクティブ状態になった場合に、校正動作制御回路が、前記デジタルＰＬＬ回路をクローズループに設定して前記校正動作を開始させるステップと、
前記第２のクロック信号の位相が前記第１のクロック信号の位相に校正された後、前記校正動作制御回路が、前記デジタルＰＬＬ回路をオープンループに設定して前記校正動作を終了させるステップとを含むことが好ましい。
また、前記校正動作制御回路は、前記第２の発振器がスタンバイ状態からアクティブ状態になる毎に、前記校正動作を開始させることが好ましい。
また、前記第２の発振器がスタンバイ状態からアクティブ状態になった場合に、温度センサによって計測された周囲温度があらかじめ設定された一定範囲内の温度ではない場合のみに、前記校正動作制御回路が、前記校正動作を開始させることが好ましい。
また、前記校正動作制御回路は、前記第２の発振器がアクティブ状態の期間に、温度センサによって計測された周囲温度があらかじめ設定された一定範囲内の温度ではなくなる毎に、前記校正動作を開始させることが好ましい。
また、前記第２の発振器がスタンバイ状態からアクティブ状態になった場合に、温度センサによって計測された周囲温度があらかじめ設定された一定範囲内の温度であり、かつ、前回の校正動作からあらかじめ設定された時間が経過している場合のみに、前記校正動作制御回路が、前記校正動作を開始させることが好ましい。
また、前記校正動作制御回路は、前記第２の発振器がアクティブ状態の期間に、温度センサによって計測された周囲温度があらかじめ設定された一定範囲内の温度であり、かつ、前回の校正動作からあらかじめ設定された時間が経過する毎に、前記校正動作を開始させることが好ましい。
本発明によれば、第２のクロック信号の周波数精度が、校正動作によって、第１のクロック信号の周波数精度と同等となる。そのため、校正動作の終了後、周囲温度の変化や発振子そのものの経時劣化等によって第２のクロック信号の周波数精度が変動したとしても、変動後の第２のクロック信号の周波数精度が目標周波数精度よりも高い間、第２のクロック信号は、目標周波数精度を達成することができる。
また、本発明は、デジタルＰＬＬ回路のデジタル制御発振器の構成要素としてレイアウト面積が大きい離散型容量バンクを使用する。しかし、近年の通信用ＬＳＩでは、ロードキャパシタを内蔵する水晶発振器を採用する場合が増えている。また、本発明は、デジタル制御発振器として第２の発振器を使用するため、離散型容量バンクによって通信用ＬＳＩのレイアウト面積が増加することはない。
また、第２の発振器は、校正動作が終了した後、デジタルＰＬＬ回路がオープンループに設定されてスタンバイ状態となり、その動作が停止されるため、デジタルＰＬＬ回路による消費電力の増加もほとんどない。
本発明の周波数校正回路の構成を表す一実施形態の回路図である。 （A）および（B）は、それぞれ、第２の発振器が連続動作および間歇動作する様子を表す一例の概念図である。 デジタルＰＬＬ回路がアクティブ状態となってクローズループに設定された状態を表す一例の概念図である。 デジタルＰＬＬ回路がスタンバイ状態となってオープンループに設定された状態となった状態を表す一例の概念図である。 デジタル制御信号のデジタル値と離散型容量バンクの容量値との関係を表す一例のグラフである。 離散型容量バンクの容量値と第２のクロック信号の周波数偏差との関係を表す一例のグラフである。 水晶発振器から出力されるクロック信号の周波数偏差と負荷容量の特性を表す一例のグラフである。 （A）および（B）は、それぞれ、第１の分周信号および第２の分周信号が整数分周される場合における、第２のクロック信号の目標発振周波数および目標周波数精度からの偏差のシミュレーション結果を表す一例のグラフである。 第１の分周信号および第２の分周信号が分数分周される場合における、第２のクロック信号の目標周波数精度からの偏差のシミュレーション結果を表す一例のグラフである。 水晶発振器の構成を表す一例の回路図である。 水晶発振器の構成を表す別の例の回路図である。 ＴＣＸＯの構成を表す一例の回路図である。
以下に、添付の図面に示す好適実施形態に基づいて、本発明の周波数校正回路および周波数校正方法を詳細に説明する。
図１は、本発明の周波数校正回路の構成を表す一実施形態の回路図である。同図に示す周波数校正回路１０は、通信用ＬＳＩ３６のＲＴＣの動作を制御するクロック信号を用いて、通信用ＬＳＩ３６の内部回路の動作を制御するクロック信号の発振周波数を校正するものである。周波数校正回路１０は、第１の発振器１２と、第２の発振器１４と、デジタルＰＬＬ回路（Phase Locked Loop：位相同期回路）１６とによって構成されている。
まず、第１の発振器１２は、第１の周波数精度で、第１の発振周波数の第１のクロック信号を出力するものであり、温度補償水晶発振器（ＴＣＸＯ）１８と、バッファ２０とによって構成されている。
本実施形態の場合、第１の発振器１２として、通信用ＬＳＩ３６のＲＴＣの動作を制御するクロック信号を出力する発振器を使用する。第１の周波数精度は、通信用ＬＳＩ３６の内部回路の動作を制御するクロック信号の目標周波数精度よりも高いものである。
ＴＣＸＯ１８は、水晶発振子の周波数温度特性を補償し、広い温度範囲で周波数精度の高いクロック信号を出力するものであり、本実施形態の場合、通信用ＬＳＩ３６の内部回路の動作を制御するクロック信号の目標周波数精度が±１０ｐｐｍであるのに対して、それよりも高い±５ｐｐｍの周波数精度で、３２．７６８ｋＨｚの発振周波数のクロック信号を出力するものが使用されている。
前述のように、ＲＴＣの動作を制御するクロック信号は、高い周波数精度を要求されないが、ＲＴＣは非常に普及しているため、３２．７６８ｋＨｚの発振周波数のクロック信号を出力するＴＣＸＯであれば、例えば、前述の±５ｐｐｍの周波数精度で、３２．７６８ｋＨｚの発振周波数のクロック信号を出力し、１μＡ以下の消費電流のものを比較的安価に利用することができる。
バッファ２０には、ＴＣＸＯ１８から出力されるクロック信号が入力され、バッファ２０からは、第１のクロック信号が出力されている。
第１の発振器１２において、ＴＣＸＯ１８は、通信用ＬＳＩ３６の外部に配置され、バッファ２０は、通信用ＬＳＩ３６の内部に配置されている。
続いて、第２の発振器１４は、第１の周波数精度よりも低い第２の周波数精度で、第１の発振周波数よりも高い第２の発振周波数の第２のクロック信号を出力するデジタル発振器であり、水晶発振子２２の他、水晶発振子２２を発振させる発振回路となる、離散型容量バンク２４，２６と、抵抗素子２８，３０と、インバータ３２と、バッファ３４とによって構成されている。
第２の発振器１４は、通信用ＬＳＩ３６の内部回路の動作を制御するクロック信号を出力する発振器である。第２の周波数精度は、第２のクロック信号の目標周波数精度よりも低いものである。
水晶発振子２２は、本実施形態の場合、３２ＭＨｚの発振周波数で発振するものであり、通信用ＬＳＩ３６の内部ノードAと内部ノードBとの間に接続されている。
離散型容量バンク２４，２６は、各々の容量値が２値で変化する複数の離散型容量を有し、デジタルＰＬＬ回路１６から入力されるデジタル制御信号を保持し、保持されたデジタル制御信号に応じて複数の離散型容量の容量値が変化することにより、その全体の容量値が変化するものである。離散型容量バンク２４，２６の一方の端子は、それぞれ、内部ノードAおよび内部ノードBに接続され、その他方の端子はグランドに接続されている。
抵抗素子２８，３０の一方の端子は、それぞれ、内部ノードAおよび内部ノードBに接続され、その他方の端子は、内部ノードCに接続されている。
インバータ３２の入力端子は、内部ノードBに接続され、その出力端子は、内部ノードCに接続されている。
バッファ３４には、インバータ３２の出力信号が入力され、バッファ３４からは、第２のクロック信号が出力されている。
第２の発振器１４において、水晶発振子２２は、通信用ＬＳＩ３６の外部に配置され、発振回路となる離散型容量バンク２４，２６、抵抗素子２８，３０、インバータ３２、バッファ３４は、通信用ＬＳＩ３６の内部に配置されている。
続いて、デジタルＰＬＬ回路１６は、第２の発振器１４をデジタル制御発振器ＤＣＯとして用いて、第２のクロック信号の位相を第１のクロック信号の位相に校正させるものであり、第１の分周器ＤＩＶ１と、第２の分周器ＤＩＶ２と、時間差デジタル変換器ＴＤＣと、デジタルループフィルタＤＬＦと、校正動作制御回路Ｓｗｉｔｃｈとで構成されている。
第１の分周器ＤＩＶ１は、第１の発振器１２から入力される第１のクロック信号を分周して第１の分周信号を出力するものである。
第２の分周器ＤＩＶ２は、第２の発振器１４から入力される第２のクロック信号を分周して第２の分周信号を出力するものである。
時間差デジタル変換器ＴＤＣは、第１の分周器ＤＩＶ１から入力される第１の分周信号と、第２の分周器ＤＩＶ２から入力される第２の分周信号との間の時間差を検出し、検出された時間差をデジタル値に変換してデジタル時間差信号を出力するものである。
デジタルループフィルタＤＬＦは、時間差デジタル変換器ＴＤＣから入力されるデジタル時間差信号をフィルタリングして高周波成分を除去し、高周波成分が除去されたデジタル制御信号を出力するものである。
図２（A）および（B）は、それぞれ、第２の発振器が連続動作および間歇動作する場合の様子を表す一例の概念図である。図２（A）および（B）の横軸は時間の経過を表し、縦軸は、発振子のオン状態（ON）およびオフ状態（OFF）を表す。
携帯電話等では、通話やデータ通信の有無に関わらず常に携帯電話ネットワークを使用するという連続動作が行われる。この場合、図２（A）に示すように、発振子が常にオン状態とされ、第２の発振器１４は、常時アクティブ状態とされる。
一方、ＩｏＴ（Internet of Things：モノのインターネット）等では、使用する必要がある場合にだけワイヤレスセンサネットワークを使用するという間歇動作が行われる。この場合、図２（B）に示すように、ワイヤレスネットワークを使用する必要がある期間でのみ、発振子がオン状態とされ、第２の発振器１４がアクティブ状態とされる。一方、ワイヤレスネットワークを使用する必要がない期間は、消費電力の削減のために、発振子がオフ状態とされ、第２の発振器１４がスタンバイ状態とされる。
一方、第１の発振器１２は、現在時刻の計測を行う必要があるため、連続動作、間歇動作に関わらず、常にアクティブ状態とされる。
校正動作制御回路Ｓｗｉｔｃｈは、周波数校正回路１０の外部から入力されるステータス信号に応じて、第２の発振器１４がスタンバイ状態からアクティブ状態になった場合に、デジタルＰＬＬ回路１６をクローズループに設定して校正動作を開始させ、デジタルＰＬＬ回路１６によって第２のクロック信号の位相が第１のクロック信号の位相に校正された後、デジタルＰＬＬ回路１６をオープンループに設定して校正動作を終了させるものである。
周波数校正回路１０では、第２の発振器１４が、デジタルＰＬＬ回路１６を構成するデジタル制御発振器ＤＣＯとして用いられる。デジタル制御発振器ＤＣＯは、デジタルループフィルタＤＬＦから入力されるデジタル制御信号を保持し、デジタル制御信号に応じて離散型容量バンク２４，２６の容量値が変化し、離散型容量バンク２４，２６の容量値に応じて発振周波数が変化した第２のクロック信号を出力するものである。
次に、第２の発振器１４が間歇動作する場合の周波数校正回路１０の動作を説明する。
周波数校正回路１０では、第２のクロック信号の目標周波数精度が±１０ｐｐｍであるのに対して、第１の発振器１２から、第２のクロック信号の目標周波数精度よりも高い±５ｐｐｍの周波数精度で、３２．７６８ｋＨｚの発振周波数の第１のクロック信号が出力される。また、第２の発振器１４からは、初期状態として、第２のクロック信号の目標周波数精度よりも低い２０ｐｐｍの周波数精度で、３２ＭＨｚの発振周波数の第２のクロック信号が出力される。
ステータス信号に応じて、図２（B）に示すように、第２の発振器１４が初めてスタンバイ状態からアクティブ状態になると、校正動作制御回路Ｓｗｉｔｃｈにより、図３に示すように、デジタルＰＬＬ回路１６がアクティブ状態となってクローズループに設定され、第２のクロック信号の位相を第１のクロック信号の位相に校正させるための校正動作が開始される。つまり、第２のクロック信号の発振周波数の校正が開始される。
デジタルＰＬＬ回路１６がクローズループになると、第１の分周器ＤＩＶ１により、３２．７６８ｋＨｚの第１のクロック信号が１／１６の発振周波数に分周されて、比較周波数として、２．０４８ｋＨｚの第１の分周信号が出力される。また、第２の分周器ＤＩＶ２により、校正後の目標周波数として、３２ＭＨｚの第２のクロック信号が１／１５６２５の発振周波数に分周されて約２．０４８ｋＨｚの第２の分周信号が出力される。
つまり、第１の分周信号および第２の分周信号が、第２の発振器の目標周波数に対して、整数分周されるように、第１のクロック信号および第２のクロック信号が分周されて比較周波数が得られる。
続いて、時間差デジタル変換器ＴＤＣにより、第１の分周信号と第２の分周信号との時間差が検出され、検出された時間差がデジタル値に変換されてデジタル時間差信号が出力される。
続いて、デジタルループフィルタＤＬＦにより、時間差デジタル変換器ＴＤＣから入力されるデジタル時間差信号がフィルタリングされて高周波成分が除去され、高周波成分が除去されたデジタル制御信号が出力される。
続いて、第２の発振器１４がデジタル制御発振器ＤＣＯとして用いられ、デジタル制御信号に応じて離散型容量バンク２４，２６の容量値が変化され、離散型容量バンク２４，２６の容量値に応じて発振周波数が変化された第２のクロック信号が第２の発振器１４から出力される。
図５は、デジタル制御信号のデジタル値と離散型容量バンクの容量値との関係を表す一例のグラフである。同図に示すグラフの横軸がデジタル制御信号のデジタル値であり、縦軸が離散型容量バンクの容量値である。このグラフに示す例の場合、デジタル制御信号のデジタル値が大きくなるに従って、離散型容量バンクの容量値は段階的に大きくなるということが分かる。
続いて、図６は、離散型容量バンクの容量値と第２のクロック信号の周波数偏差との関係を表す一例のグラフである。同図に示すグラフの横軸が離散型容量バンクの容量値であり、縦軸が第２のクロック信号の周波数偏差（目標周波数からの偏差）である。このグラフに示す例の場合、離散型容量バンクの容量値が大きくなるに従って、第２のクロック信号の周波数偏差が段階的に小さくなる（目標周波数との偏差が小さくなる）ということが分かる。
図７は、水晶発振器から出力されるクロック信号の周波数偏差と負荷容量の特性を表す一例のグラフである。同図に示すグラフの横軸は水晶発振器を構成する負荷容量の容量値であり、縦軸はクロック信号の周波数偏差である。このグラフに示す例の場合、負荷容量の容量値が、約１３ｐＦを中心として、±３ｐＦの範囲で変化すると、クロック信号の周波数偏差は、±２０ｐｐｍの範囲で変化することが分かる。
例えば、デジタル制御信号のデジタル値が５１２段階で変化し、離散型容量バンクの容量値が±３ｐＦの範囲で変化し、第２のクロック信号の周波数精度を±２０ｐｐｍの範囲で補正できる場合を考える。この場合、直線近似すると、デジタル制御信号のデジタル値の１段階当たり、離散型容量バンクの容量値を約１２ｆＦ単位で変化させ、第２のクロック信号の周波数偏差を約０．１ｐｐｍ単位の精度で制御できることになる。
デジタルＰＬＬ回路１６では、上記のように、第１のクロック信号と第２のクロック信号との間の時間差に対応するデジタル制御信号が出力され、第２の発振器１４をデジタル制御発振器ＤＣＯとして用いて、デジタル制御信号に応じて離散型容量バンク２４，２６の容量値が変化し、離散型容量バンク２４，２６の容量値に応じて第２のクロック信号の発振周波数が変化する校正動作が繰り返されることにより、第２のクロック信号の位相が第１のクロック信号の位相に校正される。
図８（A）および（B）は、それぞれ、第１の分周信号および第２の分周信号が整数分周される場合における、第２のクロック信号の目標発振周波数および目標周波数精度からの偏差のシミュレーション結果を表す一例のグラフである。同図（A）および（B）に示すグラフの横軸は時間の経過を表し、縦軸は、それぞれ、第２のクロック信号の目標発振周波数からの偏差Error(freq)および目標周波数精度からの偏差（周波数偏差）Error(ppm)を表す。
このグラフは、第１のクロック信号が理想状態（周波数誤差なし）であって、その発振周波数が３２．７６８ｋＨｚ、周波数精度が±５ｐｐｍ（つまり、±１６３．８４×10-3Ｈｚ）であり、校正前の第２のクロック信号の発振周波数が３２ＭＨｚ、周波数精度が±２０ｐｐｍ（つまり、±６４０Ｈｚ）の場合に、校正後の第２のクロック信号の目標発振周波数が３２ＭＨｚで、目標周波数精度が±１０ｐｐｍ（つまり、３２０Ｈｚ）の場合のシミュレーション結果である。
このグラフに示すように、第２のクロック信号の発振周波数からの偏差Error(freq)は、目標発振周波数の偏差の０Ｈｚに対して−６００Ｈｚ前後から始まり、次第にプラス側へ大きくなって＋４００Ｈｚ前後となり、続いて、次第にマイナス側へ小さくなって−２００Ｈｚ前後となりというようにプラス側およびマイナス側への変化を繰り返し、最終的に目標発振周波数の偏差の０Ｈｚ、つまり、目標発振周波数の３２ＭＨｚに収束する。
同様に、第２のクロック信号の周波数精度の偏差Error(ppm)は、目標周波数精度の偏差の０ｐｐｍに対して−２０ｐｐｍ前後から始まり、次第にプラス側へ大きくなって＋１２ｐｐｍ前後となり、続いて、次第にマイナス側へ小さくなって−７ｐｐｍ前後となりというようにプラス側およびマイナス側への変化を繰り返し、最終的に目標周波数精度の偏差の０ｐｐｍ、つまり、目標周波数精度の±１０ｐｐｍに収束する。
第２のクロック信号の位相が第１のクロック信号の位相に校正された後、校正動作制御回路Ｓｗｉｔｃｈにより、図４に示すように、デジタルＰＬＬ回路１６がスタンバイ状態となってオープンループに設定されて、校正動作が終了する。これ以後、通信時の通常動作が行われる。
第２のクロック信号の周波数精度は、校正動作によって、第１のクロック信号の周波数精度と同等の±５ｐｐｍ程度となる。そのため、校正動作の終了後、周囲温度の変化や発振子そのものの経時劣化等によって第２のクロック信号の周波数精度が変動、例えば、±１ｐｐｍ程度変動したとしても、その周波数精度は±６ｐｐｍ程度であり、変動後の第２のクロック信号の周波数精度が目標周波数精度の±１０ｐｐｍよりも高い間、第２のクロック信号は、目標周波数精度の±１０ｐｐｍを達成することができる。
また、周波数校正回路１０は、デジタルＰＬＬ回路１６のデジタル制御発振器ＤＣＯの構成要素としてレイアウト面積が大きい離散型容量バンク２４，２６を使用する。しかし、既に述べたように、近年の通信用ＬＳＩでは、ロードキャパシタを内蔵する水晶発振器を採用する場合が増えている。また、周波数校正回路１０は、デジタル制御発振器ＤＣＯとして第２の発振器１４を使用するため、離散型容量バンク２４，２６によって通信用ＬＳＩ３６のレイアウト面積が増加することはない。
また、第２の発振器１４が間歇動作する場合、図２（B）に示すように、校正動作が終了した後、デジタルＰＬＬ回路１６がオープンループに設定されてスタンバイ状態となり、その動作が停止されるため、デジタルＰＬＬ回路１６による消費電力の増加もほとんどない。
なお、校正動作制御回路Ｓｗｉｔｃｈにより、第２の発振器１４がスタンバイ状態からアクティブ状態になる毎に、デジタルＰＬＬ回路１６をクローズループに設定して、第２のクロック信号の発振周波数の校正動作を開始させ、校正動作後、デジタルＰＬＬ回路１６をオープンループに設定して、校正動作を終了させてもよい。
また、周波数校正回路１０の周囲温度を計測する温度センサを備え、第２の発振器１４がスタンバイ状態からアクティブ状態になった場合に、周囲温度があらかじめ設定された一定範囲内の温度ではない場合のみに、言い換えると、周囲温度の変動幅があらかじめ設定された値よりも大きい場合のみに、校正動作制御回路Ｓｗｉｔｃｈにより、デジタルＰＬＬ回路１６をクローズループに設定して校正動作を開始させ、校正動作後、デジタルＰＬＬ回路１６をオープンループに設定して校正動作を終了させてもよい。
同様に、温度センサを備え、第２の発振器１４がスタンバイ状態からアクティブ状態になった場合に、周囲温度があらかじめ設定された一定範囲内の温度であり、かつ、前回の校正動作からあらかじめ設定された時間が経過している場合のみに、校正動作制御回路Ｓｗｉｔｃｈにより、デジタルＰＬＬ回路１６をクローズループに設定して校正動作を開始させ、校正動作後、デジタルＰＬＬ回路１６をオープンループに設定して校正動作を終了させてもよい。
また、第２の発振器１４が間歇動作する場合を例に挙げて説明したが、周波数校正回路１０は、図２（A）に示すように、第２の発振器１４が連続動作する場合にも同様に適用可能である。連続動作の場合、通信中、すなわち、第２のクロック信号が使用されている間は、その校正動作を行うことができない。そのため、例えば、通信を一時的に停止し、その間に第２のクロック信号の校正動作を行うことが考えられる。
例えば、温度センサを備え、第２の発振器１４がアクティブ状態の期間に、周囲温度があらかじめ設定された一定範囲内の温度ではなくなる毎に、校正動作制御回路Ｓｗｉｔｃｈにより、前記校正動作を開始させてもよい。
同様に、温度センサを備え、第２の発振器１４がアクティブ状態の期間に、周囲温度があらかじめ設定された一定範囲内の温度であり、かつ、前回の校正動作からあらかじめ設定された時間が経過する毎に、校正動作を開始させてもよい。
また、第１の分周信号および第２の分周信号が整数分周される場合を例に挙げて説明したが、第１の分周信号および第２の分周信号の少なくとも一方が分数分周される場合にも同様に適用可能である。
この場合、例えば、第１の分周器ＤＩＶ１により、３２．７６８ｋＨｚの第１のクロック信号が１／１の発振周波数、つまり、第１のクロック信号の発振周波数そのままの３２．７６８ｋＨｚの第１の分周信号が出力される。また、第２の分周器ＤＩＶ２により、３２ＭＨｚの第２のクロック信号が１６／１５６２５の発振周波数に分周されて３２．７６８ｋＨｚの第２の分周信号が出力される。
つまり、第１の分周信号および第２の分周信号が分数分周されるように、すなわち、小数点以下の値を含む分数値の発振周波数となるように、第１のクロック信号および第２のクロック信号が分周される。
図９は、第１の分周信号および第２の分周信号が分数分周される場合における、第２のクロック信号の目標周波数精度からの偏差のシミュレーション結果を表す一例のグラフである。同図に示すグラフの横軸は時間の経過を表し、縦軸は、第２のクロック信号の目標周波数精度からの偏差（周波数偏差）のうち、第１の分周信号および第２の分周信号の整数部分のみに対する偏差Error(ppm)を表す。
このグラフは、同様に、第１のクロック信号が理想状態（周波数誤差なし）であって、その発振周波数が３２．７６８ｋＨｚ、周波数精度が±５ｐｐｍ（つまり、±１６３．８４×10-3Ｈｚ）であり、校正前の第２のクロック信号の発振周波数が３２ＭＨｚ、周波数精度が±２０ｐｐｍ（つまり、±６４０Ｈｚ）の場合に、校正後の第２のクロック信号の目標発振周波数が３２ＭＨｚで、目標周波数精度が±１０ｐｐｍ（つまり、３２０Ｈｚ）の場合のシミュレーション結果である。
このグラフに示すように、第２のクロック信号の周波数精度の偏差Error(ppm)は、目標周波数精度の偏差の０ｐｐｍに対して−２０ｐｐｍ前後から始まり、次第にプラス側へ大きくなって＋１２ｐｐｍ前後となり、続いて、次第にマイナス側へ小さくなってというようにプラス側およびマイナス側への変化を繰り返し、最終的に目標周波数精度の偏差の０ｐｐｍ前後、つまり、目標周波数精度の±１０ｐｐｍ以下に収束する。
分数分周の場合、第２のクロック信号の周波数精度は、目標周波数精度の±１０ｐｐｍ以下に収束した後も、目標周波数精度の±１０ｐｐｍ内の中心値からプラス側およびマイナス側へ±０．２５ｐｐｍ程度の細かい変化を繰り返す。
前述のように、第２の発振器１４が間歇動作する場合、図２（B）に示すように、校正動作が終了した後、デジタルＰＬＬ回路１６がオープンループに設定されてスタンバイ状態となり、その動作が停止される。そのため、第２のクロック信号の周波数精度が目標周波数精度前後に収束した後の前述の細かい変化が生じることはなく、通信時の通常動作における影響も生じない。
なお、第１の発振器１２は、ＴＣＸＯに限定されず、第１のクロック信号として、目標周波数精度よりも高い周波数精度のクロック信号を出力するものであれば、その具体的な構成は何ら限定されない。また、第１の発振器１２として、ＲＴＣの動作を制御するクロック信号を出力する発振器を使用しているが、これに限定されず、他の用途の発振器や、周波数校正回路１０専用の発振器を使用してもよい。
第２の発振器１４は、水晶発振子２２に限定されず、例えば、セラミック発振子、ＴＣＸＯ、ＭＥＭＳ（Micro Electro Mechanical Systems：微小電気機械システム）発振子等を含む各種の発振子を使用することができる。また、第２の発振器１４は、離散型容量バンクを備え、その容量値に応じて第２のクロック信号の発振周波数が変化するものであれば、その具体的な構成は何ら限定されない。
以上、本発明について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
１０ 周波数校正回路
１２ 第１の発振器
１４ 第２の発振器
１６ デジタルＰＬＬ回路
１８ 温度補償水晶発振器
２０ バッファ
２２ 水晶発振子
２４，２６ 離散型容量バンク
２５，２７ ロードキャパシタ
２８，３０ 抵抗素子
３２ インバータ
３４ バッファ
３６ 通信用ＬＳＩ
４０，４２ 水晶発振器
ＤＩＶ１ 第１の分周器
ＤＩＶ２ 第２の分周器
ＴＤＣ 時間差デジタル変換器
ＤＬＦ デジタルループフィルタ
Ｓｗｉｔｃｈ 校正動作制御回路
ＤＣＯ デジタル制御発振器

Claims (19)

  1. 第１の周波数精度の第１のクロック信号を出力する第１の発振器と、
    第２の周波数精度の第２のクロック信号を出力する第２の発振器と、
    デジタルＰＬＬ回路とを備え、
    前記第２の発振器は、各々の容量値が２値で変化する複数の離散型容量を有し、デジタル制御信号を保持し、前記保持されたデジタル制御信号に応じて前記複数の離散型容量の容量値が変化することにより全体の容量値が変化する離散型容量バンクを備え、
    前記デジタルＰＬＬ回路は、前記第１のクロック信号と前記第２のクロック信号との間の時間差に対応する前記デジタル制御信号を出力し、前記第２の発振器をデジタル制御発振器として用いて、前記デジタル制御信号に応じて前記離散型容量バンクの容量値を変化させ、前記離散型容量バンクの容量値に応じて前記第２のクロック信号の発振周波数を変化させる校正動作を繰り返すことにより、前記第２のクロック信号の位相を前記第１のクロック信号の位相に校正させることを特徴とする周波数校正回路。
  2. 前記第１の発振器は、温度補償水晶発振器である請求項１に記載の周波数校正回路。
  3. 前記第２の発振器は、
    発振子と、
    前記発振子を発振させる発振回路であって、前記離散型容量バンクを含み、前記デジタル制御信号に応じて前記離散型容量バンクの容量値が変化し、前記離散型容量バンクの容量値に応じて発振周波数が変化する前記第２のクロック信号を出力する発振回路とを備える請求項１または２に記載の周波数校正回路。
  4. 前記デジタルＰＬＬ回路は、
    前記第１のクロック信号を分周して第１の分周信号を出力する第１の分周器と、
    前記第２のクロック信号を分周して第２の分周信号を出力する第２の分周器と、
    前記第１の分周信号と前記第２の分周信号との間の時間差をデジタル値に変換してデジタル時間差信号を出力する時間差デジタル変換器と、
    前記デジタル時間差信号をフィルタリングして高周波成分が除去された前記デジタル制御信号を出力するデジタルループフィルタと、
    前記デジタル制御発振器として前記第２の発振器とを備える請求項１〜３のいずれか一項に記載の周波数校正回路。
  5. 前記第１の分周器および前記第２の分周器は、前記第１の分周信号および前記第２の分周信号が整数分周されるように、前記第１のクロック信号および前記第２のクロック信号を分周する請求項４に記載の周波数校正回路。
  6. 前記第１の分周器および前記第２の分周器は、前記第１の分周信号および前記第２の分周信号の少なくとも一方が分数分周されるように、前記第１のクロック信号および前記第２のクロック信号を分周する請求項４に記載の周波数校正回路。
  7. さらに、前記第２の発振器が初めてスタンバイ状態からアクティブ状態になった場合に、前記デジタルＰＬＬ回路をクローズループに設定して前記校正動作を開始させ、前記第２のクロック信号の位相が前記第１のクロック信号の位相に校正された後、前記デジタルＰＬＬ回路をオープンループに設定して前記校正動作を終了させる校正動作制御回路を備える請求項１〜６のいずれか一項に記載の周波数校正回路。
  8. 前記校正動作制御回路は、前記第２の発振器がスタンバイ状態からアクティブ状態になる毎に、前記校正動作を開始させる請求項７に記載の周波数校正回路。
  9. さらに、前記周波数校正回路の周囲温度を計測する温度センサを備え、
    前記校正動作制御回路は、前記第２の発振器がスタンバイ状態からアクティブ状態になった場合に、前記周囲温度があらかじめ設定された一定範囲内の温度ではない場合のみに、前記校正動作を開始させる請求項７に記載の周波数校正回路。
  10. さらに、前記周波数校正回路の周囲温度を計測する温度センサを備え、
    前記校正動作制御回路は、前記第２の発振器がアクティブ状態の期間に、前記周囲温度があらかじめ設定された一定範囲内の温度ではなくなる毎に、前記校正動作を開始させる請求項７または９に記載の周波数校正回路。
  11. さらに、前記周波数校正回路の周囲温度を計測する温度センサを備え、
    前記校正動作制御回路は、前記第２の発振器がスタンバイ状態からアクティブ状態になった場合に、前記周囲温度があらかじめ設定された一定範囲内の温度であり、かつ、前回の校正動作からあらかじめ設定された時間が経過している場合のみに、前記校正動作を開始させる請求項７に記載の周波数校正回路。
  12. さらに、前記周波数校正回路の周囲温度を計測する温度センサを備え、
    前記校正動作制御回路は、前記第２の発振器がアクティブ状態の期間に、前記周囲温度があらかじめ設定された一定範囲内の温度であり、かつ、前回の校正動作からあらかじめ設定された時間が経過する毎に、前記校正動作を開始させる請求項７または１１に記載の周波数校正回路。
  13. 第１の発振器が、第１の周波数精度の第１のクロック信号を出力するステップと、
    各々の容量値が２値で変化する複数の離散型容量を有する離散型容量バンクが、デジタル制御信号を保持し、前記保持されたデジタル制御信号に応じて前記複数の離散型容量の容量値が変化することにより全体の容量値が変化するステップと、
    前記離散型容量バンクを備える第２の発振器が、前記離散型容量バンクの容量値に応じて第２の周波数精度の第２のクロック信号を出力するステップと、
    前記デジタルＰＬＬ回路が、前記第１のクロック信号と前記第２のクロック信号との間の時間差に対応する前記デジタル制御信号を出力し、前記第２の発振器をデジタル制御発振器として用いて、前記デジタル制御信号に応じて前記離散型容量バンクの容量値を変化させ、前記離散型容量バンクの容量値に応じて前記第２のクロック信号の発振周波数を変化させる校正動作を繰り返すことにより、前記第２のクロック信号の位相を前記第１のクロック信号の位相に校正させるステップとを含むことを特徴とする周波数校正方法。
  14. さらに、前記第２の発振器が初めてスタンバイ状態からアクティブ状態になった場合に、校正動作制御回路が、前記デジタルＰＬＬ回路をクローズループに設定して前記校正動作を開始させるステップと、
    前記第２のクロック信号の位相が前記第１のクロック信号の位相に校正された後、前記校正動作制御回路が、前記デジタルＰＬＬ回路をオープンループに設定して前記校正動作を終了させるステップとを含む請求項１３に記載の周波数校正方法。
  15. 前記校正動作制御回路は、前記第２の発振器がスタンバイ状態からアクティブ状態になる毎に、前記校正動作を開始させる請求項１４に記載の周波数校正方法。
  16. 前記第２の発振器がスタンバイ状態からアクティブ状態になった場合に、温度センサによって計測された周囲温度があらかじめ設定された一定範囲内の温度ではない場合のみに、前記校正動作制御回路が、前記校正動作を開始させる請求項１４に記載の周波数校正方法。
  17. 前記校正動作制御回路は、前記第２の発振器がアクティブ状態の期間に、温度センサによって計測された周囲温度があらかじめ設定された一定範囲内の温度ではなくなる毎に、前記校正動作を開始させる請求項１４または１６に記載の周波数校正方法。
  18. 前記第２の発振器がスタンバイ状態からアクティブ状態になった場合に、温度センサによって計測された周囲温度があらかじめ設定された一定範囲内の温度であり、かつ、前回の校正動作からあらかじめ設定された時間が経過している場合のみに、前記校正動作制御回路が、前記校正動作を開始させる請求項１４に記載の周波数校正方法。
  19. 前記校正動作制御回路は、前記第２の発振器がアクティブ状態の期間に、温度センサによって計測された周囲温度があらかじめ設定された一定範囲内の温度であり、かつ、前回の校正動作からあらかじめ設定された時間が経過する毎に、前記校正動作を開始させる請求項１４または１８に記載の周波数校正方法。
JP2015240400A 2015-12-09 2015-12-09 周波数校正回路および周波数校正方法 Active JP6567403B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015240400A JP6567403B2 (ja) 2015-12-09 2015-12-09 周波数校正回路および周波数校正方法
CN201611121749.7A CN107026645B (zh) 2015-12-09 2016-12-08 频率校正电路及频率校正方法
US15/374,008 US10389370B2 (en) 2015-12-09 2016-12-09 Frequency calibration circuit and frequency calibration method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015240400A JP6567403B2 (ja) 2015-12-09 2015-12-09 周波数校正回路および周波数校正方法

Publications (3)

Publication Number Publication Date
JP2017108282A true JP2017108282A (ja) 2017-06-15
JP2017108282A5 JP2017108282A5 (ja) 2018-09-20
JP6567403B2 JP6567403B2 (ja) 2019-08-28

Family

ID=59020993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015240400A Active JP6567403B2 (ja) 2015-12-09 2015-12-09 周波数校正回路および周波数校正方法

Country Status (3)

Country Link
US (1) US10389370B2 (ja)
JP (1) JP6567403B2 (ja)
CN (1) CN107026645B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019024060A (ja) * 2017-07-25 2019-02-14 セイコーエプソン株式会社 集積回路装置、物理量測定装置、電子機器及び移動体
WO2020060680A1 (en) * 2018-09-21 2020-03-26 Intel Corporation Apparatuses for generating an oscillation signal
JP2022087073A (ja) * 2020-11-30 2022-06-09 華為技術有限公司 クロック発振器及びクロック発振器を作成する方法
WO2022163683A1 (ja) * 2021-01-28 2022-08-04 ソニーセミコンダクタソリューションズ株式会社 半導体集積回路
JP7415535B2 (ja) 2019-12-18 2024-01-17 セイコーエプソン株式会社 発振器及び電子機器

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10218363B1 (en) * 2017-07-19 2019-02-26 Verily Life Sciences Llc Background calibration for real-time clock systems
US10778235B2 (en) * 2018-10-28 2020-09-15 Nuvoton Technology Corporation Intermittent tuning of an oscillator
CN109709999B (zh) * 2018-12-27 2020-12-01 普冉半导体(上海)股份有限公司 控制输出频率温度系数的实现方法及电路
JP2021005951A (ja) * 2019-06-26 2021-01-14 日本電産サーボ株式会社 制御回路、及び校正システム
CN113132027B (zh) * 2019-12-30 2023-02-10 江西联智集成电路有限公司 无线电发射器的工作频率校正方法及其装置
CN115134905B (zh) * 2022-06-27 2023-12-01 国网青海省电力公司信息通信公司 频率校准方法、装置、非易失性存储介质及计算机设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08307256A (ja) * 1995-05-08 1996-11-22 Sanyo Electric Co Ltd Ｐｌｌ回路
JP2009130587A (ja) * 2007-11-22 2009-06-11 Epson Toyocom Corp 発振回路および発振器
JP2010206679A (ja) * 2009-03-05 2010-09-16 Nippon Telegr & Teleph Corp <Ntt> 発振器および位相同期ループ
JP2012522466A (ja) * 2009-03-30 2012-09-20 クゥアルコム・インコーポレイテッド 改善された分解能を有する時間デジタル変換器（ｔｄｃ：ｔｉｍｅ−ｔｏ−ｄｉｇｉｔａｌｃｏｎｖｅｒｔｅｒ）

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09133753A (ja) 1995-11-08 1997-05-20 Matsushita Electric Ind Co Ltd Ｇｐｓ受信機
JPH09214336A (ja) 1996-02-05 1997-08-15 Meidensha Corp 二重比較形シンセサイザ発振器
US8049569B1 (en) * 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US8130044B2 (en) * 2008-06-19 2012-03-06 Altera Corporation Phase-locked loop circuitry with multiple voltage-controlled oscillators
US8188802B2 (en) * 2009-05-13 2012-05-29 Qualcomm Incorporated System and method for efficiently generating an oscillating signal
CN101944910B (zh) * 2009-07-07 2017-03-22 晨星软件研发(深圳)有限公司 双锁相环电路及其控制方法
TWI419474B (zh) * 2009-10-30 2013-12-11 Mstar Semiconductor Inc 鎖相迴路與其相關方法
US8766736B2 (en) * 2010-02-01 2014-07-01 Tacettin Isik Methods of frequency versus temperature compensation of existing crystal oscillators
KR101199780B1 (ko) * 2010-06-11 2012-11-12 (주)에프씨아이 주파수 합성기의 주파수 보정 장치 및 그 방법
US8729978B2 (en) 2011-08-01 2014-05-20 Nihon Dempa Kogyo Co., Ltd. Quartz-crystal controlled oscillator
JP5931628B2 (ja) 2011-08-01 2016-06-08 日本電波工業株式会社 水晶発振器
US8638146B1 (en) * 2012-07-31 2014-01-28 Cambridge Silicon Radio Limited Dual mode phase detection
JP5152944B1 (ja) 2012-09-21 2013-02-27 眞人 田邉 水晶温度計測用プローブおよび水晶温度計測装置
JP2014197746A (ja) 2013-03-29 2014-10-16 日本電波工業株式会社 水晶発振器
JP2015128220A (ja) * 2013-12-27 2015-07-09 セイコーエプソン株式会社 発振回路、発振器、電子機器、移動体及び発振器の周波数調整方法
KR102154189B1 (ko) * 2014-12-01 2020-09-09 삼성전자 주식회사 추계적 위상 보간 방법을 이용한 시간-디지털 변환기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08307256A (ja) * 1995-05-08 1996-11-22 Sanyo Electric Co Ltd Ｐｌｌ回路
JP2009130587A (ja) * 2007-11-22 2009-06-11 Epson Toyocom Corp 発振回路および発振器
JP2010206679A (ja) * 2009-03-05 2010-09-16 Nippon Telegr & Teleph Corp <Ntt> 発振器および位相同期ループ
JP2012522466A (ja) * 2009-03-30 2012-09-20 クゥアルコム・インコーポレイテッド 改善された分解能を有する時間デジタル変換器（ｔｄｃ：ｔｉｍｅ−ｔｏ−ｄｉｇｉｔａｌｃｏｎｖｅｒｔｅｒ）

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019024060A (ja) * 2017-07-25 2019-02-14 セイコーエプソン株式会社 集積回路装置、物理量測定装置、電子機器及び移動体
WO2020060680A1 (en) * 2018-09-21 2020-03-26 Intel Corporation Apparatuses for generating an oscillation signal
US11283456B2 (en) 2018-09-21 2022-03-22 Intel Corporation Apparatuses for generating an oscillation signal
JP7415535B2 (ja) 2019-12-18 2024-01-17 セイコーエプソン株式会社 発振器及び電子機器
JP2022087073A (ja) * 2020-11-30 2022-06-09 華為技術有限公司 クロック発振器及びクロック発振器を作成する方法
JP7410108B2 (ja) 2020-11-30 2024-01-09 華為技術有限公司 クロック発振器及びクロック発振器を作成する方法
WO2022163683A1 (ja) * 2021-01-28 2022-08-04 ソニーセミコンダクタソリューションズ株式会社 半導体集積回路

Also Published As

Publication number Publication date
US20170170835A1 (en) 2017-06-15
CN107026645A (zh) 2017-08-08
CN107026645B (zh) 2022-01-11
JP6567403B2 (ja) 2019-08-28
US10389370B2 (en) 2019-08-20

Similar Documents

Publication Publication Date Title
JP6567403B2 (ja) 周波数校正回路および周波数校正方法
JP2004503977A (ja) 集積回路においてクロックパルスを生成するためのキャリブレーション装置およびキャリブレーション方法
CN105322960B (zh) 使用自激振荡器的时钟发生器及其方法
EP3435549B1 (en) Oscillator calibration system
US20160241248A1 (en) Single insertion trimming of highly accurate reference oscillators
JP2012114651A (ja) 発振回路
US7911285B2 (en) Reference frequency control circuit
US8698568B2 (en) Automatic self-calibrated oscillation method and apparatus using the same
JP4381975B2 (ja) 位相同期ループ
JP2017010297A (ja) クロック信号生成回路、半導体集積回路装置、及び、電子機器
JP4625849B2 (ja) 発振器制御装置
US8674780B2 (en) Oscillator with frequency adjustment
US10069498B2 (en) Simultaneous multi-effect oscillator compensation using piecewise interdependent polynomials
JP5253318B2 (ja) 発振装置
JP2002151956A (ja) 周波数校正機能付き圧電発振器
JP6191071B2 (ja) 周波数制御回路、発振回路および発振器
JP2002217643A (ja) 水晶発振器の温度補償電圧発生回路
KR100851314B1 (ko) Ｖｃｔｃｘｏ의 주파수 교정 장치
JP2001257531A (ja) 水晶発振器
JP2004135002A (ja) 基準発振器およびそれを用いた電子装置
JPH09321621A (ja) 周波数シンセサイザ
JP2006140726A (ja) 圧電発振器の周波数調整方法及び周波数調整装置、並びに圧電発振器
JPH11340820A (ja) データ通信装置の基準発振周波数設定方式
JP3243680B2 (ja) デジタル制御型発振回路の周波数補正方法
JP2005124019A (ja) 温度補償圧電発振器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180810

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190617

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190731

R150 Certificate of patent or registration of utility model

Ref document number: 6567403

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250