JP4381975B2 - 位相同期ループ - Google Patents
位相同期ループ Download PDFInfo
- Publication number
- JP4381975B2 JP4381975B2 JP2004507140A JP2004507140A JP4381975B2 JP 4381975 B2 JP4381975 B2 JP 4381975B2 JP 2004507140 A JP2004507140 A JP 2004507140A JP 2004507140 A JP2004507140 A JP 2004507140A JP 4381975 B2 JP4381975 B2 JP 4381975B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- wave signal
- charge pump
- phase
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012937 correction Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 15
- 230000006641 stabilisation Effects 0.000 claims description 6
- 238000011105 stabilization Methods 0.000 claims description 6
- 230000000087 stabilizing effect Effects 0.000 claims description 5
- 238000007599 discharging Methods 0.000 claims 2
- 238000004904 shortening Methods 0.000 claims 2
- 238000009877 rendering Methods 0.000 abstract 1
- 230000006870 function Effects 0.000 description 37
- 238000012546 transfer Methods 0.000 description 19
- 239000013256 coordination polymer Substances 0.000 description 17
- 230000010355 oscillation Effects 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- SWUIQEBPZIHZQS-UHFFFAOYSA-N calone Chemical compound O1CC(=O)COC2=CC(C)=CC=C21 SWUIQEBPZIHZQS-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000368 destabilizing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- -1 current pumps Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0898—Details of the current generators the source or sink current values being variable
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本発明は、特に携帯電話においてそれらの受信部に関して特定の用途が見出されるものである。
また、本発明の第3の構成に係る、回路によれば、所望のゲインを有する電圧制御発振器であって所望の周波数に対応する出力周波数を出力する前記電圧制御発振器と、該電圧制御発振器の前記出力周波数を帰還させて分周された周波数と基準周波数との位相差に基づく電圧パルスを電流パルスに変換するための電荷ポンプと、前記電荷ポンプより出力された電流パルスの低域周波数成分を通過させて前記電荷ポンプの高周波成分を抑制すると共に前記電圧制御発振器を制御する低域通過フィルタを有する校正手段と、を少なくとも備える回路であって、前記電圧制御発振器の出力周波数は、前記位相同期ループを構成する構成要素の公称値の関数として選択される前記所望の周波数に対応すると共に、前記校正手段は、前記低域通過フィルタに含まれて前記位相同期ループを安定化する安定化手段を短絡させることにより前記位相同期ループを不安定状態にして前記電荷ポンプから前記電圧制御発振器に正弦波信号を供給させるループ不安定手段と、前記電荷ポンプから前記電圧制御発振器へと供給される前記正弦波信号の信号供給路に並列に接続されて前記正弦波信号から方形波信号を生成する比較器と、前記比較器から供給された前記方形波信号の周波数を決定し、前記方形波信号の前記周波数を前記所望の周波数と比較し、前記方形波信号の前記周波数を前記所望の周波数の前記公称値の関数として用いて訂正するために前記電荷ポンプを制御する論理回路と、を含むことを特徴とする。
集積回路と一体化された位相同期ループPLLによって様々な周波数が発生する。
ゲインKwを有する電圧制御発振器であって、フィルタ電圧Vfiltに比例し、かつ、所定のアプリケーションのために獲得することが望まれる周波数に対応する出力周波数Fvcoを供給することを目的とする電圧制御発振器VCOと、
分周係数と現在呼ばれている係数Nで電圧制御発振器VCOの出力周波数Fvcoを割り、それによって第1の入力周波数Fdivを発生させる分周器DIVと、前記係数Nは、
ゲインKdを有する位相検出器であって、所定のアプリケーションの基準周波数Frefと分周器DIVの第1の周波数Fdivとの位相差を測定することを目的とし、測定された前記位相差に比例する2つの出力電圧UPおよびDNを供給する位相検出器PFDと、
電圧パルスを電流パルスIpに変換することを目的とする電荷ポンプCPと、
レジスタR1並びに2つのコンデンサC1およびC2によって形成された二次低域通過フィルタ(以下FILTとも呼ばれる)と、を具備してなり、前記二次低域通過フィルタは、位相検出器PFDおよび電荷ポンプCPからの高周波信号を抑制し、且つ電圧制御発振器VCOを制御するために用いられるフィルタ電圧Vfiltを発生させ、それにより電圧制御発振器VCOが所望の出力周波数Fvcoを発生させることができる。
尚、この伝達関数の左側の部分はPLLのゲインGを示し、右側の部分はPLLに含まれるフィルタFILTを示している。
位相同期ループPLLを不安定にさせて正弦波信号Vfiltを発生させる第1の手段であって、フィルタFILTの抵抗器R1を短絡させることを可能にする第1の手段S1、SHORTと、
正弦波信号から方形波信号を生成する第2の手段COMPと、
方形波信号Vsの周波数Fsを決定し、前記周波数を所望の周波数Fnoと比較し、前記方形波信号の周波数を所望の周波数Fnoの関数として補正するために電荷ポンプCPを制御する論理回路LOGICとを具備してなる。
このようにして、PLLを校正するために以下の段階が実行される。
第1のサブステージ1a)において、回路ICの制御システム(図示せず)はスタート信号STARTCALによって校正を開始する。この信号はハイ状態にされ、ループPLLの論理回路LOGICに送られる。校正段階が開始する。
第2のサブステージ2a)において、ループPLLは不安定にされる。論理回路LOGICは第1のスイッチS1へ第1の割込み信号SHORTを送る。このスイッチS1は閉じてPLLを不安定にさせるが、これは前記スイッチS1が抵抗R1を短絡させる(第1のコンデンサC1が内部スイッチ抵抗器S1内で放電し、この内部スイッチ抵抗器S1はフィルタの抵抗R1よりも小さい)ためであり、これにより前記抵抗R1の安定器の効果が解消される。前記スイッチS1は、信号SHORTが送信される限り閉じられたままとなる。
1.信号SHORTおよびDISCHをハイ状態に設定し、電荷ポンプCPのビット=100000に初期化する(S2およびS1は閉じられる);
2.(フィルタFILTを放電させるため)xxxマイクロ秒待機する;
3.信号DISCH(S2およびS1は閉じられる)をゼロにリセットする;
4.PLLが安定して振動するようにyyyマイクロ秒待機する(正弦波信号の振幅は大きい);
5.1までn=K(SARのビット数)とするために:
1.方形波信号Vsの最初の立ち上がりと次の立ち上がりとの間(即ち、PLLの周期Tnの間)のクッロク信号REFの周期Nrefの数をカウントし、
2.次の立ち上がりまで、Nref>Nappであれば、S_MOTbits[n]=1とし;
3.S_MOTbits[n−1]=1とする;
6.信号SHORTをゼロ(S1は開く)に設定する;
7.(PLLを再び安定させるため)zzzマイクロ秒待機する;
8.校正終了信号CALDONEを1に設定する(校正の終了、動作モードへ戻る)。
尚、PLLに備えられた二次フィルタはこの場合、図4に示された一次フィルタまたは図6に示された三次フィルタに置き換えられている点に留意されたい。
このようにして、本発明は以下に挙げる多くの利点を提供する。
本文における参照符号は前記本文を限定するものではないと解釈すべきである。
Claims (8)
- 所望のゲインを有する電圧制御発振器であって所望の周波数に対応する出力周波数を出力する前記電圧制御発振器と、該電圧制御発振器の前記出力周波数を帰還させて分周された周波数と基準周波数との位相差に基づく電圧パルスを電流パルスに変換するための電荷ポンプと、前記電荷ポンプより出力された電流パルスの低域周波数成分を通過させて前記電荷ポンプの高周波成分を抑制すると共に前記電圧制御発振器を制御する低域通過フィルタを有する校正手段と、を少なくとも有する位相同期ループを備える集積回路であって、
前記電圧制御発振器の出力周波数は、前記位相同期ループを構成する構成要素の公称値の関数として選択される前記所望の周波数に対応すると共に、
前記校正手段は、
前記低域通過フィルタに含まれて前記位相同期ループを安定化する安定化手段を短絡させることにより前記位相同期ループを不安定状態にして前記電荷ポンプから前記電圧制御発振器に正弦波信号を供給させるループ不安定手段と、
前記電荷ポンプから前記電圧制御発振器へと供給される前記正弦波信号の信号供給路に並列に接続されて前記正弦波信号から方形波信号を生成する比較器と、
前記比較器から供給された前記方形波信号の周波数を決定し、前記方形波信号の前記周波数を前記所望の周波数と比較し、前記方形波信号の前記周波数を前記所望の周波数の前記公称値の関数として用いて訂正するために前記電荷ポンプを制御する論理回路と、
を含むことを特徴とする集積回路。 - 前記校正手段はさらに、前記正弦波信号の信号供給路に接続されると共に前記電荷ポンプと前記電圧制御発振器との間に設けられた低域通過フィルタに並列に接続され、前記正弦波信号が通常動作点と比較して大きな振幅を有し且つ前記位相同期ループの前記不安定状態を急速に安定させるために、前記低域通過フィルタの電圧を放電させるアナログスイッチ手段を、含むことを特徴とする、請求項1に記載の集積回路。
- 前記電荷ポンプは、連続的なステップで前記方形波信号の周波数を補正することを特徴とする、請求項1に記載の集積回路。
- 所望のゲインを有する電圧制御発振器であって所望の周波数に対応する出力周波数を出力する前記電圧制御発振器と、該電圧制御発振器の前記出力周波数を帰還させて分周された周波数と基準周波数との位相差に基づく電圧パルスを電流パルスに変換するための電荷ポンプと、前記電荷ポンプより出力された電流パルスの低域周波数成分を通過させて前記電荷ポンプの高周波成分を抑制すると共に前記電圧制御発振器を制御する低域通過フィルタを有する校正手段と、を少なくとも有する位相同期ループであって、前記電圧制御発振器の出力周波数は、前記位相同期ループを構成する構成要素の公称値の関数として選択される前記所望の周波数に対応する、前記位相同期ループを校正する方法であって、
前記低域通過フィルタに含まれて前記位相同期ループを安定化させる安定化手段を、ループ不安定手段により短絡させることにより前記位相同期ループを不安定状態にして前記電荷ポンプから前記電圧制御発振器に正弦波信号を発生させる段階と、
前記正弦波信号から方形波信号を生成する段階と、
前記方形波信号の周波数を決定する段階と、
前記方形波信号の周波数を、固有振動周波数を補正した後の所定の一定振動周波数である所望の周波数と比較する段階と、
前記比較器から供給された前記方形波信号の周波数を決定し、前記方形波信号の前記周波数を前記所望の周波数と比較し、前記方形波信号の前記周波数を前記所望の周波数の前記公称値の関数として用いて訂正するために前記電荷ポンプを制御する段階と、を備えることを特徴とする、位相同期ループを校正する方法。 - 前記正弦波信号が通常動作点と比較して大きな振幅を有し且つ前記位相同期ループの前記不安定状態を急速に安定させるために、前記低域通過フィルタの電圧を放電させる追加の段階を備えることを特徴とする、請求項4に記載の位相同期ループを校正する方法。
- 前記電荷ポンプを制御する前記段階は、連続的なステップで行なわれることを特徴とする、請求項4に記載の位相同期ループを校正する方法。
- 請求項1乃至3のいずれかに記載の集積回路を備える受信機。
- 所望のゲインを有する電圧制御発振器であって所望の周波数に対応する出力周波数を出力する前記電圧制御発振器と、該電圧制御発振器の前記出力周波数を帰還させて分周された周波数と基準周波数との位相差に基づく電圧パルスを電流パルスに変換するための電荷ポンプと、前記電荷ポンプより出力された電流パルスの低域周波数成分を通過させて前記電荷ポンプの高周波成分を抑制すると共に前記電圧制御発振器を制御する低域通過フィルタを有する校正手段と、を少なくとも備える回路であって、
前記電圧制御発振器の出力周波数は、前記位相同期ループを構成する構成要素の公称値の関数として選択される前記所望の周波数に対応すると共に、
前記校正手段は、
前記低域通過フィルタに含まれて前記位相同期ループを安定化する安定化手段を短絡させることにより前記位相同期ループを不安定状態にして前記電荷ポンプから前記電圧制御発振器に正弦波信号を供給させるループ不安定手段と、
前記電荷ポンプから前記電圧制御発振器へと供給される前記正弦波信号の信号供給路に並列に接続されて前記正弦波信号から方形波信号を生成する比較器と、
前記比較器から供給された前記方形波信号の周波数を決定し、前記方形波信号の前記周波数を前記所望の周波数と比較し、前記方形波信号の前記周波数を前記所望の周波数の前記公称値の関数として用いて訂正するために前記電荷ポンプを制御する論理回路と、
を含むことを特徴とする、回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0206503A FR2840469A1 (fr) | 2002-05-28 | 2002-05-28 | Boucle a verrouillage de phase |
PCT/IB2003/002157 WO2003100979A1 (en) | 2002-05-28 | 2003-05-20 | Phase-locked loop. |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005528033A JP2005528033A (ja) | 2005-09-15 |
JP4381975B2 true JP4381975B2 (ja) | 2009-12-09 |
Family
ID=29558775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004507140A Expired - Fee Related JP4381975B2 (ja) | 2002-05-28 | 2003-05-20 | 位相同期ループ |
Country Status (9)
Country | Link |
---|---|
US (1) | US7106140B2 (ja) |
EP (1) | EP1512224B1 (ja) |
JP (1) | JP4381975B2 (ja) |
CN (1) | CN1656685B (ja) |
AT (1) | ATE326080T1 (ja) |
AU (1) | AU2003230160A1 (ja) |
DE (1) | DE60305178T2 (ja) |
FR (1) | FR2840469A1 (ja) |
WO (1) | WO2003100979A1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6958657B2 (en) * | 2003-08-15 | 2005-10-25 | Nokia Corporation | Tuning a loop-filter of a PLL |
DE102004041656B4 (de) * | 2004-08-27 | 2007-11-08 | Infineon Technologies Ag | Phasenregelkreis und Verfahren zum Abgleichen eines Schleifenfilters |
US7536164B2 (en) * | 2004-09-30 | 2009-05-19 | Silicon Laboratories Inc. | Controlling the frequency of an oscillator |
US7689190B2 (en) * | 2004-09-30 | 2010-03-30 | St-Ericsson Sa | Controlling the frequency of an oscillator |
JP4176705B2 (ja) * | 2004-12-02 | 2008-11-05 | シャープ株式会社 | Pll回路 |
CN100382431C (zh) * | 2005-03-10 | 2008-04-16 | 上海交通大学 | 双校正软件锁相环实现方法 |
US7580497B2 (en) * | 2005-06-29 | 2009-08-25 | Altera Corporation | Clock data recovery loop with separate proportional path |
US7548836B2 (en) * | 2005-10-27 | 2009-06-16 | Agilent Technologies, Inc. | Method and apparatus for compensating for AC coupling errors in RMS measurements |
JP4791185B2 (ja) * | 2006-01-04 | 2011-10-12 | 富士通セミコンダクター株式会社 | 補正回路 |
KR100803361B1 (ko) * | 2006-09-14 | 2008-02-14 | 주식회사 하이닉스반도체 | Pll 회로의 루프 필터 및 그 제어 방법 |
US8674754B2 (en) * | 2007-02-09 | 2014-03-18 | Intel Mobile Communications GmbH | Loop filter and phase-locked loop |
EP2220761B1 (en) * | 2007-11-02 | 2011-03-23 | ST-Ericsson SA | Pll calibration |
US7907022B2 (en) * | 2009-04-23 | 2011-03-15 | Freescale Semiconductor, Inc. | Phase-locked loop and method for operating the same |
US8432200B1 (en) | 2012-01-05 | 2013-04-30 | Freescale Semiconductor, Inc. | Self-tracking adaptive bandwidth phase-locked loop |
WO2014039817A2 (en) * | 2012-09-07 | 2014-03-13 | Calhoun Benton H | Low power clock source |
CN104022502A (zh) * | 2014-06-09 | 2014-09-03 | 安徽赛瑞储能设备有限公司 | 一种用于能量转换系统的电网锁相方法 |
CN108075773B (zh) * | 2016-11-14 | 2021-04-02 | 中芯国际集成电路制造(上海)有限公司 | 用于锁相环的启动电路及锁相环 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5382922A (en) * | 1993-12-23 | 1995-01-17 | International Business Machines Corporation | Calibration systems and methods for setting PLL gain characteristics and center frequency |
US5563552A (en) * | 1994-01-28 | 1996-10-08 | International Business Machines Corporation | System and method for calibrating damping factor of analog PLL |
US5631587A (en) * | 1994-05-03 | 1997-05-20 | Pericom Semiconductor Corporation | Frequency synthesizer with adaptive loop bandwidth |
JP3647147B2 (ja) * | 1996-06-28 | 2005-05-11 | 富士通株式会社 | 発振回路とそれを利用したpll回路 |
US6049255A (en) * | 1998-06-05 | 2000-04-11 | Telefonaktiebolaget Lm Ericsson | Tuning the bandwidth of a phase-locked loop |
US6512419B1 (en) * | 2001-03-19 | 2003-01-28 | Cisco Sytems Wireless Networking (Australia) Pty Limited | Method and apparatus to tune and calibrate an on-chip oscillator in a wireless transceiver chip |
-
2002
- 2002-05-28 FR FR0206503A patent/FR2840469A1/fr not_active Withdrawn
-
2003
- 2003-05-20 US US10/515,690 patent/US7106140B2/en not_active Expired - Fee Related
- 2003-05-20 AT AT03723004T patent/ATE326080T1/de not_active IP Right Cessation
- 2003-05-20 AU AU2003230160A patent/AU2003230160A1/en not_active Abandoned
- 2003-05-20 JP JP2004507140A patent/JP4381975B2/ja not_active Expired - Fee Related
- 2003-05-20 DE DE60305178T patent/DE60305178T2/de not_active Expired - Lifetime
- 2003-05-20 CN CN038120186A patent/CN1656685B/zh not_active Expired - Fee Related
- 2003-05-20 EP EP03723004A patent/EP1512224B1/en not_active Expired - Lifetime
- 2003-05-20 WO PCT/IB2003/002157 patent/WO2003100979A1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
DE60305178T2 (de) | 2007-03-08 |
EP1512224B1 (en) | 2006-05-10 |
CN1656685A (zh) | 2005-08-17 |
WO2003100979A1 (en) | 2003-12-04 |
US7106140B2 (en) | 2006-09-12 |
EP1512224A1 (en) | 2005-03-09 |
US20050174180A1 (en) | 2005-08-11 |
CN1656685B (zh) | 2010-05-26 |
JP2005528033A (ja) | 2005-09-15 |
FR2840469A1 (fr) | 2003-12-05 |
AU2003230160A1 (en) | 2003-12-12 |
DE60305178D1 (de) | 2006-06-14 |
ATE326080T1 (de) | 2006-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4381975B2 (ja) | 位相同期ループ | |
US11070168B2 (en) | Oscillator circuit | |
US6724265B2 (en) | Compensation for oscillator tuning gain variations in frequency synthesizers | |
US7177611B2 (en) | Hybrid control of phase locked loops | |
TWI327422B (en) | Phase-locked loop with automatic frequency tuning | |
US7312663B2 (en) | Phase-locked loop having a bandwidth related to its input frequency | |
US11128256B2 (en) | Oscillator circuit | |
WO2018145326A1 (en) | Gain calibration for direct modulation synthesizer using look-up table searched by reduced count from overflow counter | |
JP2001339301A (ja) | 周波数シンセサイザ | |
US7046093B1 (en) | Dynamic phase-locked loop circuits and methods of operation thereof | |
JPWO2008146433A1 (ja) | スペクトラム拡散制御pll回路及びそのスタートアップ方法 | |
JP2010119074A (ja) | 制御回路 | |
CN107528567B (zh) | 注入锁定振荡器及包括其的半导体器件 | |
CN111416616A (zh) | 具有宽频率覆盖的pll | |
CN109586714B (zh) | 使用锁相环和锁频环对压控振荡器进行校准以修整其增益 | |
WO2015136659A1 (ja) | 位相同期ループ回路及び注入同期型分周器の周波数調整方法 | |
US6275116B1 (en) | Method, circuit and/or architecture to improve the frequency range of a voltage controlled oscillator | |
TWI613890B (zh) | 數位控制振盪器的頻率校正方法及其頻率校正裝置 | |
JP2019186839A (ja) | 発振周波数校正回路及び発振周波数校正方法 | |
JP4534140B2 (ja) | Pll回路 | |
KR101390393B1 (ko) | 전하 펌프의 전류 특성을 조정하는 전하 펌프 바이어스 조정 장치 및 이를 이용한 주파수 발생 장치 | |
US7411467B2 (en) | Overtone crystal oscillator automatic calibration system | |
JP2004080624A (ja) | 周波数シンセサイザ | |
JP2013016995A (ja) | Pll回路 | |
JP2007281895A (ja) | 周波数シンセサイザ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060518 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080529 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081105 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081112 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081226 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090410 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090916 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |