JP2021005951A - 制御回路、及び校正システム - Google Patents

Abstract

【課題】製造コストの増大を抑制しつつ、個体差を小さくすることができる制御回路、及び校正システムを提供する。【解決手段】本発明の制御装置の一つの態様は、対象となる装置を制御する制御回路であって、前記制御回路に接続される校正回路を制御する制御部を備え、前記制御部は、前記制御回路が前記校正回路と接続された状態において、予め決められた条件が満たされた場合、前記校正回路を制御して前記制御回路の校正を行う制御回路。【選択図】図１

Description

本発明は、制御回路、及び校正システムに関する。

対象となる装置を制御する制御回路の校正についての研究、開発が行われている。制御回路の校正には、例えば、制御回路が備えるクロック、電圧センサ、電流センサ等の校正が含まれる。

制御回路の校正方法としては、例えば、以下の特許文献１に記載されたような校正方法が知られている。

特開平０３−１７５３１７号公報

制御回路の校正は、製造される個々の制御回路の個体差を小さくするために行われる。しかしながら、個々の制御回路の校正を行うことは、制御回路の製造過程において作業工程を増やすことになり、制御回路の製造コストを増大させてしまう場合がある。また、制御回路の個体差は、制御回路を構成する個々の部品の個体差を小さくすることによっても、小さくすることができる。しかしながら、当該個々の部品の個体差を小さくすることは、当該個々の部品として特性のばらつきが小さな部品（すなわち、精度の高い部品）を用いることを意味する。そして、特性のばらつきが小さな部品は、特性のばらつきが大きな部品と比べて、価格が高い傾向にある。その結果、当該個々の部品の個体差を小さくすることも、制御回路の製造コストを増大させてしまう場合がある。

以上のような事情から、従来では、製造コストを増大させずに制御回路の個体差を小さくすることは、困難な場合があった。

本発明は、製造コストの増大を抑制しつつ、個体差を小さくすることができる制御回路、及び校正システムを提供することを目的とする。

本発明の第１の態様によれば、対象となる装置を制御する制御回路であって、前記制御回路に接続される校正回路を制御する制御部を備え、前記制御部は、前記制御回路が前記校正回路と接続された状態において、予め決められた条件が満たされた場合、前記校正回路を制御して前記制御回路の校正を行う、制御回路が提供される。

本発明の第２の態様によれば、制御する対象の装置を制御する制御回路であって、前記制御回路に接続される校正回路を制御する制御部を備え、前記制御部は、前記制御回路が前記校正回路と接続された状態において、予め決められた条件が満たされた場合、前記校正回路を制御して前記制御回路の校正を行い、前記制御回路の校正を行っていない場合、前記装置の制御を行わない、制御回路が提供される。

本発明の第３の態様によれば、上記に記載の制御回路と、前記校正回路を備える校正システムが提供される。

本発明の一つの態様によれば、製造コストの増大を抑制しつつ、個体差を小さくすることができる。

図１は、実施形態に係る校正システム１の構成の一例を示す図である。 図２は、制御回路１１が校正回路１２１を介して制御回路１１の校正を行う処理の流れの一例を示す図である。 図３は、クロック校正回路１２の回路構成の一例を示す図である。 図４は、電圧センサ１１４の回路構成と、電圧センサ校正回路１２２の回路構成とのそれぞれを例示する図である。 図５は、電流センサ１１５の回路構成と、電流センサ校正回路１２３の回路構成とのそれぞれを例示する図である。 図６は、第１電流値と第２電流値との対応関係をプロットしたグラフの一例を示す図である。 図７は、制御回路１１が第１クロック周波数を補正する処理の流れの一例を示す図である。 図８は、制御回路１１が電圧センサ１１４により検出された電圧の電圧値を補正する処理の流れの一例を示す図である。 図９は、制御回路１１が電流センサ１１５により検出された電流の電流値を補正する処理の流れの一例を示す図である。 図１０は、モータＭのトルク目標値と回転速度誤差率との関係の一例を示す図である。 図１１は、モータＭのトルク目標値と回転速度のばらつきとの関係の一例を示す図である。 図１２は、電源電圧ＶＭを複数の制御回路１１に検出させた場合において検出された電圧の電圧値と、各電圧値を検出した制御回路１１の個数との関係を表すヒストグラムの一例を示す図である。 図１３は、バス電流を複数の制御回路１１に検出させた場合において検出された電流の電流値と、各電流値を検出した制御回路１１の個数との関係を表すヒストグラムを例示する図である。 図１４は、複数の制御回路１１に同一のモータＭを制御させた場合における制御回路１１の違いによるモータＭの回転速度のばらつきと風量のばらつきとのそれぞれを例示する図である。

＜実施形態＞
以下、本発明の実施形態について、図面を参照して説明する。

＜校正システムの構成＞
まず、図１を参照し、実施形態に係る校正システム１の構成について説明する。図１は、実施形態に係る校正システム１の構成の一例を示す図である。

校正システム１は、制御回路１１と、校正回路１２を備える。

校正システム１では、制御回路１１の校正が、校正回路１２を介して行われる。制御回路１１の校正には、例えば、制御回路１１が有するクロック、電圧センサ、電流センサ等のうちの少なくとも１つの校正が含まれる。以下では、一例として、制御回路１１の校正に、制御回路１１が有するクロック、電圧センサ、電流センサそれぞれの校正が含まれる場合について説明する。なお、制御回路１１の校正には、他の装置、他の回路、他のセンサ等の校正が含まれる構成であってもよい。

制御回路１１は、対象となる装置を制御する回路である。制御回路１１は、例えば、当該装置として、図示しないモータＭの駆動を制御する。モータＭは、例えば、冷凍ショーケース、冷蔵庫等において、冷却させるため、又は空気を強制的に循環させるための図示しないファンＦを回転させるモータである。なお、制御回路１１は、モータＭに代えて、他の装置、他の回路等を制御する構成であってもよい。また、モータＭは、ファンＦを回転させるモータに代えて、他のモータであってもよい。

ここで、制御回路１１の個体差は、小さい方が望ましい。制御回路１１の個体差は、制御回路１１を構成する個々の部品の個体差を小さくすることによって、小さくすることができる。しかしながら、当該個々の部品の個体差を小さくすることは、当該個々の部品として特性のばらつきが小さな部品（すなわち、精度の高い部品）を用いることを意味する。そして、特性のばらつきが小さな部品は、特性のばらつきが大きな部品と比べて、価格が高い傾向にある。その結果、当該個々の部品の個体差を小さくすることは、制御回路１１の製造コストを増大させてしまう場合がある。

一方、制御回路１１の個体差は、製造される個々の制御回路１１の校正を行うことによっても小さくすることができる。しかしながら、個々の制御回路１１の校正を行うことは、制御回路１１の製造過程において作業工程を増やすことになる。その結果、個々の制御回路１１の校正を行うことも、制御回路１１の製造コストを増大させてしまう場合がある。

そこで、制御回路１１は、制御回路１１が校正回路１２と接続された状態において、予め決められた条件が満たされた場合、校正回路１２を制御して自回路の校正を行う。これにより、制御回路１１の製造者は、制御回路１１を校正回路１２に接続し、当該条件が満たされるようにすることによって、制御回路１１の校正を行うことができる。これは、予め決められた条件として簡易な条件を採用することにより、個々の制御回路１１の校正を行うための作業工程の数を少なくすることができることを意味する。例えば、制御回路１１の校正を行うために必要な作業工程を、制御回路１１を校正回路１２に接続する工程のみにすることができる。この場合、当該条件は、例えば、制御回路１１に接続された校正回路１２を介して制御回路１１に電力が供給されたことである。すなわち、当該製造者は、個々の制御回路１１の製造に係る作業工程の増大を抑制しつつ、個々の制御回路１１の校正を行うことができる。その結果、制御回路１１は、製造コストの増大を抑制しつつ、個体差を小さくすることができる。換言すると、制御回路１１を備える校正システム１は、制御回路１１の製造コストの増大を抑制しつつ、制御回路１１の個体差を小さくすることができる。

以下では、このような制御回路１１を備える校正システム１の構成と、制御回路１１が校正回路１２を介して制御回路１１の校正を行う処理について詳しく説明する。なお、以下では、説明の便宜上、制御回路１１が校正回路１２に接続された状態を、単に接続状態と称して説明する。また、以下では、説明の便宜上、制御回路１１が校正回路１２に接続されていない状態を、単に非接続状態と称して説明する。

図１に示した例では、制御回路１１は、制御部１１１と、記憶部１１２と、第１クロック１１３と、電圧センサ１１４と、電流センサ１１５と、直流電源回路１１６を備える。この場合、校正システム１では、制御回路１１の校正として、第１クロック１１３の校正、電圧センサ１１４の校正、電流センサ１１５の校正のそれぞれが行われる。なお、制御回路１１は、電圧センサ１１４と異なる電圧センサを１以上備える構成であってもよい。この場合、制御回路１１の校正には、当該１以上の当該電圧センサのうちの一部又は全部の校正が含まれる構成であってもよく、当該１以上の当該電圧センサ全部の校正が含まれない構成であってもよい。また、制御回路１１は、電流センサ１１５と異なる電流センサを１以上備える構成であってもよい。この場合、制御回路１１の校正には、当該１以上の当該電流センサのうちの一部又は全部の校正が含まれる構成であってもよく、当該１以上の当該電流センサ全部の校正が含まれない構成であってもよい。

制御部１１１は、制御回路１１の全体を制御する。

また、制御部１１１は、非接続状態であり、且つ、制御回路１１にモータＭが接続された状態において、モータＭを制御する。

また、制御部１１１は、接続状態において、校正回路１２を制御する。より具体的には、制御部１１１は、接続状態において、予め決められた条件が満たされた場合、校正回路１２を制御して制御回路１１の校正を行う。以下では、説明の便宜上、当該条件を、校正開始条件と称して説明する。

校正開始条件は、前述した通り、例えば、制御回路１１に接続された校正回路１２を介して制御回路１１に電力が供給されたことである。なお、校正開始条件は、制御回路１１の構成を開始させるスイッチの状態をオン状態に切り替えられたこと等の他の条件であってもよい。

制御部１１１は、例えば、ＣＰＵ（Central Processing Unit）である。なお、制御部１１１は、複数のＣＰＵから構成されてもよい。この場合、制御回路１１は、これら複数のＣＰＵのそれぞれを、制御部１１１が有する機能のうちの一部を実現するプロセッサーとして備える。また、制御部１１１は、ＣＰＵに代えて、ＦＰＧＡ（Field Programmable Gate Array）等の他のプロセッサーであってもよい。

記憶部１１２は、例えば、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、フラッシュメモリ等を含む記憶装置である。なお、記憶部１１２は、制御回路１１に内蔵された記憶装置に代えて、制御回路１１に接続された外付け型の記憶装置であってもよい。

第１クロック１１３は、第１クロック信号を生成する。第１クロック信号は、クロック周波数のノミナル値が所定の第１クロック周波数のクロック信号のことである。第１クロック１１３が生成する第１クロック信号のクロック周波数は、第１クロック１１３の製造誤差のため、当該クロック周波数の許容差の範囲内において第１クロック周波数からずれていることがある。ここで、当該許容差は、当該クロック周波数のノミナル値である第１クロック周波数からのずれの割合によって表される。例えば、当該許容差が±２％である場合、当該クロック周波数は、第１クロック周波数を中心とした範囲のうち第１クロック周波数の±２％の範囲内においてずれることがある。以下では、このような当該クロック周波数の第１クロック周波数からのずれを、第１クロック誤差と称して説明する。また、実施形態では、第１クロック誤差を第１クロック周波数からのずれの割合によって示す。前述の第１クロック１１３の校正は、第１クロック信号のクロック周波数を第１クロック周波数に近づけるための補正係数を第１補正係数として算出し、算出した第１補正係数を示す第１歩正係数情報を記憶部１１２に記憶させることである。以下では、一例として、当該クロック周波数の許容差が、前述したように±２％である場合について説明する。この場合、第１クロック誤差の絶対値が２％を超えていることは、第１クロック１１３が不良品であることを意味する。

電圧センサ１１４は、制御回路１１がモータＭに供給する電源電圧を検出する。以下では、説明の便宜上、当該電源電圧を、ＶＭによって示す。電源電圧ＶＭは、後述する直流電源回路１１６により生成される電圧である。なお、電圧センサ１１４は、電源電圧ＶＭに代えて、他の電圧を検出する構成であってもよい。電圧センサ１１４は、電源電圧ＶＭを検出する際、電源電圧ＶＭの分圧を行う。この分圧を行うために用いられる抵抗の抵抗値は、当該抵抗の製造誤差にため、当該抵抗値の許容差の範囲内において当該抵抗値のノミナル値からずれていることがある。その結果、電圧センサ１１４は、電源電圧ＶＭの電圧値を、実際の電圧値からずれた電圧値として検出することがある。前述の電圧センサ１１４の校正は、電圧センサ１１４により検出される電源電圧ＶＭの電圧値のこのようなずれを補正する補正係数を第２補正係数として算出し、算出した第２補正係数を示す第２歩正係数情報を記憶部１１２に記憶させることである。

電流センサ１１５は、電流を検出する。電流センサ１１５は、電流を検出するためのシャント抵抗を有する。このシャント抵抗の抵抗値は、当該シャント抵抗の製造誤差にため、当該抵抗値の許容差の範囲内において当該抵抗値のノミナル値からずれていることがある。その結果、電流センサ１１５は、検出する対象となる電流の電流値を、実際の電流値からずれた電流値として検出することがある。前述の電流センサ１１５の校正は、電流センサ１１５により検出される電流の電流値のこのようなずれを補正する補正式を算出し、算出した補正式を示す補正式情報を記憶部１１２に記憶させることである。

直流電源回路１１６は、制御回路１１に供給された直流電圧に基づいて、所望の大きさの直流電圧を、前述の電源電圧ＶＭとして生成する。直流電源回路１１６は、制御部１１１により制御される。直流電源回路１１６は、例えば、ＤＣ（Direct Current）／ＤＣコンバータである。なお、直流電源回路１１６は、電源電圧ＶＭに加えて、又は、電源電圧ＶＭに代えて、他の電圧を生成する構成であってもよい。

なお、制御回路１１において、記憶部１１２、第１クロック１１３、電圧センサ１１４、電流センサ１１５、直流電源回路１１６のうちの一部又は全部は、制御部１１１とともにマイコンとして構成されてもよい。

校正回路１２は、例えば、クロック校正回路１２１と、電圧センサ校正回路１２２と、電流センサ校正回路１２３と、表示部１２４と、直流電源回路１２５を備える。また、校正回路１２は、交流電源１３と接続される。そして、校正回路１２には、校正回路１２に接続された交流電源１３から交流電圧が供給される。なお、校正回路１２は、クロック校正回路１２１と、電圧センサ校正回路１２２と、電流センサ校正回路１２３と、表示部１２４と、直流電源回路１２５とに加えて、他の装置、他の回路等を備える構成であってもよい。

クロック校正回路１２１は、第１クロック１１３の校正において制御部１１１により制御される回路である。クロック校正回路１２１は、例えば、図１に示したように、第２クロック１２１Ｃを備える。なお、クロック校正回路１２１は、第２クロック１２１Ｃに加えて、又は、第２クロック１２１Ｃに代えて、他の装置、他の回路等を備える構成であってもよい。

第２クロック１２１Ｃは、第２クロック信号を生成する。第２クロック信号は、クロック周波数のノミナル値が所定の第２クロック周波数のクロック信号のことである。第２クロック１２１Ｃが生成する第２クロック信号のクロック周波数は、第２クロック１２１Ｃの製造誤差にため、当該クロック周波数の許容差の範囲内において第２クロック周波数からずれていることがある。ここで、当該許容差は、当該クロック周波数のノミナル値である第２クロック周波数からのずれの割合によって表される。例えば、当該許容差が±２％である場合、当該クロック周波数は、第２クロック周波数を中心とした範囲のうち第２クロック周波数の±２％の範囲内においてずれることがある。以下では、このような当該クロック周波数の第２クロック周波数からのずれを、第２クロック誤差と称して説明する。また、実施形態では、第２クロック誤差を第２クロック周波数からのずれの割合によって示す。

ここで、第２クロック信号は、第１クロック１１３の校正に用いられるクロック信号である。このため、第２クロック誤差は、第１クロック誤差よりも小さいことが望ましい。そこで、以下では、一例として、第２クロック信号のクロック周波数の許容差が、第１クロック信号のクロック周波数の許容差と比べて無視できるほど小さい（例えば、当該許容差の１０分の１以下程度に小さい）場合について説明する。これは、第２クロック１２１Ｃが有する発振子として、例えば、水晶発振子を用いることにより実現することができる。

電圧センサ校正回路１２２は、電圧センサ１１４の校正において制御部１１１により制御される回路である。

電流センサ校正回路１２３は、電流センサ１１５の校正において制御部１１１により制御される回路である。

表示部１２４は、制御部１１１による制御によって、制御回路１１の校正に関する情報を表示する。表示部１２４は、例えば、ＬＥＤである。この場合、表示部１２４は、制御回路１１の校正に関する情報を示す明滅パターンの光を表示する。なお、表示部１２４は、ＬＥＤに代えて、ディスプレイ等であってもよい。

直流電源回路１２５は、交流電源１３から供給された交流電圧に基づいて、複数の互いに異なる大きさの直流電圧を生成する。例えば、直流電源回路１２５は、校正回路１２の電源電圧を生成する。以下では、説明の便宜上、当該電源電圧を、ＶＤＤによって示す。直流電源回路１２５は、例えば、ＡＣ（Alternating Current）／ＤＣコンバータである。

交流電源１３は、交流電圧を供給する電源である。交流電源１３は、例えば、商用電源である。なお、交流電源１３は、商用電源に代えて、交流電圧を供給する他の電源であってもよい。また、交流電源１３は、校正システム１に備えられる構成であってもよく、校正システム１に備えられない構成であってもよい。

＜制御回路が校正回路を介して制御回路の校正を行う処理＞
以下、制御回路１１が校正回路１２を介して制御回路１１の校正を行う処理について説明する。図２は、制御回路１１が校正回路１２を介して制御回路１１の校正を行う処理の流れの一例を示す図である。なお、以下では、一例として、図２に示したステップＳ１１０の処理が行われるよりも前のタイミングにおいて、制御回路１１が校正回路１２と接続されている場合について説明する。

制御部１１１は、校正開始条件が満たされるまで待機する（ステップＳ１１０）。

制御部１１１は、校正開始条件が満たされたと判定した場合（ステップＳ１１０−ＹＥＳ）、第１クロック１１３の校正を行う（ステップＳ１２０）。ここで、ステップＳ１２０の処理について詳しく説明する。

制御部１１１は、クロック校正回路１２１を制御し、クロック校正回路１２１が備える第２クロック１２１Ｃにより生成された第２クロック信号を取得する。制御部１１１は、取得した第２クロック信号に基づいて、第１クロック１１３の校正を行う。制御部１１１は、このような処理を、ステップＳ１２０の処理として行う。しかしながら、ステップＳ１２０の処理は、クロック校正回路１２１の回路構成に応じて処理の内容が異なる。以下では、一例として、クロック校正回路１２１の回路構成が図３に示すような回路構成である場合におけるステップＳ１２０の処理について説明する。図３は、クロック校正回路１２１の回路構成の一例を示す図である。なお、図３では、図が煩雑になるのを防ぐため、制御回路１１が備える機能部のうち制御部１１１及び第１クロック１１３以外の機能部を省略している。また、図３では、図が煩雑になるのを防ぐため、校正回路１２が備える機能部のうちクロック校正回路１２１以外の機能部を省略している。

図３に示した例では、クロック校正回路１２１が備える第２クロック１２１Ｃは、発振回路Ｃ１と、分周回路Ｃ２と、スイッチング素子Ｃ３を備える。発振回路Ｃ１の出力端子は、分周回路Ｃ２の入力端子と接続されている。分周回路Ｃ２の出力端子は、スイッチング素子Ｃ３が有する端子のうちスイッチング素子Ｃ３の状態がオン状態である場合において導通する２つの端子のうちの一方と接続されている。そして、図３に示したように、接続状態では、当該２つの端子のうちの他方は、制御部１１１と接続される。当該２つの端子は、例えば、スイッチング素子Ｃ３が電界効果トランジスタであった場合、ソース端子とドレイン端子のことである。

発振回路Ｃ１は、例えば、水晶発振子と、コンデンサと、アンプを有する。発振回路Ｃ１は、所定のクロック周波数のクロック信号を生成する。当該クロック周波数は、例えば、３２．７６８ｋＨｚである。発振回路Ｃ１は、生成したクロック信号を分周回路Ｃ２に出力する。なお、発振回路Ｃ１は、水晶発振子に代えて、他の発振子を有する発振回路であってもよい。また、当該クロック周波数は、３２．７６８ｋＨｚよりも低い周波数であってもよく、３２．７６８ｋＨｚよりも高い周波数であってもよい。

分周回路Ｃ２は、発振回路Ｃ１から取得したクロック信号の分周を行う。分周回路Ｃ２は、例えば、当該クロック信号を８分周する。当該クロック信号のクロック周波数が３２．７６８ｋＨｚである場合、分周回路Ｃ２により８分周された後の当該クロック信号のクロック周波数は、１２８Ｈｚとなる。分周回路Ｃ２は、分周した後の当該クロック信号を、前述の第２クロック信号としてスイッチング素子Ｃ３に出力する。すなわち、この一例における第２クロック周波数は、１２８Ｈｚである。なお、分周回路Ｃ２は、当該クロック信号を８分周する構成に代えて、８分周よりも小さく分周してもよく、８分周よりも大きく分周してもよい。

分周回路Ｃ２は、例えば、カウンタ回路によって構成される。なお、分周回路Ｃ２は、カウンタ回路に代えて、フリップフロップによって構成されてもよく、他の回路によって構成されてもよい。

スイッチング素子Ｃ３は、例えば、電界効果トランジスタである。なお、スイッチング素子Ｃ３は、電界効果トランジスタに代えて、バイポーラトランジスタ等の他のスイッチング素子であってもよい。スイッチング素子Ｃ３は、制御部１１１からの制御信号に応じて、スイッチング素子Ｃ３の状態をオン状態とオフ状態とのいずれかに切り替える。接続状態においてスイッチング素子Ｃ３の状態がオン状態である場合、スイッチング素子Ｃ３は、分周回路Ｃ２の出力端子から出力される第２クロック信号を制御部１１１に出力する。接続状態においてスイッチング素子Ｃ３の状態がオフ状態である場合、スイッチング素子Ｃ３は、分周回路Ｃ２の出力端子から出力される第２クロック信号を制御部１１１に出力しない。

このような第２クロック１２１Ｃを備えるクロック校正回路１２１から出力された第２クロック信号に基づいて、制御部１１１は、第１クロック１１３の校正を行う。より具体的には、制御部１１１は、第２クロック１２１Ｃから取得した第２クロック信号の１周期あたりの第１クロック信号のクロックパルス数計測値を第１実測値として算出する。ここで、第１実測値を算出する際、制御部１１１は、第１クロック１１３から第１クロック信号を取得する。このような第１実測値の算出は、例えば、制御部１１１を含むマイコンのインプットキャプチャ機能を用いて行うことができる。また、制御部１１１は、第１クロック信号のクロック周波数が第１クロック周波数と一致している場合における当該１周期あたりの第１クロック信号のクロックパルス数計測値を、第１ノミナル値として特定する。制御部１１１は、算出した第１実測値を、特定した第１ノミナル値によって除した値を第１補正係数として算出する。すなわち、制御部１１１は、以下の式（１）に基づいて、第１補正係数を算出する。

（第１補正係数）＝（第１実測値）／（第１ノミナル値） …（１）

制御部１１１は、上記の式（１）に基づいて算出した第１補正係数を示す第１補正係数情報を、記憶部１１２に記憶させる。これにより、制御部１１１は、第１クロック信号の第１クロック周波数を第１補正係数によって補正することができる。制御部１１１は、第１補正係数情報を記憶部１１２に記憶させることにより、第１クロック１１３の校正を完了する。

ここで、制御部１１１は、第１クロック周波数の第１補正係数による補正を、ＰＷＭ（Pulse Width Modulation）タイマカウンタノミナル値に第１補正係数を乗じることによって行う。例えば、制御部１１１がモータＭのＰＷＭ制御を行う際、制御部１１１は、ＰＷＭタイマカウンタノミナル値に対して第１補正係数を乗じることにより、ＰＷＭタイマカウンタ値を算出する。そして、制御部１１１は、算出したＰＷＭタイマカウンタ値に基づいて、モータＭのＰＷＭ制御を行う。これにより、制御部１１１は、第１クロック１１３の校正を行わない場合と比較して、第１クロック信号のクロック周波数に基づいて算出される値を精度よく算出することができる。当該値は、例えば、ＰＷＭ周期、モータＭの回転速度等のことである。すなわち、制御回路１１は、第１クロック１１３についての個体差を小さくすることができる。また、この一例において、第１クロック１１３の校正は、制御回路１１を校正回路１２と接続させることによって自動的に行われる。すなわち、制御回路１１は、第１クロック１１３の校正を行うために必要な作業工程を、制御回路１１を校正回路１２に接続する工程のみにすることができる。その結果、制御回路１１は、製造コストの増大を抑制しつつ、第１クロック１１３についての個体差を小さくすることができる。換言すると、制御回路１１は、製造コストの増大を抑制しつつ、制御回路１１の個体差を小さくすることができる。

ステップＳ１２０の処理が行われた後、制御部１１１は、ステップＳ１２０の処理によって第１クロック１１３の校正に失敗したか否かを判定する（ステップＳ１３０）。ここで、ステップＳ１３０の処理について説明する。

制御部１１１は、前述の第１補正係数が、例えば、所定の第１範囲内に含まれる値である場合、ステップＳ１２０において第１クロック１１３の校正に成功したと判定する。一方、制御部１１１は、当該第１補正係数が、第１範囲内に含まれない値である場合、ステップＳ１２０において第１クロック１１３の校正に失敗したと判定する。第１範囲は、例えば、第１クロック信号のクロック周波数の許容差に応じて決まる。当該許容差が±２％である場合、第１範囲は、１．００±０．０２の範囲（すなわち、１．００に対して当該許容差と同じ±２％の誤差範囲）である。これにより、制御部１１１は、ステップＳ１３０の処理によって、例えば、第１クロック１１３が不良品であるか否かを判定することができる。何故なら、この場合、第１補正係数が第１範囲内に含まれない値であることは、第１クロック信号のクロック周波数が第１クロック周波数から許容されないほどずれていることを意味するからである。なお、第１範囲は、当該許容差と無関係に決められてもよい。この場合、第１範囲は、任意の範囲であってよい。

制御部１１１は、ステップＳ１２０の処理によって第１クロック１１３の校正に失敗したと判定した場合（ステップＳ１３０−ＹＥＳ）、当該校正に失敗したことを示す情報を表示部１２４に表示させ（ステップＳ１９０）、処理を終了する。より具体的には、実施形態において、制御部１１１は、当該場合、当該情報を示す明滅パターンの光を表示部１２４に表示させる。

一方、制御部１１１は、ステップＳ１２０の処理によって第１クロック１１３の校正に成功したと判定した場合（ステップＳ１３０−ＮＯ）、電圧センサ１１４の校正を行う（ステップＳ１４０）。ここで、ステップＳ１４０の処理について詳しく説明する。

制御部１１１は、電圧センサ校正回路１２２を制御し、電圧センサ１１４の校正を行う。より具体的には、制御部１１１は、電圧センサ校正回路１２２によって電源電圧ＶＤＤを電圧センサ１１４に出力し、電圧センサ１１４によって電源電圧ＶＤＤを検出させる。また、制御部１１１は、電圧センサ校正回路１２２によって電源電圧ＶＤＤを検出させる。そして、制御部１１１は、電圧センサ１１４による検出結果と、電圧センサ校正回路１２２による検出結果との差分に基づいて、電圧センサ１１４の校正を行う。制御部１１１は、このような処理を、ステップＳ１４０の処理として行う。しかしながら、ステップＳ１４０の処理は、電圧センサ１１４の回路構成と、電圧センサ校正回路１２２の回路構成とに応じて処理の内容が異なる。以下では、一例として、電圧センサ１１４の回路構成と電圧センサ校正回路１２２の回路構成とがそれぞれ図４に示すような回路構成である場合におけるステップＳ１４０の処理について説明する。図４は、電圧センサ１１４の回路構成と、電圧センサ校正回路１２２の回路構成とのそれぞれを例示する図である。なお、図４では、図が煩雑になるのを防ぐため、制御回路１１が備える機能部のうち制御部１１１及び電圧センサ１１４以外の機能部を省略している。また、図４では、図が煩雑になるのを防ぐため、校正回路１２が備える機能部のうち電圧センサ校正回路１２２以外の機能部を省略している。

電圧センサ１１４は、図４に示した例では、非接続状態において、電源電圧ＶＭを検出する。このため、電圧センサ１１４は、図４に示したように、抵抗Ｒ１１と抵抗Ｒ１２による分圧回路を有する。なお、図４では、図が煩雑になるのを防ぐため、電圧センサ１１４の回路構成のうち当該分圧回路以外の回路構成を省略している。当該分圧回路は、第１分圧回路の一例である。

以下では、説明の便宜上、抵抗Ｒ１１の抵抗値を、ＲＨによって示す。ここで、抵抗Ｒ１１は、抵抗Ｒ１１の製造誤差にため、抵抗Ｒ１１の抵抗値ＲＨの許容差の範囲内において抵抗値ＲＨのノミナル値からずれていることがある。以下では、説明の便宜上、抵抗Ｒ１１が、ＮＲＨ（１．００±ΔＲＨ）の範囲内で抵抗値ＲＨがずれる程度の精度によって製造された抵抗である場合について説明する。ここで、ＮＲＨは、抵抗値ＲＨのノミナル値を示す。ΔＲＨは、抵抗値ＲＨの許容差を示す割合である。

また、以下では、説明の便宜上、抵抗Ｒ１２の抵抗値を、ＲＬによって示す。ここで、抵抗Ｒ１２は、抵抗Ｒ１２の製造誤差にため、抵抗Ｒ１２の抵抗値ＲＬの許容差の範囲内において抵抗値ＲＬのノミナル値からずれていることがある。以下では、説明の便宜上、抵抗Ｒ１２が、ＮＲＬ（１．００±ΔＲＬ）の範囲内で抵抗値ＲＬがずれる程度の精度によって製造された抵抗である場合について説明する。ここで、ＮＲＬは、抵抗値ＲＬのノミナル値を示す。ΔＲＬは、抵抗値ＲＬの許容差を示す割合である。

電圧センサ１１４が有する分圧回路では、非接続状態において、抵抗Ｒ１１が有する端子のうちの一方には、電源電圧ＶＭが供給される。ここで、抵抗Ｒ１１への電源電圧ＶＭの供給は、制御部１１１により制御される。また、当該分圧回路では、抵抗Ｒ１１が有する端子のうちの他方が、抵抗Ｒ１２が有する端子のうちの一方と接続されている。また、当該分圧回路では、抵抗Ｒ１２が有する端子のうちの他方が接地されている。このような分圧回路を有する電圧センサ１１４では、抵抗Ｒ１１と抵抗Ｒ１２との接続点Ｐ１１には、抵抗Ｒ１１及び抵抗Ｒ１２によって電源電圧ＶＭが分圧された後の電圧が現われる。電圧センサ１１４は、接続点Ｐ１１に現われる電圧に基づいて、電源電圧ＶＭを検出する。このため、電圧センサ１１４により検出される電源電圧ＶＭの誤差は、前述した通り、抵抗値ＲＨと抵抗値ＲＬとのそれぞれの製造誤差によって生じる。

一方、電圧センサ１１４が有する分圧回路では、接続状態において、抵抗Ｒ１１には、電源電圧ＶＭと抵抗Ｒ１１との間の接続点Ｐ１２を介して、電源電圧ＶＤＤが供給される。ここで、抵抗Ｒ１１への電源電圧ＶＤＤの供給は、制御部１１１により制御される。なお、接続状態において、抵抗Ｒ１１への電源電圧ＶＭの供給は、行われない。その結果、接続点Ｐ１１には、抵抗Ｒ１１及び抵抗Ｒ１２によって電源電圧ＶＤＤが分圧された後の電圧が現われる。以下では、説明の便宜上、当該電圧を、第１検出電圧と称し、Ｖ−によって示す。第１検出電圧Ｖ−は、抵抗値ＲＬ及び抵抗値ＲＨを用いて、以下の式（２）及び式（３）に基づいて算出される。

（Ｖ−）＝（第１分圧比）×ＶＤＤ …（２）
（第１分圧比）＝（ＲＬ／（ＲＬ＋ＲＨ）） …（３）

上記の式（２）における第１分圧比は、式（３）によって定義される。式（２）によって算出される第１検出電圧Ｖ−は、前述の電圧センサ１１４による検出結果の一例である。ここで、接続状態において、接続点Ｐ１１は、電圧センサ校正回路１２２と接続される。このため、第１検出電圧Ｖ−は、接続状態において、電圧センサ校正回路１２２に出力される。

一方、電圧センサ校正回路１２２は、図４に示した例では、計装アンプＡ１と、分圧回路ＶＤ１と、分圧回路ＶＤ２と、ボルテージフォロワＡ２を有する。なお、分圧回路ＶＤ１は、第２分圧回路の一例である。また、分圧回路ＶＤ２とボルテージフォロワＡ２の組み合わせは、出力電圧生成回路の一例である。

計装アンプＡ１は、電源電圧ＶＤＤによって駆動する。計装アンプＡ１は、計装アンプＡ１の反転入力端子に入力される電圧と、計装アンプＡ１の非反転入力端子に入力される電圧との差分を増幅する。計装アンプＡ１の反転入力端子には、制御回路１１が校正回路１２と接続された状態において、前述の第１検出電圧Ｖ−が供給される。これは、接続状態において、当該反転入力端子には、接続点Ｐ１１が接続されるためである。計装アンプＡ１の非反転入力端子には、後述する分圧回路ＶＤ１から第２検出電圧が供給される。すなわち、計装アンプＡ１は、第１検出電圧と第２検出電圧との差分を増幅する。なお、計装アンプＡ１による当該差分の増幅率は、予め決められている。以下では、説明の便宜上、当該増幅率を、Ａによって示す。計装アンプＡ１は、Ａ倍に増幅した当該差分に、後述するボルテージフォロワＡ２から出力されるリファレンス電圧を加算した値を、計装アンプＡ１の出力電圧として出力する。このため、計装アンプＡ１のリファレンス入力端子には、ボルテージフォロワＡ２の出力端子が接続されている。

また、計装アンプＡ１の出力端子は、接続状態において、制御部１１１が有する複数のＡ（Analog）／Ｄ（Digital）コンバータの１つと接続される。また、接続状態において、制御部１１１には、電源電圧ＶＤＤが供給される。制御部１１１は、制御部１１１に供給される電源電圧ＶＤＤを、当該複数のＡ／Ｄコンバータのうち接続状態において当該出力端子と接続されるＡ／Ｄコンバータの基準電圧として用いる。

分圧回路ＶＤ１は、電圧センサ校正回路１２２において電源電圧ＶＤＤを検出するために用いる分圧回路である。また、分圧回路ＶＤ１は、抵抗Ｒ２１と抵抗Ｒ２２とによる分圧回路である。なお、電源電圧ＶＤＤは、基準電圧の一例である。

以下では、説明の便宜上、抵抗Ｒ２１の抵抗値を、ＲＨ＊によって示す。ここで、抵抗Ｒ２１は、抵抗Ｒ２１の製造誤差にため、抵抗Ｒ２１の抵抗値の許容差の範囲内において当該抵抗値のノミナル値からずれていることがある。以下では、説明の便宜上、抵抗Ｒ２１が、ＮＲＨ＊（１．００±ΔＲＨ＊）の範囲内で抵抗値ＲＨ＊がずれる程度の精度によって製造された抵抗である場合について説明する。ここで、ＮＲＨ＊は、抵抗値ＲＨ＊のノミナル値を示す。ΔＲＨ＊は、抵抗値ＲＨ＊の許容差を示す割合である。ここで、抵抗Ｒ２１は、抵抗値ＮＲＨ＊が抵抗値ＮＲＨと同じ値の抵抗である。そして、抵抗Ｒ２１は、ΔＲＨ＊がΔＲＨと比べて小さい抵抗である。また、ΔＲＨ＊がΔＲＨと比べて無視できる程度に小さい（例えば、ΔＲＨの１０分の１以下程度に小さい）場合、ΔＲＨ＊を近似的に０として扱うことができる。そこで、以下では、一例として、ΔＲＨ＊が、ΔＲＨと比べて無視できる程度に小さい場合について説明する。

また、以下では、説明の便宜上、抵抗Ｒ２２の抵抗値を、ＲＬ＊によって示す。ここで、抵抗Ｒ２２は、抵抗Ｒ２２の製造誤差にため、抵抗Ｒ２２の抵抗値の許容差の範囲内において当該抵抗値のノミナル値からずれていることがある。以下では、説明の便宜上、抵抗Ｒ２２が、ＮＲＬ＊（１．００±ΔＲＬ＊）の範囲内で抵抗値ＲＬ＊がずれる程度の精度によって製造された抵抗である場合について説明する。ここで、ＮＲＬ＊は、抵抗値ＲＬ＊のノミナル値を示す。ΔＲＬ＊は、抵抗値ＲＬ＊の許容差を示す割合である。ここで、抵抗Ｒ２２は、抵抗値ＮＲＬ＊が抵抗値ＮＲＬと同じ値の抵抗である。そして、抵抗Ｒ２２は、ΔＲＬ＊がΔＲＬと比べて小さい抵抗である。また、ΔＲＬ＊がΔＲＬと比べて無視できる程度に小さい（例えば、ΔＲＬの１０分の１以下程度に小さい）場合、ΔＲＬ＊を近似的に０として扱うことができる。そこで、以下では、一例として、ΔＲＬ＊が、ΔＲＬと比べて無視できる程度に小さい場合について説明する。

分圧回路ＶＤ１では、抵抗Ｒ２１が有する端子のうちの一方には、電源電圧ＶＤＤが供給される。ここで、抵抗Ｒ２１への電源電圧ＶＤＤの供給は、制御部１１１により制御される。また、分圧回路ＶＤ１では、抵抗Ｒ２１が有する端子のうちの他方が、抵抗Ｒ２２が有する端子のうちの一方と接続されている。また、分圧回路ＶＤ１では、抵抗Ｒ２２が有する端子のうちの他方が接地されている。

このように、分圧回路ＶＤ１は、電圧センサ１１４が有する分圧回路の構造と同じ構造を有しており、当該分圧回路が有する抵抗（すなわち、抵抗Ｒ１１及び抵抗Ｒ１２）の許容差よりも小さい許容差の抵抗（すなわち、抵抗Ｒ２１及び抵抗Ｒ２２）を有している。

このような分圧回路ＶＤ１では、抵抗Ｒ２１と抵抗Ｒ２２との接続点Ｐ２１には、抵抗Ｒ２１及び抵抗Ｒ２２によって電源電圧ＶＤＤが分圧された後の電圧が現われる。前述の第２検出電圧は、当該電圧のことである。以下では、説明の便宜上、第２検出電圧をＶ＋によって示す。第２検出電圧Ｖ＋は、抵抗値ＲＬ＊及び抵抗値ＲＨ＊を用いて、以下の式（４）及び式（５）に基づいて算出される。

（Ｖ＋）＝（第２分圧比）×ＶＤＤ …（４）
（第２分圧比）＝（ＲＬ＊／（ＲＬ＊＋ＲＨ＊）） …（５）

上記の式（４）における第１分圧比は、式（５）によって定義される。式（３）によって算出される第２検出電圧Ｖ＋は、前述の電圧センサ校正回路１２２による検出結果の一例である。ここで、接続点Ｐ２１は、計装アンプＡ１の非反転入力端子と接続されている。このため、前述した通り、第２検出電圧Ｖ＋は、当該非反転入力端子に供給される。

ここで、計装アンプＡ１は、第１検出電圧と第２検出電圧との差分をＡ倍に増幅し、増幅した当該差分に、ボルテージフォロワＡ２から出力されるリファレンス電圧を加算した値を、出力電圧として出力するのであった。リファレンス電圧をＶＲによって示し、且つ、出力電圧をＶｄｆによって示す場合、計装アンプＡ１から出力される出力電圧は、以下の式（６）によって表される。

Ｖｄｆ＝Ａ×（（Ｖ＋）−（Ｖ−））＋ＶＲ …（６）

上記の式（６）のリファレンス電圧ＶＲは、分圧回路ＶＤ２とボルテージフォロワＡ２によって供給される。

分圧回路ＶＤ２は、電源電圧ＶＤＤを分圧することによりリファレンス電圧ＶＲを生成する。分圧回路ＶＤ２は、抵抗Ｒ３１と抵抗Ｒ３２とによる分圧回路である。

抵抗Ｒ３１と抵抗Ｒ３２それぞれの抵抗値の許容差には、特に制限がない。しかしながら、当該許容差は、小さい方が望ましい。そこで、以下では、一例として、抵抗Ｒ３１と抵抗Ｒ３２それぞれの抵抗値の許容差が、抵抗Ｒ２１及び抵抗Ｒ２２それぞれの抵抗値の許容差と同程度の許容差である場合について説明する。

ここで、抵抗Ｒ３１の抵抗値と、抵抗Ｒ３２の抵抗値とは、リファレンス電圧ＶＲの電圧値に応じて決定される。リファレンス電圧ＶＲの電圧値は、電源電圧ＶＤＤの電圧値よりも低ければ、如何なる電圧値であってもよい。しかしながら、リファレンス電圧ＶＲの電圧値は、電圧検出の観点から、（ＶＤＤ／２）とするのが望ましい。このため、以下では、リファレンス電圧ＶＲが（ＶＤＤ／２）である場合について説明する。この場合、抵抗Ｒ３１と抵抗Ｒ３２は、抵抗値が互いに同じである。

分圧回路ＶＤ２では、抵抗Ｒ３１が有する端子のうちの一方には、電源電圧ＶＤＤが供給される。ここで、抵抗Ｒ３１への電源電圧ＶＤＤの供給は、制御部１１１により制御される。また、分圧回路ＶＤ２では、抵抗Ｒ３１が有する端子のうちの他方が、抵抗Ｒ３２が有する端子のうちの一方と接続されている。また、分圧回路ＶＤ２では、抵抗Ｒ３２が有する端子のうちの他方が接地されている。このような分圧回路ＶＤ２では、抵抗Ｒ３１と抵抗Ｒ３２との接続点Ｐ３１には、抵抗Ｒ３１及び抵抗Ｒ３２によって電源電圧ＶＤＤが分圧された後の電圧、すなわち、リファレンス電圧ＶＲが現われる。

ボルテージフォロワＡ２の非反転端子には、このような分圧回路ＶＤ２の接続点Ｐ３１が接続されている。このため、ボルテージフォロワＡ２の出力端子からは、リファレンス電圧ＶＲが出力される。また、当該出力端子は、前述の計装アンプＡ１のリファレンス入力端子に接続されている。当該リファレンス入力端子と接続点Ｐ３１との間にボルテージフォロワＡ２が設けられている理由は、ボルテージフォロワＡ２の入力インピーダンスによって接続点Ｐ３１において電圧降下が起きないようにするためである。

ここで、前述した通り、接続状態において、制御部１１１には、計装アンプＡ１の出力端子から出力電圧Ｖｄｆが供給される。制御部１１１は、供給された出力電圧Ｖｄｆに基づいて、第２補正係数を算出する。第２補正係数は、第２補正係数をＨＣ２によって示すと、以下の式（７）及び式（８）によって算出することができる。

ＨＣ２＝（１．００／ＭＸ）×（Ｖｄｆ−（ＶＤＤ／２））＋１．００ …（７）
ＭＸ＝Ａ×ＶＤＤ×（第２分圧比） …（８）

上記の式（７）及び式（８）は、第２分圧比に対する第１分圧比のばらつきに基づいて作ることができる。これは、出力電圧Ｖｄｆのばらつきが、上記の式（２）〜式（６）を見て分かる通り、第２分圧比に対する第１分圧比のばらつきによって生じるからである。なお、第２分圧比に対する第１分圧比のばらつきは、以下の式（９）〜式（１１）に示す分圧比ばらつき比によって表される。

（分圧比ばらつき比）＝（第１分圧比）／（第２分圧比） …（９）
（分圧比ばらつき比最大値）＝（第１分圧比の最大値）／（第２分圧比） …（１０）
（分圧比ばらつき比最小値）＝（第１分圧比の最小値）／（第２分圧比） …（１１）

ここで、第１分圧比が第２分圧比よりも大きい場合、第１検出電圧Ｖ−は、第２検出電圧Ｖ＋よりも大きくなる。このため、計装アンプＡ１から出力される出力電圧Ｖｄｆは、当該場合、ＶＤＤ/２よりも小さくなる。このような事情から、第２補正係数ＨＣ２は、１．００より小さい値となるはずである。一方、第１分圧比が第２分圧比よりも小さい場合、第１検出電圧Ｖ−は、第２検出電圧Ｖ＋よりも小さくなる。このため、計装アンプＡ１から出力される出力電圧Ｖｄｆは、当該場合、ＶＤＤ/２よりも大きくなる。このような事情から、第２補正係数ＨＣ２は、１．００より大きい値となるはずである。以上のことから、第２補正係数ＨＣ２は、上記の式（７）及び式（８）によって表すことが妥当である。

例えば、ΔＲＬ＝ΔＲＨ＝０．０１であった場合、且つ、ＲＬ＜＜ＲＨであった場合、第１検出電圧Ｖ−が２％程度、第２検出電圧Ｖ＋からずれると考えられる。もし、抵抗値ＮＲＨが６６０ｋΩであり、且つ、抵抗値ＮＲＬが１０ｋΩである場合、第２検出電圧Ｖ＋は、およそ（０．０１４９×ＶＤＤ）である。この場合、上記の式（７）及び式（８）は、増幅率を１０００とすると、以下の式（９）のようになる。

ＨＣ２＝（０．０２／（１．４９×ＶＤＤ））×（Ｖｄｆ−（ＶＤＤ／２））＋１．００ …（９）

以上のように、制御部１１１は、接続状態において、上記の式（７）及び式（８）と、供給された出力電圧Ｖｄｆと、供給された電源電圧ＶＤＤとに基づいて、第２補正係数ＨＣ２を算出する。制御部１１１は、算出した第２補正係数ＨＣ２を示す第２補正係数情報を、記憶部１１２に記憶させる。これにより、制御部１１１は、電圧センサ１１４が検出した電源電圧ＶＭを第２補正係数ＨＣ２によって補正することができる。すなわち、制御部１１１は、第２補正係数情報を記憶部１１２に記憶させることにより、電圧センサ１１４の校正を完了する。

ここで、制御部１１１は、電圧センサ１１４が検出した電源電圧ＶＭの第２補正係数ＨＣ２による補正を、当該電源電圧ＶＭに第２補正係数ＨＣ２を乗じることによって行う。これにより、制御部１１１は、電圧センサ１１４の校正を行わない場合と比較して、当該電源電圧ＶＭに基づいて算出される値を精度よく算出することができる。すなわち、制御回路１１は、電圧センサ１１４についての個体差を小さくすることができる。また、この一例において、電圧センサ１１４の校正は、制御回路１１を校正回路１２と接続させることによって自動的に行われる。すなわち、制御回路１１は、電圧センサ１１４の校正を行うために必要な作業工程を、制御回路１１を校正回路１２に接続する工程のみにすることができる。その結果、制御回路１１は、製造コストの増大を抑制しつつ、電圧センサ１１４についての個体差を小さくすることができる。換言すると、制御回路１１は、製造コストの増大を抑制しつつ、制御回路１１の個体差を小さくすることができる。

ステップＳ１４０の処理が行われた後、制御部１１１は、ステップＳ１４０の処理によって電圧センサ１１４の校正に失敗したか否かを判定する（ステップＳ１５０）。ここで、ステップＳ１５０の処理について説明する。

制御部１１１は、前述の第２補正係数ＨＣ２が、例えば、所定の第２範囲内に含まれる値である場合、ステップＳ１４０において電圧センサ１１４の校正に成功したと判定する。一方、制御部１１１は、第２補正係数ＨＣ２が、第２範囲内に含まれない値である場合、ステップＳ１４０において電圧センサ１１４の校正に失敗したと判定する。第２範囲は、例えば、上記の式（１０）によって算出される分圧比ばらつき比最大値から、上記の式（１１）によって算出される分圧比ばらつき比最小値の範囲である。これにより、制御部１１１は、ステップＳ１４０の処理によって、例えば、電圧センサ１１４が不良品であるか否かを判定することができる。何故なら、第２範囲が当該範囲として決定された場合、第２補正係数ＨＣ２が第２範囲内に含まれない値であることは、抵抗Ｒ１１及び抵抗Ｒ１２それぞれの抵抗値がノミナル値から許容されないほどずれていることを意味するからである。なお、第２範囲は、当該範囲として決定される構成に代えて、他の方法によって決定される構成であってもよい。また、第２範囲は、分圧比ばらつき比最大値から分圧比ばらつき比最小値の範囲よりも狭い範囲であってもよく、分圧比ばらつき比最大値から分圧比ばらつき比最小値の範囲よりも広い範囲であってもよい。

制御部１１１は、ステップＳ１４０の処理によって電圧センサ１１４の校正に失敗したと判定した場合（ステップＳ１５０−ＹＥＳ）、ステップＳ１９０に遷移し、当該校正に失敗したことを示す情報を表示部１２４に表示させ、処理を終了する。より具体的には、実施形態において、制御部１１１は、当該場合、当該情報を示す明滅パターンの光を表示部１２４に表示させる。

一方、制御部１１１は、ステップＳ１４０の処理によって電圧センサ１１４の校正に成功したと判定した場合（ステップＳ１５０−ＮＯ）、電流センサ１１５の校正を行う（ステップＳ１６０）。ここで、ステップＳ１６０の処理について詳しく説明する。

制御部１１１は、電流センサ校正回路１２３を制御し、電流センサ１１５の校正を行う。より具体的には、制御部１１１は、電流センサ校正回路１２３を制御し、互いに大きさの異なる複数の電流を電流センサ校正回路１２３から電流センサ１１５へ出力させる。そして、制御部１１１は、電流センサ１１５による当該複数の電流それぞれの検出結果に基づいて、電流センサ１１５の校正を行う。制御部１１１は、このような処理を、ステップＳ１６０の処理として行う。しかしながら、ステップＳ１６０の処理は、電流センサ１１５の回路構成と、電流センサ校正回路１２３の回路構成とに応じて処理の内容が異なる。以下では、一例として、電流センサ１１５の回路構成と電流センサ校正回路１２３の回路構成とがそれぞれ図５に示すような回路構成である場合におけるステップＳ１６０の処理について説明する。図５は、電流センサ１１５の回路構成と、電流センサ校正回路１２３の回路構成とのそれぞれを例示する図である。なお、図５では、図が煩雑になるのを防ぐため、制御回路１１が備える機能部のうち制御部１１１及び電流センサ１１５以外の機能部を省略している。また、図５では、図が煩雑になるのを防ぐため、校正回路１２が備える機能部のうち電流センサ校正回路１２３以外の機能部を省略している。

電流センサ１１５は、供給された電流を電圧に変換する。制御部１１１は、このようにして電流センサ１１５により変換された電圧に基づいて、電流センサ１１５に供給された電流の電流値を算出することができる。

電流センサ１１５は、シャント抵抗である抵抗Ｒ４１と、高周波ノイズを除去するフィルタとして機能する抵抗Ｒ４２及びコンデンサＣ４１とを有する。抵抗Ｒ４１が有する端子のうちの一方は、抵抗Ｒ４２が有する端子のうちの一方と接続されている。抵抗Ｒ４１が有する端子のうちの他方は、制御回路１１のグラウンドに接地されている。また、抵抗Ｒ４１とグラウンドとの接続点Ｐ４１は、接続状態において、校正回路１２のグラウンドに接地される。これにより、制御回路１１と校正回路１２のグラウンド電位は、共通化（又はほぼ共通化）される。抵抗Ｒ４２が有する端子のうちの他方は、コンデンサＣ４１が有する端子のうちの一方と接続されている。コンデンサＣ４１が有する端子のうちの他方は、制御回路１１のグラウンドに接地されている。抵抗Ｒ４１とコンデンサＣ４１との接続点Ｐ４２は、制御部１１１が有する複数のＡ／Ｄコンバータのうちの１つと接続されている。抵抗Ｒ４１と抵抗Ｒ４２との接続点Ｐ４３は、接続状態において、電流センサ校正回路１２３から電流が出力される出力端子と接続される。

電流センサ１１５は、このような回路構成により、接続点Ｐ４３に供給された電流を電圧に変換する。なお、図５では、図が煩雑になるのを防ぐため、制御回路１１内において接続点Ｐ４３に電流を供給する回路構成については、省略している。

電流センサ校正回路１２３は、接続状態において、制御部１１１による制御に応じて、互いに電流値が異なる複数の電流のそれぞれを順に電流センサ１１５に出力する。以下では、一例として、当該複数の電流が、４つの電流である場合について説明する。以下では、一例として、当該４つの電流のそれぞれの電流値の組み合わせが、０Ａ、０．１Ａ、０．２Ａ、０．３Ａである場合について説明する。なお、当該４つの電流のそれぞれの電流値の組み合わせは、これらに代えて、他の電流値の組み合わせであってもよい。

電流センサ校正回路１２３は、第１回路Ｘ１と、第２回路Ｘ２と、第３回路Ｘ３と、第４回路Ｘ４を備える。

第１回路Ｘ１は、制御部１１１による制御に応じて、互いに電圧値が異なる２つの電圧を出力する。図５に示した例では、第１回路Ｘ１は、当該制御に応じて、０Ｖ又は５Ｖのいずれかの電圧を出力する。なお、第１回路Ｘ１が当該制御に応じて出力する２つの電圧それぞれの電圧値の組み合わせは、他の電圧値の組み合わせであってもよい。

第１回路Ｘ１は、トランジスタＴ５１と、インバータＩ５１と、抵抗Ｒ５１と、電界効果トランジスタＦ５１と、電界効果トランジスタＦ５２を備える。

トランジスタＴ５１は、第１回路Ｘ１から０Ｖを出力するか、第１回路Ｘ１から５Ｖを出力するかを切り替えるスイッチとして機能する。トランジスタＴ５１は、例えば、ＮＰＮ型のトランジスタである。第１回路Ｘ１は、トランジスタＴ５１のベース端子に０Ｖが供給されている場合、５Ｖを出力する。一方、第１回路Ｘ１は、トランジスタＴ５１のベース端子に５Ｖが供給されている場合、０Ｖを出力する。ここで、以下では、説明の便宜上、制御部１１１から出力される０Ｖの電圧を、Ｌレベルの電圧と称して説明する。以下では、説明の便宜上、制御部１１１から出力される５Ｖの電圧を、Ｈレベルの電圧と称して説明する。なお、トランジスタＴ５１は、リレースイッチ等の他のスイッチング素子であってもよい。

トランジスタＴ５１のベース端子は、第１回路Ｘ１の入力端子と接続されている。当該入力端子は、接続状態において、制御部１１１が有する複数の出力端子のうちの１つと接続される。これにより、制御部１１１は、トランジスタＴ５１のエミッタ端子と、トランジスタＴ５１のコレクタ端子との間の導通を制御することができる。

トランジスタＴ５１のエミッタ端子は、校正回路１２のグラウンドに接地されている。トランジスタＴのコレクタ端子は、抵抗Ｒ５１が有する端子のうちの一方と接続されている。抵抗Ｒ５１が有する端子のうちの他方には、直流電源回路１２５が生成する電圧ＶＸが供給されている。電圧ＶＸは、例えば、５Ｖである。なお、図５に示した「＋５Ｖ」は、電圧ＶＸを示す。また、電圧ＶＸは、５Ｖに代えて、５Ｖより低い電圧値の電圧であってもよく、５Ｖより高い電圧値の電圧であってもよい。

トランジスタＴ５１と抵抗Ｒ５１との接続点Ｐ５１は、インバータＩ５１の入力端子に接続されている。

インバータＩ５１は、ＮＯＴゲートである。インバータＩ５１の出力端子と、第１回路Ｘ１の出力端子との間には、電界効果トランジスタＦ５１と電界効果トランジスタＦ５２とが並列に接続されている。

電界効果トランジスタＦ５１は、Ｐ型の電界効果トランジスタである。また、電界効果トランジスタＦ５２は、Ｎ型の電界効果トランジスタである。なお、電界効果トランジスタＦ５１は、Ｎ型の電界効果トランジスタであってもよい。この場合、電界効果トランジスタＦ５２は、Ｐ型の電界効果トランジスタである。

電界効果トランジスタＦ５１のゲート端子と、電界効果トランジスタＦ５２のゲート端子とはそれぞれ、インバータＩ５１の出力端子と接続されている。電界効果トランジスタＦ５１のソース端子には、電圧ＶＸが供給されている。電界効果トランジスタＦ５１のドレイン端子は、電界効果トランジスタＦ５２のドレイン端子と接続されている。電界効果トランジスタＦ５２のソース端子は、校正回路１２のグラウンドに接地されている。電界効果トランジスタＦ５１のドレイン端子と、電界効果トランジスタＦ５２のドレイン端子との接続点Ｐ５２は、第１回路Ｘ１の出力端子と接続されている。

ここで、以下では、説明の便宜上、トランジスタＴ５１のベース端子にＬレベルの電圧が制御部１１１から供給されている状態のことを、トランジスタＴ５１の状態がオフ状態であると称して説明する。以下では、説明の便宜上、トランジスタＴ５１のベース端子にＨレベルの電圧が制御部１１１から供給されている状態のことを、トランジスタＴ５１の状態がオン状態であると称して説明する。以下では、説明の便宜上、電界効果トランジスタＦ５１のゲート端子に０Ｖの電圧が供給されている状態のことを、電界効果トランジスタＦ５１の状態がオン状態であると称して説明する。以下では、説明の便宜上、電界効果トランジスタＦ５１のゲート端子に５Ｖの電圧が供給されている状態のことを、電界効果トランジスタＦ５１の状態がオフ状態であると称して説明する。以下では、説明の便宜上、電界効果トランジスタＦ５２のゲート端子に０Ｖの電圧が供給されている状態のことを、電界効果トランジスタＦ５２の状態がオフ状態であると称して説明する。以下では、説明の便宜上、電界効果トランジスタＦ５２のゲート端子に５Ｖの電圧が供給されている状態のことを、電界効果トランジスタＦ５２の状態がオン状態であると称して説明する。

トランジスタＴ５１の状態がオフ状態である場合、電界効果トランジスタＦ５１の状態は、オン状態である。また、当該場合、電界効果トランジスタＦ５２の状態は、オフ状態である。これらのため、第１回路Ｘ１の出力端子からは、当該場合、５Ｖの電圧が出力される。

一方、トランジスタＴ５１の状態がオン状態である場合、電界効果トランジスタＦ５１の状態は、オフ状態である。また、当該場合、電界効果トランジスタＦ５２の状態は、オン状態である。これらのため、第１回路Ｘ１の出力端子からは、当該場合、０Ｖの電圧が出力される。

第２回路Ｘ２は、制御部１１１による制御に応じて、互いに電圧値が異なる２つの電圧を出力する。図５に示した例では、第２回路Ｘ２は、当該制御に応じて、０Ｖ又は５Ｖのいずれかの電圧を出力する。なお、第２回路Ｘ２が当該制御に応じて出力する２つの電圧それぞれの電圧値の組み合わせは、他の電圧値の組み合わせであってもよい。

第２回路Ｘ２は、トランジスタＴ６１と、インバータＩ６１と、抵抗Ｒ６１と、電界効果トランジスタＦ６１と、電界効果トランジスタＦ６２を備える。

トランジスタＴ６１は、第２回路Ｘ２から０Ｖを出力するか、第２回路Ｘ２から５Ｖを出力するかを切り替えるスイッチとして機能する。トランジスタＴ６１は、例えば、ＮＰＮ型のトランジスタである。第２回路Ｘ２は、トランジスタＴ６１のベース端子に０Ｖが供給されている場合、５Ｖを出力する。一方、第２回路Ｘ２は、トランジスタＴ６１のベース端子に５Ｖが供給されている場合、０Ｖを出力する。なお、トランジスタＴ６１は、リレースイッチ等の他のスイッチング素子であってもよい。

トランジスタＴ６１のベース端子は、第２回路Ｘ２の入力端子と接続されている。当該入力端子は、接続状態において、制御部１１１が有する複数の出力端子のうちの１つと接続される。これにより、制御部１１１は、トランジスタＴ６１のエミッタ端子と、トランジスタＴ６１のコレクタ端子との間の導通を制御することができる。

トランジスタＴ６１のエミッタ端子は、校正回路１２のグラウンドに接地されている。トランジスタＴのコレクタ端子は、抵抗Ｒ６１が有する端子のうちの一方と接続されている。抵抗Ｒ６１が有する端子のうちの他方には、直流電源回路１２５が生成する電圧ＶＸが供給されている。

トランジスタＴ６１と抵抗Ｒ６１との接続点Ｐ６１は、インバータＩ６１の入力端子に接続されている。

インバータＩ６１は、ＮＯＴゲートである。インバータＩ６１の出力端子と、第２回路Ｘ２の出力端子との間には、電界効果トランジスタＦ６１と電界効果トランジスタＦ６２とが並列に接続されている。

電界効果トランジスタＦ６１は、Ｐ型の電界効果トランジスタである。また、電界効果トランジスタＦ６２は、Ｎ型の電界効果トランジスタである。なお、電界効果トランジスタＦ６１は、Ｎ型の電界効果トランジスタであってもよい。この場合、電界効果トランジスタＦ６２は、Ｐ型の電界効果トランジスタである。

電界効果トランジスタＦ６１のゲート端子と、電界効果トランジスタＦ６２のゲート端子とはそれぞれ、インバータＩ６１の出力端子と接続されている。電界効果トランジスタＦ６１のソース端子には、電圧ＶＸが供給されている。電界効果トランジスタＦ６１のドレイン端子は、電界効果トランジスタＦ６２のドレイン端子と接続されている。電界効果トランジスタＦ６２のソース端子は、校正回路１２のグラウンドに接地されている。電界効果トランジスタＦ６１のドレイン端子と、電界効果トランジスタＦ６２のドレイン端子との接続点Ｐ６２は、第２回路Ｘ２の出力端子と接続されている。

ここで、以下では、説明の便宜上、トランジスタＴ６１のベース端子にＬレベルの電圧が制御部１１１から供給されている状態のことを、トランジスタＴ６１の状態がオフ状態であると称して説明する。以下では、説明の便宜上、トランジスタＴ６１のベース端子にＨレベルの電圧が制御部１１１から供給されている状態のことを、トランジスタＴ６１の状態がオン状態であると称して説明する。以下では、説明の便宜上、電界効果トランジスタＦ６１のゲート端子に０Ｖの電圧が供給されている状態のことを、電界効果トランジスタＦ６１の状態がオン状態であると称して説明する。以下では、説明の便宜上、電界効果トランジスタＦ６１のゲート端子に５Ｖの電圧が供給されている状態のことを、電界効果トランジスタＦ６１の状態がオフ状態であると称して説明する。以下では、説明の便宜上、電界効果トランジスタＦ６２のゲート端子に０Ｖの電圧が供給されている状態のことを、電界効果トランジスタＦ６２の状態がオフ状態であると称して説明する。以下では、説明の便宜上、電界効果トランジスタＦ６２のゲート端子に５Ｖの電圧が供給されている状態のことを、電界効果トランジスタＦ６２の状態がオン状態であると称して説明する。

トランジスタＴ６１の状態がオフ状態である場合、電界効果トランジスタＦ６１の状態は、オン状態である。また、当該場合、電界効果トランジスタＦ６２の状態は、オフ状態である。これらのため、第２回路Ｘ２の出力端子からは、当該場合、５Ｖの電圧が出力される。

一方、トランジスタＴ６１の状態がオン状態である場合、電界効果トランジスタＦ６１の状態は、オフ状態である。また、当該場合、電界効果トランジスタＦ６２の状態は、オン状態である。これらのため、第２回路Ｘ２の出力端子からは、当該場合、０Ｖの電圧が出力される。

第３回路Ｘ３は、分圧によって、第１回路Ｘ１から出力された電圧と、第２回路Ｘ２から出力された電圧とに応じた電圧を出力する。

第３回路Ｘ３は、抵抗Ｒ７１と、抵抗Ｒ７２と、抵抗Ｒ７３と、抵抗Ｒ７４を備える。

抵抗Ｒ７１が有する端子のうちの一方は、第１回路Ｘ１の出力端子と接続されている。抵抗Ｒ７１が有する端子のうちの他方は、抵抗Ｒ７３が有する端子のうちの一方と接続されている。抵抗Ｒ７３が有する端子のうちの他方には、電圧ＶＸが供給されている。抵抗Ｒ７１と抵抗Ｒ７３との接続点Ｐ７１は、抵抗Ｒ７４が有する端子のうちの一方と接続されている。抵抗Ｒ７４が有する端子のうちの他方は、抵抗Ｒ７２が有する端子のうちの一方と接続されている。抵抗Ｒ７２が有する端子のうちの他方は、第２回路Ｘ２の出力端子と接続されている。抵抗Ｒ７４と抵抗Ｒ７２との接続点Ｐ７２は、第３回路Ｘ３の出力端子と接続されている。

第３回路Ｘ３は、このように接続された４つの抵抗（すなわち、抵抗Ｒ７１〜抵抗Ｒ７４）により、第１回路Ｘ１から出力された電圧と、第２回路Ｘ２から出力された電圧とに応じた電圧を出力する。

例えば、第１回路Ｘ１から出力された電圧の電圧値が５Ｖであり、且つ、第２回路Ｘ２から出力された電圧の電圧値が５Ｖである場合、第３回路Ｘ３は、５Ｖの電圧を出力する。換言すると、トランジスタＴ５１の状態がオフ状態であり、且つ、トランジスタＴ６１の状態がオフ状態である場合、第３回路Ｘ３は、５．００Ｖの電圧を出力する。

また、例えば、第１回路Ｘ１から出力された電圧の電圧値が０Ｖであり、且つ、第２回路Ｘ２から出力された電圧の電圧値が５Ｖである場合、第３回路Ｘ３は、３．７５Ｖの電圧を出力する。換言すると、トランジスタＴ５１の状態がオン状態であり、且つ、トランジスタＴ６１の状態がオフ状態である場合、第３回路Ｘ３は、３．７５Ｖの電圧を出力する。

また、例えば、第１回路Ｘ１から出力された電圧の電圧値が５Ｖであり、且つ、第２回路Ｘ２から出力された電圧の電圧値が０Ｖである場合、第３回路Ｘ３は、２．５０Ｖの電圧を出力する。換言すると、トランジスタＴ５１の状態がオフ状態であり、且つ、トランジスタＴ６１の状態がオン状態である場合、第３回路Ｘ３は、２．５０Ｖの電圧を出力する。

また、例えば、第１回路Ｘ１から出力された電圧の電圧値が０Ｖであり、且つ、第２回路Ｘ２から出力された電圧の電圧値が０Ｖである場合、第３回路Ｘ３は、１．２５Ｖの電圧を出力する。換言すると、トランジスタＴ５１の状態がオン状態であり、且つ、トランジスタＴ６１の状態がオン状態である場合、第３回路Ｘ３は、１．２５Ｖの電圧を出力する。

第４回路Ｘ４は、第３回路Ｘ３から出力された電圧に応じて互いに電流値の異なる４つの電流を出力する。

第４回路Ｘ４は、ボルテージフォロワＡ３と、オペアンプＡ４と、抵抗Ｒ８１と、抵抗Ｒ８２と、ダーリントントランジスタＤＴを備える。

ボルテージフォロワＡ３の非反転入力端子は、第４回路Ｘ４の入力端子と接続されている。当該入力端子は、第３回路Ｘ３の出力端子と接続されている。ボルテージフォロワＡ３の出力端子は、オペアンプＡ４の非反転入力端子と接続されている。オペアンプＡ４の反転入力端子は、抵抗Ｒ８１が有する端子のうちの一方と接続されている。抵抗Ｒ８１が有する端子のうちの他方には、電圧ＶＸが供給されている。当該反転入力端子と抵抗Ｒ８１との接続点Ｐ８１は、ダーリントントランジスタＤＴのコレクタ端子と接続されている。ダーリントントランジスタＤＴのベース端子は、抵抗Ｒ８２が有する端子のうちの一方と接続されている。抵抗Ｒ８２が有する端子のうちの他方は、オペアンプＡ４の出力端子と接続されている。ダーリントントランジスタＤＴのエミッタ端子は、第４回路Ｘ４の出力端子と接続されている。そして、当該出力端子は、電流センサ校正回路１２３の出力端子と接続されている。また、当該出力端子は、接続状態において、電流センサ１１５の接続点Ｐ４３と接続される。

第４回路Ｘ４は、このような回路構成により、第３回路Ｘ３から出力される電圧に応じた電流を、ダーリントントランジスタＤＴのベース端子に入力する。これにより、第４回路Ｘ４は、当該電圧に応じて、互いに電流値の異なる４つの電流を出力することができる。当該４つの電流それぞれの電流値は、抵抗Ｒ８１の抵抗値によって調整することができる。以下では、一例として、当該４つの電流それぞれの電流値の組み合わせが、０．０Ａ、０．１Ａ、０．２Ａ、０．３Ａである場合について説明する。なお、当該４つの電流それぞれの電流値の組み合わせは、他の組み合わせであってもよい。

電流センサ１１５及び電流センサ校正回路１２３の回路構成は、以上のような回路構成である。このため、制御部１１１は、電流センサ校正回路１２３を制御し、互いに大きさの異なる４つの電流を電流センサ校正回路１２３から電流センサ１１５へ出力させることができる。

ここで、制御部１１１は、第１回路Ｘ１及び第２回路Ｘ２のそれぞれへ出力した電圧に基づいて、第４回路Ｘ４から電流センサ１１５に出力された電流の電流値を特定できる。そこで、制御部１１１は、第１回路Ｘ１及び第２回路Ｘ２のそれぞれへ出力した電圧に基づいて、第４回路Ｘ４から電流センサ１１５に出力された電流の電流値を第１電流値として特定する。また、制御部１１１は、当該電流が電流センサ１１５に出力された場合において電流センサ１１５により検出された電流の電流値を第２電流値として特定する。そして、第１電流値と第２電流値との組み合わせを記憶部１１２に記憶させる。すなわち、当該組み合わせに含まれる第１電流値及び第２電流値は、互いに対応付けられた電流値である。制御部１１１は、このような第１電流値と第２電流値との組み合わせの記憶を、第１回路Ｘ１及び第２回路Ｘ２のそれぞれへ電圧を出力する毎に行う。すなわち、制御部１１１は、この一例において、このような第１電流値と第２電流値との組み合わせの記憶を、４回繰り返す。

ここで、ある第２電流値を補正する処理は、当該第２電流値が補正された後の電流値を、当該第２電流値に対応付けられた第１電流値と一致又はほぼ一致させる処理である。このため、制御部１１１は、記憶させた４つの組み合わせに基づく最小二乗法により、電流センサ１１５により検出された電流の電流値を補正する補正式を算出する。具体的には、制御部１１１は、記憶させた４つの組み合わせに基づく最小二乗法により、図６に示したような一次関数の傾きと切片とのそれぞれを算出する。図６は、第１電流値と第２電流値との対応関係をプロットしたグラフの一例を示す図である。

図６に示したグラフの縦軸は、第１電流値を示す。当該グラフの横軸は、第２電流値を示す。当該グラフにプロットされた４つの点は、制御部１１１により記憶部１１２に記憶された４つの組み合わせのそれぞれに含まれる第２電流値に対応付けられた第１電流値を示す点の一例を示す。制御部１１１は、例えば、これら４つの点に基づく最小二乗法により、当該グラフに示した直線ＦＮＣ１の傾きと切片とを算出する。直線ＦＮＣ１は、これら４つの点と最小二乗法とに基づく回帰直線の一例を示す。制御部１１１は、このような直線ＦＮＣ１の傾きと切片とを示す情報を、補正式を示す補正式情報を記憶部１１２に記憶させる。この一例において、制御部１１１は、電流センサ１１５により何らかの電流の電流値が検出された場合、検出された電流値に当該傾きを乗算し、乗算した値に当該切片を加算した値を算出することができる。当該値は、当該電流値に補正を行った後の電流値である。換言すると、制御部１１１は、当該補正式情報を記憶部１１２に記憶させることにより、電流センサ１１５により検出された電流の電流値の補正を行うことができる。すなわち、制御部１１１は、当該補正式情報を記憶部１１２に記憶させることにより、電流センサ１１５の校正を完了する。なお、最小二乗法による回帰直線の算出方法については、既知であるため、説明を省略する。また、制御部１１１は、最小二乗法に代えて、他の回帰直線を算出する方法を用いて当該４つの点に基づく回帰直線を算出する構成であってもよい。

以上のように、制御部１１１は、電流センサ１１５の校正を行う。これにより、制御部１１１は、電流センサ１１５の校正を行わない場合と比較して、電流センサ１１５により検出された電流の電流値と、電流センサ１１５に供給された電流の実際の電流値との差分を小さくすることができる。換言すると、制御部１１１は、当該場合と比較して、電流センサ１１５により検出された電流の電流値の誤差を小さくすることができる。すなわち、制御回路１１は、電流センサ１１５についての個体差を小さくすることができる。また、この一例において、電流センサ１１５の校正は、制御回路１１を校正回路１２と接続させることによって自動的に行われる。すなわち、制御回路１１は、電流センサ１１５の校正を行うために必要な作業工程を、制御回路１１を校正回路１２に接続する工程のみにすることができる。その結果、制御回路１１は、製造コストの増大を抑制しつつ、電流センサ１１５についての個体差を小さくすることができる。換言すると、制御回路１１は、製造コストの増大を抑制しつつ、制御回路１１の個体差を小さくすることができる。

ステップＳ１６０の処理が行われた後、制御部１１１は、ステップＳ１６０の処理によって電流センサ１１５の校正に失敗したか否かを判定する（ステップＳ１７０）。ここで、ステップＳ１７０の処理について説明する。

制御部１１１は、例えば、記憶部１１２に記憶させた４つの組み合わせのうち、第１電流値と第２電流値との差が最も大きい組み合わせを特定する。制御部１１１は、特定した組み合わせに含まれる第１電流値に対する第２電流値のずれの割合が、所定の閾値以上である場合、電流センサ１１５の校正に失敗したと判定する。一方、制御部１１１は、当該割合が、所定の閾値未満である場合、電流センサ１１５の校正に成功したと判定する。なお、制御部１１１は、算出した補正式の傾き、切片等に基づいて判定する方法等の他の方法により、電流センサ１１５の校正に失敗したか否かを判定する構成であってもよい。

制御部１１１は、ステップＳ１６０の処理によって電流センサ１１５の校正に失敗したと判定した場合（ステップＳ１７０−ＹＥＳ）、ステップＳ１９０に遷移し、当該校正に失敗したことを示す情報を表示部１２４に表示させ、処理を終了する。より具体的には、実施形態において、制御部１１１は、当該場合、当該情報を示す明滅パターンの光を表示部１２４に表示させる。

一方、制御部１１１は、ステップＳ１６０の処理によって電流センサ１１５の校正に成功したと判定した場合（ステップＳ１７０−ＮＯ）、制御回路１１の校正に成功したことを示す情報を表示部１２４に表示させ（ステップＳ１８０）、処理を終了する。より具体的には、実施形態において、制御部１１１は、当該場合、当該情報を示す明滅パターンの光を表示部１２４に表示させる。

なお、上記において説明した表示部１２４に表示される明滅パターンについて、第１クロック１１３の校正に失敗したことを示す明滅パターンと、電圧センサ１１４の校正に失敗したことを示す明滅パターンと、電流センサ１１５の校正に失敗したことを示す明滅パターンとは、互いに異なるパターンであってもよい。これにより、制御回路１１は、第１クロック１１３、電圧センサ１１４、電流センサ１１５のうちのいずれの校正に失敗したかを報せることができる。

また、上記において説明したフローチャートの処理において、ステップＳ１２０とステップＳ１４０とステップＳ１６０とのそれぞれは、図２に示した順と異なる順に実行されてもよく、並列に実行されてもよい。ただし、これらの場合であっても、ステップＳ１２０の処理が行われた後には、ステップＳ１３０の処理が実行される。また、当該場合であっても、ステップＳ１４０の処理が行われた後には、ステップＳ１５０の処理が実行される。また、当該場合であっても、ステップＳ１６０の処理が行われた後には、ステップＳ１７０の処理が実行される。

＜制御回路が第１クロック周波数を補正する処理＞
以下、図７を参照し、制御回路１１が第１クロック周波数を補正する処理について説明する。図７は、制御回路１１が第１クロック周波数を補正する処理の流れの一例を示す図である。制御部１１１は、第１クロック信号の第１クロック周波数を用いる処理を行う場合、図７に示したフローチャートの処理を行い、補正された後の第１クロック周波数を用いて当該処理を行う。

制御部１１１は、記憶部１１２に予め記憶された第１補正係数情報を記憶部１１２から読み出す（ステップＳ２１０）。

次に、制御部１１１は、ステップＳ２１０において読み出した第１補正係数情報が示す第１補正係数を、第１クロック信号の第１クロック周波数に乗算した値を、補正された後の第１クロック周波数として算出し（ステップＳ２２０）、処理を終了する。

以上のように、制御部１１１は、第１クロック周波数を補正する。これにより、制御部１１１は、第１クロック周波数を用いて行う制御の精度を向上させることができる。

＜制御回路が電圧センサにより検出された電圧の電圧値を補正する処理＞
以下、図８を参照し、制御回路１１が電圧センサ１１４により検出された電圧の電圧値を補正する処理について説明する。図８は、制御回路１１が電圧センサ１１４により検出された電圧の電圧値を補正する処理の流れの一例を示す図である。制御部１１１は、電圧センサ１１４により検出された電圧の電圧値を用いる処理を行う場合、図８に示したフローチャートの処理を行い、補正された後の当該電圧値を用いて当該処理を行う。

制御部１１１は、記憶部１１２に予め記憶された第２補正係数情報を記憶部１１２から読み出す（ステップＳ３１０）。

次に、制御部１１１は、ステップＳ３１０において読み出した第２補正係数情報が示す第２補正係数を、電圧センサ１１４により検出された電圧の電圧値に乗算した値を、補正された後の当該電圧値として算出し（ステップＳ３２０）、処理を終了する。

以上のように、制御部１１１は、電圧センサ１１４により検出された電圧の電圧値を補正する。これにより、制御部１１１は、電圧センサ１１４により検出された電圧の電圧値を用いて行う制御の精度を向上させることができる。この一例では、当該電圧は、電源電圧ＶＭであった。すなわち、この一例では、制御部１１１は、電圧センサ１１４により検出された電源電圧ＶＭの電圧値を用いて行う制御の精度を向上させることができる。

＜制御回路が電流センサにより検出された電流の電流値を補正する処理＞
以下、図９を参照し、制御回路１１が電流センサ１１５により検出された電流の電流値を補正する処理について説明する。図９は、制御回路１１が電流センサ１１５により検出された電流の電流値を補正する処理の流れの一例を示す図である。制御部１１１は、電流センサ１１５により検出された電流の電流値を用いる処理を行う場合、図９に示したフローチャートの処理を行い、補正された後の当該電流値を用いて当該処理を行う。

制御部１１１は、記憶部１１２に予め記憶された補正式情報を記憶部１１２から読み出す（ステップＳ４１０）。

次に、制御部１１１は、ステップＳ４１０において読み出した補正式情報が示す補正式の傾きを、電流センサ１１５により検出された電流の電流値に乗算した値を算出する。制御部１１１は、算出した当該値に当該補正式の切片を加算した値を、補正された後の当該電流値として算出し（ステップＳ４２０）、処理を終了する。

以上のように、制御部１１１は、電流センサ１１５により検出された電流の電流値を補正する。これにより、制御部１１１は、電流センサ１１５により検出された電流の電流値を用いて行う制御の精度を向上させることができる。

＜制御回路の校正によるモータＭの回転速度の誤差の減少＞
以下、校正が行なわれた後の制御回路１１によって駆動されるモータＭの回転速度の誤差の減少について説明する。

図１０は、モータＭのトルク目標値と回転速度誤差率との関係の一例を示す図である。ここで、モータＭのトルク目標値は、制御部１１１がフィードバック制御によってモータＭのトルクを近づける目標となる値のことである。回転速度誤差率は、以下の式（１２）によって定義される値である。

（回転速度誤差率）＝（（回転速度の計算値）−（回転速度の実測値））／（回転速度の実測値） …（１２）

上記の式（１２）において、回転速度の計算値は、制御部１１１が第１クロック周波数に基づいて制御部１１１により算出されたモータＭの回転速度のことである。式（１２）において、回転速度の実測値は、モータＭの回転速度を測定するセンサから検出された値に基づいて制御部１１１により特定されたモータＭの回転速度のことである。すなわち、回転速度誤差率は、回転速度の実測値と回転速度の計算値との間のずれの、回転速度の実測値に対する割合を示す。

図１０に示したグラフの横軸は、トルク目標値を示す。当該グラフの縦軸は、回転速度誤差率を示す。

図１０に示したグラフの折れ線ＬＣ１は、校正が行なわれる前の制御回路１１によりモータＭを制御させた場合における複数のトルク目標値と回転速度誤差率との関係を示す。ただし、折れ線ＬＣ１の各プロットは、複数の制御回路１１について当該関係を測定した場合における平均値を示している。なお、当該場合において、モータＭは、同一のものが使用されている。図１０に示したように、当該場合、回転速度誤差率は、変化させたトルク目標値の全域に亘って、−１．４％から−２．０％程度の範囲内に含まれる値を取ることが分かる。

一方、図１０に示したグラフの折れ線ＬＣ２は、校正が行なわれた後の制御回路１１によりモータＭを制御させた場合における複数のトルク目標値と回転速度誤差率との関係を示す。ただし、折れ線ＬＣ２の各プロットは、複数の制御回路１１について当該関係を測定した場合における平均値を示している。図１０に示したように、当該場合、回転速度誤差率は、変化させたトルク目標値の全域に亘って、ほぼ０であることが分かる。これは、校正が行なわれた後の制御回路１１が、トルク目標値の大きさにかかわらず、所望の回転速度でモータＭを回転させることができることを示している。換言すると、これは、製造される個々の制御回路１１にこのような校正を行うことにより、制御回路１１の製造者が、モータＭの回転速度の制御について、個々の制御回路１１の個体差を小さくすることができることを示している。

一方、図１１は、モータＭのトルク目標値と回転速度のばらつきとの関係の一例を示す図である。ここで、図１１では、回転速度のばらつきを、複数の制御回路１１のそれぞれにモータＭの駆動を制御させた場合における回転速度の標準偏差の３倍の値によって示している。ただし、当該場合において、モータＭは、同一のものが使用されている。

図１１に示したグラフの横軸は、トルク目標値を示す。当該グラフの縦軸は、回転速度の標準偏差の３倍の値を示す。以下では、説明の便宜上、図１１に示したように、回転速度の標準偏差の３倍の値を、回転速度３σと称して説明する。

図１１に示したグラフの折れ線ＬＣ３は、校正が行なわれる前の制御回路１１によりモータＭを制御させた場合における複数のトルク目標値と回転速度３σとの関係を示す。なお、当該場合において、モータＭは、同一のものが使用されている。図１１に示したように、当該場合、回転速度３σは、トルク目標値を大きくするほど大きくなることが分かる。これはすなわち、校正が行なわれる前の制御回路１１は、個体差が大きく、且つ、トルク目標値を大きくするほど個体差も大きくなることを示している。

一方、図１１に示したグラフの折れ線ＬＣ４は、校正が行なわれた後の制御回路１１によりモータＭを制御させた場合における複数のトルク目標値と回転速度３σとの関係を示す。図１１に示したように、当該場合、回転速度３σは、変化させたトルク目標値の全域に亘って、ほぼ変化しないことが分かる。また、当該場合、回転速度３σは、変化させたトルク目標値のほぼ全域に亘って、校正が行なわれる前の制御回路１１によりモータＭを制御させた場合における回転速度３σよりも小さい。これは、校正が行なわれた後の制御回路１１の個体差が減少していることを示している。すなわち、これは、製造される個々の制御回路１１にこのような校正を行うことにより、制御回路１１の製造者が、モータＭの回転速度の制御について、個々の制御回路１１の個体差を小さくすることができることを示している。

＜制御回路の電源電圧の検出誤差の減少＞
以下、校正が行なわれた後の制御回路１１の電源電圧ＶＭの検出誤差の減少について説明する。

図１２は、電源電圧ＶＭを複数の制御回路１１に検出させた場合において検出された電圧の電圧値と、各電圧値を検出した制御回路１１の個数との関係を表すヒストグラムの一例を示す図である。図１２に示したヒストグラムの縦軸は、制御回路１１の個数を示す。当該ヒストグラムの横軸は、電源電圧ＶＭの検出において電圧センサ１１４が検出した電圧値を示す。図１２に示したハッチングＨ１のヒストグラムは、校正が行われる前の制御回路１１についてのヒストグラムである。図１２に示したハッチングＨ２のヒストグラムは、校正が行われた後の制御回路１１についてのヒストグラムである。

図１２に示したように、複数の制御回路１１は、校正が行われる前よりも校正が行なわれた後の方が、検出した電圧値のばらつきが小さい（換言すると、当該電圧値の分散が小さい）ことが分かる。これはすなわち、製造される個々の制御回路１１にこのような校正を行うことにより、制御回路１１の製造者が、制御回路１１による電源電圧ＶＭの検出について、個々の制御回路１１の個体差を小さくすることができることを示している。

＜制御回路のバス電流の検出誤差の減少＞
以下、校正が行なわれた後の制御回路１１のバス電流の検出誤差の減少について説明する。

図１３は、バス電流を複数の制御回路１１に検出させた場合において検出された電流の電流値と、各電流値を検出した制御回路１１の個数との関係を表すヒストグラムを例示する図である。図１３には、４つのトルク目標値のそれぞれについての当該ヒストグラムを示している。図１３に示した（１）には、トルク目標値を１０ｍＮｍとした場合における当該ヒストグラムを示している。図１３に示した（２）には、トルク目標値を４０ｍＮｍとした場合における当該ヒストグラムを示している。図１３に示した（３）には、トルク目標値を９０ｍＮｍとした場合における当該ヒストグラムを示している。図１３に示した（４）には、トルク目標値を１６０ｍＮｍとした場合における当該ヒストグラムを示している。

図１３では、図１２と同様に、ハッチングＨ１のヒストグラムによって、校正が行われる前の制御回路１１についてのヒストグラムを示している。図１３では、図１２と同様に、ハッチングＨ２のヒストグラムによって、校正が行われた後の制御回路１１についてのヒストグラムを示している。

図１３に示したように、複数の制御回路１１は、トルク目標値を大きくするほど、校正が行われる前よりも校正が行なわれた後の方が、検出した電流値のばらつきが小さくなる（換言すると、当該電流値の分散が小さくなる）ことが分かる。これはすなわち、製造される個々の制御回路１１にこのような校正を行うことにより、制御回路１１の製造者が、制御回路１１によるバス電流の検出について、個々の制御回路１１の個体差を小さくすることができることを示している。

＜制御回路により制御されるモータＭの回転速度のばらつきと風量のばらつきの減少＞
以下、制御回路１１により制御されるモータＭの回転速度のばらつきと風量のばらつきの減少について説明する。

図１４は、複数の制御回路１１に同一のモータＭを制御させた場合における制御回路１１の違いによるモータＭの回転速度のばらつきと風量のばらつきとのそれぞれを例示する図である。

図１４に示したように、複数の制御回路１１に同一のモータＭを制御させた場合における制御回路１１の違いによるモータＭの回転速度のばらつきは、校正が行なわれる前よりも、校正が行なわれた後の方が小さくなっていることが分かる。例えば、トルク目標値が４０ｍＮｍである場合における当該ばらつきは、校正が行なわれる前において５８６ｒｐｍ〜６２２ｒｐｍの範囲でばらついている。一方、当該場合における当該ばらつきは、校正が行なわれた後において５８０ｒｐｍ〜５９６ｒｐｍの範囲でばらついている。すなわち、当該場合における当該ばらつきは、校正が行なわれる前よりも、校正が行なわれた後の方が小さくなっている。このような傾向は、トルク目標値が９０ｍＮｍである場合であっても、トルク目標値が１６０ｍＮｍである場合であっても変化していない。また、トルク目標値が９０ｍＮｍ以上である方が、当該ばらつきが小さくなっている割合は、トルク目標値が４０ｍＮｍである場合と比較して、大きい。

また、図１４に示したように、複数の制御回路１１に同一のモータＭを制御させた場合における制御回路１１の違いによるファンＦの風量のばらつきは、校正が行なわれる前よりも、校正が行なわれた後の方が小さくなっていることが分かる。例えば、トルク目標値が４０ｍＮｍである場合における当該ばらつきは、校正が行なわれる前において５５．４ＣＦＭ〜６１．７ＣＦＭの範囲でばらついている。一方、当該場合における当該ばらつきは、校正が行なわれた後において５７．４ＣＦＭ〜６２．６ＣＦＭの範囲でばらついている。すなわち、当該場合における当該ばらつきは、校正が行なわれる前よりも、校正が行なわれた後の方が小さくなっている。このような傾向は、トルク目標値が９０ｍＮｍである場合であっても、トルク目標値が１６０ｍＮｍである場合であっても変化していない。また、トルク目標値が大きくなるほど、当該ばらつきが小さくなっている割合は、大きくなっている。

以上のことから、実施形態において説明した制御回路１１の校正が行われることにより、製造される個々の制御回路１１の個体差は、小さくなることが分かる。すなわち、制御回路１１は、製造コストの増大を抑制しつつ、個体差を小さくすることができる。

また、制御回路１１の校正を行うために必要な回路の一部を校正回路１２が備えており、校正回路１２の制御を行う機能を制御部１１１が有しているため、制御回路１１及び校正回路１２のそれぞれは、回路構成を簡素にすることができる。このことも、制御回路１１の製造コストの低減に繋がるものである。

＜校正が行われる前の制御回路＞
上記において説明した制御回路１１は、制御回路１１の校正が行われる前において、モータＭの駆動の制御を行わない構成であってもよい。すなわち、制御部１１１は、制御回路１１がモータＭに接続された後、モータＭの駆動を開始させる操作を受け付けた場合であっても、モータＭの駆動を開始させない構成であってもよい。例えば、制御部１１１は、当該操作を受け付けた後、当該校正が行われた後か否かを判定する。制御部１１１は、当該校正が行なわれていると判定した場合、モータＭの駆動を開始させる。一方、制御部１１１は、当該校正が行なわれていないと判定した場合、モータＭの駆動を開始させない。これにより、制御回路１１は、制御回路１１の校正が行なわれる前の状態においてモータＭの駆動の制御に用いられてしまうことを抑制することができる。

制御部１１１は、このような判定を、例えば、制御部１１１が制御回路１１の校正に成功したと判定した場合において、当該校正に成功したことを示す情報を記憶部１１２に記憶させることにより行うことができる。なお、制御部１１１は、当該判定を、他の方法によって行う構成であってもよい。

以上のように、実施形態に係る制御装置（上記において説明した例では、制御回路１１）は、対象となる装置（上記において説明した例では、モータＭ）を制御する制御回路であって、制御回路に接続される校正回路（上記において説明した例では、校正回路１２）を制御する制御部（上記において説明した例では、制御部１１１）を備え、制御部は、制御回路が校正回路と接続された状態（上記において説明した例では、接続状態）において、予め決められた条件（上記において説明した例では、校正開始条件）が満たされた場合、校正回路を制御して制御回路の校正を行う。これにより、制御回路は、製造コストの増大を抑制しつつ、個体差を小さくすることができる。

また、制御回路は、所定の第１クロック周波数の第１クロック信号を生成する第１クロック（上記において説明した例では、第１クロック１１３）を備え、制御回路の校正には、第１クロックの校正が含まれており、校正回路は、所定の第２クロック周波数の第２クロック信号を生成する第２クロック（第２クロック１２１Ｃ）を備え、制御部は、制御回路が校正回路と接続された状態において、予め決められた条件が満たされた場合、第２クロックから第２クロック信号を取得し、取得した第２クロック信号に基づいて、第１クロックの校正を行う、構成が用いられてもよい。

また、制御回路では、制御部は、第２クロックから取得した第２クロック信号の１周期あたりの第１クロック信号のクロックパルス数計測値を第１実測値として算出し、第１クロック信号のクロック周波数が第１クロック周波数と一致している場合における第２クロック信号の１周期あたりの第１クロック信号のクロックパルス数計測値を第１ノミナル値として特定し、算出した第１実測値を、特定した第１ノミナル値によって除した値を第１補正係数として算出し、算出した第１補正係数に基づいて、第１クロックの校正を行う、構成が用いられてもよい。

また、制御回路は、電圧センサ（上記において説明した例では、電圧センサ１１４）を備え、電圧センサは、供給された電圧（上記において説明した例では、電源電圧ＶＭ、電源電圧ＶＤＤ）を分圧する第１分圧回路（上記において説明した例では、電圧センサ１１４が有する分圧回路）を備え、制御回路の校正には、電圧センサの校正が含まれており、校正回路は、基準となる電圧を基準電圧（上記において説明した例では、電源電圧ＶＤＤ）として生成し、生成した基準電圧を電圧センサに出力する直流電源回路（上記において説明した例では、直流電源回路１２５）と、第１分圧回路の構造と同じ構造を有しており、第１分圧回路が有する抵抗の許容差よりも小さい許容差の抵抗を有しており、基準電圧を分圧する第２分圧回路（上記において説明した例では、分圧回路ＶＤ１）と、第２分圧回路が基準電圧を分圧した後の第１検出電圧と、第１分圧回路が基準電圧を分圧した後の第２検出電圧との差分に応じた電圧を出力電圧として生成する出力電圧生成回路（上記において説明した例では、計装アンプＡ１とボルテージフォロワＡ２との組み合わせ）と、を備え、制御部は、出力電圧生成回路が生成した出力電圧に基づいて、第２補正係数（上記において説明した例では、第２補正係数ＨＣ２）を算出し、算出した第２補正係数に基づいて、電圧センサの校正を行う、構成が用いられてもよい。

また、制御回路は、電流センサ（上記において説明した例では、電流センサ１１５）を備え、制御回路の校正には、電流センサの校正が含まれており、校正回路は、制御回路が校正回路と接続された場合において、予め決められた条件が満たされると、制御部による制御に応じて、互いに電流値の異なる複数の電流（上記において説明した例では、４つの電流）を電流センサに出力し、電流センサは、取得した複数の電流のそれぞれを検出し、制御部は、電流センサによる複数の電流それぞれの検出結果に基づいて、電流センサの校正を行う、構成が用いられてもよい。

また、制御回路では、制御部は、複数の電流それぞれの検出結果に基づく補正式（上記において説明した例では、回帰直線）を算出し、算出した補正式に基づいて、電流センサの校正を行う、構成が用いられてもよい。

また、制御回路では、対象となる装置は、モータ（上記において説明した例では、モータＭ）である、構成が用いられてもよい。

また、制御回路では、校正回路は、表示部（上記において説明した例では、表示部１２４）を備え、制御部は、制御回路の校正に関する情報を表示部に表示させる、構成が用いられてもよい。

また、制御回路は、制御する対象の装置を制御する制御回路であって、制御回路に接続される校正回路を制御する制御部を備え、制御部は、制御回路が校正回路と接続された状態において、予め決められた条件が満たされた場合、校正回路を制御して制御回路の校正を行い、制御回路の校正を行っていない場合、当該装置の制御を行わない。これにより、制御回路は、校正が行なわれる前の状態で当該装置を制御させてしまうことを抑制することができる。

以上、この発明の実施形態を、図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない限り、変更、置換、削除等されてもよい。

１…校正システム、１１…制御回路、１２…校正回路、１３…交流電源、１１１…制御部、１１２…記憶部、１１３…第１クロック、１１４…電圧センサ、１１５…電流センサ、１１６…直流電源回路、１２１…クロック校正回路、１２１Ｃ…第２クロック、１２２…電圧センサ校正回路、１２３…電流センサ校正回路、１２４…表示部、１２５…直流電源回路、Ａ１…計装アンプ、Ａ２、Ａ３…ボルテージフォロワ、Ａ４…オペアンプ、Ｃ１…発振回路、Ｃ２…分周回路、Ｃ３…スイッチング素子、Ｃ４１…コンデンサ、ＤＴ…ダーリントントランジスタ、Ｆ…ファン、Ｆ５１、Ｆ５２、Ｆ６１、Ｆ６２…電界効果トランジスタ、Ｍ…モータ、Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２、Ｒ３１、Ｒ３２、Ｒ４１、Ｒ４２、Ｒ５１、Ｒ６１、Ｒ７１、Ｒ７２、Ｒ７３、Ｒ７４、Ｒ８１、Ｒ８２…抵抗、Ｔ、Ｔ５１、Ｔ５２、Ｔ６１…トランジスタ、ＶＤ１、ＶＤ２…分圧回路、Ｘ１…第１回路、Ｘ２…第２回路、Ｘ３…第３回路、Ｘ４…第４回路

Claims (10)

1. 対象となる装置を制御する制御回路であって、
   前記制御回路に接続される校正回路を制御する制御部を備え、
   前記制御部は、前記制御回路が前記校正回路と接続された状態において、予め決められた条件が満たされた場合、前記校正回路を制御して前記制御回路の校正を行う、
   制御回路。
2. 前記制御回路は、所定の第１クロック周波数の第１クロック信号を生成する第１クロックを備え、
   前記制御回路の校正には、前記第１クロックの校正が含まれており、
   前記校正回路は、所定の第２クロック周波数の第２クロック信号を生成する第２クロックを備え、
   前記制御部は、前記制御回路が前記校正回路と接続された状態において、予め決められた条件が満たされた場合、前記第２クロックから前記第２クロック信号を取得し、取得した前記第２クロック信号に基づいて、前記第１クロックの校正を行う、
   請求項１に記載の制御回路。
3. 前記制御部は、前記第２クロックから取得した前記第２クロック信号の１周期あたりの前記第１クロック信号のクロックパルス数計測値を第１実測値として算出し、前記第１クロック信号のクロック周波数が前記第１クロック周波数と一致している場合における前記第２クロック信号の１周期あたりの前記第１クロック信号のクロックパルス数計測値を第１ノミナル値として特定し、算出した前記第１実測値を、特定した前記第１ノミナル値によって除した値を第１補正係数として算出し、
   算出した前記第１補正係数に基づいて、前記第１クロックの校正を行う、
   請求項２に記載の制御回路。
4. 前記制御回路は、電圧センサを備え、
   前記電圧センサは、供給された電圧を分圧する第１分圧回路を備え、
   前記制御回路の校正には、前記電圧センサの校正が含まれており、
   前記校正回路は、
   基準となる電圧を基準電圧として生成し、生成した前記基準電圧を前記電圧センサに出力する直流電源回路と、
   前記第１分圧回路の構造と同じ構造を有しており、前記第１分圧回路が有する抵抗の許容差よりも小さい許容差の抵抗を有しており、前記基準電圧を分圧する第２分圧回路と、
   前記第２分圧回路が前記基準電圧を分圧した後の第１検出電圧と、前記第１分圧回路が前記基準電圧を分圧した後の第２検出電圧との差分に応じた電圧を出力電圧として生成する出力電圧生成回路と、
   を備え、
   前記制御部は、前記出力電圧生成回路が生成した前記出力電圧に基づいて、第２補正係数を算出し、算出した前記第２補正係数に基づいて、前記電圧センサの校正を行う、
   請求項１から３のうちいずれか一項に記載の制御回路。
5. 前記制御回路は、電流センサを備え、
   前記制御回路の校正には、前記電流センサの校正が含まれており、
   前記校正回路は、前記制御回路が前記校正回路と接続された場合において、前記予め決められた条件が満たされると、前記制御部による制御に応じて、互いに電流値の異なる複数の電流を前記電流センサに出力し、
   前記電流センサは、取得した前記複数の電流のそれぞれを検出し、
   前記制御部は、前記電流センサによる前記複数の電流それぞれの検出結果に基づいて、前記電流センサの校正を行う、
   請求項１から４のうちいずれか一項に記載の制御回路。
6. 前記制御部は、前記複数の電流それぞれの検出結果に基づく補正式を算出し、算出した前記補正式に基づいて、前記電流センサの校正を行う、
   請求項５に記載の制御回路。
7. 前記装置は、モータである、
   請求項１から６のうちいずれか一項に記載の制御回路。
8. 前記校正回路は、表示部を備え、
   前記制御部は、前記制御回路の校正に関する情報を前記表示部に表示させる、
   請求項１から７のうちいずれか一項に記載の制御回路。
9. 制御する対象の装置を制御する制御回路であって、
   前記制御回路に接続される校正回路を制御する制御部を備え、
   前記制御部は、前記制御回路が前記校正回路と接続された状態において、予め決められた条件が満たされた場合、前記校正回路を制御して前記制御回路の校正を行い、
   前記制御回路の校正を行っていない場合、前記装置の制御を行わない、
   制御回路。
10. 請求項１から９のうちいずれか一項に記載の制御回路と、
    前記校正回路と、
    を備える校正システム。

Images