JP2017079333A - 多層デバイスの製造方法および多層デバイス - Google Patents

多層デバイスの製造方法および多層デバイス Download PDF

Info

Publication number
JP2017079333A
JP2017079333A JP2016234823A JP2016234823A JP2017079333A JP 2017079333 A JP2017079333 A JP 2017079333A JP 2016234823 A JP2016234823 A JP 2016234823A JP 2016234823 A JP2016234823 A JP 2016234823A JP 2017079333 A JP2017079333 A JP 2017079333A
Authority
JP
Japan
Prior art keywords
conductive layer
auxiliary electrode
main body
multilayer device
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016234823A
Other languages
English (en)
Inventor
フランツ リナー,
Rinner Franz
フランツ リナー,
ディーター ゾーミッチュ,
Somitsch Dieter
ディーター ゾーミッチュ,
クリストフ アウアー,
Auer Christoph
クリストフ アウアー,
ゲルハルト フクス,
Fuchs Gerhard
ゲルハルト フクス,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2017079333A publication Critical patent/JP2017079333A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008Thermistors
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00Electrolytic etching or polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/067Forming single-layered electrodes of multilayered piezoelectric or electrostrictive parts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H10N30/508Piezoelectric or electrostrictive devices having a stacked or multilayer structure adapted for alleviating internal stress, e.g. cracking control layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Micromachines (AREA)
  • Ceramic Capacitors (AREA)
  • Thermistors And Varistors (AREA)

Abstract

【課題】本発明は多層デバイスの製造の改善された方法を提供する。
【解決手段】重なり合って配設された誘電体層(3)とそれらの間に配設された第1および第2の導電層(84,85)を備えた本体(81)が準備される。第1の導電層(84)は、本体(81)の第1の側面(8)上に配設された1つの第1の補助電極(6)と接続され、第2の導電層(85)は、第1の側面(8)の反対側にある第2の側面(9)上に配設された1つの第2の補助電極(7)と接続されている。本体(81)は、少なくとも一部が媒体に投入され、本体(81)の第3の外側面(12)およびその反対側にある第4の外側面(13)の少なくとも1つにおいて第1の導電層(84)および第2の導電層(85)の少なくとも1つから材料除去を行うために、第1の補助電極(6)と第2の補助電極(7)との間に電圧が印加される。
【選択図】図8

Description

本発明は、多層デバイスの製造方法および多層デバイスに関する。本発明による多層デ
バイスは、たとえば自動車における燃料噴射バルブの駆動に用いられる圧電アクチュエー
タとして形成され得る。この多層デバイスは、バリスタ,コンデンサ,NTCサーミスタ(H
eisleiter)またはPTCサーミスタ(Kaltleiter)として形成され得る。
特許文献1,2,3には、多層デバイスにおける絶縁ゾーン(Isolationszonen)の形
成のための電気化学的エッチング方法が記載されている。
独国特許公開公報第102006001656A1号明細書 独国特許第4410504B4号明細書 独国特許公開公報第102007004813A1号明細書
本発明の課題は、多層デバイスの製造のための改善された方法、および改善された特性
を有する多層デバイスを提供することである。
本発明は多層デバイスの製造方法を提供し、この方法では、重なり合って配設された誘
電体層(複数)とそれらの間に配設された第1および第2の導電層を備えた本体(Korper
)が準備される。好ましくはこの本体は、複数の第1の導電層および複数の第2の導電層
を備える。しかしながらただ1つの第1の導電層だけが存在していてもよい。
さらに、ただ1つの第2の導電層だけが存在していてもよい。以下ではこれらの第1およ
び第2の導電層は複数で用いられるが、しかしながら、ここではまた、ただ1つの第1の
導電層あるいはただ1つの第2の導電層が存在している実施形態も含まれている。
本発明による方法によって、好ましくは圧電デバイスが製造され、とりわけ本発明によ
る多層デバイスは、圧電アクチュエータとして形成されていてよい。 上記の誘電体層(
複数)は、たとえばセラミック層(複数)であり、特に圧電セラミック層(複数)である
1つの実施形態においては、この多層デバイスにおけるこれらの第1および第2の導電
層は電極として用いられる。特にこれらの電極は、電極層として形成されていてよい。
好ましくは、このデバイスの稼働中には、これらの電極の間に電圧が印加される。この
場合、ここに記載する方法を用いてたとえば絶縁ゾーン(複数)が生成される。たとえば
これらの絶縁ゾーンは、上記の第1および第2の導電層を、上記の本体の外面から交互に
絶縁するために用いられる。このようにして、上記の第1の導電層(複数)が、上記の積
層体の外側面上に配設されている1つの外部接続部によって一緒に電気的に接続されるこ
とができ、これに対し上記の第2の導電層(複数)がこの外部接続部から絶縁されている
。同様に、上記の第2の導電層が、上記の積層体のもう1つの側面上に配設されているも
う1つの外部接続部によって一緒に電気的に接続されることができ、これに対し上記の第
1の導電層がこの外部接続部から絶縁されている。代替としてあるいは追加として、ここ
に記載する方法によって破断予定領域(Sollbruchbereiche)が形成されてよい。たとえ
ばこの破断予定領域は、同時に絶縁ゾーンとしても機能することができる。
破断予定領域は、好ましくは上記のデバイスにおける脆弱部であり、狙いを定めて亀裂
を生成し、誘導するのに用いられる。このようにして上記のデバイスにおいて、亀裂が野
放しに延伸することを防ぐことができ、短絡の虞を低減することができる。このデバイス
において隣接する電極層が交互に1つの側面まで達しており、また反対側にある側面から
は離間している場合、この亀裂の虞は、特に大きくなる。これによってこのデバイスにお
いて不活性な領域が生じ、機械的応力が発生する可能性がある。
もう1つの実施形態においては、上記の多層デバイスにおける第1および第2の導電層
(複数)の少なくとも1つは、電極層としての機能を全く有していない。
好ましくは上記の多層デバイスの第1の導電層(複数)は、電極層としての機能を全く
有していない。好ましくはこの場合、本方法によって、破断予定部が形成される。特にこ
の多層デバイスにおいて電極層としての機能を全く有していない導電層の位置で、破断予
定部が形成されてよい。1つの実施形態においては、この導電層は、本方法が行われる間
に完全に除去される。
上記の第1および第2の導電層は、積層方向で交互に配設されていてよい。しかしなが
ら、2つの続いた第1の導電層の間に複数の第2の導電層が配設されていてもよい。
好ましくはこれらの第1の導電層は、1つの第1の補助電極と接続されており、またこ
れらの第2の導電層は、1つの第2の補助電極と接続されている。
これらの補助電極は、たとえば上記の本体の反対側にある2つの側面上に配設されてい
る。これらの補助電極は好ましくは、単に一時的に存在しており、特に最終的な多層デバ
イスにおいてはもはや存在していない。
1つの方法ステップにおいては、少なくとも上記の本体の一部が媒体、特に液体に投入さ
れる。好ましくはこの液体は電解質である。この媒体は、エッチング剤であってよい。た
とえば上記の第1の補助電極は、上記の本体の1つの第1の側面に配設され、上記の第2
の補助電極は、1つの第2の側面に配設されており、上記の本体の少なくとも1つの第3
の側面が上記の媒体に投入される。
好ましくは、上記の第1および第2の補助電極の間には電圧が印加される。このように
して上記の少なくとも第1および第2の導電層からの材料除去が行われる。たとえばこの
材料除去は、電気的に制御されて行われ、詳細には電気化学的エッチング処理によって行
われる。好ましくはこの際上記の本体において陥凹部(複数)が形成され、特に上記の第
1の導電層の位置に陥凹部が形成されてよい。電圧を印加することによって、たとえばこ
れらの第1および第2の導電層間の物質移動を制御することができる。この際たとえば材
料が、詳細にはたとえば金属のような導電性材料が、1つの第1の導電層から溶出し、1
つの第2の導電層に堆積され得る。この層は、たとえば数μmの厚さであってよく、また
銅を含んでよい。
1つの実施形態においては、上記の導電層の少なくとも1つ、具体的には1つの第1の
導電層は、電気的に制御されてエッチングされる。もう1つの実施形態においては上記の
導電層の1つ、具体的には1つの第1の導電層からの材料は、電気分解によって溶出され
る。
好ましくは少なくとも上記の導電層の1つ、具体的には1つの第2の導電層上に、材料
が電気的に制御されて堆積される。好ましくは1つの層部(Beschichtung)が生成される
たとえば材料堆積は、電気分解処理によって行われる。たとえば1つの第1の導電層か
ら溶出された材料は、上記の第2の導電層に向かって移動し、そこで堆積する。この導電
層の層部は、この層の電気的接続の改善をもたらす。特に上記の導電層上に堆積された材
料は、たとえばエッチング処理における望ましくない材料除去を補償することができる。
1つの実施形態においては、追加的に1つの第3の補助電極が上記の媒体に投入されて
よい。この第3の補助電極は、好ましくは上記のデバイスと接続されておらず、むしろこ
のデバイスから分離されて配設されている。この第3の補助電極によって、上記の材料除
去および/または材料の堆積を特に制御して行うことが可能となる。
この第3の補助電極は、上記の第1および第2の補助電極と同じ電位に設定されてよい
。この場合この第3の補助電極は、好ましくは上記の第2の補助電極と同じ電位に設定さ
れる。代替として、この第3の補助電極は、上記の第1および第2の補助電極の電位と異
なる電位に設定されてよい。この際好ましくはこの第3の補助電極は、上記の第1の補助
電極の電位と第2の補助電極の電位との間の電位に設定される。とりわけ好ましくは、上
記の第1の補助電極は正の電位に設定され、上記の第2の補助電極は負の電位に設定され
、上記の第3の補助電極は、この第2の補助電極よりも負の電位に設定される。
1つの好ましい実施形態においては、上記の本体は、上記の媒体に投入する前に焼結さ
れる。
このようにして上記の材料除去によって設けられた陥凹部(複数)は、この後の焼結処
理で変更されず、特に誘電体材料で充填される。このようにしてこれらの陥凹部は破断予
定領域としての機能をとりわけ良好に満たすことができる。さらに、焼結された本体にお
いては、この陥凹部の幾何形状を良好に規定することができる。たとえば非常に細い陥凹
部を形成することができ、したがって細い絶縁ゾーンおよび破断予定領域を形成すること
ができる。このようにして本発明による多層デバイスの、出力が生成される活性領域は、
この絶縁ゾーンおよび破断予定領域によってごく僅かにのみ減少される。
好ましくは、上記の材料除去の処理の少なくとも1つのステップにおいて、上記の第1
の補助電極には正の電位が印加され、これに対し上記の第2の補助電極には負の電位が印
加される。
負および正の電位を印加することで、上記の材料除去および材料の堆積を特に制御して
行うことが可能となる。とりわけ1つの第2の導電層からの材料の除去は、負の電位を印
加することによって抑制することができる。これは、もし媒体として、電圧を印加するこ
となしにこれらの導電層をエッチングできるような強いエッチング剤が用いられる場合、
とりわけ有利となる。上記の補助電極を介して負の電位が設定された導電層に、これによ
りたとえば金属層を堆積することができる。これは特定の延長接続部を用いるアイデア(
Weiterkontaktierungskonzepte)のためには有利となり得る。
上記の媒体、とりわけエッチング剤は、1つの実施形態においては、上記の誘電体層、
とりわけセラミック層がほんの僅かに侵食されるかまたは全く侵食されないように選択さ
れる。たとえばこの媒体は、塩化鉄(III),過硫酸ナトリウム,または塩化銅(Cu
Cl2)を含んでいる。
もう1つの実施形態においては、上記の第1および第2の導電層(複数)の少なくとも
1つは、銅を含みまたは銅からなっている。好ましくは少なくとも上記の第1の導電層は
、銅を含む。とりわけ好ましくは、上記の第1および第2の導電層は銅を含む。好ましく
はすべての導電層は、同じ材料組成からなっている。
この導電層に銅を用いることは、材料除去を特にエッチング処理において容易にする。
たとえば銅は、いろいろな種類の、反応性が穏やかな化学物質を用いてエッチングするこ
とができる。銀または銀パラジウムからなる導電層では、より反応性のあるエッチング剤
が必要であり、これは特に上記の誘電体層をも侵食し得る。
このエッチング処理によって、好ましくは少なくとも部分的に銅が上記の導電層から取
り除かれる。上記で記載したエッチング剤は、とりわけ銅のエッチングに適している。
1つの実施形態においては、上記の本体は上記の媒体中に部分的にのみ投入される。た
とえば、上記の本体は、1つの側面でこの媒体中に投入される。
これによりこの側面に狙いを定めて材料除去を行うことが可能となり、これに対し、も
う1つの側面、とりわけ反対側にある側面は、このステップでは材料除去は全く行われな
い。
1つの実施形態においては、上記の本体は上記の媒体中に完全に投入される。この場合
、すべての領域における材料除去を、1つのステップで行うことができる。
1つの実施形態においては、多段階の材料除去処理、とりわけ多段階のエッチング処理
が行われる。
この際上記の本体は、1つの第1の段階で1つの第1の部分のみ、たとえば1つの側面
で上記の媒体に投入されてよい。1つの第2の段階において、この本体は好ましくはその
他の部分、たとえば反対側にある側面で、この媒体に投入される。これにより材料除去、
とりわけエッチングを、上記本体の事前に規定された部分に狙いを定めて行うことが可能
となる。好ましくは、上記の補助電極の極性は、これらの段階の間で交換される。
たとえば上記の第1の段階においては、上記の第1の補助電極に正の電位が印加され、
上記の第2の補助電極に負の電位が印加される。上記の第2の段階においては、上記の第
1の補助電極に負の電位が印加され、上記の第2の補助電極に正の電位が印加される。こ
れにより、上記の第1の段階において、たとえば狙いを定めて上記の第1の導電層から材
料を除去し、上記の第2の段階において、狙いを定めて上記の第2の導電層から材料を除
去することが可能となる。
1つの実施形態においては、1つの一段階の材料除去処理、とりわけ1つの一段階のエ
ッチング処理が行われる。
1つの一段階の処理においては、1つの段階だけで材料が除去される。とりわけ上記の
補助電極(複数)の極性の交換は行われない。好ましくは上記の本体は、上記の媒体中に
一回のみ投入される。
この一段階の材料除去処理は、上記の第1の導電層が、上記の多層デバイスにおける電
極の機能をまったく担わない場合に特に適している。この場合上記の一段階の処理におい
て、好ましくは破断予定領域が、上記の第1の導電層の位置に形成される。たとえばこの
第1の導電層は、この材料除去処理において完全に取り除かれる。
1つの実施形態においては、上記の本体は、上記の第2の補助電極と接続されている第
3の導電層(複数)を備える。ただ1つの第3の導電層が存在していてもよい。この第3
の導電層は、上記の第2の導電層と異なる幾何形状を備える。たとえば1つの第2の導電
層は、1つの誘電体層の一部のみを覆っており、これに対しこの誘電体層の他の部分は覆
われていない。同様に1つの第3の導電層は、1つの誘電体層の一部分のみを覆っており
、ここでこの覆われていない部分は、上記の第2の導電層とは違う場所に配設されている
1つの実施形態においては、上記の多層デバイスにおけるこれらの第2および第3の導
電層は電極として用いられる。
この際既に上記の材料除去の前に、上記の第2および第3の導電層を上記の本体の外面
から交互に絶縁する絶縁ゾーンが存在していてよい。好ましくは、この場合は、上記の材
料除去の間に、のちに電極となる部分に対する絶縁ゾーンがまったく形成されず、むしろ
破断予定領域のみが形成される。上記の第1の導電層は、たとえば後の破断予定領域の形
成のためにのみ用いられる。
たとえば上記の第1の導電層は、上記の本体の側面に隣接している領域にのみ配設され
ている。こうして、特に上記の1つの第1の導電層が取り付けられている1つの誘電体層
では、中央領域が上記の第1の導電層が無い領域となっている。
このようにして、上記の設けられる陥凹部(複数)の幾何形状を、とりわけ良好に制御
することができる。これらの陥凹部は、こうして同様に上記の側面の近傍にのみ延在し、
中央領域には延伸していない。
本発明による方法の1つの実施形態においては、もう1つのステップにおいて、上記の
補助電極が取り除かれる。この際たとえば、補助電極が配設されている上記の本体の端部
は、この本体から分離される。
本発明による方法の1つの実施形態においては、もう1つのステップにおいて、上記の
本体が、多層デバイス(複数)のための複数の基体(Grundkorper)に分割される。代替と
して、上記の本体から1つの多層デバイスのための唯1個の基体が形成されてよい。
本発明による方法の1つの実施形態においては、もう1つのステップにおいて、上記の
多層デバイスの接続のために少なくとも1つの外部接続部が1つの側面に取り付けられる
。この外部接続部は、好ましくは上記の材料除去の後に取り付けられる。この外部接続部
は、複数の基体に分割する前に上記の本体に取り付けられてよく、または個々の基体とし
てからこれらに取り付けられてよい。
好ましくは第1および第2の外部接続部が取り付けられる。この第1の外部接続部は、
たとえば上記の第1の導電層(複数)と電気的に接続され、この第2の外部接続部は上記
の第2の導電層(複数)と電気的に接続される。代替として、この第1の外部接続部は、
上記の第3の導電層(複数)と接続されてよく、この第2の外部接続部は、上記の第2の
導電層と接続されてよい。
さらに本発明は多層デバイスを提供し、この多層デバイスは、重なり合って配設された
誘電体層とこれらの間に配設された電極層とを有する1つの基体を備える。この基体は、
少なくとも1つの、電気化学的に制御された材料除去によって形成された1つの陥凹部を
備える。好ましくはこの陥凹部は、エッチングされたものである。好ましくはこの基体は
、複数の陥凹部を備え、とりわけ積層方向に沿って異なる位置に配設された複数の陥凹部
を備える。これらの陥凹部は、好ましくは破断予定領域として用いられる。
上記の多層デバイスは、ここに記載した方法によって製造することができ、この方法に
関連して記載されたすべての機能的および構造的特徴を備えることができる。
好ましくは上記の陥凹部は、上記の積層方向に垂直な平面に配設されており、導電材料
を有していない。好ましくはこの陥凹部は、電極層が全く配設されていない1つの平面に
配設されている。とりわけ好ましくは、電極層が延在していない平面(複数)は、破断予
定領域を全く備えていない。この場合には、電極層(複数)の平面に亀裂が延伸すること
を防ぐことができる。これによってこのデバイスの信頼性が高められる。
以下では、実施形態例の概略的かつ寸法の正確でない図を用いて、上記に説明したもの
を詳細に説明する。
多層デバイスを製造するための、1つの本体の概略斜視図である。 図1に示す本体の製造のための1つのブロック状の本体での1つの第1の導電層を備えた1つの誘電体層の上面図である。 図1に示す本体の製造のための1つのブロック状の本体での1つの第2の導電層を備えた1つの誘電体層の上面図である。 1つの多層デバイスの製造方法のフローの概略図である。 図1に示す本体の材料除去前の断面図である。 図1に示す本体の材料除去後の断面図である。 図1に示す1つの本体から製造された、陥凹部(複数)を備えた多層デバイスの基体の切片像を示す図である。 多層デバイスを製造するためのもう1つの実施形態による本体の概略斜視図である。 図8に示す本体の製造のための1つのブロック状の本体での1つの第1の導電層を備えた1つの誘電体層の上面図である。 図8に示す本体の製造のための1つのブロック状の本体での1つの第2の導電層を備えた1つの誘電体層の上面図である。 図8に示す本体の製造のための1つのブロック状の本体での1つの第3の導電層を備えたさらなる1つの誘電体層の上面図である。 図8に示す本体の材料除去前の断面図である。 図8に示す本体の材料除去後の断面図である。
概ね以下に説明する図では、異なる実施形態でも機能的もしくは構造的に対応する部分
には、同じ参照番号が付与されている。
図1は、多層デバイスを製造するための、1つの本体1の概略斜視図である。
この本体1は、棒(Riegel)状に形成されており、図示された分割線(複数)2に沿っ
て、多層デバイス(複数)のための複数の基体15に分離することができる。たとえば、
これらの多層デバイスは、圧電アクチュエータとして形成されている。
この本体1、および後にこれから形成される基体15は、積層方向Sに沿って重なり合
って配設された誘電体層3を備える。これらの誘電体層3の間には、第1および第2の導
電層4,5が配設されている。これらの誘電体層3は、たとえばセラミック材料を含む。
好ましくはこれらの誘電体層3は、圧電層として形成されており、とりわけこれらの層は
、圧電材料であってよい。
図示されている本体1は、好ましくは焼結された本体であり、特にこの本体1は、既に
ここで記載する材料除去の前に焼結される。とりわけ好ましくは、この本体1は、モノリ
シックな焼結体となるよう、上記の導電層4,5は、上記の誘電体層3と一緒に焼結され
ている。1つの代替の実施形態例においては、この図示されている本体1は、上記の材料
除去の前はグリーン状態(Grunzustand)であり、上記の材料除去の後で漸く焼結される
。以下ではこの材料除去が、電気的に制御されたエッチング処理によって行われる。他の
処理、たとえば電気分解処理も関係する。
第1の導電層(複数)4は、第2の導電層(複数)5と交互に、積層方向Sに沿って配
設されている。これらの第1の導電層4は、第1の側面8まで達しており、これに対し第
2の導電層5は、この側面8から離間している。これらの第2の導電層5は、第2の側面
9に達しており、これに対し第1の導電層4は、この側面9から離間している。
これらの導電層4,5は、好ましくは金属を含んでいる。とりわけ好ましくは、これら
の導電層は、銅を含み、または銅から成っている。さらなる実施形態においては、これら
の導電層4,5は、たとえば銀または銀−パラジウムを含んでよい。
上記の材料除去、とりわけエッチングを行うために、本体1の互いに反対側にある2つ
の側面8,9上に、2つの補助電極6,7が配設されている。この第1の補助電極6は、
上記の第1の導電層4と電気的に接続されており、また上記の第2の補助電極7は、上記
の第2の導電層5と電気的に接続されている。これらの補助電極6,7は、単に上記の材
料除去のために用いられ、最終的な多層デバイスにおいてはもはや存在していない。
上記の実施形態例においては、これらの第1および第2の導電層4,5は、最終的な多
層デバイスにおいて電極(複数)として用いられ、この多層デバイスの稼働中には電圧が
印加される。これらの電極層の電気的接続のために、後の1つの方法ステップにおいて、
1つの第2の外部接続部10が、1つの第3の側面12上に配設され、また1つの第2の
外部接続部11が、第4の側面13上に配設される。これらの外部接続部10,11は、
エッチング処理の前には存在しておらず、ここでは単に示唆してあるだけである。
図1に示す本体1においては、第1および第2の導電層4,5は、第3および第4の側
面12,13まで達している。以下に記載するエッチングステップにおいては、絶縁ゾー
ンが形成され、上記の第1の導電層4が上記の第2の外部接続部11から絶縁され、上記
の第2の導電層5が上記の第1の外部接続部10から絶縁される。これらの絶縁ゾーンは
、たとえば幅0.1mmである。このためこれらの第1の導電層4および第2の導電層5
は、部分的にバックエッチングされ、これらの第1の導電層4は上記の第4の側面13か
ら離間され、またこれらの第2の導電層5は、上記の第3の側面12が離間されている。
さらにこのエッチング処理において生成する陥凹部によって、破断予定領域が形成され
、これらの陥凹部で上記の基体における亀裂が狙いを定めて生成され誘導される。これに
よって、亀裂がこの基体において野放しに形成され、電極層を横切ることによって短絡を
もたらすことを防ぐことができる。
以下に上記の本体1の製造方法を記載する。
誘電体層(複数)3および導電層(複数)4,5が積層方向Sに沿って重ねあわされて
積層された1つのブロックが形成される。このブロックは、本体1よりも大きな高さHを
備える。上記の積層方向Sに対して平行に、かつ伸長方向Hに対して垂直な方向に延伸す
るこのブロックの切断面に沿っての分割によって、複数の本体1が製造される。
図2,3は、グリーン状態における、導電層4,5が印刷された誘電体層3の上面図を
示す。これらの層は1つのブロックを形成するために交互に重なり合って積層される。導
電層4,5が印刷された誘電体層(複数)3の間には、印刷されていない誘電体層が配設
されていてもよい。
図2においては、1つの誘電体層3が示されており、この誘電体層上には1つの導電層
4が取り付けられている。この第1の導電層4は、上記の第2の側面9から離間しており
、残りの3つの側面8,12,13まで達している。
図3はもう1つの誘電体層3の上面図を示し、この誘電体層上には第2の導電層5が取
り付けられている。この第2の導電層5は、上記の第1の側面8から離間しており、残り
の3つの側面9,12,13まで達している。こうして一時的な絶縁ゾーン16,17が
形成され、これらは上記の第1の導電層4を上記の第2の補助電極7から絶縁し、また上
記の第2の導電層5を上記の第1の補助電極6から絶縁するために用いられる。
これらの誘電体層3が1つのブロックに配設された後に、このブロックはプレスされ、
図示された分割線(Trennlinien)14に沿って、図1に示す棒形状の本体1に分割され
る。
この後上記の棒形状の本体1は、好ましくは脱炭素処理されて焼結され、適宜研磨され
る。続いて上記の第1および第2の側面8,9上に、補助電極6,7が取り付けられ、こ
れらの補助電極は上記の電気的導電層4,5と接続する。たとえばこれらの補助電極6,
7は、外部メタライジング部として形成される。このためメタライジングペーストが塗布
されてよく、このメタライジングペーストから上記の補助電極6,7が形成される。
図4は、1つの多層デバイスの1つの製造方法のフローの概略の形態を示す。この方法
は、以下では図1に示す本体1に関して記載されるが、たとえば図8に示されている本体
81のように、他の構成の本体に対しても適している。
ステップAにおいて、上記の重なり合って配設された誘電体層3およびこれらの間に配
設された第1および第2の導電層4,5を備えた本体1が準備される。これらの第1の導
電層4は、上記の第1の補助電極6と接続されており、またこれらの第2の導電層5は、
上記の第2の補助電極7と接続されている。この本体1は、好ましくはこの方法ステップ
では既に焼結されている。たとえばこれらの補助電極6,7は、金属ペーストとして取り
付けられており、上記の誘電体層3および導電層4,5と一緒に焼結されている。
これに続く1つのステップBにおいては、少なくとも上記の本体1の一部が媒体、具体的
にはエッチング剤に投入される。このエッチング剤は、たとえば過硫酸ナトリウムを含ん
でいる。たとえば150gの過硫酸ナトリウム(Na2S2O8)が1リットルの水に溶解
されてよい。これによって、1つの正の電位にある、銅を含む1つの第1の導電層を電気
的に制御されてエッチングし、1つの負の電位にある、銅を含む1つの第2の導電層を電
解層堆積(galvanisch beschichten)することができる。
この際、銅は上記の第1の導電層から溶出され、この導電層の場所に陥凹部が貫入され
る。同時にこの銅は上記の第2の導電層に堆積し、これによって1つの層部となる。この
第2の導電層上の銅の層は、数μmの厚さであってよい。
たとえばこのエッチングステップは、1V〜3Vの電圧で行われる。エッチングされて
はならない導電層に負の電位を印加することによってこの層から銅が取り去られることを
防ぐことができる。
図1に示す本体1では、二段階のエッチング処理が行われる。この際1つの第1のエッ
チング段階において、1つの側面が上記のエッチング剤に投入される。たとえばまず上記
の第4の側面13がこのエッチング剤に投入され、上記の補助電極6,7の間に電圧が印
加される。この第1の補助電極6には、1つの正電位が印加され、この第2の補助電極7
には、1つの負電位が印加される。
上記の第1のエッチング段階においては、正電位が印加されている上記の第1の導電層
4がバックエッチングされる。負電位が接続されている上記の第2の導電層5は、この第
1の段階ではエッチングされない。このようにして、上記の第1の導電層4を上記の第4
の側面13から絶縁する、上記の本体1における第1の絶縁ゾーンが取り付けられる。
第2のエッチング段階においては、反対側にある第3の側面12が上記のエッチング剤
に投入され、上記の補助電極6,7の極性が交換される。これにより上記の第2の導電層
5がバックエッチングされて絶縁ゾーンが形成される。
1つの代替の方法においては、上記のエッチングは1つの一段階の処理によって行われ
る。たとえばここで1つの本体は、全体が浸漬され、印加される電圧は交換されない。こ
の一段階の方法は、図8に示す本体81を用いて行われる。
上記のエッチングステップBの後に、1つのステップCにおいて、上記の補助の電極が
除去される。この際、上記の補助電極6,7を備えた上記の棒形状の本体1は、たとえば
ソーイングされて(abgesagt)分割される。
1つの方法ステップDにおいて、上記の棒形状の本体1は、個々の基体15に分離され
、詳細には裁断(zersagt)される。このステップDは、上記のステップCの前あるいは
このステップCと同時に行われてよい。
続く1つのステップEにおいて、この個々の基体15の上記の第3および第4の側面12
,13上に上記の外部接続部10,11が取り付けられる。たとえばここでメタライジン
グペーストが取り付けられ、これが続いて焼成される。代替としてステップEは、ステッ
プDまたはステップCの前に行われてよい。たとえばこのメタライジングペーストは、上
記の本体1の個々の基体15への分割の前に、上記の側面10,11上に取り付けられて
よい。たとえばこのメタライジングは、上記の側面12,13上に全面的に取り付けられ
てよい。
図5は、図1に示す本体1のエッチングステップBを行う前の断面を示す。この断面は
図1に示す裁断線(Schnittlinien)2またはこれに平行に沿ったものである。ここで上
記の第1および第2の導電層4,5は、それぞれ2つの側面12,13に達している。
図6は、エッチングステップBを行った後の本体1の断面を示す。上記の第1の導電層
4は、上記の第4の側面13上でバックエッチングされ、上記の第2の導電層5は、上記
の第3の側面12上でバックエッチングされている。このようにしてここで上記の本体1
に陥凹部(複数)20が形成され、これらの陥凹部は、上記の第1および第2の導電層4
,5を、反対側にある側面12,13から交互に絶縁している。
これらの陥凹部20は、こうして第1および第2の絶縁ゾーン18,19を形成する。さ
らにこれらの陥凹部20は、上記の本体1における脆弱部として機能し、これは制御され
た亀裂生成および亀裂誘導に用いられる。
図7は、1つの基体15を備えた、上記の方法で製造された多層デバイス21の切片像
を示す。上記の第1の導電層(複数)4が、上記の第3の側面12まで達し、そこで上記
の第1の外部接続部10によって一緒に電気的に接続されている。上記の第2の導電層(
複数)5は、上記の第3の側面12からバックエッチングされ、第2の絶縁ゾーン19に
よって、上記の第1の外部接続部10から電気的に絶縁されている。これらの第1の導電
層4によって上記の多層デバイスの第1の電極23が形成され、これらの第2の導電層5
によって第2の電極24が形成される。この場合、破断予定領域(複数)として機能する
陥凹部20は、電極層23,24を有する1つの平面に延伸している。
1つの代替の実施形態においては、上記の本体は、電極層23,24の平面に延伸しな
い陥凹部を備えてよい。このような本体は、図7に示す本体と類似しているが、追加とし
て、電極層23,24が延在する平面(複数)の間に、陥凹部20が形成され、かつ電極
層23,24が全く形成されていない平面を備えている。
図8は、多層デバイスを製造するためのもう1つの実施形態による本体81の概略斜視
図を示す。
この本体81は、図1に示す本体1に類似して構築されているが、導電層84,85,
86の配置と構成で異なっている。この第1の導電層(複数)84は、破断予定領域(複
数)の生成に用いられるが、最終的な多層デバイスにおける電極層として用いられない。
好ましくはこれらの第1の導電層84は、上記のエッチングステップにおいて完全に取り
除かれ、この多層デバイスはこの第1の導電層84の代わりに陥凹部を備えるようになる
。さらにこの本体81は、第2のおよび第3の導電層85,86を備え、これらは最終的
な多層デバイスの電極層として用いられる。
上記の第1の導電層84は、上記の第1の補助電極6と電気的に接続している。上記の
第2および第3の導電層(複数)85,86は、反対側にある上記の第2の補助電極7と
接続している。
上記の第2の導電層(複数)85は、上記の第3の側面12から離間しており、上記の
第4の側面13まで達している。上記の第3の導電層(複数)86は、上記の第4の側面
13から離間しており、上記の第3の側面12まで達している。こうして既に上記のエッ
チングステップの前に、絶縁ゾーン(複数)が設けられ、これらは最終的な電極層を上記
の外部接続部10,11から交互に絶縁することを可能としている。
上記の第1の導電層(複数)84は、上記の第3および第4の側面12,13の近傍に
のみ配設されており、上記の本体81の1つの中央領域までは延伸していない。1つの中
央領域は、上記の本体81の高さHの半分の位置にある領域を含んでいる。このようにし
て上記の第1の導電層84は、上記の側面12,13に沿った帯状の層として形成されて
いる。
図9,10,および11には、図2および3と同様に、誘電体グリーン層3、すなわち
グリーンシート(Grunfolien)の上面図が示されている。これらのグリーンシート上には
、第1,第2,および第3の導電層84,85,86が取り付けられている。これらのグ
リーンシートは、1つのブロックに積層され、最終的にこのブロックは、裁断線14に沿
って、図8に示す棒形状の本体81に分割される。好ましくは、その上に第2および第3
の導電層85,86が取り付けられているグリーンシートは、交互に重ね合わされて積層
される。これらの間には規則的な間隔、たとえば10枚のグリーンシート毎に、第1の導
電層84を有するグリーンシートが配設される。
図9は、1つの誘電体層3を示しており、この誘電体層上には1つの第1の導電層84
が取り付けられている。この第1の導電層84は、後に上記の第3および第4の側面12
,13に接する領域(複数)のみに配設されている。この誘電体層3の中央領域22は、
この第1の導電層84が無い領域となっている。このようにこの第1の導電層84は、2
つの帯状の部分層を備える。さらに、上記の第2の補助電極7から絶縁するための、1つ
の第1の一時的絶縁ゾーン16が設けられる。
図10には、1つの第2の導電層85が示されている。この第2の導電層85は、1つ
の第2の一時的絶縁ゾーン17によって、上記の第1の側面8から離間しており、こうし
て上記の第1の補助電極6からの絶縁が達成される。さらに1つの第2の絶縁ゾーン18
が設けられており、この第2の絶縁ゾーンは、後の外部接続部の1つからの絶縁のために
用いられる。
図11には、1つの第3の導電層86が示されている。上記の第2の導電層85の場合
と同様な部位に、1つの第2の一時的絶縁ゾーン17がもうけられており、この第2の一
時的絶縁ゾーンによって上記の第3の導電層86が上記の第1の補助電極から絶縁される
。さらに、上記の電極層24を上記の多層デバイスにおける外部接続部の1つから絶縁す
るために、1つの第2の絶縁ゾーン19が設けられている。
図9,10,11に示す上記の誘電体層3は、重なり合って積層され、ここで第1の導
電層84が取り付けられている上記の誘電体層3は、好ましくはこの積層体においては、
第2および第3の導電層85,86を有する誘電体層3よりも少ない数だけ存在している
このブロックは、図2および3に対して上記で説明したように、さらに処理されて、図
8に示す棒形状の本体81が形成される。
続いてこの本体81は、図4で説明したと同様にさらに処理される。上記の第1の導電
層(複数)84は、上記の第1の補助電極6と接続される。上記の第2および第3の導電
層(複数)85,86は、上記の第2の補助電極7と接続される。
上記のエッチングステップBは、1つの一段階の方法によって行われる。このため上記
の本体81は、上記のエッチング剤に完全に投入される。上記の第1の補助電極6には、
1つの正電位が印加され、上記の第2の補助電極7には、1つの負電位が印加される。1
つの負電位を印加することによって、上記の第2および第3の導電層85,86のエッチ
ング、具体的には純粋な化学的エッチングが補償され、あるいは阻害される。とりわけこ
の負電位の印加は、これらの第2および第3の導電層85,86上に材料の堆積をもたら
す。この堆積速度を良好に制御できるようにするため、このエッチング剤に1つの別の第
3の補助電極が投入されてよい。
こうして上記の第1の導電層84の部位に陥凹部が設けられ、この際この1つのエッチ
ングステップにおいて両側面12,13で陥凹部がエッチングされる。この第1の導電層
84は、このエッチング処理において完全に取り除かれてよい。
図12には、上記のエッチングステップBの前の、図8に示す本体81の、分割線2に
沿った、すなわちこれに平行した断面図が示されている。上記の第1の導電層84は、上
記の第3および第4の側面12,13の領域に存在しており、これに対して中央の領域2
5にはこれらの導電層が無い領域となっている。上記の第2の導電層85は、上記の第4
の側面13まで達しており、第2の絶縁ゾーン19によって、上記の第3の側面12から
離間している。上記の第3の導電層86は、上記の第3の側面12まで達しており、第1
の絶縁ゾーン18によって、上記の第3の側面13から離間している。
図13には、上記のエッチング処理後の本体81が示されている。上記の第2および第
3の導電層(複数)85,86は、変化されていない。上記の第1の導電層(複数)84
は、上記のエッチング処理において完全に取り除かれ、これらの部位に陥凹部(複数)2
0が形成されている。
図8に示す本体81から、上記の記載した方法で多層デバイス(複数)が製造され、こ
れらでは破断予定領域(複数)が平面(複数)に配設されており、これらの破断予定領域
においては電極層がまったく延在していない。これに加えて、上記の導電層(複数)85
,86を取り付ける際に既に上記の誘電体層(複数)3上に、上記の絶縁ゾーン(複数)
18,19が形成されている。
ここでこれらの絶縁ゾーン18,19は、破断予定領域としての機能を全く有していない
1 : 本体
2 : 棒状体の分割のための分割線
3 : 誘電体層
4 : 第1の導電層
5 : 第2の導電層
6 : 第1の補助電極
7 : 第2の補助電極
8 : 第1の側面
9 : 第2の側面
10 : 第1の外部接続部
11 : 第2の外部接続部
12 : 第3の側面
13 : 第4の側面
14 : ブロックの分割のための分割線
15 : 最終的な基体
16 : 第1の一時的絶縁ゾーン
17 : 第2の一時的絶縁ゾーン
18 : 第1の絶縁ゾーン
19 : 第2の絶縁ゾーン
20 : 陥凹部
21 : 多層デバイス
22 : 中央領域
23 : 第1の電極
24 : 第2の電極
81 : 本体
84 : 第1の導電層
85 : 第2の導電層
86 : 第3の導電層
H : 基体の高さ
S : 積層方向

Claims (18)

  1. 多層デバイスの製造方法であって、
    A)重なり合って配設された誘電体層(3)およびこれらの間に配設された第1および第2の導電層(84,85)を備える1つの本体(81)であって、前記第1の導電層(84)が、前記本体(81)の第1の側面(8)上に配設された1つの第1の補助電極(6)と接続され、前記第2の導電層(85)が、前記第1の側面(8)の反対側にある第2の側面(9)上に配設された1つの第2の補助電極(7)と接続されている前記1つの本体(81)を準備するステップと、
    B)前記本体(81)の少なくとも一部を媒体に投入し、前記本体(81)の第3の外側面(12)および前記第3の外側面(12)の反対側にある第4の外側面(13)の少なくとも1つにおいて、前記第1の導電層(84)および前記第2の導電層(85)の少なくとも1つから材料除去を行うために、前記第1の補助電極(6)と前記第2の補助電極(7)との間に電圧の印加を行うステップと、を備え、
    前記材料除去の処理は一段階であることを特徴とする方法。
  2. 請求項1に記載の方法において、
    前記電圧の印加を用いて、前記第1の導電層(84)と前記第2の導電層(85)との間の物質移動が制御されることを特徴とする方法。
  3. 請求項1または2のいずれかに記載の方法において、
    前記電圧の印加を用いて、前記第1の導電層(84)および前記第2の導電層(85)の少なくとも1つを、電気的に制御された態様でエッチングし、または電気的に制御された態様で被覆することを特徴とする方法。
  4. 請求項1乃至3のいずれか1項に記載の方法において、
    前記ステップB)において、1つの第3の補助電極が前記媒体に投入されることを特徴とする方法。
  5. 請求項1乃至4のいずれか1項に記載の方法において、
    前記本体(81)は、前記媒体への投入の前に焼結されることを特徴とする方法。
  6. 請求項1乃至5のいずれか1項に記載の方法において、
    少なくとも前記第1の導電層(84)は、銅を含むことを特徴とする方法。
  7. 請求項1乃至6のいずれか1項に記載の方法において、
    前記媒体は、塩化鉄(III),過硫酸ナトリウム,または塩化銅を含むことを特徴とする方法。
  8. 請求項1乃至7のいずれか1項に記載の方法において、
    前記材料除去の処理の段階において、前記第1の補助電極(6)に正電位が印加され、前記第2の補助電極(7)に負電位が印加される、ことを特徴とする方法。
  9. 請求項1乃至8のいずれか1項に記載の方法において、
    前記本体(81)は、第3の導電層(86)を備え、当該第3の導電層(86)は、前記第2の補助電極(7)と接続されており、前記第3の導電層(86)は、前記第2の導電層(85)とは異なる幾何形状を備えることを特徴とする方法。
  10. 請求項9に記載の方法において、
    前記第2の導電層(85)および前記第3の導電層(86)は、前記多層デバイスにおいて電極として用いられることを特徴とする方法。
  11. 請求項1乃至10のいずれか1項に記載の方法において、
    前記第1の導電層(84)は、前記多層デバイスにおいて電極としての機能を全く有しないことを特徴とする方法。
  12. 請求項1乃至11のいずれか1項に記載の方法において、
    前記第1の導電層(84)は、エッチング処理において完全に取り除かれることを特徴とする方法。
  13. 請求項1乃至12のいずれか1項に記載の方法において、
    C)前記補助電極(6,7)を取り除くステップ、をさらに備えることを特徴とする方法。
  14. 請求項1乃至13のいずれか1項に記載の方法において、
    D)多層デバイス用に前記本体(81)を複数の基体(15)に分割するステップ、をさらに備えることを特徴とする方法。
  15. 多層デバイスの製造方法であって、
    A)重なり合って配設された誘電体層(3)およびこれらの間に配設された第1および第2の導電層(84,85)を備える1つの本体(81)であって、前記第1の導電層(84)が、前記本体(81)の第1の側面(8)上に配設された1つの第1の補助電極(6)と接続され、前記第2の導電層(85)が、前記第1の側面(8)の反対側にある第2の側面(9)上に配設された1つの第2の補助電極(7)と接続されている前記1つの本体(81)を準備するステップと、
    B)前記本体(81)の少なくとも一部を媒体に投入し、前記本体(81)の第3の外側面(12)および前記第3の外側面(12)の反対側にある第4の外側面(13)の少なくとも1つにおいて、前記第1の導電層(84)および前記第2の導電層(85)の少なくとも1つから材料除去を行うために、前記第1の補助電極(6)と前記第2の補助電極(7)との間に電圧の印加を行うステップと、を備え、
    前記第1の導電層(84)は、エッチング処理において完全に取り除かれることを特徴とする方法。
  16. 請求項15に記載の方法において、
    前記材料除去の処理の少なくとも1つの段階において、前記第1の補助電極(6)に正電位が印加され、前記第2の補助電極(7)に負電位が印加される、ことを特徴とする方法。
  17. 請求項15または16のいずれかに記載の方法において、
    前記本体(81)は、第3の導電層(86)を備え、
    前記第2の導電層(85)および前記第3の導電層(86)は、前記多層デバイスにおいて電極として用いられることを特徴とする方法。
  18. 請求項15乃至17のいずれか1項に記載の方法において、
    前記第1の導電層(84)は、前記多層デバイスにおいて電極としての機能を全く有しないことを特徴とする方法。
JP2016234823A 2012-06-12 2016-12-02 多層デバイスの製造方法および多層デバイス Pending JP2017079333A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE201210105059 DE102012105059A1 (de) 2012-06-12 2012-06-12 Verfahren zur Herstellung eines Vielschichtbauelements und Vielschichtbauelement
DE102012105059.7 2012-06-12

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015516562A Division JP6130498B2 (ja) 2012-06-12 2013-06-06 多層デバイスの製造方法および多層デバイス

Publications (1)

Publication Number Publication Date
JP2017079333A true JP2017079333A (ja) 2017-04-27

Family

ID=48794045

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015516562A Active JP6130498B2 (ja) 2012-06-12 2013-06-06 多層デバイスの製造方法および多層デバイス
JP2016234823A Pending JP2017079333A (ja) 2012-06-12 2016-12-02 多層デバイスの製造方法および多層デバイス

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015516562A Active JP6130498B2 (ja) 2012-06-12 2013-06-06 多層デバイスの製造方法および多層デバイス

Country Status (6)

Country Link
US (1) US10361018B2 (ja)
EP (1) EP2859566B1 (ja)
JP (2) JP6130498B2 (ja)
CN (1) CN104380404B (ja)
DE (1) DE102012105059A1 (ja)
WO (1) WO2013186121A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012105059A1 (de) * 2012-06-12 2013-12-12 Epcos Ag Verfahren zur Herstellung eines Vielschichtbauelements und Vielschichtbauelement
DE102013111121B4 (de) 2013-08-27 2020-03-26 Tdk Electronics Ag Verfahren zur Herstellung von keramischen Vielschichtbauelementen
DE102014112207A1 (de) * 2014-08-26 2016-03-03 Epcos Ag Verfahren zur Herstellung von keramischen Vielschichtbauelementen und keramisches Vielschichtbauelement
DE102015217334B3 (de) * 2015-09-10 2016-12-01 Continental Automotive Gmbh Verfahren zum Herstellen eines als Stapel ausgebildeten Vielschichtaktors
DE102015116278A1 (de) 2015-09-25 2017-03-30 Epcos Ag Überspannungsschutzbauelement und Verfahren zur Herstellung eines Überspannungsschutzbauelements
JP7083481B2 (ja) * 2017-12-22 2022-06-13 国立研究開発法人宇宙航空研究開発機構 多層断熱材、宇宙機、損傷診断装置、及び被検出物の検出方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0382004A (ja) * 1989-08-24 1991-04-08 Murata Mfg Co Ltd 積層コンデンサ及びその製造方法
JPH0566951U (ja) * 1992-02-20 1993-09-03 日本電気株式会社 積層セラミックコンデンサ
JP2004303922A (ja) * 2003-03-31 2004-10-28 Murata Mfg Co Ltd 積層型電子部品の製造方法
JP2005108989A (ja) * 2003-09-29 2005-04-21 Murata Mfg Co Ltd 積層型圧電素子とその製造方法
JP2010517311A (ja) * 2007-01-31 2010-05-20 シーメンス アクチエンゲゼルシヤフト 圧電セラミック多層アクチュエータ及びその製造方法
JP6130498B2 (ja) * 2012-06-12 2017-05-17 エプコス アクチエンゲゼルシャフトEpcos Ag 多層デバイスの製造方法および多層デバイス

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3487522A (en) * 1966-02-01 1970-01-06 Western Electric Co Multilayered thin-film intermediates employing parting layers to permit selective,sequential etching
US3849874A (en) * 1972-07-28 1974-11-26 Bell & Howell Co Method for making a semiconductor strain transducer
US3934985A (en) * 1973-10-01 1976-01-27 Georgy Avenirovich Kitaev Multilayer structure
US5144527A (en) * 1989-08-24 1992-09-01 Murata Manufacturing Co., Ltd. Multilayer capacitor and method of fabricating the same
JPH0529680A (ja) * 1991-07-25 1993-02-05 Hitachi Metals Ltd 積層型変位素子およびその製造方法
US5597494A (en) * 1993-03-26 1997-01-28 Murata Manufacturing Co., Ltd. Method of manufacturing multilayer ceramic electronic component
JP3149611B2 (ja) * 1993-03-26 2001-03-26 株式会社村田製作所 積層セラミック電子部品の製造方法
KR100280058B1 (ko) 1998-09-23 2001-03-02 이형도 광 주사장치의 레이저 다이오드 모듈
JP4194143B2 (ja) * 1998-10-09 2008-12-10 株式会社神戸製鋼所 ガス耐食性とプラズマ耐食性に優れたアルミニウム合金材
DE10345500B4 (de) * 2003-09-30 2015-02-12 Epcos Ag Keramisches Vielschicht-Bauelement
US7455063B2 (en) * 2005-06-17 2008-11-25 Nellcor Puritan Bennett Llc Adjustable gas delivery mask having a flexible gasket
DE102006001656A1 (de) 2005-07-26 2007-02-08 Siemens Ag Piezoaktor und Verfahren zur Herstellung desselben
EP1821351B1 (de) * 2006-02-16 2008-04-16 Delphi Technologies, Inc. Verfahren zum Herstellen eines piezoelektrischen Bauteils
KR100882608B1 (ko) * 2007-09-28 2009-02-12 삼성전기주식회사 캐비티 캐패시터의 제작 방법 및 캐비티 캐패시터가 내장된인쇄회로기판
WO2009092584A1 (de) * 2008-01-23 2009-07-30 Epcos Ag Piezoelektrisches vielschichtbauelement
JP2009297734A (ja) * 2008-06-11 2009-12-24 Nitto Denko Corp レーザー加工用粘着シート及びレーザー加工方法
DE102008062021A1 (de) * 2008-08-18 2010-03-04 Epcos Ag Piezoaktor in Vielschichtbauweise
CN201279814Y (zh) 2008-08-28 2009-07-29 江鸿村 密度纤维复合板的结构
JP5510465B2 (ja) * 2010-02-09 2014-06-04 株式会社村田製作所 圧電デバイス、圧電デバイスの製造方法
JP5604250B2 (ja) * 2010-09-30 2014-10-08 太平洋セメント株式会社 圧電素子
US9557750B2 (en) 2012-05-15 2017-01-31 Daikin Applied Americas Inc. Cloud based building automation systems

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0382004A (ja) * 1989-08-24 1991-04-08 Murata Mfg Co Ltd 積層コンデンサ及びその製造方法
JPH0566951U (ja) * 1992-02-20 1993-09-03 日本電気株式会社 積層セラミックコンデンサ
JP2004303922A (ja) * 2003-03-31 2004-10-28 Murata Mfg Co Ltd 積層型電子部品の製造方法
JP2005108989A (ja) * 2003-09-29 2005-04-21 Murata Mfg Co Ltd 積層型圧電素子とその製造方法
JP2010517311A (ja) * 2007-01-31 2010-05-20 シーメンス アクチエンゲゼルシヤフト 圧電セラミック多層アクチュエータ及びその製造方法
JP6130498B2 (ja) * 2012-06-12 2017-05-17 エプコス アクチエンゲゼルシャフトEpcos Ag 多層デバイスの製造方法および多層デバイス

Also Published As

Publication number Publication date
DE102012105059A1 (de) 2013-12-12
US20150123516A1 (en) 2015-05-07
JP2015523725A (ja) 2015-08-13
CN104380404A (zh) 2015-02-25
EP2859566A1 (de) 2015-04-15
US10361018B2 (en) 2019-07-23
CN104380404B (zh) 2017-10-27
JP6130498B2 (ja) 2017-05-17
EP2859566B1 (de) 2019-07-31
WO2013186121A1 (de) 2013-12-19

Similar Documents

Publication Publication Date Title
JP2017079333A (ja) 多層デバイスの製造方法および多層デバイス
JP5167280B2 (ja) 圧電セラミック多層アクチュエータ及びその製造方法
JP5322384B2 (ja) 電気的な多層構成部材及び層スタック
JP5206440B2 (ja) セラミック電子部品
JP2010517311A5 (ja)
JP2018067568A (ja) 積層セラミックコンデンサの製造方法
TW201830433A (zh) 陶瓷電子零件及其製造方法
JP2018037473A (ja) 積層セラミックコンデンサ
JP2012227197A (ja) 積層セラミックコンデンサ
US10608163B2 (en) Multilayer component having internal electrodes alternatingly connected to external electrodes
JPH09205038A (ja) 多層セラミック電子構成素子の製造方法
JP6306698B2 (ja) 多層デバイスおよび多層デバイスを製造するための方法
JP2005108890A (ja) 積層セラミックコンデンサ
JP6144757B2 (ja) 多層デバイスの製造方法およびこの方法によって製造される多層デバイス
JP2004207693A (ja) 電子部品
JP2016048803A (ja) 積層セラミックコンデンサ
JP4525733B2 (ja) 積層型電子部品の製造方法
JP2015015500A (ja) セラミック電子部品及びその実装構造体
JP6383095B2 (ja) セラミック多層デバイスを製造するための方法およびセラミック多層デバイス
JPH04170016A (ja) 積層セラミック電子部品の製造方法
JP2005150167A (ja) 積層型圧電素子
JP2005136173A (ja) コンデンサ
JPH0745470A (ja) セラミックス積層体のビア形成方法
JP2006286771A (ja) セラミック電子部品の製造方法及びセラミック電子部品
JP2007266115A (ja) 積層コンデンサ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20171108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180620