JP3149611B2 - 積層セラミック電子部品の製造方法 - Google Patents
積層セラミック電子部品の製造方法Info
- Publication number
- JP3149611B2 JP3149611B2 JP6779593A JP6779593A JP3149611B2 JP 3149611 B2 JP3149611 B2 JP 3149611B2 JP 6779593 A JP6779593 A JP 6779593A JP 6779593 A JP6779593 A JP 6779593A JP 3149611 B2 JP3149611 B2 JP 3149611B2
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- electrode
- internal electrodes
- sintered body
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000919 ceramic Substances 0.000 title claims description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 238000000034 method Methods 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 15
- 239000010409 thin film Substances 0.000 claims description 10
- 239000011810 insulating material Substances 0.000 claims description 9
- 239000010408 film Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 238000007740 vapor deposition Methods 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 8
- 238000002848 electrochemical method Methods 0.000 description 6
- 239000007772 electrode material Substances 0.000 description 6
- SQGYOTSLMSWVJD-UHFFFAOYSA-N silver(1+) nitrate Chemical compound [Ag+].[O-]N(=O)=O SQGYOTSLMSWVJD-UHFFFAOYSA-N 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 239000002002 slurry Substances 0.000 description 4
- 238000010030 laminating Methods 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 229910001961 silver nitrate Inorganic materials 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910002796 Si–Al Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
- H10N30/053—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
- H10N30/067—Forming single-layered electrodes of multilayered piezoelectric or electrostrictive parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
- H10N30/063—Forming interconnections, e.g. connection electrodes of multilayered piezoelectric or electrostrictive parts
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、内部電極を介してセラ
ミック層が積層されている積層セラミック電子部品の製
造方法に関し、特に、内部電極形成工程及び内部電極と
外部電極との間の絶縁を確保するための工程が改良され
た積層セラミック電子部品の製造方法に関する。
ミック層が積層されている積層セラミック電子部品の製
造方法に関し、特に、内部電極形成工程及び内部電極と
外部電極との間の絶縁を確保するための工程が改良され
た積層セラミック電子部品の製造方法に関する。
【０００２】
【従来の技術】周知のように、積層コンデンサや積層型
圧電アクチュエータのように、内部電極を間に介して複
数のセラミック層を積層してなる積層セラミック電子部
品が種々の用途で用いられている。この種の積層セラミ
ック電子部品の製造方法を、積層コンデンサを例にとり
説明する。
圧電アクチュエータのように、内部電極を間に介して複
数のセラミック層を積層してなる積層セラミック電子部
品が種々の用途で用いられている。この種の積層セラミ
ック電子部品の製造方法を、積層コンデンサを例にとり
説明する。
【０００３】従来の一般的な積層コンデンサの製造方法
では、矩形のセラミックグリーンシートの一方主面上
に、一方端縁から他方端縁側に向かって延び、但し他方
端縁側には至らないようにギャップ領域を残して導電ペ
ーストを印刷する。次に、上記導電ペーストが印刷され
た複数のセラミックグリーンシートを、上記ギャップ領
域が厚み方向に交互に位置するように積層し、積層体を
得る。しかる後、積層体を厚み方向に圧着した後、焼成
することにより焼結体を得、焼結体の一対の対向側面に
それぞれ外部電極を形成する。このようにして、内部電
極が厚み方向において一層おきに一対の対向側面に形成
された外部電極に交互に電気的に接続された積層コンデ
ンサが得られる。
では、矩形のセラミックグリーンシートの一方主面上
に、一方端縁から他方端縁側に向かって延び、但し他方
端縁側には至らないようにギャップ領域を残して導電ペ
ーストを印刷する。次に、上記導電ペーストが印刷され
た複数のセラミックグリーンシートを、上記ギャップ領
域が厚み方向に交互に位置するように積層し、積層体を
得る。しかる後、積層体を厚み方向に圧着した後、焼成
することにより焼結体を得、焼結体の一対の対向側面に
それぞれ外部電極を形成する。このようにして、内部電
極が厚み方向において一層おきに一対の対向側面に形成
された外部電極に交互に電気的に接続された積層コンデ
ンサが得られる。
【０００４】しかしながら、上記製造方法では、内部電
極がセラミックグリーンシート上に導電ペーストを印刷
することにより形成されていたため、内部電極と、その
内部電極が電気的に接続されてはならない外部電極との
間のギャップ領域を精度よくコントロールすることが困
難であった。その結果、ギャップ領域の幅、すなわち内
部電極と他方側の外部電極との間の距離を大きくせざる
を得ず、外部電極の先端において歪み応力が集中しが
ちであること並びにより一層の小型化を図ることがで
きないこと、等の問題があった。
極がセラミックグリーンシート上に導電ペーストを印刷
することにより形成されていたため、内部電極と、その
内部電極が電気的に接続されてはならない外部電極との
間のギャップ領域を精度よくコントロールすることが困
難であった。その結果、ギャップ領域の幅、すなわち内
部電極と他方側の外部電極との間の距離を大きくせざる
を得ず、外部電極の先端において歪み応力が集中しが
ちであること並びにより一層の小型化を図ることがで
きないこと、等の問題があった。
【０００５】他方、特開平２−２２４３１１号には、焼
結体を電気化学的な方法でエッチングして溶解除去する
ことにより、上記ギャップ領域を形成し、ギャップ領域
の幅を高精度にコントロールし得る方法が提案されてい
る。すなわち、この方法では、セラミックグリーンシー
ト上の全面に導電ペーストを印刷して内部電極を形成
し、次に、導電ペーストが印刷された複数枚のセラミッ
クグリーンシートを積層して積層体を得る。さらに、上
記積層体を焼結した後に、焼結体の一対の対向側面にお
いて、最終的にその対向側面に露出させるべきでない内
部電極について電気化学的にエッチングし、内部電極の
露出されていた部分及びその近傍を溶解除去して空隙を
形成する。さらに、該空隙に合成樹脂等の絶縁性材料を
充填し、しかる後一対の対向側面に、それぞれ、外部電
極を形成する方法が開示されている。
結体を電気化学的な方法でエッチングして溶解除去する
ことにより、上記ギャップ領域を形成し、ギャップ領域
の幅を高精度にコントロールし得る方法が提案されてい
る。すなわち、この方法では、セラミックグリーンシー
ト上の全面に導電ペーストを印刷して内部電極を形成
し、次に、導電ペーストが印刷された複数枚のセラミッ
クグリーンシートを積層して積層体を得る。さらに、上
記積層体を焼結した後に、焼結体の一対の対向側面にお
いて、最終的にその対向側面に露出させるべきでない内
部電極について電気化学的にエッチングし、内部電極の
露出されていた部分及びその近傍を溶解除去して空隙を
形成する。さらに、該空隙に合成樹脂等の絶縁性材料を
充填し、しかる後一対の対向側面に、それぞれ、外部電
極を形成する方法が開示されている。
【０００６】
【発明が解決しようとする課題】特開平２−２２４３１
１号に開示されている方法では、上記のように焼結体の
一対の対向側面に露出している内部電極を、電気化学的
方法でエッチングして空隙を形成するものであるため、
上記ギャップ領域を狭くすることができる。
１号に開示されている方法では、上記のように焼結体の
一対の対向側面に露出している内部電極を、電気化学的
方法でエッチングして空隙を形成するものであるため、
上記ギャップ領域を狭くすることができる。
【０００７】しかしながら、導電ペーストを印刷し、セ
ラミックスの焼成に際して該導電ペーストを焼き付ける
ことにより電極を形成するものであるため、電極材料の
連続性が十分でなく、内部電極の先端のギャップ領域に
臨む端縁の平滑性が必ずしも十分なものとはならなかっ
た。従って、ギャップ領域の幅を狭めた焼結体を得よう
とした場合、充填された絶縁材料の一部において電界集
中が生じやすく、絶縁破壊を引き起こしやすいという問
題があった。
ラミックスの焼成に際して該導電ペーストを焼き付ける
ことにより電極を形成するものであるため、電極材料の
連続性が十分でなく、内部電極の先端のギャップ領域に
臨む端縁の平滑性が必ずしも十分なものとはならなかっ
た。従って、ギャップ領域の幅を狭めた焼結体を得よう
とした場合、充填された絶縁材料の一部において電界集
中が生じやすく、絶縁破壊を引き起こしやすいという問
題があった。
【０００８】本発明の目的は、内部電極の先端側に幅の
狭いギャップ領域を高精度に構成し得るだけでなく、内
部電極先端のギャップ領域に臨む端縁の平滑性が高めら
れている積層セラミック電子部品を製造し得る方法を提
供することにある。
狭いギャップ領域を高精度に構成し得るだけでなく、内
部電極先端のギャップ領域に臨む端縁の平滑性が高めら
れている積層セラミック電子部品を製造し得る方法を提
供することにある。
【０００９】
【課題を解決するための手段】本発明の積層セラミック
電子部品の製造方法は、まず、セラミックグリーンシー
ト上に薄膜形成法により金属膜を形成する工程と、前記
金属膜が形成されたセラミックグリーンシートを少なく
とも用いて、セラミックグリーンシートと、前記金属膜
よりなる内部電極とが交互に積層された部分を有し、か
つ前記内部電極が少なくとも一対の対向側面に露出され
た積層体が用意される。この場合、上記薄膜形成法とし
ては、例えば、蒸着、スパッタリングまたはめっきある
いはこれらを組合せたような従来より公知の薄膜形成法
が用いられる。
電子部品の製造方法は、まず、セラミックグリーンシー
ト上に薄膜形成法により金属膜を形成する工程と、前記
金属膜が形成されたセラミックグリーンシートを少なく
とも用いて、セラミックグリーンシートと、前記金属膜
よりなる内部電極とが交互に積層された部分を有し、か
つ前記内部電極が少なくとも一対の対向側面に露出され
た積層体が用意される。この場合、上記薄膜形成法とし
ては、例えば、蒸着、スパッタリングまたはめっきある
いはこれらを組合せたような従来より公知の薄膜形成法
が用いられる。
【００１０】次に、上記積層体の一対の対向側面におい
て、最終的にその対向側面に露出させるべきでない内部
電極と、積層体とは別に配置された陰極との間に電位差
を与えて、該対向側面に露出させるべきでない内部電極
を電気化学的にエッチングして内部電極の露出されてい
た部分及びその近傍を溶解除去する。しかる後、内部電
極の溶解除去された部分に絶縁材料を充填する。そし
て、積層体の一対の対向側面に、それぞれ、外部電極を
形成する。
て、最終的にその対向側面に露出させるべきでない内部
電極と、積層体とは別に配置された陰極との間に電位差
を与えて、該対向側面に露出させるべきでない内部電極
を電気化学的にエッチングして内部電極の露出されてい
た部分及びその近傍を溶解除去する。しかる後、内部電
極の溶解除去された部分に絶縁材料を充填する。そし
て、積層体の一対の対向側面に、それぞれ、外部電極を
形成する。
【００１１】なお、積層体の焼結は、上記エッチングの
前であっても、後であってもよい。
前であっても、後であってもよい。
【００１２】
【作用】本発明では、内部電極が、薄膜形成法により形
成された金属膜により構成されている。従って、導電ペ
ーストを印刷して内部電極を形成した場合に比べて、電
極材料が緻密かつ正確に付与されるので、電極材料の連
続性が飛躍的に高められる。その結果、電気化学的方法
によりエッチングして空隙を形成した場合、空隙に臨む
内部電極端縁部分の平滑性が高められる。
成された金属膜により構成されている。従って、導電ペ
ーストを印刷して内部電極を形成した場合に比べて、電
極材料が緻密かつ正確に付与されるので、電極材料の連
続性が飛躍的に高められる。その結果、電気化学的方法
によりエッチングして空隙を形成した場合、空隙に臨む
内部電極端縁部分の平滑性が高められる。
【００１３】
【発明の効果】本発明の積層セラミック電子部品の製造
方法では、内部電極が薄膜形成法により形成されている
ので、ギャップ領域に臨む内部電極端縁の平滑性が高め
られる。従って、ギャップ領域の幅を狭めてより小型の
積層セラミック電子部品を得る場合であっても、エッチ
ングにより形成された空隙に充填された絶縁材料の一部
において電界集中が生じ難い。
方法では、内部電極が薄膜形成法により形成されている
ので、ギャップ領域に臨む内部電極端縁の平滑性が高め
られる。従って、ギャップ領域の幅を狭めてより小型の
積層セラミック電子部品を得る場合であっても、エッチ
ングにより形成された空隙に充填された絶縁材料の一部
において電界集中が生じ難い。
【００１４】しかも、上記内部電極の形成は、薄膜形成
法で行われるため、導電ペーストをパターニングして印
刷する方法に比べ、セラミックグリーンシートへの内部
電極形成工程並びに内部電極の形成されたセラミックグ
リーンシートの積層に際しての省力化も果たすことがで
きる。
法で行われるため、導電ペーストをパターニングして印
刷する方法に比べ、セラミックグリーンシートへの内部
電極形成工程並びに内部電極の形成されたセラミックグ
リーンシートの積層に際しての省力化も果たすことがで
きる。
【００１５】さらに、電気化学的な方法により内部電極
の一部をエッチングすることにより空隙を形成すること
により、ギャップ領域の大きさが決定されるので、上記
ギャップ領域の幅を小さくすることが容易であり、かつ
ギャップ領域の幅を高精度にコントロールし得る。
の一部をエッチングすることにより空隙を形成すること
により、ギャップ領域の大きさが決定されるので、上記
ギャップ領域の幅を小さくすることが容易であり、かつ
ギャップ領域の幅を高精度にコントロールし得る。
【００１６】よって、本発明によれば、ギャップ領域の
幅を狭めた場合においても絶縁破壊が生じ難いため、信
頼性に優れ、かつより小型の積層セラミック電子部品を
提供することが可能となる。
幅を狭めた場合においても絶縁破壊が生じ難いため、信
頼性に優れ、かつより小型の積層セラミック電子部品を
提供することが可能となる。
【００１７】
【実施例の説明】以下、図面を参照しつつ本発明の非限
定的な実施例を説明することにより、本発明を明らかに
する。
定的な実施例を説明することにより、本発明を明らかに
する。
【００１８】第１の実施例 Ｐｂ（Ｍｇ1/3 Ｎｂ2/3 ）Ｏ3 を主成分とする材料粉末
を有機バインダーと共に溶媒中に分散し、セラミックス
ラリーを得た。得られたスラリーを用い、１０μｍの均
一な厚みのセラミックグリーンシートを作製した。
を有機バインダーと共に溶媒中に分散し、セラミックス
ラリーを得た。得られたスラリーを用い、１０μｍの均
一な厚みのセラミックグリーンシートを作製した。
【００１９】上記セラミックグリーンシートの一方主面
に、銀を主成分とする内部電極を蒸着により形成し、し
かる後、６０ｍｍ×４０ｍｍの大きさに打ち抜いた。上
記のようにして用意され、かつ内部電極が一方主面に形
成された複数枚のセラミックグリーンシートと、さらに
内部電極の形成されていないセラミックグリーンシート
とを積層し、厚み方向に圧着した後、９００℃の温度で
焼成し、焼結体を得た。
に、銀を主成分とする内部電極を蒸着により形成し、し
かる後、６０ｍｍ×４０ｍｍの大きさに打ち抜いた。上
記のようにして用意され、かつ内部電極が一方主面に形
成された複数枚のセラミックグリーンシートと、さらに
内部電極の形成されていないセラミックグリーンシート
とを積層し、厚み方向に圧着した後、９００℃の温度で
焼成し、焼結体を得た。
【００２０】得られた焼結体をダイヤモンドカッターに
より厚み方向に切断し、３ｍｍ×３ｍｍの矩形形状の平
面形状を有する焼結体を得た。上記のようにして切断し
て得られた焼結体を図１（ａ）に断面図で示す。焼結体
１では、複数の内部電極２〜７がセラミック層を介して
厚み方向に重なり合うように配置されている。この内部
電極２〜７が、上述したように蒸着法により形成されて
いる。
より厚み方向に切断し、３ｍｍ×３ｍｍの矩形形状の平
面形状を有する焼結体を得た。上記のようにして切断し
て得られた焼結体を図１（ａ）に断面図で示す。焼結体
１では、複数の内部電極２〜７がセラミック層を介して
厚み方向に重なり合うように配置されている。この内部
電極２〜７が、上述したように蒸着法により形成されて
いる。
【００２１】次に、図１（ｂ）で示すように、焼結体１
の端面１ａを覆うように共通電極８を形成した。次に、
図２に示すように、硝酸銀水溶液９中に上記焼結体１を
浸漬し、同じく硝酸銀水溶液９中に浸漬された銀電極１
０と、上記共通電極８との間に１．０Ｖの電位差を１０
分間与え、図１の焼結体１の側面１ｂ側に露出している
内部電極２〜７のうち、共通電極８に電気的に接続され
ている内部電極２，４，６の側面１ｂに露出している部
分及びその近傍を溶解・除去した。内部電極２，４，６
が部分的に溶解除去された焼結体を図３（ａ）に示す。
図３（ａ）に示されているように、内部電極２，４，６
と側面１ｂとの間に、空隙Ａが形成されている。この空
隙Ａの幅すなわち内部電極２，４，６の先端と側面１ｂ
との間の距離は１５μｍであった。
の端面１ａを覆うように共通電極８を形成した。次に、
図２に示すように、硝酸銀水溶液９中に上記焼結体１を
浸漬し、同じく硝酸銀水溶液９中に浸漬された銀電極１
０と、上記共通電極８との間に１．０Ｖの電位差を１０
分間与え、図１の焼結体１の側面１ｂ側に露出している
内部電極２〜７のうち、共通電極８に電気的に接続され
ている内部電極２，４，６の側面１ｂに露出している部
分及びその近傍を溶解・除去した。内部電極２，４，６
が部分的に溶解除去された焼結体を図３（ａ）に示す。
図３（ａ）に示されているように、内部電極２，４，６
と側面１ｂとの間に、空隙Ａが形成されている。この空
隙Ａの幅すなわち内部電極２，４，６の先端と側面１ｂ
との間の距離は１５μｍであった。
【００２２】次に、上記空隙Ａに電気泳動法により絶縁
材料としてＰｂ−Ｓｉ−Ａｌ系ガラス微粉末を充填し、
８５０℃の温度で熱処理し、図３（ｂ）に示す絶縁層１
２，１４，１６を形成した。
材料としてＰｂ−Ｓｉ−Ａｌ系ガラス微粉末を充填し、
８５０℃の温度で熱処理し、図３（ｂ）に示す絶縁層１
２，１４，１６を形成した。
【００２３】さらに、焼結体１において、図３（ｂ）の
一点鎖線Ｂで示す部分まで該焼結体１を共通電極８が形
成されている側から研磨し、内部電極２〜７を側面１ａ
´に露出させた。この状態を図４に示す。
一点鎖線Ｂで示す部分まで該焼結体１を共通電極８が形
成されている側から研磨し、内部電極２〜７を側面１ａ
´に露出させた。この状態を図４に示す。
【００２４】次に、焼結体１の側面１ｂに、図５に示す
ように共通電極１８を形成し、上記と同様にして、硝酸
銀水溶液中に浸漬し電気化学的にエッチングすることに
より、共通電極１８に電気的に接続されている内部電極
３，５，７の側面１ａ´に露出されている部分及びその
近傍を除去し、空隙Ｃを形成した。
ように共通電極１８を形成し、上記と同様にして、硝酸
銀水溶液中に浸漬し電気化学的にエッチングすることに
より、共通電極１８に電気的に接続されている内部電極
３，５，７の側面１ａ´に露出されている部分及びその
近傍を除去し、空隙Ｃを形成した。
【００２５】さらに、上記空隙Ｃに、空隙Ａに絶縁層を
形成した場合と同様にして、絶縁層１３，１５，１７を
形成した（図６参照）。次に、焼結体１の側面１ａ´上
に共通電極１９を形成し、図７及び図８に示す積層型圧
電アクチュエータ２１を得た。なお、積層型圧電アクチ
ュエータ２１においては、上記共通電極１８，１９が、
それぞれ、外部と電気的に接続される外部電極を構成し
ている。
形成した場合と同様にして、絶縁層１３，１５，１７を
形成した（図６参照）。次に、焼結体１の側面１ａ´上
に共通電極１９を形成し、図７及び図８に示す積層型圧
電アクチュエータ２１を得た。なお、積層型圧電アクチ
ュエータ２１においては、上記共通電極１８，１９が、
それぞれ、外部と電気的に接続される外部電極を構成し
ている。
【００２６】図９及び図１０を参照して、本実施例の製
造方法における内部電極端縁の平滑性と、従来の導電ペ
ーストの印刷により形成された内部電極の場合の端縁の
状態とを説明する。図９（ａ）に平面断面図に示すよう
に、焼結体３１内において、従来法では内部電極３２が
ある高さ位置において全面に形成されていたとしても、
図示のように電極材料の連続性が充分でない。従って、
焼結体３１をエッチングし、図９（ｂ）に示すようにギ
ャップ領域Ｘを形成した場合、内部電極３２の端縁３２
ａが充分な連続性を有しない。
造方法における内部電極端縁の平滑性と、従来の導電ペ
ーストの印刷により形成された内部電極の場合の端縁の
状態とを説明する。図９（ａ）に平面断面図に示すよう
に、焼結体３１内において、従来法では内部電極３２が
ある高さ位置において全面に形成されていたとしても、
図示のように電極材料の連続性が充分でない。従って、
焼結体３１をエッチングし、図９（ｂ）に示すようにギ
ャップ領域Ｘを形成した場合、内部電極３２の端縁３２
ａが充分な連続性を有しない。
【００２７】これに対して、本実施例の製造方法では、
図１０（ａ）に示すように、薄膜形成法により内部電極
４２が焼結体４１のある高さ位置において緻密にかつ正
確に形成されている。従って、上記電気化学的方法によ
りエッチングしてギャップ領域４３を形成した場合、内
部電極４２の端縁４２ａが図示のように充分な平滑性を
有することになる。
図１０（ａ）に示すように、薄膜形成法により内部電極
４２が焼結体４１のある高さ位置において緻密にかつ正
確に形成されている。従って、上記電気化学的方法によ
りエッチングしてギャップ領域４３を形成した場合、内
部電極４２の端縁４２ａが図示のように充分な平滑性を
有することになる。
【００２８】上記のように、本実施例の積層圧電アクチ
ュエータ２１の製造方法では、ギャップ領域を構成する
ための空隙Ａ，Ｃが、電気化学的なエッチング方法によ
り形成されているため、幅１５μｍと非常に狭い幅のギ
ャップ領域を高精度に形成することができる。しかも、
内部電極２〜７が蒸着法により形成されており、内部電
極２〜７の上記空隙Ａ，Ｃに臨む先端部分の平滑性が保
たれているため、幅１５μｍのギャップ領域に絶縁層１
２〜１７を形成したとしても、該絶縁層１２〜１７にお
ける電界集中は生じ難い。
ュエータ２１の製造方法では、ギャップ領域を構成する
ための空隙Ａ，Ｃが、電気化学的なエッチング方法によ
り形成されているため、幅１５μｍと非常に狭い幅のギ
ャップ領域を高精度に形成することができる。しかも、
内部電極２〜７が蒸着法により形成されており、内部電
極２〜７の上記空隙Ａ，Ｃに臨む先端部分の平滑性が保
たれているため、幅１５μｍのギャップ領域に絶縁層１
２〜１７を形成したとしても、該絶縁層１２〜１７にお
ける電界集中は生じ難い。
【００２９】第２の実施例 ＢａＴｉＯ3 を主成分とするセラミック粉末を有機バイ
ンダと共に溶媒中に分散し、セラミックスラリーを得
た。得られたスラリーを用い、１０μｍの均一な厚みの
セラミックグリーンシートを作製した。このセラミック
グリーンシートの一方主面に銀からなる内部電極を蒸着
により形成し、６０ｍｍ×４０ｍｍの大きさに打ち抜い
た。
ンダと共に溶媒中に分散し、セラミックスラリーを得
た。得られたスラリーを用い、１０μｍの均一な厚みの
セラミックグリーンシートを作製した。このセラミック
グリーンシートの一方主面に銀からなる内部電極を蒸着
により形成し、６０ｍｍ×４０ｍｍの大きさに打ち抜い
た。
【００３０】上記のように内部電極が一方主面に形成さ
れたセラミックグリーンシート及び内部電極が印刷され
ていないセラミックグリーンシートを複数枚積層し、厚
み方向に圧着して積層体を得、得られた積層体を焼成し
て焼結体を得た。
れたセラミックグリーンシート及び内部電極が印刷され
ていないセラミックグリーンシートを複数枚積層し、厚
み方向に圧着して積層体を得、得られた積層体を焼成し
て焼結体を得た。
【００３１】得られた焼結体を、平面形状が１．０ｍｍ
×１．５ｍｍの矩形形状となるように切断し、焼結体を
得た。上記のようにして得た焼結体を用いたことを除い
ては、以降の工程を第１の実施例と全く同様にして実施
し、最終的に焼結体の対向側面に外部電極がそれぞれ形
成された積層コンデンサを得た。
×１．５ｍｍの矩形形状となるように切断し、焼結体を
得た。上記のようにして得た焼結体を用いたことを除い
ては、以降の工程を第１の実施例と全く同様にして実施
し、最終的に焼結体の対向側面に外部電極がそれぞれ形
成された積層コンデンサを得た。
【００３２】本実施例の積層コンデンサの製造方法にお
いても、電気化学的なエッチング方法によりギャップ領
域が形成されるため、幅１５μｍと非常に幅の狭いギャ
ップ領域を高精度に形成することが可能とされている。
しかも、内部電極が銀を蒸着することにより形成されて
いるため、内部電極における電極材料の連続性が高めら
れているため、上記電気化学的なエッチングにより除去
された内部電極端縁における平滑性も高められている。
従って、エッチング後に空隙に充填された絶縁材料にお
いて、異常な電界集中が生じ難い。
いても、電気化学的なエッチング方法によりギャップ領
域が形成されるため、幅１５μｍと非常に幅の狭いギャ
ップ領域を高精度に形成することが可能とされている。
しかも、内部電極が銀を蒸着することにより形成されて
いるため、内部電極における電極材料の連続性が高めら
れているため、上記電気化学的なエッチングにより除去
された内部電極端縁における平滑性も高められている。
従って、エッチング後に空隙に充填された絶縁材料にお
いて、異常な電界集中が生じ難い。
【００３３】第１，第２の実施例は、それぞれ、積層型
圧電アクチュエータ及び積層コンデンサの製造に適用し
たものであるが、本発明の積層セラミック電子部品の製
造方法は、その他、積層型コンデンサを含む複合部品や
積層型圧電共振部品等の積層型セラミック電子部品の製
造方法に広く適用することができる。
圧電アクチュエータ及び積層コンデンサの製造に適用し
たものであるが、本発明の積層セラミック電子部品の製
造方法は、その他、積層型コンデンサを含む複合部品や
積層型圧電共振部品等の積層型セラミック電子部品の製
造方法に広く適用することができる。
【００３４】また、第１，第２の実施例では、複数の内
部電極が焼結体の厚み方向において交互に焼結体の対向
側面に最終的に露出されていたが、本発明の積層型セラ
ミック電子部品の製造方法が適用される積層型セラミッ
ク電子部品としてはこのような構造を有するものに限定
されない。例えば、絶縁耐圧を高めるために、１の内部
電極をセラミック層を介して隔てられた２枚の内部電極
で構成した積層コンデンサのように、複数枚の内部電極
を一組の内部電極群とし、複数組の内部電極群が厚み方
向において交互に一対の対向側面に露出されている積層
型セラミック電子部品の製造方法にも適用し得る。
部電極が焼結体の厚み方向において交互に焼結体の対向
側面に最終的に露出されていたが、本発明の積層型セラ
ミック電子部品の製造方法が適用される積層型セラミッ
ク電子部品としてはこのような構造を有するものに限定
されない。例えば、絶縁耐圧を高めるために、１の内部
電極をセラミック層を介して隔てられた２枚の内部電極
で構成した積層コンデンサのように、複数枚の内部電極
を一組の内部電極群とし、複数組の内部電極群が厚み方
向において交互に一対の対向側面に露出されている積層
型セラミック電子部品の製造方法にも適用し得る。
【００３５】さらには、本発明は、焼結前の積層体にお
いても適用できることは言うまでもない。
いても適用できることは言うまでもない。
【図１】（ａ）及び（ｂ）は、それぞれ、第１の実施例
で用意される焼結体及び該焼結体の１の側面に共通電極
を形成した状態を示す各断面図。
で用意される焼結体及び該焼結体の１の側面に共通電極
を形成した状態を示す各断面図。
【図２】前記化学的な方法で内部電極端縁及びその近傍
をエッチングする方法を示す略図的側面図。
をエッチングする方法を示す略図的側面図。
【図３】（ａ）及び（ｂ）は、第１の実施例において、
エッチングにより空隙が形成された状態及び該空隙に絶
縁材料を充填した状態を示す各断面図。
エッチングにより空隙が形成された状態及び該空隙に絶
縁材料を充填した状態を示す各断面図。
【図４】絶縁層が形成された焼結体の他方端面を研磨す
ることにより他方端面に内部電極が露出された状態を示
す断面図。
ることにより他方端面に内部電極が露出された状態を示
す断面図。
【図５】他方側面上に電気化学的エッチング方法により
空隙を形成した状態を示す断面図。
空隙を形成した状態を示す断面図。
【図６】図５に示した焼結体において空隙に絶縁材料を
充填した状態を示す断面図。
充填した状態を示す断面図。
【図７】第１の実施例により得られた積層圧電アクチュ
エータを示す断面図。
エータを示す断面図。
【図８】第１の実施例により得られた積層圧電アクチュ
エータの斜視図。
エータの斜視図。
【図９】（ａ）及び（ｂ）は、従来法において形勢され
た内部電極及び該内部電極の一の端縁及びその近傍を電
気化学的エッチングにより溶解除去した状態を示す部分
切欠平面図。
た内部電極及び該内部電極の一の端縁及びその近傍を電
気化学的エッチングにより溶解除去した状態を示す部分
切欠平面図。
【図１０】（ａ）及び（ｂ）は、それぞれ、本発明の方
法において形成された内部電極及び該内部電極の一の端
縁及びその近傍を電気化学的方法により溶解除去した状
態を示す各部分切欠平面図。
法において形成された内部電極及び該内部電極の一の端
縁及びその近傍を電気化学的方法により溶解除去した状
態を示す各部分切欠平面図。
１…焼結体 １ａ，１ｂ…側面 ２〜７…内部電極 １２〜１７…絶縁層 １８，１９…共通電極（外部電極）
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01G 4/00 - 4/40 H01G 13/00 - 13/06
Claims (2)
- 【請求項１】 セラミックグリーンシート上に薄膜形成
法により金属膜を形成する工程と、 前記金属膜が形成されたセラミックグリーンシートを少
なくとも用いて、セラミックグリーンシートと、薄膜形
成法により形成された金属膜よりなる内部電極とが交互
に積層された部分を有し、かつ前記内部電極が少なくと
も一対の対向側面に露出された積層体を用意する工程
と、 前記積層体の一対の対向側面において、最終的にその対
向側面に露出させるべきでない内部電極と、積層体とは
別に配置された陰極との間に電位差を与えて、該対向側
面に露出させるべきでない内部電極を電気化学的にエッ
チングして内部電極の露出されていた部分及びその近傍
を溶解除去する工程と、 前記内部電極の溶解除去された部分に絶縁材料を充填す
る工程と、 前記積層体の前記一対の対向側面に、それぞれ、外部電
極を形成する工程とを備えることを特徴とする、積層セ
ラミック電子部品の製造方法。 - 【請求項２】 前記薄膜形成法が、蒸着、スパッタリン
グまたはめっきのいずれかの方法で行われる、請求項１
に記載の積層セラミック電子部品の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6779593A JP3149611B2 (ja) | 1993-03-26 | 1993-03-26 | 積層セラミック電子部品の製造方法 |
| DE19944410504 DE4410504B4 (de) | 1993-03-26 | 1994-03-25 | Verfahren zur Herstellung eines mehrschichtigen keramischen Elektronikbauteils |
| US08/382,136 US5597494A (en) | 1993-03-26 | 1995-02-01 | Method of manufacturing multilayer ceramic electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6779593A JP3149611B2 (ja) | 1993-03-26 | 1993-03-26 | 積層セラミック電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06283371A JPH06283371A (ja) | 1994-10-07 |
| JP3149611B2 true JP3149611B2 (ja) | 2001-03-26 |
Family
ID=13355250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6779593A Expired - Lifetime JP3149611B2 (ja) | 1993-03-26 | 1993-03-26 | 積層セラミック電子部品の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3149611B2 (ja) |
| DE (1) | DE4410504B4 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19542365A1 (de) * | 1995-11-14 | 1997-05-15 | Philips Patentverwaltung | Verfahren zur Herstellung eines vielschichtigen keramischen Elektronikbauteils |
| DE10064606B4 (de) * | 2000-12-22 | 2004-04-01 | Kliem, Herbert, Prof. Dr.-Ing. | Piezoelektrischer Aktuator |
| DE10329028A1 (de) * | 2002-07-11 | 2004-01-29 | Ceram Tec Ag Innovative Ceramic Engineering | Isolierung für piezokeramische Vielschichtaktoren |
| DE102007004813B4 (de) | 2007-01-31 | 2016-01-14 | Continental Automotive Gmbh | Verfahren zur Herstellung eines piezokeramischen Vielschichtaktors |
| DE102007007113A1 (de) * | 2007-02-13 | 2008-08-28 | Epcos Ag | Vielschicht-Bauelement |
| DE102012105059A1 (de) | 2012-06-12 | 2013-12-12 | Epcos Ag | Verfahren zur Herstellung eines Vielschichtbauelements und Vielschichtbauelement |
| DE102012105287B4 (de) * | 2012-06-18 | 2020-07-02 | Tdk Electronics Ag | Verfahren zur Herstellung eines elektrischen Bauelements und Elektrisches Bauelement |
| DE102012107341B4 (de) | 2012-08-09 | 2020-07-09 | Tdk Electronics Ag | Verfahren zum Befüllen von mindestens einer Kavität eines Vielschichtbauelements mit einem Füllmaterial |
| CN109994597A (zh) * | 2017-12-29 | 2019-07-09 | 苏州攀特电陶科技股份有限公司 | 多层压电陶瓷执行器及其制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4453199A (en) * | 1983-06-17 | 1984-06-05 | Avx Corporation | Low cost thin film capacitor |
| DD254269A1 (de) * | 1986-12-04 | 1988-02-17 | Elektronische Bauelemente Veb | Verfahren zur herstellung keramischer vielschichtkondensatoren |
| JPH02224311A (ja) * | 1989-02-27 | 1990-09-06 | Onoda Cement Co Ltd | 積層型セラミックス電子部品の製造方法 |
| US5179773A (en) * | 1991-08-30 | 1993-01-19 | Bmc Technology Corporation | Process of manufacturing multilayer ceramic capacitors |
-
1993
- 1993-03-26 JP JP6779593A patent/JP3149611B2/ja not_active Expired - Lifetime
-
1994
- 1994-03-25 DE DE19944410504 patent/DE4410504B4/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06283371A (ja) | 1994-10-07 |
| DE4410504B4 (de) | 2005-03-24 |
| DE4410504A1 (de) | 1994-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5597494A (en) | Method of manufacturing multilayer ceramic electronic component | |
| JPH06349669A (ja) | 積層コンデンサの製造方法 | |
| CN113140405B (zh) | 层叠陶瓷电容器 | |
| JP3149611B2 (ja) | 積層セラミック電子部品の製造方法 | |
| US5255972A (en) | Electrostrictive effect element and the process of manufacturing the same | |
| JPH11340089A (ja) | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 | |
| JPH0613259A (ja) | 積層セラミックコンデンサとその製造方法 | |
| JPH09190946A (ja) | 積層セラミック電子部品 | |
| US5735027A (en) | Method of manufacturing a multilayer ceramic electronic component | |
| JP2000353636A (ja) | 積層セラミック部品 | |
| JPH11340081A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JPH09190947A (ja) | 積層セラミック電子部品 | |
| JP3158794B2 (ja) | コンデンサアレイ | |
| JPH07122457A (ja) | 積層セラミック電子部品の製造方法 | |
| JP2000277382A (ja) | 多連型積層セラミックコンデンサ及びその製造方法 | |
| JPH06318531A (ja) | 積層型セラミック電子部品 | |
| JPH06151999A (ja) | 積層型圧電／電歪アクチュエータ素子の製造方法 | |
| JPH11214235A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JPH0935986A (ja) | セラミック積層電子部品及びその製造方法 | |
| JP2000049035A (ja) | 積層セラミックコンデンサ | |
| JPH04170016A (ja) | 積層セラミック電子部品の製造方法 | |
| JP3266477B2 (ja) | 積層コンデンサの製造方法 | |
| JP2000174581A (ja) | 積層型圧電共振子及びその製造方法 | |
| JPH08124799A (ja) | 積層セラミックコンデンサアレイ | |
| JP4724385B2 (ja) | 積層型電子部品及び積層中間体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140119 Year of fee payment: 13 |