CN109994597A - 多层压电陶瓷执行器及其制备方法 - Google Patents
多层压电陶瓷执行器及其制备方法 Download PDFInfo
- Publication number
- CN109994597A CN109994597A CN201711470674.8A CN201711470674A CN109994597A CN 109994597 A CN109994597 A CN 109994597A CN 201711470674 A CN201711470674 A CN 201711470674A CN 109994597 A CN109994597 A CN 109994597A
- Authority
- CN
- China
- Prior art keywords
- electrode
- insulating layer
- interior
- full
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 169
- 238000002360 preparation method Methods 0.000 title claims abstract description 36
- 238000005530 etching Methods 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 36
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 24
- 238000004544 sputter deposition Methods 0.000 claims description 12
- 230000005611 electricity Effects 0.000 claims description 8
- 239000007921 spray Substances 0.000 claims description 7
- 238000001802 infusion Methods 0.000 claims description 6
- 238000000053 physical method Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 14
- 238000005245 sintering Methods 0.000 description 11
- 239000011810 insulating material Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 208000037656 Respiratory Sounds Diseases 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000010009 beating Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000011089 mechanical engineering Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910052573 porcelain Inorganic materials 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/87—Electrodes or interconnections, e.g. leads or terminals
Landscapes
- General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
Abstract
本发明提供了一种多层压电陶瓷执行器及其制备方法，涉及压电陶瓷元器件技术领域，本发明提供的多层压电陶瓷执行器包括多层平行间隔排布的压电陶瓷、设于相邻两层压电陶瓷之间的内电极、两个沿竖直方向分别设于多层压电陶瓷两侧的外电极，内电极的一端与一个外电极接触，另一端与另一个外电极之间设置有绝缘层，沿竖直方向相邻两层绝缘层交错布置，沿着垂直于外电极的方向，绝缘层的宽度为10－100μm。在制备过程中，本发明提供的多层压电陶瓷执行器的边缘不会产生裂纹，在截面面积相同的执行器中，具有更大的出力。
Description
技术领域
本发明涉及压电陶瓷元器件技术领域，尤其是涉及一种多层压电陶瓷执行器及其制备方法。
背景技术
多层压电陶瓷执行器主要应用于：精密力学及机械工程、生命科学、医学及生物学、气/液压阀、纳米定位/高速开关和主动、自适应光学等领域。
如图1所示，图1为现有技术中一种多层压电陶瓷执行器的结构示意图。
图1中的多层压电陶瓷执行器包括多层平行间隔排布的压电陶瓷1，相邻的两层压电陶瓷之间设有一个内电极2，多层压电陶瓷1的两侧分别设有一个外电极3，且外电极3沿竖直方向延伸，相邻的两个内电极分别与不同的外电极3连接。
在传统多层压电陶瓷执行器的制备方法中，首先采用丝网印刷法将内电极印刷到压电陶瓷上，印刷有内电极的压电陶瓷依次堆叠，直至达到预设的层数后进行烧结处理。传统的制备方式由于多层压电陶瓷间内电极的叠加部分与非叠加部分之间存在厚度差，导致烧结时形成较大的内部应力，执行器的边缘容易产生裂纹，并且为了避免一片内电极同时与两片外电极接触，减小了内电极与压电陶瓷之间的接触面积，导致执行器的出力较小。
因此，如何提供一种避免执行器制备过程中边缘产生裂纹且执行器的出力较大的多层压电陶瓷执行器及其制备方法是本领域技术人员需解决的技术问题之一。
发明内容
本发明的目的在于提供一种多层压电陶瓷执行器，以解决现有技术中执行器制备过程中边缘易产生裂纹且执行器的出力较小的技术问题。另外提供一种多层压电陶瓷执行器的制备方法。
本发明提供一种多层压电陶瓷执行器，包括多层平行间隔排布的压电陶瓷、设于相邻两层所述压电陶瓷之间的内电极、两个沿竖直方向分别设于多层所述压电陶瓷两侧的外电极，所述内电极的一端与一个所述外电极接触，另一端与另一个所述外电极之间设置有绝缘层，沿竖直方向相邻两层所述绝缘层交错布置，沿着垂直于所述外电极的方向，所述绝缘层的宽度为10－100μm。
本发明还提供一种多层压电陶瓷执行器的制备方法，包括：
交替堆叠压电陶瓷和内电极以形成全电极陶瓷叠堆；
将所述全电极陶瓷叠堆进行烧结；
交错刻蚀多个所述内电极的边缘；
将绝缘层填充至所述内电极的刻蚀处；
向所述全电极陶瓷叠堆的两侧溅射外电极。
进一步地，交替堆叠所述压电陶瓷和所述内电极以形成全电极陶瓷叠堆，包括：
将所述内电极印刷至所述压电陶瓷的上表面或下表面以形成叠堆子单元；
将多个所述叠堆子单元堆叠形成所述全电极陶瓷叠堆。
进一步地，将所述内电极印刷至所述压电陶瓷的上表面或下表面以形成叠堆子单元，包括：
所述内电极布满所述压电陶瓷的上表面或下表面。
进一步地，在将所述全电极陶瓷叠堆进行烧结之后、且在交错刻蚀多个所述内电极的边缘之前，还包括：
对烧结后的所述全电极陶瓷叠堆进行冷却降温。
进一步地，交错刻蚀多个所述内电极的边缘时，采用物理法或化学法进行刻蚀。
进一步地，所述绝缘层的材料为高分子材料或纳米氧化铝。
进一步地，当所述绝缘层的材料为高分子材料时，将所述绝缘层填充至所述内电极的刻蚀处，包括：
采用浸渍法或丝网印刷法将高分子材料侵入或印刷至所述内电极的刻蚀处，以形成所述绝缘层。
进一步地，当所述绝缘层的材料为纳米氧化铝时，将所述绝缘层填充至所述内电极的刻蚀处，包括：
采用离子喷涂法将纳米氧化铝喷涂至所述内电极的刻蚀处，以形成所述绝缘层。
进一步地，在将所述绝缘层填充至所述内电极的刻蚀处之后、且在向所述全电极陶瓷叠堆的两侧溅射所述外电极之前，还包括：
对填充完绝缘层的所述全电极陶瓷叠堆的外表面进行研磨。
本发明提供的多层压电陶瓷执行器及其制备方法能产生如下有益效果：
在现有技术中的执行器中，为了避免一片内电极同时与两片外电极接触，内电极一端与一个外电极接触，内电极的另一端与另一个外电极之间具有较大的空隙，约为500μm，不仅容易导致烧结、极化、作动过程中出现裂纹，还降低了执行器的出力。相对于现有技术来说，本发明提供的多层压电陶瓷执行器中，绝缘层能够防止一片内电极同时与两片外电极接触，同时绝缘层能够补偿内电极非叠加部分中相邻两片压电陶瓷之间的空隙，使得上述多层压电陶瓷执行器制备完毕后压电陶瓷、内电极与绝缘层之间能够紧密的贴合，执行器边缘不会产生裂纹，有效的延长执行器的使用寿命，并且由于绝缘层的宽度为10－100μm，增加了内电极与压电陶瓷之间的接触面积，在截面面积相同的执行器中，具有更大的出力。
相对于现有技术来说，本发明提供的多层压电陶瓷执行器的制备方法先将交替堆叠的压电陶瓷和内电极进行烧结，烧结过程中压电陶瓷和内电极能够同步的进行收缩，避免形成内部应力，烧结完毕后压电陶瓷和内电极能够紧密贴合；随后交错刻蚀多个内电极的边缘并在刻蚀处填充绝缘层，防止溅射外电极后一片内电极同时与两片外电极接触。并且与传统的套印方式相比，不仅避免了应力集中，通过刻蚀内电极并在刻蚀处填充绝缘层还能够保证绝缘层的宽度较小，绝缘层的宽度保证在10－100μm，有效的增加了内电极与压电陶瓷之间的接触面积，在截面面积相同的执行器中，具有更大的出力；最后向全电极陶瓷叠堆的两侧溅射外电极，保证相邻的两个内电极能够分别与不同的外电极连接。
上述先对全电极陶瓷叠堆烧结再填充绝缘层和溅射内电极的方式，其一：能够避免烧结时内部应力的形成，保证制备完成后的执行器不会出现裂纹，延长了执行器的使用寿命。其二：对内电极进行刻蚀能够保证去除内电极的宽度最小，从而保证绝缘层具有较小的宽度，不需要内电极与不与其接触的外电极之间预留出较大的宽度，有效的增加了执行器的出力。其三：能够防止绝缘层进入内电极与压电陶瓷之间，保证内电极与压电陶瓷的有效接触面积，执行器具有更好的使用效果。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中一种多层压电陶瓷执行器的结构示意图；
图2为本发明实施例提供的一种多层压电陶瓷执行器的结构示意图；
图3为图2的A－A剖视图；
图4为本发明实施例提供的交替堆叠压电陶瓷和内电极时的结构示意图；
图5为本发明实施例提供的交错刻蚀多个内电极的边缘时的结构示意图；
图6为本发明实施例提供的将绝缘层填充至内电极的刻蚀处时的结构示意图；
图7为本发明实施例提供的一种多层压电陶瓷执行器的制备方法的流程示意图；
图8为本发明实施例提供的另一种多层压电陶瓷执行器的制备方法的流程示意图。
图标：1－压电陶瓷；2－内电极；3－外电极；4－绝缘层。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
图1为现有技术中一种多层压电陶瓷执行器的结构示意图；图2为本发明实施例提供的一种多层压电陶瓷执行器的结构示意图；图3为图2的A－A剖视图；图4为本发明实施例提供的交替堆叠压电陶瓷和内电极时的结构示意图；图5为本发明实施例提供的交错刻蚀多个内电极的边缘时的结构示意图；图6为本发明实施例提供的将绝缘层填充至内电极的刻蚀处时的结构示意图；图7为本发明实施例提供的一种多层压电陶瓷执行器的制备方法的流程示意图；图8为本发明实施例提供的另一种多层压电陶瓷执行器的制备方法的流程示意图。
本发明第一方面的实施例提供了一种多层压电陶瓷执行器，如图2和图3所示，包括多层平行间隔排布的压电陶瓷、设于相邻两层压电陶瓷1之间的内电极2、两个沿竖直方向分别设于多层压电陶瓷1两侧的外电极3，内电极2的一端与一个外电极3接触，另一端与另一个外电极3之间设置有绝缘层4，沿竖直方向相邻两层绝缘层4交错布置，沿着垂直于外电极3的方向，绝缘层4的宽度为10－100μm。
在现有技术中的执行器中，为了避免一片内电极同时与两片外电极接触，内电极一端与一个外电极接触，内电极的另一端与另一个外电极之间具有较大的空隙，约为500μm，不仅容易导致烧结过程中出现裂纹，还降低了执行器的出力。相对于现有技术来说，本实施例提供的多层压电陶瓷执行器中，绝缘层能够防止一片内电极同时与两片外电极接触，同时绝缘层能够补偿内电极非叠加部分中相邻两片压电陶瓷之间的空隙，使得上述多层压电陶瓷执行器制备完毕后压电陶瓷、内电极与绝缘层之间能够紧密的贴合，执行器边缘不会产生裂纹，并且由于绝缘层的宽度为10－100μm，增加了内电极与压电陶瓷之间的接触面积，在截面面积相同的执行器中，具有更大的出力。
本发明第二方面的实施例提供了一种多层压电陶瓷执行器的制备方法，如图4至图7所示，包括：
步骤S101，交替堆叠压电陶瓷1和内电极2以形成全电极陶瓷叠堆；
步骤S102，将全电极陶瓷叠堆进行烧结；
步骤S104，交错刻蚀多个内电极2的边缘；
步骤S105，将绝缘层填充至内电极2的刻蚀处；
步骤S107，向全电极陶瓷叠堆的两侧溅射外电极3。
相对于现有技术来说，本发明第二方面实施例的提供的多层压电陶瓷执行器的制备方法先将交替堆叠的压电陶瓷和内电极进行烧结，烧结过程中压电陶瓷和内电极能够同步的进行收缩，避免形成内部应力，烧结完毕后压电陶瓷和内电极能够紧密贴合；随后交错刻蚀多个内电极的边缘并在刻蚀处填充绝缘层，防止溅射外电极后一片内电极同时与两片外电极接触。并且与传统的套印方式相比，不仅避免了应力集中，通过刻蚀内电极并在刻蚀处填充绝缘层还能够保证绝缘层的宽度较小，绝缘层的宽度保证在10－100μm，有效的增加了内电极与压电陶瓷之间的接触面积，在截面面积相同的执行器中，具有更大的出力；最后向全电极陶瓷叠堆的两侧溅射外电极，保证相邻的两个内电极能够分别与不同的外电极连接。
其中，为了提高全电极陶瓷叠堆的制备效率，步骤S101交替堆叠压电陶瓷1和内电极2以形成全电极陶瓷叠堆，包括：
步骤S1011，将内电极2印刷至压电陶瓷1的上表面或下表面以形成叠堆子单元；
步骤S1012，将多个叠堆子单元堆叠形成全电极陶瓷叠堆。
在制备全电极陶瓷叠堆时，可以多工位同时制备叠堆子单元，随后将多个叠堆子单元进行堆叠，能够有效的加快全电极陶瓷叠堆的制备效率。
进一步地，如图4所示，为了方便内电极2的刻蚀，同时使得绝缘层的宽度能够达到最小，步骤S1011将内电极2印刷至压电陶瓷1的上表面或下表面以形成叠堆子单元，包括：内电极2布满压电陶瓷1的上表面或下表面。参见图4，将内电极2布满压电陶瓷1的上表面或下表面能够使得每一个内电极2的侧面与压电陶瓷1的侧面处于同一平面，使得内电极2能够最大面积的与压电陶瓷1接触，并通过刻蚀来填充绝缘层，以使得绝缘层的宽度能够达到最小。
其中，为了防止全电极陶瓷叠堆的温度过高而使得填充绝缘层时，绝缘层受热收缩，影响执行器的使用效果，在步骤S102将全电极陶瓷叠堆进行烧结之后、且在步骤S104交错刻蚀多个内电极2的边缘之前，还包括：步骤S103，对烧结后的全电极陶瓷叠堆进行冷却降温。
进一步地，为了使得刻蚀内电极时，能够刻蚀均匀且刻蚀宽度较薄，步骤S104交错刻蚀多个内电极2的边缘时，可以采用物理法或化学法进行刻蚀。物理法刻蚀可以采用离子铣刻蚀、等离子刻蚀、反应离子刻蚀，等等。化学法刻蚀可以采用腐蚀溶液涂抹至内电极上，通过腐蚀溶液对内电极进行刻蚀。
设定，内电极2的第一侧面与外电极连接，内电极2的第二侧面与另一个外电极之间设有绝缘层，则相邻的两个内电极2的第一侧面分别与不同的外电极连接。步骤S104交错刻蚀多个内电极2的边缘。具体为：刻蚀第一层内电极2的第二侧面，随后刻蚀第二层内电极2的第二侧面，接着刻蚀第三层内电极2的第二侧面，直至将所有内电极2的第二侧面全部刻蚀完毕，在这里，奇数层内电极2的第二侧面处于全电极陶瓷叠堆的一侧，偶数层内电极2的第二侧面处于全电极陶瓷叠堆的另一侧，以图5为例，奇数层内电极2的第二侧面处于全电极陶瓷叠堆的右侧，偶数层内电极2的第二侧面处于全电极陶瓷叠堆的左侧。
其中，绝缘层的材料为高分子材料，如改性环氧树脂、硅树脂，绝缘层的材料也可以为纳米氧化铝。
具体地，如图6所示，当绝缘层的材料为高分子材料时，为了方便高分子材料填充至刻蚀处，步骤S105将绝缘层填充至内电极2的刻蚀处，包括：采用浸渍法或丝网印刷法将高分子材料侵入或印刷至内电极2的刻蚀处，以形成绝缘层。浸渍法指将绝缘材料涂抹至内电极2的刻蚀处，使得绝缘材料能够浸渍在内电极的表面。丝网印刷法是指将绝缘材料直接印刷至内电极的表面。
具体地，当绝缘层的材料为纳米氧化铝时，为了方便纳米氧化铝填充至刻蚀处，步骤S105将绝缘层填充至内电极2的刻蚀处，包括：采用离子喷涂法将纳米氧化铝喷涂至内电极2的刻蚀处，以形成绝缘层。离子喷涂法是指使用喷涂设备将离子喷涂至刻蚀处最后形成绝缘层。
需要说明的是，由于绝缘层4不需要与压电陶瓷1共同进行烧结，绝缘层4的材料可以与压电陶瓷1的材料具有不同的烧结收缩率，绝缘层4的烧结收缩率不会引起本实施例提供的多层压电陶瓷执行器制备过程中发生开裂，也不会对本实施例提供的多层压电陶瓷执行器的最终使用效果产生任何的影响。
其中，为了使得外电极3能够牢固的与内电极2连接，在步骤S105将绝缘层填充至内电极2的刻蚀处之后、且在步骤S107向全电极陶瓷叠堆的两侧溅射外电极3之前，还包括：步骤S106，对填充完绝缘层的全电极陶瓷叠堆的外表面进行研磨。研磨过程中，能够研磨掉突出的内电极部分和绝缘层部分，使得填充完绝缘层的全电极陶瓷叠堆的表面能够形成光滑的平面，保证溅射外电极3后，外电极能够与内电极良好的接触。
其中，步骤S107向全电极陶瓷叠堆的两侧溅射外电极3通过磁控溅射将外电极溅射至全电极陶瓷叠堆的两侧。
综上所述，根据本发明的实施例可选因素较多。根据本发明的权利要求可以组合出多种实施方法，因此根据本发明的权利要求组合出的技术方法均在本发明的保护范围之内。下面将结合具体的实施例对本发明进行进一步地描述。
实施例一：
如图7所示，根据本发明提供的一种多层压电陶瓷执行器的制备方法，包括：
步骤S101，交替堆叠压电陶瓷1和内电极2以形成全电极陶瓷叠堆；
步骤S102，将全电极陶瓷叠堆进行烧结；
步骤S104，交错刻蚀多个内电极2的边缘；
步骤S105，将绝缘层填充至内电极2的刻蚀处；
步骤S107，向全电极陶瓷叠堆的两侧溅射外电极3。
具体制备过程如下：
在步骤S101交替堆叠压电陶瓷1和内电极2以形成全电极陶瓷叠堆中将多层压电陶瓷1和内电极2交替的沿着竖直方向堆叠，以形成只包括压电陶瓷1和内电极2的全电极陶瓷叠堆，在步骤S102将全电极陶瓷叠堆进行烧结中，通过高温对全电极陶瓷叠堆进行烧结，随后，进行步骤S104交错刻蚀多个内电极2的边缘，具体可以采用物理法或化学法进行刻蚀，随后，进行步骤S105将绝缘层填充至内电极2的刻蚀处，根据绝缘层的材料不同，可选用浸渍法、丝网印刷法或离子喷涂法将绝缘材料喷涂至刻蚀处，最后，进行步骤S107向全电极陶瓷叠堆的两侧溅射外电极3。
实施例二：
如图8所示，根据本发明提供的一种多层压电陶瓷执行器的制备方法，包括：
步骤S1011，将内电极2印刷至压电陶瓷1的上表面或下表面以形成叠堆子单元；
步骤S1012，将多个叠堆子单元堆叠形成全电极陶瓷叠堆；
步骤S102，将全电极陶瓷叠堆进行烧结；
步骤S103，对烧结后的全电极陶瓷叠堆进行冷却降温；
步骤S104，交错刻蚀多个内电极2的边缘；
步骤S105，将绝缘层填充至内电极2的刻蚀处；
步骤S106，对填充完绝缘层的全电极陶瓷叠堆的外表面进行研磨；
步骤S107，向全电极陶瓷叠堆的两侧溅射外电极3。
具体操作过程如下：
在步骤S1011将内电极2印刷至压电陶瓷1的上表面或下表面以形成叠堆子单元中，通过多个工位同时制备叠堆子单元，再通过步骤S1012将多个叠堆子单元堆叠形成全电极陶瓷叠堆，随后，在步骤S102将全电极陶瓷叠堆进行烧结中，通过高温对全电极陶瓷叠堆进行烧结，烧结完毕后，进行步骤S103对烧结后的全电极陶瓷叠堆进行冷却降温，具体可以将全电极陶瓷叠堆放置在室内进行自然降温，也可以通过打冷风进行快速降温，随后，进行步骤S104交错刻蚀多个内电极2的边缘，具体可以采用物理法或化学法进行刻蚀，随后，进行步骤S105将绝缘层填充至内电极2的刻蚀处，根据绝缘层的材料不同，可选用浸渍法、丝网印刷法或离子喷涂法将绝缘材料喷涂至刻蚀处，随后，进行步骤S106对填充完绝缘层的全电极陶瓷叠堆的外表面进行研磨，具体可以采用专用的研磨抛光机进行研磨，最后，进行步骤S107向全电极陶瓷叠堆的两侧溅射外电极3。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种多层压电陶瓷执行器，包括多层平行间隔排布的压电陶瓷、设于相邻两层所述压电陶瓷之间的内电极、两个沿竖直方向分别设于多层所述压电陶瓷两侧的外电极，其特征在于，所述内电极的一端与一个所述外电极接触，另一端与另一个所述外电极之间设置有绝缘层，沿竖直方向相邻两层所述绝缘层交错布置，沿着垂直于所述外电极的方向，所述绝缘层的宽度为10－100μm。
2.一种多层压电陶瓷执行器的制备方法，其特征在于，包括：
交替堆叠压电陶瓷和内电极以形成全电极陶瓷叠堆；
将所述全电极陶瓷叠堆进行烧结；
交错刻蚀多个所述内电极的边缘；
将绝缘层填充至所述内电极的刻蚀处；
向所述全电极陶瓷叠堆的两侧溅射外电极。
3.根据权利要求2所述的多层压电陶瓷执行器的制备方法，其特征在于，交替堆叠所述压电陶瓷和所述内电极以形成全电极陶瓷叠堆，包括：
将所述内电极印刷至所述压电陶瓷的上表面或下表面以形成叠堆子单元；
将多个所述叠堆子单元堆叠形成所述全电极陶瓷叠堆。
4.根据权利要求3所述的多层压电陶瓷执行器的制备方法，其特征在于，将所述内电极印刷至所述压电陶瓷的上表面或下表面以形成叠堆子单元，包括：
所述内电极布满所述压电陶瓷的上表面或下表面。
5.根据权利要求2所述的多层压电陶瓷执行器的制备方法，其特征在于，在将所述全电极陶瓷叠堆进行烧结之后、且在交错刻蚀多个所述内电极的边缘之前，还包括：
对烧结后的所述全电极陶瓷叠堆进行冷却降温。
6.根据权利要求2所述的多层压电陶瓷执行器的制备方法，其特征在于，交错刻蚀多个所述内电极的边缘时，采用物理法或化学法进行刻蚀。
7.根据权利要求2所述的多层压电陶瓷执行器的制备方法，其特征在于，所述绝缘层的材料为高分子材料或纳米氧化铝。
8.根据权利要求7所述的多层压电陶瓷执行器的制备方法，其特征在于，当所述绝缘层的材料为高分子材料时，将所述绝缘层填充至所述内电极的刻蚀处，包括：
采用浸渍法或丝网印刷法将高分子材料侵入或印刷至所述内电极的刻蚀处，以形成所述绝缘层。
9.根据权利要求7所述的多层压电陶瓷执行器的制备方法，其特征在于，当所述绝缘层的材料为纳米氧化铝时，将所述绝缘层填充至所述内电极的刻蚀处，包括：
采用离子喷涂法将纳米氧化铝喷涂至所述内电极的刻蚀处，以形成所述绝缘层。
10.根据权利要求2所述的多层压电陶瓷执行器的制备方法，其特征在于，在将所述绝缘层填充至所述内电极的刻蚀处之后、且在向所述全电极陶瓷叠堆的两侧溅射所述外电极之前，还包括：
对填充完绝缘层的所述全电极陶瓷叠堆的外表面进行研磨。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711470674.8A CN109994597A (zh) | 2017-12-29 | 2017-12-29 | 多层压电陶瓷执行器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711470674.8A CN109994597A (zh) | 2017-12-29 | 2017-12-29 | 多层压电陶瓷执行器及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109994597A true CN109994597A (zh) | 2019-07-09 |
Family
ID=67109328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711470674.8A Pending CN109994597A (zh) | 2017-12-29 | 2017-12-29 | 多层压电陶瓷执行器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109994597A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116813338A (zh) * | 2023-07-06 | 2023-09-29 | 景德镇汉方精密电子有限公司 | 一种压电陶瓷材料及其制备方法与用途 |
| CN117412660A (zh) * | 2023-12-14 | 2024-01-16 | 乌镇实验室 | 一种共烧型多层压电致动器 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01184968A (ja) * | 1988-01-20 | 1989-07-24 | Hitachi Chem Co Ltd | 積層型圧電素子の製造法 |
| JPH02224311A (ja) * | 1989-02-27 | 1990-09-06 | Onoda Cement Co Ltd | 積層型セラミックス電子部品の製造方法 |
| JPH06283371A (ja) * | 1993-03-26 | 1994-10-07 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法 |
| US20040178701A1 (en) * | 2003-03-12 | 2004-09-16 | Denso Corporation | Laminated piezoelectric element |
| DE102005008363A1 (de) * | 2005-02-23 | 2006-08-24 | Siemens Ag | Piezoelektrischer Stapelaktor mit verbesserter Wärmeableitung |
| DE102006001656A1 (de) * | 2005-07-26 | 2007-02-08 | Siemens Ag | Piezoaktor und Verfahren zur Herstellung desselben |
| CN201252115Y (zh) * | 2008-07-03 | 2009-06-03 | 昆山攀特电陶科技有限公司 | 套印厚度补偿层的多层压电式微位移致动器 |
| CN101601147A (zh) * | 2007-01-31 | 2009-12-09 | 西门子公司 | 压电陶瓷多层执行器及其制造方法 |
| CN207637846U (zh) * | 2017-12-29 | 2018-07-20 | 苏州攀特电陶科技股份有限公司 | 多层压电陶瓷执行器 |
-
2017
- 2017-12-29 CN CN201711470674.8A patent/CN109994597A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01184968A (ja) * | 1988-01-20 | 1989-07-24 | Hitachi Chem Co Ltd | 積層型圧電素子の製造法 |
| JPH02224311A (ja) * | 1989-02-27 | 1990-09-06 | Onoda Cement Co Ltd | 積層型セラミックス電子部品の製造方法 |
| JPH06283371A (ja) * | 1993-03-26 | 1994-10-07 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法 |
| US20040178701A1 (en) * | 2003-03-12 | 2004-09-16 | Denso Corporation | Laminated piezoelectric element |
| DE102004012033A1 (de) * | 2003-03-12 | 2004-10-21 | Denso Corp., Kariya | Laminiertes piezoelektrisches Element |
| DE102005008363A1 (de) * | 2005-02-23 | 2006-08-24 | Siemens Ag | Piezoelektrischer Stapelaktor mit verbesserter Wärmeableitung |
| DE102006001656A1 (de) * | 2005-07-26 | 2007-02-08 | Siemens Ag | Piezoaktor und Verfahren zur Herstellung desselben |
| CN101601147A (zh) * | 2007-01-31 | 2009-12-09 | 西门子公司 | 压电陶瓷多层执行器及其制造方法 |
| US20090320255A1 (en) * | 2007-01-31 | 2009-12-31 | Axel Ganster | Piezoceramic multilayer actuator and method for the production thereof |
| CN201252115Y (zh) * | 2008-07-03 | 2009-06-03 | 昆山攀特电陶科技有限公司 | 套印厚度补偿层的多层压电式微位移致动器 |
| CN207637846U (zh) * | 2017-12-29 | 2018-07-20 | 苏州攀特电陶科技股份有限公司 | 多层压电陶瓷执行器 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116813338A (zh) * | 2023-07-06 | 2023-09-29 | 景德镇汉方精密电子有限公司 | 一种压电陶瓷材料及其制备方法与用途 |
| CN117412660A (zh) * | 2023-12-14 | 2024-01-16 | 乌镇实验室 | 一种共烧型多层压电致动器 |
| CN117412660B (zh) * | 2023-12-14 | 2024-04-16 | 乌镇实验室 | 一种共烧型多层压电致动器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101182202B (zh) | 压电/电致伸缩材料、压电/电致伸缩体以及压电/电致伸缩元件 | |
| CN109994597A (zh) | 多层压电陶瓷执行器及其制备方法 | |
| JPH03181186A (ja) | 積層圧電アクチュエータ及びその製法 | |
| JP2007096248A (ja) | 圧電体素子、液体吐出ヘッド及び液体吐出装置 | |
| WO2005086247A1 (ja) | 積層型圧電素子とその製造方法 | |
| JP2002222659A (ja) | 燃料電池用単セル及び固体電解質型燃料電池 | |
| JP2001513269A (ja) | 圧電式アクチュエータの製造方法および圧電式アクチュエータ | |
| JP2009194146A (ja) | 圧電／電歪素子及び圧電／電歪素子の製造方法 | |
| WO2006001334A1 (ja) | 積層型電子部品及びこれを用いた噴射装置 | |
| JP6130498B2 (ja) | 多層デバイスの製造方法および多層デバイス | |
| JP2015528199A (ja) | 電子デバイスの製造方法および電子デバイス | |
| CN102166887B (zh) | 热头及其制造方法以及打印机 | |
| CN207637846U (zh) | 多层压电陶瓷执行器 | |
| TWI401768B (zh) | 包含用以降低熱應力之緩衝層之靜電夾頭 | |
| JPH11204849A (ja) | 圧電アクチュエータ | |
| JP4771649B2 (ja) | 積層型電子部品の製造方法 | |
| KR101789916B1 (ko) | 대면적 정전척의 제조방법 | |
| JP2005285883A (ja) | 積層型圧電素子およびその製造方法ならびにこれを用いた噴射装置 | |
| JP2004120809A (ja) | 無機エレクトレットアクチュエータ及びその製造方法、液滴吐出ヘッド、光学デバイス、圧力センサ、発振器、モータ | |
| JP5666799B2 (ja) | セラミックコンデンサ及びその製造方法 | |
| JP5590648B2 (ja) | サーマルヘッドおよびプリンタ | |
| JP2004119703A (ja) | 圧電素子の製造方法及びインクジェットヘッドの製造方法 | |
| JP4359873B2 (ja) | セラミック積層型電気機械変換素子とその製造方法 | |
| US9190604B2 (en) | Manufacturing method for thin board-shaped fired piezoelectric body | |
| JPH11179906A (ja) | 圧電素子ユニットの製造方法及び圧電ユニットを用いたインクジェットヘッド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |