JP4771649B2 - 積層型電子部品の製造方法 - Google Patents

積層型電子部品の製造方法 Download PDF

Info

Publication number
JP4771649B2
JP4771649B2 JP2003202735A JP2003202735A JP4771649B2 JP 4771649 B2 JP4771649 B2 JP 4771649B2 JP 2003202735 A JP2003202735 A JP 2003202735A JP 2003202735 A JP2003202735 A JP 2003202735A JP 4771649 B2 JP4771649 B2 JP 4771649B2
Authority
JP
Japan
Prior art keywords
ceramic
electronic component
multilayer electronic
less
ceramic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003202735A
Other languages
English (en)
Other versions
JP2005050837A (ja
Inventor
進 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2003202735A priority Critical patent/JP4771649B2/ja
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to EP04771171A priority patent/EP1653527A4/en
Priority to PCT/JP2004/011130 priority patent/WO2005011009A1/ja
Priority to US10/566,044 priority patent/US7633210B2/en
Priority to CNB2004800215169A priority patent/CN100448047C/zh
Priority to EP11169066A priority patent/EP2365553A1/en
Priority to CN200810080741A priority patent/CN100583480C/zh
Publication of JP2005050837A publication Critical patent/JP2005050837A/ja
Priority to US12/607,858 priority patent/US20100066211A1/en
Application granted granted Critical
Publication of JP4771649B2 publication Critical patent/JP4771649B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Fuel-Injection Apparatus (AREA)
  • Ceramic Capacitors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、積層型電子部品およびその製造方法に関し、例えば、自動車用燃料噴射弁、光学装置等の精密位置決め装置や振動防止用の駆動素子等に関するものである。
【0002】
【従来の技術】
来、積層型電子部品として、例えば、電歪効果を利用して大きな変位量を得るために、圧電体と内部電極を交互に積層した積層型圧電素子が提案されている。積層型圧電素子は、同時焼成タイプと圧電磁器と内部電極板を交互に積層したスタックタイプの2種類に分類されており、低電圧化、製造コスト低減の面から考慮すると、同時焼成タイプの積層型圧電素子が薄層化に対して有利であるために、その優位性を示しつつある。
【0003】
同時焼成タイプの積層型圧電素子は、図3に示すように、積層型セラミックコンデンサと同様に、従来、圧電材料を含有するグリーンシート21と内部電極材料を含有する内部電極パターンが交互に積層された活性部の上下面に、上記セラミックグリーンシート21を複数積層して形成された不活性部を積層し、これを脱脂、焼成することで積層型圧電素子を作製していた。
【0004】
ところで、近年においては、例えば、小型の積層型圧電アクチュエータで大きな圧力下において大きな変位量を確保するため、より高い電界を印加し、長期間連続駆動させることが行われている。
【0005】
【特許文献1】
特開平4−299588号公報
【0006】
【特許文献2】
特開平5−217796号公報
【0007】
【発明が解決しようとする課題】
しかしながら、上記特許文献1の従来の積層型電子部品では、内部電極内に、内部電極の厚さの1/2〜1倍の粒径にコントロールされた圧電セラミック粉末を10〜20%含むことにより、セラミック層間を柱状に繋ぐことで、焼成後では内部電極とセラミック層との界面に剥離の発生を防止しているが、内部電極と外部電極の接続工程の熱処理時の冷却の速度が速いため、図5に示すように、内部電極2とセラミック層1との熱膨張係数の差により、柱状部分51の存在しない部分では、界面のほぼ全面にわたり内部電極とセラミック層との間に2μmより大きな隙間Tが50%以上発生していた。これにより、より高い電界を印加し、長期間連続駆動させるとデラミネーションが発生するという問題があった。
【0008】
また、上記特許文献2の従来の積層型電子部品では、素子の機械加工による切断面(外部電極形成面)を1回目の焼成時より高い焼成温度で熱処理することにより、切断時に生じたショートの原因になるマイクロクラックを解消しているが、焼成温度よりも高い温度による熱処理時の冷却の速度が速いため、内部電極とセラミック層との熱膨張係数の差により界面のほぼ全面にわたり剥離が発生していた。これにより、より高い電界を印加し、長期間連続駆動させるとデラミネーションが発生するという問題があった。
【0009】
本発明は、デラミネーション、クラック等の発生を抑制することができ、高信頼性が得られる積層型電子部品の製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明の積層型電子部品の製造方法は、セラミック層となる複数のセラミックグリーンシートと、導電性ペーストを印刷してなる複数の内部電極とを交互に積層してなる柱状積層体を作製する工程と、該柱状積層体を所望の寸法に加工する工程と、該柱状積層体を焼成する工程と、該柱状積層体の側面に、導電性ペーストを塗布する工程と、該導電性ペーストを、最高温度からの冷却速度を、前記セラミック層のキュリー温度をt(℃)としたとき、t/3(℃/分)以下で熱処理し、前記内部電極と一層おきに交互に接続される一対の外部電極を作製する工程と、該外部電極に電圧を印加し、格子定数の比であるc/aの変化率が0.5%以下となるように分極処理を行い、前記内部電極と前記セラミック層との隙間が2μm以下である部分を、実質的に活性な部分の50%以上とする工程とを具備することを特徴とする。ここで実質的に活性な部分とは、任意の2層の内部電極が積層方向に重畳する部分のことである。即ち、内部電極の正極と負極とがそれぞれ重なる部分のことを指す。
【0011】
また、本発明の積層型電子部品は、セラミック層が圧電セラミックスであることを特徴とする。
【0014】
また、本発明の積層型電子部品の製造方法は、熱処理工程において、熱処理からの冷却時に、前記セラミック層のキュリー温度をt(℃)としたとき、1.2t〜0.8tの温度域の冷却速度t/3(℃/分)以下とすることを特徴とする。
【0015】
【発明の実施の形態】
図1は積層型圧電アクチュエータからなる積層型電子部品の一実施形態を示す縦断面図である。
【0016】
本発明の積層型圧電子部品は、図1に示すように複数のセラミック層1と複数の内部電極2とを交互に積層してなる活性部8と、該活性部8の積層方向両端に設けられた不活性部9とからなる四角柱状の柱状積層体3を有している。
【0017】
セラミック層1は、例えば、チタン酸ジルコン酸鉛Pb(Zr,Ti)O(以下PZTと略す)或いは、チタン酸バリウムBaTiOを主成分とする圧電セラミックス材料などが使用されるが、これらに限定されるものではなく、圧電性を有するセラミックスであれば何れでも良い。なお、この圧電体材料としては、圧電歪み定数d33が高いものが望ましい。
【0018】
また、セラミック層1の厚み、つまり内部電極2間の距離は、小型化及び高い電界を印加するという点から0.05〜0.25mmであることが望ましい。これは、積層型圧電素子は電圧を印加して、より大きな変位量を得るために積層数を増加させる方法がとられるが、積層数を増加させた場合に活性部8中のセラミック層1の厚みが厚すぎるとアクチュエータの小型化、低背化ができなくなり、一方、活性部8中のセラミック層1の厚みが薄すぎると絶縁破壊しやすいからである。
【0019】
内部電極2は、図2に示すように矩形状をしており、図1に示したように、その一辺が柱状積層体3の対向する側面(外部電極形成面)に一層おきに露出しており、この内部電極2の一辺が露出する柱状積層体3の側面(対向する側面)にそれぞれ外部電極4が形成されている。これにより、それぞれの外部電極4に、内部電極2が一層おきに電気的に交互に接続されている。
【0020】
そして本発明では、内部電極2とセラミック層1との隙間が2μm以下である部分が、実質的に活性な部分の50%以上であることが重要である。これにより、デラミネーション、クラック等の発生を抑制することができ、高信頼性が得ることができる。
【0021】
内部電極2とセラミック層1との隙間が2μm以下である部分が、実質的に活性な部分の50%より少ないと、高電界で駆動させた際に、隙間部分からクラックが発生し、信頼性を損なう危険があるからである。特には、クラックの起点を少なくし、高信頼性を得るために、内部電極2とセラミック層1との隙間が2μm以下である部分が、実質的に活性な部分の70%以上が望ましい。
【0022】
また、本発明の積層型電子部品の製造方法は、先ず、チタン酸ジルコン酸鉛Pb(Zr,Ti)Oなどの圧電体セラミックスの仮焼粉末(セラミック粉末)と、アクリル樹脂、ブチラール樹脂などの有機高分子からなる有機バインダと、可塑剤とを混合したスラリーを作製し、例えばスリップキャステイング法により、図2に示すような厚み50〜250μmのセラミックグリーンシート21を作製する。
【0023】
本発明では、セラミック層2をなすセラミックスの仮焼粉末の平均粒径は0.3〜0.9μmであることが望ましい。セラミックスの仮焼粉末の平均粒径を0.3μm以上とすることにより、セラミックグリーンシート21作製時の乾燥クラック発生防止のために必要な有機バインダを少量とすることができる。
【0024】
一方、セラミックスの仮焼粉末の平均粒径を0.9μm以下とすることにより、焼成時の焼結を充分に行うことができ、磁器強度を高くでき、例えば積層型圧電素子において電界により発生する応力によるクラックの発生を抑制できる。
【0025】
また、セラミックグリーンシート21の厚みは絶縁強度を向上させるという理由から90μm以上、特には、100μm以上であることが望ましい。また、セラミックグリーンシート21の取り扱い時のクラック発生を防止するために、有機バインダとしては、高い引張強度を有するブチラール樹脂を用いることが望ましい。
【0026】
次に、作製されたセラミックグリーンシート21を所定の寸法に打ち抜いた後、図2に示すようにセラミックグリーンシート21の片面に、内部電極2となる銀−パラジウム及び溶媒を含有する導電性ペーストをスクリーン印刷法により1〜10μmの厚みに印刷し、乾燥させて内部導体パターン22を形成する。
【0027】
内部導体パターン22は矩形状をなしており、矩形状のセラミックグリーンシート21よりも小さい面積を有しており、内部導体パターン22の一辺はセラミックグリーンシート21の一辺に重なり、他の辺には重ならないように形成されている。
【0028】
次に、図3に示すように、内部導体パターン22が形成されたセラミックグリーンシート21を、内部導体パターン22の一辺が積層成形体23の対向する側面に交互に露出するように所定の枚数だけ積層して活性部積層成形体23aを作製し、この活性部積層成形体23aの上下面に、導電性ペーストが印刷されていないセラミックグリーンシート21を複数積層してなる不活性部成形体23bを積層し、積層成形体23を作製する。
【0029】
尚、導電性ペーストが印刷されていないセラミックグリーンシート21を複数積層して、下側の不活性部積層成形体23bを作製した後、この不活性部積層成形体23b上に、内部導体パターン22が形成された複数のセラミックグリーンシート21を所定の枚数だけ積層して活性部積層成形体23aを積層し、この活性部積層成形体23a上に、導電性ペーストが印刷されていないセラミックグリーンシート21を複数積層して上側の不活性部積層成形体23bを積層し、積層成形体23を作製しても良い。
【0030】
尚、積層成形体23の製造方法については特に限定されるものではなく、セラミックグリーンシート21と内部導体パターン22が積層された積層成形体23が得られれば良い。
【0031】
次に、この積層成形体23を加熱を行いながら加圧を行い、積層成形体23を一体化し、柱状積層体成形体を得る。
【0032】
また、加圧する方法としては、積層精度を向上させるという点で静水圧による加圧が望ましく、その圧力は、20〜120MPaであることが望ましい。
【0033】
一体化された柱状積層体成形体は所定の大きさに切断された後、大気中において400〜800℃で5〜40時間の脱脂を行ない、この後、900〜1200℃において2〜5時間で本焼成が行われ、図4に示すような柱状積層体3を得る。この柱状積層体3は、圧電体層1と内部電極2とが交互に積層された活性部を有しており、その対向する側面には内部電極2の一辺が交互に露出している。
【0034】
つぎに、図1に示したように一対の外部電極4に0.1〜3kV/mmの直流電圧を印加し、柱状積層体を分極処理することによって、製品としての積層型電子部品が完成する。ここで、格子定数の比であるc/aの分極前後の変化率が0.5%以下であることが重要である。c/aの変化率が0.5%より大きいと、分極時に発生する応力により、内部電極2とセラミック層1との間で剥離が起こるためである。本発明では、分極時の応力による剥離を防止するため、c/aの変化率は0.2%以下が望ましい。ここで、格子定数の比c/aは、XRD回折パターンから面指数(200)のピークより格子定数aを求め、同様に面指数(002)のピークより格子定数cを求め、これらの値よりc/aを求める。
【0035】
以上のような製造方法を用いることにより、内部電極2とセラミック層1との界面の隙間を2μm以下とすることが可能となる。内部電極2とセラミック層1との隙間が2μmより大きいと、高い電圧を印加した際に隙間からクラックが発生したり、長期間連続駆動を行うと隙間よりクラックが発生するため信頼性を低下させる。本発明の積層型電子部品は剥離を防止できるが、実際には工程での異物の混入により、一部に2μmより大きな界面の隙間が発生することもあるが、2μm以下の隙間の部分が活性部の50%以上あれば信頼性は確保できる。
【0036】
つぎに、図1に示すように、柱状積層体3の内部電極2の端部が露出した側面に銀を主成分とする銀ガラスペーストを塗布し、500〜900℃の最高温度から、上記セラミック層1のキュリー温度t(℃)に対してt/3(℃/分)以下の速度で冷却する熱処理を行うことにより、外部電極4を形成する。これにより、内部電極2は互い違いに1層おきに外部電極4にそれぞれ接続される。
【0037】
冷却の速度をt/3(℃/分)より速くすると、内部電極2とセラミック層1との熱膨張係数の差から界面に応力が発生し、デラミネーションやクラックを発生させるためである。
【0038】
特に、1.2t〜0.8t(℃)の温度内の冷却速度がt/3(℃/分)以下であることが望ましい。キュリー温度より高い温度ではセラミック層1が立方晶であり、キュリー温度より低い温度では菱面体晶若しくは正方晶となるため、結晶層の変化する温度域においては冷却速度を速くすると結晶層が変化することによる内部応力によりデラミネーションが発生しやすくなるためである。
【0039】
ここで、内部電極2とセラミック層1との隙間を確認する手法として、超音波探傷による検査、若しくは破面のSEMを用いる。非破壊で容易に積層型電子部品の全体の隙間の分布を検査できるという点で超音波探傷を用いることが望ましいが、破面のSEMを観察することでも実際の隙間の大きさを確認できる。ここで、断面を鏡面に仕上げてSEMにより観察を行うと、実際に隙間が存在していても内部電極2の延性により隙間に内部電極2が延びてしまうため、破面で観察することが重要である。超音波探傷による検査により、積層方向に垂直な面を観察することで得られる結果から、実質的に活性な部分において、2μm以上の剥離の発生している部分とそうでない部分との面積比により剥離の割合を算出する。
【0040】
超音波探傷による検査では、一度に複数層の断面を観察してもよい。一般に、超音波探傷による検査では焦点深度を深くすると、感度が低くなるため、積層数が多く、高さが5mm以上あるものに関しては、積層方向に垂直に2〜5mmの高さに切断、分割し、それぞれを超音波探傷による検査を行うことにより、剥離の割合を算出することが望ましい。駆動による応力や電界による応力、座屈による応力等が発生し、破壊の起点となり得易い部分の一部分、特には積層方向の上下部分近傍および、中央部近傍の少なくとも一部分に、内部電極2とセラミック層1との隙間が2μm以下である部分が、実質的に活性な部分の50%以上であればよい。
【0041】
さらに、上記形態では、図2に示したように、一つの積層成形体3により一つの柱状積層体を作製したが、一枚のセラミックグリーンシート21に複数の内部導体パターンを形成し、このセラミックグリーンシート21を複数積層して、多数の柱状積層体成形体を作製しうるマザーの積層成形体を作製し、この積層成形体を所定寸法で切断して、多数の図に示すような柱状積層体成形体を一度に作製する積層型電子部品の製造方法に本発明を適用しても良いことは勿論である。
【0042】
尚、本発明の積層型電子部品は、内部電極2とセラミック層1との界面の剥離を防止するため、積層断面に占める内部電極2の割合が高いほど好適である。特には、内部電極2の割合が70%以上である場合に好適に用いられる。
【0043】
尚、本発明の積層型電子部品の製造方法は、積層型圧電トランス、積層型コンデンサ、積層型圧電アクチュエータ等の積層型電子部品の製造方法に好適に用いられる。特に高電界にて連続駆動される、圧電セラミックスを用いた積層型圧電アクチュエータにおいては、本発明の積層型電子部品の製造方法は好適に用いられる。
【0044】
【実施例】
チタン酸ジルコン酸鉛Pb(Zr,Ti)Oからなるキュリー温度300℃、粒径0.7μmの圧電体セラミックスの仮焼粉末と、ブチラール樹脂からなる有機バインダと、可塑剤とを混合したスラリーを作製し、スリップキャステイング法により、厚み150μmのセラミックグリーンシート21を作製した。
【0045】
このセラミックグリーンシート21の片面に、図2に示したように、内部電極2となる銀−パラジウムと、溶媒を含有する導電性ペーストをスクリーン印刷法により4μmの厚みに印刷し、内部導体パターン22を形成した。内部導体パターン22が形成されたセラミックグリーンシート21を30枚積層し、この積層体の上下面に、導電性ペーストを塗布していないセラミックグリーンシート21を5枚ずつ積層し、図3に示すような構造の積層成形体23を作製した。
【0046】
次に、この積層成形体23を金型内に配置し、90℃で加熱を行いながら静水圧プレスにより100MPaの加圧を行い一体化した。
【0047】
これを10mm×10mmの大きさに切断した後、800℃で10時間の脱バインダを行い、1130℃において2時間本焼成を行い、柱状積層体3を得た。
【0048】
その後、活性部の対向する側面に、銀を主成分とするAgガラスペーストを塗布し、750℃で1時間の加熱後、表1に示す冷却速度でそれぞれ熱処理を完了することにより外部電極4を形成した。
【0049】
その後、正極及び負極の外部電極4に3kV/mmの直流電界を15分間印加して分極処理を行うことにより積層型圧電素子を作製した。このときの格子定数の比c/aの変化率を表1に示す。
【0050】
【表1】
Figure 0004771649
【0051】
この表1から、冷却速度が本発明の範囲外である試料No.1では冷却速度が速いため界面の隙間が2.8μmと大きく、また、2μm以下の部分が2%と少ないため、双眼顕微鏡による外観検査にてデラミネーションの発生が確認できた。これに対し、本発明による実施例である試料No.2〜5では界面のデラミネーションの発生も見られなかった。
【0052】
【発明の効果】
以上詳述した通り、本発明の積層型電子部品では、内部電極とセラミック層との隙間が2μm以下である部分を、実質的に活性な部分の50%以上とすることにより、デラミネーションの発生を抑制することができ、高信頼性を備えた積層型電子部品を提供することができる。
【図面の簡単な説明】
【図1】本発明の積層型電子部品の側面図である。
【図2】本発明の積層型電子部品を構成するセラミックシートの平面図である。
【図3】本発明の積層型電子部品となる積層成形体の展開斜視図である。
【図4】本発明の積層型電子部品となる積層構造体の断面図である。
【図5】従来の積層型電子部品のセラミック層と内部電極間の欠陥を示す図である。
【符号の説明】
1・・・セラミック層
2・・・内部導体パターン
3・・・柱状積層体
4・・・外部電極
8・・・活性部
9・・・不活性部
21・・・セラミックグリーンシート
22・・・内部導体パターン
23・・・積層成形体

Claims (3)

  1. セラミック層となる複数のセラミックグリーンシートと導電性ペーストを印刷してなる複数の内部電極とを交互に積層してなる柱状積層体を作製する工程と、該柱状積層体を所望の寸法に加工する工程と、該柱状積層体を焼成する工程と、該柱状積層体の側面に、導電性ペーストを塗布する工程と、該導電性ペーストを、最高温度からの冷却速度を、前記セラミック層のキュリー温度をt(℃)としたとき、t/3(℃/分)以下で熱処理し、前記内部電極と一層おきに交互に接続される一対の外部電極を作製する工程と、該外部電極に電圧を印加し、格子定数の比であるc/aの変化率が0.5%以下となるように分極処理を行い、前記内部電極と前記セラミック層との隙間が2μm以下である部分を、実質的に活性な部分の50%以上とする工程とを具備することを特徴とする積層型電子部品の製造方法。
  2. 前記セラミック層が圧電セラミックスであることを特徴とする請求項1記載の積層型電子部品の製造方法
  3. 前記熱処理の工程において、該熱処理からの冷却時に、1.2t〜0.8tの温度域の冷却速度をt/3(℃/分)以下とすることを特徴とする請求項1または2に記載の積層型電子部品の製造方法。
JP2003202735A 2003-07-28 2003-07-28 積層型電子部品の製造方法 Expired - Fee Related JP4771649B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2003202735A JP4771649B2 (ja) 2003-07-28 2003-07-28 積層型電子部品の製造方法
PCT/JP2004/011130 WO2005011009A1 (ja) 2003-07-28 2004-07-28 積層型電子部品とその製造方法及び積層型圧電素子
US10/566,044 US7633210B2 (en) 2003-07-28 2004-07-28 Multi-layer electronic component and method for manufacturing the same, multi-layer piezoelectric element
CNB2004800215169A CN100448047C (zh) 2003-07-28 2004-07-28 叠层型电子部件及其制法、叠层型压电元件及喷射装置
EP04771171A EP1653527A4 (en) 2003-07-28 2004-07-28 ELECTRONIC COMPONENT OF THE LAMINATED TYPE, PROCESS FOR PRODUCING THE SAME, AND PIEZOELECTRIC ELEMENT OF THE LAMINATED TYPE
EP11169066A EP2365553A1 (en) 2003-07-28 2004-07-28 Multi-layer piezoelectric element
CN200810080741A CN100583480C (zh) 2003-07-28 2004-07-28 叠层型压电元件
US12/607,858 US20100066211A1 (en) 2003-07-28 2009-10-28 Multi-Layer Electronic Component and Method for Manufacturing the Same, Multi-Layer Piezoelectric Element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003202735A JP4771649B2 (ja) 2003-07-28 2003-07-28 積層型電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2005050837A JP2005050837A (ja) 2005-02-24
JP4771649B2 true JP4771649B2 (ja) 2011-09-14

Family

ID=34262333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003202735A Expired - Fee Related JP4771649B2 (ja) 2003-07-28 2003-07-28 積層型電子部品の製造方法

Country Status (2)

Country Link
JP (1) JP4771649B2 (ja)
CN (2) CN100583480C (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008038683A1 (en) * 2006-09-28 2008-04-03 Kyocera Corporation Laminated piezoelectric element, injection apparatus and fuel injection system using the laminated piezoelectric element, and method for manufacturing laminated piezoelectric element
JP5025661B2 (ja) * 2006-12-15 2012-09-12 京セラ株式会社 積層型圧電素子、これを備えた噴射装置及び燃料噴射システム
US8421310B2 (en) * 2007-09-27 2013-04-16 Kyocera Corporation Multi-layer piezoelectric element, ejection apparatus using the same and fuel ejection system
JP2011510505A (ja) * 2008-01-23 2011-03-31 エプコス アクチエンゲゼルシャフト 圧電多層構成要素
JP5061990B2 (ja) * 2008-03-27 2012-10-31 セイコーエプソン株式会社 液体噴射ヘッド及び液体噴射装置並びにアクチュエータ
JP4968219B2 (ja) 2008-09-18 2012-07-04 株式会社Jvcケンウッド 液晶表示装置及びこれに用いる映像表示方法
JP5573261B2 (ja) * 2010-03-18 2014-08-20 株式会社村田製作所 積層セラミックコンデンサ、その製造方法及び内部応力評価方法
JP2011249659A (ja) * 2010-05-28 2011-12-08 Kyocera Corp 圧電素子、これを備えた噴射装置及び燃料噴射システム
CN106653994B (zh) * 2017-01-23 2019-02-12 合肥工业大学 一种单层电极型ipmc结构及其制备工艺
CN107728312A (zh) * 2017-10-24 2018-02-23 上海天马微电子有限公司 一种空间光调制器及显示装置
EP3712914A4 (en) * 2017-11-15 2021-07-28 Murata Manufacturing Co., Ltd. FILM CAPACITOR

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2540939B2 (ja) * 1989-04-14 1996-10-09 富士電機株式会社 積層形圧電アクチュエ―タ素子
JPH04299588A (ja) * 1991-03-28 1992-10-22 Nec Corp 電歪効果素子
JPH05121791A (ja) * 1991-10-29 1993-05-18 Nippondenso Co Ltd 電歪式アクチユエータ
JP3397753B2 (ja) * 1999-09-30 2003-04-21 ティーディーケイ株式会社 積層型圧電素子およびその製造方法
JP4802353B2 (ja) * 1999-12-08 2011-10-26 Tdk株式会社 積層型圧電セラミック電子部品及びその製造方法
JP2001179972A (ja) * 1999-12-27 2001-07-03 Nec Eng Ltd 積層圧電素子
JP2002289932A (ja) * 2001-03-22 2002-10-04 Kyocera Corp 積層型圧電素子及びその製法並びに噴射装置
JP3852308B2 (ja) * 2001-07-09 2006-11-29 株式会社村田製作所 積層型圧電体素子及びその製造方法、並びに、圧電アクチュエータ
JP3860746B2 (ja) * 2001-12-26 2006-12-20 京セラ株式会社 積層型圧電素子及び噴射装置

Also Published As

Publication number Publication date
CN1830098A (zh) 2006-09-06
CN101271957A (zh) 2008-09-24
CN100583480C (zh) 2010-01-20
JP2005050837A (ja) 2005-02-24
CN100448047C (zh) 2008-12-31

Similar Documents

Publication Publication Date Title
JP4775372B2 (ja) 積層型圧電素子
TWI501272B (zh) 陶瓷電子零件
WO2005011009A1 (ja) 積層型電子部品とその製造方法及び積層型圧電素子
JP4771649B2 (ja) 積層型電子部品の製造方法
JP4802445B2 (ja) 積層型圧電素子とその製造方法
JP3730893B2 (ja) 積層型圧電素子及びその製法並びに噴射装置
JP4803956B2 (ja) 圧電セラミックスおよびこれを用いた積層型圧電素子並びに噴射装置
JP2001102647A (ja) 積層型圧電アクチュエータ
JP2000150292A (ja) 積層セラミックコンデンサ
JP6301629B2 (ja) 積層型電子部品
JP4889200B2 (ja) 積層型圧電素子および噴射装置
JP2004274029A (ja) 圧電アクチュエータ
JP6189742B2 (ja) 積層型電子部品およびその製造方法
JP4349820B2 (ja) 積層型電子部品の製法
JP2010212315A (ja) 積層圧電セラミックス素子及びその製造方法
WO2023157523A1 (ja) 積層型圧電素子及び電子機器
JP4299807B2 (ja) 積層型圧電素子及び噴射装置
JP4275914B2 (ja) 積層型電子部品の製法
JP3894861B2 (ja) 積層型圧電素子及び噴射装置
JP4022062B2 (ja) 積層型圧電素子およびそれを用いた噴射装置
JP2827299B2 (ja) 積層圧電セラミックス素子の製造方法
JPH04273183A (ja) 圧電効果素子および電歪効果素子並びにその製造方法
JP4737948B2 (ja) 積層型圧電素子の製法
JP4822664B2 (ja) 積層型圧電素子およびその製法、並びに噴射装置
JP3878916B2 (ja) 積層型電子部品の製法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110621

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4771649

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees